DE2360800A1 - Verfahren zur herstellung integrierter widerstaende - Google Patents

Verfahren zur herstellung integrierter widerstaende

Info

Publication number
DE2360800A1
DE2360800A1 DE2360800A DE2360800A DE2360800A1 DE 2360800 A1 DE2360800 A1 DE 2360800A1 DE 2360800 A DE2360800 A DE 2360800A DE 2360800 A DE2360800 A DE 2360800A DE 2360800 A1 DE2360800 A1 DE 2360800A1
Authority
DE
Germany
Prior art keywords
resistor
length
width
value
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2360800A
Other languages
English (en)
Inventor
Harry Charles Calhoun
Carl Lee Kaufman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2360800A1 publication Critical patent/DE2360800A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0802Resistors only
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49004Electrical device making including measuring or testing of device or component part
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49082Resistor making
    • Y10T29/49099Coating resistive material on a base

Description

Verfahren zur Herstellung integrierter Widerstände
Die Erfindung betrifft ein Verfahren zur Herstellung integrierter Widerstände mit optimalen Gleichlaufeigenschaften im Hinblick auf durch den Herstellungsprozeß bedingte Wertänderungen bei vorgegebenem Schichtwiderstand des Halbleitermaterial s.
Die erreichbare Ausbeute bei der Herstellung vieler integrierter Schaltungen wird im hohen Maße von der Fähigkeit bestimmt? die durch den Herstellungsprozeß bedingten Änderungen des Grössenverhältnisses zweier oder mehrerer, als Schichtwiderstände mit integrierter Widerstände auf ein Minimum zu reduzieren. Die Änderung dieses Größenverhältnisses, d.h., das Maß, um das sich der Wert eines Widerstandes gegenüber dem eines anderen Widerstandes während des Herstellungsverfahrens der integrierten Schaltung ändert, nennt man den Gleichlauf. Dieser Gleichlauf ist definiert durch;
1M -
χ 100%
972 004
0 982 6/07 4T
hierbei bedeuten R und R„ die geplanten .Widerstandswerte,
R1- und R_-, die nach der Herstellung erreich-IM 2M 3
ten Widerstandswerte und
R den Gleichlauf, ausgedrückt in Prozenten.·
Um dem Ziel, eine optimale Leistungsfähigkeit der hergestellten Schaltung zu erreichen, näher zu kommen, sollte der Gleichlauf R dem Wert 0% möglichst nahe kommen. Das bedeutet, daß die Widerstandswerte R und R so ausgelegt werden sollten," daß sieh
JL ^
bei einer prozeßbedingten Änderung des Wertes R, der Wert R um
1 2
denselben Prozentsatz ändert.
Bislang wird die Ansicht vertreten, daß ein optimaler Gleichlauf der Widerstandswerte dadurch erhalten wird? daß sämtliche integrierten Widerstände in ihrer horizontalen Geometrie die gleiche Breite aufweisen.
Es hat sich gezeigt, daß auf diese Weise ein optimaler Gleichlauf nicht in jedem Falle zu erzielen ist.
Es ist die der Erfindung zugrunde liegende Aufgabeein Verfahren anzugeben^ bei dem dieser optimale Gleichlauf mit Sicherheit erreicht werden kann? wobei auch.unterschiedliche Breiten der Widerstände i/orgesehen werden»
Gemäß der Erfindung wird diese Aufgabe dadurch gelöst, daß bei Vorliegen eines ersten Widerstandes eines festgelegten Wertes R0, einer festgelegten Länge L„ und einer festgelegten Breite Wp die horizontale Geometrie eines zweiten Widerstandes des ge= wünschten Wertes R. durch Bestimmung eines Faktors
Δ *W _ L . Δ W S= *
Δ RL W2 . Δ L
und Auslegung der Breite
S . W + (R /R). Z-U W1 ~ & 2 1
S + 1
409826/0747
FI 972 004
festgelegt wird, wobei Δ R. die Wertänderung eines Widerstandes in Abhängigkeit von Breiteänderungen, Δ RL die Wertänderung eines Widerstandes in Abhängigkeit von Längenänderungen und Δ W und
Δ L bekannte/ durch den Herstellungsprozeß bedingte Breite- und Längenänderungen darstellen.
Vorteilhafte Weiterbildungen des erfindungsgemäßen Verfahrens sind in den Unteransprüchen niedergelegt«
In der Figur sind schematisch zwei integrierte Widerstände dargestellt, die nach dem erfindungsgemäßen Verfahren hergestellt sind =
In der Technologie der integrierten Schaltungen ist es, wie bereits in der Beschreibungseinleitung dargelegt, bekannt, daß sich der ursprünglich beabsichtigte Wert eines integrierten Widerstandes während des Herstellungsprozeßes ändert, so daß der schließlich erreichte Widerstandswert nicht mehr der eigentlichen Bemessung entspricht. Die Funktionstüchtigkeit einer integrier-· ten Schaltung und damit die Ausbeute an funktionsfähigen Schaltungen kann aber wesentlich erhöht werden, wenn der bereits definierte Gleichlauf zwischen zwei oder mehreren integrierten Widerständen möglichst auf den Wert Null abgesenkt wird. Das Verfahren zur Erreichung dieses Zieles sei anhand der Zeichnung erläutert. Die dargestellte integrierte Schaltung 10 enthält beispielsweise zwei integrierte Widerstände mit den Werten R und R-. Es kann mathematisch nachgewiesen werden, daß ein Weg, diesen Gleichlauf auf ein Minimum abzusenken, darin besteht, daß die Widerstände mit gleicher Länge und gleicher Breite ausgeführt werden. Dies ist aber nur möglich, wenn die Schaltung so auslegbar ist, daß gleiche Widerstandswerte zugelassen werden können. Dem Normalfall entsprechend kann aber angenommen werden, daß beispielsweise der Widerstandswert R? größer als der Widerstandswert R1 sein muß». Es muß also in diesem Falle ein Ausgleich gefunden werden, um den gewünschten Gleichlauf zu erreichen t wenn sich während des Herstellungsprozeßes der Schaltung die Länge . und d-ie Breite der Widerstände ändert =
■.-. ?-? G.-v: 409826/0 74 7
BAD ORIGINAL
Es hat sich gezeigt, daß dieser Ausgleich dadurch erreicht werden kann, daß ein Bewertungsfaktor S ermittelt wird. Dieser Bewertungsfaktor bestimmt sich aus der Gleichung: R,
L-Δ W
S =
dabei ist
S der Bewertungsfaktor,
Δ IL. die durch den Herstellungsprozeß bedingte Änderung des Widerstandswertes infolge einer Änderung der Breite des Widerstandes,
Δ R die durch den Herstellungsprozeß bedingte Änderung des Widerstandswertes infolge einer Ände- ' rung der Länge des Widerstandes,
L die Soll-Länge des Widerstandes, W die Soll-Breite des Widerstandes,
Δ W die durch den Herstellungsprozeß bedingte Änderung der Breite des Widerstandes und
Δ L die durch den Herstellungsprozeß bedingte Änderung der Länge des Widerstandes.
Es ist hier darauf hinzuweisen, daß die exakten Werte der Länge L und der Breite W nicht bekannt sein müssen, da nur das Verhältnis von Länge L und Breite W, d.h., die Anzahl der eingenommenen Flächeneinheiten des Widerstandes bekannt sein müssen, um den Bewertungsfaktor S zu ermitteln.
Nimmt man an, daß die Geometrie des Widerstandes R„ bereits durch die auf dem Halbleiterchip 10 für diesen Widerstand zur Verfügung stehende Fläche bestimmt ist, dann kann die Breite
FI 972 004
409826/074
W des Widerstandes R für einen optimalen Gleichlauf R direkt aus der Gleichung berechnet werden:
S«W„ + (Rn/R,) -It
S + 1
Außerdem läßt sich zeigen, daß zur Erzielung eines optimalen Gleichlaufs die optimale Länge 1 , des Kontaktes c durch die
VaT J- A.
Gleichung ausgedrückt werden kanns
1Cl = 1C2 * ' ! ' 2
"1
Hierbei ist 1 „ die bekannte Länge des Kontaktes c„ des Widerstandes R„. "
Sind durch die genannten Gleichungen die Breite W und die Länge des Kontaktes 1 des zweiten Widerstandes festgelegt,
Cj» J-
so kann die Soll-Länge L des Widerstandes R in bekannter Weise festgelegt werden»
Zur Festlegung zweier Widerstände wird man, wenn mit K eine Konstante für die an den Enden' einer Widerstandsbahn auftreten den Randeffekte und mit P der Schichtwiderstand definiert wird, also folgendermaßen Vorgehens
Aus R Aus R2 "
ergibt sich die Sollgröße der Breite W des ersten Widerstandes unter der Annahme,, daß die Kontaktlänge 1 2 des ersten Widerstandes gleich der Breite W„ ist„ Damit ist die Geometrie des ersten Widerstandes festgelegtο Nun wird der zweite Widerstand R auf optimalen Gleichlauf ausgelegt= Dies geschieht durch Ermittlung des Faktors S, der Breite" W und der Länge des Kontaktes 1 . Die Länge des Widerstandes R,- ergibt sich aus
W '
409826/0747
FI 972 004

Claims (4)

Patentansprüche
1. j Verfahren zur Herstellung integrierter Widerstände mit optimalen Gleichlaufeigenschaften im Hinblick auf durch den Herstellungsprozeß bedingte //ertänderungen bei vorgegebenem Schichtwiderstand des Halbleitermaterials, da durch gekennzeichnet, daß bei Vorliegen eines ersten Wi derstandes eines festgelegten Wertes R , einer festgelegten Länge L„ und einer festgelegten Breite W die horizontale Geometrie eines zweiten Widerstandes des ge wünschten Viertes R1 durch Bestimmung eines Faktors
RW
S= Δ RT W ·Δ L L λ
S = W+(F
und Auslegung der Breite W1 zu W1 =
1 1 ' S+I festgelegt wird, wobei Δ R., die Wertänderung eines Widerstandes in Abhängigkeit von Breiteänderungen, Δ RT die Wertänderung eines Widerstandes in Abhängigkeit von Längenänderungen und Δ W und Δ L bekannte, durch den Herstellungsprozeß bedingte Breite- und Längenänderungen darstellen.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Länge 1 des Kontaktes des zweiten Widerstandes festgelegt wird zu 1 · = 1 , . / W1„L2 ', wobei \_ das
4 Ll W2 Ll
reziproke Verhältnis von Wert P-2 des ersten Widerstandes zu dem vorgegebenen Schichtwiderstand und 1 2 die festgelegte Länge des Kontaktes des ersten Widerstandes darstellen.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Länge des zweiten Widerstandes aus dem vorgegebenen Schichtwiderstand, dem gewünschten Wert R, des zweiten Widerstandes, den zuvor festgelegten Größen für Breite
409826/074 7
FI 972 004
— *7 am
W und Länge 1 und aus der bekannten, den Randeffekt
an den Enden der Widerstandsbahn berücksichtigenden Konstanten K ermittelt wird.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Länge L, des zweiten Widerstandes nach der Gleichung
W
1 K
L = (R - ■; ) ermittelt wird, wobei ρ den be-
1 ρ ·*■ 1Cl
kannten Schichtwiderstand darstellt.
409826/0747
FI 972 004
Leerseite
DE2360800A 1972-12-21 1973-12-06 Verfahren zur herstellung integrierter widerstaende Withdrawn DE2360800A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US31749272A 1972-12-21 1972-12-21

Publications (1)

Publication Number Publication Date
DE2360800A1 true DE2360800A1 (de) 1974-06-27

Family

ID=23233893

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2360800A Withdrawn DE2360800A1 (de) 1972-12-21 1973-12-06 Verfahren zur herstellung integrierter widerstaende

Country Status (7)

Country Link
US (1) US3771095A (de)
JP (1) JPS505842A (de)
CA (1) CA982262A (de)
DE (1) DE2360800A1 (de)
FR (1) FR2211729B1 (de)
GB (1) GB1396266A (de)
IT (1) IT1001702B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0035361B1 (de) * 1980-02-27 1983-07-27 Fujitsu Limited Halbleitervorrichtung mit Widerständen, bei denen jeder aus einem oder mehreren Basiswiderständen gleichen Aufbaus besteht
GB2080583B (en) 1980-07-11 1985-01-09 Fairchild Camera Instr Co Cycle counter for microprocessor integrated circuit
DE3273527D1 (en) * 1981-05-27 1986-11-06 Nec Corp Semiconductor device having two resistors
US4646056A (en) * 1982-09-24 1987-02-24 Analog Devices, Inc. Matching of resistor sensitivities to process-induced variations in resistor widths
US4565000A (en) * 1982-09-24 1986-01-21 Analog Devices, Incorporated Matching of resistor sensitivities to process-induced variations in resistor widths
US4586019A (en) * 1982-09-24 1986-04-29 Analog Devices, Incorporated Matching of resistor sensitivities to process-induced variations in resistor widths
JPS59227101A (ja) * 1983-06-07 1984-12-20 株式会社日本自動車部品総合研究所 厚膜抵抗
JPS6229104A (ja) * 1985-07-30 1987-02-07 ソニー株式会社 印刷抵抗基板の形成方法
US10185335B2 (en) * 2015-10-27 2019-01-22 Eviga Systems, Inc. System and method for ovenized device temperature control

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3390453A (en) * 1965-09-24 1968-07-02 Itt Method of making a sandwich resistor
US3458847A (en) * 1967-09-21 1969-07-29 Fairchild Camera Instr Co Thin-film resistors

Also Published As

Publication number Publication date
US3771095A (en) 1973-11-06
FR2211729A1 (de) 1974-07-19
FR2211729B1 (de) 1977-08-05
JPS505842A (de) 1975-01-22
GB1396266A (en) 1975-06-04
IT1001702B (it) 1976-04-30
CA982262A (en) 1976-01-20

Similar Documents

Publication Publication Date Title
DE102018121461A1 (de) Spulenkomponente
DE2312413A1 (de) Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern
DE2704647A1 (de) Widerstand mit gesteuert einstellbarer groesse
DE2360800A1 (de) Verfahren zur herstellung integrierter widerstaende
DE1789025A1 (de) Verfahren zum Einstellen eines induktiven Geraetes
DE1473355A1 (de) Verfahren zur Herstellung elektrischer Widerstands-Belastungsschablonen oder auf aehnliche Weise erstellter Vorrichtungen
DE19700709C2 (de) Verfahren zum Herstellen eines Chiptyp-Spulenbauelements und mit demselben hergestelltes Chiptyp-Spulenbauelement
DE1764712A1 (de) Widerstandskoerper fuer eine integrierte Schaltung
DE102012218508A1 (de) Mehradrige Stableiter für elektrische Maschinen
DE2743299A1 (de) Ladungskopplungsanordnung
DE2112489A1 (de) Stromwandleraufbau
DE102012218506A1 (de) Stableiterformen für elektrische Maschinen
DE2914636A1 (de) Halbleiterbauelement und verfahren zur herstellung
DE112010006100T5 (de) Spulenblock, Spulenblockanordnung und diese enthaltende elektrische Maschine
DE102005039394B4 (de) Verfahren zum Suchen potentieller Fehler eines Layouts einer integrierten Schaltung
EP1910952B1 (de) Verfahren zum entwerfen einer maske für eine integrierte schaltung mit getrennter entwurfsregelprüfung für unterschiedliche bereiche einer maskenebene
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
LU101643B1 (de) Steckkontaktelement, Direktsteckverbinder, Verfahren zur Herstellung eines Steckkontaktelementes und Verfahren zur Herstellung eines Direktsteckverbinders
DE19726308A1 (de) Verfahren zur Bildung einer Polycidschicht bei einem Halbleiterbauelement sowie das Halbleiterbauelement
DE102019126012A1 (de) Schweißverfahren
DE3401874A1 (de) Umhaengenadel und verfahren zu ihrer herstellung
EP0042576A1 (de) Störspannungen unterdrückende Schaltungsanordnung aus mehreren gemeinsam gespeisten Treiberschaltungen
DE2902798A1 (de) Verfahren zum herstellen flexibler lagerbuchsen und vorrichtung zur verwendung bei der herstellung von flexiblen lagerbuchsen
DE2632081A1 (de) Polspule fuer eine synchronmaschine und verfahren zu deren herstellung
DE10127689B4 (de) Verfahren zur Erzeugung von Streulinien in Maskenstrukturen zur Herstellung von integrierten elektrischen Schaltungen

Legal Events

Date Code Title Description
OD Request for examination
8130 Withdrawal