DE2442191C2 - Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher und Anordnung zur Durchführung des Verfahrens - Google Patents

Description

— ein erstes Register zum Aufzeichnen dieses Signals und zum Anzeigen der Zeile in der Matrix, zu wel· her das fehlerhafte SpeictKTbauteil gehört, und

— ein zweites Register, welches mit den Blockfreigabeschaltungen des Arbeitsspeichers über Torschaltungen verbunden ist. die durch das genannte Signal gesteuert werden, zum Aufzeichnen des Ranges ^es betreffenden Blockes im Falle einer Nichtübereinstimmung von Bits und somit zum Anteigen der Spalte, zu v/elcher das fehlerhafte Speicherbauteil gehört.

5. Anordnung nach Anspruch 4. dadurch gekennzeichnet, daß der Hilfsspeicher ;:r permanenter Speicher ist.

6. Anordnung nach Anspruch 4 oder 5. dadurch gekennzeichnet, daß da·· erste Register und das zweite Register mit Ortsbestimmungsschaltuntren verbunden -und weiche e:ne L:«,!e der fehlerhaften Speicherbauteiie entsprechend der Kontrolle der aufeinanderfolgenden Speicherblöcke aufstellen.

7. Anordnung nach einem der Ansprüche 4 bis 6. dadurch gekennzeichnet, daß die Koordinierung des Betriebs des HilfsSpeichers, des Vergleichen und der genannten Register durch eine Spe/caK'euereinheit, gegebenenfalls unter der Steuerung der Tdktsignale des Systems, ausgeführ; ,si.

Die Erfindung betrifft ein Verfahren zur Fehlerortbestimmung in einem Arbeitsspeicher nach dem Oberbegriff des Patentanspruchs! sowie eine Anordnung zur Durchführung des Verfahrens.

Die Arbeitsspeicher, d. h. die Speicher, in denen die Daten nach Belieben geschrieben oder gelesen werden können, bilden ein wesentliches Element der Datenverarbeitungssysteme, bei denen sie zu einem grolien Teil nicht nur die Kapazität sondern auch die Geschwindigkeit und die Betriebszuverlässigkeit bestimmen. Diese Speicher werden bislang am häufigsten mittel« Ringker-

nen hergestellt die an den Knoten eines Matnxnetzes angeordnet sind und von Leitungen zur Adressierung sowie zum Schreiben und Lesen von Daten durchquert werden. Da jeder Ringkern nur ein Informationsbit speichern kann, war die Kapazität des Speichers direkt > mit der Anzahl der in ihm enthaltenen Ringkerne verknüpft Infolgedessen enthielt ein Speicher großer Kapazität notwendigerweise eine sehr große Anzahl von Ringkernen und Schaltungen und demzufolge war die Herstellung schwierig und kostspielig, umsomehr als "> die Ringkerne möglichst kleine Abmessungen hatten, um den Platzbedarf zu verringern und die Betriebsgeschwindigkeit des Speichers zu steigern.

Zur Vermeidung dieser Nachteile der Ringkernspeicher ist man dazu übergegangen, die ArbeitSi, sicher i> mit Hilfe von diskreten aktiven 3auelen-?ntsn, ν·^;~ etwa Transistoren, herzustellen. Diese Lösung, die tm einer sehr komplizierten Verdrahtung unü zu einem sehr großen Energieverbrauch ohne grol - Gewinn hinsichtlich des Piatzbedarfs und der B;_ jrie.bsgeschwindig- -'» keit führte, ist schnell durch «·ε Verwendung von integrierten Schaltungen und insbesondere von hochintegrierten (LSI-)Schaltungen ersetzt worden, die jeweils bei sehr geringem Platzbedarf eine große Anzahl von aktiven Bauelementen und somit von Speicherstellen sowie interne Verzweigungs- und Steuerschaltungen enthalten, welche eine beträchtliche Verringerung der Anzahl der äußeren Anschlüsse ermöglichen. Beispielsweise ist eine integrierte Schaltung, die gewöhnlich für den Aufbau von Arbeitsspeichern verwendet wird und J< > 1024 Stellen enthält ein Siliziumplättchen mit einer Fläche von einigen Quadratmillimetern, welches in ein flaches Gehäuse mit einer Länge unter 2 cm eingeschlossen ist das mit weniger als etwa zwanzig äußeren Anschlüssen versehen ist. Aufgrund der Kompaktheit einer solchen integrierten Schaltung ist ihr Betrieb äußerst schnell und ermöglicht, auf jede Speicherstelle in einem Mikrosekundenbruchteil zuzugreifen. Außerdem kann aufgrund der Tatsache, daß eine kleine Anzahl von Anschlüssen den Zugriff auf sehr zahlreiche *> Speicherstellen gestattet, ein Speicher großer Kapazität bequem hergestellt werden, indem mehrere gleiche integrierte Schaltungen auf eine gedruckte Schaltungsplatte mit geringem Platzbedarf und mit verhältnismäßig einfacher Anordnung montiert werden. Diese « Losung hat besonders den Vorteil, daB jedv,;de fehlerhafte integrierte Schaltung leicht ausgetauscht werden kann.

Die innere Komplexität von solchen hochintegrierten Schaltungen und die Schwierigkeit ihrer Herstellung bewirkt nämlich selbst in dem bevorzugten Fall von MOS-(Metali-Oxid-Silizium-)S<.haitungen, die einfacher herstellbar und zuverlässiger sind, daß solche Schaltungen Störungen unterliegen können, die geeignet sind, den Betrieb des Speichers erheblich zu stören. Es ist somit wichtig, ein Verfahren zu schaffen, welches die einfache Identifizierung jedweder fehlerhaften Sicherstelle und das Auffinden der entsprechenden integrierten Schaltung ermöglicht, damit dieses Bauteil ausgetauscht wei den kann.

Aus »IBM Technical Disclosure Bulletin». Vol. 9. Nr. 11, April 1967, Seiten 1496 und l497, sowie »IBM Technical Disclosure Bulletin«, Vol. 7, Nr. 1, Juni 1964, Seite 49, ist bereits ein Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher bekannt, bei dem eine *>5 Anzahl von Testwörtern an den aufeinanderfolgenden Adressen des Arbeitsspeichers eingeschrieben wird. Der Inhalt jeder Adresse der getesteten Speicherstellen wird dann ausgelesen und mit dem entsprechenden Testwort verglichen. Bei nicht übereinstimmenden Bits werden die fehlerhaften Speicherstellen identifiziert und angezeigt

Aus der DE-OS 21 34 529 ist ein ähnliches Verfahren zur Fehlerortsbestimmung in einem Arbeitsspeicher bekannt bei welchem die Testwörter so gewählt sind, daß sie jeweils ebenso viele Bits enthalten wie ein Speicherwort und zwischen ihnen die beiden digitalen Zustände derart verteilt sind, daß jedes Bit mindestens einmal jeden Zustand in den Testwörtern darstellt

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren und eine Anordnung für die Fehlerortsbestimmung in einem Arbeitsspeicher zu schaffen, der im wesentlichen aus untereinander austauschbaren, gleichen Bauteilen gebildet ist, wie etwa integrierten MOS-Schaltungen, die jeweils mehrere adressierbare Stellen besitzen, weiche jeweils in der Lage sind, mindestens ein Datenbit zu speichern. Gemäß einer bekannten und bevorzugten Anordnung sind Jie Bauteile eines solchen Speichers in einer Matrix angeordnet, in der die Bauteile ein und derselben Spalte ein und demselben Block und die Bau.:ile ein und derselben Zeile ein und demselben Bit ode. ein und derselben Gruppe von Datenbits entsprechen; als notwendige Folge enthält der Speicher Einrichtungen für die gleichzeitige Adressierung der dieselbe Adresse aufweisenden Stellen sämtlicher Bauteile, Schaltungen für die gleichzeitige Freigabe der Bauteile ein und desselben Blockes, Schaltungen zum parallelen Eingeben bzw. Ausgeben von Daten, die mit den ein und demselben Bit entsprechenden Speicherstellen der Bauteile jeder Zeile verbunden sind, und Einrichtungen zum selektiven Steuern des Schreibens oder des Lesens eines Wortes an der bezeichneten Adresse der Bauteile des freigegebenen Blockes.

Diese Aufgabe wird durch die Lehre des Patentanspruchs 1 gelöst.

Eine erfindungsgemäße Anordnung für die Durchführung des vorgenannten Verfahrens ist im Patentanspruch 4 angegeben.

Die Erfindung ermöglicht es, durch ein einfach durchzuführendes Wiederholverfahren und mit Hilfe von Einrichtungen, die leicht in einem Arbeitsspeicher des betreffenden Typs vorgesehen werden können, sämtliche möglichen Fehler eines sclchtn Speichers aufzufinden, die seine Bauteile und/oder die dieses verbindenden Schaltungen betreffen. Am Ende des genannten Wiederholverfahrens kann nämlich die Anord'iung die Liste sämtlicher fehlerhaften Bauteile, die jeweils mit dem Rang der Zeile und dem der Spalte bezeichnet sind, zu welchen sie gehören, sowie der fehlerhaften Schalungsöle liefern, die durch die Verteilung der nur scheinbar fehlerhaften Bauteile identifizier· sind, nämlich durch die Gesamtheit der Bauteile der Matrix, wenn es sich um Adressier- oder

1 CIL731CUCI 311KIIIU

heit der Bauteile ein und derselben Spalte, wenn es sich um die entsprechende Freigabeschaltung handelt, und schließlich durch die Gesamtheit der Bauteile ein und derselben Zeile, wenn es sich um die entsprechenden Dateneingabe- oder Datenausgabeschaltungen handelt.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Vorteile der Erfindung ergeben sich aus der folgenden Beschreibung von Ausführungsbeispielen der Erfindung. In den Zeichnungen zeigt

F i g. 1 das Blockschaltbild eines Arbeitsspeichers des

betreffenden Typs, der mit einer Anordnung zur Fehlerortbestimmung nach der Erfindung versehen ist,

F i g. 2 ein Feld, welches das Format eines Datenwortes, eine Folge von Testwörtern nach der Erfindung und ein neutrales Wort zeigt,

F i g. 3 einen Ablaufplan des Betriebes der Anordnung zur Fehlerortsbestimmung von Fig. 1, und die

Fig,4 bis 7 Diagramme, weiche die Diagnostik von unterschiedlichen Kategorien von Fehlern darstellen.

In Fig. I sind einerseits ein Arbeitsspeicher MVund andererseits eine zugeordnete »Fault Vector«-Anordnung FV für die Ortsbestimmung von eventuellen Fehlern des Speichers dargestellt.

Der Arbeitsspeicher Λ/Vbesteht im wesentlichen aus einem Verdrahtungsträger Co. wie etwa einer gedruckten Schaitungskarte oder aber einem Modul mit dünnen oder dicken Schichten, welche bzw. welcher mehrere gleiche Baufile CU ... Cmn trägt, die jeweils beispielsweise aus einem hochintegrierten Schaltungsplättchen bestehen, das blank und freiliegend auf dem Verdrahtungsträger Co montiert oder aber in ein Schutz- und Anschlußgehäuse eingeschlossen ist. wel ches seinerseits auf den Träger aufgesetzt ist, und zwar in beiden Fällen derart, daß die Bauteile einzeln ersetzi werden können. Vie F i g. 1 deutlich zeigt, sind diese Bauteile CIl ... Cmn in einer aus Zeilen und Spähen gebildeten Matrix auf dem Verdrahtungsträger Co verteilt, wobei von den beiden Indizes, die jedem Bauteil zugeordnet sind, das erste die Spalte (1 ... m)und das zweite die Zeile (1... n) angibt, zu weichen sie gehören.

Die Baut'-.le CIl . . Cmn bestehen jeweils vorteilhafterweise, wie bereits erwähnt, aus einer hochintegrierten Schaltung, die aufgiund bekannter Überlegungen in MOS-Technik hergestellt ist Jedes dieser Bauteile hat somit mehrere Adressen A 1 .. Ap. n die jeweils mindestens einer Speicherzelle entsprechen, welche ein Informationsbit zu speichern in der Lage ist. Zur Vereinfachung der Beschreibung wird hier angenommen, daß jedes Bauteil ρ — 2' (beispielsweise 1024) Adressen, von denen jede einer Speicherzelle enispricht, umfaßt und demzufolge χ Adressiereingänge, einen Dateneingang und einen Datenausgang zusätzlich zu den üblichen Anschlüssen für die Versorgung. Freigabe oder Blockierung und Auswahl Lesen/Schreiben besitzt. Unter diesen Bedingungen kann der Zugriff auf eine bestimmte Speicherstelle irgendeines der Bauteile ClI Cmn mittels eines Adressierbündels A gesteuert werden, welches χ Leiter umfaßt, von denen jeder mit den Adressiereingängen desselben Ranges sämtlicher Bauteile verbunden ist. wobei dieser Zugriff so indessen nur für di» bezeichnete Adresse der Bauteile ein und derselben Spalte wirksam ist» deren Freigabeeingänge mit einem der m Leiter eines Freigabeböndels B verbunden sind. Das heißt, daß die Bauteile ein und derselben Spalte einen Block bilden, von welchem jeder der ρ Adressen η Stellen umfaßt und be'iji Schreiben oder Lesen ein Wort mit η Bits empfangen bzw. abgeben kann, die mit Hilfe von Dateneingabe- und Datenausgabebündeln D mit π Leitern parallel geladen ozw. gelesen werden. Die Auswahl Schreiben/Lesen erfolgt mit Hilfe eines Schreibfreigabeleiters E₁ der mit dem entsprechenden Eingang jedes der Bauteile CH... Cmn verbunden ist

Der Arbeitsspeicher MV, der soeben beschrieben wurde, arbeitet folgendermaßen:

Der Zugriff auf eine bestimmte Adresse A, eines gegebenen Blocks Bt wird gesteuert, indem einerseits die χ Leiter des Adressierbündels A in die jeweiligen digitalen Zustände versetzt werden, deren Kombination der Adresse entspricht, und indem andererseits der dem Block entsprechende Freigabeleiter des Bündels B erregt wird. Wenn infolgedessen ein Wort an der auf diese Weise ausgewählten Adresse des Arbeitsspeichers M^eingeschrieben werden soll, wird die Schreibfreigabeschaltung E erregt und die π Bits des einzuschreibenden Wortes werden parallel in die entsprechenden Stellen der Adresse geladen, die durch die η Leiter des Dateneingabebündels D bezeichnet ist. Umgekehrt wird für das Lesen eines Wortes, welches zuvor an der gewählten Adresse geladen worden ist. die Schreibfreigabeschaltung im Ruhezustand gelassen und die η Bits des zu lesenden Wortes werden durch die η Leiter des Datenausgabebündels D parallel entnommen. Diese Operationen werden selbstverständlich unter der Kontrolle einer Steuereinheit (nicht dargestellt) ausgeführt, mit welcher das Adressierbündel A und das Freigabebündel B sowie dte Schreibauswahlschaltung E verbunden sind. Die Dateneingabe- und Datenausgabebündel D sind ihrerseits mit äußeren Registern (nicht darges» -''^Λ verbunden.

Bevor die Fehlerortsbestimmungs-Anordnung FV beschrieben wird, deren Zuordnung zu dem Arbeitsspeicher MV das eigentliche Ziel der Erfindung bildet, empfiehlt es sich, die Fehler oder Störungen zu analysieren, die in diesem Speicher auftreten können, und das "erfahren festzulegen, welches das Auffinden derselben ermöglicht:

Eine fehlerhafte Speicnerzelle oder Schaltung kann entweder ständig <n dem einen oder anderen der digitalen Zustände 0. 1 bleiben oder einer anderen Veränderlichen »nachgeregelt« sein, beispielsweise aufgrund einer ungewollten Ve-bmdung.

Jedweder Fehler, der innerhalb eines Bauteils auftritt oder nur dieses einzelne Bauteil beeinflußt (beispielsweise ein unterbrochener Stromkreis an einem seiner Anschlüsse), äußert sich während des Betriebs des Speichers in Unregelmäßigkeiten in den Datcnschaltungen D. die der Z<;ile entsprechen, zu welcher das fehlerhafte Bauteil gehört wenn es sich um den Block Bk handeit, der der Spalte entspricht zu welcher dasselbe Bauteil gehört Gemäß der Art des Fehlers können diese Unregelmäßigkeiten auftreten, wenn eine ganz bestimmte Adresse A, aufgerufen wird, oder für mehrere dieser Adressen und sogar selbst für aJle Adressen. Wenn jedes Bauteil an jeder seiner Adressen nicht eine, sondern mehrere (y) Speicherzellen enthielte, könnten diese Unregelmäßigkeiten ebenso in einer oder mehreren der y Zeilen von entsprechenden Bits in Erscheinung treten. Diese Überlegungen sind indessen für die Durchführung der Erfindung ohne Bedeutung, für welche es genügt die Zeile und die Spalte der Matrix zu bestimmen, zu weichen das fehlerhafte Bauteil gehört, das ausgetauscht werden solL Wenn die Anzahl der fehlerhaften Speicherzellen oder Schaltungen in einem Bauteil daher nebensächlich ist ist es dagegen wichtig, zu kontroHierea daß jede dieser Speicherzellen ein Datenbit für die beiden Binärzustände richtig speichern und wieder abgeben kann. Die Notwendigkeit dieser doppelten Kontrollen hat Konsequenzen, die im folgenden erläutert werden.

Außer den individuellen Fehlern der Bauteile kann der Arbeitsspeicher MV Verdrahtungsfehler aufweisen, die sich zwar innerhalb oder außerhalb der Matrix von Bauteilen befinden können, die sich aber alle bei dem Betrieb durch Unregelmäßigkeiten äußern, weiche mehrere Bauteile beeinflussen: Wenn Unregelmäßigkei-

ten ein bestimmtes Bit von sämtlichen Blöcken beeinflussen, betrifft der Fehler deshalb den entsprechenden Datenleiter Di ... Dn; umgekehrt, wenn die Unregelmäßigkeiten sämtliche Bits ein und desselben Blockes beeinflussen, betrifft der Fehler die entsprechende Freigabeleitung Bi ... Bm dieses Blocks; schließlich drücken Unregelmäßigkeiten, welche sämtliche Bits von sämtlichen Blöcken beeinflussen, einen Fehler aus**"elcher entweder das AdreSsierbündel oder die SchreibhrigabeSchaltung betrifft

Wie bereits erwähnt, schließt das richtige Auffinden der Fehler des Arbeitsspeichers MV ein. daß jede Speicherzelle für die beiden digitalen Zustände 0 und 1 getretet wird. Zu diesem Zweck werden gemäß der Erfindung in jede Adresse des Speichers nacheinander mehrere Testwörter eingeschrieben, die jeweils ebenso viele Bits umfassen wie ein Speicherwort und auf die die beiden digitalen Zustände 0. 1 derart verteilt sind, daß jedes Bit mindestens einmal jeden Zustand angenommen hat. wenn sämtlicne Testwörter eingeschrieben worden sind. Wenn das der Fall ist, genügt es nach dem Einschreiben eines der Testwörter in eine bestimmte Adresse, den Inhalt dieser Adresse zu lesen und ihn Bit für Bit mit dem Originaltestwort zj vergleichen und jedwede Nicht-Obereinstimmung zwischen d :m eingeschriebenen Bit und dem gelesenen Bit anzuzeigen, die einen Fehler der entspreri-enden Speicherzelle offenbart Wenn dieser Vorgang für jedes der Testwörter wiederholt worden ist. ist es sicher, daß sämtliche Speicherzellen der betreffenden Adresse für die beiden 3C digitalen Zustände getestet worden sind und daß somit sämtliche fehlerhaften Speicherzellen dieser Adresse aufgedeckt worden sind

Bei der Ausführung dieses Vorgangs ergeben sich zwei Probleme, nämlich einerseits die Definition des Testwörtervorrats, der dem o. g. Kriterium genügt, und andererseits die Definition eines Verfahrens, welches die Erkennung und die Ortsbestimmung der Adressierungsfehler durch Einrichtungen ermöglicht die in der folgenden ausführlichen Beschreibung angegeben sind Gemäß der Erfindung werden diese beiden Probleme gemeinsam gelöst, und zwar einerseits durch die Verwendung einer Folge von Testwörtern, die in einer bestimmten Reihenfolge angeordnet sind und dem o. g. Kriterium genügen, und andererseits durch ein Testverfahren, welches im v/esentlichen darin besteht die Testwörterfolge so oft wie nötig in die aufeinanderfolgenden Adressen ein rnd desselben Blockes einzuschreiben, dann diese Operation für denselben Block m:t zyklischer Permutation der Testwörter in der Folge bis zur Zurückkehr zu ihrer Anfangsreihenfolge wieder zu beginnen und schfießlich diesen gesamten Vorgang für jeden der Blocke des Speichers zu reproduzieren, wobei sich selbstverständlich an jede Phase des Einschreibens der Testwörter in die Gesamtheit der Adressen eines Blocks eins Phase des Lesens des Inhalts jeder seiner Adressen für den Vergleich mit dem entsprechenden Testwort anschließt

Das Format der Testwörter entspricht offenbar ganz dem der Speicherwörter: deshalb enthalten in dem in Fig.2 dargestellten Fall, in welchem die durch den Arbeitsspeicher MV verarbeiteten Datenwörter AiD zwei Bytes, die jeweils von einem ParitätsschlüsEel begleitet sind, dh. insgesamt 13 Bits umfassen, die Testwörter JWebenfalls 18 Bits. Damit jedes dieser Bits mindestens einmal jeden digitalen Zustand annimmt scheint es, daß die Verwendung eines beliebigen Testwortes und seines Komplements ausreichen kann.

Die Umkehrung eines Wortes, welches eine gerade Anzahl von Bits enthält, verändert jedoch nicht seinen Paritätsschlüssel. Tatsächlich sind drei Testwörter MTi-3 erforderlich. Ohne die Beachtung der o.g. Bedingung könnten diese Testwörter jeweilige Strukturen darstellen und in einer beliebigen Reihenfolge angeordnet sein. Ihre Strukturen Und ihre Folge Werden indessen vorzugsweise derart festgefegt, daß nach ihrem Einschreiben in aufeinanderfolgenden Adressen die Folge S der drei Testwörter MTi-3 der Tabelle von Fig. 2 diese unterschiedlichen Bedingungen erfüllt.

Die Zahl der Testwörter die aus den ö. g. Gründen mindestens gleich drei ist. soll außerdem eine zusätzliche Bedingung erfüllen, um das Ermitteln der Adressierfehler zu ermöglichen. Jedweder Fehler, der eine Adressierschaltung beeinflußt verändert nämlich die Adressen, auf welche der Zugriff erfolgte, um einen Wert, der gleich einer Potenz von zwei ist Es empfiehlt sith somit unterschiedliche Testwörter in Adressen einzuschreiben, die voneinander um eine beliebige Potenz von zwei, aber offenbar um weniger als die Gesamtzahl der Adressen voneinander entfernt sind. Aufgrund des zyklischen Einschreibens der Testwörter (Wiederholung der Folge) in aufeinanderfolgenden Adressen des getesteten Blocks und unter Berücksichtigung der späteren zyklischen Permutation dieser Testwörter ist die letztgenannte Bedingung erfüllt wenn die Anzahl der Testwörter der Folge keinen gemeinsamen Teiler mit jedweder mehrfachen Potenz von zwei hat die kleiner als die Gesamtzahl der Adressen ist. Das bedeutet daß auch noch aus diesen Gründen die Folge mindesiens drei Testwörter umfassen soll.

Schließlich, um jegliche Störung in den Datenschaltungen der Speicherstellen zu vermeiden, die zu sämtlichen nicht getesteten Blöcken gehören, wird vorzugsweise in sämtliche Adressen von allen diesen Blöcken ein neutrales Wort MTn geladen, welches der Kombination der digitalen Zustände der Datenausgabeschaltungen im Ruhezustand entspricht nämlich 18 Bits in dem Zustand 0 bei dem in Fig.2 dargestellten Beispiel.

Nachdem auf diese Weise das Testverfahren nach der Erfindung kurz erläutert worden ist. wird nun ein Beispiel von Einrichtungen für seine Durchführung beschrieben, nämlich die Anordnung zur Fehleroi Ubestimmung oder »Fault Vector«-Anordnung FV. die in Fig. 1 dargestellt ist:

Diese Anordnung umfaßt im wesentlichen einen Hilfsspeicher. der vorteilhafterweise aus einem permanenten Speicher MP besteht welcher die Folge von Testvörtern MT i ... MTs enthält und mit zugeordneten Torschaltungen PI versehen ist weiche das zyklische Lesen dieser Wörter und ihrer Abgabe einerseits an die Dateneingabeschaitungen D des Arbeitsspeichers MV ermöglichen, damit diese in den Speicher eingeschrieben werden können, und andererseits an eine der Gruppen von Eingängen einer Vergleichseinrichtung Φ ermöglichen, deren andere Gruppe von Eingängen mit den Datenausgabeschaltungen D des Arbeitsspeichers MV verbunden ist Diese Vergleichseinrichtung Φ führt den bitweisen Vergleich jedes Testwortes, das vorher in eine bestimmte Adresse des Arbeitsspeichers AiV eingetragen wurde, mit dem Wort durch, welches in dieser Adresse des Hauptspeichers gelesen wird, und liefert am Ausgang ein Signal, das ebensoviele Bits enthält wie diese Wörter, die normalerweise alle in einem bestimmten digitalen

Zustand gehalten werden und von denen gegebenenfalls nur diejenigen Bits in den entgegengesetzten Zustand gebracht sind, deren Rang dem der nicht übereinstimmenden Bits der Wörter entspricht, die in dem permanenten Speicher MP und in dem Arbeitsspeicher MV gelesen wurden. Dieses Signal liegt einerseits an einem Register /Van, dessen Zustand den Rang der nicht übereinstimmenden Bits und somit den der Zeile von entsprechenden Bauteilen angibt, sowie an einer ODER-Schaltung, deren Ausgangssignal Torschaltungen P2 steuert, weiche die Verbindung jedes der Le^:*er Bi ... Bm des BlockfreigabebündeL mit einer entsprechenden Posiüon eines Registers M kontrollieren, dessen Zustand folglich den Block bezeichnet, zu welchem ein Bauteil gehört, das durch die Vergleichseinrichtung Φ als fehlerhaft erkannt worden ist. Die Register Mund /Vstehen mit Ortsbestimmungsschaltungen L in Verbindung, die in jedweder geeigneten V/eise die Liste der im Verlauf des Testverfahrens als fehlerhaft erkannten Sauteile erstellen. Der Hilfsspeicher kann entweder dLrch die Steuereinheit des Datenverarbeitungssystems, die zu diesem Zweck in entsprechender Weise programmiert ist, oder durch einen Spezialsteuergenerator G geführt werden, der durch ein Spezialsignal F in Betrieb gesetzt wird und gegebenenfalls in Abhängigkeit von Taktsignalen H sämtliche Befehle liefert, die für den sequentiellen Zugriff auf die aufeinanderfolgenden Adressen jedes der Blöcke des Arbeitsspeichers MV, für das zyklische Lesen der Testwörter in dem permanenten Hilfsspeicher MP. für die Schreibbetrieb- oder Lesebetriebauswahl des Arbeitsspeichers und für die Steuerung der dem permanenten Speicher zugeordneten Torschaltungen Pi sowie für die Vergleichseinrichtung Φ erforderlich sind.

Den kombinierten Betrieb des Arbeitsspeichers AiV und der Fehlerortsbestimmungsanordnung FV zeigt der Ablaufplan von F i g. 3:

In diesem Ablaufplan ist ein Testwort mit MTi bezeichnet, wobei / von 1 bis s. der Gesamtzahl der Wörter in der Folge, variieren kann. Ebenso bezeichnet Aj irgendeine der Adressen A 1 ... ρ eines Blockes Bk. die irgendeiner der m Sp~!ten von Bauteilen entspricht, während D1 ein Bit oder eine Gruppe von Datenbits bezeichnet, die irgendeiner der π Zeilen von Bauteilen entsprechen.

Es ist. wie angegeben. angenommen, daß am Anfang des Testverfahrens die Indizes /. j und k die Anfangswerte / = /.,= 1 bzw. j = 1 bzw. k = k_o = 1 aufweisen.

Unter diesen Bedingungen zeigt der Ablaufplan, daß im Verlauf einer ersten Vorbereitungsphase das in dem permanenten Speicher MP ge/esene erste Testwort MTi in die erste Adresse A 1 des ersten Blocks B i des Arbeitsspeichers MK eingeschrieben wird, daß anschließend die Indizes / und j gleichzeitig um Eins inkrementiert werden (Schleife I), was das Lesen des zweiten Testvvories MT2 in dem permanenten Speicher und sein Einschreiben in die zweite Adresse Λ 2 desselben Blocks Bi des Arbeitsspeichers bewirkt Durch cie Tätigkeit der Schleife I wird dieser Vorgang wiederholt bis die Folge der Testwörter MTi-MTs erschöpft ist von denen somit jedes in die Adresse A 1 — As entsprechenden Ranges des ersten Blocks B1 des Arbeitsspeichers eingeschrieben ist

Wenn die Folge der Testwörter auf diese Weise erschöpft ist (i = s), wird dieser Index auf seinen Anfangswert 4=1 zurückgebracht während der Index j noch um Eins erhöht wird (Schleife II). So wird die Folge von Testvörtern MTi- MTs durch die Wirkung der Schleife 1 erneut in dem permanenten Speicher MP gelesen und in die nächsten Adressen As + i—A 25des ersten Ellocks B i des Arbeitsspeichers Λ/Keingeschrieben. Die Vorbereitungsphase setzt sich durch Wiederholung dieses Vorganges durch die kombinierte Tätigkeit der Schleifen i und II fort, die das Einschreiben von Folgen von Testwörtern MTi- MTs in die

ίο aufeinanderfolgender. Adressen des ersten Blocks B1 des Arbeitsspeichers MV sicherstellt, wobei die Testwörterfolgen so oft wie nötig bis zur Erschöpfung sämtlicher Adressen des Blocks (j = p) wiederholt werden Das Einschreiben des neutralen Worts MTo in die anderen Blöcke beendet die Vorbereitungsphase.

An dem Ende dieser letztgenannten Phase beginnt eine Operationsphase, an deren Anfang die Indizes / und j auf ihren Anfangswert /„ bzw. 1 zurückgebracht werden. Im Verlauf dieser Operalionsphase wird durch d'e kombinierte Tätigkeit von Schleifen III und IV. die den Schleifen I bzw. Il gleichen, der Inhalt jeder der aufeinanderfolgenden Adressen Ai-Ap des Blocks B i des Arbeitsspeichers MV gelesen und durch die Vergleichseinrichtung Φ mit dem entsprechenden Testwort MTi verglichen, das während der Vorbereitungsphase in diese Adresse eingeschrieben wurde und durch den permanenten Speicher MP erneut geliefert wird. Im Fall einer Nichtübereinstimmung zwischen den beiden Bits desselben Range» .n einem in dem Arbeitsspeicher gelesenen Won und in dem entsprechenden Testwort bewirkt die Vergleichseinrichtung Φ die Angabe des Ranges 1 dieser Biis durch das Register A/und gleichzeitig durch das Regis er Λ/die Angabe des Ranges k des betreffenden Blocks, nämlich des eisten Blocks in diesem Stadium des Testverfahrens.

Wenn sämtliche Adressen dei ersten Bio ks auf diese Weise getestet worden sind (j = p), führt d .i "lingreifen der Schleife V zu dem Anfang der Vorher- -ungsphase zurück, und zwar unter denselben Anfangsbedingungen wie ursprünglich, bis auf defi Unterschied, daß der Anfangswert /„des Index /um Eins erhöht wsrd. So wird im Verlauf einer zweiten Vorbereitungsphas« die Folge der Testwörter, die nunmehr ab dem zweiten Wort, d. h. MT2 ... MTs-MTi gelesrn wird, zykhsch in die aufeinanderfolgenden Adres?en A i—Ap desselben Blocks Bi wie zuvor eingest hrieben, danach wird im Verlauf einer zweiten Operationsphase der inhalt jeder Adresse durch die Vergleit hseinrichtung Φ mit dem entsprechenden Testwort verglichen und jedwede

so Nichtübereinstimmung, wie zuvor, durch die Register M und N angegeben.

An dem Ende dieser zweit m Operationsphase führt die Schleife V zu dem Anfer<£ ,'ines neuen Zyklus aus Vorbereitungsphase und B?£rscbsphase zurück, nachdem noch der Anfangswerf _α ώ.-s Index /um Eins erhöht worden ist. was eine neut zyklische Permutation der Testwörter in der Folge bewirkt aus der nunmehr MT3

MTs MT i — MTI geworden ist

Der gesamte beschriebene Vorgang wiederholt sich unter der Kontrolle der Schleife V, bis sämtliche Testwörter nacheinander den ersten Platz in der Folge (io = s) eingenommen haben. Wenn das der Fall ist ist jede der Adressen A i—Ap des ersten Blocks B1 somit nacheinander durch jedes der Testwörter nacheinander

6* getestet worden und sämtliche etwaigen Fehler der Bauteile des Blocks sind aufgedeckt worden.

Der folgende Block kann dann getestet werden, und zu diesem Zweck bringt die Schleife VI die fr.dizes /und

j aiii ihie ursprünglichen Anfangswerte zurück, erhöht aber den Und-'X kum Eins.

Wenn sämtliche Blöcke auf diese Weise getestet worden sind (k = m), ist das Testverfahren beendet und es ist möglich, d>e Diagnostik der etwaigen Fehler des ί Ar¹ iitsspeichers MVaufgrund der Liste festzulegen, die durch die mit den Registern M und N verbundenen Oirtsbestimmungsschaltungen aufgestellt worden ist.

Diese Diagnostik kann in sehr einfacher Weise durchgeführt werden, wie es die Diagramme in den to F i g. 4 bis 7 symbolisch zeigen:

Wenn ein einzelnes Bauteil Cu des Arbeitsspeichers MV fehlerhaft ist, zeigen nämlich die Zähler M und N, wie in F ί g. 4 dargestellt, den Rang k der Spalte bzw. den Rang /der Zeile an, zu welchen das fehlerhafte Bauteil Cn gehört Um dis Möglichkeit von internen Störungen zu berücksichtigen, die einzeln mehrere Bauteile betreffen, empfiehlt es sich selbstverständlich, daß die lister.aufstellung Block für Block durchgeführt wird.

In dem in F ί g. 5 dargestellten Fall, in welchem sich sämtliche BauteHe ein und desselben Blocks mit dem Rang k unnormal verhalten, ist es ganz klar, daß sich die Ursache der Störung in der Blockfreigabeschaltung des entsprechenden Blocks Bk befindet. Umgekehrt und wie in Fig.6 dargestellt, befindet sich in dem Fall, in welchem sich die Bauteile ein und derselben Zeile / unnormal verhalten, die Ursache der Störung offenbar in den der Leitung Di entsprechenden Dateisingabe- oder Datenausgabeschaltungen.

Schließlich kommt in dem in F i g. 7 dargestellten Fall, in welchem sämtliche Bauteile der Matrix ein unnormales Verhalten zeigen, die Störung entweder aus den Adressierschaltungen A oder der Schreib/Lese-Auswahlschaltung E

Damit ist insgesamt zu erkennen, daß das Verfahren und die Anordnung nach der Erfindung ermöglichen, in einfacher Weise etwaige Fehler eines Arbeitsspeichers des angegebenen Typs mit Hilfe einer Zusatzeinrichtung aufzufinden, die wenig komplex ist und entweder selbständig oder in Abhängigkeit von den Steuereinheiten des Datenverarbeitungssystems, in welchem der getestete Speicher vorgesehen ist, benutzt werden kann.

Hierai 3 Blatt Zeichnungen

Claims (4)

24 42 19* Patentansprüche:

1. Verfahren zur Fehleronsbestimmung in einem Arbeitsspeicher, der im wesentlichen besteht aus einer Matrix von gleichen, untereinander austauschbaren Speicherbauteilen, wie integrierten MOS-Schaltungen, die jeweils eine Mehrzahl von adressierbaren Speichersteüen aufweisen, weiche jeweils mindestens ein Datenbit speichern können, aus Adressiereinrichtungen zum gleichzeitigen Adressieren der dieselbe Adresse aufweisenden Speicherstellen sämtlicher Bauteile, aus Freigabeschaltungen für die gleichzeitige Freigabe der einen Speicherblock bildenden Speicherbauteile ein und derselben Spalte, aus Daten Ein/Ausgabe-Schaltungen zur i> parallelen Dateneingabe bzw. Datenausgabe, die mit den ein und demselben Bit entsprechenden Speicherstellen der Speicherbauteile jeder Zelle verbunden sind,und aus Schreib/Lese-Steuereinrichtungen zum selektiven Steuern des Schreibens oder des Lesens e^;. es Speicherwortes an der bezeicf
ten Adresse der Speicherbauteiie des freigegebei,^
Blocks, wobei eine Anzahl von Testwörtern, die jeweils ebensoviele Bits enthalten wie ein Speicherwort und zwischen welchen die beiden digitalen Zustände derart verteilt sind, daß jedes Bit mindestens einmal jeden Zustand in den Testwörtern darstellt, an den aufeinanderfolgenden Adressen des Arbeitsspeichers eingeschrieben wird, der Inhalt jeder Adresse der getesteten Speicherstellen Jo ausgelesen -md mit dem entsprechenden Testwort verglichen wird und gegebenenfalls bei nicht übereinstimmenden Bits die fehlerhaften Speicherstellen identifiziert werden: dadurch gekennzeichnet.

— daß die Tesr*örter an den aufeinanderfolgender. Adressen ein und desselben Speicherblocks in einer gegebenen Folge eingeschrieben werden, während ein neutrales Speicherwort in *« oie anderen Speicherhlöcke eingeschrieben wird:

— daß bei Feststellung eines Fehlers jeweils der Rang des betreffenden Speicherblocks und der Rsng der betreffender. Bits registriert wird, ans ·»* daraus die Zeile und die Spalte der Matrix zu identifizieren, in der sich ein fehlerhaftes Speicherbauteil befindet:

— daß diese Operationen für denselben Speicherblock mit zyklischer Permutation der Testwör- v> ter in der Folge bis zur Wiederkehr ihrer Anfangsreihenfolge wiederholt werden, so daß für die beiden digitalen Zustände alle Speicherstel'en jeder Adresse des Speicherblocks getestet und auf diese Weise alle fehlerhaften '5

identifiziert werden; und

— d?ß dann dieser gesamte Vorgang für jeden der Speicherblöcke des Speichers reproduziert wird, damit alle seine fehlerhaften Speicherbau- ^bü teile und/oder Adressier-, Freigabe-, Ein/Ausgabe- und Steuerschaliungen aufgefunden werden können.

2. Verfahren nach Anspruch 1, dadurch gekenn- ^b5 zeichnet, daß die Zahl der Testwörter der genannten Folge keinen gemeinsamen Teiler mit jedweder mehrfachen Potenz von zwei hat. die kleiner als die Zahl der Adressen jedes Speicherbauteils ist.

3. Verfahren nach Anspruch 1 oder 2. dadurch gekennzeichnet, daß ein neutrales Wen. dessen sämtliche Bits im digitalen Ruhezustand der Datenausgabeschaltungen sind, in sämtliche Adressen der Speicherblöcke eingeschrieben wird, die nicht gerade getestet werden.

4. Anordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 3. mit einem Hilfsspeicher, der die Folge der Testwörte- und zugeordnete Einrichtungen enthält, weiche das Auslesen der Folge und die Übertragung jedes gelesenen Wortes zu den Datenschreibschaltungen des Arbeitsspeichei s ermöglichen, und mit einem Wortvergleicher für bitweisen Vergleich, der einerseits mit dem Hilfsspeicher und andererseits mit den Datenausgabeschaltungen des Arbeitsspeichers derart verbunden ist. daß er jedes Testwort empfängt, welches an ein- und derselben Adresse des Arbeitsspeichers eingeschrieben und dann ausgelesen wird, und so aufgebaut ist, daß am Ausgang ein Signal abgegeben wird, welches den Rang von nicht übereinstimmenden Bits angibt wenn solche vorhanden sind, gekennzeichnet durch