DE2446970A1

DE2446970A1 - Datenverarbeitungsanlage mit schnittstellen-einheit zwischen rechenwerken und randeinheiten

Info

Publication number: DE2446970A1
Application number: DE19742446970
Authority: DE
Inventors: Michael Gene Emm; Dongsung Robert Kim
Original assignee: Burroughs Corp
Current assignee: Unisys Corp
Priority date: 1973-10-12
Filing date: 1974-10-02
Publication date: 1975-04-17
Also published as: JPS5743936B2; US3921145A; JPS5068035A; DE2446970C2; GB1449391A

Description

EISENFÜHR & SPEISER Patentanwälte

DiPL-ing Günther eisenführ

DiPL-IfJG DIETER K. SPEISER BREMEN Dr RER NAT HORST ZlNNGREBE

UNS. ZEICHEN :B 288

Anmelder / INH BURROUGHS CORPORATION
Aktenzeichen :Neuanmeldung

datum: 28. September

BURROUGHS CORPORATION, eine Gesellschaft nach den Gesetzen des Staates Michigan, Burroughs Place, Detroit, Michigan 48232, V.St.A.

Datenverarbeitungsanlage mit Schnittstellen-Einheit zwischen Rechenwerken und Randeinheiten

Die Erfindung befaßt sich mit einer Schnittstellen-Einheit, die in einer Datenverarbeitungsanlage den Informationsaustausch zwischen Rechenwerken und Randeinheiten vermittelt.

Die Rechner-Technologie hat sich in den letzten Jahren derart entwickelt, daß hierarchisch aufgebaute Systeme weit verbreitet sind. Derartige Anlagen bestehen beispielsweise aus Speicher-, Rechenwerk- und Multiplexor-Moduln, von denen es nicht nur eine große Anzahl "verschiedenartiger Typen gibt, sondern die auch in weitem Umfang beliebig zusammengestellt werden können. So können in der Anlage mehrere Rechenwerke über eine Schnittstelle mit einem Speicher verkehren und Anforderungen nach einer Bedienung durch den Speicher stellen, die asynchron auftreten, weil der zeitliche Ablauf der in den verschiedenen Rechenwerken ausgeführten Operationen, also insbesondere die Taktzeiten, unterschiedlich sind.

Hz/_gs 509816/1074

D 2800 BREMEN 1 ■ EDUARD-GRUNOW-STRASSE 27 · TELEFON ( 0421 ) " 7 20 48 TELEGRAMMEFERROPAT · TELEX 02 44 020 FEPAT ■ BREMER BANK 100 9072 · POSTSCHECK HAMBURG 25 57

Bekannte Datenverarbeitungsanlagen werden sequentiell betrieben, d.h. das Rechenwerk verlangt Zugriff auf Daten in einem Speicher und erwartet die Übertragung der Daten, ehe eine weitere Anforderung abgegeben wird. Bei mehreren Rechenwerken ist diese Aktivität insofern seriell ausgelegt worden, daß die Rechenwerkanforderung von der Schnittstelle verzögert bestätigt wurde, bis die durch eine frühere Anforderung eingeleitete Datenübertragung abgeschlossen ist.

Wenn die Organisation auf einer Prioritätsbasis für die Anforderung aufgebaut ist, dann enthält die Anlage demzufolge ein Netzwerk zur Diskriminierung bzw. zur Unterscheidung der Anforderungen, wobei die einzelnen Anforderungen in ihrem Vorrang bewichtet und unter Berücksichtigung dieser Bewichtung eine Behandlungsfolge aufgebaut wird, wenn gleichzeitige Anforderungen eingehen. Bei dieser Organisation ist es sehr leicht möglich, daß die Anforderungen mit höherer Priorität den Zugriff zu dem Speicher für Anforderungen mit niedrigerer Priorität nahezu vollständig blockieren; es kann auch vorkommen, daß die bevorrechtigten Anforderungen einen an nachrangige Anforderung bereits gewährten Zugriff vor dessen Ausführung unterbrechen. Daher ist es nicht ungewöhnlich, daß ein Rechenwerk einen wesentlichen Teil seiner Aktivität auf das Erwarten des Eingangs der angeforderten Daten richten muß, eine Situation, die vom wirtschaftlichen Standpunkt aus vor allem dann nicht toleriert werden kann, wenn ein hierarchisch aufgebautes System große Datenmengen, die beispielsweise bei umfangreichen Buchungsvorgängen anfallen, geeignet behandeln muß.

Es wurde bereits versucht, den enormen Zeitaufwand für serielle Zugriffe zu hierarchisch organisierten Systemen dadurch zu reduzieren, daß bestimmte Zeitspannen festge-

5 09816/1074

legt wurden, während welcher ausschließlich Rechenwerkanforderungen behandelt wurden. Die Erfindung schlägt eine weitere Verbesserung dieser Konzeption vor.

Im einzelnen schafft die Erfindung in ihrer bevorzugten Ausführungsform eine Schnittstellen-Einheit, die die Zusammenarbeit zwischen mehreren zentralen Recheneinheiten und einer Speichereinheit vermittelt.

Die Schnittstelleneinheit verbindet die Rechenwerke und eine Prioritätsbestimmungseinheit, die den Zugriff zu dem Speicher über ein Gatternetzwerk steuert, wobei die Gatter Speicherelemente (Flip-Flops) triggern. Die Ausgänge der Flip-Flops stellen die Verbindung her und schaffen für diese eine Zeitspanne derart, daß während dieser sämtliche Speicherzugriffsanforderungen aus den Rechenwerken abgefühlt und die jenen Anforderungen entsprechenden Rechenwerke bei Aktivierung mit der Prioritäts-Bestimmungseinheit (und dann mit dem Speicher) verbunden werden, die demzufolge vor Auftreten der nächsten Zeitspanne für das Abfühlen anderer Rechenwerkzugriffs-Anforderungen bedient werden. Damit erlaubt die Schnittstellen-Einheit eine ausschließliche Bedienung mehrerer Rechenwerkeinheiten durch eine Prioritätsbestimmungs-Einheit-Speicher-Einheit- «■ Kombination in jeweils bestimmten Zeitabschnitten.

In der beigefügten Zeichnung ist die Schnittstellen-Einheit gemäß der Erfindung als Blockdiagramm dargestellt und vier Rechenwerkeinheiten, einer Prioritätsbestimmungs-Einheit und einer Speichereinheit zugeordnet.

Aus der Zeichnung erkennt man, daß die Schnittstellen-Einheit 10 mehreren, im vorliegenden Beispiel vier Rechenwerken 11, 12,13,14 sowie einer Prioritätsbestimmungs-Einheit 17 zugeordnet ist, welch letztere über ein Netzwerk von Gattern 61,62,63,64,71 mit einem Speicher 21 verbunden ist*

509816/1074

Obgleich die Erfindung in gleicher Weise auch auf andere Systeme in einer Datenverarbeitungsanlage anwendbar ist, wird sie im vorliegenden Beispiel im Zusammenhang mit der Zifferndarstellung in Form eines binären Systems erläutert, Das bedeutet, daß die in dem System auftretenden Signale mit zwei Werten bewichtet sind, die durch zwei spezielle Spannungspegel, beispielsweise +10 V und 0 V (Masse-Potential), auf einer Leitung repräsentiert sein können. In logischer Schreibweise kann der Spannungswert von + 10V einer binären 1 und Masse-Potential einer binären 0 zugeordnet sein.

Die Verschaltung der Schnittstelleneinheit 10 dient zur Ausführung verschiedener logischer Operationen; unter diesen ist zunächst das Speichern zu nennen, und zwar in speichernden Elementen, die durch Rechtecke dargestellt sind; weiter ist die logische UND-Verknüpfung durch spezielle UND-Gatter verwirklicht, welche durch Halbkreis mit eingetragenem Punkt dargestellt sind. Schließlich ist noch die ODER-Verknüpfung zu nennen, die durch ODER-Gatter verwirklicht wird, welche durch einen Halbkreis mit eingezeichnetem Plus-Zeichen dargestellt sind.

Die speichernden Elemente sind elektronische Einrichtungen (Flip-Flops) mit zwei möglichen Gleichgewichtszuständen. Einer dieser beiden Zustände wird als der "gesetzte"-Zustand und der andere als der "zurückgesetzte"-Zustand bezeichnet. Wenn ein Flip-Flop als gesetzt bezeichnet ist, dann soll darunter verstanden werden, daß es ein Bit vom Wert 1 speichert, während es im zurückgesetzten Zustand ein Bit vom Wert 0 enthalten soll. Die Flip-Flops besitzen zwei Eingänge, von denen nur jeweils einer zu einem bestimmten Zeitpunkt ein Betätigungssignal führt, und zwei Ausgänge, auf denen Spannungen von komplementären Werten auftreten können.

509816/1074

2U6970

In der verwendeten Nomenklatur dienen Kombinationen von Buchstaben und Zahlen zur Bezeichnung von Flip-Flops und ihrer Eingangs-und Ausgangssignale. Die Flip-Flops selbst werden durch Kombinationen von Großbuchstaben und Zahlen bezeichnet, also beispielsweise Flip-Flop Al, etc. Ein Ausgangssignal des Flip-Flops wird durch den entsprechenden Großbuchstaben mit im Index angeführter Zahl bezeichnet, also beispielweise das Signal A., etc. Um den komplementären Ausgang des Flip-Flops kenntlich zu machen, wird die Signalbezeichnung mit einem Apostroph versehen, also beispielsweise A.·, etc. Man versteht, daß die Ausgangssignale die erwähnten Spannungspegel (+10V und OV) auf einer Leitung annehmen können, und daß dann, wenn ein einer nicht apostrophierten Ausgangssignalbezeichnung entsprechendes Ausgangssignal einer hohen Spannung entspricht, das apostrophierte Ausgangssignal einen niedrigen Spannungswert bedeutet und entsprechend das Flip-Flop gesetzt oder zurückgesetzt ist. Somit ist das Flip-Flop Al gesetzt, wenn das Signal A bei einer Spannung von + 10V und das Signal A ' bei einer Spannung Von 0 V liegt, während das Flip-Flop Al zurückgesetzt ist, wenn das Signal A- bei 0 V und das Signal A · bei + 10 V liegt.

Andererseits werden die Signale für die Flip-Flops durch entsprechende Kleinbuchstaben und Indizes bezeichnet. Ein Eingangssignal, das das Flip-Flop setzt, wird durch den vorangestellten Index 1 zu einem Kleinbuchstaben bezeichnet, somit Signal ^a^, etc. Das Eingangssignal, das das Flip-Flop zurücksetzt, wird bezeichnet durch einen vorangehenden Index 0 vor dem Kleinbuchstaben, also beispielsweise Signal

Aus Vorstehendem dürfte deutlich werden, daß in der zu beschreibenden Ausführungsform der Erfindung RS-Flip-

509816/ 1 074

- <P* 2Λ46970

Flops verwendet werden und daß darüber hinaus die Schaltung UND-Gatter sowie (Inklysiv-) ODER-Gatter enthält. Natürlich ist die Erfindung auf die Verwendung dieser Elemente nicht beschränkt; vielmehr können die gleichen Funktionen auch unter Verwendung von anderen Elementen erhalten werden, die beispielsweise in "Logical Design of Digital Computers" von M. Phister Jr., Wiley und Sons,Inc. 1958, Seiten 53 bis 56 und 121 bis 132 beschrieben sind.

Bei der hier beschriebenen Einrichtung setzt sich ein Speicherzugriffsvorgang zwischen einem Rechenwerk und einem Speicher aus zvoi Phasen zusammen: Eine Anforderungsphase und eine nachfolgende Antwortphase. Während der Anforderungsphase gibt das Rechenwerk ein Speicherzugriffs-Anforderungssignal ab, ferner eine Speicheradresse, die sowohl die Speicherbezeichnung wie auch eine eine Stelle in dem Speicher bezeichnende Wortadresse enthält, Befehlssignale, die die Art der gewünschten Operation angeben, und im Falle einer Speicher-Einschreib-Operation Signale, die die zu speichernde Information repräsentieren. Während der nachfolgenden Antwortphase gibt der Speicher Zustandssignale (Besetzt oder nicht besetzt) zurück und bei einer Speicher-Lese-Operation Signale, die den Informationsinhalt der adressierten Stelle repräsentieren. ^Eine derartige Speicherzugriffs-Operation ist an sich in Datenverarbeitungsanlagen konventionell, obgleich die Einzelheiten der Operation von Anlage zu Anlage unterschiedlich sind.

Das Speicher-Zugriffs-Anforderungssignal, bezeichnet als Signale S₁₁, S^₂, S₁₃, S₁₄, für die jeweiligen Rechenwerke 11,12,13,14 erscheint auf den Leitungen, die einen Eingang für die entsprechenden UND-Gatter 41,42,43,44 enthalten. Der andere Eingang zu jedem dieser Gatter ist der Ausgang eines UND-Gatters 18, und die Ausgänge triggern Setz-

509816/1074

eingänge ^a^-, ^⁸¹2»i^a 3»i^a 4 ^{der F1}ip-^F1op^{s A1}> ^A2> ^A3 A4.

Die Adressen-, Befehls- und Informationssignale werden aus Gründen der Einfachheit zusammen unter den Bezeichnungen R , R.p, R₁-, R.. behandelt, jedes dieser Signale umfaßt einen gruppierten Eingang für die entsprechenden UND-Gatter 61,62,63,64. Der andere Eingang zu jedem dieser Gatter stammt von den Ausgängen einer Prioritäts-Bestimmungs-Einheit 17, die aus Gründen der Einfachheit als eine Art Abtaster angesehen werden kann, der seine Eingänge Ausgänge A., A»., A-, A. aus den Flip-r-Flops Al, A2, A3, A4) in einer beliebigen vorbestimmten Reihenfolge in Ausgangssignale umsetzt. Die Ausgänge dieser Gatter werden in dem ODER-Gatter 71 zusammengefaßt und dem Speicher 21 dargeboten.

Wie üblich in Datenverarbeitungsanlagen wird einem Speicher eine besondere Bezeichnung zugeordnet, und er spricht auf eine Speicher-Zyklusanforderung an, deren Adresse jene spezielle Speicherbezeichnung enthält. Wenn der Speicher seinen Kode sowie eine Anforderung nach einem Speicherzyklus feststellt, und wenn er zur Ausführung der angeforderten Operation frei ist, gibt er ein Bereitschaftssignal ab, das den Beginn des Speieherzyklus sowie die Annahme der die Aufforderung begleitenden Information anzeigt. Polglich liefert der Speicher 21 ein Bereitschaftssignal M, wenn er seinen Kode bemerkt und beginnt eine Speicheroperation; dieses Signal führt als ein Eingang zu dem Gatter 18, dessen andere Eingänge die Rücksetz-Ausgänge A^', A₂', A₃ ¹, A₄ ¹ der Flip-Flops A1,A2,A3, A4 bilden.

Nachdem ein Speicher zur Ausführung einer Speicheroperation getriggert wurde, läuft die Operation in seinem Inneren ab. Wenn die Information aus der adressierten Stelle ausgewiesen wird, überträgt der Speicher mehrere die Informa-

509816/1074

tion repräsentierende Signale zusammen mit einem die Anwesenheit von Informationssignalen anzeigenden Signal. Folglich ist das Signal I aus dem Speicher 21 ein zusammengesetztes und gelangt als ein Eingang auf die Gatter 51,52,53,54, deren Ausgänge von den Rechenwerken 11,12,13,14 empfangen werden. Die anderen Eingänge für diese Gatter sind die jeweiligen Ausgänge der Prioritäts-Bestimmungs-Einheit 17, wodurch sichergestellt ist, daß die Kommunikation zwischen Speicher 21 und dem geeigneten Rechenwerk tatsächlich hergestellt wurden·

Das Signal Q zeigt das Vorhandensein des Signals I und gibt weiterhin die Vervollständigung der Speicheroperation an. Dieses Signal gelangt als ein Eingang auf die Gatter 31,32,33,34, deren andere Eingänge wiederum die jeweiligen Ausgänge der Prioritäts-Bestimmungseinheit 17 sind. Die Ausgänge dieser Gatter triggern die Rücksetz-Eingänge _Qa,, o^aoi 0^a3» 0^a4^^{er F}^P^S"^F^°P^{S A}^» ^A^» A3,A4. Das Signal Q wird daher das Flip-Flop zurücksetzen, dessen vorhandene Setzbedingung durch die Prioritäts-Bestimmungseinheit 17 hindurchgelangt.

Als Betriebsbeispiel der beschriebenen Schaltung nehme man an, daß sämtliche Flip-Flops in der Schnittstellen-Einheit 10 zurückgesetzt seien als Folge einer vorhergehenden Speicherzugriffs-Sequenz, das die Prioritäts-Bestimmungs-Einheit 17 positionsweise weiterschaltet (d.h. Signale A , A₂, A~, A. in dieser Reihenfolge durchläßt), daß der Speicher 21 frei ist (Signalepegel M liegt hoch) und daß die Rechenwerke 11,13 und 14 Zugriff zum Speicher 21 verlangen, so daß die Signale S^, S^₃, S^₄ sowie die Signale R^» R^₃ und R^₄ erzeugt werden. Demzufolge werden die Gatter 18,41,43,44 geöffnet und die Flip-Flops A₁, A₃ und A₄ gesetzt. Diese Aktivität schließt Gatter 18; daher wird ein nachfolgendes Anforderungssignal S^₂, falls es durch das Rechenwerk 12 er-

509816/1074

zeugt werden sollte, durch 'das Gatter 42 abgeblockt.

Die Prioritäts-Bestimmungs-Einheit 17 tastet nun die Rechenwerkeingänge ab und teilt ihnen einen sequentiellen Zugriff durch die Signale R^, ^Ri3> ^Ri4 ^{durcn die} Gatter 61,63,64 zum Speicher 21 zu. Dieser Zugriff steht in Einklang mit dem positionsmäßigen Prioritätsschema, das heißt Rechenwerk 11 vor Rechenwerk 13 und Rechenwerk 13 vor Rechenwerk 14. Jedesmal, wenn Speicher 21 frei ist und eine Anforderung bedienen' kann, erzeugt er einen Ausgang (Signalpegel + 10 V) M und jedesmal, wenn er eine Antwort erzeugt, gibt er ein Ausgangssignal Q wie auch Informationssignale I ab. Das erste Signal Q wird das Flip-Flop Al über Gatter 41 setzen, während die ersten Signale I über Gatter 51 vom Rechenwerk 11 empfangen werden; Ähnliches gilt für die zweiten Signale Q und I bezüglich des Flip-Flops A3 und des Rechenwerks 13 sowie der dritten Signale Q und I bezüglich des Flip-Flops A4 und Rechenwerk 14.

Nachdem Rechenwerk 14 bedient wurde, wird der Speicher 21 wiederum ein Signal M abgeben, das zusammen mit den Rückstellungen der Flip-Flops Al, A2, A3, A4 die Schnittstelleneinheit 10 über Gatter 18 für eine neue Gruppe von Anforderungen aus den Rechenwerken vorbereiten.

Man bemerke, daß die Erfindung natürlich nur für ein spezielles Ausführungsbeispiel beschrieben wurde. So können natürlich auch mehr als vier Rechenwerke oder mehrere Speicher gemäß der Erfindung durch eine Schnittstelleneinheit bedient werden.

Insgesamt wurde eine Datenverarbeitungsanlage mit einer Schnittstelleneinheit beschrieben, die die Koordination zwischen zentralen Rechenwerkeinheiten und Randeinheiten, wie beispielsweise einen Speicher, in zeitlichem Multiplex-Betrieb steuert, wobei mehrere Anforderungen für

09 816/1074

einen Zugriff auf den Speicher büschelweise zur Beantwortung während einer Zeitspanne zusammengefaßt werden, ehe weitere Anforderungen gruppiert werden. Das System umfaßt wenigstens zwei unabhängig betreibbare Rechenwerke und einen Speicher, wobei der letztere an die ersteren über die Schnittstelleneinheit und eine Positions-oder in anderer Weise aufgebaute Prioritätsbestimmungseinheit verbunden ist, welche während der Zugriffs-Zeitspanne eine Gruppe von Anforderungen behandeln kann.

509816/107 4

Claims

Patentansp rü ehe

/ 1. ySchnittstellen-Einheit zwischen wenigstens einem Anrufer und einem als Antworter dienenden Anrufer-Prioritätsbestimmungs-Netzwerk, wobei die Anrufer Anforderungssignale, Adressen in dem Antworter sowie Informationen und der Antworter Signale abgeben kann, die die Bereitschaft zur Übertragung, Information und das Ende der Information bedeuten, und wobei das Priorität s-Bestimmungs-Netzwerk die Anrufer—Adressen-Informationssignale in bestimmte Reihenfolge umsetzt, dadurch gekennzeichnet, daß in Abhängigkeit zu einem . A.ntworter-Bereitschaftssignal und einer Gruppe von Anforderungssignalen die entsprechenden Prioritäts—Bestimmungsnetzwerk-Eingänge aktiviert werden; daß in Abhängigkeit von einem

A-ntworter-Bereitschaftssignal* die Prioritäts-Bestimmungs-Netzwerk-Eingänge nicht aktiviert werden, so daß eine nachfolgende Gruppe von Aufrufsignalen nicht auf die Prioritäts-Bestimmungs-Netzwerk-Eingänge gelangen; und daß in Abhängigkeit von den Ausgangssignalen aus dem Prioritäts-Bestimmungs-Netzwerk das Antworter-Informationssignal an den Anrufer weitergegeben wird.
2. Schnittstellen-Einheit nach Anspruch 1, dadurch gekennzeichnet^ daß in Abhängigkeit von Informations-Ende-Signalen des A ntworters die Eingänge der Prioritäts-Bestimmungsschaltung nicht länger gesperrt werden.

509816/1074

2Λ46970
3. Schnittstellen-Einheit nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß für jeden Anrufer ein speicherndes Element (Al...A4) zur Aufnahme von AufrufSignalen . und Gatter vorgesehen sind, wobei für einen Eingang der speichernden Elemente jeweils ein Gatter (41..44) vorgesehen ist; und daß weitere Gatter für die anderen Eingänge der speichernden Elemente zur Sperrung vorgesehen sind.
4. Schnittstellen-Einheit nach Anspruch 3, dadurch gekennzeichnet, daß die speichernden Elemente Flip-Flops sind.

509816/ 1074