DE2446970C2 - Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Antworter - Google Patents

Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Antworter

Info

Publication number
DE2446970C2
DE2446970C2 DE2446970A DE2446970A DE2446970C2 DE 2446970 C2 DE2446970 C2 DE 2446970C2 DE 2446970 A DE2446970 A DE 2446970A DE 2446970 A DE2446970 A DE 2446970A DE 2446970 C2 DE2446970 C2 DE 2446970C2
Authority
DE
Germany
Prior art keywords
priority
access
signal
caller
callers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2446970A
Other languages
English (en)
Other versions
DE2446970A1 (de
Inventor
Michael Gene Sierra Madre Calif. Emm
Dongsung Robert Al Monte Calif. Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Burroughs Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Burroughs Corp filed Critical Burroughs Corp
Publication of DE2446970A1 publication Critical patent/DE2446970A1/de
Application granted granted Critical
Publication of DE2446970C2 publication Critical patent/DE2446970C2/de
Expired legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/16Handling requests for interconnection or transfer for access to memory bus
    • G06F13/18Handling requests for interconnection or transfer for access to memory bus based on priority control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Memory System (AREA)
  • Bus Control (AREA)

Description

mil dem Ausgang jeweils eines von mehreren Verknüpfungsgliedern verbunden sind, deren Hingänge einerseits die jeweiligen Zugriffsanforderungssignale der An- ; ufer empfangen und andererseits an den Ausgang eines Bloekicr-Verknüpfungsgliedes angeschlossen sind, daß r> das Blockier-Verknüpfungsglied cmgang^-seilig mit Ausgangssignalen aller Priontiiisauslösc-Flip-nops und dem vom Antworler abgegebenen Zügriffsbereii ■ Schaftssignal beaufschlagt ist, daß der Antworler während der Übertragung der von dem ausgewählten Anru- in fer angeforderten Informationssignale ein die Anwesenheit der lnfoi nationssignale anzeigendes Antworter-Informationssignal an den beireffenden Anrufer abgibt, wobei das Antworter-Informationssignal an jeweils einem ersten Eingang mehrerer den Anrufern /ugcordnc- ι Ί ler zweiter Blockier- Vcrknüpfungsglieder anliegt, deren zweiter Eingang mit jeweils einem Ausgang der Priori· tdtsbestimmungseinheit verbunden ist, und daß die Ausgange der /weilen Blockier-Verknüpfungsglieder mit jeweils einem Eingang der Anrufer verbunden sind und ein Blockiersignal an die Anrufer abgeben. ■!
,r Die erfindungsgemäße Lösung ermöglicht es, daß bei dci fur viele Anwendungsfälle nützlichen hierarchischen Organisation einer Daienvcrarbeilungseinrichiiing auch die Anrufer niedrigerer Priorität innerhalb eines Zugriffsintervalls einen vorläufigen Informationsaustausch mit dem Antworter vornehmen können. Die Abarbeitung der einzelnen Zugriffsanforderungen erfolgt dabei in kürzestmöglichcr Zeit, da mit dem Durchdringen eines der Anrufer sämtliche anderen Anrufer gc- j< > sperrt werden und selbst bei unterschiedlicher Bedeutung und hierarchischer Festlegung der einzelnen Anrufer jeder Anrufer sequentiell eine Verbindung zum AnI-worter erhalten kann.
In Verbindung mit der Schnittstelleneinheil einer Da- y> tenvcrarbeitungseinrichtung, die zwischen einem Speicher und mehreren Prozessoren angeordnel isi und den Zugriff der mehreren Prozessoren /u dem Speicher bei Abgabe eines Zugriffsanforderungssignals ermöglicht, gewährt die Schnittstelleneinheit einen Zugriff der Prozessoren zum Speicher innerhalb festgelegter Zeiiabstände. Obwohl in der Prioritäisbcstimmungseinheii bestimmte Prioritäten bezüglich der einzelnen, an den Speicher angeschlossenen Prozessoren festgelegt ist, wird sichergestellt, daß alle Zugriff suchenden Prozcs- v> soren innerhalb einer festgelegten Zeitspanne bedient werden, so daß kein Prozessor mit höhere;· Priorität alle anderen Prozessoren aufg-und wiederholter Anfragen blockieren kann.
Anhand eines in der Figur der Zeichnung dargestellten Auführungsbeispicles soll der der Erfindung zugrunde liegende Gedanke näher erläutert werden.
Die Schnittstelleneinheit 10 ist im vorliegenden Ausführungsbeispiel vier Rechenwerken 11, 12, 13, 14 als Anrufern sowie einer Priorii&tsbesiimmungseinhcil 17 51J zugeordnet, die über Verknüpfungsglieder61,62,63,64, 71 mit einem Speicher als Anlworter verbunden ist. Die Schnittstelleneinheit 10 dient zur Ausführung verschiedener Operationen und enthält Speicherelemente sowie logische Verknüpfunsglieder. Die Speicherelemente to A 1. A 2, A 3, A 4 bestehen aus Flip-Mops mit zwei stabilen Zuständen, einem Setzzusland und einem Rückselzzustand. Wenn ein Flip-Flop gesetzt ist, dann soll darunter verstanden werden, daß es ein Bit vom Wert 1 speichert, während es im zurückgesetzten Zutand ein Bit tri vom Wert 0 enthält. Die Flip-Flops besitzen zwei Eingänge, von denen nur jeweils einer zu einem bestimmten Zeitpunkt ein Betätigungssignal enthält, und zwei Ausgänge, auf denen Spannungen von komplementären Werten auftreten können.
In der verwendeten Nomenklatur dienen Kombinationen von Hiichstaben und Zahlen zur Bezeichnung der Prk-ritatsauslose-Rip-l'lops und ihrer Eingangs- und Ausgangsstufe. Die Flip-Flops selbst werden durch Kombinationen von Großbuchstaben und Zahlen bezeichnet, also beispielsweise Flip-Flop A 1. etc. Ein Ausgangssignal des I lip-Flops wird durch den entsprechenden Großbuchstaben mit im Index angeführter Zahl bezeichnet, also beispielsweise das Signal A1. etc. Um den komplementären Ausgang de> Flip-Flops kenntlich zu machen, wird die Signalbc/cichnung mit einem Apostroph versehen, also beispielsweise A, etc.
Andererseits weiden die Signale für die Flip-Flops durch entsprechende Kleinbuchstuben und Indizes bezeichnet. Ein Eingangssignal, das das Flip-Flop setzt, wird üureh den vorangestellten Index 1 zu einem Kleinbuchstaben bezeichnet, somit Signal ,a,, etc. Das Eingangssignai, das das Flip-Flop zurücksetzt, wird bezeichne! durch einen vorangehenden Index 0 vor dem Kleinbuchstaben, also beispielsweise Signalo3i, etc.
Als Priontäisauslöse-Flip-Flops A 1, A 2, A 3 und A 4 werden RS-Flip-Flops verwendet und als Verknüpfungsglieder sowohl UND- als auch ODER-Verknüpfungsglicder.
Der Speicherzugriffsvorgang zwischen einem Rechenwerk und einem Speicher setzt sich aus zwei Phasen zusammen: Einer Anfordcrungsphase und eine nachfolgende Antwortphase. Während der Anforderungsphase gibt das Rechenwerk ein Speicherzugriffsanforderungssignal ab. ferner eine Speicheradresse, die sowohl die Speicherbezeichnung wie auch eine eine Stelle in dem Speicher bezeichnende Worladresse enthall. Befehlssignale, die die Art der gewünschten Operation angeben, und im Falle einer Speicher-Einschreib-Operalion Signale, die die zu speichernde Information repräsentieren. Während der nachfolgenden Antwortphase gibl der Speicher Zustandssignale (Besetzt oder nicht besetzt) zurück und bei einer Speichcr-Lese-Operalion Signale, die den Informationsinhalt der adressierten Stelle repräsentieren. Eine derartige Speicherzugriffs-Opera'ion ist an sich in Datenverarbeitungsanlagen konventionell, obgleich die Einzelheiten der Operation von Anlage zu Anlage unterschiedlich sind.
Das Speicher-Zugriffsanforderungssignal Sn, S,2, Su, 6'u. für die jeweiligen Rechenwerke 11, 12, 13, 14 erscheint auf den Leitungen, die einen Eingang für die entsprechenden UND-Verknüpfungsglieder 41, 42, 43, 44 enthalten. Der andere Eingang zu jedem dieser Verknüpfungsglieder ist der Ausgang eines UND-Verknüpfungsglicdes 18, und die Ausgänge triggern Setzeingän— ge ,ίΐι. ,ii:, ,a,.,U4 der Flip-Flops A 1, A 2, A 3 und A 4.
Die Adressen-, Befehls- und 'nformationssignale werden aus Gründen der Einfachheit zusammen unter den Bezeichnungen R11 R12, Ru, R,a behandelt, jedes dieser Signale umfaßt einen gruppierten Eingang für die entsprechenden UND-Verknüpfungsglieder 61, 62, 63,64. Der andere Hingang zu jedem dieser stammt von den Ausgängen einer Prioritätsbestimmungseinheit 17, die aus Gründen der Einfachheit als eine Art Abtaster angesehen werden kann, der seine Eingänge (Ausgänge Au A2, As, Λα aus den Flip-Flops A 1, A 2, A 3, A 4) in einer beliebigen vorbestimmten Reihenfolge m Ausgangssi· gnale umsetzt. Die Ausgänge dieser Verknüpfungsglieder werden in dem ODER-Vcrknüpfungsglied 71 zusammengefaßt und an den Speicher 21 abgegeben.
Wenn der Speicher 21 seinen Kode sowie eine Anfor-
derung nach einem Speicherzyklus feststellt, und wenn er zur Ausführung der angeforderten Operation frei ist, gibt er ein Bereitschaftssignal ab, das den Beginn des Speicherzyklus sowie die Annahme der die Aufforderung begleitenden Information anzeigt. Folglich liefert der Speicher 21 ein Bereitschaftssignal M, wenn er seinen Kode bemerkt und beginnt eine Speicheropration; dieses Signal wird als ein Eingangssignal an das Verknüpfungsglied 18, dessen andere Eingänge die Rücksetz-Ausgänge A\\ A/, Aj', A4' der Flip-Flops Ai, A 2, A 3, A 4 bilden, abgegeben.
Nachdem der Speicher 21 zur Ausführung einer Speicheroperation getriggert wurde, läuft die Operation in seinem Inneren ab. Wenn die Information aus der adressierten Stelle ausgewiesen wird, überträgt der Speicher is 21 mehrere die Information repräsentierende Signale zuammen mit einem die Anwesenheit von Informationssignalen anzeigenen Antworter-Informations-Signal /, das als ein Eingang auf die Verknüpf ungsgliedcr 51,52, 53,54 gelangt, deren Ausgänge von den Rechenwerken 11,12,13,14 empfangen werden. Die anderen Eingänge für diese Verknüpfungsglieder sind die jeweiligen Ausgänge der Prioritätsbestimmungseinheit 17, wodurch sichergestellt ist, daß die Kommunikation zwischen Speicher 21 und dem betreffenden Rechenwerk tatsächlich hergestellt wurde.
Das Zugriffs-Beendigungssignal Q zeigt das Vorhandensein des Antworter-Informationssignals / und gibt weiterhin die Vervollständigung der Speicheroperation an. Dieses Signal gelangt als ein Eingang auf die Verknüpfungsglieder 31,32,33,34, deren andere Eingänge wiederum die jeweiligen Ausgänge der Prioritätsbestimmungseinheit 17 sind. Die Ausgänge dieser Verknüpfungsglieder triggern die Rücksetz-Eingänge 021, o32, 0^3, oa* der Prioritäts-Auslöse-Flip-Flops A 1, A 2, A3, A4. Das Signal Q wird daher das Flip-Flop zurücksetzen, dessen vorhandene Setzbedingung durch die Prioritätsbestimmungseinheit 17 hindurchgelangt.
Als Betriejsbeispiel der beschriebenen Schaltung nehme man an, daß sämtliche Flip-Flops in der Schnitt-Stelleneinheit 10 zurückgesetzt seien als Folge einer vorhergehenden Speicherzugriffs-Sequenz, das die Prioritätsbestimmungseinheit 17 positionsweise weiterschaltet (d. h. Signale Au A7, Ay, A* in dieser Reihenfolge durchläßt), daß der Speicher 21 frei ist (Signalpegel M liegt hoch) und daß die Rechenwerke 11, 13 und 14 Zugriff zum Speicher 21 verlangen, so daß die Signale Sn, S13, Sh sowie die Signale An, R\} und /?)4 erzeugt werden. Demzufolge werden die Verknüpfungsglieder 18,41,43,44 geöffnet und die Fiip-Fiops Au As und A4 gesetzt. Diese Aktivität schließt Verknüpfungsglied 18; daher wird ein nachfolgendes Anforderungssignal S«, falls es durch das Rechenwerk 12 erzeugt werden sollte, durch das Verknüpfungsglied 42 abgeblockt.
Die Prioritätsbestimmungseinheit 17 tastet nun die Rechenwerkeingänge ab und teilt ihnen einen sequentiellen Zugriff durch die Signale Ru, Ru, Ru durch die Verknüpfungsglieder 61,63,64 zum Speicher 21 zu. Dieser Zugriff steht in Einklang mit dem positionsmäßigen Prioritätsschema, das heißt Rechenwerk 11 vor Rechen- ω werk 13 und Rechenwerk 13 vor Rechenwerk 14. Jedesmal, wenn der Speicher 21 frei ist und eine Anforderung bedienen kann, erzeugt er einen Ausgang (Signalpegel + 10 V) M und jedesmal, wenn er eine Antwort erzeugt, gibt er ein Zugriffsbeendigungssignal Q wie auch Antworter-lnforrnationssignale / ab. Das erste Signal Q wird das Flip-Flop A 1 über Verknüpfungsglied 41 setzen, während die ersten Signale / über Verknüpfungsglied 51 vom Rechenwerk 11 empfangen v/erden; Ähnliches gilt für die zweiten Signale Q und / bezüglich des Flip-Flops A 3 und des Rechenwerks 13 sowie der dritten Signale Q und / bezüglich des Flip-Flops A 4 und des Rechenwerks 14.
Nachdem das Rechenwerk 14 bedient wurde, wird der Speicher 21 wiederum ein Signal M abgeben, das zusammen mit den Rückstellungen der Flip-Flops A 1, A2,A3,A4 die Schnittstelleneinheit 10 über Verknüp-
to fungsglied 18,für eine neue Gruppe von Anforderungen aus den Rechenwerken vorbereiten.
Hierzu 1 Blatt Zeichnungen

Claims (2)

Patentansprüche:
1. Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Anlworter. insbesondere zwischen mehreren Rechenwerken und einem Speicher einer Datenverarbeitungsanlage mit einer Schnittstelleneinheit, die von den Anrufern abgegebene Zugriffsanforderungssignale sowie ein von der Antworteinrichtung abgegebenes Zugriffsbereitschaftssignal empfängt und eine Prioritätsbestiinmungseinheit aufweist, deren Eingänge mit den Anrufern zu geordneten PrioritätsauslöseFlip-Flops verbunden sind, wobei ein Setzen der Prioritätsauslöse-Flip-Flops in Abhängigkeit von den betreffenden Zugriffsanforderungssignalen bei aktivem Zugriffsbereitschaftssignal ermöglicht und bei inaktivem Zugriffsbereitschaftssignal verhindert "' wird und wobei die Prioritätsbestimmungseinheit in ;_-Abhängigkeit von ihren aktivierten Eingängen die \ Adressen-, Befehls- und Informationssignalc eines "Anrufers für den Antworter freigibt, dadurch ''gekennzeichnet, daß die Setzeingäne der ■ Prioritätsauslöse-Flip-Flops (A 1, A 2, A 3, A 4) mit dem Ausgang jeweils eines von mehreren Verknüp- - fungsgliedern (41,42,43,44) verbunden sind, deren ' Eingänge einerseits die jeweiligen Zugriffsanforderungssignale {SU, S12, S13, S14) der Anrufer (11, 12,13,14) empfangen und andererseits an den Ausgang eines Blockier-Verknüpfungsgliedes (18) angeschlossen sind, daß das Blockier-Verknüpfungsglied (18) eingangsseitig mit Ausgangssignalen aller Prioritätsauslöse-Flip-Flops (A 1, A 2, A 3, A 4) und dem vom Antworter (21) abgegebenen Zugriffsbereitjschaftssignal (M)beaufschlagt ist, daß der Anlworter !(21) während der Übertragung der von dem ausge- ; I wählten Anrufer (11,12,13,14) angeforderten Infor- *> mationssignale ein die Anwesenheit der Informationssignale anzeigendes Antworter-Informationssi- % gnal (I) an den betreffenden Anrufer (11,12,13,14) '.. abgibt, wobei das Antworter-Informationsignal (I) ; an jeweils einem ersten Eingang mehrerer den An- i rufern(ll, 12,13,14) zugeordneter zweiter Blockier-Verknüpfungsgiieder (51, 52, 53, 54) anliegt, deren zweiter Eingang mit jeweils einem Ausgang der Prioritätsbestimmungseinheit (17) verbunden ist, ■i und daß die Ausgänge der zweiten Blockier-Verknüpfungsglieder (51, 52, 53, 54) mit jeweils einem Eingang der Anrufer (11,12,13,14) verbunden sind und ein Blockiersignal an die Anrufer (11,12,13,14) abgeben.
2. Datenübertragungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jeder einem Anrufer (11, 12, 13, 14) zugeordnete Ausgang der Prioritätsbestimmungseinheit (17) mit einem Eingang jeweils zweiter Verknüpfungsglieder (31, 32, 33,34) verbunden ist, deren jeweils zweiter Eingang mit einem vom Antworter (21) abgegebenen, das Vorhandensein des Antworter-Informationssignals (I) und die Beendigung des Zugriffs anzeigenden Zugriffs-Beendigungssignal (Ό/* beaufschlagt ist und deren jeweiliger Ausgang den Rücksetz-Eingang des dem betreffenden Anrufer (U, 12,13,14) zugeordneten Prioritätsauslöse-Flip-Flops (,4 1, A 2, AZ, A 4) zur Inaktivierung des betreffende Flip-Flops ansteuert.
Die Erfindung bezieht sich auf eine Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Antworten insbesondere zwischen mehreren Rechenwerken und einem Speicher eine Datenverarbeitungsanlage, mit einer Schnittstelleneinheit, die von den Anrufern abgegebene Zugriffsanforderungssignale sowie ein vor. der Antworteinrichtung abgegebenes Zugriffsbereitschaftssignal empfängt und eine Prioritätsbestimmungseinheit aufweist, deren Eingänge mit den Anrufer zugeordneten Prioritätsauslösc-Flip-Flops verbunden sind, wobei ein Setzen der Prioritätsauslöse-Flip-Flops in Abhängigkeit von den betreffenden Zugriffsanforderungssignalen bei aktivem Zugriffsbereitschaftssignal ermöglicht und bei inaktivem Zugriffsbereitschaftssignal verhindert wird und wobei die Prioritä'.sbestimrnungseinheit in Abhängigkeit von ihren aktivierten Eingängen die Adressen-, Befehls- und Informationssignale eines Anrufers für den Antworter freigibt. Eine Einrichtung der genannten Art ist aus der US-PS 33 95 394 bekannt, bei der eine Schnittsielleneinheit zwischen mehreren, aus peripheren Einrichtungen bzw. Datenprozessoren und Bedienungseinrichtungen bestehenden Anrufern und einem aus einem zentralen Datenspeicher bestehenden Antworter angeordnete Prioritatsbcstimmungseinhcil vorgesehen ist Die Eingänge der Prioritätsbestimmungseinheit werden mit einem vom Antworter abgegebenen Zugriffsbereitschaftssignal beaufschlagt und sind darüber hinaus mit den einzelnen Anrufern zugeordneten Prioritätsauslöse-Flip-Flops verbunden, wobei ein Setzen der Prioritätsauslöse-Flip-Flops in Abhängigkeit von entsprechenden Zugriffsanforderungssignalen bei gleichzeitig aktivem Zugriffsbereitschaftssigna! ermöglicht und bei inaktivem Zugriffsbereitschaftssignal verhindert wird. Bei Vorhandensein eines Zugriffsanforderungssignals gibt die Prioritätsbestimmungseinheit ein Zugriffssignal an den Antworter sowie in festgelegte Prioritätsfolge ein Signal an einen Eingang eines von mehreren Verknüpfungsgliedern ab, dessen andere Eingänge mit den Adressen-, Befehls- oder Informationssignalen der verschiedenen Anrufer beaufschlagt sind. Das von der Prioritätsbestimmungseinheit angesteuerte Verknüpfungsglied leitet dann die entsprechenden Adressen-, Befehls- oder Informationssignale an den Antworter weiter.
Da bei dieser Datenübertragungseinrichtung innerhalb eines Zugriffsintervalls nur die Informationen des Anrufers mit jeweils höchster Priorität übertragen werden, besteht die Möglichkeit, daß während eines Zugriffsintervalls die Anrufer mit höherer Priorität den Zugriff der Anrufer mit niedrigerer Priorität zum Antworter vollständig blockieren. Liegen entsprechend häufige Zugriffsanforderungssignale der Anrufer mit höherer Priorität vor, so kann ein Anrufer mit niedrigerer Priorität sehr lange auf das Zustandekommen einer Datenverbindung mit dem Antworter warten. Diese Wartezeiten werden um so länger, je niedriger die Priorität des Anrufers ist, der in diesem hierarchisch organisierten System die Informationen übertragen bzw. einholen will. Dies wirkt sich um so nachteiliger aus. je umfangreicher die gewünschten Informationsübertra gungen sind und demzufolge einen häufige Zupriff ζ dem Antworter erforderlich machen.
Aufgabe der vorliegenden Erfindung ist es, eine Ein richtung nach dem Oberbegriff des Patentanspruchs zu schaffen, bei der jeder Anrufer in kürzestmögliche Zeit Zugriff zu dem Antworter erhält.
Diese Aufgabe wird erfindungsgemäß dadurch gelös daß die .Setzeingänge der Prioritätsauslöse-Flip-Flop
DE2446970A 1973-10-12 1974-10-02 Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Antworter Expired DE2446970C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US406115A US3921145A (en) 1973-10-12 1973-10-12 Multirequest grouping computer interface

Publications (2)

Publication Number Publication Date
DE2446970A1 DE2446970A1 (de) 1975-04-17
DE2446970C2 true DE2446970C2 (de) 1984-10-11

Family

ID=23606600

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2446970A Expired DE2446970C2 (de) 1973-10-12 1974-10-02 Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Antworter

Country Status (4)

Country Link
US (1) US3921145A (de)
JP (1) JPS5743936B2 (de)
DE (1) DE2446970C2 (de)
GB (1) GB1449391A (de)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746577B2 (de) * 1974-11-05 1982-10-04
JPS5196250A (de) * 1975-02-20 1976-08-24
JPS5837585B2 (ja) * 1975-09-30 1983-08-17 株式会社東芝 ケイサンキソウチ
US4212057A (en) * 1976-04-22 1980-07-08 General Electric Company Shared memory multi-microprocessor computer system
JPS5316540A (en) * 1976-07-30 1978-02-15 Hitachi Ltd Bus switching unit for electronic computer
US4130864A (en) * 1976-10-29 1978-12-19 Westinghouse Electric Corp. Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request
JPS5365034A (en) * 1976-11-22 1978-06-10 Nippon Telegr & Teleph Corp <Ntt> Competitive circuit
US4152764A (en) * 1977-03-16 1979-05-01 International Business Machines Corporation Floating-priority storage control for processors in a multi-processor system
US4187538A (en) * 1977-06-13 1980-02-05 Honeywell Inc. Read request selection system for redundant storage
DD142135A3 (de) * 1978-05-03 1980-06-11 Wolfgang Henzler Mehrrechnerkopplung
US4209839A (en) * 1978-06-16 1980-06-24 International Business Machines Corporation Shared synchronous memory multiprocessing arrangement
JPS5922975B2 (ja) * 1978-11-13 1984-05-30 松下電器産業株式会社 信号優先順位決定回路
US4325116A (en) * 1979-08-21 1982-04-13 International Business Machines Corporation Parallel storage access by multiprocessors
FR2465269B1 (fr) * 1979-09-12 1985-12-27 Cii Honeywell Bull Selecteur de demandes asynchrones dans un systeme de traitement de l'information
US4313161A (en) * 1979-11-13 1982-01-26 International Business Machines Corporation Shared storage for multiple processor systems
US4764865A (en) * 1982-06-21 1988-08-16 International Business Machines Corp. Circuit for allocating memory cycles to two processors that share memory
JPS5965332A (ja) * 1982-10-04 1984-04-13 Nec Corp リングバスインタフエイス回路
US4539656A (en) * 1982-11-01 1985-09-03 Gte Automatic Electric Incorporated Memory access selection circuit
US4493036A (en) * 1982-12-14 1985-01-08 Honeywell Information Systems Inc. Priority resolver having dynamically adjustable priority levels
DE3334123C2 (de) * 1983-09-16 1985-08-01 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung zur prioritätsgerechten Zuteilung eines Systembusses für Teilnehmer eines Multiprozessorsystems
US4630197A (en) * 1984-04-06 1986-12-16 Gte Communication Systems Corporation Anti-mutilation circuit for protecting dynamic memory
US4964034A (en) * 1984-10-30 1990-10-16 Raytheon Company Synchronized processing system with bus arbiter which samples and stores bus request signals and synchronizes bus grant signals according to clock signals
CA1248239A (en) * 1984-10-30 1989-01-03 Kenneth R. Jaskowiak Equal access bus arbiter
WO1991004245A1 (en) * 1989-09-14 1991-04-04 Konishi Chemical Ind. Co., Ltd. Process for preparing 4,4'-dihydroxydiphenyl sulfone
US5584028A (en) * 1990-05-14 1996-12-10 At&T Global Information Solutions Company Method and device for processing multiple, asynchronous interrupt signals
US5408627A (en) * 1990-07-30 1995-04-18 Building Technology Associates Configurable multiport memory interface
JP2652998B2 (ja) * 1991-04-15 1997-09-10 日本電気株式会社 割込回路
US5548762A (en) * 1992-01-30 1996-08-20 Digital Equipment Corporation Implementation efficient interrupt select mechanism
US5473755A (en) * 1992-06-01 1995-12-05 Intel Corporation System for controlling data stream by changing fall through FIFO last cell state of first component whenever data read out of second component last latch
US5339442A (en) * 1992-09-30 1994-08-16 Intel Corporation Improved system of resolving conflicting data processing memory access requests
CA2145553C (en) * 1994-03-30 1999-12-21 Yuuki Date Multi-processor system including priority arbitrator for arbitrating request issued from processors
US6170032B1 (en) * 1996-12-17 2001-01-02 Texas Instruments Incorporated Priority encoder circuit
US8959263B2 (en) 2013-01-08 2015-02-17 Apple Inc. Maintaining I/O priority and I/O sorting
US9772959B2 (en) 2014-05-30 2017-09-26 Apple Inc. I/O scheduling

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL130455C (de) * 1964-01-02 1900-01-01
US3407387A (en) * 1965-03-01 1968-10-22 Burroughs Corp On-line banking system
US3395394A (en) * 1965-10-20 1968-07-30 Gen Electric Priority selector
US3603935A (en) * 1969-05-12 1971-09-07 Xerox Corp Memory port priority access system with inhibition of low priority lock-out
US3638198A (en) * 1969-07-09 1972-01-25 Burroughs Corp Priority resolution network for input/output exchange
US3648252A (en) * 1969-11-03 1972-03-07 Honeywell Inc Multiprogrammable, multiprocessor computer system
US3710324A (en) * 1970-04-01 1973-01-09 Digital Equipment Corp Data processing system
US3701109A (en) * 1970-11-09 1972-10-24 Bell Telephone Labor Inc Priority access system

Also Published As

Publication number Publication date
JPS5068035A (de) 1975-06-07
JPS5743936B2 (de) 1982-09-18
US3921145A (en) 1975-11-18
DE2446970A1 (de) 1975-04-17
GB1449391A (en) 1976-09-15

Similar Documents

Publication Publication Date Title
DE2446970C2 (de) Einrichtung zum Übertragen von Daten zwischen mehreren Anrufern und einem Antworter
DE2635592A1 (de) Multiprozessor-abrufsystem
DE1929010B2 (de) Modular aufgebaute datenverarbeitungsanlage
DE2148956C3 (de) Datenübertragungssystem
DE2025933A1 (de) Vorrangschaltung für eine Eingangs / Ausgangs Vermittlung
DE1574499B2 (de) Speicheranordnung für binare Daten unter Verwendung einer ge schlossenen Datenumlaufschleife
DE1487646B2 (de) Verfahren und anordnung zum bestimmen freier verbindungswege in fernmelde-, insbesondere fernsprechvermittlungsanlagen
DE2054941C2 (de) Anordnung zur Auswahl von Datensätzen
DE1774053B2 (de) Uebertragungssystem fuer digitale daten
DE1437002A1 (de) Vielfach-Schaltstufe und zugehoerige Steuerschaltung
DE2517525A1 (de) Signalisierungsidentifizierer
DE1762205C3 (de) Schaltungsanordnung für ein elektronisch gesteuertes Selbstwählamt
DE2110458C3 (de) Speicheranordnung in einem datenverarbeitenden System
DE2404887C2 (de) Schaltungsanordnung für den Informationsaustausch mit einem Rechner
DE2817341C2 (de) Optisches Handlesegerät für die maschinelle Zeichenerkennung
DE1805623B2 (de) Prüfeinrichtung für Selbstwählämter mit zentraler elektronischer Steuerung durch einen Rechner
DE1549428B2 (de) Steuergeraet zum vermitteln von daten in einer datenverarbeitungsanlage
DE2017879C3 (de) Speicheranordnung mit freiem Zugriff
DE2217609A1 (de) Zugriffseinheit für Datenverarbeitungsanlagen
DE2014712B2 (de) Zentrale Speichereinrichtung für die Steuerung einer Zeitmultiplex-Fernsprechvermittlungsanlage
DE1774041B2 (de) Datenverarbeitungsanlage mit einer einrichtung zur transparenten uebersetzung von daten
DE1449581B2 (de) Vorrichtung zum auslesen eines rechenmaschinen grosspeichers
DE1512855C3 (de) Dezimaler Rufnummern-Positionsnummernumwerter
DE3030887C2 (de) Verfahren zum Herstellen von Verbindungen von an einer Datenvermittlungsanlage angeschlossenen Teilnehmerstellen bzw. Übertragungsleitungen zu Signalumsetzern
DE2226856A1 (de) Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe

Legal Events

Date Code Title Description
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee