DE2551686C2 - Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht - Google Patents

Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht

Info

Publication number
DE2551686C2
DE2551686C2 DE2551686A DE2551686A DE2551686C2 DE 2551686 C2 DE2551686 C2 DE 2551686C2 DE 2551686 A DE2551686 A DE 2551686A DE 2551686 A DE2551686 A DE 2551686A DE 2551686 C2 DE2551686 C2 DE 2551686C2
Authority
DE
Germany
Prior art keywords
pulses
phase
message
local clock
counters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2551686A
Other languages
English (en)
Other versions
DE2551686A1 (de
Inventor
Michel Saint Michel sur Orge Abraham
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alcatel CIT SA
Original Assignee
Compagnie Industrielle de Telecommunication CIT Alcatel SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Compagnie Industrielle de Telecommunication CIT Alcatel SA filed Critical Compagnie Industrielle de Telecommunication CIT Alcatel SA
Publication of DE2551686A1 publication Critical patent/DE2551686A1/de
Application granted granted Critical
Publication of DE2551686C2 publication Critical patent/DE2551686C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/02Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Description

Die Erfindung bezieht sich auf eine digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer durch eine gegebene Frequenz getakteten NRZ-Nachricht, wobei die digitale Schaltungsanord-
nung einen Übergangsdetektor, der bei jedem Wechsel der binären Polarität einen Impuls erzeugt, und einen Phasenkomparator aufweist, der die Phase dieses Impulses mit der Phase eines frequenzsynchronen örtlichen Taktgebers vergleicht und Impulse erzeugt, die eine Voreilung bzw. Verzögerung des örtlichen Taktgebers bewirken, so daß dieser örtliche Taktgeber die Tendenz hat, sich auf die Impulse des Polaritätswechsels phasengleich einzuregeln.
Die Erfindung gehört in den Bereich der elektronisehen Vorrichtungen und löst insbesondere das Problem der Erkennung einer digitalen, nach der NRZ-Methode kodierten Nachricht, die durch eine gegebene Frequenz getaktet wird.
Bei dem NRZ-Kode, der häufig bei digitalen Übertragungen verwendet wird, handelt es sich um einen Binärkode (zwei Stufen), der durch einen Taktgeber getaktet wird und bei dem bei aufeinanderfolgenden Bits desselben Binärwerts (1 bzw. 0) die Stufen 1 bzw. 0 beibehalten werden, während bei zwei aufeinanderfolgenden Bits unterschiedlichen Werts eine Stufenänderung erfolgt; beim NRZ-Kode ist die Dauer eines Bits gleich der Periode des die Taklgeschwindigkeit bestimmenden Taktgebers. Zur Entschlüsselung einer so kodierten Nachricht müssen Frequenz und Phase der ursprünglichen Taktfolge genau bekannt sein. In einem in der Zeitschrift IEEE Transactions on Communications Bd. COM 20 Nr. 2, April 1972, Seiten 94 bis 104, veröffentlichten Artikel wird ein System zur Wiederherstellung der Taktfolge für eine NRZ-Nachricht unter alleiniger Zugrundelegung der empfangenen Nachricht beschrieben, wobei diese Nachricht auch mit Übertragungsfehlern behaftet sein kann. Wenn die Frequenz der Nachricht bekannt ist, wird versucht, die Phase eines örtlichen Oszillators auf die angenommene Phase der N RZ-verschlüsselten Nachricht einzuregeln. Wird dann eine Verriegelung erreicht, so könnte diese Tatsache gleichbedeutend mit dem Vorhandensein einer Nachricht sein. In der Praxis hat es sich gezeigt, daß ein derartiges Prinzip bei der Wiedererkennung der Nachricht lediglich dann zufriedenstellend ist, wenn das Verhältnis Signal/Rauschen groß und die Frequenz der Taktfolge der Nachricht sehr stabil ist. Diese beiden Bedingungen sind jedoch bei der Fernübertragung und insbesondere bei der Übertragung über Satelliten selten erfüllt.
Die Erfindung will diesen Nachteil beheben. Dieses Ziel wird durch die Merkmale des kennzeichnenden Teils des Anspruchs 1 erreicht. Bezüglich von Merk-
malen bevorzugter Ausführungsformen der Erfindung wird auf die Unteransprüche verwiesen.
Anstatt den stabilen Zustand der Phasenregelschleife zu beobachten, erhält man also erfindungsgemäß die Erkennung des Vorhandenseins einer Nachricht durch eine künstliche Phasenverschiebung des örtlichen Taktgebers und durch digitale Analyse des Übergangsverhaltens nach dieser Phasenverschiebung.
Nachfolgend wird die Erfindung an Hand dreier Figuren im einzelnen beschrieben. ι"
F i g. 1 stellt ein Blockschaltbild einer erfindungsgemäßen Vorrichtung dar.
F i g. 2 zeigt die Vorrichtung gemäß F i g. 1 in detaillierter Darstellung.
F i g. 3 zeigt die Anwendung dieser Vorrichtung auf die Erkennung einer Nachricht, deren Frequenz unbekannt ist
F i g. 1 zeigt eine sehr schematische Darstellung einer erfindungsgemäßen Vorrichtung zur Erkennung einer NRZ-Nachricht, die durch eine bekannte Frequenz getaktet ist Auf einen Eingang 1 wird ein zu analysierendes Eingangssignal gegeben. Dieses Signal hat bereits einen binären Diskriminator durchlaufen und weist somit eine der beiden möglichen Stufen sowie steile Übergänge auf. Dieses Signal wird zunächst einem Übergangsdetektor 2 zugeführt, der an seinem Ausgang für jeden Übergang des Eingangssignals einen Impuls mit im Verhältnis zur Halbperiode der gesuchten NRZ-Taktfolge vernachlässigbarer Breite liefert Im nachfolgenden Text wird dieser Impuls mit »Übergang j- jo impulse« bezeichnet
Die Übergangsimpulse liegen am Eingang einer Phasenregelschleife für einen örtlichen Taktgeber 3, dessen Frequenz gleich der Taktfolge der gesuchten Nachricht ist Die Regelung des Taktgebers 3 erfolgt in zwei Richtungen, d. h. durch Phasenvoreilung oder Phasenverzögernng; hierzu ist dieser Taktgeber mit zwei Befehlseingängen 4 und 5 versehen. In der Praxis kann der örtliche Taktgeber 3 aus einem sehr hochfrequenten Oszillator 6 und einem Teilerzähler bestehen, der zur Frequenzherabsetzung des Oszillators' dient. Die Befehlseingänge 4 und S wirken auf den . Teilerzähler ein, indem ein zusätzlicher Zählimpuls eingeführt wird oder indem er während einer Oszillatorperiode gesperrt wird. Der Ausgang 8 dieses Teilerzählers bildet den Ausgang des Taktgebers 3 und liefert im Falle einer Phasenverriegelung die wiederhergestellte Taktfolge der am Eingang 1 eintreffenden Nachricht.
Die Regelschleife umfaßt außer dem örtlichen Taktgeber 3 einen Phasenkomparator 9, der einerseits so die Übergangsimpulse des Übergangsdetektors 2 und andererseits die über den Ausgang 8 gelieferten, vom örtlichen Taktgeber stammenden Impulse empfängt. Dieser Komparator besitzt zwei Ausgange, von denen einer einen Impuls liefert, wenn die Übergangsimpulse des Signals dem positiven Übergang des Taktgebers vorauseilen, während der andere einen Impuls liefert, wenn die Situation umgekehrt ist. Wird für den örtlichen Taktgeber ein Signal mit dem zyklischen Verhältnis 'Λ gewählt, so braucht der Vergleicher lediglich festzustellen, ob der Übergangsimpuls mit der hohen oder niedrigen Stufe des örtlichen Taktgebers zusammenfällt.
In einer ersten Ausführungsform der Erfindung werden die aus dem Vergleicher 9 stammenden Impulse direkt als Steuerimpulse den Eingängen 4 und 5 des örtlichen Taktgebers zugeführt. Es ist klar, daß im Falle einer Verriegelung abwechselnd Voreil- und Verzögerungsimpulse vorliegen, während im Falle einer Phasenverschiebung entweder nur Voreil- oder nur Verzögerungsimpulse vorliegen. Unter Berücksichtigung des Flattern (jitter) oder ganz allgemein des Rauschens läßt sich jedoch in Wirklichkeit eine bestimmte Anzahl von Verzögerungsimpulsen und umgekehrt feststellen. In dieser Phasenregelschleife bewirken die Befehlsimpulse eine Phasenverschiebung riss örtlichen Taktgebers 3 um einen festen Winkel, der vom Phasenverschiebungswert unabhängig ist und lediglich von der im Teilerzähler 7 erhaltenen Frequenzherabsetzung abhängt
Wie im oben erwähnten Artikel dargelegt, wird auch hier die Empfindlichkeit einer derartigen Phasenregelschleife dadurch erhöht, daß drei Zähler 10, 11 und 12 eingeiührt werden. Im Beispiel der F i g. 1 wird die Einschaltung dieser drei Zähler dadurch erreicht, daß ein doppelter Umschalter 13 betätigt wird, durch den die direkte Verbindung zwischen den Ausgängen des !Comparators 9 und den Eingängen 4 und 5 des örtlichen Taktgebers unterbrochen wird und die beiden Eingänge
4 und 5 an die Ausgänge der Zähler 10 und 11 angeschlossen werden. Die Zähler 10 und 11 sind gleichartig aufgebaut und liefern auf einem Ausgang einen Impuls, wenn auf einen Zähleingang N Impulse gelangt sind; dieser Zähleingang wird mit +1 symbolisiert Ein Nullrückstellungseingang ist mit »0« bezeichnet Der dritte Zähler 12 ist genauso aufgebaut, liefert jedoch erst nach M Eingangsimpulsen einen Impuls, wobei A/größer als /Vund kleiner als 2 Nist.
Die Nullrückstellung der drei Zähler wird gleichzeitig durch einen Impuls bewirkt, der von einem ODER-Gatter 14 stammt dessen Eingänge mit den Ausgängen der drei Zähler verbunden sind. Folglich werden, wenn einer der Zähler seinen /V-Zustand erreicht, alle drei unmittelbar auf Null zurückgestellt.
Der Zähleingang des Zählers 10 ist mit dem Voreilausgang des Vergleichers 9, der Zähleingang des Zählers 11 mit dem Verzögerungsausgäng des Vergleichers 9 und der Zähleingang des Zählers 12 über ein ODER-Gatter 15 mit den beiden Ausgängen des Vergleichers 9 verbunden.
In Tiefstellung des Umschalters 13 ist die Arbeitsweise der Regelschleife gleich der im genannten Artikel beschriebenen Funktionsweise. Im Falle einer Verriegelung erreicht der Zähler 12 schneller als die beiden anderen Zähler seinen Endzustand und stellt die drei Zähler auf Null zurück, ohne daß auf die Eingänge 4 und
5 des örtlichen Taktgebers ein Befehl gelangt ist. M und N werden so gewählt, daß die Rauscherscheinungen keine Einwirkung auf den örtlichen Taktgeber haben.
Im Falle einer Phasenverschiebung zwischen dem örtlichen Taktgeber und einer Nachricht auf dem Eingang 1 füllt sich der Zähler 10 oder 11 schneller als der Zähler 12, und auf den Eingang 4 bzw. 5 des örtlichen Taktgebers gelangt ein Befehlssignal, ehe die drei Zähler zum Neubeginn des Zählvorgangs auf Null zurückgestellt sind.
Um mit großer Genauigkeit das Vorhandensein einer NRZ-Nachricht in einer derartigen Vorrichtung selbst bei beträchtlichem Rauschen zu erkennen, wird erfindungsgemäß vorgeschlagen, die Übergangsvorgänge der Phasenregelung nach einer erzwungenen Phasenverschiebung des Taktgebers zu analysieren. Diese Phasenverschiebung wird über einen Eingang 16 des örtlichen Taktgebers eingeführt und kann durch eine Subtraktion von k Einheiten im Augenblickzustand des Teilerzählers 7 erhalten werden. In der Praxis wartet man, daß der Teilerzähler 7 durch den Zustand Jt
läuft, um plötzlich den Ausgangszustand wiederherzustellen. Selbstverständlich kann k vom Verwender beliebig gewählt werden, vorzugsweise nimmt man jedoch einen Wert, der einer Phasenverschiebung von 90° bis 160° entspricht.
Wie weiter unten noch im einzelnen beschrieben wird, wird die Phasenverschiebung erst nach einer Wartezeit eingeführt, die einer evtl. Verriegelung entspricht. Hat man vor der Phasenverschiebung praktisch keine Befehlsimpulse mehr am Eingang 4 oder 5 des örtlichen Taktgebers 3, so erzeugt die Phasenverschiebung unmittelbar Befehlsimpulse auf einem der beiden Eingänge 4 und 5. Es wird nun angenommen, eine derartige Phasenverschiebung sei erfolgt und Korrekturimpulse treffen am Eingang 4 ein.
Die Analyse der Übergangserscheinungen erfolgt hauptsächlich mit einer digitalen Integratorschaltung i/ mit zwei Integratoren, die getrennt die Voreil- und Verzögerungsimpulse summiert. Bei Vorhandensein der Nachricht und fehlendem Rauschen hängt die Anzahl der Voreilbefehlsimpulse lediglich vom Phasenverschiebungswert it ab, und zum Erkennen des Vorhandenseins einer Nachricht genügt es dann, den Integrationszustand der Voreilimpulse zu einer bestimmten Zeit nach dem Phasenverschiebungszeitpunkt abzulesen.
Bei fehlender Nachricht und fehlendem Rauschen bleiben die beiden Integratoren während dieser Meßzeit leer. Bei fehlender Nachricht, jedoch vorhandenem Rauschen empfangen die beiden Integratoren praktisch dieselbe Anzahl von Impulsen.
Es genügt daher, den Integrationszustand der beiden Integratoren zu betrachten, um Rückschlüsse auf das Vorhandensein oder NichtVorhandensein von Nachrichten und sogar auf die Stärke des Rauschens ziehen zu können.
Die oben beschriebene Vorrichtung wird durch ein Steuerteil 18 vervollständigt das von einem anderen Oszillator 19 gesteuert wird, der gleich aufgebaut sein kann wie der Oszillator 6; dieses Steuerteil bestimmt in Aufeinanderfolge drei Betriebsphasen:
A - Vorläufige Verriegelung.
Während dieser Phase befindet sich der Umschalter bereits in Hochstellung, um die Verriegelung zu beschleunigen. Die Integratoren 17 sind gesperrt Die Dauer dieser Phase wird so gewählt, daß bei Vorhandensein einer Nachricht die Wahrscheinlichkeit einer Verriegelung groß ist.
B — Meßzeit
Zu Beginn dieser Phase wird der Zustand des Umschalters 13 geändert die Integratoren 17 werden auf Null gestellt, und in den örtlichen Taktgeber wird über den Eingang 16 eine feste Phasenverschiebung eingeführt
C — Lesephase
Während dieser kurzen Phase wird der Zustand der Integratoren 17 abgelesen und interpretiert.
Sobald das Steuerteil einen Zyklus beendet hat beginnt es unverzüglich mit einem neuen.
Unter Bezugnahme auf die Fig.2, die eine etwas genauere Darstellung derselben Vorrichtung zeigt läßt sich erkennen, daß der Umschalter 13 durch eine Gruppe von UND-, NICHT UND- sowie ODER-Gattern ersetzt wurde, die durch eine bistabile Kippstufe gesteuert werden. Diese bistabile Kippstufe wird durch das Steuerteil 18 zu Beginn jedes Analysezyklus auf Null zurückgestellt. In diesem Zustand ermöglicht sie das Kurzschließen der Gesamtheit 21 der drei Zähler, die gemäß Fig. 1 mit 10, 11 und 12 bezeichnet sind. Die Kippstufe 20 wird zu Beginn der Meßphase mit Hilfe
eines Gatters 22, das sowohl die vom Übergangsdetektor 2 stammenden Übergangsimpulse als auch eine Befehlsleitung des Steuerteils empfängt, in ihren EIN-Zustand gebracht. Der Ausgang dieses Gatters 22 wirkt auf einen Eingang der bistabilen Kippstufe 20 ein,
ίο leitet über die bistabile Kippstufe 20 und den Eingang 16 des Taktgebers die Phasenverschiebung ein und schaltet die Gesamtheit 21 der drei Zähler in die Regelschleife ein.
Die Integratorschaltung 17 gemäß Fig. 1 enthält im einzelnen zwei Zähler 23 und 24, von denen der eine, 23, die Voreilbefehlsimpulse und der andere die Gesamtheit der Voreii- und Verzögerungsimpulse zählt. Durch geeignete Wahl der Zählkapazität dieser beiden Zähler kann man dem Zähler 23 direkt die Information über das Vorhandensein einer Nachricht entnehmen und dabei gleichzeitig diese Information durch den Ausgang des Zählers 24 blockieren. Die Ausgangslogikschaltung besteht dann aus lediglich einem UND-Gatter 25. Der Ausgang des Gatters 25 führt zu einem Zähler 26, welcher seinerseits seinen Zustand am Ende der Meßphase einem Ergebnisspeicher 27 zuführt, der vom Steuerteil den Lesebefehl erhält und das Ergebnis auf einem Ausgang 28 für den Verwender bereithält.
F i g. 3 zeigt schließlich eine Anwendung der Vorrichtung gemäß Fig. 1 bzw. Fig.2 auf ein System zur Wiederkennung einer NRZ-Nachricht deren Taktfolge in einem gegebenen Frequenzbereich liegt Die gesamte Vorrichtung gemäß den F i g. 1 bzw. 2 mit Ausnahme der Oszillatoren 6 und 19, die hier durch einen digital gesteuerten Oszillator bzw. Frequenzsynthetisator 30 ersetzt wurden, wird in dieser F i g. 3 durch einen Kasten 29 wiedergegeben. In einem digitalen Steuerkreis 31 des Oszillators werden der Abtastschritt und das abzutastende Frequenzband angezeigt und ein Abtastprogramm erstellt. Der Oszillator durchläuft somit Schritt für Schritt das in Frage kommende Frequenzband, und das im Speicher 27 (siehe F i g. 2) erhaltene Ergebnis wird für jeden Frequenzschritt angezeigt. In dieser Darstellung wird eine Untersuchung durch Sichtbarmachung auf einen Bildschirm 32 angedeutet, der über Digital-Analogwandler 33 und 34 als Abszisse den Schritt im Frequenzband und als Ordinate das jedem Schritt entsprechende Ergebnis darstellt. Auf dem Bildschirm werden somit bei Vorhandensein einer so Nachricht Striche sichtbar, von denen der längste der Frequenz der Taktfolge der Nachricht entspricht Bei Abwesenheit von Nachrichten taucht keinerlei Strich auf, wenn die Kapazitäten der verschiedenen Zähler in geeigneter Weise ausgewählt werden. Versuche haben gezeigt daß eine Unterscheidung zwischen guter und schlechter Qualität des Signals möglich ist Ist beispielsweise die Qualität zu schlecht als daß eine Auswertung möglich wäre, so kann ein derartiges Signal bei geeigneter Auswahl der Zählkapazitäten als Rauschen erkannt werden. Es ist außerdem möglich, die Länge der Meßperiode zu verändern.
Weiterhin zeigt die Erfahrung, daß bei der Analyse eines pseudostochastischen oder stochastischen NRZ-Kodes die Unterharmonischen der Taktfolge der Nachricht praktisch nicht festzustellen waren.
Die Erfindung ist nicht auf das hier im einzelnen an Hand der Figuren beschriebene Beispiel beschränkt Insbesondere können im Rahmen der Erfindung der
logische Aufbau verändert, die Ausdrücke gemäß der Boole'schen Algebra komplementiert oder die Regelschleife abgeändert werden, wenn die Grundidee der Erfindung, d. h. die digitale Analyse der Übergangsvorgänge nach einer plötzlichen Phasenverschiebung der Schleife, beibehalten wird.
fei
Hierzu 3 Blatt Zeichnungen

Claims (6)

Patentansprüche:
1. Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer durch eine gegebene Frequenz getakteten NRZ-Nachricht, wobei die digitale Schaltungsanordnung einen Obergangsdetektor, der bei jedem Wechsel der binären Polarität einen Impuls erzeugt, und einen Phasenkomparator aufweist, der die Phase dieses Impulses mit der Phase eines frequenzsynchronen örtlichen Taktgebers vergleicht und Impulse erzeugt, die eine Voreilung bzw. Verzögerung des örtlichen Taktgebers bewirken, so daß dieser örtliche Taktgeber die Tendenz hat, sich auf die Impulse des Polaritätswechsels phasengleich einzuregeln, dadurch gekennzeichnet, daß zur Durchführung einer festen schnellen Phasenverschiebung der örtliche Taktgeber (3) mit einem Phasenschieber versehen ist, und daß die danach auf den Taktgeber einwirkenden Impulse zur Zählung zusätzlich einer Integratorschaltung (17) zugeleitet werden, die mittels eines Signals das Vorhandensein einer Nachricht anzeigt, wenn die Anzahl der Voreilimpulse unter Berücksichtigung der Anzahl der Verzögerungsimpulse eine gegebene Schwelle erreicht.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Integratorschaltung (17) zwei Zähler (23, 24) modulo R bzw. 5 aufweist, von denen der Zähler modulo R (23) die Voreilimpulse zählt, während der andere Zähler modulo S (24) die Voreil- und die Verzögerungsimpulse zählt, und daß der das Zählende bedeutende impuls des Zählers modulo R das Vorhandensein einer Nachricht anzeigt, wenn nicht vorher der andere Zähler am Zählende angelangt ist.
3. Schaltungsanordnung nach einem der Ansprüche 1 und 2, dadurch gekennzeichnet, daß zwischen die Ausgänge des Phasenkomparator (9) und die Eingänge der Integratorschaltung (17) und des örtlichen Taktgebers (3) drei Zähler (10, 11, 12) geschaltet sind, von denen die beiden ersten (10,11) die Impulse summieren, die eine Phasenvoreilung bzw. eine Phasenverzögerung bedeuten, während der dritte (12) alle Voreil- und Verzögerungsimpulse zählt, wobei die ersten Zähler für den örtlichen Taktgeber (3) und die Integratorschaltung (17) einen Voreil- bzw. Verzögerungsbefehlimpuls liefern, wenn sie einen Zählzustand N erreichen, und alle Zähler auf Null zurückgestellt werden, wenn einer von den beiden ersten Zählern den Zustand N bzw. der dritte Zähler den Zustand M erreicht, wobei N < M < 2/Vist.
4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die drei Zähler (10, 11,12) mit Gattern (13) versehen sind, mit denen sie überbrückt werden können, so daß die vom Komparator (9) kommenden Impulse disekt als Befehlsimpulse aus den örtlichen Taktgeber (3) geleitet werden können.
5. Schaltungsanordnung nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, daß ein Steuerteil (18) zur Auslösung von festen und sich wiederholenden Meßzyklen vorgesehen ist, in denen erst, falls eine Nachricht vorliegt, Phasengleichheit hergestellt wird, an die sich die Auslösung der schnellen Phasenverschiebung anschließt, die schließlich zu einem sich aus dem Zustand der Integratorschaltung (17) ergebenden ablesbaren Ergebnis führt.
6. Verfahren zum Erkennen des Vorhandenseins einer NRZ-Nachricht unbekannter Taktfrequenz vermittels einer Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß als örtlicher Taktgeber ein Oszillator mit regelbarer Frequenz vorgesehen ist, der schrittweise ein gegebenes Frequenzband abtastet und dabei jeweils mehrere Meßzyklen durchführt, und daß für jeden Frequenzschritt die Anzahl der Erkennungsfälle von N RZ-N achrichten registriert wird.
DE2551686A 1974-11-25 1975-11-18 Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht Expired DE2551686C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7438586A FR2292380A1 (fr) 1974-11-25 1974-11-25 Dispositif numerique de reconnaissance d'un message nrz

Publications (2)

Publication Number Publication Date
DE2551686A1 DE2551686A1 (de) 1976-05-26
DE2551686C2 true DE2551686C2 (de) 1984-02-16

Family

ID=9145212

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2551686A Expired DE2551686C2 (de) 1974-11-25 1975-11-18 Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht

Country Status (13)

Country Link
US (1) US4029905A (de)
JP (1) JPS5176954A (de)
BE (1) BE835188A (de)
DE (1) DE2551686C2 (de)
DK (1) DK529375A (de)
ES (1) ES442932A1 (de)
FR (1) FR2292380A1 (de)
GB (1) GB1499580A (de)
IE (1) IE41947B1 (de)
IT (1) IT1049039B (de)
LU (1) LU73724A1 (de)
NL (1) NL182608C (de)
SE (1) SE407499B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2828757C3 (de) * 1978-06-30 1981-02-19 Robert Bosch Gmbh, 7000 Stuttgart Verfahren zur Taktriickgewinnung bei nichtkohärenter Frequenzumtastung
US4222116A (en) * 1978-09-05 1980-09-09 Motorola, Inc. Digital logic for separating data and clock in Manchester-encoded data
IT1174392B (it) * 1978-09-08 1987-07-01 Italiana Telecumunicazioni Sie Disposizione circuitale per la generazione degli impulsi di campiona,ento di un sistema per la trasmissione di dati
JPS6016145B2 (ja) * 1979-03-20 1985-04-24 株式会社日立製作所 クロツク信号抽出方式
IT1129171B (it) * 1980-09-11 1986-06-04 Cselt Centro Studi Lab Telecom Procedimento e dispositivo per la sincronizzazione del terminale ricevente di un sistema di comunicazione a ping pong
US4385396A (en) * 1981-06-05 1983-05-24 Phillips Petroleum Company NRZ Digital data recovery
US4617679A (en) * 1983-09-20 1986-10-14 Nec Electronics U.S.A., Inc. Digital phase lock loop circuit
US4704721A (en) * 1984-12-21 1987-11-03 Aetna Telecommunications Laboratories Real time network system
US4733404A (en) * 1986-11-25 1988-03-22 Hewlett-Packard Company Apparatus and method for signal processing
EP0312671B1 (de) * 1987-10-19 1993-01-27 International Business Machines Corporation Prädiktive Taktwiedergewinnungsschaltung
US5095498A (en) * 1989-02-06 1992-03-10 Motorola, Inc. Bit synchronizer
US5206885A (en) * 1989-02-06 1993-04-27 Motorola, Inc. Selective call receiver with fast bit synchronizer
US4972161A (en) * 1989-06-28 1990-11-20 Digital Equipment Corporation Clock recovery for serial data communications system
US5228064A (en) * 1989-12-22 1993-07-13 Universal Data Systems, Inc. Data timing recovery apparatus and method
US5170396A (en) * 1990-06-14 1992-12-08 Introtek International, L.P. Data valid detector circuit for manchester encoded data
JP2933751B2 (ja) * 1990-08-10 1999-08-16 株式会社リコー デジタルデータの検出回路及びその検出方法
KR100265373B1 (ko) * 1996-06-21 2000-09-15 윤종용 영상표시기기의 수평트랜지스터 안정화 장치 및 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1212213A (en) * 1967-11-21 1970-11-11 Int Computers Ltd Improvements in or relating to clock synchronising circuits
GB1280827A (en) * 1968-10-28 1972-07-05 Post Office Improvements relating to apparatus for synchronizing a clock with a received signal
FR2098925A5 (de) * 1970-07-31 1972-03-10 Trt Telecom Radio Electr
US3747067A (en) * 1971-08-30 1973-07-17 American Multiplex Syst Inc Method and apparatus for data transmission
BE791484A (nl) * 1971-11-18 1973-05-16 Trt Telecom Radio Electr Systeem voor synchrone datatransmissie over een synchroon digitaal transmissiekanaal
FR2194091B1 (de) * 1972-05-10 1977-04-01 Centre Nat Etd Spatiales
US3789303A (en) * 1972-05-01 1974-01-29 Us Navy Method and apparatus for synchronizing split-phase pcm signals
US3953674A (en) * 1975-04-04 1976-04-27 Nasa Telemetry Synchronizer

Also Published As

Publication number Publication date
IE41947B1 (en) 1980-05-07
ES442932A1 (es) 1977-04-16
IT1049039B (it) 1981-01-20
BE835188A (fr) 1976-05-03
GB1499580A (en) 1978-02-01
IE41947L (en) 1976-05-25
DE2551686A1 (de) 1976-05-26
FR2292380B1 (de) 1977-03-25
DK529375A (da) 1976-05-26
NL7513709A (nl) 1976-05-28
LU73724A1 (de) 1976-09-06
SE7512824L (sv) 1976-05-26
NL182608C (nl) 1988-04-05
JPS5176954A (de) 1976-07-03
SE407499B (sv) 1979-03-26
US4029905A (en) 1977-06-14
NL182608B (nl) 1987-11-02
FR2292380A1 (fr) 1976-06-18

Similar Documents

Publication Publication Date Title
DE2551686C2 (de) Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht
DE2608879B2 (de) Decodierschaltung
DE2844506A1 (de) Verfahren und schaltungsanordnung zum automatischen einstellen der phase eines taktgebers
DE2355533C3 (de) Empfänger für synchrone Datensignale mit einem Übertragungsgeschwindigkeitsänderungsdetektor
DE112004002222T5 (de) Taktwiedergewinnungsschaltung und Kommunikationsvorrichtung
CH632606A5 (de) Vorrichtung zur durchfuehrung arithmetischer operationen.
DE1623971B2 (de) Ultraschall-Füllstandsmeßanordnung
DE2616380C3 (de)
DE2433885C3 (de) Vorrichtung zum Synchronisieren der Eingansschaltung eines elektronischen Testinstruments auf zu prüfende Signalfolgen
DE2908440A1 (de) Vorrichtung zum abtasten einer zeitveraenderlichen signalform
DE2808991A1 (de) Selbstverkaeufer
DE2441549A1 (de) Phasendetektor
DE2150174C3 (de) Vorrichtung und Verfahren zur Anzeige eines chromatographischen Höckers
DE2635204B2 (de) Netzwerkanalysatorsystem
DE19713660A1 (de) Phasenjustierung schneller paralleler Signale
DE2038355A1 (de) Funktionsgeber
DE4230853A1 (de) Abtastverfahren für verjitterte Signale
DE2754256C3 (de) Vorrichtung zur Messung impulsmodulierter WeUen
DE2501714C2 (de) Digitale Frequenznachlaufschaltung zur kontinuierlichen Messung der Trägerfrequenz von Impulsen
DE2653501A1 (de) Frequenzvergleichsschaltung
DE2203686A1 (de) Diskriminator für Frequenz oder Phase mit erweitertem Dynamikbereich
DE2321901A1 (de) System zum erfassen von frequenzabweichungen eines unbekannten signals von einer nennfrequenz
DE1762874C3 (de) Verfahren und Schaltungsanordnungen zur Empfängersynchronisation in Anlagen der digitalen Datenübertragung
DE1762503C3 (de) Schaltungsanordnung zum Bewerten und Erkennen einer bestimmten Zeichenfolge
DE3742897C2 (de) Bitausblendschaltung

Legal Events

Date Code Title Description
OGA New person/name/address of the applicant
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee