DE2556275A1 - Logische schaltung hoher dichte - Google Patents
Logische schaltung hoher dichteInfo
- Publication number
- DE2556275A1 DE2556275A1 DE19752556275 DE2556275A DE2556275A1 DE 2556275 A1 DE2556275 A1 DE 2556275A1 DE 19752556275 DE19752556275 DE 19752556275 DE 2556275 A DE2556275 A DE 2556275A DE 2556275 A1 DE2556275 A1 DE 2556275A1
- Authority
- DE
- Germany
- Prior art keywords
- lines
- input
- logical
- logic circuit
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
- H03K19/17704—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns
- H03K19/17708—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays
- H03K19/17716—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form the logic functions being realised by the interconnection of rows and columns using an AND matrix followed by an OR matrix, i.e. programmable logic arrays with synchronous operation, i.e. using clock signals, e.g. of I/O or coupling register
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B20/00—Read-only memory [ROM] devices
Description
Aktenzeichen der Anmelderin: KI 974 018
Die vorliegende Erfindung umfaßt gruppenweise zu einer logischen Schaltung zusammengefaßte logische Schaltkreise, wobei
sich durch die neue Anordnung die Anzahl der durchführbaren logischen Funktionen erhöhen läßt, ohne daß dadurch die Abmessungen
der Anordnung insgesamt erhöht werden.
Die Durchführung logischer Operationen in Matrizen von identischen
Schaltelementen oder Schaltkreisen, die jeweils an Schnittpunkten zwischen einer Eingangsleitung und einer Ausgangsleitung
in einem Netz sich schneidender Eingangs- und Ausgangsleitungen angeordnet sind, ist allgemein bekannt. Es ist ferner
bekannt, daß die Vereinheitlxchung logischer Schaltkreise, die sich aus der matrizenartigen Anordnung logischer Schaltkreise
ergibt, auch eine Vereinfachung und Beschleunigung im Entwurf bei der Herstellung monolithischer Halbleiterschaltungen ergibt,
die aus logischen Schaltkreisen aufgebaut sind. Der Einsatz derartiger logischer Schaltkreisanordnungen war bisher jedoch
begrenzt. Ein Hauptgrund für diese begrenzte Verwendung lag wohl darin, daß nur ein kleiner Prozentsatz der Schnittpunkte
in einer solchen Anordnung zur Durchführung logischer Funktionen
609828/0834
brauchbar ist. Dieser geringe Prozentsatz für die Durchführung logischer Funktionen brauchbarer Schnittpunkte in solchen
Anordnungen hat einen geringen Ausnutzungs-Wirkungsgrad der Oberfläche der monolithischen Halbleiterplättchen zur Folge,
auf denen diese Anordnungen hergestellt sind. Daraus ergibt sich, daß für die meisten Anwendungsgebiete der hohe Wirkungsgrad
beim Entwurf und Herstellen logischer Schaltungen wirtschaftlich durch den schlechten Ausnutzungsgrad der Oberfläche
des Halbleitersplättchens aufgehoben wird und es ist weniger aufwendig, zusätzlich Zeit und Mühe beim Entwurf und der
Herstellung logischer Schaltungen aufzubringen, deren Anordnung
in hohem Maße an die besonderen Bedürfnisse angepaßt ist, wobei die Schaltungen wohl weniger streng geordnet sind als matrizenartige
logische Anordnungen, jedoch wesentlich mehr logische Funktionen in einem gegebenen Bereich eines monolithischen
Halbleiterplättchens durchführen können.
Der kleine Prozentsatz ausnutzbarer logischer Schaltkreise in einer logischen Schaltung ist das Ergebnis einer solchen geordneten
Anordnung. Wenn man die Eingangs- und Ausgangsleitungen zur Durchführung einer logischen Funktion benutzt, dann
kann man sie nicht auch noch zur Durchführung weiterer nicht damit zusammenhängender logischer Funktionen benutzen, ohne
dabei die Logik hoffnungslos durcheinanderzubringen. Das hat zur Folge, daß große Bereiche der Anordnung Schnittpunkte von
Eingangs- und Ausgangsleitungen haben, die keine ausnutzbaren logischen Schaltkreise enthalten.
Man hat schon eine Reihe von Versuchen unternommen, die Anzahl ausnutzbarer logischer Schaltungen auf einem Halbleiterplättchen
zu erhöhen. Ein solcher Versuch bestand darin, eine Anzahl von Decodierern einzusetzen, über die die Veränderlichen den
Eingangsleitungen einer einzigen geordneten Anordnung von logischen Schaltkreisen zugeführt werden, so daß eine Anzahl
hochwirksamer logischer Funktionen in einer einzigen geordneten Anordnung mit hohem Wirkungsgrad durchführbar ist. Ein
KI 974 018
609828/0834
weiterer Versuch zur Verringerung dieses schlechten Ausnutzungsgrades
bestand darin, daß man zusammengesetzte Anordnungen von geordneten logischen Schaltungen benutzt hat, die als programmier
bare logische Anordnung (PLA) bekanntgeworden sind.
Diese Anordnung war so aufgebaut, daß die Ausgangssignale einer ersten Anordnung, die als Produktgenerator, als auslesbare
Tabelle oder als Anordnung von UND-Gliedern bezeichnet wurde, einer zweiten Anordnung zugeführt hat, die als Generator
für die Summe eines Produktausdruckes, als Auslesetabelle
oder als Anordnung von ODER-Gliedern bezeichnet war, so daß dadurch die Anzahl der durchführbaren logischen Funktionen
erhöht wurde, ohne daß dadurch die Anzahl der für die Durchführung dieser Funktionen benötigten Schnittpunkte innerhalb
der einzelnen Anordnungen erhöht wurde. Obgleich diese Ausführungsformen
die Anzahl der auf einer geordneten logischen Halbleiterschaltung anbringbaren und ausnutzbaren logischen
Schaltkreise erhöhen, so wird doch das sich aus nicht benutzbaren Abschnitten der Eingangs- und Ausgangsleitungen ergebende
Problem nicht gelöst.
Durch die vorliegende Erfindung läßt sich die Anzahl der nicht benutzbaren Abschnitte der Eingangs- und Ausgangsleitungen
verringern. Dies wird dadurch erreicht, daß man die Eingangsveränderlichen
an einem Ende, am anderen Ende oder an beiden Enden der Eingangsleitungen zuführt. Werden die Eingangsveränderlichen
an beiden Enden einer Eingangsleitung zugeführt, dann ist die Eingangsleitung in einzelne Abschnitte unterteilt,
die dann die logischen Funktionen, die auf am einen Ende der Eingangsleitung zugeführte Veränderliche angewandt werden, von
den logischen Funktionen trennt, die auf die am anderen Ende der Eingangsleitungen zugeführten Veränderlichen angewandt
werden. Durch diese Anordnung wird die Länge der zur Durchführung einer logischen Operation für eine gegebene Anzahl von
Veränderlichen erforderliche Länge der Ausgangsleitungen halbiert. Diese Verringerung der Länge der Ausgangsleitungen
wird in einer bevorzugten Ausführungsform der vorliegenden
KI 974 018
809828/0834
Erfindung dadurch erreicht, daß man die aus UND-Gliedern gebildete
Anordnung einer programmierbaren logischen Anordnung in zwei Hälften unterteilt und diese beiden Hälften auf gegenüberliegenden
Seiten einer aus ODER-Gliedern aufgebauten Anordnung der programmierbaren logischen Schaltung anbringt.
Die aus ODER-Gliedern aufgebaute Anordnung nimmt dann die Ausgangssignale beider Hälften der aufgeteilten, aus UND-Gliedern
bestehenden Anordnung an den entgegengesetzten Enden ihrer Eingangsleitungen auf. Die Eingangsleitungen der aus
UND-Gliedern und der aus ODER-Gliedern bestehenden regelmäßigen Anordnungen von logischen Schaltkreisen werden dann
in der oben beschriebenen Weise in einzelne Abschnitte unterteilt und dadurch werden die verschiedenen, auf der gleichen
Leitung durchgeführten logischen Funktionen voneinander getrennt.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen im Zusammenhang mit den beigefügten Zeichnungen im einzelnen beschrieben.
Die unter Schutz zu stellenden Merkmale der Erfindung sind den Patentanprüchen im einzelnen zu entnehmen.
In den Zeichnungen zeigt;
Fig. 1 schematisch die Anordnung der einzelnen Schaltkreise auf einer programmierbaren logischen
Schaltung, die gemäß der vorliegenden Erfindung aufgebaut ist;
Fig, 2 eine Tabelle der in der programmierbaren
logischen Schaltung gemäß Fig. 1 an zwei beliebigen Eingangsveränderlichen durchführbaren
logischen Funktionen;
Fig. 3 eine Draufsicht zur Darstellung von Einzelheiten der aus UND-Gliedern bestehenden Anordnung ,
in Fig. 1; j
KI 974 018
009828/0834
Fig. 4 eine Schnittansicht längs der Linie 4-4 in
Fig. 3;
Fig. 5 eine Teilschnittansicht durch eine Bohrung
in einem Modul, das entsprechend der in Fig. 1 gezeigten Schaltung aufgebaut ist;
Fig. 6 ein Ersatzschaltbild einer weiteren Ausfüh-
rungsform der aus UND-Gliedern bestehenden Anordnung in Fig. 1;
Fig. 7 eine Draufsicht eines Plans für die schemati-
sche Schaltung nach Fig. 6;
Fig. 8 eine Teilschnittansicht längs der Linie 8-8
in Fig. 7;
Fign. 9 und 10 eine vergrößerte Teildraufsicht der in Fig.
gezeigten Verbindungsleitungen und
Fig. 11 eine Schnittansicht längs der Linie 11-11 in
Fig. 9,
In Fig. 1 sind die aus UND-Gliedern aufgebauten logischen Schaltungen 10 und 12 auf entgegengesetzten Seiten einer aus
ODER-Gliedern bestehenden logischen Schaltung 14 angeordnet. Jede der logischen Schaltungen 10 und 12 ist mit einer Anzahl
von Eingangsdecodierern 16, die hier als 2-Bit-Decodierer
ausgelegt sind, verbunden, die zu beiden Seiten der aus UND-Gliedern bestehenden logischen Schaltungen vorgesehen sind.
Diese Decodierer 16 liefern vier Äusgangskombinationen der beiden eingangsseitig zugeführten Veränderlichen. Diese
Veränderlichen werden den Decodierern 16 über Eingangsleitungen
18 zugeführt und jede der vier ausgangsseitig auftreten-
KI 974 018
609828/0834
den Kombinationen der zwei Veränderlichen werden einer anderen Eingangsleitung 20 in den logischen Schaltungen 10 und 12 zugeführt.
Da jede Eingangsleitung 20 mit zwei verschiedenen üecodierern 16 verbunden ist, kann sie zwei verschiedene Kombinationen
zweier Veränderlicher aufnehmen.
Eine Anzahl paralleler Ausgangsleitungen 22 ist in bezug auf die Eingangsleitungen 20 zu diesen senkrecht verlaufend angeordnet
und bildet mit diesen ein Gitter, An den Schnittpunkten der Eingangsleitungen mit den Ausgangsleitungen sind logische
Schaltkreise 24 vorgesehen, die mit auf den Eingangsleitungen
20 ankommenden Daten eine logische Operation, in diesem Fall eine UND-Verknüpfung durchführen können und das Ergebnis dieser
UND-Verknüpfung an die Ausgangsleitungen 22 abgeben.
Die Ausgangsleitungen 22 der aus UND-Gliedern bestehenden logischen
Schaltungen 10 und 12 sind mit den Eingangsleitungen 26 der aus ODER-Gliedern aufgebauten logischen Schaltung 14
verbunden, die zwischen den beiden aus UND-Gliedern bestehenden logischen Schaltungen angeordnet ist. Diese Eingangsleitungen
26 schneiden die Ausgangs leitungen 28 der aus ODER-Gliedern
bestehenden logischen Schaltung. An diesen Schnittpunkten sind logische Schaltkreise 29 angeordnet, die in bezug auf die von
den logischen UND-Schaltungen gelieferten Eingangssignale eine
ODER-Verknüpfung durchführen und die entsprechenden Ausgangssignale an die Ausgangsleitungen 28 abgeben. Die Ausgangsleitungen
28 liefern Einstell- und Rückstellsignale an eine Anzahl von Verriegelungsschaltungen 30, die nach Art eines
Schieberegisters miteinander verbunden sind, so daß Daten nicht nur aus der aus ODER-Gliedern aufgebauten logischen
Schaltung an jede Verriegelungsschaltung 30 abgegeben werden können, sondern auch von außen über eine Leitung 32 zugeführt
und dann nach Art eines Schieberegisters von einer Verriegelungs
schaltung zur nächsten weitergeschoben werden können.
KI 974 018
SQ9828/Q834
Wie man sieht, können logische Funktionen mit den Eingangssignalen
der beiden 2-Bit-Decodierer in den 2-Bit-Decodierern 16, in den aus UND-Gliedern aufgebauten logischen Schaltungen 10
und 12, in der aus ODER-Gliedern bestehenden logischen Schaltung
14 und in den Verriegelungsschaltungen 30 durchgeführt
werden. Die verschiedenen logischen Funktionen, die in den aus UND-Gliedern aufgebauten logischen Schaltungen 10 und 12 für
zwei beliebige Eingangssignale der Decodierer 16 durchgeführt werden können, sind in Fig. 2 dargestellt. Die Spaltenüberschriften
in dieser Tabelle zeigen die vier möglichen Ausgangssignale eines jeden von den 2-Bit-Decodierern 16, die auf ihren
beiden Eingangsleitungen Eingangssignale a und b aufnehmen, In jeder Zeile ist die logische Funktion angegeben, die auf
einer Ausgangsleitung auftritt, wenn die Ausgangssignale des
in dieser Zeile mit einer binären "1" markierten Decodierers in einer UND—Verknüpfung dadurch zusammengefaßt werden, daß die
; entsprechenden Eingangsleitungen 20 mit den entsprechenden ; Ausgangsleitungen 22 durch logische Schaltkreise 24 miteinan-
! der gekoppelt werden. Die Durchführung logischer Operationen
unter Verwendung von geordneten Anordnungen von logischen
Schaltkreisen und 2-Bit-Decodierern ist bereits aus der US- ; Patentschrift 3 761 902 vom 25. September 1973 bekannt.
Gemäß der vorliegenden Erfindung werden die logischen Funktionen j auf mit logischen Schaltungen versehenen Halbleiterplättchen
; wesentlich dichter angeordnet, als dies im Stand der Technik
möglich war. Dies wird dadurch erreicht, daß man die Decodierer ! 16 auf beiden Seiten der aus UND-Gliedern bestehenden logisehen
Schaltungen 10 und 12 anbringt und die Eingangsleitungen
20 und 28 in den aus UND- und ODER-Gliedern aufgebauten logischen Schaltungen in Abschnitte unterteilt und damit die an
verschiedenen Eingänge der gleichen Leitung durchgeführten j logischen Operationen voneinander trennt. Wie man aus Fig. 1
erkennt, wird in der ersten Zeile der aus UND-Gliedern bestehenden
logischen Schaltung eine Exklusiv-ODER-Verknüpfung der zwei vom Decodierer 16a in der oberen linken Seite der
KI 974 018
609828/0834
·■■ ft «·
Schaltung kommenden Signale durchgeführt. Dieses Signal wird
der ersten Verriegelungsschaltung 30a in der Weise zugeleitet, daß das resultierende Signal sowohl am Einstelleingang als
auch am Rückstelleingang dieser Schaltung liegt, so daß sich die als Verriegelungsschaltung arbeitende JK-Kippschaltung
nicht verriegeln kann und damit ein unverriegeltes Ausgangssignal
liefert. Unter Verwendung der Ausgangssignale anderer, auf
der rechten und auf der linken Seite der logischen Schaltung 10 liegenden Codierer wird eine Reihe anderer logischer
Funktionen durchgeführt. Wenn davon die gleichen Eingangsleitungen
betroffen sind, werden diese zur Trennung von den auf der rechten Seite der logischen Schaltung durchgeführten logischen
Operationen mit Unterbrechungen versehen. Eine gestrichelte Linie 36, die alle diese Unterbrechungen miteinander verbindet,
zeigt die Auftrennung der beiden logischen Schaltungen 10 und 12 in einzelne Abschnitte an, wodurch eine Trennung
der auf die Eingangsveränderlichen an den links liegenden Decodieren
und auf die Eingangsveränderlichen an die rechts liegende Codierern durchgeführten logischen Funktionen erzielt
wird. In gleicher Weise ist die untenliegende logische Schaltung durch eine gestrichelte Linie 36 längs der Unterbrechungen
der Eingangsleitungen unterteilt. Man sieht jedoch, daß ; nicht alle Eingangsleitungen 20 unterbrochen sind. Sie erstrecken
sich dann von einer Seite zur anderen über die gesamte j logische Schaltung, wie z,B, die Leitungen 20a und 20b, die
j logische Funktionen mit den Eingangssignalen durchführen,
' die entweder den auf der rechten oder aber den auf der linken j Seite liegenden Decodierern, jedoch nicht beiden Decodiern
gleichzeitig, zugeführt werden. Manchmal kann es erwünscht sein, daß Funktionen, die entgegengesetzten Ednen der gleichen Ein-
; gangsleitung 20c zugeführt werden, einer UND-Verknüpfung unterzogen
werden. Das wird in den Abschlußschaltungen 31 an jedem Ende der aus UND-Gliedern bestehenden logischen Schaltungen
10 und 12 in der Weise erreicht, daß eine Verbindung ', 34 mit den beiden Ausgangsleitungen 20a und 22b hergestellt
wird, mit der die Eingangsleitung 20b über die eine logische
KI 974 018
609828/0834
- 9 Verknüpfung liefernden Elemente 24a und b gekoppelt ist.
Genauso wie in den aus UND-Gliedern aufgebauten logischen Schaltungen
sind auch die Eingangsleitungen 26 der aus ODER-Gliedern aufgebauten logischen Schaltung unterbrochen, so daß die
logischen Funktionen, die an von der oberen logischen Schaltung 10 zugeführten Eingangsveränderlichen durchgeführt werden,
von den Funktionen unterschieden werden, die an den von der untenliegenden logischen Schaltung 12 zugeführten Eingangsveränderlichen
durchgeführt werden. Eine gestrichelte Linie 38 zeigt die Auftrennung in der aus ODER-Gliedern aufgebauten
logischen Schaltung an, wie in dieser die logischen Verknüpfungen für von der oberen logischen Schaltung und von der unteren
logischen Schaltung kommende Eingangssignale voneinander getrennt
werden. Es sei darauf verwiesen, daß sich die Eingangsleitung 28a ununterbrochen über die ganze, aus logischen
Sehaltkreise aufgebaute logische Schaltung hindurch erstreckt, so daß sie eine logische Operation sowohl für von oben als
auch von unten zugeführte Eingangsveränderliche auszuführen vermag. Das kann in manchen Fällen erwünscht sein.
Betrachtet man die gestrichelten Linien 36 und 38, so sieht man, daß die Ausnutzung dieser logischen Schaltungen größer
ist, als wenn alle Eingangsleitungen sich nur auf einer Seite der logischen Schaltung befände. Wenn nämliche alle Eingangsleitungen nur auf einer Seite der logischen Schaltung wären,
dann ließen sich die Eingangsleitungen nicht doppelt ausnutzen. Mit anderen Worten, diejenigen Abschnitte der Eingangsleitungen,
die nicht zur Durchführung logischer Funktionen oder Verknüpfungen für eine Gruppe von Eingangsveränderlichen benutzt
werden, könnten nicht zur Durchführung logischer Funktionen oder Verknüpfungen einer anderen Gruppe von Eingangsveränderlichen
verwendet werden. Wenn außerdem alle Decodierer an einem Ende einer Leitung angeschlossen wären und wenn man
die beiden aus UND-Gliedern aufgebauten logischen Schaltungen zusammenfügte, dann müßte man die Länge der Ausgangsleitungen
KI 974 018
609828/0834
beträchtlich vergrößern und es wären größere Teile dieser Ausgangs
leitungen nicht benutzbar. Beispielsweise wäre die Ausgangsleitung 22df die bei der Exklusiv-ODER-Verknüpfung der Eingangssignale
a und b des ersten Decodierers 16a benutzt wird, viermal so lang, wenn alle zwölf Decodierer 16 der beiden aus
UND-Gliedern aufgebauten logischen Schaltungen 10 und 12 auf einer Seite einer einzigen Anordnung angeordnet wären und man
hätte damit viermal soviel unbenutzbare Fläche des Halbleiterplättchens im Vergleich mit der in Fig. 1 gezeigten Anordnung.
In der gleichen Weise verringert die Unterteilung der aus ODER-Glieder aufgebauten logischen die auf den Halbleiterplättchen
nicht benutzte Fläche.
Das Ausmaß der Verbesserung läßt sich in folgender Weise analysieren.
Es sei beispielsweise angenommen, daß eine programmierte logische Schaltung mit X Eingangsleitungen, Y Ausgangsleitungen
und N Produktausdrücken benötigt wird. Im folgenden ist
dann ein Vergleich der Größe der einzelnen Anordnungen dargestellt, wie sie gemäß dem Stande der Technik und gemäß der
Erfindung dafür erforderlich wären.
2XN XJN UND-Schaltung
*** Tp ODER-Schaltung
2XN+YN fi + ψ Insgesamt
Wenn das Verhältnis von Eingangs- zu Ausgangsieitungen beispielsweise
X=Y ist, dann ergibt durch die vorliegende Erfindung die folgende Verringerung der Größe der einzelnen logischen
Schaltung
UND 4
ODER 2 Verkleinerungsfaktor
Insgesamt 3
KI 974 018
609828/0834
Eine weitere Verbesserung ist möglich, wenn nicht gefordert
wird, daß die Ausgangsleitungen 28 der aus ODER-Gliedern aufgebauten logischen Schaltungen nicht mit allen Produktausdrücken
zum Schnitt gebracht werden müssen. Wenn beispielsweise die in Fig. 1 dargestellten waagrechten Leitungen 28 in
der Mitte der logischen Schaltungen enden und die Ausgangsleitungen
nach beiden Seiten der logischen Schaltung 14 herausgeführt waren, dann wäre die Größe der Anordnung:
2XN ψ- UND-Schaltung
YN YN
*iM ·—■ ODER-Schaltung
2XN+YN XN + YN T .
■κ— -τ— Insgesamt
Wenn das Verhältnis von Ausgangs- zu Eingangsleitung 1 ist, dann ist
UND 4
ODER 4 Verkleinerungsfaktor
Insgesamt 4
Das zeigt aberf daß für ein Verhältnis von Eingangs- zu Ausgangsleitungen
von 1 durch Verwendung der vorliegenden Erfindung ein Verbesserungsfaktor zwischen drei und vier erzielbar
ist. Obgleich eine vollständige Unterteilung der aus ODER-Gliedern
aufgebauten logischen Schaltung 14 zu Schwierigkeiten führen kannf so wird doch eine Unterteilung dieser logischen
[ Schaltung aus ODER-Gliedern in Y/2-Leitungen, die vollständig durchgehen und außerdem in Y/2-Leitungen, die in der Mitte
endigen, keine Schwierigkeiten bei einer spezifischen Ausgestaltung
einer logischen Schaltung liefern.
Die Fign. 3 und 4 zeigen, wie sich die aus UND-Gliedern aufgebauten
logischen Schaltungen 10 und 12 in Feldeffekttran-
KI 974 018
$09828/0834
sistortechnik aufbauen lassen unter Verwendung einer Kombination von Metallisierungen für die Gate-Elektrodeη und die Verbindungsleitungen.
Eine Anzahl von streifenförmigen Diffusionsbereichen 40 und 42 werden in dem Substrat 44 gebildet. Die
Diffusionsbereiche 40 und 42 sind die Source- und Drain-Diffusionen für Feldeffekttransistoren, die die logischen Schaltelemente
24 der Anordnung darstellen. Ferner dienen die Diffusionsbereiche 40 als Ausgangsleitungen 22 der Anordnung. Die
Eingangsleitungen 20 der Anordnung sind Metallstreifen, die
rechtwinklig zu den Diffusionsbereichen 40 und 42 auf der Oberseite von dünnen und dicken Schichten 48 und 50 aus Oxidmaterial
liegen, die zur Entkopplung der Leitungen dienen. Wenn eine logische Funktion am Schnittpunkt der Leitungen durchgeführt
werden soll, dann wird über zwei übereinanderliegenden Diffusionszonen 40 und 42 auf der dünnen Metalloxidschicht 48
und unter einer der metallischen Streifen eine Metallisierung 52 für eine Gate-Elektrode angebracht. Soll jedoch am Schnittpunkt
einer bestimmten Eingangsleitung mit einer bestiitmten
Ausgangsleitung keine logische Funktion durchgeführt werden, dann wird zwischen den Streifen 40 und 42 kein solches Metallisierungsmuster
für eine Gate-Elektrode angebracht« Wie aus den Fign. 3 und 4 zu erkennenf sind Unterbrechungen 52 in den metallischen
Streifen vorgesehen und trennen die auf einer Seite der Streifen durchgeführten Funktionen von den auf der anderen
; Seite der Streifen durchgeführten Funktionen. Man erkennt also, daß mit dieser Technik die Verfahrensschritte bei der Herstellung
der Halbleiterplättchen bis zu dem Punkt die gleichen sein würden, an dem die Gate-Elektroden und die Metallisierung
ι aufgebracht werden» Das Halbleiterplättchen kann dann dadurch
zur Durchführung der gewünschten logischen Funktionen besonders ausgestattet werden, daß man metallische Gate-Elektroden
dort anbringt, an denen an einem Kreuzungspunkt eine logische ! Funktion durchgeführt werden muß, während man Unterbrechungen
j in der Leitung dort vorsieht, wo Funktionen an entgegengesetzten Leitenden der gleichen Leitung durchgeführt werden müssen.
KI 974 018
609828/08
In dem fertiggestellten Halbleiterplättchen stellt jede metallische
Leitung 46 eine Eingangsleitung einer mit einem Feldeffekttransistor ausgestatteten logischen Schaltung dar, in der die
Gate-Metallisierung 52 die Gate-Elektrode eines FET ist, dessen Source-Elektrode über einen Diffusionsbereich 40 und über
durchschaltbare Feldeffekttransistoren an einer positiven Spannung +V und über einen Diffusionsbereich 42 an Masse angeschlossen
ist. Die durchschaltbaren FET werden durch einen Taktimpuls periodisch aufgetastet, indem die Diffusionsbereiche
40 ein positives Potential erhalten. Während alternierender Perioden werden die Ausgangssignale der Decodierer 16 nach den
Metallisierungsstreifen 48 durchgelassen. Wenn ein von den Decodierern 16 kommendes Ausgangssignal auf die Metallisierungsstreifen
48 gelangt, so wird dadurch jeder daran angeschlossene Feldeffekttransistor in seinen Durchlaßbereich vorgespannt
und bildet damit einen Stromkreis nach Masse, wodurch sich die auf dem Diffusionsbereich 40 oder auf der Ausgangsleitung
22 liegende Spannung von +V nach Erdpotential ändert. Da die Ausgangssignale der Decodierer die negativen Werte
der Eingangssignale der Decodierer sind, wird an den Ausgängen der Decodierer der logischen Schaltungen 10 und 12 eine logische
UND-Verknüpfung durchgeführt.
Die aus ODER-Gliedern aufgebaute logische Schaltung 14 ist weitgehend .ähnlich der aus UND-Gliedern aufgebauten logischen
Schaltung angeordnet, mit der Ausnahme, daß die logische Schaltung mit den ODER-Gliedern die metallischen Streifen in senkrechter
Richtung und den streifenförmigen Diffusionsbereich in waagrechter Richtung aufweist. Außerdem ist das Ausgangssignal
der aus UND-Gliedern bestehenden logischen Schaltung in bezug auf das Eingangssignal der Decodierer positiv, so daß
durch die Schaltelemente 29 in der logischen ODER-Schaltung für die Ausgangssignale der logischen UND-Schaltung eine NOR-Verknüpfung
durchgeführt wird. Das Ausgangssignal der aus ODER-Gliedern aufgebauten logischen Schaltung wird in den Verriegelung
sschaltungen 30 invertiert, so daß in der aus ODER-Gliedern
KI 974 018
609828/0834
aufgebauten logischen Schaltung einschließlich den Verriegelungsschaltungen
für die Ausgangssignale der aus UND-Gliedern bestehenden logischen Schaltung eine ODER-Verknüpfung durchgeführt
wird. Die Ausgangssignale der Verriegelungsschaltungen
werden weiter durchgeschaltet, während die Diffusionszonen
der aus UND-Gliedern bestehenden logischen Schaltung erneut aufgeladen werden.
Die Diffusionsbereiche 40 der aus ODER-Gliedern aufgebauten logischen Schaltung werden im Gegensatz zu den Diffusionsbereichen
der aus UND-Gliedern bestehenden Anordnung kontinuierlich aufgeladen.
Für eine leitende Verbindung zwischen den logischen UND-Schaltungen
und den logischen ODER-Schaltungen ist einer der metallischen Streifen 56 in der aus ODER-Gliedern aufgebauten
Anordnung mit einem der Diffusionsbereiche 40 in der aus UND-Gliedern
bestehenden Anordnung über eine durchmetallisierte Bohrung 54 verbunden, die die Oxidschichten 48 und 50 durchsetzt.
Obgleich eine spezielle Ausgestaltung der Schaltkreise durch eine Gate-Elektroden-Metallisierung in den meisten Fällen erwünscht
ist, kann es doch vorkommen, daß man eine Schaltungsanordnung zu erhalten wünscht, bei der die Logik lediglich
dadurch auf die besonderen Erfordernisse abgestellt werden kann, daß man eine entsprechende Metallisierung verwendet. Eine derartige
Anordnung zeigt Fig. 6. In der Ausführungsform gemäß
Fig. 6 ist jeder Schnittpunkt von Eingangsleitungen 20 und Ausgangsleitungen 22 mit einem zur Durchführung logischer Operationen
dienenden Feldeffekttransistor 24 besetzt. Ob dieser Feldeffekttransistor eine logische Funktion durchführt oder
nicht, hängt lediglich davon ab, wie seine Gate-Elektrode angeschlossen ist. Soll der FET 24 nicht verwendet werden,
dann wird die Gate-Elektrode geerdet, so daß der Feldeffekttransistor in seinen Sperrzustand vorgespannt ist. Soll der
FET 24 zur Durchführung logischer Operationen benutzt werden,
KI 974 018
6 0 9828/0834
dann wird seine Gate-Elektrode an einer der Eingangsleitungen
20 angeschlossen, so daß der Feldeffekttransistor durch die über die Eingangsleitung 20 ankommenden Impulse leitend gemacht
oder gesperrt werden kann. Wie in den Fign. 7 und 8 zu sehen, weist jeder FET eine Gate-Elektrode und metallische
Anschlüsse 58 auf, die von den Gate-Elektroden 52 nach den
metallischen Streifen 46 oder nach den Diffusionsbereichen 42 über eine durchmetallisierte Bohrung 54 in einem Verfahrensschritt angeschlossen werden. Es sei hier darauf verwiesen,
daß die Erfindung nicht auf das eine oder andere Verfahren für die spezielle Ausgestaltung der einzelnen Schaltverbindungen
beschränkt ist und sich auch auf eine Anzahl anderer Herstellungsverfahren anwenden läßt. Insbesondere läßt sich die
' Erfindung auch auf die Bipolartechnik anstatt auf die FET-Technik
anwenden.
Wie in der Patentanmeldung (Aktenzeichen der Anmelderin KI 974 O26) vom gleichen Tage beschrieben, können die Verbindungen
nach den Eingängen und Ausgängen der logischen Schaltungen gemäß der durch die Anordnung durchzuführenden logi-
: sehen Funktonen hergestellt werden. Zu diesem Zweck ist eine
; Anzahl vertikaler Verbindungsleitungen 66 auf dem Halbleiterplättchen auf jeder Seite der logischen Schaltungen 10, 12 und
14 vorgesehen. Senkrecht zu diesen Verbindungsleitungen 62
liegen die Eingangsleitungen 18 der Decodierer 16 und die Ausgangsleitungen 66 der bistabilen JK-Verriegelungsschaltungen
und die Eingangsleitungen 68 der Ausgangstreiber 66. Wie in
den Fign· 7, 10 und 11 im einzelnen angegeben, stellen die Eingangsleitungen 18 und 68 und die Ausgangsleitungen 67 metallisierungsmuster
auf der Oberfläche der Oxidationsschicht 48, 50 des Halbleiterplättchens dar. Die Verbindungsleitungen
62 bestehen jeweils aus einer metallischen Leitung 70 auf der Oberseite der Oxidationsschicht 48, 50 und aus diffundierten
Abschnitten 72 im Substrat 44 des Halbleiterplättchens, Diese sind miteinander über durchmetallisierte Bohrungen 74 verbunden,
die die Oxidationsschicht 48, 50 durchsetzen. Die
KI 974 O18
609828/0834
Diffusionszonen 72 liegen gegenüber den Ausgangstreibern 66, den Decodierern 16 und den Verriegelungsschaltungen 30, so daß
die zu den Treibern, den Verriegelungsschaltungen und den Decodierern führenden Leitungen über die diffundierten Abschnitte
bestimmter Verbindungsleitungen 62 führen können und mit den metallischen Abschnitten anderer Verbindungsleitungen verbunden
sein können. Die Verbindungsleitungen werden durch Unterbrechungen
76 in dem metallischen Teil aufgetrennt und isolieren damit zwei oder mehrere unterschiedliche Signale, die auf
der selben Verbindungsleitung, jedoch auf elektrisch voneinander isolierten Abschnitten der gleichen Verbindungsleitung auftreten
können. Beispielsweise sei angenommen, daß die Verriegelungsschaltung
30a mit dem Ausgangstreiber 66a verbunden v/erden soll, dann sind die metallischen Leitungen 67 und 68 an
gegenüberliegenden metallischen Abschnitten 70a und 70b der gleichen Verbindungsleitung 82a angeschlossen. Die metallischen
Leitungen 67 und 68 überkeuzen die diffundierten Abschnitte 72 der anderen Verbindungsleitungen 62, so daß die Verbindungsleitungen
nicht miteinander kurzgeschlossen sind. Außerdem enthalten die metallischen Abschnitte 70a und 70b der Verbindungsleiturtg
62a eine Unterbrechung, so daß das Segment der Verbindungsleitung 62af das die Verbindung mit der Verriegelungsschaltung 30a und dem Ausgangstreiber 66a enthält, von dem Rest
der Verbindungsleitung 62 abgetrennt ist, wodurch dieser restliche
Teil der Verbindungsleitung für die Zufuhr anderer Signale
an die Anordnung verwendet werden kann, wie z.B. an den Anschluß zwischen der Verriegelungsschaltung 30b und dem Eingang
des 2-Bit-Decodierers 16b. Es sei darauf verwiesen, daß
die den Eingängen der Decodierer 16 zugeführten Eingangssignale positiv und daß die Ausgangssignale der IK-Verriegelungsschaltung
ebenfalls positiv sind, so daß die Ausgangssignale der Verriegelungsschaltung 30a unmittelbar den Eingängen des Decodierers
16b zugeleitet werden können, so daß eine sequentielle Logik innerhalb der Anordnungen 10, 12, 14, JK30 durchgeführt
werden kann, ohne daß außerhalb des Halbleiterplättchens zwischen den Verriegelungsschaltungen und den Decodierern Ver-
KI 974 018
60982 8/083 4
bindungen herzustellen wären. Quer zur Oberseite und zur Unterseite
des Halbleiterplättchens sind eine Anzahl von Anschlußfahnen 74 vorgesehen, die ausschließlich als Anschlüsse für
dem Halbleiterplättchen zuzuführende Eingangssignale dienen,
die den Eingängen der Decodierer 16 zugeführt werden sollen.
Sie sind an den Verbindungsleitungen 62 durch ein Metallisierungsmuster angeschlossen, dessen Ausgestaltung durch die auf
dem Halbleiterplättchen durchzuführenden Funktionen bestimmt ist. Die auf der Seite des Halbleiterplättchens angeordneten
Anschlüsse 74a können entweder als Eingangs- oder Ausgangsanschlüsse verwendet werden. Wenn sie als Ausgangsanschlüsse
verwendet werden, dann sind sie durch eine entsprechend ausgestaltete Metallisierung mit einem der Ausgangstreiber 66 verbunden.
Werden sie dagegen als Eingangsanschlüsse zusammen mit den Anschlußfahnen auf der Unterseite und auf der Oberseite
benutzt, dann sind sie durch eine entsprechende individuelle Metallisierung unmittelbar mit den Verbindungsleitungen
62 verbunden.
Aus der vorangegangenen Beschreibung der Erfindung kann man erkennen, daß die verschiedenen Schaltelemente in einer logischen
Schaltungsanordnung auf die verschiedenste Weise verwendet werden können. In diesem Fall verhält sich diese Schaltung
ähnlich wie ein virtueller Speicher, dessen Speicherkapazität von außen größer aussieht, als sie tatsächlich ist. Der Grund
dafür ist darin zu sehen, daß, wie in einem Speicher, die tatsächliche Kapazität mit nur sehr geringem Wirkungsgrad
ausgenutzt wird, so daß die Anschlußleitungen und Anschlußklemmen einer mehrfachen Benutzung zur Verfügung stehen, solange
sich diese Mehrfachbenutzung nicht stört.
Um das Verständnis der vorliegenden Erfindung zu erleichtern, wurde die dargestellte programmierte logische Schaltung in
ihrer Größe und der Anzahl der zugeordneten logischen Schaltkreise stark beschränkt. Selbstverständlich handelt es sich
in Wirklichkeit um wesentlich größere Schaltungen, Tatsächlich
KI 974 018
609828/0834
■ - 18 -
würde man nämlich etwa zwei aus UND-Gliedern aufgebaute Anordnungen
mit 48 Eingängen,annehmen, die jeweils an 24 Decodierern
angeschlossen wären. In der gleichen Weise würde man eine aus ODER-Gliedern aufgebaute Anordnung mit 112 Ausgangsleitungen
annehmen, die an 56 Verriegelungsschaltungen angeschlossen sind. Dies wäre etwa die Größenordnung der Anzahl der auf einem
solchen Halbleiterplättchen enthaltenen Schaltungen.
KI 974 018
6 0 3828/0834
Claims (9)
- PATENTANSPRÜCHEProgrammierbare logische Schaltung mit einer Matrix zueinander orthogonaler Eingangs- und Ausgangsleitungen und mit mindestens an einigen Kreuzungspunkten dieser Leitungen angeordneten logischen Schaltkreisen zur Durchführung logischer Operationen durch den Eingangsleitungen zugeführte Abfragesignale, dadurch gekennzeichnet, daß mindestens an einigen der Eingangsleitungen (20) an beiden Enden Abfrageschaltungen (16a, 16) angeordnet sind, so daß auf ein und derselben Eingangsleitung (20) zwei verschiedene Abfragesignale anlegbar sindfdaß mindestens einige dieser Eingangsleitungen (20) zur Bildung zweier voneinander unabhängiger Gruppen von mit der gleichen Eingangsleitung gekoppelten logischen Schaltkreisen (24, 24a) in Segmente unterteilt sind und daß damit durch zwei jeweils an der gleichen Eingangsleitung angelegte Abfragesignale jeweils nur eine Gruppe logischer Schaltkreise (24, 24a, 24b) ansteuerbar ist.
- 2. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnetf daß zwischen Ausgangsleitungen (22), die mit verschiedenen Segmenten der gleichen Eingangsleitung (20) gekoppelt sind, Kurzschlußbrücken (52) vorgesehen sind, wodurch durch unterschiedliche, mit der gleichen Eingangsleitung (20) gekoppelte Abfrageschaltungen (16), über eine aus zwei kurzgeschlossenen Ausgangsleitungen zusammengeschaltete Ausgangsleitung logische Operationen durchführbar sind.KI 974 018609828/083A
- 3. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß als Abfrageschaltung an den entgegengesetzten Enden der gleichen Eingangsleitung (20) angekoppelte Decodierer (16) dienen.
- 4. Logische Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß jeder Decodierer (16) zur Decodierung von zwei Eingangssignalen (a, b) dient und in Abhängigkeit davon an eine der angekoppelten Eingangsleitungen (20) ein Abfragesignal abgibt.
- 5. Logische Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß die Abfrageschaltungen Ausgangsleitungen zweier verschiedener logischer Schaltungen (10, 12, 14) enthält, die an entgegengesetzten Enden der gleichen Leitung angeschlossen sind.
- 6. Programmierbare logische Schaltung nach Anspruch 1 mit einer einen Produktausdruck erzeugenden ersten logischen Schaltkreisanordnung zur Aufnahme von Abfragesignalen von einer Anzahl von Decodierern, mit einer die Summe aus logischen Produktausdrücken erzeugenden zweiten logischen Schaltkreisanordnung, die in Abhängigkeit von Abfragesignalen die Ausgangssignale der ersten logischen Schaltkreisanordnung aufnimmt und ihrerseits über ihre Ausgangsleitungen Ausgangssignale eine Reihe von Verriegelungsschaltungen abgibt, dadurch gekennzeichnet, daß zu beiden Seiten der die Summe aus logischen Produktausdrücken erzeugenden zweiten logischen Schaltkreisanordnung (14) je eine einen logischen Produktausdruck erzeugende logische Schaltkreisanordnung (10, 12) derart angeordnet ist, daß jede Eingangsleitung der zweiten logischen Schaltkreisanordnung (14) Signale von beiden außenliegenden logischen Schaltkreisanordnungen (10, 12) erhält.KI 974 018609828/0834
- 7. Logische Schaltung nach Anspruch 6, dadurch gekennzeichnet, daß mindestens eine der Eingangsleitungen (26) der der Erzeugung der Summe von logischen Produktausdrücken dienenden logischen Schaltkreisanordnung (14) nicht unterbrochen ist, so daß Ausgangssignale beider einen logischen Produktausdruck erzeugenden logischen Schatkreisanordnungen (10, 12), die mit der gleichen Leitung verbunden sind, einer logischen Operation unterzogen werden können.
- 8. Logische Schaltung nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß die Eingangsleitungen (20; 26) an unterschiedlichen Stellen unterbrochen sind.
- 9. Logische Schaltung nach Anspruch 8f dadurch gekennzeichnet, daß an entgegengesetzten Enden der Eingangsleitungen (20) der ersten logischen Schaltkreisanordnungen (10, 12) Decodierer (16) angeschlossen sind und daß die Unterbrechungen der Eingangsleitungen an jeweils anderen Stellen gelegen sind.KI 974 018609828/0834
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/537,219 US3987287A (en) | 1974-12-30 | 1974-12-30 | High density logic array |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2556275A1 true DE2556275A1 (de) | 1976-07-08 |
DE2556275C2 DE2556275C2 (de) | 1982-04-01 |
Family
ID=24141731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2556275A Expired DE2556275C2 (de) | 1974-12-30 | 1975-12-13 | Programmierbare logische Schaltung hoher Dichte |
Country Status (6)
Country | Link |
---|---|
US (1) | US3987287A (de) |
JP (2) | JPS5851451B2 (de) |
CA (1) | CA1047610A (de) |
DE (1) | DE2556275C2 (de) |
GB (1) | GB1473029A (de) |
IT (1) | IT1050023B (de) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758745A (en) * | 1986-09-19 | 1988-07-19 | Actel Corporation | User programmable integrated circuit interconnect architecture and test method |
US5341092A (en) * | 1986-09-19 | 1994-08-23 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5670419A (en) * | 1991-03-20 | 1997-09-23 | Crosspoint Solutions, Inc. | Method of fabricating antifuses in an integrated circuit device and resulting structure |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5396781A (en) * | 1977-02-04 | 1978-08-24 | Nec Corp | Integrated circuit device |
FR2396468A1 (fr) * | 1977-06-30 | 1979-01-26 | Ibm France | Perfectionnement aux reseaux logiques programmables |
US4195352A (en) * | 1977-07-08 | 1980-03-25 | Xerox Corporation | Split programmable logic array |
US4139907A (en) * | 1977-08-31 | 1979-02-13 | Bell Telephone Laboratories, Incorporated | Integrated read only memory |
US4157590A (en) * | 1978-01-03 | 1979-06-05 | International Business Machines Corporation | Programmable logic array adder |
JPS54148360A (en) * | 1978-05-12 | 1979-11-20 | Nec Corp | Logic array circuit |
JPS558135A (en) * | 1978-07-04 | 1980-01-21 | Mamoru Tanaka | Rewritable programable logic array |
US4348736A (en) * | 1978-10-05 | 1982-09-07 | International Business Machines Corp. | Programmable logic array adder |
JPS562739A (en) * | 1979-06-20 | 1981-01-13 | Nec Corp | Pla logical operation circuit |
US4495590A (en) * | 1980-12-31 | 1985-01-22 | International Business Machines Corporation | PLA With time division multiplex feature for improved density |
US4431928A (en) * | 1981-06-22 | 1984-02-14 | Hewlett-Packard Company | Symmetrical programmable logic array |
US4467439A (en) * | 1981-06-30 | 1984-08-21 | Ibm Corporation | OR Product term function in the search array of a PLA |
US4458163A (en) * | 1981-07-20 | 1984-07-03 | Texas Instruments Incorporated | Programmable architecture logic |
US4433331A (en) * | 1981-12-14 | 1984-02-21 | Bell Telephone Laboratories, Incorporated | Programmable logic array interconnection matrix |
US4461000A (en) * | 1982-03-01 | 1984-07-17 | Harris Corporation | ROM/PLA Structure and method of testing |
US4506341A (en) * | 1982-06-10 | 1985-03-19 | International Business Machines Corporation | Interlaced programmable logic array having shared elements |
US4504904A (en) * | 1982-06-15 | 1985-03-12 | International Business Machines Corporation | Binary logic structure employing programmable logic arrays and useful in microword generation apparatus |
US4516123A (en) * | 1982-12-27 | 1985-05-07 | At&T Bell Laboratories | Integrated circuit including logic array with distributed ground connections |
US4791602A (en) * | 1983-04-14 | 1988-12-13 | Control Data Corporation | Soft programmable logic array |
USRE34363E (en) * | 1984-03-12 | 1993-08-31 | Xilinx, Inc. | Configurable electrical circuit having configurable logic elements and configurable interconnects |
US4617479B1 (en) * | 1984-05-03 | 1993-09-21 | Altera Semiconductor Corp. | Programmable logic array device using eprom technology |
JPS61107814A (ja) * | 1984-10-31 | 1986-05-26 | Agency Of Ind Science & Technol | プログラマブル・ロジツク・アレイの構成方法 |
US5172014A (en) * | 1986-09-19 | 1992-12-15 | Actel Corporation | Programmable interconnect architecture |
US5477165A (en) * | 1986-09-19 | 1995-12-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5367208A (en) * | 1986-09-19 | 1994-11-22 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5187393A (en) * | 1986-09-19 | 1993-02-16 | Actel Corporation | Reconfigurable programmable interconnect architecture |
US5451887A (en) * | 1986-09-19 | 1995-09-19 | Actel Corporation | Programmable logic module and architecture for field programmable gate array device |
US5119313A (en) * | 1987-08-04 | 1992-06-02 | Texas Instruments Incorporated | Comprehensive logic circuit layout system |
US4870598A (en) * | 1987-08-04 | 1989-09-26 | Texas Instruments Incorporated | Comprehensive logic circuit layout system |
US5150309A (en) * | 1987-08-04 | 1992-09-22 | Texas Instruments Incorporated | Comprehensive logic circuit layout system |
JPH02104600U (de) * | 1989-02-06 | 1990-08-20 | ||
JP2544027B2 (ja) * | 1990-05-24 | 1996-10-16 | 株式会社東芝 | 低消費電力型プログラマブルロジックアレイおよびそれを用いた情報処理装置 |
US5189320A (en) * | 1991-09-23 | 1993-02-23 | Atmel Corporation | Programmable logic device with multiple shared logic arrays |
IL103190A (en) * | 1991-09-25 | 1995-06-29 | Messier Bugatti | A security locking device that includes a movable hook |
WO1993012582A1 (en) * | 1991-12-13 | 1993-06-24 | Knights Technology, Inc. | Programmable logic device cell and method |
US5294846A (en) * | 1992-08-17 | 1994-03-15 | Paivinen John O | Method and apparatus for programming anti-fuse devices |
US5384497A (en) * | 1992-11-04 | 1995-01-24 | At&T Corp. | Low-skew signal routing in a programmable array |
US5424655A (en) * | 1994-05-20 | 1995-06-13 | Quicklogic Corporation | Programmable application specific integrated circuit employing antifuses and methods therefor |
US5552720A (en) * | 1994-12-01 | 1996-09-03 | Quicklogic Corporation | Method for simultaneous programming of multiple antifuses |
US5495181A (en) * | 1994-12-01 | 1996-02-27 | Quicklogic Corporation | Integrated circuit facilitating simultaneous programming of multiple antifuses |
US5744980A (en) * | 1996-02-16 | 1998-04-28 | Actel Corporation | Flexible, high-performance static RAM architecture for field-programmable gate arrays |
US20050102476A1 (en) * | 2003-11-12 | 2005-05-12 | Infineon Technologies North America Corp. | Random access memory with optional column address strobe latency of one |
US8661394B1 (en) | 2008-09-24 | 2014-02-25 | Iowa State University Research Foundation, Inc. | Depth-optimal mapping of logic chains in reconfigurable fabrics |
US8438522B1 (en) | 2008-09-24 | 2013-05-07 | Iowa State University Research Foundation, Inc. | Logic element architecture for generic logic chains in programmable devices |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3699534A (en) * | 1970-12-15 | 1972-10-17 | Us Navy | Cellular arithmetic array |
US3761902A (en) * | 1971-12-30 | 1973-09-25 | Ibm | Functional memory using multi-state associative cells |
US3816725A (en) * | 1972-04-28 | 1974-06-11 | Gen Electric | Multiple level associative logic circuits |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1101851A (en) * | 1965-01-20 | 1968-01-31 | Ncr Co | Generalized logic circuitry |
US3818252A (en) * | 1971-12-20 | 1974-06-18 | Hitachi Ltd | Universal logical integrated circuit |
US3731073A (en) * | 1972-04-05 | 1973-05-01 | Bell Telephone Labor Inc | Programmable switching array |
US3849638A (en) * | 1973-07-18 | 1974-11-19 | Gen Electric | Segmented associative logic circuits |
-
1974
- 1974-12-30 US US05/537,219 patent/US3987287A/en not_active Expired - Lifetime
-
1975
- 1975-09-16 GB GB3791875A patent/GB1473029A/en not_active Expired
- 1975-10-30 CA CA238,824A patent/CA1047610A/en not_active Expired
- 1975-12-09 IT IT30096/75A patent/IT1050023B/it active
- 1975-12-12 JP JP50147531A patent/JPS5851451B2/ja not_active Expired
- 1975-12-13 DE DE2556275A patent/DE2556275C2/de not_active Expired
-
1980
- 1980-06-20 JP JP55082980A patent/JPS6053965B2/ja not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3699534A (en) * | 1970-12-15 | 1972-10-17 | Us Navy | Cellular arithmetic array |
US3761902A (en) * | 1971-12-30 | 1973-09-25 | Ibm | Functional memory using multi-state associative cells |
US3816725A (en) * | 1972-04-28 | 1974-06-11 | Gen Electric | Multiple level associative logic circuits |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4758745A (en) * | 1986-09-19 | 1988-07-19 | Actel Corporation | User programmable integrated circuit interconnect architecture and test method |
US5341092A (en) * | 1986-09-19 | 1994-08-23 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5365165A (en) * | 1986-09-19 | 1994-11-15 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5432441A (en) * | 1986-09-19 | 1995-07-11 | Actel Corporation | Testability architecture and techniques for programmable interconnect architecture |
US5670419A (en) * | 1991-03-20 | 1997-09-23 | Crosspoint Solutions, Inc. | Method of fabricating antifuses in an integrated circuit device and resulting structure |
Also Published As
Publication number | Publication date |
---|---|
JPS5184538A (de) | 1976-07-23 |
DE2556275C2 (de) | 1982-04-01 |
GB1473029A (en) | 1977-05-11 |
JPS5851451B2 (ja) | 1983-11-16 |
IT1050023B (it) | 1981-03-10 |
US3987287A (en) | 1976-10-19 |
CA1047610A (en) | 1979-01-30 |
JPS5623032A (en) | 1981-03-04 |
JPS6053965B2 (ja) | 1985-11-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2556275C2 (de) | Programmierbare logische Schaltung hoher Dichte | |
DE2556274C2 (de) | Programmierbare logische Schaltung | |
EP0051693B1 (de) | Elektrisch umschaltbarer Festwertspeicher | |
DE2434704C2 (de) | Programmierbare Verknüpfungsmatrix | |
EP0005847B1 (de) | Speicherschaltung und deren Verwendung in einer elektrisch programmierbaren logischen Anordnung | |
EP0202456B1 (de) | In integrierter Technik hergestellter Logik-Array-Baustein | |
DE2307739A1 (de) | Monolithisch integrierte speicherzelle | |
DE2726094C2 (de) | Programmierbare Logik in Matrixanordnung | |
DE2556273C2 (de) | Gruppenweise zu einer logischen Schaltung zusammengefaßte logische Schaltkreise | |
DE3606406A1 (de) | Konfigurierbares logikelement | |
DE2018473A1 (de) | Binär logischer Schaltkreis, insbesondere zur Durchführung einer programmierten Fo Igeschaltung | |
DE2627546A1 (de) | Integrierte schaltung hoher packungsdichte | |
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE2113306B2 (de) | Integrierter Schaltungsblock | |
DE1764567A1 (de) | Integrierte Schaltung mit Auflagen auf unbenutztem,aktiven Flaechenschaltelementen | |
DE2810610C3 (de) | ||
DE2061990C3 (de) | Schaltungsanordnung für einen elektronischen Koppelpunkt in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen | |
DE2146905A1 (de) | Datenspeicher, insbesondere monoh thisch integrierter Halbleiter Daten speicher | |
EP0001209A1 (de) | Integrierte Halbleiterschaltung | |
DE3124285C2 (de) | ||
EP0006470A2 (de) | Ladungskopplungsspeicher und Verfahren zu seiner Herstellung | |
DE3730095C2 (de) | ||
DE3133245A1 (de) | "programmierbarer speicherbaustein und programmierverfahren" | |
EP0269811B1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE3611557C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |