DE2608879B2 - Decodierschaltung - Google Patents
DecodierschaltungInfo
- Publication number
- DE2608879B2 DE2608879B2 DE2608879A DE2608879A DE2608879B2 DE 2608879 B2 DE2608879 B2 DE 2608879B2 DE 2608879 A DE2608879 A DE 2608879A DE 2608879 A DE2608879 A DE 2608879A DE 2608879 B2 DE2608879 B2 DE 2608879B2
- Authority
- DE
- Germany
- Prior art keywords
- devices
- voltage transitions
- output
- monostable
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
- H04L7/0066—Detection of the synchronisation error by features other than the received signal transition detection of error based on transmission code rule
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
- H04L25/40—Transmitting circuits; Receiving circuits
- H04L25/49—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems
- H04L25/4904—Transmitting circuits; Receiving circuits using code conversion at the transmitter; using predistortion; using insertion of idle bits for obtaining a desired frequency spectrum; using three or more amplitude levels ; Baseband coding techniques specific to data transmission systems using self-synchronising codes, e.g. split-phase codes
Description
Die Erfindung betrifft eine Decodierschaltung /um Decodieren von binären Daten, die in einer Eingangswellenform
enthalten sind, in der Spannungsübergängc entsprechende Biipcriodcn definieren und in der erste
und zweite binäre Werte durch die Anwesenheit oder die Abwesenheit von zusätzlichen Spanniingsiibcrgängen
in einer Bitperiode repräsentiert werden.
Es ist eine Aufgabe der Erfindung, eine Dccodicrschaltung
der oben bezeichneten Art zu schaffen, die sehr einfach aufgebaut ist und die mit hoher
Geschwindigkeit arbeiten kann. Die crfindungsgcmäße
Schaltung ist gekennzeichnet durch Impulsformungsvorrichtungen, die einen Übcrgansjs-Rcpräsentationsimpuls
beim Auftreten eines jeden Spannungsübergangs in der genannten Wellenform erzeugen, durch Zcitsleuervorriehlungcn.
die mit den genannten Impulsformiingsvorrichuingcn
verbunden sind und die Takisigna-Ic
zur Definition der genannten Bitperioden erzeugen, durch Zielvorrichtungen, die mit den genannten
Inipulsformungsvorrichtungcn und mit den genannten Taktsteucrvorrichtungen verbunden sind und die die
Anzahl von Spanmingsübergiingen repräsentierenden
Impulse, die während einer jeden Hitperiode erzeugt werden, zählen und die ein erstes oder /weites
Ausgangssignal in Abhängigkeit davon erzeugen, ob die
genannte Anzahl eines oder zwei ist.
Ein Aiisführiingsbcispicl der Erfindung wird im
folgenden anhand von Figuren besehrieben. In diesen zeigt
Fig. I ein vereinfachtes Blockschaltbild eines Daicnempfängers,
Fig. 2 eine Wellenform aus codierten Daten, wie sie
der Empfänger gemäß F i g. I empfangen hat.
F i g. J ein Blockschallbild eines Teils des Empfängers
{Terrain·"t g. I.
F i g. 4 ein Blockschallbild eines weiteren Teils des
Empfängers gemalt I i g. I und
I i g. 1J Impiilsformen zur Erläuterung tier Arbeitsweise
des Empfängers.
Eine Wellenform, die ankommende Daten repräsentiert,
wird an einu geeignete l.eiiungsahschlullvorrich-
tung IO angelegt. Die empfangenen Daten können
beispielsweise über eine geeignete Übertragungsleitung von einem Prozessor, einem Steuergerät, einer peripheren
Einheit oder einer anderen Quelle übertragen werden. Der serielle Datenfluß kann mit einer relativ
hohen Datenübertragungsgeschwindigkeit (zum Beispiel 6,6 Megabit pro Sekunde) ankommen. Üblicherweise
ist der Lejtungsabsch'.yß so aufgebaut, daß eine
relativ hohe Gleichspannungsisolation und eine niedrige kapazitive Kopplung, zum Beispiel über einen Opto-Isolator,
vorhanden ist.
Der Ausgang der Leitungsabschlußvorrichiung 10 ist
an einen Impulsformungs- und Taktwiedergewinnungskreis
12 angelegt. Der Kreis 12 ist wiederum mit einem Datenwiedergewinnungsk.-eis 14 verbunden, in dem die
in dem empfangenen Datenstrom enthaltenen Informationen
extrahiert und kurzzeitig gespeichert werden (zum Beispiel in einem Schieberregister), um anschließend
in tiner nicht gezeigten Verarbeitungseinheit zur Verfugung zu stehen.
Anhand von Fig. 2 wird der prinzipielle Aufbau des verwendeten Codes beschrieben. Lediglich für Erklärungszwecke
wird angenommen, daß mit eine.· Bitfolge von 56 Kilobit pro Sekunde gearbeitet wird, wobei eine
Bilpcriodc in etwa 17,857 Mikrosekunden lang ist. Der
Spannungspcgel der übertragenen Wellenform ist entweder hoch oder niedrig und der Übergang von
einem Pegel zu dem anderen stellt jeweils die in der Wellenform enthaltenen Takte und Daten dar. Biiperioden
sind durch Spannungsübergänge definiert. Ein zusätzlicher Spannungsübergang erscheint während
einer Bitperiode. Die Information, die in dieser Bitperiode enthalten ist, wird hier willkürlich als biniire
»1« angenommen. Wenn kein zusätzlicher Spannungsübergang auftritt, wird angenommen, daß es sich um
eine binäre »0« handelt. Somit kann die in dem Code enthaltene Information festgestellt werden, indem der
Beginn eines .Spannungsübergangs einer Bilperiode festgestellt wird und dann beobachtet wird, ob während
dieser Bilperiode irgendwelche Spannungsübcrgängc auftreten.
Im folgenden wird auf die F i g. J und 4 Bc/.ug
genommen. Die ankommende Wellenform, wie in Fig. 5A dargestellt, wird über eine Leitung 21 einem
monostabilen Mullivibralorkreis (one-shot) 15 und einem monostabilen Multivibratorkrcis 16 /ugcführ:.
Die in der Mille der BitperioJcn auftretenden
Spannungsübergänge stellen binäre »I« dar. Die Wellenform wird an den monostabilen Multivibrator 15
über ein Tor 23 und einen Inverter 28 angelegt, so daß der nionoslabile Multivibrator 15 nur dann angesteuert
wird, wenn ein nach negativ gehender Spannungsübergang in d"m Datenstrom auftrill. Der monost;<bilc
Multivibrator 15 enthält, wie alle weiteren noch zu beschreibenden monoslabilen Multivibratorcn, zwei
Ausgänge, von denen der ersle mit »Q« und der zweilc
mit »Q« bezeichnet wird. Der Datensirom wird ebenfalls einem monoslabilen Multivibrator 16 direkt,
das heißt ohne invertiert zu werden, zugeführt, so daß dieser jeweils nur auf nach positiv gehende SpunnungsübcrgängL·
anspricht. Die »^«-Ausgänge der monostabil Miillivibraloren fj und I6 sind jeweils einem
separaten umgang eines NAND-Ciliedes 30 zugeführt.
Die Verwendung von zwei monoMabilen Muliivibrntorcn
Ii und If) ermöglicht die Verwendung von Multivibratorcn mit einer kürzeren Ansprechzeit, da
leder lediglich ;iuf einen S|i.innungsiibergnng bestimmter
Kk'hiuni! ansnrechtr muß. ledoch kann auch ein
einziger Multivibrator mil einer schnellen Ansprechzeit (tinie-one-shot) anstellte der beiden Multivibrator 15
und 16 verwendet werden, der dann sowohl auf nanh negativ als auch nach positiv gehende Spannungsübergänge
ansprechen muß, um als Reaktion auf in dem Datenbitstrom enthaltene Spannungsübergänge Ausgangsimpulse
zu erzeugen.
Der ankommende EMtstrom ist in Fig. 5A dargestellt,
während in Fig.5B die am Ausgang des NAND-Gliedes
30 auftretende Impulsform dargestellt ist. Die Bitperiode (bei zum Beispiel 56 Kilobits pro Sekunde)
ist, wie bereits vorangehend dargelegt, 17,857 Mikrosekunden
lang, so daß eine halbe Bitperiode (die Zeit, zu der ein zweiter auftretender Spannungswechsel eine
binäre »1« anzeigt) etwa 8,929 Mikrosekunden lang ist. Die von den monostabilen Mullivibratoren 15 und 16
abgeleiteten Impulse werden auf etwa 4,5 Mikrosekunden justiert.
Der Ausgang des NAND-Gliedes 30 ist mit einem weiteren monostabilen Multivibrator 17 verbunden, der,
da eine Invertierung erfolgte, auf nacb positiv gehende
Spannungsübergänge anspricht. Werf,) der monostabile
Multivibrator 17 durch einen nach positiv gehenden .Spannungsübergang getriggcrt wurde, wird der Spannungspcgel
am »(λί-Ausgang einen hohen Wert
annehmen und wird nicht auf den Zustand vor der Triggeiung zurückkehren für eine Zeitneriode, die in
herkömmlicher Weise bei monostabilen Multivibratoren bestimmt werden kann. Der Ausgang »Q« des
monostabilen Multivibrators 17 ist in Fig. 5C dargestellt.
Die Impulsbreite des Ausgangs des monostabilen Multivibrators 17 ist so gewählt, daß sie etwas größer als
b.929 Mikrosekunden (halbe Bitperioden des ankommenden Bitstromes) ist. Üblicherweise wird .ils Impulsbreite
10 Mikrosekunden gewählt.
Bei der Erzeugung von Impulsen bei jcucm nach
positiv und nach negativ gehenden Spannungsübergang im ankommenden Bilstrom und bei der Verwendung
dieser Impulse, die eine Dauer von größer als eine halbe
Bitperiode aufweisen, am monostabilen Multivibrator 17. wird die Schaltung; automalisch Spannungsübergänge
iuisblcndcn, die innerhalb einer Bitperiode auftreten
und die Spannungsübergänge, die zu Beginn einer jeden Bilperiode auftreten. Beispielsweise kann bei der
Prüfung der Wellenform gemäß 5A, 5B und 5C
festgestellt werden, da Ii die Vorderkante eines jeden der
in Fig. 5C dargestellten Impulse im wesentlichen gleichzeitig mil dem Beginn einer jeden Bitperiode im
Bilstrom gemäß Fig. 5A zusammenfällt. Die Talsache,
daß hier Spannungsübergänge innerhalb einer Bilperiode auftreten, wird ignoriert, da die Impulsbreite in
F i g. 1JC größer ist a?s die 1 lälfte einer Bitperiode in dem
Bilstrom.
Der Impulsitiisgang des monostabilen Multivibrators
17 wird von dem »Q«-Ausgjng einem weiteren
monostabilen Multivibrator 19 über einen Inverter 31 zugeführt. Der monostabile Multivibrator \3 erzeugt,
wenn er durch den monostabilen Multivibrator 17 gelriggcrt wird, einen Impuls von kurzer Dauer, wie in
Fig. 5E dargcstC'll' ist. Diese Impulse stellen praktisch
die zu Beginn einer jeden Bitperiode im ankommenden Datcnsirom enthaltenen Taklimnirlse flap. Der
»(^«-Ausgang des moiosiabilen Multivibrators 17. der
in Fig. 5D gezeigt ist. wird über einen Inverter 15 einem
monostabilen Multivibrator 18 zugeführt, der. wenn der durch den Muliivih a;or 17 getriggcrl wird, einen
Impuls von kurzer Dauer erzeugt, der kurz nach dem Mittelpunkt einer Biocriode ties ankommenden Bit-
stromes erseheint. Der Ausgang'.iiiipuls \<mi Muliiwbrator
18 kann ebenfalls als Taktimpuls belrai'liiei
werden und ist in l·' i g. 51 tiargestellt Für Steuer/wecke
kann es wünschenswert sein, die Taktimpulse, die in
einer Bitperiode nach den in I ig. 31 dargestellten
Impulsen auftreten, zu verwenden, Für diese Zwecke
kann der »p«Ausgang des monostabilen Multivibrators
18 an einen Verzögerungskreis 20 angelegt werden.
Die Taktinformation im ankommenden Datenbil strom wurde nun herausgezogen und stellt sich in
F i g. 5ti und F-" i g. 5Γ als Takiimpulswellenform dar. Die
Wiedergewinnung der Dateninfoniiation aus dem
Daienbitstrom wird im folgenden beschrieben Der Ausgang des NAND-Gliedes 30 wird an einen Anschliil.!
50 (I ig. 4) angelegt. Die zusammengeführten Aus
gangsimpiilse der monostabilen Mullivibratoren 15 und 16 werden dann einem NAND-Glied 52 und einem
NAND-Glied 53 zugeführt. Die Wellenform 5/:'von dem Multivibrator 19 wird UND-Gliedern 56 und 57 über
eine Anschlußklemme 54 zugeführt. IJ;e impulse von
dem "Qx-Ausgang des Multivibrators 17 werden über
einen Anschluß einem Hip-Hop 61 zugeführt. Das Hip-Hop 61 ändert seinen Zustand beim Auftreten
eines nach negativ gehenden Spannungsüberganges der \on dem Multivibrator 17 kommenden Impulse, wie bei
Fig. 5G dargestellt, wodurch bewirkt wird, daß abwechselnd die Tore 52 und 5} für eine Bilperiode
geöffnet werden. Wenn das Tor 52 geöffnet ist. so wird
der Impulsstrom von dem Tor 30 (I ig. 3) einem Binärzähler 42 zugeführt.
Der Binärzähler 42 enthält ein Flip-Flop 65 und ein
Flip-Flop 66. Die Takteingänge C der I npTlops sind
mit dem Ausgang des als UND-Glied arbeitenden Tores 52 verbunden. Der Zähler 42 wird /u Beginn einer
Bitperiode über das Tor 56(1 ι g 5H) zurückgesetzt. Die
am Tor 52 auftretenden Ausgangssigna e sind in F ι g. 51 dargestellt. Wenn ein Impuls über das Tor 52 der'
Flifi I lop 65 ziigel u h r I w 11 el. so antic rl das I iip-1 lop 6
seinen Zustand, da em Signal (true signal) an seine D Fingang /\i dieser Ze" angelegt wird. Wenn tlas I
52 ein zweites Mal leitend w ird. so ändert das I lip FIo
52 ein zweites Mal leitend w ird. so ändert das I lip FIo
■ 66 seinen Zustund (Fig. 5|) und bewirkt, daß das a
UND-Glied arbeitende For 71 leitend wird Di
Ausgang des F'hp-Flops 61 lieferte dazu ebenfalls eine
geeigneten .Spanniingspegel. so daß an ein a I IN D-Glied arbeitendes For 75 ein Signal angelegt win
« durch das angezeigt w ird. daß w ährend einer Bnpcriod
zwei Impulse gezählt werden und daß in diese Hitperiotle somit eine binare ·>!<· vorhanden war. Di
Ausgänge der fore 71 und 75 sind in Fig. ">K und
dargestellt. Wenn nur ein Impuls wahrend eine Bitperiode im Zähler 42 gezählt wurde, so wird dme ein Signal mit einem kleinen Pegel am Ausg.ing tie Tores 71 angezeigt, tlaß eine binare »I)" vorhanden wa Die nächste Bitpcriotle bew irkl. tlaß tlas 1 or 53 w irksai wird, so daß ein Impuls erzeugt wird, tier einem Zahle
dargestellt. Wenn nur ein Impuls wahrend eine Bitperiode im Zähler 42 gezählt wurde, so wird dme ein Signal mit einem kleinen Pegel am Ausg.ing tie Tores 71 angezeigt, tlaß eine binare »I)" vorhanden wa Die nächste Bitpcriotle bew irkl. tlaß tlas 1 or 53 w irksai wird, so daß ein Impuls erzeugt wird, tier einem Zahle
■i' 44 zugeieitc! wird. Letzterer enthalt i-'iip-i'iops h7 uri
68. die 1M der gleichen Weise arbeiten, wie die u
Zusammenhang mil dem Zahler 42 beschriebene Flip-Flops. 15er Ausgang ties Tores 72 wird einem To
75 zugeleitet, an dem angezeigt wird, tlaß eine binär
. »I« oder eine binare »0" während einer entsprechende
Bitpcrit'Je vorhanden ist. Der Ausgang ties Tores 75 n
mit einem Schieberegister 77 verbunden, das mit vo
dem Verzcigerungskreis 20 (fig. 3) abgeleiteten Schic
hcimpu'.iii arbeiten kann. Die Daten werden im
" tatsächlich durch einen Spanniingspegel für eine binar
»!« und durch einen anderen Spanniingspegel fur ein binäre »0« repräsentiert.
Durch den Wechsel des Flip-Flops 61 wird abweih
selnd bewirkt, daß die Zähler 42 und 44 mit der
Ausgang des Tores 30 verbunden werden, um zu zähler ob ein Impuls (Hier zwei Impulse wahrend eine
Bitperiode auftreten.
Hierzu 3 Blatt Zeichnungen
Claims (6)
1. Decodierschalwng zum Decodieren von binären
Daten, die in einer Eingangswellenform enthalten sind, in der Spannungsübergänge entsprechende
Bitperioden definieren und in der erste und zweite binäre Werte durch die Anwesenheit oder die
Abwesenheit von zusätzlichen Spannungsübergängen in einer Bitperiode repräsentiert werden,
gekennzeichnet durch Impulsformungsvorrichtungen (15, 16,30), die einen Ubergangs-Repräsentationsimpuls
beim Auftreten eines jeden Spannungsübergangs in der genannten Wellenform
erzeugen, durch Zeitsteuervorrichtungen (17—20), die mit den genannten Impulsformungsvorrichtungen
(15, 16, 30) verbunden sind und die Taktsignale zur Definition der genannten Bitperioden erzeugen,
durch Zählvorrichtungen (Fig.4), die mit den
genannten Impulsformungsvorrichtungen (15, 16, 30) und mi» den genannten Taktsteuervorrichtungen
(17—20) verbunden sind und die die Anzahl von Spannungsübergängen repräsentierenden Impulse,
die während einer jeden Bitperiode erzeugt werden, zählen und die ein erstes oder zweites Ausgangssignal
in Abhängigkeit davon erzeugen, ob die genannte Anzahl eins oder zwei ist.
2. Decodierschaltung nach Anspruch I, dadurch gekennzeichnei, daß die genannten Impulsfomungsvorrichtungen
erste (15) und zweite (16) monostabile Kreise enthalten, die in Abhängigkeil
von der ersten und zweiten Richtung von Spannungsübergimgen in der genannten Eingangswcllenform
gemagert werden und laß Kombinationsvorrichtungen
(30) mit c'en genannten ersten und zweiten monostabilen Kreiselt '15, 16) verbunden
sind, wobei die genannten Spannungsübergänge repräsentierenden Impulse am Ausgang der genannten
Kombinationsvorrichtungcn (30) auftreten.
3. Decodierschaltung nach Anspruch 2, dadurch gekennzeichnet, daß die genannten /itsät/lichcn
Spannungsübergänge an den Mittelpunkten der genannten Bitperioden auftreicn und wobei die
genannten Zeilstcuervorrichtungcn einen dritten monostabilen Kreis (17) enthalten, der mit den
genannten Kombinationsvorrichtungcn (30) verbunden ist und eine monostabile Zeitkons.antc aufweist,
die größer als die Hälfte einer der genannten Bitperioden ist und wobei der genannte dritte
monostabile Kreis (17) nur gctriggert wird durch die
Spannungsübergänge repräsentierenden Impulse, die von Spannungsübergängen definierenden Biiperioden
abgclcitc: werden.
4. Decodierkrcis nach Anspruch J. dadurch gekennzeichnet, daß die genannten Zeitstcucrvorrichtungen
einen vierten monostabilen Kreis (19) enthalten, der mit einem Ausgang des genannten
drillen monostabilen Kreises (17) verbunden ist und der einen Taktimpuls erzeugt, der das genannte
Taktsignal bildet.
5. Decodicrkreis nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet. ri:ifl clip jje
nannte Zählvorrichtung folgende Teile eiiihiill: erste
(42) und /weile (44) Zähler; llefähigungsvorrichmngen
(61, 52, 5J). durch die ermöglicht wird, daß die
gen Hinten ersten unil /willen Zähler (42, 44)
abwechselnd in aufeinanderfolgenden Biipcrioden
wirksam werden: Torvorrichtungcn (71, 7?, 75), die
mit den Ausgängen der genannten ersten und zweiten Zähler (42, 44) verbunden sind, wobei die
genannten Ausgangssignale am Ausgang der genannten Torvarrichtungen entstehen,
■-,
6. Decodiervorrichtung nach Anspruch 5, dadurch
gekennzeichnet, daß die genannten ersten und zweiten Zähler jeweils folgende Teile enthalten:
erste (65) und zweite (66) Flip-Flop-Schaltungen, die zurückgesetzt werden durch Rücksetzsignale, die
in von den genannten Taktsignalen abgeleitet werden,
wobei der genannte zweite Flip-Flop-Kreis (66) mit einem Ausgang des genannten ersten Flip-Flop-Kreiscs
(65/ verbunden wird, so daß der genannte erste Flip-Flop-Kreis (65) gesetzt werden kann
ti durch einen einen übergang darstellenden Impuls, der von der genannten Impulsformungsschaliung
abgeleitet wurde und den Beginn einer Bitperiode definiert und wobei die genannte zweite Flip-Flop-Schaltung
(66) gesetzt werden kann durch einen
j« einen Übergang darstellenden Impuls, der von der
genannten Impulsformungsvorrichtung erzeugt wurde und von einem zusätzlichen Spannungsübergang
abgeleitet wurde.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/555,518 US3967061A (en) | 1975-03-05 | 1975-03-05 | Method and apparatus for recovering data and clock information in a self-clocking data stream |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2608879A1 DE2608879A1 (de) | 1976-09-16 |
DE2608879B2 true DE2608879B2 (de) | 1980-09-11 |
DE2608879C3 DE2608879C3 (de) | 1981-07-23 |
Family
ID=24217560
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2608879A Expired DE2608879C3 (de) | 1975-03-05 | 1976-03-04 | Decodierschaltung |
Country Status (6)
Country | Link |
---|---|
US (1) | US3967061A (de) |
JP (1) | JPS51112220A (de) |
CA (1) | CA1066370A (de) |
DE (1) | DE2608879C3 (de) |
FR (1) | FR2303423A1 (de) |
GB (1) | GB1493555A (de) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4014002A (en) * | 1976-04-05 | 1977-03-22 | The United States Of America As Represented By The Secretary Of The Navy | Data acquisition and transfer system |
US4088832A (en) * | 1976-10-12 | 1978-05-09 | Motorola, Inc. | Split phase code synchronizer and demodulator |
FR2432246A1 (fr) * | 1978-07-26 | 1980-02-22 | Cit Alcatel | Procede et circuit de decodage d'un signal binaire code en cmi |
US4222116A (en) * | 1978-09-05 | 1980-09-09 | Motorola, Inc. | Digital logic for separating data and clock in Manchester-encoded data |
US4218770A (en) * | 1978-09-08 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Delay modulation data transmission system |
US4191849A (en) * | 1978-10-26 | 1980-03-04 | Gte Automatic Electric Laboratories Incorporated | Data synchronization circuit |
US4229823A (en) * | 1979-06-11 | 1980-10-21 | Bell Telephone Laboratories, Incorporated | Digital clock phase recovery circuits for data receiver |
US4260952A (en) * | 1979-07-17 | 1981-04-07 | Teletype Corporation | Circuit for decoding a diphase signal |
DE2933322C2 (de) * | 1979-08-17 | 1982-02-18 | Wandel & Goltermann Gmbh & Co, 7412 Eningen | Schaltungsanordnung zum Ableiten eines Bittaktsignals aus einem Digitalsignal |
US4361895A (en) * | 1980-07-28 | 1982-11-30 | Ontel Corporation | Manchester decoder |
DE3261985D1 (en) * | 1981-02-27 | 1985-03-07 | Bbc Brown Boveri & Cie | Arrangement for decoding a biphase coded signal, as well as utilisation of the arrangement |
US4392226A (en) * | 1981-09-28 | 1983-07-05 | Ncr Corporation | Multiple source clock encoded communications error detection circuit |
DE3237239A1 (de) * | 1981-10-08 | 1983-04-28 | Canon K.K., Tokyo | Bilduebertragungsanlage |
DE3230836A1 (de) * | 1982-08-19 | 1984-02-23 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Bi-phase-decoder |
US4603322A (en) * | 1982-09-27 | 1986-07-29 | Cubic Corporation | High-speed sequential serial Manchester decoder |
DE3245845A1 (de) * | 1982-12-10 | 1984-06-14 | Siemens AG, 1000 Berlin und 8000 München | Cmi-decoder |
US4562582A (en) * | 1983-04-18 | 1985-12-31 | Nippon Telegraph & Telephone Public Corporation | Burst signal receiving apparatus |
US4578799A (en) * | 1983-10-05 | 1986-03-25 | Codenoll Technology Corporation | Method and apparatus for recovering data and clock information from a self-clocking data stream |
JPS60256247A (ja) * | 1984-06-01 | 1985-12-17 | Toshiba Corp | 情報伝送方式 |
JPS62203435A (ja) * | 1986-03-03 | 1987-09-08 | Seiko Instr & Electronics Ltd | 単一伝送路双方向光通信装置 |
US4881059A (en) * | 1987-04-30 | 1989-11-14 | American Telephone And Telegraph Company | Manchester code receiver |
US5023891A (en) * | 1989-07-25 | 1991-06-11 | Sf2 Corporation | Method and circuit for decoding a Manchester code signal |
EP0589217A1 (de) * | 1992-09-24 | 1994-03-30 | Siemens Stromberg-Carlson | Verfahren und Vorrichtung zur Synchronisierung einer seriellen Linienstrecke |
US5754080A (en) * | 1993-12-20 | 1998-05-19 | At&T Global Information Solutions Company | Single-edge triggered phase detector |
US5675774A (en) * | 1995-05-24 | 1997-10-07 | International Business Machines Corporation | Circuit element on a single ended interconnection for generating a logical output finish/clock signal when detecting a state change to logical "1 or 0". |
US6987824B1 (en) * | 2000-09-21 | 2006-01-17 | International Business Machines Corporation | Method and system for clock/data recovery for self-clocked high speed interconnects |
US7161992B2 (en) * | 2001-10-18 | 2007-01-09 | Intel Corporation | Transition encoded dynamic bus circuit |
US7760835B2 (en) | 2002-10-02 | 2010-07-20 | Battelle Memorial Institute | Wireless communications devices, methods of processing a wireless communication signal, wireless communication synchronization methods and a radio frequency identification device communication method |
US7154300B2 (en) * | 2003-12-24 | 2006-12-26 | Intel Corporation | Encoder and decoder circuits for dynamic bus |
US7272029B2 (en) * | 2004-12-29 | 2007-09-18 | Intel Corporation | Transition-encoder sense amplifier |
JP2006303663A (ja) * | 2005-04-18 | 2006-11-02 | Nec Electronics Corp | 光結合型絶縁回路 |
US9489618B2 (en) * | 2014-05-27 | 2016-11-08 | Purdue Research Foudation | Electronic comparison systems |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3659286A (en) * | 1970-02-02 | 1972-04-25 | Hughes Aircraft Co | Data converting and clock pulse generating system |
US3820031A (en) * | 1973-07-25 | 1974-06-25 | Us Navy | Method and apparatus for decoding a manchester waveform |
-
1975
- 1975-03-05 US US05/555,518 patent/US3967061A/en not_active Expired - Lifetime
-
1976
- 1976-02-09 GB GB4922/76A patent/GB1493555A/en not_active Expired
- 1976-02-10 CA CA245,381A patent/CA1066370A/en not_active Expired
- 1976-03-04 DE DE2608879A patent/DE2608879C3/de not_active Expired
- 1976-03-04 FR FR7606091A patent/FR2303423A1/fr active Granted
- 1976-03-04 JP JP51023694A patent/JPS51112220A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
FR2303423B1 (de) | 1981-07-31 |
GB1493555A (en) | 1977-11-30 |
JPS51112220A (en) | 1976-10-04 |
US3967061A (en) | 1976-06-29 |
DE2608879C3 (de) | 1981-07-23 |
CA1066370A (en) | 1979-11-13 |
DE2608879A1 (de) | 1976-09-16 |
FR2303423A1 (fr) | 1976-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2608879B2 (de) | Decodierschaltung | |
DE2606688C2 (de) | Signalverarbeitungsschaltung zum Decodieren einer Signalform | |
DE1803011B2 (de) | Schaltungsanordnung zur Ermittlung der Kenndaten eines Elektrokardiogramms | |
DE2157114A1 (de) | Datenverarbeitungsverfahren und Vor richtung zur Durchfuhrung des Verfahrens | |
DE2824130C2 (de) | ||
DE2551686C2 (de) | Digitale Schaltungsanordnung zum Erkennen des Vorhandenseins einer NRZ-Nachricht | |
DE1487799B2 (de) | Zeitmultiplex uebertragungsanlage fuer kodezeichen bit unterschiedlicher kodierungsart und signalge schwindigkeit | |
DE2461091C3 (de) | Gerät zur Erfassung und Weitergabe der Anzahl von ein bestimmtes Ereignis repräsentierenden Signalen | |
DE1257200B (de) | Anordnung zum Erkennen einer Folge von n gleichen Zeichen, insbesondere in einer PCM-Impulsfolge | |
DE2616380C3 (de) | ||
DE2048240A1 (de) | Einrichtung und Verfahren zum Erfas sen und Identifizieren von Daten aus men reren Signalquellen | |
DE2841014C2 (de) | Digitale Entfernungsmeßeinheit | |
DE1222974B (de) | Verfahren und Schaltungsanordnung zur UEbertragung binaerer Signale in hoeher codierter Form | |
DE2608741A1 (de) | Anordnung und verfahren zum anzeigen eines uebergangs von einem pegel zu einem anderen pegel in einem 2-pegel-logiksignal | |
EP0019821B1 (de) | Verfahren und Anordnung zur Übertragung einer Binärfolge | |
DE2719309B2 (de) | Serielle Datenempfangsvorrichtung | |
DE2803424A1 (de) | Detektor-schaltung | |
DE1449422B2 (de) | Schaltungsanordnung zur erzeugung von schreibimpulsen fuer die magnetische aufzeichnung von binaeren informationssignalen unter vermeidung von aufeinanderfolgenden schreibimpulsen gleicher polaritaet bei einer folge von binaeren informationssignalen gleicher binaerer bedeutung | |
DE1462858B2 (de) | Verfahren zur umsetzung von mit einer ersten folgefrequenz auftretenden pcm eingangsimpulsen in mit einer zweiten folgefrequenz auftretende pcm ausgangsimpulse | |
DE1449427C3 (de) | Schaltungsanordnung zur Auswertung von phasenmoduliert aufgezeichneten Daten | |
DE2712286A1 (de) | Informationsdichte-bestimmungsschaltung | |
DE2933322A1 (de) | Schaltungsanordnung zum ableiten eines bittaktsignals aus einem digitalsignal | |
DE1286547B (de) | Elektrischer Analog/Digital-Umsetzer fuer mehrere Analogwerte nach der Vergleichsmethode | |
DE2215609C3 (de) | System zur Übertragung einer beliebigen Anzahl verschiedener Nachrichten | |
DE2200613A1 (de) | Zeitsteuerungsschaltung fuer die Datenrueckgewinnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
C3 | Grant after two publication steps (3rd publication) | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8339 | Ceased/non-payment of the annual fee |