DE2617397A1 - Halbleiterbauelement und verfahren zu seiner herstellung - Google Patents

Halbleiterbauelement und verfahren zu seiner herstellung

Info

Publication number
DE2617397A1
DE2617397A1 DE19762617397 DE2617397A DE2617397A1 DE 2617397 A1 DE2617397 A1 DE 2617397A1 DE 19762617397 DE19762617397 DE 19762617397 DE 2617397 A DE2617397 A DE 2617397A DE 2617397 A1 DE2617397 A1 DE 2617397A1
Authority
DE
Germany
Prior art keywords
layer
polycrystalline silicon
insulating layer
silicon layer
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762617397
Other languages
English (en)
Inventor
Teruaki Aoki
Hisao Hayashi
Takeshi Matsushita
Tadayoshi Mifune
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of DE2617397A1 publication Critical patent/DE2617397A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/8605—Resistors with PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/061—Gettering-armorphous layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/112—Nitridation, direct, of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/114—Nitrides of silicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Description

!-VVlLN IANWALItI
TER MEER - MÜLLER - STEINMEISTER
D-ΰΟΟΟ München 22 D-4ÜÜO Bielefeld
Triflslraßo 4 Siokerwall 7
S76P27 21. April 1976
SONY CORPORATION
Tokio/Japan
Halbleiterbauelement und Verfahren zu seiner Herstellung
Die Erfindung betrifft ein Halbleiterbauelement sowie ein Verfahren zu seiner Herstellung und bezieht sich insbesondere auf Halbleiterbauelemente wie Dioden, Transistoren und integrierte Widerstände, die mit einer oder mehreren Oberflächenpassivierungsschicht(en) versehen sind.
Zu den herkömmlichen, für Halbleiterbauelemente geeignetenPassivierungsschichten gehören Schichten aus SiO2,mit Phosphor versetztes Glas sowie Si3N4, Bei SiO2-Schichten werden leicht an einer Oberfläche des HalbleiterSubstrats elektrische Ladungen von der SiO-j-Schicht aus induziert, die durch Polarisation in
S09845/0789
ORIGINAL INSPECTED
einem umhüllenden schmelzbaren Kunstharz fixiert werden, wodurch vor allem eine Verschlechterung der Sperr- oder Durchbruchspannung und der Betriebszuverlässigkeit aufgrund der Einflüsse von externen elektrischen Feldern eintritt. Die obigen Passivierungsschichten weisen außerdem eine schlechte Widerstandsfähigkeit gegen Wassereinflüsse auf, so daß die Leck- oder Sperrströme in Abhängigkeit von der ümgebungsfeuchtigkeit schwanken.
Zur Passivierung von Halbleiterbauelementen wurde auch bereits die Verwendung einer reinen polykristallinen Siliciumschicht vorgeschlagen. Die Ergebnisse sind jedoch unbefriedigend, da vergleichsweise hohe Leck-* oder Sperr ströme und ein kleiner Wert für h„ (Stromverstärkungsfaktor in Emitter-Basisschaltung) die Folge sind, obgleich sich eine hohe Sperr- oder Durchbruchspannung erreichen läßt.
Inhalt der deutschen Patentanmeldungen P 25 13 459.2 und P 25 47 304,5 ist bereits der Vorschlag zur Passivierung eine polykristalline Siliciumschicht vorzusehen, die Sauerstoff- und/ j oder Stickstoffatome enthält, wobei sich für die polykristalline Siliciumschicht Widerstandseigenschaften ergeben, die als semiisolierend bezeichnet werden können, d.h. spezifische Widerstän-
7 11
de, die im Bereich von etwa 10 - 10 SLcm liegen. Die Durchbruch- oder Sperrspannung und die Zuverlässigkeit und Widerstandsfähigkeit gegen Wassereinflüsse werden erheblich verbessert. Diese Schichtart wurde nicht nur zur Passivierung empfohlen, sondern auch zur Ausbildung eines Widerstands oder dergleichen in oder an der Oberfläche eines Halbleitersubstrats. Die polykristalline Siliciumschicht wird nach dem älteren Vorschlag einheitlich durch ein chemisches Dampfniederschlagsverfahren erzeugt, bei dem Silicium durch thermische Zersetzung von SiH. abgeschieden wird und Sauerstoff oder Stickstoff in das Silicium durch Zersetzung von Stickstoffoxid (N2O etc.) bzw« NH3 dotiert wird. Dieses Verfahren eignet sich gut zur Ausbildung einer einheitlichen Passivierungsschicht. Es ist jedoch schwierig, die Gasströmungsmenge genau zu überwachen und die Temperatur so zu bestimmen, daß sich eine bestimmte Sauerstoff- oder Stickstoffkonzentration zur selektiven Ausbildung einer Schicht ergibt,
80984S/07S9
oder um das Konzentrationsprofil, also den Konzentrationsgradienten, in Querrichtung bzw. Tiefenrichtung zu variieren.
Der Erfindung liegt damit die Aufgabe zugrunde, ein Halbleiterbauelement und ein Verfahren zu seiner Herstellung, insbesondere zur Erzeugung einer polykristallinen, amorphen und/oder einkristallinen Siliciumschicht mit einem bestimmten Gehalt an Sauerstoff und/oder Stickstoff zu schaffen, durch dessen Anwendung eine genaue Steuerung und überwachung der Sauerstoff- oder Stickstof fkonzentration und/oder die seitliche oder vertikale Veränderung dieser Konzentration am Halbleiterbauelement sowie die selektive Erzeugung einer Siliciumschicht auf einfache Weise mög-j lieh ist.
! Erfindungsgemäße Lösungsvorschläge für diese technische Aufgabe '■ J sind in den Patentansprüchen angegeben, wobei vorteilhafte Weiterbildungen in Unteransprüchen gekennzeichnet sind. ,
Erfindungsgemäß ist vorgesehen, den erforderlichen Sauerstoff , und/oder Stickstoff in eine Siliciumschicht durch Ionenimplanta- j tion einzubringen und diese Schicht in eine semi-isolierende Schicht umzuwandeln. Dies ermöglicht die präzise und einfache I überwachung der Sauerstoff- oder Stickstoffkonzentration, die gleiclvzeitig in Quer- oder Vertikalrichtung variieren kann. Durch Implantieren des Sauerstoffs und/oder Stickstoffs mittels eines Ionenstrahls können außerdem unterschiedliche Bereiche einer einzigen Schicht mit unterschiedlichen Konzentrationen an Sauerstoff und/oder Stickstoff hergestellt werden.
Die Konzentration des in das Silicium zu implantierenden Sauerstoffs sollte im Bereich zwischen 2-45 Atomprozent, vorzugsweise zwischen 15-35 Atomprozent,liegen, um eine gute Passivierung | zu gewährleisten. Liegt der Sauerstoffgehalt niedriger als die angegebene üntergrenze, so lassen sich Leckströme feststellen, andererseits entsprechen die Eigenschaften des erhaltenen Produkts etwa denjenigen, die sich mit SiO^-Passivierungsschichten erzielen lassen, wenn der Sauerstoffanteil über der angegebenen Ober-
grenze liegt. Die Stickstoffkonzentration sollte über 10 Atomprozent liegen, da der spezifische Widerstand und die Schutzeigenschaften gegen Wasserdampf schlechter werden, wenn der ; Stickstoffgehalt wesentlich unter dieser Grenze liegt.
: Ist die Schicht polykristallin, so sollte die Korngröße bei 1000 S oder darunter liegen und vorzugsweise eine Korngröße von etwa 100 bis 200 A* aufweisen.
Die Erfindung und vorteilhafte Einzelheiten werden nachfolgend unter Bezug auf die Zeichnung in beispielsweiser Ausführungsform j näher erläutert. Es zeigen:
Fig. 1A und 1B eine Prinzip-Schnittdarstellung eines Halbleiterbauelements zur Erläuterung einer ersten Ausführungsform der Erfindung;
Fig. 2 den Verlauf der Sauerstoffkonzentration in einer polykristallinen Siliciumschicht bei Anwendung der Erfindung;
Fig. 3A bis 3C eine der Fig. 1 ähnliche Darstellungsform zur Erläuterung einer zweiten Ausführungsform der Erfindung; j
Fig. 4 eine dritte Ausführungsform der Erfindung; :
Fig. 5A bis 5C eine vierte Ausführungsform der Erfindung; \
! j Fig. 6 eine fünfte Ausführungsform der Erfindung; f
Fig. 7A bis 7C eine sechste Ausführungsform der Erfindung; ι Fig. 8A bis 8F eine siebte Ausführungsform der Erfindung. i
Fig. 9 dient zur Erläuterung einer Abwandlung bei der fünften Ausführungsform der Erfindung und j
Fig. 10A und 1OB verdeutlichen eine Abwandlung der sechsten Aus- ! führungsform der Erfindung. \
Die Fig. 1 verdeutlicht insbesondere eine erste Ausführungsform j der Erfindung in Anwendung auf eine Diode. Ein P -leitender Be- j reich 1 wird in ein N-leitendes Siliciumsubstrat 2 eindiffundiert.:
Auf dem Substrat 2 (Fig. 1A) werden eine reine polykristalline j
Siliciumschicht 3 in einer Stärke von 0,2 μ und eine SiCU-Schicht 4 in einer Stärke von 0,4 ju epitaxial niedergeschlagen. Die Abscheidung der polykristallinen Siliciumschicht erfolgt durch Zersetzung von SiH4 und der SiO2~Schicht aus SiH* und O2-
Sodann wird ein Sauerstoffionenstrahl 5 (0 -Strahl) mit einer ' Energie von 200 keV auf das Substrat 2 gerichtet, der durch Injektion die Implantation von 0 -Ionen in die polykristalline Siliciumschicht 3 durch die SiO2~Schicht 4 bewirkt. Die Gauss'-sehe Verteilung der 0 -Konzentration verdeutlicht die Fig. 2.
■ Durch eine anschließende Wärmebehandlung des Substrats werden die j -Ionen aktiviert und die polykristalline Siliciumschicht 3 | j wird in eine halb- oder semi-isolierende Schicht 6 umgewandelt,
7 11 die einen spezifischen Widerstand von 10 - 10 £2 cm aufweist.
i Die Si0o-Schicht 4 und die semi-isolierende Schicht 6 werden an-
i Δ
I schließend selektiv durch irgendein bekanntes Ätzverfahren geöffinet und es erfolgt das Abscheiden einer (nicht gezeigten) Metall-1 elektrode.
Die Dicke oder Stärke der SiO2-Schicht 4 wird in Anpassung auf ι einen mittleren Strahlbereich R der 0 -Ionen gewählt (d.h. zum iBeispiel 0,4 ja), so daß sich eine Sauerstoffkonzentration von maximal 67 Atomprozent ergibt, die der von SiO2 an der Zwischenfläche zwischen der S1O2-Schicht 4 und der semi-isolierenden Schicht 6 entspricht. Die Sauerstoffkonzentration in der semiisolierenden Schicht 6 folgt einer Gauss'sehen Verteilung und j liegt bei etwa 15 Atomprozent an der Zwischenfläche zwischen der semi-isolierenden Schicht 6 und dem Substrat 2. Die obigen Werte
17 —2 ergeben sich , wenn die O0 -Ionendosierung zu etwa 3 χ 10 cm
17-2 gewählt wird. Schwankt die Dosierung zwischen 3 - 7 χ 10 cm , j so ändert sich die Sauerstoffkonzentration am Grund der semi-isolierenden Schicht 6 zwischen etwa 15 bis etwa 35 Atomprozent. Diese Schwankungsbreite wird durch entsprechende Steuerung der Stromdichte der Ionenquelle erreicht. Der Wert für R liegt bei etwa 0,7 11, wenn die Energie des 0 -Ionenstrahls auf 400 keV erjhöht wird. Die Dicke der SiO„-Schicht bestimmt sich nach der be-
609845/0759
aufschlagenden Energie.
; Weist die semi-isolierende Schicht 6 einen Anteil an Sauerstoff ι von mehr als 15 Atomprozent auf, so wird der Passivierungseffekt I besser. Ist weiterhin die Sauerstoffkonzentration am Grund der !Schicht niedrig (d.h. niedriger spezifischer Widerstand), dage-
gen hoch an der Oberseite der Schicht (d.h. spezifischer Widerstand hoch) ergibt sich eine Entspannung des elektrischen Felds
' im Oberflächenbereich des Halbleitersubstrats. Die SiO2~Schicht 4 ι dient zur Isolation zwischen den Elektroden und dem Substrat 2;
; sie wirkt gleichzeitig als Schutz gegen Feuchtigkeitseinflüsse iund schädliche Ladungen.
j Die Fig. 3A bis 3C zeigen die Anwendung der Erfindung auf einen
Bipolartransistor. In ein N-leitendes Siliciumsubstrat 12 werden , ein P-leitender Basisbereich 11 und ein N -leitender Emitterbei reich 10 eindiffundiert. Auf dem Substrat 12 werden eine reine ! polykristalline Siliciumschicht 13 und eine SiO2-Schicht 14 epi-I taxial niedergeschlagen. Durch Ätzen über den oberflächenseitigen ι Enden der PN-übergänge (Fig. 3A) werden Öffnungen 17 in der SiO2- ! Schicht 14 erzeugt.
i Sodann wird ein 0 -Ionenstrahl 15 gegen die Oberfläche gerichtet, j um 0 -Ionen in die polykristalline Siliciumschicht 13 über die Öffnungen 17 zu implantieren. Die Sauerstoffdosierung für die polykristalline Siliciumschicht 13 wird so überwacht, daß sich am Grund der Öffnungen 17 eine Sauerstoffkonzentration von 15-35 ■Atomprozent ergibt. Die Stärke der SiO2~Schicht 14 ist so gewält, daß das Eindringen von 0 -Ionen in die polykristalline Siliciumschicht 13 weitgehend verhindert wird.
Beim anschließenden Wärmebehandeln des Substrats werden die erwähnten Bereiche der polykristallinen Siliciumschicht 13 in semiisolierende Schichtabschnitte 16 umgewandelt (Fig. 3B).
Sodann wird die SiO2~Schicht 14 abgeätzt und die polykristalline Siliciumschicht 13 wird mittels HF, HNO3 und/oder CH3COOH selek-
60934S/O7S9
tiv geätzt, woraufhin Elektrodenbereiche 18 bzw. 19 für den Emitter bzw. die Basis niedergeschlagen werden (Fig. 3C).
Die semi-isolierende Schicht 16 stabilisiert die Passivierung, erhöht den Faktor h_„ und reduziert den Leckstrom besser als dies bei reinem polykristallinem Silicium der Fall ist. Die polykristalline Siliciumschicht 13 überdeckt den Kollektorbereich, nicht jedoch den Kollektor-Basisübergang. Die semi-isolierende Schicht 16 überdeckt den Kollektor-Basisübergang und außerdem den Emitter-Basisübergang, wie in Fig. 3 angedeutet.
Die Fig. 4 verdeutlicht eine dritte Ausführungsform der Erfindung in Anwendung auf einen Bipolartransistor. Bei diesem Ausführungsbeispiel liegt die SiO2-Schicht 14 über einem Kollektor-Basis- : Übergang J . Die Stärke der SiO2-Schicht 14 und die Energie des ι 0 -Ionenstrahls werden genauso gewählt wie bei der ersten Ausführungsform.
Eine semi-isolierende Schicht 16a unter der SiO9-Schicht 14 weist eine Sauerstoffkonzentration von 15 - 35 Atomprozent auf, während j die Sauerstoffkonzentration in einer freigelegten semi-isolieren- ; den Schicht 16b 50 - 67 Atomprozent beträgt. Ein auf diese Weise hergestellter Transistor zeichnet sich durch einen höheren Stromverstärkungsfaktor h„ gegenüber der zweiten Ausführungsform auf, da der Leckstrom kleiner wird. Die Sauerstoffkonzentration läßt sich leicht durch geeignete Wahl der Stärke bzw. Aufteilung der SiO2-Schicht selektiv variieren.
Die Fig. 5A bis 5C zeigen eine vierte Ausführungsform der Erfindung in Anwendung auf einen Bipolartransistor. Dieser Transistor weist eine SiO2-Schicht 24 in einer Stärke von 0,4 u auf. Die 0 -Ionenimplantation erfolgte mittels eines Strahls 5 mit einer
j Energie von 200 bis 400 keV in das Substrat 12 durch die 2 ; Schicht 24 hindurch (Fig. 5A). Bei der anschließenden Wärmebehandlung des Substrats 12 wird der Oberflächenbereich des Substrats in eine semi-isolierende Schicht 26 umgewandelt, die eine Stärke von O,2 ρ und eine Sauerstoffkonzentration von 15-35 Aton
«098*5/0759
prozent aufweist.
Die Fig. 6 zeigt eine fünfte Ausführungsform der Erfindung ebenfalls in Anwendung auf einen Bipolartransistor. Die Stärke einer SiO2-Schicht 34 auf dem Basis- bzw. Kollektorbereich beJ ragt 0,4 μ, während der restliche Teil dicker ist, um das Eindringen von Ionen zu verhindern.
Auch hier erfolgt das Implantieren von 0 -Ionen mittels eines Ionenstrahls und durch den anschließenden Wärmebehandlungsvorgang entstehen selektiv an der Oberfläche des Substrats 12 die semi-isolierenden Schichtbereiche 36a bzw. 36b. Die semi-isolierenden Schichtbereiche 36a bzw. 36b weisen vom Kollektor-Basisübergang J einen solchen Abstand auf, daß sie von einer Verar- ι mungsschicht vor einem Durchbruch erreicht werden. Dadurch erhöht· sich die Durchbruchspannung und der Leckstrom wird vermindert.
Die Fig. 7A bis 7C verdeutlichen eine siebte Ausfuhrungsform der j Erfindung in Anwendung auf einen Widerstand. Eine SiO2-Schicht : 40 wird durch thermische Oxidation auf einem N-leitenden Substrat! 42 erzeugt und anschließend erfolgt der epitaxiale Niederschlag einer reinen polykristallinen Siliciumschicht 43 und einer SiO2-Schicht 44. In der SiO2-Schicht 44 wird anschließend eine öffnung! 47 erzeugt, wobei darauf hinzuweisen ist, daß die Stärke der SiO9-Schicht 44 größer als R gewählt wird, um den Durchtritt von j
ζ ρ ι
Ionen zu verhindern {Fig. 7A). ;
Auf den unter der öffnung 47 liegenden Abschnitt der polykristallinen Siliciumschicht 43 wird sodann ein 0 -Ionenstrahl 15 zur 0 Ionenimplantation gerichtet. Die Sauerstoffkonzentration beträgt i beispielsweise 5O - 67 Ätomprozent. Nach bzw. bei der Wärmebehahdr lung wird der freiliegende Bereich der polykristallinen Siliciumschicht 43 in eine Widerstandsschicht 46 mit sehr hohem Widerstandswert umgewandelt (Fig. 7B).
Die Sic.-,-Schicht 44 wird anschließend selektiv abgeätzt, gefolgt von einsr Kcnt^k'idiffusion von Aluminium zur Ausbildung von Be-
— 9 —
reichen 48 und 49 bzw. Elektroden 50 und 51 (Fig, 7C), Wegen des hohen Diffusionskoeffizienten ist es vergleichsweise einfach, die reine polykristalline Siliciumschicht 43 mit Kontakten zu versehen. Der Widerstandswert läßt sich mittels der Energie des Ionenstrahls steuern.
Die Fig. 8A bis 8F verdeutlichen eine siebte Ausführungsform der Erfindung wiederum in Anwendung auf einen Bipolartransistor, Auf einem N-leitenden Siliciumsubstrat 12 werden eine reine polykristalline Siliciumschicht 53 in einer Stärke von 0,2 μ und eine SiO~-Schicht 54 in einer Stärke von 0f4 μ niedergeschlagen, Die Implantation von 0 -Ionen erfolgt wiederum mittels eines 0 -Ionenstrahls in die polykristalline Siliciumschicht 53 durch die SiO2-Schicht 54 hindurch (Fig, 8A),
Nach bzw, während der Wärmebehandlung wird die polykristalline Siliciumschicht 53 in eine semi-isolierende Schicht 56 umgewandelt, die einen Sauerstoffanteil von 15-67 Atomprozent aufweist (Fig, 8B), Bei einem Sauerstoffanteil von 67 Atomprozent besitzt die Schicht 53 im wesentlichen die gleichen Isolationseigenschaften wie eine Siliciumdioxidschicht,
Auf der SiO.,-Schicht 54 wird sodann eine Si^K^-Schicht 60 mit öffnungen 57 ausgebildet. Durch die öffnung 57 und die SiO2 -Schicht 54 hindurch werden sodann Stickstoffionen mittels eines N -lonenstrahls in die polykristalline Siliciumschicht 56 implantiert, Die Schicht 58 unter den öffnungen 57 enthält also Sauerstoff und Stickstoff, während die SiO2-Schicht 54 unter der öffnung 57 Stickstoff enthält (Fig, 8C)t
Die SiO2-Schicht 54 unter den öffnungen 57 wird unter Anwendung einer Siot^-Maskierungsschicht 60 selektiv angeätzt (Fig. 8D),
Sodann wird die S 1.3N4-Schicht 60 und die semi-isolierende Schicht 58 unter den öffnungen 59 abgeätzt, um öffnungen 61 freizulegen (Fig, 8E), Die Ätzgeschwindigkeit für polykristallines Silicium ist verhältnismäßig hoch, wenn dieses Stickstoff enthält, Die
609845/0759
- 10 -
! semi-isolierende Schicht 56 verbleibt.
Anschließend werden die Emitter- bzw. Basiselektroden 18 bzw. 19 niedergeschlagen (Fig. 8F).
.Durch den doppelten semi-isolierenden Schichtaufbau ergeben sich I besonders gute Eigenschaften hinsichtlich des Schutzes gegen Wassereinflüsse, was in Einzelheiten in der erwähnten Patentanmeldung P 25 47 304.5 beschrieben ist.
Die Erfindung läßt sich in verschiedener Richtung abwandeln. .So läßt sich die Sauerstoff- oder Stickstoffkonzentration in Abhängigkeit von der Beschleunigungsenergie für die 0 -Ionen oder N -Ionen oder in Abhängigkeit von der Stärke der SiO^-Schicht ver-j ändern. Die Ionen können sowohl in das Halbleitersubstrat als ! auch in die polykristalline Siliciumschicht implantiert werden. J Auch kann der Typ der Leitfähigkeit umgekehrt sein. Die Sauerstoff- oder Stickstoffkonzentration läßt sich auch in seitliche j Richtung variieren, wenn eine seitlich verschiebbare Maskierung , im Verlauf des Implantationsverfahrens angewendet wird. Wird darüber hinaus in der Öffnung 17 nach den Fig. 3A bis 3C eine dünne SiO2-Schicht über dem Kollektor-Basisübergang vorgesehen, so ergibt sich darunter eine semi-isolierende Schicht mit einem geringeren Sauerstoffanteil.
Die Fig. 9 verdeutlicht eine Abwandlung der fünften Ausführungsform der Erfindung. Eine SiO2~Schicht 64 über dem Kollektor und dem Kollektor-Basisübergang Jc weist eine Stärke von 0,4 μ auf, während sie im restlichen Teil dicker ist. Ein Oberflächenbereich des Substrats wird in eine semi-isolierende Schicht 66 umgewandelt
Die Fig. 1OA und 1OB verdeutlichen eine Abwandlung der sechsten Ausführungsform der Erfindung. Die 0 -Ionenimplantation erfolgt [direkt in die polykristalline Siliciumschicht 43, ohne die darüberliegende SiO2~Schicht (Fig. 10A). Es erfolgt eine Umwandlung in eine obere SiO2~Schicht 74 und eine darunterliegende semi-isolierende Schicht 76 (Fig. 10B).
609845/0759
Bei der Ausfuhrungsform nach den Fig. 8A bis 8F läßt sich eine Abwandlung dahingehend vornehmen, daß die selektive Sauerstoffionenimplantation nach der Implantation von Stickstoffionen in die semi-isolierende Schicht erfolgt.
Zusammenfassend läßt sich feststellen, daß mit der Erfindung ein Verfahren zur Erzeugung von besseren Oberflächenpassivierungsschichten bei Halbleiterbauelementen geschaffen wurde, das im wesentlichen darin besteht, daß Sauerstoff oder Stickstoffionen mittels eines entsprechenden Ionenstrahls in eine polykristalline Siliciumschicht oder in eine amorphe Siliciumschicht oder einen einkristallinen Halbleiterkörper oder eine einkristalline halb-I leitende Schicht auf einem Siliciumsubstrat in einem solchen 'Anteil implantiert werden, der ausreicht, um die polykristalline
Siliciumschicht, die amorphe Schicht oder den einkristallinen ■ Körper oder die einkristalline Schicht in eine semi-isolierende ! Schicht umzuwandeln, die sich durch erheblich bessere Passivie-' rungseigenschaften auszeichnet.

Claims (1)

  1. SONY CORPORATION
    S76P27
    Patentansprüche
    Verfahren zur Herstellung eines in einem Halbleiterkörper
    ausgebildeten Halbleiterbauelements, das mit einer Oberflächenpassivierung versehen ist, dadurch ge- |
    ι kennzeichnet , daß in eine zuvor erzeugte Ober- j flächenschicht aus polykristallinem Silicium, amorphem ! Silicium und/oder einkristallinem Silicium Sauerstoff- und/ i oder Stickstoffionen implantiert werden ( bis die Schicht in ' eine semi-isolierende Schicht umgewandelt ist.
    2. Verfahren nach Anspruch 1,dadurch gekenn - ;
    i zeichnet , daß auf einer Oberfläche des Halbleiter- ι
    körpers eine polykristalline Siliciumschicht und darüber I
    eine isolierende Schicht ausgebildet werden f daß die iso- ;
    lierende Schicht einem Strahl aus Sauerstoffionen ausge- j
    setzt wird, dessen Energie ausreichend hoch ist, um die j Injektion von 0 -Ionen in die polykristalline Siliciumschicht! derart zu bewirken, daß die polykristalline Siliciumschicht
    in Verbindung mit der anschließenden Wärmebehandlung des so
    vorbereiteten Halbleiterkörpers in eine semi-isolierende
    7 11
    Schicht mit einem spezifischen Widerstand von 10 bis 10
    Cl cm umgewandelt wird, deren Sauerstoffanteil an der Grenzfläche zwischen polykristaliiner Siliciumschicht und Halbleiterkörper ca.15 bis 35 Ätomprozent beträgt,
    3, Verfahren nach Anspruch 2,dadurch gekennzeichnet , daß die Stärke der polykristallinen Siliciumschicht zu 0,2 u und die der isolierenden Schicht zu
    0,4 μ gewählt werden,
    609845/0759
    4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß die Energie des lonenstrahls zwischen 200 keV und 400 keV gewählt wird.
    Verfahren nach Anspruch 2,dadurch gekennzeichnet , daß die Energie des lonenstrahls auf etwa 400 keV eingestellt und die Stärke der isolierenden Schicht annähernd i
    paßt wird.
    annähernd auf die mittlere Stromdichte der 0 -Ionen ange-
    6. Verfahren nach einem der vorstehenden Ansprüche, d a d u r c hj gekennzeichnet , daß der Anteil an Sauerstoff j in der umgewandelten polykristallinen Siliciumschicht im Be- I reich zwischen etwa 2 bis 45 Atom% liegt.
    7. Verfahren nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß die isolierende Schicht nach dem Verfahrensschritt der Wärmebehandlung abgeätzt und anschließend die polykristalline Siliciumschicht mittels HF, HNO3 und/oder CH3COOH selektiv abgeätzt werden.
    8. Verfahren nach einem der vorhergehenden Ansprüche zur Herstellung eines Transistors mit einem durch ein Substrat einer bestimmten Leitfähigkeit gebildeten Kollektorbereich, einem in einer planaren Fläche des Kollektorbereichs ausgebildeten und vom Kollektorbereich umgebenen Basisbereich mit entgegengesetzter Leitfähigkeit sowie mit einem in der planaren Oberfläche des Basisbereichs ausgebildeten Emitterbereich vom ersten Leitfähigkeitstyps, wobei sowohl der zwischen Basis und Kollektor als auch der zwischen Emitter und Basis liegende PN-Übergang bis zur planaren Oberfläche reichen, dadurch gekennzeichnet , daß der Verfahrensschritt der Wärmebehandlung so gesteuert wird, daß der Anteil an Sauerstoff in der umzuwandelnden polykristallinen Siliciumschicht nahe der Zwischenfläche von Substrat und polykristallinem Silicium bei 15 bis 35 Atom% und nahe der polykristallinen/ isolierenden Zwischenfläche bei annähernd 67 Atom% liegt.
    609845/0769
    9. Verfahren nach Anspruch 8,dadurch gekennzeichnet , daß die Stärke der die polykristalline Siliciumschicht überdeckenden isolierenden Schicht so gewählt wird, daß beim nachfolgenden Beschüß mit einem 0 -Ionenstrahl! keine 0 -Ionen in die polykristalline Siliciumschicht eindringen, daß über den oberflächenseitigen Enden der PN-Übergänge in der isolierenden Schicht Öffnungen durch Ätzen freigelegt werden, daß diese Öffnungen einem 0 -Ionenstrahl ausgesetzt werden, durch den 0 -Ionen in die unter den Öffnungen liegenden Abschnitte der polykristallinen Schicht injiziert werden und daß das so behandelte Substrat anschließend einer Wärmebehandlung unterworfen wird, um die unter den Öffnungen liegenden Abschnitte der polykristallinen Siliciumschicht in semi-isolierende Schichtbereiche mit einem spezifischen Widerstand von 10 bis 10 JO cm umzuwandeln.
    10. Verfahren nach Anspruch 1,dadurch gekennzeichnet, daß auf einer Oberfläche des Halbleiter- j körpers eine polykristalline Siliciumschicht und darüber ei- '■, ne isolierende Schicht ausgebildet werden, daß die isolieren-j de Schicht einem Strahl von Stickstoffionen ausgesetzt wird, j dessen Energie ausreichend hoch ist, um Stickstoffionen in die polykristalline Siliciumschicht derart zu implantieren, daß die polykristalline Siliciumschicht in Verbindung mit der anschließenden Wärmebehandlung des Halbleitersubstrats in eine semi-isolierende Schicht mit einem spezifischen Widerstand von 10 bis 10 Hern umgewandelt wird, deren Stickstof fanteil in der Nähe der Zwischenfläche zum Halbleitereinkristallkörper über 10 Atom% liegt.
    11. Verfahren nach einem der vorhergehenden Ansprüche,dadurch gekennzeichnet, daß als isolierende Schicht eine Siliciumdioxidschxcht vorgesehen wird, und daß Teile dieser Siliciumdioxidschxcht entfernt werden, um bestimmte Bereiche der simi-isolierenden Schicht frazulegen, deren Sauerstoffkonzentration zwischen 50 bis 67 Atom=! liegt.
    609845/0759
    12. Halbleiterbauelement, hergestellt mittels eines Verfahrens
    nach einem der vorhergehenden Ansprüche mit einem Halbleitersubstrat einer Leitfähigkeit und mit wenigstens einem
    PN-Übergang zu einem in das Substrat eindiffundierten Bereich entgegengesetzter Leitfähigkeit, dadurch gekennzeichnet , daß auf einer Oberfläche des Halbleiter- j Substrats (2; 12; 42) eine jeden bis zu dieser Oberfläche , reichenden PN-Übergang (J , J ) überdeckende semi-isolierende j
    e c ί
    polykristalline Siliciumschicht (6; 16; 26; 36; 46; 56; 66; 76 J ausgebildet ist, in der selektiv verteilt injizierte 0 -Ionen enthalten sind und die einen spezifischen Widerstand von
    107 bis 1O11ZIc
    Atom% aufweist.
    10 bis 10' '/lern und einen Sauerstoffgehalt von 15 bis 35 j
    . Halbleiterbauelement nach Anspruch 12,gekennzeich-, net durch eine die semi-isolierende Schicht überdekkende"Isolationsschicht (4; 14; 24; 34; 44; 54; 64; 74), vor- '
    ! zugsweise eine SiO^-Schicht♦
    I
    '14. Halbleiterbauelement nach Anspruch 13,dadurch ge- j
    kennzeichnet , daß die semi-isolierende Schicht
    '■ eine Stärke von 0,2 u und die isolierende Schicht eine Stärke von 0,4 μ aufweisen.
    15. Halbleiterbauelement nach einem der vorhergehenden Ansprüche
    12 bis 14, dadurch gekennzeichnet, daß
    der Sauerstoffanteil in der polykristallinen Siliciumschicht
    in der Nähe der Zwischenfläche zum Substrat relativ niedrig
    und in der Nähe der Zwischenfläche zur isolierenden Schicht
    relativ hoch liegt.
    ;16. Halbleiterbauelement, hergestellt mittels eines Verfahrens
    ; nach einem der Ansprüche 1 bis 11 mit einem Halbleitersubstrat ■ eines Leitfähigkeitstyps, in dem durch Eindiffusion wenigstens eines Bereichs mit entgegengesetzter Leitfähigkeit wenigstens ein PN-Übergang ausgebildet ist, dadurch gekennzeichnet , daß über einer Oberfläche des Substrats, an
    609845/0769
    der der PN-Übergang bis zur Oberfläche reicht, eine polykristalline Siliciumschicht ausgebildet ist, die injizierte N ■ Ionen selektiver Verteilung enthält und nahe der Zwischenflä- : ehe zum Substrat einen Stickstoffgehalt von über 10 A*-om% auf- : weist.
    G09845/0759
DE19762617397 1975-04-21 1976-04-21 Halbleiterbauelement und verfahren zu seiner herstellung Withdrawn DE2617397A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50048378A JPS6041458B2 (ja) 1975-04-21 1975-04-21 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
DE2617397A1 true DE2617397A1 (de) 1976-11-04

Family

ID=12801650

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762617397 Withdrawn DE2617397A1 (de) 1975-04-21 1976-04-21 Halbleiterbauelement und verfahren zu seiner herstellung

Country Status (7)

Country Link
US (1) US4084986A (de)
JP (1) JPS6041458B2 (de)
CA (1) CA1071772A (de)
DE (1) DE2617397A1 (de)
FR (1) FR2309036A1 (de)
GB (1) GB1536719A (de)
NL (1) NL7604237A (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808257A1 (de) * 1977-11-28 1979-05-31 Nippon Telegraph & Telephone Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3044388A1 (de) * 1979-11-30 1981-06-19 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung von halbleitervorrichtungen

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7612883A (nl) * 1976-11-19 1978-05-23 Philips Nv Halfgeleiderinrichting, en werkwijze ter ver- vaardiging daarvan.
US4105805A (en) * 1976-12-29 1978-08-08 The United States Of America As Represented By The Secretary Of The Army Formation of metal nitride oxide semiconductor (MNOS) by ion implantation of oxygen through a silicon nitride layer
IN147578B (de) * 1977-02-24 1980-04-19 Rca Corp
DE2730367A1 (de) * 1977-07-05 1979-01-18 Siemens Ag Verfahren zum passivieren von halbleiterelementen
JPS5841659B2 (ja) * 1977-08-30 1983-09-13 株式会社東芝 絶縁膜の形成方法
US4473597A (en) * 1978-02-01 1984-09-25 Rca Corporation Method and structure for passivating a PN junction
US4742384A (en) * 1978-02-01 1988-05-03 Rca Corporation Structure for passivating a PN junction
JPS5939906B2 (ja) * 1978-05-04 1984-09-27 超エル・エス・アイ技術研究組合 半導体装置の製造方法
DE2836911C2 (de) * 1978-08-23 1986-11-06 Siemens AG, 1000 Berlin und 8000 München Passivierungsschicht für Halbleiterbauelemente
US4242697A (en) * 1979-03-14 1980-12-30 Bell Telephone Laboratories, Incorporated Dielectrically isolated high voltage semiconductor devices
FR2459551A1 (fr) * 1979-06-19 1981-01-09 Thomson Csf Procede et structure de passivation a autoalignement sur l'emplacement d'un masque
JPS5640269A (en) * 1979-09-11 1981-04-16 Toshiba Corp Preparation of semiconductor device
US4315782A (en) * 1980-07-21 1982-02-16 Rca Corporation Method of making semiconductor device with passivated rectifying junctions having hydrogenated amorphous regions
US4803528A (en) * 1980-07-28 1989-02-07 General Electric Company Insulating film having electrically conducting portions
US4339285A (en) * 1980-07-28 1982-07-13 Rca Corporation Method for fabricating adjacent conducting and insulating regions in a film by laser irradiation
US4430404A (en) 1981-04-30 1984-02-07 Hitachi, Ltd. Electrophotographic photosensitive material having thin amorphous silicon protective layer
US4420765A (en) * 1981-05-29 1983-12-13 Rca Corporation Multi-layer passivant system
US4466176A (en) * 1982-08-09 1984-08-21 General Electric Company Process for manufacturing insulated-gate semiconductor devices with integral shorts
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
JPS6068621A (ja) * 1983-09-26 1985-04-19 Toshiba Corp 半導体装置の製造方法
JPS6242829U (de) * 1985-08-30 1987-03-14
US4814285A (en) * 1985-09-23 1989-03-21 Harris Corp. Method for forming planarized interconnect level using selective deposition and ion implantation
JPS6276673A (ja) * 1985-09-30 1987-04-08 Toshiba Corp 高耐圧半導体装置
GB2183905B (en) * 1985-11-18 1989-10-04 Plessey Co Plc Method of semiconductor device manufacture
DE3542166A1 (de) * 1985-11-29 1987-06-04 Telefunken Electronic Gmbh Halbleiterbauelement
US4705760A (en) * 1986-01-16 1987-11-10 Rca Corporation Preparation of a surface for deposition of a passinating layer
US4682407A (en) * 1986-01-21 1987-07-28 Motorola, Inc. Means and method for stabilizing polycrystalline semiconductor layers
US4740481A (en) * 1986-01-21 1988-04-26 Motorola Inc. Method of preventing hillock formation in polysilicon layer by oxygen implanation
KR900005038B1 (ko) * 1987-07-31 1990-07-18 삼성전자 주식회사 고저항 다결정 실리콘의 제조방법
US4993427A (en) * 1989-11-09 1991-02-19 Sonotek Corporation Heart contraction monitor
JP2601136B2 (ja) * 1993-05-07 1997-04-16 日本電気株式会社 半導体装置の製造方法
GB2323706B (en) * 1997-03-13 2002-02-13 United Microelectronics Corp Method to inhibit the formation of ion implantation induced edge defects
US5930659A (en) * 1997-12-05 1999-07-27 Advanced Microdevices, Inc. Forming minimal size spaces in integrated circuit conductive lines
US6046109A (en) * 1997-12-29 2000-04-04 Industrial Technology Research Institute Creation of local semi-insulating regions on semiconductor substrates
US6458645B2 (en) * 1998-02-26 2002-10-01 Micron Technology, Inc. Capacitor having tantalum oxynitride film and method for making same
US6995821B1 (en) * 1999-04-23 2006-02-07 International Business Machines Corporation Methods of reducing unbalanced DC voltage between two electrodes of reflective liquid crystal display by thin film passivation
US6635983B1 (en) * 1999-09-02 2003-10-21 Micron Technology, Inc. Nitrogen and phosphorus doped amorphous silicon as resistor for field emission device baseplate
KR100711000B1 (ko) * 2005-11-28 2007-04-24 동부일렉트로닉스 주식회사 이중 게이트를 구비한 모스트랜지스터 및 그 제조방법
JP5195186B2 (ja) * 2008-09-05 2013-05-08 三菱電機株式会社 半導体装置の製造方法
US20150050816A1 (en) * 2013-08-19 2015-02-19 Korea Atomic Energy Research Institute Method of electrochemically preparing silicon film
CN113774494B (zh) * 2021-11-15 2022-03-29 浙江大学杭州国际科创中心 一种半绝缘型碳化硅单晶片剥离方法及剥离装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3563809A (en) * 1968-08-05 1971-02-16 Hughes Aircraft Co Method of making semiconductor devices with ion beams
JPS4936792B1 (de) * 1970-10-15 1974-10-03
US3897274A (en) * 1971-06-01 1975-07-29 Texas Instruments Inc Method of fabricating dielectrically isolated semiconductor structures
JPS4939235A (de) * 1972-08-24 1974-04-12
US3900345A (en) * 1973-08-02 1975-08-19 Motorola Inc Thin low temperature epi regions by conversion of an amorphous layer
JPS532552B2 (de) * 1974-03-30 1978-01-28

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2808257A1 (de) * 1977-11-28 1979-05-31 Nippon Telegraph & Telephone Halbleitervorrichtung und verfahren zu ihrer herstellung
DE3044388A1 (de) * 1979-11-30 1981-06-19 Mitsubishi Denki K.K., Tokyo Verfahren zur herstellung von halbleitervorrichtungen

Also Published As

Publication number Publication date
GB1536719A (en) 1978-12-20
NL7604237A (nl) 1976-10-25
JPS6041458B2 (ja) 1985-09-17
US4084986A (en) 1978-04-18
FR2309036A1 (fr) 1976-11-19
JPS51123561A (en) 1976-10-28
FR2309036B1 (de) 1980-07-25
CA1071772A (en) 1980-02-12

Similar Documents

Publication Publication Date Title
DE2617397A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2623009C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2655341C2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Halbleitermaterial und Verfahren zu ihrer Herstellung
DE2618965A1 (de) Bipolares halbleiterbauelement
DE3138960A1 (de) Verfahren zur erzeugung elektrisch leitender schichten
DE2617398A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2946963A1 (de) Schnelle bipolare transistoren
DE2513459A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE2512373A1 (de) Sperrschicht-oberflaechen-feldeffekt- transistor
DE1295093B (de) Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps
EP0001550A1 (de) Integrierte Halbleiteranordnung für eine Bauelementstruktur mit kleinen Abmessungen und zugehöriges Herstellungsvefahren
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2004576A1 (de) Feldeffekt-Transistor mit isolierter Steuerelektrode und Verfahren zu dessen Herstellung
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2704413A1 (de) Verfahren zur herstellung von halbleiteranordnungen, bei dem eine dotierungsverunreinigung aus einer polykristallinen halbleiterschicht in ein unterliegendes einkristallines halbleitermaterial eindiffundiert wird
EP0071665A1 (de) Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor
DE2617855A1 (de) Halbleiterbauelement mit schottky- sperrschicht
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2547304A1 (de) Halbleiterbauelement und verfahren zu seiner herstellung
DE2926334C2 (de)
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1950069A1 (de) Verfahren zur Herstellung von Halbleitervorrichtungen

Legal Events

Date Code Title Description
8141 Disposal/no request for examination