DE2652706B2 - Schaltungsanordnung zur Datenübertragung zwischen der Recheneinheit einer numerischen Steuerung und der zugehörigen Werkzeugmaschine - Google Patents
Schaltungsanordnung zur Datenübertragung zwischen der Recheneinheit einer numerischen Steuerung und der zugehörigen WerkzeugmaschineInfo
- Publication number
- DE2652706B2 DE2652706B2 DE2652706A DE2652706A DE2652706B2 DE 2652706 B2 DE2652706 B2 DE 2652706B2 DE 2652706 A DE2652706 A DE 2652706A DE 2652706 A DE2652706 A DE 2652706A DE 2652706 B2 DE2652706 B2 DE 2652706B2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- computer
- data
- auxiliary
- machine tool
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/18—Numerical control [NC], i.e. automatically operating machines, in particular machine tools, e.g. in a manufacturing environment, so as to execute positioning, movement or co-ordinated operations by means of programme data in numerical form
- G05B19/414—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller
- G05B19/4147—Structure of the control system, e.g. common controller or multiprocessor systems, interface to servo, programmable interface controller characterised by using a programmable interface controller [PIC]
Description
Die Erfindung betrifft eine Schaltungsanordnung nach dem Oberbegriff des Palentanspruchs I.
Dabei geht die Erfindung von einer bekannten Schaltungsanordnung aus (US-PS 38 10 104). bei der der
Hilfsrechner als Schnittstelle /wischen dem numerischen Hauptrechner und der Werkzeugmaschine in
Reihe geschaltet ist. Der Hilfsrechner ist programmierbar. Die vom Hauptredner zur Werkzeugmaschine und
ihre Hilfseinrichtung gegebenen Steuersignale sowie die von der Werkzeugmaschine abgetasteten Isiwertsignaie
werden über die Schnittstelle geführt. Der Hilfsrechner führt bestimmte Operationen durch und entlastet
somit den Hauptrechner. Bei der bekannten Schaltungsanordnung ist jedoch der Hilfsrechner in seiner
Arbeitsweise sowie hinsichtlich des Datenfluises gewissen
Beschränkungen unterworfen, da beispielsweise to durch die Wahl der Speicher für den Hilfsrechner die
Anzahl der durchzuführenden Rechenoperationen begrenzt ist.
Hilfsrechner unter Verwendung von Speichern mit direktem Zugriff, die eine erhebliche Erweiterung der
ti Rechenoperationen bieten, sind ebenfalls bekanni (US-PS 38 27 030).
Die der Erfindung zugrunde liegende Aufgabe ist somit darin zu sehen, die Schaltungsanordnung der in
Rede stehenden Art so auszubilden, daß der Hilfsrechner eine möglichst große Anzahl von Rechenoperationen
ausfuhren kann und damit der Hauptrechner von Aufgaben entlastet wird.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Patentanspruchs angcgebenen
Merkmale gelöst.
Damit ergibt sich der Vorteil, daß die Informationen,
die vom Hauptrechner über die Datensammelschiene an den Hilfsrechner gegeben werden, im Hilfsrechner
verarbeitet werden und dann wieder über die Datensammelschiene j;i den Hauptrechner zurückgegeben
werden. Dies ist eine Art Dialogverkehr zwischen beiden Rechnern. Der Hilfsrechner überträgt unmittelbar
keine Daten an die Werkzeugmaschine.
Ein Ausführungsbeispiel der Erfindung ist nachstejj hend anhand der Zeichnung näher erläutert. Es zeigt
Fig. I ein Blockschaltbild einer numerisch gesteuerten
Werkzeugmaschine mit Datensammelschiene und programmierbarem Hilfsrechner.
F i g. 2 ein Blockschaltbild des 1 liikrechners.
F i g. 3 ein Schaltbild des Leitwerks des HMfsrcchncrs.
F i g. 3 ein Schaltbild des Leitwerks des HMfsrcchncrs.
F i g. 4 ein Schaltbild des Arbeitsspeichers des Hilfsrechners.
F i g. 5 eine Darstellung eines Befehlswortes.
Fi g. b ein Schaltbild des Rechenwerks des llilfsrech-4)
ners.
F i g. 7 eine Tabelle für die Zuordnung von Befehlskode und Operationen.
Fig. 8 ein Schaltbild eines l'estverdrahteicn Ausführungsbcispiels
der logischen Reihenschaltung.
V) Fig. 9 ein Schaltbild eines weilerjii Ausführungsbeispiels der logischen Reihenschaltung mit einem Testwertspeicher.
V) Fig. 9 ein Schaltbild eines weilerjii Ausführungsbeispiels der logischen Reihenschaltung mit einem Testwertspeicher.
(■"ig. 10 ein Schaltbild des bevorzugten Ausfiihrurigsbcispiels
der logischen Reihenschaltung unter Verwenv > dung zweier Festwertspeicher.
Das Blockschaltbild der Fig. I zeigt die Ik/ichung
eines frei programmierbaren Hilfsrechners 10 zu einer
numerischen Steuerung. Diese umfaßt eine elektrisch betätigte Werkzeugmaschine 12, welche in Abhiingig-
M) keil von durch einen (liiupireehner 14 erzeugten
Steuersignalen gesteuert wird. Der I l.iuptrechncr gibt
kodierlc Steuersignale ab. die über eine Datensammelschiene 16, eine Schnittstelle 18 für die Sainmclschienen
ein- und -ausgabe sowie Ausgabeumsct/er 20 an die
Werkzeugmaschine 12 übertragen werden. Die Schnitt
stelle 18 dekodiert die Steuersignale auf der Datensammelschiene 16 und leitet sie an den entsprechenden
Ausgabeumsetzer weiter, wo sie in für die Werkzeug-
maschine verarbeitbare elektrische Signale umgesetzi
werden. Die umgesetzten Signale können je nach Befehl Magnetspulen, Relais, Lampen, Motorsehützen usw.
betätigen. Ferner umfaßt die Werkzeugmaschine 12 Meßtaster zur Erzeugung von Istwertsignalen. Diese
Meßtaster können Signale für die Stellung des zu bearbeitenden Teiles, des Werkzeuges, der Bewegungsrichtung
des Teils bzw. des Werkzeuges erzeugen, ferner Schaainformationen zur Anzeige des verwendeten
Werkzeuges, der Spindeldrehrichtung, ob Schneidmittel zugeführt wird usw. Die Signale der Meßtaster
werden in Digitalform durch die Eingabeumsetzer 22 umgewandelt und an den Hauptrechner über die
Schnittstelle 18 und die Datensammelschiene 16 zurück
übertragen. Ein Taktgeber 24 steuert den Datenfluß zwischen den Bauteilen der Anlage und liefert
Taklsignale zur Regelung der Datenflußfrequenz.
Hauptrechner 14 erzeugt Steuersignale in Abhängigkeit von den Istwertsignalen, welche durch die der
Maschine zugeordneten Meßtaste- erzeugt werden und direkt durch die Bedienung eingegeben werden, sowie
von den Sollwertsignalen eines Programmlesers 26, welcher seriell die blockweise auf einem Datenträger 28
aufgezeichneten Befehle in elektrische Signale umsetzt.
Der programmierbare Hilfsrechner 10 zur Steuerung der Schnittstelle 18 übernimmt die Aufgaben aller oder
eines speziellen Teils der seriellen Steuerfunktionen, welche normalerweise durch die Hilfsrechner nach dem
Stand der Technik oder durch den Hauptrechner durchgeführt worden wären oder die auf dem
Datenträger enthalten wären. Hier dagegen sammelt der Hauptrechner 14 Eingabedaten vom Lochstreifen,
Schaltinformationen von einem Steuerpult und die Daten der Meßtaster und speichert diese Daten in
seinem Kernspeicher. Der Hilfsrechner 10 erhält die Daten vom Hauptrechner 14 über die Datensammelschiene
16, analysiert diese Daten, indem er alle
erforderlichen Operationen ausführt und speichert die Ergebnisse. Auf einen nachfolgenden Befehl vom
Hauptredner werde.1 die Ergebnisse an den Hauptrechner
14 zurückübertragen, wo sie gespeichert werden. Der Hauptrechner kann dann entweder diese
Ergebnisse an die Werkzeugmaschine 12 weitergeben. um die transistorisierten Schalter ein- oder auszuschalten,
welche wiederum die herkömmlichen Magrietspulen,
Relais, l.ämpchen, Motorschül/en usw. betätigen.
oder kann sie aber auch intern für die Berechnung von Steuersignalen oder /11 Anschaltung von l.ämpchen auf
dem Steuerpult verwenden.
Das Blockschaltbild der F i g. 2 zeigt Einzelheiten des
Hilfsrechncrs 10. Kr umfaßt eine mit der Datensammelschiene
16 zusammengeschaltete Haupisteucrcinheil
100, einen Eingabespeicher 102. welcher die Eingabedaten
vom llaup'reehner speichert, einen Ausgabespeicher
104. welcher die Ergebnisse der Operationen speichert, einen Zwischenspeicher 106. welcher zeitweilig
die Zwischenergebnisse während der Datenverarbeitung speichert, einen Arbeitsspeicher 108 zur seriellen
Speicherung der Befehle, welche die durchzuführende Operation sowie die ,Speicheradresse der /u vcrwcnelenden
Daten enthalten, ein Leitwerk 110 zur seriellen Adressierung der Spcichcrstcllen des Arbeitsspeichers
und schließlich ein Rechenwerk 112. dem die adressierten Befehle des Arbeitsspeichers zugeführt werden und
welcher mit den angeforderten Daten die befohlene Operation durchfuhr!.
Der Hilfsrechner IO arbeitet wie folgt: Der numerische Stcuerrcchner 14 trägt zuerst die Daten von
verschiedenen Eingabequellen wie des Programmlesers 26, der Meßtaster und des Steuerpultes ab und speichert
sie in Tabellenform. Sie stellen daher zu jeder Zeit einen »Schnappschuß« des gegenwärtigen Zustandes aller
Eingabedaten der Steuerung dar. Der Hauptrechner 14 überträgt dann diese Daten an den Hilfsrechner IO über
die Datensammelschiene 16. Die Hauptsteuereinheit 100 schaltet die Daten direkt zum Eingabespeicher 102
weiter, wo sie gespeichert werden. Der Eingabespeicher
ίο 102 ist ein handelsüblicher 256 χ 1-Bit bipolarer
Speicher mit wahlfreiem Zugriff, der künstlich zweigeteilt ist, wobei jedes Abteil 128 Speicherstellen enthält.
Die ersten 128 Speicherstellen sind für die numerischen
Steuerdaten reserviert, während die zweiten 128 Speicherstellen Eingabedaten der der Maschine zugeordneten
Meßtaster sind.
Am Ende der Eingabedatenübertragung gibt der Hauptrechner ein Startsignal an den Hilfsrechner. Die
Haupts.euereinheit 100 setzt ein Belegtzeichen und
jo aktiviert das Leitwerk 110. Diese, adressiert seriell jede
Speicherstelle im Arbeitsspeicher 1C8. Der Inhalt der adressierten Speicherstelle ist ein 16-Bit-Befehlswort.
bestehend aus einem 4-Bit-Rechenkode urd einem 12-Bit-Adressenfeld. Der 4-Bit-Rechenkode wird durch
das Rechenwerk 112 ausgeführt. Die von dem Rechenwerk 112 während der Durchführung einer
Operation benützten Daten kennen im Eingabespeicher 102. im Zwischenspeicher 106 oder im Ausgabespeicher
104 enthalten sein, wobei die genaue Speicherstelle durch das 12-Bit-Adressenfeld des Befehlswortes
bestimmt ist. Am Ende einer jeden Operation adressiert das Leitwerk HO die nächstfolgende Speicherstelle im
Arbeitsspeicher, und das Rechenwerk führt wieder die gespeicherte Arbeitsanweisung durch. Dieser Vorgang
j-, setzt sich so lange fort, bis die gesamten gespeicherten
Befehle durchgeführt worden sind. Der letzte Befehl des Arbeitsspeichers ist ein Befehl für Programmende.
Dieser Befehl beendet das fortlaufende Abiasten des Arbeitsspeichers, stellt diesen auf Null zurück und
4Ii meldet der Hauptsteuereinheit, daß alle Operationen
ueendet sind und die Ergebnisse an ihrer entsprechenden .Speicherstelle im Ausgabespeicher 104 eingegeben
sind. In Abhängigkeit vom Programmendcsignal löscht die Hauptsteuereinheit das Belegt/.eirhen und setzt das
Zeichen für »erledigt«. Dann kann der Hauptrechner 14 den Inhalt des Ausgabespeichers 104 in eine Speichersteile
seines Kernspeichers während der nächstfolgenden Programmunterbrechung einlesen. Von dieser
Speicherstellc aus werden die Daten über die Dalen-
vi sammelschiene 16 an die Schnittstelle 18 und an
Hilfseinrichtungen der numerischen Steuerung gegeben. Nachdem der Haup'./echncr den Inhalt des AusgabespJchcrs
104 ausgelesen hat. ist der Hilfsrechner bereit, neue Daten aufzunehmen und das Programm zu
>-) wiederholen.
Der programmierbare Hilfsrechner ist ein Toehiergerät.
welches keine direkten Steucrungsfunktionen für die numerisch gesteuerte Werkzeugmaschine ausführt,
das vielmehr direkt vom Hauptrechner gesteuert wird,
M) so diiU seine Arbeitsweise wirksam dem Betrieb der
numerischen Steuerung angepaßt ist.
F i g. 3 zeigt ein Schaltbild des Leitwerks 110. Er
umfaßt ein UND-Eingangstor 120. an dessen einen Eingang Taktsignale anliegen und das von einem
i> Startsignal der Flauplsieuercinheit 100 angeschaltet
wird, worauf die Taktsignale durch einen I2siufigcn Binärzählci 122 gezählt werden, um fonlaufendc
Arbeitsspeicherwortadressen zu erzeugen. Die ersten
licht Diiienbits (Hits 0 — 7) des 12-Bit-Ausganges des
Binärzählers 122 sind serielle Adressen auf jeder Seile
im Arbeitsspeicher, während die letzten vier Bits durch
einen 'hu Dekodicrcr 124 dekodiert werden, um Signale
/u erzeugen, welche der Reihenfolge nach jede Seile im
Arbeitsspeicher ansteuern. Der Binür/iihler 122 und
über das ODER-Tor 126 in Abhängigkeil von einem
Lösch- oder Programmendesignal auf Null zurückgestellt.
Der Arbeitsspeicher 108 nach E i g. 4 umfaßt eine
erweiterungsfähige Anordnung programmierbarer fesler Speicher I 30 oder löschbar programmierbarer
lester Speicher. Die löschbar programmierbaren I esi
wertspeicher werden vorgezogen, da sie alle Vorteile
der programmierbaren Festwertspeicher bieten und zusätzlich noch gelöscht werden können, wodurch sich
eine wirtschaftlichere Korrektur von l'rogritmnifehlern
erreichen läßt. Der Grundspeicher umfaßt mindestens zwei Speicherplätichen. \on denen jedes als eine
Anordnung \on 23h χ 8 Bit aufgebaut ist. Die beulen
Plättchen sind in Kaskadenschaltung angeordnet um eine Seile mit 23h th-Bii-Bel'ehlwörtern /u bilden. \)cr
Arbeitsspeicher 108 lsi von minimal einer Seite mit 23h
Befehlswörtern bis auf lh Seilen mit 4(Nh Befehlswörtern
erweiterungsfähig.
I ι g. 3 zeigt den I Ibertragiingsweg eines lielehlswor-
!es. ledes im Arbeitsspeicher gespeicherte Befehlswort ent hall zwei auf die Funktion des I iillsrechners fur seine
Operation bezogene Informaiionsgruppen. Die erste
Itiformationsgrupp·.· isl eine 12-Bit-Billard a rs I el Iu ng des
Speicherplatzes (Adressenieki) der gespeicherten Zu
Standsdaten im Eingabespcicher !(^.Zwischenspeicher
106 und Ausgahespeicher 104. Die restlichen vier Bits
sind eine Binardarsiclliins.1 eines Belehls. der im
einzelnen ausführt, w eiche Rechenoperation an den Bus der durch den Adressemeil des Wortes gegebenen
Daten durchzuführen ist. Aus (ig. 3 läßt sich ersehen,
.!al! die ersten vier Bits der höheren Stellenzahle:· die
iiiiri.li das Rechenwerk I 12 durc1' -ulührende Rechenoperalii"i
darstellt, während die 12 Bit1· der linieren
Melleriz.ihlen das AJressenfeld bedeuten, in welchem
die zu \ erarbeitenden Daten angeordnet oder die
Ergebnisse der Rechnung gespeichert werden sollen. I).is zweite und dritte Bit im 12-Bit- Adressenleid
kennzeichnet den Speicher: Eingabe-, /wischen- oder Ausg.ihespeicher. in welchem die gewünschten Daten
zu finden sind oder gespeichert werden sollen, und die
kiztcr, V Bits bestimmen die genaue Stelle im
iingei-'ebenen Speicher. Das erste und \ierte Bit werden
πι-, hi ν erw endet.
Die 'Libelle (kr E ι g. 7 zeigt eine normale Code-Anordnung,
die zugeordnete Rechenoperation oder den Befehl sowie seinen symbolischen Operationsschlüssel.
Zur Beschreibung eines jeden Rechenvorgangs für die Befehlswörter im Arbeitsspeicher kann ein sechsstelliger
Octalcode verwendet werden. Das Octal-Ziffernsystem ist zweckmäßig für die Zuordnung der reellen
Eingangs- und Ausgangssignale zu ihren entsprechenden Speicherplätzen des Eingabe-. Zwischen- und
Ausgabespeichers.
Das Rechenwerk 112 ist in F i g. 6 gezeigt. Es umfaßt
einen BefehLsdekodierer 140. an w elchem der 4-Bit-Rechenkode
des Arbeitsspeichers anliegt. Der Befehlskodierer 140 ist handelsüblich, wie ein Festwertspeicher,
weicher den Rcchcncüdc dcCödicri ümu ein Signa! fur
eine von 16 möglichen Operationen an die logische Rechenschaltung 142 abgibt. Die logische Rechenschaltung
142 arbeitet in Verbindung mit einem ersten mit
»Λ« bezeichneten Akkumulator 144. einem zweiten mil
»Β« bezeichneten Akkumulator 146 sowie einem drillen
mil »Ε« bezeichneten Akkumulator 148 zur Durchführung der erforderlichen Rechenoperationen mit den
durch das Adiesseiifeld des Befehlswortes bestimmten
Daten. Die von der logischen Reehensehaltung 142 durchzuführenden Operationen sind in E i g. 7 aufgeführt.
Diese lh Operationen können in drei Grundarlen eingeteilt werden: I) Dateneingabe in einen bestimmten
Akkumulator vom Einirabespeicher 102. Zwischenspeicher
106. Ausgabespeicher 104 oder von einem
Akkumulator zum anderen: 2) Durchführung der helohlenen logischen Rechnung nut den vorgegebenen
Daten, i) Speicherung der Resultate der bestimmten Operation in dein durch das Adressenfeld lies
Befehlswortes angegebenen Speicherplätzen des Zwischenspeichers
106 oder Alisgabespeichers 104.
Die Arbeitsweise des Ki'i'hr!r.vriks II? i<*i wir folvM-IKt
4-Bn Rechencode des Arhcnsspeiehcrs wird durch
den Belehlsdekodicrer 140 dekodiert, der ein Ansleiicningssignal
an den einsprechenden Eingang der logischen Reehensehaltung 142 abgibt. Dieses Austeile
rungssignal betätigt die entsprechenden logischen Bauelemente m tier logischen Reihenschaltung 142 zur
Dm chh'ilirung der belohlenen Rechnung. Die Ergebnis
se der Eingabe und der logischen Rechenfunktionen können im Akkumulator »A« 144. Akkumulator »B« 14h
oder Akkumulator »E« 148 gespeichert werden. Das
Signal SO. nämlich das Setzausgangssignal sowie der
Inhalt des Akkumulators ->l '·■ 148 gelangen an
unabhängige Eingänge eine I 'Nl) lors 150. welches
ein Schi eibausgiingssign.il HO erzeugt, wenn der
Schaltzustand des Akkumulators »E« eine logische Eins
ist und die logische Reehensehaltung ein Selzausgangs
sigiuil SO erzeugt. I).is Schi eibaiisgangssignal \\'()
steueii sowohl den Zwischenspeicher I Of:- als auch den
Ausgabespeieher 104 an. um den Inhalt UND des Akkumulators .· \« 144 sowie des Akkumulators »15«
14h in der durch das Befehlswort angegebenen Speicherstelle zu speichern. Wenn der Schaltzustand
des Akkumulators >.|> 148 keine logische Eins ist. wird
kein SiJireibausgangssignal erzeugt, und es findet keine
Datenübertragung an die Speicher statt. Der Akkumulator
>'E'<
sowie das UND-Tor 150 wirken zusammen.
damit ein wirksamer Sprung unter Datensteuerung in den I lillsrechner einprogrammiert werden kann.
I■'i g. 8 zeigt die Grundauslührung des Slromlaufplanes
der logischen Reehensehaltung 142. Alle vom Befehlsdekodierer 140 herkommenden Eingangsleilungen
sind mit einer entsprechenden logischen y haltung verbunden. Die Eingabedaten (DIj von der der durch
das Adressenfeld des Befehlswortes bestimmten Speicherstelle liegen an einem Inversionsverstärker
(200) an. welcher das Komplement der Eingabedaten (Dl)erzeug!. Wie bereits erwähnt, wird das Rechnungsergebnis
der logischen Reehensehaltung zeitweilig in den Akkumulatoren »A«. »B<- und »E« gespeichert, die
als Flip-Flops 202,234 und 250 dargestellt sind.
Der Flip-Flop 202 wird zunächst entweder mit Eingabedaten (Dl) oder ihrem Komplement (Dl) durch
ein Signal geladen, das an den Eingangsleitungen LAD und LADC des Befehlsdekodicrers 140 anliegt. Die
mnemotechnische Operationsverschlüsselung isl in dieser Beschreibung die gleiche wie in Fig. 7. Die
Eingabedaten Dl liegen an einem UND-Tor 204 an. welches auf ein Signal auf der Leitung LAD anspricht
und den Schaltzustand des Flip-Flops 202 auf den logischen Zustand der Eingabedaten über die ODER-
lore 20b und 208 cmsielll. Am UNJ) lor 210 lie-μι das
Komplement der Eingabedaten (Dl) an. und dieses Γοι
spricht aiii ein Signal auf de-r Leitung I.AIX an und
slelll den Schaltzustand des Clip-Hops 202 auf den logischen Zustand des Komplements der Cingabedalen
(Dl) ein. Am UND-lor 212 liegt ein Signal für das
Komplement des logischen Schaltzuslandes des Clipl'.-.ps
202 an. und das Tor spricht auf ein Signal auf der leitung CA an. um den logischen Schaltzustand lies
Hip-Hops 202 auf das Komplement eines früheren /usiandes uber die ODI .K- I ore 20b π im 208 umzuschalten. Am UND-lor 214 liegt das Komplement dei
Cingabedalen (Dl) sowie das Komplement des logischen Schallzust;indes des Hip-Hops 202 (A) sow ie d.is
Signal auf der Leitung ( MDA an. wobei es ein Signal lui
das logische UND von Di und Λ erzeugI. Am I INI) lor
21b liegen .lic Cingabedalen (Dl). ein Signal fur den
logischen Schaltzustand (A) des Hip-Hops 202 sow ie em
Signa! .mi dei i.eming ί Mi) \ an. wobei es ein Signal fur
d.is logische UND von /)/ und A erzeugt. Die Aiisgaiigssignale der I INI)- lore 214 und 21b weiden im
ODCK- lor 218 disjiinctiv verknüpft, wobei sie den
Schaltzustand des Clip-Hops 202 über die ODI.K lore
20b und 208 einstellen. Wenn der Schaltzusland der Cingabedalen (Dl) und des Clip-Hops 202 gleich sind,
erze-ugt entweder das UND for 214 oder 21b eine logische C.ins und setzt den Schaltzustand des Hip-Hops
202 ebenfalls auf eine logische Hins. Wenn jedoch der
Schaltzustand der Eingabedaten (Dl) und der Schaltzustand des Clip-Hops 202 verschieden sind, erzeugt
si .lohl das 1!NDIOr 214 als auch 21b ein Ausgangssignal
mit dem logischen Pegel Null und der Schaltzustand des Hip-Hops 202 wird ebenfalls auf eine logische
Null eingestellt. Ein UND-Tor 220 spricht auf ein Signal auf der Leitung ADA und erzeugt ein Ausgangssignal
für das logische UND der Eingabedaten (Dl) und den gegenwärtigen Schaltzustand der im Clip-Flop 202
gespeicherten Daten (A). Das Ausgangssignal des UND-Tors 220 stellt den logischen Schaltzustand des
Clip-Hops 202 über die ODER-Tore 222 und 208 ein. Ein UND-Tor 224 spricht auf ein Signal auf der Leitung
ADCA an und erzeugt ein Ausgangssignal. welches das logische UND des Komplements der Eingabedaten (Dl)
und des Schaltzustandes der im Hip-Hop 202 gespeicherten Daten (A) darstellt. Das Ausgangssignal
des UND-Tors 224 wird über die ODER-Tore 222 und 208 im Hip-Hop 202 gespeichert. Ein ODER-Tor 22b
verknüpft disjunktiv die Eingabedaten Dl und den gegenwärtigen Schaltzustand der im Hip-Hop 202
gespeicherten Daten und erzeugt ein resultierendes S'gnal am Eingang eines UND-Tores 228. Das
UND-Tor 228 spricht auf ein Signal auf der Leitung ODA an und stellt den Schallzustand des Flip-Hops 202
auf den logischen Schaltzustand des sich ergebenden Signals ein. das durch das ODER-Tor 226 über die
ODER-Tore 222 und 208 erzeugt wird. Ebenso stellen ODER-Tor 230 und UND-Tor 232 den Schaltzustand
des Flip-Flops 202 auf das logische ODER des Komplements der Eingabedaten (Dl) und den Anfangsschaltzustand
der im Flip-Flop 202 gespeicherten Daten A in Abhängigkeit von einem Signal auf der Leitung
ODCA ein.
Der als Flip-Flop 234 dargestellte Akkumulator »B« wird mil den Eingabedaten (D//über ein UND-Tor 236
und ein ODER-Tor 238 in Abhängigkeit von einem Signal auf der Leitung NBD geladen. Ebenso wird der
Schaltzustand des Flip-Flops 234 auf den logischen Schaltzustand des Flip-Flops 202 über ein UND-Tor 240
und ein ODER-Tor 238 in Abhängigkeit um einem Signal auf der Leitung I.IlA eingestellt.
Die Alisgabedaten (DO) werden an der Ausgangs
klemme eines UND lores 272 erzeugt, an welchem
Signale der Akkumulatoren »Λ« und »li» anliegen. Die
Ausgabedalcn (DO) sind das logische UND des Schaltzuslandes der beiden Akkumulatoren »A« und
»U«.cl. h. der Clip-Hops 202 und 234.
Der als Akkumulator »E« dargestellte I lip-llop 250
wird mit den Eingabedaten (Dl)über ein UND lor 24b
und ein ODER-Tor 248 m Abhängigkeit um einem
Signal an der Leitung I'I'D geladen. Ebenso und der
Schall zustand lies Clip-Hops 250 auf ilen Scha Ii/list.mil
des Akkumulators A und des Hip-Hops 202 über ein UND Tor 244 und ein ODER- lor 248 in Abhängigkeit
um einem Signal auf der I.eiIung I'I'A eiligesIeilt.
An einem IIND [or 252 hegt ein Signal vom Ausgang
des Akkumulators E, vom Chp-Clop 250 sou ie um da
Leitung M-1 an. weiche ein Signal Im einen Schieiblv
fehl der Ausgabedaten IX) im /wischen- oder Ausgabe-Speicher führt. Das UND-Tor 252 erzeugt das
Schreibausgangssignal WO. wenn der Schaltzustand des
Akkumulators E gleich dem Ansteuerungssignal fur das UND-Tor 252 ist.
An den Hip-Hops 202, 234 und 250 liegen entsprechende l.öschsignale CAI. und Takisignale Cl.K
an.
Da die .Schaltungslogik eine begrenzte Anzahl von Dateneingaben besitzt und nur eine begrenzte Anzahl
von logischen Rechenoperationen durchführen muß. können die Aufgaben des liefehlsdekodieiers und der
logischen Reihenschaltung abwechselnd durch einen einzigen Festwertspeicher ausgeführt werden, wie in
C i g. 9 gezeigt, oder durch zwei kleinere Cesiwenspeieher,
wie sie in Cig. 10 dargestellt sind.
Die Schaltung der C i g. 9 umfaßt einen Befchlsspeichcr
300. sowie die Akkumulatoren »A« 144. »B« 14b und »E« 148. Die Ansteuerung der drei Akkumulatoren
erfolgt durch drei zugeordnete NOR-Tore 302, 304 und 30b. Der Befehlsspeich.cr 300. der ein Ccstwerlspeichr·"
mit ähnlichem Aufbau wie der vorstehend beschriebene Arbeitsspeicher sein kann, erhält einen 4-Bit-Rechencode
vom Arbeitsspeicher 112. die Eingabedaten I)I vom
Eingabespeicher 102. dem Zwischenspeicher lOb oder dem Ausgabespeicher 104 nach Maßgabe des Adresscnfcldcs
des Befehlswortes und der Signale für den Schaltzustand der Akkumulatoren »A« 144. »I?« 14b und
»E« 148. Diese acht Eingabedaten beschreiben zusammen eine bestimmte .Speichersteile im Befchlsspeichcr
300. welcher die einzige Lösung der befohlenen Rechenoperation mit den Eingabedaten und den in den
Akkumulatoren »A«. »B« und »E« nach Bedarf enthält. Das Ausgangssignal des Befehlsspeichers ist ein
7-Bit-Wort für die Lösung der befohlenen Reehenopcration und der entsprechenden Eingabedaten. Durch das
7-Bit-Wort können neue Daten in die Akkumulatoren »A«. »R« bzw. »E« eingelescn werden, andererseits
kann auch das Ergebnis im Zwischenspeicher oder Ausgabespeicher gespeichert werden oder als Signal für
das Programmende austreten. Die ersten vier Bits des 7-Bii-Ausgabewortes des Befehlsspeichers lesen Daten
gemäß dem Eingaberechencode in die Akkumulatoren »A«. »B« oder »E« ein. Das erste Bit auf der
Ausgangsleitung FFD enthält die Lösung der befohlenen Rechnung mit den entsprechenden Eingabedaten
und gelangt an die Eingänge aller drei Akkumulatoren 144, 146 und 148. Das zweite Bit des siebenstelligen
Ausgabewortes gelangt an das Einpangstor des
NOK-t'ors 502. welches ein Signal erzeugt. d;is den
Akkumulator »Λ« ansteuert, wenn das /weile Bit cmc
logische Null isl. In der gleichen Weise gelang! das dnlte
Itil an den Eingang eines NOK-Tors 304. welches ein
Signal zur Ans'eiierung des Akkumulators »I!« erzeugt. >
und das vierte HiI liegt am Eingang des NOK-Tnrs 50h
an. welches uii Signal /iir Ansteiiening des Akkiimula
tors »Ε« erzeugt. Die Signale für die geheim artigen
Schaliziisiande der Akkumulatoren 144, I >h ti net 148
•jclanu'en an den Belehlsspeicher 500 als Eingabedaten '■"
/iiriick. Die I igchnissc der helohlenen Kechenoper.i
Hon mn ilen gegenwärtigen I ingahedaten erscheinen
auf der Aiisgaiigslcilung I)O des Befehlslestwci tspei
chers J(M). und ebenso ersclieinl ein Schreib,iiisgiiugssi
gnal auf der Ausgangsleitiiiig HO. wenn der Kecliencn r>
de bclichlt. dall die l'rgehnisse .ml der l.eniing I)O in
den Zwischenspeicher oder den Ausg ingsspeicher
!•inin-M-hrii'hi'n ivi'i'ili'll siilli-ll l):is Sij>n:il fur il.is
l'rngrammende liegt aiii der I .eilung I (Van.
Das in I ig. 10 ge/eigle Aiisliihrungsbeispicl des '"
Belchlsspeichers isl im (ininde das gleiche wie das der
l'ig. 1I. ausgenommen, da 1.1 hier /wei Speicher einge
set/l sind, nämlich Belchlsspeicher I und Il oiler 508 und
510. Der Belehlsspeicher I gihi ein 4-liii Wort aus. in
welchem die ersten drei Bits die Ausgabeciaien (DO). :·
das .Schieih.iusgabesign.il (WO) ii\\i\ das Signal Im das
l'rogr.mimende (I.Öl') an/eigen. Das vierte HiI wird
nicht verwendet. Auch der lieiehlsspeichcr Il gibt ein
4-Ui ι-Wort :i;is. das über einen Weg an die Akkumulatoren
144, 14h und 148 sowie an die NOK-Tore 502. !04 m
und 50h gelangt, tier dein Wert der ersten wer Hits des
Aiisgabesignals des Uefehlsspeichers 500 vergleichbar
ist. die an den gleichen llauteilen E i g. 4 anliegen.
Da der 4-liit-Rechencode und die \ icr Dateneingaben
eine hervorragende .Speicherstelle liir eine beliebige r.
Eüiiiabekombination bilden, kann das Ausgabewoii als
eine einzige Lösung der f rage programmier! werden. Dieses Verfahren eliminiert die Hausteine der anhand
der I i g. H besprochenen logischen Rechenschaluing auf
ein oder /wei handelsübliche I lalblenerchips mit >«
integrierten Schaltungen, wodurch die Kosten des
I lilfsrechners erheblich herabgesetzt werden.
Die I lauptste.iereinheil 100 enthalt die erforderliehen
Schaltkreise zum Anschluß des Ililfsrechners an die Dalensammelschiene lh. Eine Anleitung erlaubt es dem >">
lachmann. Schnitistellenschaltungen zur Anpassung der jeweiligen Gerate, an die besondere Dalensammelschiene
zu entwerfen. Diese .Schnittstellenschaltungen andern sich mit der Wahl lies numerischen Hauptrechners,
sie sind jedoch genügend bekannt, so daß sie nicht '><
> im einzelnen besprochen werden müssen. Außer der vorstehend beschriebenen Haupiarbeiisweise des Rechners
gibt es vier Hilfsbetriebsarten. weiche die Vielseitigkeit des Hilfsrechners erhöhen und Einrichtungen
zur automatischen Überprüfung der Arbeitsweise ΐϊ
des llilfsrechners durch den Hauptrechner liefern. Die
Hilfsbetriebsarten und ihre Betriebsarteneodenummern
sind wie folgt:
Betriebsart Bezeichnung
00 f iuuptrechenbctriebsarl
01 Hingabe-, Ausgabe- und /wisehenspeicherprüfung
02 Prüfung des Rechenwerks 0.1 Prüfung des Leitwerks
(M !'lulling des Arbeitsspeichers
Die I laiiplivchcnbeinchsai I (K) ist ihr I l.inpilnnk
IUHlS. Il I dl'S V I '! Stellend HU tHl/clll'M i H S J)I ι U lu1 Πι !
I hllsrcchncrs. Wenn der ( ode Im die llciiichs.ut Dl
anliegt, dann hat der I laiipirei liner sowohl I esc 1K
auch Schreihzugrill zum Emgahcspeii her 102. Ans^alu·
speicher 104 und /w ischerispcicher lOh liei ilieser
R,Mi ι,-U.Ht Lull il.M- I l.iunli,·, Im,·! /μ,.ιμ J1.. .li-,_.i
l'eslspeicher mit wahllreiein /iigrill mn vorgegebenen
Daten. 11 es I dann diese Da I en zu π ick in semen S pen her.
wo sie mn den urvprunglii. hen I )aleri ν erglichen w erden.
Diese Betriebsart gestaltet cine I 'iiiersuchiiiig vermine
ter l'ehler in den drei Ecstspeichern mn wahlfreiem
/iigrill des 1 lillsrechners. In der Ben icbs.iri 02 w ird der
\i beitsspeicher des I lillsi echners abgeschaltet, iniil der
11.1 iptreehner kann llelehlsworler clei Keihenfois.'e
nach uberiragen uihI die Ausluhruiig dieser Befehle
durch das Rechenwerk ν ei langen. I 1Hi diese Betriebs,irl
anzuschalten, müssen zuerst vorgegebene l.mgabed.iieii
in den umgäbe- und Zwischenspeicher über eine
normale Betriebsart 00 oder die Bclnchs.ul Dl
eingegeben werden. Nach der Datenübertragung an den
ei lordei liehen Speicher wird ths Signal für die
Betriebsart 02 gegeben, und der I lillsrechner verarbeitet
die vorgegebenen Daten m Abhängigkeit von den
vom Hauptrechner her anliegenden Belehlswoilei n.
Die Ergebnisse gelangen in den Atisgabespeicher 104
und werden von dort aus an ilen Speicher des Haiipirechners übertragen wie in der llaiiptbeiriebsan
Dann werden die im Hauptrechner gespeicherten Ergebnisse mit dün erwarteten Ergebnissen verglichen,
um eine Untersuchung möglicher I ehler in dem
Rechenwerk zu erkennen. Wenn auf Betriebsart 03 geschaltet ist. hat der Hauptrechner Zugriff zum
laufenden Inhalt des Leitwerks. In der Betriebsart 03 wird das Leitwerk seriell fortgeschaltet, um die zwölf
letzten Stellen für die Befehlswortadresse auf jeder Seite zu erzeugen. Diese Adressen gelangen an den
Kernspeicher des Hauptrechners. wo sie mit einem
gleichen durch den Hauptrechner erzeugten Adressensatz verglichen werden, um die Untersuchung erwarteter
i'ehler im Leitwerk einzuleiten. Die vierte
Betriebsart. Betriebsart 04. ist der Arbeitsspeieheraus-/ug.
welcher dem Hauptrechner Zugriff zum Arbeitsspeicher liefen. Diese Betriebsart gestattet es dem
Hauptrechner das im Arbeitsspeicher gespeicherte Programm insgesamt oder in beliebigen Teilen auszulesen.
Hierzu 7HIaIt /.eiclinuiinen
Claims (2)
- Patentansprüche:\. Schaltungsanordnung zur Datenübertragung zwischen der Recheneinheit einer numerischen Steuerung und der zugehörigen Werkzeugmaschine mit ihren Hilfseinrichtungen über eine Schnittstelle, wobei die Recheneinheit aus einem Hauptrechner, der aus den von einem Datenträger über einen Programmleser eingegebenen Sollwertsignalen und den von der Werkzeugmaschine abgetasteten Istwertsignalen und Schaltinformationen die Steuersignale errechnet, und aus einem frei programmierbaren Hilfsrechner besteht, der einen Teil der Rechenaufgaben des Hauptrechners ausführt und der Schnittstelle zugeordnet ist, die über einen Übertragungskanal die Daten in beiden Richtungen zwischen dem Hauptrechner und der Werkzeugmaschine überträgt und die Steuersignale in an die Werkzeugmaschine angepaßte Signale und die isiwertsignaie in eine zum Speichern im Hauptrechner geeignete Form umsetzt, dadurch gekennzeichnet, daß die Schnittstelle (18), der Hauptrechner (14) und der Hilfsrechner (10) an eine gemeinsame Datensammelschienc (16) anschaltbar sind, und der Hilfsrechner eine Hauptsteuereinheit (100) aufweist, die in Abhängigkeit von einem ersten, im Hauptrechner (14) erzeugten Steuersignal die Daten von bestimmten Speicherplätzen des Hauptrechners zu bestimmten Speicherplätzen des Hilfsrechners üi;rträgt und die nach Ausführung aller erforderlichen Operotioner in Abhängigkeit von einem zweiten Steuersignal die Ergebnisse aus den Speicherstellen des Hilfsrech~ers in die Speicherstellen des Hauptrechners zurücküberträgt, der dann die Weitergabe dieser Ergebnisse als Steuersignale an die Werkzeugmaschine b/w. ihre Hilfseinrichtungen durchführt.
- 2.Schaltungsanordnung nach Anspruch !.dadurch gekennzeichnet, daß der Hilfsrechner (10) ein Leitwerk (HO) aufweist, das bei Beendigung eines Datenübertragungsvoigangs von der Hauptstciurcinheit (100) ein Startsignal empfängt und die Ausgabe einer Reihe von Befehlswörtern in einer bestimmten Reihenfolge aus einem Arbeitsspeicher (108) veranlaßt, wobei jedes Befehlswort einen Rechenkoile für die Operation im Rechenwerk (112) und ein Adrcssenfeld für die Zuordnung zu einer bestimmten Speichcrstelle in I.in- oder Ausgabespeichern (102, 104) für die Datensammelschienc (16) oder einem Zwischenspeicher (106) aufweist, in den Zwischenergebnisse des Rechenwerks (112) speicherbar sind.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/634,299 US4034354A (en) | 1975-11-21 | 1975-11-21 | Programmable interface controller for numerical machine systems |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2652706A1 DE2652706A1 (de) | 1977-05-26 |
DE2652706B2 true DE2652706B2 (de) | 1979-11-08 |
Family
ID=24543229
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2652706A Withdrawn DE2652706B2 (de) | 1975-11-21 | 1976-11-19 | Schaltungsanordnung zur Datenübertragung zwischen der Recheneinheit einer numerischen Steuerung und der zugehörigen Werkzeugmaschine |
Country Status (5)
Country | Link |
---|---|
US (1) | US4034354A (de) |
JP (1) | JPS5264849A (de) |
DE (1) | DE2652706B2 (de) |
FR (1) | FR2332564A1 (de) |
GB (1) | GB1547640A (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3145894A1 (de) * | 1981-11-19 | 1983-05-26 | Maccon GmbH, 8000 München | Programmsteuereinrichtung fuer motorische antriebe beispielsweise von werkzeugmaschinen |
Families Citing this family (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4122519A (en) * | 1976-12-14 | 1978-10-24 | Allen-Bradley Company | Data handling module for programmable controller |
US4165534A (en) * | 1977-04-25 | 1979-08-21 | Allen-Bradley Company | Digital control system with Boolean processor |
US4115859A (en) * | 1977-06-30 | 1978-09-19 | Dynamics Research Corporation | Back gauge controller |
US4314334A (en) * | 1977-08-30 | 1982-02-02 | Xerox Corporation | Serial data communication system having simplex/duplex interface |
JPS6016664B2 (ja) * | 1977-10-28 | 1985-04-26 | 豊田工機株式会社 | デ−タ転送装置 |
JPS54114687A (en) * | 1978-02-27 | 1979-09-06 | Toyoda Mach Works Ltd | Sequence controller |
US4200915A (en) * | 1978-04-05 | 1980-04-29 | Allen-Bradley Company | Program loader for programmable controller |
US4215397A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Automatic end-of-scan control system for a programmable process controller with expandable memory |
US4215395A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Dual microprocessor intelligent programmable process control system |
US4215398A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Dual microprocessor intelligent programmable process control system with communication link |
US4215396A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Intelligent programmable process control system |
US4215399A (en) * | 1978-08-24 | 1980-07-29 | Texas Instruments Incorporated | Special function control system for a dual microprocessor programmable process control system |
US4228495A (en) * | 1978-12-19 | 1980-10-14 | Allen-Bradley Company | Multiprocessor numerical control system |
CH636459A5 (fr) * | 1979-12-27 | 1983-05-31 | Roger Maurer | Installation comportant plusieurs machines-outils a commande numerique. |
US4306288A (en) * | 1980-01-28 | 1981-12-15 | Nippon Electric Co., Ltd. | Data processing system with a plurality of processors |
JPS56108109A (en) * | 1980-02-01 | 1981-08-27 | Fanuc Ltd | Programmable sequence controller |
JPS56110104A (en) * | 1980-02-01 | 1981-09-01 | Fanuc Ltd | Programmable sequence controller |
US4314329A (en) * | 1980-02-04 | 1982-02-02 | Cincinnati Milacron Inc. | Method and apparatus for using a computer numerical control to control a machine cycle of operation |
JPS57191703A (en) * | 1981-05-20 | 1982-11-25 | Fanuc Ltd | Sequence controller |
JPS5851306A (ja) * | 1981-09-22 | 1983-03-26 | Fanuc Ltd | 数値制御装置 |
US4513379A (en) * | 1982-09-07 | 1985-04-23 | General Electric Company | Customization window for a computer numerical control system |
US5187656A (en) * | 1984-12-25 | 1993-02-16 | Fanuc Ltd. | Servomotor drive control system |
JPH0695290B2 (ja) * | 1987-02-21 | 1994-11-24 | フアナツク株式会社 | 数値制御装置におけるインターフェイス方法 |
US4888726A (en) * | 1987-04-22 | 1989-12-19 | Allen-Bradley Company. Inc. | Distributed processing in a cluster of industrial controls linked by a communications network |
US5291489A (en) * | 1987-11-13 | 1994-03-01 | Dsc Communications Corporation | Interprocessor switching network |
US4949299A (en) * | 1987-12-04 | 1990-08-14 | Allen-Bradley Company, Inc. | Industrial control communication network and method |
US5111423A (en) * | 1988-07-21 | 1992-05-05 | Altera Corporation | Programmable interface for computer system peripheral circuit card |
US5175862A (en) * | 1989-12-29 | 1992-12-29 | Supercomputer Systems Limited Partnership | Method and apparatus for a special purpose arithmetic boolean unit |
US5696917A (en) * | 1994-06-03 | 1997-12-09 | Intel Corporation | Method and apparatus for performing burst read operations in an asynchronous nonvolatile memory |
JP3115237B2 (ja) * | 1996-09-03 | 2000-12-04 | 株式会社東芝 | 制御プログラム作成装置及び制御プログラム作成方法 |
DE102007004423A1 (de) * | 2007-01-23 | 2008-07-31 | Carl Zeiss Industrielle Messtechnik Gmbh | Steuerung eines Betriebes eines Koordinatenmessgerätes |
CN100517144C (zh) * | 2007-10-26 | 2009-07-22 | 华中科技大学 | 分布式开放体系结构的数控系统 |
CN102650868A (zh) * | 2012-05-07 | 2012-08-29 | 南通恒力重工机械有限公司 | 用可编程计算机控制器控制的卷板机的控制机构 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3816723A (en) * | 1968-07-12 | 1974-06-11 | Houdaille Industries Inc | Machine tool data system and method |
US3668653A (en) * | 1968-10-22 | 1972-06-06 | Sundstrad Corp | Control system |
US3741246A (en) * | 1970-10-14 | 1973-06-26 | Westinghouse Electric Corp | Steam turbine system with digital computer position control having improved automatic manuel interaction |
US3821526A (en) * | 1971-06-29 | 1974-06-28 | Midland Ind Computing | Textile machines |
AU466192B2 (en) * | 1971-07-22 | 1975-10-23 | Tokyo Shibaura Electric Co. Suz | Sequence controller |
US3701113A (en) * | 1971-08-13 | 1972-10-24 | Digital Equipment Corp | Analyzer for sequencer controller |
US3881172A (en) * | 1971-12-01 | 1975-04-29 | Struthers Dunn | Process control computer |
US3731280A (en) * | 1972-03-16 | 1973-05-01 | Varisystems Corp | Programmable controller |
US3753243A (en) * | 1972-04-20 | 1973-08-14 | Digital Equipment Corp | Programmable machine controller |
US3810104A (en) * | 1972-07-31 | 1974-05-07 | Allen Bradley Co | Programmable magnetics for a numerical control system |
US3827030A (en) * | 1973-01-29 | 1974-07-30 | Gulf & Western Industries | Programmable controller using a random access memory |
US3875391A (en) * | 1973-11-02 | 1975-04-01 | Raytheon Co | Pipeline signal processor |
US3959755A (en) * | 1974-12-13 | 1976-05-25 | Airpax Electronics Incorporated | Circuit breaker with improved delay |
-
1975
- 1975-11-21 US US05/634,299 patent/US4034354A/en not_active Expired - Lifetime
-
1976
- 1976-10-28 GB GB44847/76A patent/GB1547640A/en not_active Expired
- 1976-11-19 JP JP51138548A patent/JPS5264849A/ja active Pending
- 1976-11-19 FR FR7634906A patent/FR2332564A1/fr active Granted
- 1976-11-19 DE DE2652706A patent/DE2652706B2/de not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3145894A1 (de) * | 1981-11-19 | 1983-05-26 | Maccon GmbH, 8000 München | Programmsteuereinrichtung fuer motorische antriebe beispielsweise von werkzeugmaschinen |
Also Published As
Publication number | Publication date |
---|---|
GB1547640A (en) | 1979-06-27 |
DE2652706A1 (de) | 1977-05-26 |
FR2332564B1 (de) | 1979-03-02 |
FR2332564A1 (fr) | 1977-06-17 |
US4034354A (en) | 1977-07-05 |
JPS5264849A (en) | 1977-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2652706B2 (de) | Schaltungsanordnung zur Datenübertragung zwischen der Recheneinheit einer numerischen Steuerung und der zugehörigen Werkzeugmaschine | |
DE2339636C2 (de) | Einrichtung zur Adressierung eines schreibbaren Mikroprogrammspeichers | |
DE1499193C3 (de) | Speicher-Adressierschaltung | |
DE2744531C2 (de) | Anordnung zur Auswahl von Unterbrechnungsprogrammen in einer Datenverarbeitungsanlage | |
DE2641741A1 (de) | Rechnersystem aus mehreren miteinander verbundenen und zusammenwirkenden einzelrechnern | |
DE2318069C2 (de) | Mikroprogrammierte Rechenanlage mit Erweiterung von Steuerfunktionen mittels festverdrahteter logischer Matrix | |
DE2813128A1 (de) | Mikroprogrammspeicher | |
DE2751097A1 (de) | Triggerschaltungseinheit | |
DE2302074A1 (de) | Speicherschutzanordnung in einem multiprozessorsystem | |
DE2432608A1 (de) | Speicheranordnung fuer datenverarbeitungseinrichtungen | |
DE1499206B2 (de) | Rechenanlage | |
DE2433436A1 (de) | Verfahren und anordnung zum mehrfachverzweigen des programms in einem digitalen computer | |
DE2603555C2 (de) | Informationsverarbeitungssystem | |
DE1499191B2 (de) | Elektronische einrichtung fuer eine datenverarbeitungsanlage | |
DE1799012C3 (de) | Registereinrichtung zur Erleichterung des Wechsels von Teilprogrammen und Teilprogrammschritten in einem elektronischen Rechner | |
DE1774421B1 (de) | Mehrprogramm datenverarbeitungsanlage | |
EP0009625A2 (de) | Datentransferschalter mit assoziativer Adressauswahl in einem virtuellen Speicher | |
DE1549435A1 (de) | Datenverarbeitungsanlage | |
DE1549422B2 (de) | Datenverarbeitungsanlage mit variabel vorwaehlbarer wortlaenge | |
DE2713068A1 (de) | Sequentielle datenverarbeitungsanlage | |
DE1276375B (de) | Speichereinrichtung | |
DE1806464A1 (de) | Adressengenerator fuer einen Digitalrechner | |
DE3931505A1 (de) | Datenverarbeitungsanlage | |
DE1474090B2 (de) | Datenverarbeitungsanlage | |
DE1524211B2 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8227 | New person/name/address of the applicant |
Free format text: DYNAPATH SYSTEMS, INC., DETROIT, MICH., US |
|
8228 | New agent |
Free format text: HAUCK, H., DIPL.-ING. DIPL.-WIRTSCH.-ING., 8000 MUENCHEN SCHMITZ, W., DIPL.-PHYS. GRAALFS, E., DIPL.-ING., 2000 HAMBURG WEHNERT, W., DIPL.-ING., 8000 MUENCHEN DOERING, W., DIPL.-WIRTSCH.-ING. DR.-ING., PAT.-ANW., 4000 DUESSELDORF |
|
8230 | Patent withdrawn |