DE2654979A1 - Verfahren zur herstellung einer halbleitervorrichtung - Google Patents

Verfahren zur herstellung einer halbleitervorrichtung

Info

Publication number
DE2654979A1
DE2654979A1 DE19762654979 DE2654979A DE2654979A1 DE 2654979 A1 DE2654979 A1 DE 2654979A1 DE 19762654979 DE19762654979 DE 19762654979 DE 2654979 A DE2654979 A DE 2654979A DE 2654979 A1 DE2654979 A1 DE 2654979A1
Authority
DE
Germany
Prior art keywords
film
silicon dioxide
phosphorus
silicon
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762654979
Other languages
English (en)
Other versions
DE2654979C3 (de
DE2654979B2 (de
Inventor
Takashi Ajima
Kiyoshi Takaoki
Toshio Yonezawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2654979A1 publication Critical patent/DE2654979A1/de
Publication of DE2654979B2 publication Critical patent/DE2654979B2/de
Application granted granted Critical
Publication of DE2654979C3 publication Critical patent/DE2654979C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
    • H01L21/32132—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/911—Differential oxidation and etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Description

Kenkel, Kern, Feiler & Hänzel Patentanwälte
-7*
Möhlstraße D-8000 München
Tokyo Shibaura Electric Co., Ltd. Tel,089/982085-87
Kawasaki-shi-j Japan Telex: 0529802 hnkld
Telegramme: ellipsoid
-3, Dez.. 1976
Verfahren zur Herstellung einer Halbleitervorrichtung
Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere einer solchen mit geringer Rausch- oder Störsignalerzeugung und hoher Aushaltespannung.
Haloleitervorrichtungen, wie Transistoren, Dioden, integrierte Schaltkreise und Thyristoren, werden bekanntlich durch verschiedene Verfahrensschritte hergestellt, z.B. durch Bildung einer epitaxialen Schicht auf der Oberfläche eines Halbleitersubstrats, Maskenfilmbildung, Fremdatomdotierung, Isolierfilmbildung, Photoätzung, Metallablagerung, Elektrodenausbildung usw. Bei der Herstellung beispielsweise eines integrierten Schaltkreis- bzw. IC-Transistors wird zunächst eine Epitaxialschicht auf einem Halbleitersubstrat, etwa einem Siliziumsubstrat, mit einer im voraus ausgebildeten, eingelassenen oder eingelagerten Schicht ausgebildet, worauf ein Maskenfilm im allgemeinen aus Siliziumdioxid ausgebildet wird. Hierauf werden vorbestimmte Abschnitte des Maskenfilms durch Photoätzung abgetragen, und es werden die vorgesehenen Fremdatome zur Bildung von
709824/076?
Trennbereichen eindotiert. Die Vorgänge der Si liziumdioxid-Maskenfilmbi!dung und des Photoätzens werden wiederholt, um einmal Basis-Fremdatome und zum anderen Emitter-Fremdatome zu dotieren. Schließlich wird ein Siliziumdioxid-Isolierfilm gebildet, worauf eine Metallaufdampfung und das anschließende Photoätzen der Metallschicht zum Zweck der denanbringung und der Verdrahtung folgen, so daß ein sog. IC-Transistor hergestellt wird.
Der Siliziumdioxidfilm wirkt dabei sowohl als Maskenfilm oder -schicht als auch als Isolierfilm oder -schicht, weshalb die nach dem bisher üblichen Verfahren hergestellten Halbleitervorrichtungen die bei den Fertigungsvorgängen als Maske dienenden Siliziumdioxidfilme behalten. Dabei ist darauf hinzuweisen, daß diese Maskenfilme im Verlauf der Fertigung der Halbleitervorrichtung mehrfach einer Wärmebehandlung unterworfen werden. Infolgedessen enthalten diese Filme unweigerlich eine erhebliche Menge an unterwünschten Metallalkali-Verunreinigungen, typischerweise Natriumionen, die hauptsächlich von einem beim Erwärmungsvorgang usw. benutzten Wärmeverteilerrohr herrühren. Diese unerwünschten Verunreinigungen neigen zur Bildung von Kanälen (channels) im Kollektor- und im Basis-Bereich der hergestellten Halbleitervorrichtung, was zum Fließen eines großen Erzeugungs-Rekombinationsstroms führt. Hierdurch wird das 1/f-Rauschen vergrößert, während die zwischen Kollektor und Basis bzw. Kollektor und Emitter auszuhaltenden Spannungen vermindert werden.
Aufgabe der Erfindung ist damit die Schaffung eines Verfahrens zur Herstellung einer Halbleitervorrichtung, die durch unerwünschte Verunreinigungen (Fremdatome) weniger stark beeinflußbar ist.
709824/0767
Diese Halbleitervorrichtung soll dabei nur ein geringes Rausch- oder Störsignal erzeugen und eine hohe Aushaltespannung besitzen, d.h. eine hohe Spannung aushalten könneo.
Diese Aufgabe wird bei einem Verfahren zur Herstellung einer Halbleitervorrichtung erfindungsgemäß dadurch gelöst, daß zunächst alle in einer oder in mehreren vorhergehenden Verfahrensstufen bei der Herstellung der gewünschten Halbleiterbereiche in einem HalbleitersuDstrat verwendeten Maskenfilme abgetragen werden und dadurch die Gesamtoberfläche des Halbleitersubstrats freigelegt wird, daß sodann auf der freigelegten Substratoberfläche ein erster Isolierfilm ausgebildet wird, daß auf der Oberfläche des ersten Isolierfilms unter Festlegung von bedeckten und unbedeckten Bereichen an vorbestimmten Stellen des ersten Isolierfilms auf dessen Oberfläche selektiv ein polykristalliner Siliziumfilm hergestellt wird und daß auf den unbedeckten Bereichen des" ersten Isolierfilms unter Heranziehung des polykristallinen Films als Maske selektiv ein zweiter Isolierfilm ausgebildet wird.
Dem polykristallinen Siliziumfilm wird dabei eine verbesserte Passivierwirkung verliehen, wenn er mit Phosphor oder einer Kombination von Phosphor und Arsen dotiert wird.
Im folgenden sind bevorzugte Ausflihrungsbeispieie der Erfindung anhand der beigefügten Zeichnung näher erläutert. Es zeigen:
709824/0767
- Jr -
AO
Fig. IA bis IH Schnittansichten zur Darstellung der Verfahrensschritte bei der Herstellung eines Halbleiterelements gemäß einer Ausführungsform der Erfindung»
Fig. 2 eine graphische Darstellung der Störsignalerzeu-
gungszustände bei einem nach dem erfindungsgemäßen Verfahren hergestellten Transistor und einem Transistor gemäß dem Stand der Technik und
Fig. 3 eine graphische Darstellung der Aushaltespannungen zwischen Kollektor und Emitter einerseits bei dem nach dem erfindungsgemäßen Verfahren hergestellten Transistor und andererseits beim Transistor gemäß dem Stand der Technik.
Nachstehend ist ein AusfUhrungsbeispiel der Erfindung im einzelnen beschrieben. Fig.. IA zeigt einen Abschnitt 10 einer integrierten Halbleiter- bzw. IC-Vorrichtung, in welchem die gewünschten Fremdatom- bzw. Dotierungsbereiche nach einem üblichen Verfahren ausgebildet sind. Insbesondere wird der Abschnitt 10 wie folgt gebildet: Zunächst wird eine epitaxiale n-Typ-Schicht 3 auf einem Siliziumplättchen 1 ausgebildet, in welchem eingelassene η -Schichten 2 ausgebildet sind.Anschließend wird durch Oxydation ein Siliziumdioxidfilm auf der Epitaxialschicht 3 ausgebildet und durch Photoätzen unter Ausbildung einer Maske selektiv abgetragen , worauf p-Typ-Fremdatome zur Bildung von Trennbereichen 4 in die Epitaxialschicht 3 eindotiert werden. Die Verfahrensschritte der Siliziumdioxidfilmbildung und des Photo-
709824/0767
ätzens werden unter Dotierung mit p-Fremdatomen'wiederhol t, um einen Basisbereich 5 und gleichzeitig einen Widerstandsbereich 6 herzustellen. Die genannten Verfahrensschritte werden hierauf erneut unter Dotierung mit n-Fremdatomen wiederholt, um einen Emitterbereich 7 herzustellen. Auf diese Weise wird der Abschnitt 10 einer IC-Vorrichtung erhalten, der einen Siliziumdioxidfilm 8 aufweist, welcher aus den bei den Fremdatom-Dotierungsschritten benutzten Masken auf der Oberfläche der Epitaxialschicht 3 (Fig. IA) besteht.
Erfindungsgemäß wird nun der Maskenfilm 8 mittels einer Ätzlösung, etwa einem Gemisch aus Salzsäure, Schwefelsäure und Essigsäure oder einer verdünnten Fluorwasserstoffsäure, oder durch Plasmaätzung unter Verwendung von Tetrafluormethan oder dgl. vollständig abgetragen, so daß gemäß Fig. IB die Oberfläche 9 des Halbleitersubstrats freigelegt wird. Der Ausdruck "Halbleitersubstrat" bezieht sich hierbei auf den Abschnitt, z.B. die Epitaxialschicht 3 oder das Halbleiterplättchen, der eine Oberfläche besitzt, auf welcher schließlich ein Isolierfilm ausgebildet werden soll.
Gemäß Fig. IC wird auf der so freigelegten Oberfläche 9 des Halbleitersubstrats ein erster Isolierfilm 11 ausgebildet. Vorzugsweise wird dieser Isolierfilm 11 aus Siliziumdioxid hergestellt, das durch Oxydation des Substrats beim Erhitzen desselben in einem Mischgasstrom mit gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung, wie Chlorwasserstoff oder Trichloräthylen, erzeugt wird, üblicherweise erfolgt das Erwärmen
709824/0767
während 30 min auf eine Temperatur von etwa 10000C,wodurch ein Siliziumdioxidfilm mit einer Dicke von ungefähr 1500 Ä gebildet wird. Der auf diese Weise hergestellte Oxidfilm besitzt eine auffallend geringe Häufigkeit von Feinlöchern (pin holes), und er enthält keinerlei Natriumionen. Aus diesem Grund ist es äußerst unwahrscheinlich, daß in dem vom Isolierfilm 11 bedeckten Basis- oder Kollektorbereich Kanäle entstehen können.
Danach wird gemäß Fig. ID auf der gesamten Oberfläche des Isolierfilms 11 ein polykristalliner Silizium- bzw. poly-Si-Film 12 ausgebildet. Vorzugsweise erfolgt die Ausbildung des poly-Si-Fi Ims 12 durch thermische Zersetzung von Monosilan (SiH4). Der poly-Si-Film 12 wird im allgemeinen mit einer Dicke von etwa 8000 8 ausgebildet.
Der auf diese Weise hergestellte poly-Si-Film 12 wird durch Photoätzen oder Plasmaätzen selektiv abgetragen, so daß ein poly-Si-Film 12a selektiv auf denjenigen Abschnitten des Isolierfilms 11 gebildet wird, unter denen gemäß Fig. IE die Trennbereiche 4, der Basisbereich 5, der Emitterbereich 7 und der Widerstandsbereich 6 vorgesehen sind. Für das Photoätzen wird eine Ätzlösung aus Fluorwasserstoffsäure, Salpetersäure, Essigsäure und Jod bevorzugt. Wenn dagegen die selektive Abtragung des poly-Si-FiIms 12 durch Plasmaätzen erfolgt, wird vorzugsweise Tetrafluormethan (CF.) benutzt.
709824/0767
Hierauf wird über den freigelegten Abschnitten des Siliziumdioxidfilms 11 und des poly-Si-FiIms 12a gemäß Fig. IF ein zweiter Isolierfilm 13 hergestellt. Dabei kann die Anordnung vorzugsweise so getroffen sein, daß die über dem poly-Si-FiIm 12a gebildeten Abschnitte des zweiten Isolierfilms dicker sind als die Abschnitte über den freigelegten Bereichen des ersten Siliziumdioxidfilms 11. Die Bedingungen zur Gewährleistung dieser Anordnung dürften dem Fachmann auf diesem Gebiet geläufig sein. Beispielsweise erfolgt eine zweistündige Erhitzung bei etwa HOO0C in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung, wie Chlorwasserstoff oder Trichlorethylen. Bei dieser Wärmebehandlung kann ein etwa 5000 8 dicker Siliziumdioxidfilm 13a über dem poly-Si-Film 12 und gleichzeitig ein etwa 4000 Ä dicker Siliziumdioxidfilm 13 b über dem freigelegten Bereich des Siliziumdioxidfilms 11 ausgebildet werden. Dabei ist wichtig zu beachten, daß der Bereich unter dem poly-Si-Film 12a durch diese Wäremebehandlung nicht oxidiert wird, während der Bereich unter dem freigelegten Siliziumdioxidfilm 11 oxydiert wird. Die Wärmebehandlung ermöglicht damit eine selektive Oxydation, bei welcher der poly-Si-Film 12a als Maske wirkt. Der Siliziumdioxidfilm wird durch diese selektive Oxydation auch unter den freigelegten Abschnitten des ersten Isolierfilms 11, äjn. im Kollektorbereich, ausgebildet.
709824/0767
Das Vorhandensein des Siliziumdioxidfilms im Kollektorbereich dient zur Verhinderung einer Kanalbildung, die anderenfalls durch eine Verringerung der Fremdatomkonzentration um die Oberfläche des Basisbereichs 5 herum hervorgerufen werden würde. Außerdem können durch die selektive Oxydation lokale Widerstandsschwankungen des Widerstandsbereichs 6 verhindert werden.
Weiterhin wird durch das Vorhandensein des vergleichsweise dicken Siliziumdioxidfilms 13b am Kollektorbereich eine Umkehrung oder Inversion (Umpolung) des Kollektorbereichs verhindert, die anderenfalls durch die Spannung der für den Betrieb des Halbleiterelements verwendeten Stromquelle hervorgerufen werden würde,
Fig. 16 zeigt einen mit Phosphor oder einem Gemisch aus Phosphor und Arsen dotierten Siliziumdioxidfilm 14. Der eine Dicke von etwa 3000 Ä besitzende Film 14 wird durch chemisches Aufdampfen gebildet, d.h. durch Oxydieren von iMonosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen. Es ist darauf hinzuweisen, daß durch das Dotieren mit Phosphor oder Phosphor-Arsen die Passivierwirkung des Siliziumdioxidfilms verbessert wird. Mit Phosphor wird üblicherweise in einer Konzen-
OfI OI O
tration von 8 χ 10* bis 2 χ 10 Atome/cm dotiert. Mit Arsen kann bis zur gleichen Konzentration dotiert werden.
Nach der Ausbildung des dotierten Films 14 erfolgt ein Anlassen oder Glühen für etwa 10 min bei etwa 100O0C in einer oxydierenden oder nicht-oxydierenden Atmosphäre,
709824/0767
worauf die unerwünschten Verunreinigungen oder Fremdatome durch Waschen mit Phosphorylchlorid (POCl3) entfernt werden. Schließlich werden die Siliziumdioxidfilme selektiv weggeätzt, um vorbestimmte Abschnitte des Halbleitersubstrats freizulegen. Danach wird eine Metallschicht, etwa eine Aluminiumschicht, aufgedampft, und eine Elektrode 15 gemäß Fig. IH wird durch selektives Photoätzen der Metallschicht ausgebildet.
ßeim beschriebenen Ausführungsbeispiel wird der poly-Si-FiIm 12 durch thermische Zersetzung von SiH4 gebildet. Wenn diese thermische Zersetzung in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen durchgeführt wird, ist der erhaltene poly-Si-Film mit Phosphor bzw. Phosphor und Arsen dotiert, wodurch die Passivierungswirkung des poly-Si-Fi Ims weiter verbessert wird. Die Dotierung mit Phosphor und Arsen erfolgt in der vorher angegebenen Konzentration.
Fig. 2 veranschaulicht den Rausch- oder Störsignalerzeugungszustand einmal eines nach dem erfindungsgemäßen Verfahren hergestellten Transistors und zum anderen eines Transistors gemäß dem Stand der Technik, d.h. eines solchen, der noch den bei der Formung der Halbleiterbereiche als Maske benutzten Siliziumdioxidfilm trägt. In Fig. 2 sind auf der Ordinate der Störsignalfaktor NF in dB und auf der Abszisse die Frequenz in Hz aufgetragen. Die ausgezogene Linie bezieht sich auf die Erfindung und die gestrichelte Linie auf den
709824/0767
AIo
Stand der Technik. Die in Fig. 2 ausgewerteten Werte wurde unter folgenden Bedingungen erhalten: Kollektorstrom I£ = 100 ,uA; Spannung zwischen Kollektor und Emitter (VCE) = 3 V und Signalquellenwiderstand Rg = 1 kil. Fig. 2 läßt einen deutlichen Vorteil der Erfindung gegenüber dem Stand der Technik in ßezug auf die 1/f-Störsignalerzeugung erkennen.
Fig. 3 verdeutlicht die Beziehung zwischen dem Stromverstärkungsfaktor β und der Aushaltespannung VpEQ zwischen Kollektor und Emitter, d.h. der zwischen letzteren auszuhaltenden Spannung, zum einen für den nach dem erfindungsgemäßen Verfahren hergestellten Transistor und zum anderen für den Transistor gemäß dem Stand der Technik. Dabei bezieht sich die ausgezogene Linie auf die Erfindung und die gestrichelte Linie auf den Stand der Technik, Fig. 3 zeigt deutlich, daß der erfindungsgemäß hergestellte Transistor eine merklich höhere Aushaltespannung VCEq besitzt als der nach dem bisher üblichen Verfahren hergestellte Transistor. Hieraus folgt, daß der erfindungsgeraäß hergestellte Transistor nur einen bemerkenwert niedrigen Fluß eines Erzeugungs-Rekombinationsstroms auf der Oberfläche des Halbleiterbereichs zuläßt, und zwar verglichen mit dem nach dem Stand der Technik hergestellten Transistor.
Wie vorstehend erläutert, umfaßt das erfindungsgemäße Verfahren die Verfahrensschritte der Ausbildung eines reinen Oxidfilms auf der Oberfläche eines Halbleitersubstrats, in welchem die gewünschten Halbleiterbereiche
709824/0767
im voraus ausgebildet worden sind» und der selektiven Oxydation eines vorbestimmten Abschnitts des Halbleitersubstrats unter Benutzung eines polykristallinen Siliziumfilms bzw. poly-Si-Fi Ims als Maske. Eine auf diese Weise hergestellte Halbleitervorrichtung vermag ein nur niedriges Störsignal zu erzeugen» und sie kann eine auffällig hohe Aushaltespannung besitzen.
Das vorstehend beschriebene Ausführungsbeispiel erläutert die Anwendung der Erfindung auf die Herstellung eines Transistors in einer integrierten Schaltkreisbzw. IC-Vorrichtung. Die Erfindung ist jedoch weitgehend auf die Herstellung von Halbleitervorrichtungen, beispiels weise u.a. von Dioden, Thyristoren, FETs usw., anwendbar.
709824/0767

Claims (23)

  1. :«*nkel. Kern, Feiler & Hänzel Patentanwälte
    Möhlstraße Tokyo Shibaura Electric Co., Ltd. D-8000München80
    Kawasaki -shi. Japan iSSSSäSS
    Telegramme: ellipsoid
    »3. 062=1976
    PATENTANSPRÜCHE
    Verfahren zur Herstellung einer Halbleitervorrichtung, dadurch gekennzei chnet, daß zunächst alle in einer oder in mehreren vorhergehenden Verfahrensstufen bei der Herstellung der gewünschten Halbleiterbereiche in einem Halbleitersubstrat verwendeten Maskenfilme abgetragen werden und dadurch die Gesamtoberfläche des Halbleitersubstrats freigelegt wird, daß sodann auf der freigelegten Substratoberfläche ein erster Isolierfilm ausgebildet wird, daß auf der Oberfläche des ersten Isolierfilms unter Festlegung von bedeckten und unbedeckten Bereichen an vorbestimmten Stellen des ersten Isolierfilms auf dessen Oberfläche selektiv ein polykristalliner Siliziumfilm hergestellt wird und daß auf den unbedeckten Bereichen des ersten Isolierfilms unter Heranziehung des polykristallinen Films als Maske selektiv ein zweiter Isolierfilm ausgebildet wird.
    709824/0787
  2. 2. Verfahren nach Anspruch I1 dadurch gekennzeichnet, daß ein Halbleitersuostrat aus Silizium verwendet wird.
  3. 3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der selektiv ausgebildete polykristalline Siliziumfilm in der Weise hergestellt wird, daß auf der Gesamtoberflache des ersten Isolierfilms ein durchgehender polykristalliner SiliziumfiIm durch chemisches Aufdampfen mittels thermischer Zersetzung von Monosilan ausgebildet wird und vorbestimmte Bereiche des durchgehenden Films durch Ätzen selektiv abgetragen werden.
  4. 4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die thermische Zersetzung von Monosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor" und Arsen durchgeführt wird.
  5. 5. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der erste Isolierfilm aus Siliziumdioxid hergestellt wird.
  6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der Siliziumdioxidfilm durch Erhitzen des Halbleitersubstrats in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung hergestellt wird,
  7. 7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß als halogenhaltige Verbindung Chlorwasserstoff oder Trichloräthylen verwendet wird.
    709824/0787
  8. 8. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Isolierfilm aus Siliziumdioxid hergestellt wird.
  9. 9. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß der zweite Isolierfilm aus Siliziumdioxid hergestellt wird, das durch Erhitzen des Halbleitersubstrats in einer oxydierenden Atmosphäre gebildet wird, wobei sich der zweite Isolierfilm in die unter den unbedeckten Bereichen des ersten Isolierfilms gelegenen Abschnitte und über den selektiv ausgebildeten polykristallinen Siliziumfilm erstreckt.
  10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß der zweite Isolierfilm auf dem selektiv ausgebildeten polykristallinen Siliziumfilm dicker ist als auf den unbedeckten Bereichen des ersten Isolierfilms.
  11. 11. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß als oxydierende Atmosphäre ein Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung benutzt wird«
  12. 12. Verfahren nach Anspruch 11, dadurch g e k e η η zei chnet, daß als halogenhaltige Verbindung Chlorwasserstoff oder Trichloräthylen verwendet wird.
    709824/076?
  13. 13. Verfahren zur Herstellung einer Halbleitervorrichtung, insbesondere nach einem der vorangehenden Ansprüche, dadurch gekennzei chnet, daß zunächst alle in einer oder mehreren vorhergehenden Verfahrensstufen bei der Herstellung gewünschter Halbleiterbereiche in einem Silizium-Halbleitersubstrat verwendeten Maskenfilme abgetragen werden und dadurch die Gesamtoberfläche des Halbleitersubstrats freigelegt wird, daß das Silizium-Halbleitersubstrat sodann in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung erhitzt wird, um auf der freigelegten Oberfläche des Silizium-Halbleitersubstrats einen ersten Siliziumdioxidfilm auszubilden, daß durch thermische Zersetzung von Monosilan ein polykristalliner Siliziumfilm auf der Oberfläche des ersten Siliziumdioxidfilms ausgebildet wird, daß der polykristalline Siliziumfilm unter Zurücklassung vorbestimmter Abschnitte desselben selektiv geätzt wird, so daß der erste Siliziumdioxidfilm an vorbestimmten Stellen bedeckte und unbedeckte Bereiche erhält, daß das Silizium-Halbleitersubstrat in einem Mischgasstrom aus gasförmigem Wasserstoff, gasförmigem Sauerstoff und einem Gas einer halogenhaltigen Verbindung erhitzt und dadurch auf den unbedeckten Bereichen des ersten Siliziumdioxidfilms sowie auf dem verbliebenen polykristallinen Siliziumfilm ein zweiter Siliziumdioxidfilm ausgebildet wird, der sich unter den unbedeckten Bereichen des ersten Siliziumdioxidfilms in das Silizium-Halbleitersubstrat erstreckt, und daß durch Oxydieren von Monosilan in Gegenwart von Phosphor oder eines Gemisches aus Phosphor
    709824/0767
    -S-
    und Arsen ein dritter, mit Phosphor oder einem Gemisch aus Phosphor und Arsen dotierter Siliziumdioxidfilm über dem zweiten Siliziumdioxidfilm ausgebildet wird.
  14. 14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß die thermische Zersetzung des Monosilans in Gegenwart von Phosphor oder eines Gemisches aus Phosphor und Arsen durchgeführt wird.
  15. 15. Verfahren nach Anspruch 13, dadurch g e k e η η η-zeichnet, daß die Halbleitervorrichtung ein Transistor mit Kollektor-, Basis- und Emitterbereichen i st.
  16. 16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß der erste Siliziumdioxidfilm etwa 1500 Ä dick ist.
  17. 17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, daß der zurückgebliebene polykristalline Siliziumfilm auf den Abschnitten des ersten Siliziumdioxidfilms angeordnet ist, welche den ßasis- und Emitterbereichen entsprechen, und daß er eine Dicke von etwa 8000 Ä besitzt.
  18. 18. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß der zweite Siliziumdioxidfilm auf den unbedeckten Bereichen des ersten Si lizi unidioxi d· films etwa 4000 8 und auf dem verbliebenen polykristallinen Siliziumfilm etwa 5000 8 dick ist.
    709824/0787
  19. 19. Halbleitervorrichtung, gekennzei chnet durch ein Halbleitersubstrat mit darin ausgebildeten gewünschten Halbleiterbereichen und durch ein auf dem Substrat ausgebildetes und eine Oberfläche besitzendes Isoliermedium, das einen polykristallinen Siliziumfilm aufweist.
  20. 20. Vorrichtung nach Anspruch 19, dadurch gekennzeichnet, daß das Substrat aus Silizium besteht.
  21. 21. Vorrichtung nach Anspruch 20, dadurch gekennzeichnet, daß das Isoliermedium ein Siliziumdioxidfilm ist, der auf dem Substrat ausgebildet ist und auf dem der polykristalline SiliziumfiIm ge-■fcrmt ist.
  22. 22. Vorrichtung nach Anspruch 21, dadurch gekennzeichnet, daß der polykristalline Siliziumfilm mit Phosphor oder einem Gemisch aus Phosphor und Arsen dotiert ist.
  23. 23. Vorrichtung nach Anspruch 21, dadurch gekennzeichnet, daß das Isoliermedium einen seine Oberfläche einschließenden, mit Phosphor oder einem Gemisch aus Phosphor und Arsen dotierten Siliziumdioxid film aufweist.
    709824/0767
DE2654979A 1975-12-03 1976-12-03 Verfahren zur Herstellung einer Halbleitervorrichtung Expired DE2654979C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50144254A JPS5922380B2 (ja) 1975-12-03 1975-12-03 ハンドウタイソシノ セイゾウホウホウ

Publications (3)

Publication Number Publication Date
DE2654979A1 true DE2654979A1 (de) 1977-06-16
DE2654979B2 DE2654979B2 (de) 1979-02-22
DE2654979C3 DE2654979C3 (de) 1979-10-11

Family

ID=15357812

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2654979A Expired DE2654979C3 (de) 1975-12-03 1976-12-03 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (5)

Country Link
US (1) US4123564A (de)
JP (1) JPS5922380B2 (de)
DE (1) DE2654979C3 (de)
FR (1) FR2334205A1 (de)
GB (1) GB1552021A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4251571A (en) * 1978-05-02 1981-02-17 International Business Machines Corporation Method for forming semiconductor structure with improved isolation between two layers of polycrystalline silicon
JPS5555559A (en) * 1978-10-19 1980-04-23 Toshiba Corp Method of fabricating semiconductor device
US4353777A (en) * 1981-04-20 1982-10-12 Lfe Corporation Selective plasma polysilicon etching
US4461071A (en) * 1982-08-23 1984-07-24 Xerox Corporation Photolithographic process for fabricating thin film transistors
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
JPS61214555A (ja) * 1985-03-20 1986-09-24 Hitachi Ltd 半導体装置
US4819056A (en) * 1986-07-03 1989-04-04 Delco Electronics Corporation Hybrid thick film circuit device
US5189508A (en) * 1988-03-30 1993-02-23 Nippon Steel Corporation Silicon wafer excelling in gettering ability and method for production thereof
US5198298A (en) * 1989-10-24 1993-03-30 Advanced Micro Devices, Inc. Etch stop layer using polymers
TW214610B (en) * 1992-08-31 1993-10-11 Siemens Ag Method of making contact for semiconductor device
JP3607061B2 (ja) * 1997-10-29 2005-01-05 株式会社ルネサステクノロジ 半導体装置の製造方法
TW578214B (en) * 2000-05-29 2004-03-01 Tokyo Electron Ltd Method of forming oxynitride film or the like and system for carrying out the same
RU2629657C2 (ru) * 2016-02-24 2017-08-30 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3930067A (en) * 1966-04-16 1975-12-30 Philips Corp Method of providing polycrystalline layers of elementtary substances on substrates
US3632433A (en) * 1967-03-29 1972-01-04 Hitachi Ltd Method for producing a semiconductor device
US3837905A (en) * 1971-09-22 1974-09-24 Gen Motors Corp Thermal oxidation of silicon
US3795557A (en) * 1972-05-12 1974-03-05 Lfe Corp Process and material for manufacturing semiconductor devices
US3887726A (en) * 1973-06-29 1975-06-03 Ibm Method of chemical vapor deposition to provide silicon dioxide films with reduced surface state charge on semiconductor substrates
JPS5197385A (en) * 1975-02-21 1976-08-26 Handotaisochino seizohoho

Also Published As

Publication number Publication date
GB1552021A (en) 1979-09-05
JPS5922380B2 (ja) 1984-05-26
DE2654979C3 (de) 1979-10-11
DE2654979B2 (de) 1979-02-22
JPS5267969A (en) 1977-06-06
FR2334205A1 (fr) 1977-07-01
FR2334205B1 (de) 1980-10-10
US4123564A (en) 1978-10-31

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2125303C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE2620155C2 (de)
DE1614540C3 (de) Halbleiteranordnung sowie Verfahren zu ihrer Herstellung
DE1903961A1 (de) Integrierte Halbleiteranordnung
DE2423846A1 (de) Verfahren zur herstellung eines halbleiter-bauelements
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE2923737A1 (de) Passivierung eines integrierten schaltkreises
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2151107A1 (de) Verfahren zur Herstellung eines Feldeffekttransistors mit isolierter Steuerelektrode
DE2641752A1 (de) Verfahren zur herstellung eines feldeffekttransistors
DE2605830A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2546314A1 (de) Feldeffekt-transistorstruktur und verfahren zur herstellung
DE2654979A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2033532B2 (de) Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid
DE2225374B2 (de) Verfahren zum herstellen eines mos-feldeffekttransistors
DE2621165A1 (de) Verfahren zum herstellen eines metallkontaktes
DE2152298A1 (de) Verfahren zur Herstellung von Feldeffekt-und bipolaren Transistoreinrichtungen
DE2616857A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2031235C3 (de) Verfahren zum Herstellen eines Halbleiterbauelementes
DE2839933A1 (de) Integrierte schaltung mit isolierendem substrat
DE2219696C3 (de) Verfarhen zum Herstellen einer monolithisch integrierten Halbleiteranordnung
DE2320420A1 (de) Verfahren zur herstellung eines leitfaehigen verbindungsmusters auf halbleiterschaltungen sowie nach dem verfahren hergestellte anordnungen
DE2654689A1 (de) Verfahren zur herstellung einer halbleitervorrichtung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8328 Change in the person/name/address of the agent

Free format text: HENKEL, G., DR.PHIL. FEILER, L., DR.RER.NAT. HAENZEL, W., DIPL.-ING., PAT.-ANW., 8000 MUENCHEN

8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP