DE2713714A1 - Abtast-speicher-schaltung - Google Patents

Abtast-speicher-schaltung

Info

Publication number
DE2713714A1
DE2713714A1 DE19772713714 DE2713714A DE2713714A1 DE 2713714 A1 DE2713714 A1 DE 2713714A1 DE 19772713714 DE19772713714 DE 19772713714 DE 2713714 A DE2713714 A DE 2713714A DE 2713714 A1 DE2713714 A1 DE 2713714A1
Authority
DE
Germany
Prior art keywords
output
input
circuit
amplifier
control signals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772713714
Other languages
English (en)
Other versions
DE2713714B2 (de
DE2713714C3 (de
Inventor
Robert Charles Huntington
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of DE2713714A1 publication Critical patent/DE2713714A1/de
Publication of DE2713714B2 publication Critical patent/DE2713714B2/de
Application granted granted Critical
Publication of DE2713714C3 publication Critical patent/DE2713714C3/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C27/00Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02Sample-and-hold arrangements
    • G11C27/024Sample-and-hold arrangements using a capacitive memory element
    • G11C27/026Sample-and-hold arrangements using a capacitive memory element associated with an amplifier

Description

27137U
Dlpl.-Phye.O.E.Weber ds MOnch.n 71 Patentanwalt HofbrunnstraBe 47
Telefon: (OM) 7915050
Telegramm: monopolweber mOnohen
M 508
MOTOROLA, INC. I3O3 East Algonquin Road Schaumburg, 111. 60196, USA
Abtast-Speicher-Schaltung
Die Erfindung betrifft eine elektronische Abtast-Speicher-Schaltung und bezieht sich insbesondere auf eine Abtast-Speicher-Schaltung, welche dazu geeignet ist, als monolithische integrierte Schaltung ausgebildet zu werden. Die Abtast-Speicher-Schaltung könnte auch als Abtast-Halte-Schaltung bezeichnet werden.
Für Abtast-Speicher-Schaltungen gibt es vielfältige Anwendungsmöglichkeiten. Beispielsweise besteht eine Anwendungemöglichkeit darin, eine solche Schaltung als periphere Einheit zur Anpassung zwischen einer digitalen Datenverarbeitungsanlage und einem als Funktion der Zeit veränderbaren analogen Signal zu verwenden. Eine weitere Anwendungsmöglichkeit kann darin bestehen, eine solche Schaltung sur Abtastung eines ale Funktion der Zeit veränderbaren Eingangesignale für einen
709840/0988
Analog-Digital-Wandler zu verwenden. Weiterhin kann eine derartige Schaltung auch dazu verwendet werden, ein Signal abzutasten, welches kodiert werden soll, um es in einem Nachrichtenübermittlungssystem oder Fernmeldesystem zu senden und zu empfangen.
Die meisten bekannten Abtast-Speicher-Schaltungen sind aus diskreten Bauelementen hergestellt. Somit sind derartige Schaltungen verhältnismäßig groß im Verhältnis zu monolithischen integrierten Schaltungen, wie sie heutzutage hergestellt werden.
Weiterhin enthalten bekannte Abtast-Speicher-Schaltungen passive Bauelemente (Widerstände, Kondensatoren), aktive Schalter und Operationsverstärker, welche auf extern erzeugte Abtastimpulse ansprechen, um das als Funktion der Zeit veränderliche Eingangssignal abzutasten und ein Ausgangssignal zu liefern, dessen Pegel der Größe oder Stärke des Eingangssignals am Ende des Abtastimpulses entspricht. Ein empfindliches Problem besteht jedoch bei derartigen Schaltungen darin, daß sie Fehlersignale aufweisen, welche die Genauigkeit des erzeugten Ausgangssignalpegels begrenzen. Eine derartige Fehlerquelle ergibt sich aus der Offsetspannung der Operationsverstärker, die im allgemeinen verwendet werden. Solche Offsetspannungen, die in der Regel als Gleichspannungen auftreten, lassen sich auch als Verlagerungsspannung oder Verschiebungsspannung bezeichnen. Als Offsetspannung wird eine solche Spannung bezeichnet, welche der Differenz der Eingangsspannungen entspricht, die am Eingang des Operationsverstärkers erforderlich sind, um daraus eine Ausgangsspannung von 0 Volt zu erzeugen. Um solche Offsetspannungen zu kompensieren, erfordern bekannte Abtast-Speicher-Schaltungen ein Offset-Kompensationspotentiometer als Bestandteil der Schaltung. Wenn damit grundsätzlich auch die Offsetspannung zu kompensieren ist, und zwar bei einem bestimmten Eingangssignalpegel, kann jedoch die Arbeits-
709840/0988
27137 U
/Ik
weise bei einem anderen Eingangssignalpegel einen Fehler im Ausgangssignal hervorrufen, und zwar aufgrund eines unzureichenden Gleichtakt-Unterdrückungsverhältnisses im Operationsverstärker. Außerdem läßt es die thermische Abhängigkeit der Offsetspannung schwierig werden, die Offsetspannung bei Temperaturschwankungen zu kompensieren. Wenn sich die Umgebungstemperatur ändert, muß eine manuelle Nachstellung der Null-Einstellung vorgenommen werden, um die Genauigkeit der Schaltung aufrechtzuerhalten. Beispielsweise haben kommerziell erhältliche Abtast-Speicher-Schaltungen typischerweise , Temperaturkoeffizienten im Bereich von 10 /0C bis 1O~ /0C. Wenn sich die Temperatur ändert, muß zur Aufrechterhaltung der Genauigkeit die Schaltung kontinuierlich abgestimmt werden.
Weiterhin ist auch die Genauigkeit, mit welcher die Abtastung bei bekannten Schaltungen durchgeführt wird, eine Funktion der Gleichtaktunterdrückung bzw. des Gleichtakt-Unterdrückungsverhältnis-Faktors der Operationsverstärker. Die Null-Einstellung, welche bei den meisten Abtast-Speicher-Schaltungen angewandt wird, dient zur Einstellung bzw. Nachstellung von Offsetspannungen, einem Gleichspannungsparameter. Da jedoch das Eingangssignal normalerweise sich mit der Zeit verändert, wenn die Größe der Eingangsspannung sich ändert, so ändert sich auch die Offsetspannung des Operationsverstärkers. Obwohl Genauigkeitseinstellungen bei bekannten Schaltungen für ein gewünschtes Eingangssignal oder einen gewünschten Eingangssignalpegel vorgenommen werden können, wird somit während der Abtastung dennoch aufgrund des Problems der Gleichtaktunterdrückung ein Fehler eingebracht.
Ein weiteres Problem bei bekannten Abtast-Speicher-Schaltungen besteht darin, daß die Impulsfolge durch die Anstiegsgeschwindigkeit der Operationsverstärker in der Schaltung begrenzt ist. Somit wird wegen der begrenzten Anstiegsgeschwindigkeit bei den bekannten Schaltungen die Abtastzeit begrenzt.
709840/0988
AS
Der Erfindung liegt die Aufgabe zugrunde, eine Abtast-Speicher-Schaltung der eingangs näher erläuterten Art zu schaffen, welche zugleich mit außerordentlich hoher Geschwindigkeit und mit besonders hoher Genauigkeit arbeitet.
Zur Lösung dieser Aufgabe dienen insbesondere die im Patentbegehren niedergelegten Merkmale.
Gemäß der Erfindung ist der wesentliche Vorteil erreichbar, daß auf manuelle Eingriffe in die Schaltung während des Betriebes verzichtet werden kann.
Weiterhin ist gemäß der Erfindung der wesentliche Vorteil erreichbar, daß sich die Schaltung besonders gut zur Herstellung als monolithische integrierte Schaltung eignet.
Bei der erfindungsgemäßen Schaltung werden Offsetspannungen selbsttätig kompensiert, und es wird ein Genauigkeitsverlust durch entsprechende Gleichtaktunterdrückung praktisch vollständig vermieden.
Die Erfindung wird nachfolgend beispielsweise anhand der Zeichnung beschrieben; in dieser zeigen:
Fig. 1 ein Blockdiagramm einer Abtast-Halte-Schaltung gemäß der Erfindung,
Fig. 2 ein detaillierteres Teilschaltbild, teilweise als Blockschaltbild gezeichnet, in welchem die erfindungsgemäße Abtast-Halte-Schaltung veranschaulicht ist,
Fig. 3 eine logische Treiberschaltung zur Steuerung der Arbeitsweise der in der Fig. 2 veranschaulichten Schaltungsanordnung,
709840/0988
27137H
Fig. U- eine Wahrheitstabelle für die in der Fig. 2 dargestellte Schaltung,
Fig. 5 ein Zeitdiagramm, welches Wellenformen veranschaulicht, die die Arbeitsweise der in der Fig. 2 veranschaulichten Schaltung erläutern,
Fig. 6 eine Schaltungsanordnung eines Teils der in der Fig. 2 dargestellten Schaltung während eines Abtastmodus,
Fig. 7 eine Schaltungsanordnung eines Teils der in der Fig. 2 dargestellten Schaltungsanordnung während eines Haltemodus,
Fig. 8 eine logische Treiberschaltung zur Steuerung der Arbeitsweise der in der Fig. 2 dargestellten Schaltung gemäß einer weiteren bevorzugten Ausführungsform der Erfindung,
Pig. 9 eine Wahrheitstabelle für die in der Fig. 2 dargestellte Schaltung, welche durch die logische Treiberschaltung gemäß Fig. 8 gesteuert wird, und
Fig.10 ein Zeitdiagramm, welches Wellenformen darstellt, die die 4rbeitsweise der Schaltung gemäß Fig. 2 veranschaulichen, welche durch die logische Treiberschaltung gemäß Fig. 8 gesteuert wird.
In der Zeichnung ist eine selbstkorrigierende Abtast-Halte-Schaltung 10 dargestellt, welche außerordentlich gut dazu geeignet ist, in Form einer monolithischen integrierten Schaltung hergestellt zu werden. Die Schaltung 10 dient dazu, ein über die Zeit veränderbares Signal abzutasten, und zwar zu einem Zeitpunkt, welcher durch einen extern erzeugten Steueroder Abtastimpuls vorgegeben wird, und die Schaltung hält diesen Wert konstant, bis aufgrund einer entsprechenden Steuerung eine weitere Abtastung des über die Zeit veränderlichen Signals abgenommen wird· Gemäß der Darstellung In der Zeichnung weist die Schaltung 10 zwei Kanäle 12 und 14 auf, welche jeweils zwischen einer Eingangsklemme 16, an welche das über die Zeit ver-
709840/0988
anderliehe Signal angelegt wird, und einerAuagangsklemme 18 geschaltet sind, an welcher da3 Ausgangssignal abgenommen wird. Die beiden Kanäle 12 und 14, welche die Abtast-Halte-Kanäle 20 und 22 enthalten, sind jeweils mit den Eingangsbzw, den Ausgangsklemmen über analoge Schalter 24, 26 bzw. 28, 30 verbunden.
Wenn ein Abtastimpuls den analogen Schaltern zugeführt wird, so befindet sich beispielsweise der Kanal 12 in einem Abtastmodus und tastet das der Klemme 16 zugeführte Eingangssignal ab. Gleichzeitig ist der Kanal 14 von dem Eingang getrennt und befindet sich in einem Haltemodus, wobei das Ausgangssignal dieses Kanals der Ausgangsklemme 18 zugeführt wird. Im nächsten Betriebsmodus wird der Kanal 12 von der Eingangsklemme 16 getrennt und mit der Ausgangsklemme 18 verbunden, um das abgetastete Signal der Ausgangsklemme zuzuführen, während der Kanal 14 sich im Abtastmodus befindet und mit der Klemme 16 verbunden ist, jedoch von der Ausgangsklemme 18 getrennt ist.
In den Fig. 2 und 3 ist die Abtast-Halte-Schaltung 10 gemäß Pig. 1 in weiteren Einzelheiten dargestellt. Es werden dieselben Bezugszahlen für die entsprechenden Bauteile wie in der Pig. 1 verwendet. Jeder der Kanäle 12 und 14 der Abtast-Halte-Schaltung 10 weist zwei Operationsverstärker, vier Übertragungsgat t er und einen Integrationskondensator auf. Es sei darauf hingewiesen, daß die Ausdrücke "Übertragungsgatter" und "analoger Schalter" austauschbar verwendet werden. Gemäß einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Schaltung werden die Ubertragungsgatter und die Operationsverstärker in jedem der Kanäle der Abtast-Halte-Schaltung 10 als eine monolithische integrierte Schaltung hergestellt.
Gemäß der Darstellung weist der Kanal 12 ein Übertragungsgatter 24 auf, welches einen Eingang hat, der mit der Eingangsklemme 16 verbunden ist, und welches einen Ausgang hat, der mit dem Eingang des Ubertragungsgatters 32 und mit der nicht-
709840/0988
invertierenden Klemme des Operationsverstärkers 34 verbunden ist. Der Operationsverstärker 34 ist in einer Spannungsfolgerkonfiguration geschaltet, und er hat einen Ausgang, der mit dem Kondensator 36 verbunden ist, dessen andere Klemme mit der invertierenden Eingangsklemme des Operationsverstärkers 38 verbunden ist. Der Ausgang des Übertragungsgatters 32 ist mit dem Ausgang des Operationsverstärkers 38 sowie mit dem Eingang des Übertragungsgatters 40 verbunden. Der Ausgang des Ubertragungsgatters 40 ist mit der invertierenden Klemme des Operationsverstärkers 38 sowie mit dem Kondensator 36 verbunden. Der Ausgang des Operationsverstärkers 38 ist auch über das Übertragungsgatter 26 mit dem Ausgang 18 der Abtast-Halte-Schaltung 10 verbunden. Wie ersichtlich ist, ist der Kanal 14 der Schaltung 10 mit dem Kanal 12 identisch und weist die Operationsverstärker 42 und 44, den Integrationskondensator 46 sowie jeweils die Übertragungsgatter 28, 30, 48 und 50 auf. Die nichtinvertierenden Eingangsklemmen der Operationsverstärker 38 und 44 sind beide an der Klemme 52 an Masse geführt.
Es ist darauf hinzuweisen, daß die oben erwähnten Übertragungsgatter derart ausgebildet sein können, wie es in der US-Patentschrift 3 930 169 beschrieben ist.
Die Fig. 3 zeigt ein einfaches logisches Schaltschema einer Logikschaltung 55» welche als monolithische integrierte Schaltung ausgebildet sein kann und der Abtast-Halte-Schaltung 10 entsprechen kann. Die Logikschaltung 55 steuert den Schaltvorgang der Übertragungsgatter der Abtast-Halte-Schaltung 10. Die Logik-Schaltung 55 weist 6in an sich bekanntes D-Flip-Flop 54 auf, welches als Kippstufe arbeitet und derart ausgebildet ist, daß es Abtastimpulse mit einer vorgegebenen Abtastrate an einer Eingangsklemme 56 aufnimmt und an den Ausgangsklemmen 58 und 60 Steuersignale liefert, welche den jeweiligen Klemmen der Übertragungsgatter oder Schalter gemäß Fig. 2 zugeführt werden.
709840/0988
27137H
Anhand der Pig. 4 bis 7 wird die Arbeitsweise der erfindungsgemäßen Abtast-Halte-Schaltung 10 gemäß Fig. 2 näher erläutert. Die Wahrheitstabelle gemäß Fig. 4 veranschaulicht das Schließen der Übertragungsgatter der Schaltung gemäß Fig. 2, um die Schaltung 10 in der Weise zu betreiben, wie es unten im einzelnen näher erläutert wird. Der Kanal 12 befindet sich im Abtastmodus, wenn die Schalter 24 und 40 geöffnet sind. Gleichzeitig ist der Kanal 14 im Haltemodus, wenn die Ubertragungsgatter und 48 geöffnet sind. Wenn es jedoch erwünscht ist, die Schaltung derart zu verändern, daß der Kanal 12 in den Haltemodus übergeht, werden die Übertragungsgatter 24 und 40 gesperrt und die Übertragungsgatter 32 und 26 werden geöffnet. In ähnlicher Weise ist dann, wenn der Kanal 12 im Haltemodus ist, der Kanal 14 im Abtastmodus, so daß die Ubertragungsgatter 28 und 50 geöffnet sind, während gleichzeitig die Gatter 30 und 48 gesperrt sind. Um die Schaltung derart zu betreiben, daß die jeweiligen Übertragungsgatter der Schaltung 10 mit zwei Kanälen entweder geöffnet oder gesperrt sind, wird der Q-Ausgang (Klemme 58) des D-Flip-Flops 55 «jeweils mit den Q-Steuerklemmen der Ubertragungsgatter 24, 3O, 4-0, 48 und mit den "Q-Steuerklemmen der Übertragungsgatter 26, 28, 32 und 50 verbunden. In ähnlicher Weise wird die Ausgangsklemme 50 (der Q-Ausgang) des D-Flip-Flops 55 mit den komplementären Steuerklemmen der obengenannten Ubertragungsgatter verbunden.
In der Fig. 5 ist eine Wellenform dargestellt, welche zur Veranschaulichung der Arbeitsweise der Ausführungsform gemäß Fig.2 dient. Abtastimpulse werden dem Eingang 56 des Flip-Flops 55 mit einer vorgegebenen Abtastfolge zugeführt, wobei (Tq-Tx.) eine Periode darstellt, wie es durch die Wellenform 62 veranschaulicht ist. Wenn beispielsweise das Flip-Flop 55 derart aufgebaut ist, daß es seinen Zustand jeweils bei der Vorderflanke eines positiv verlaufenden Impulses ändert (Wellenform-Abschnitt 64), dann erscheint ein positives Ausgangssignal an der Ausgangsklemme 58, während sein Komplement an der Klemme 60 erscheint. Die Ausgangssteuersignale an den Ausgangsklemmen 58 und 60 des D-Flip-Flops 55 bleiben in den obengenann-
709840/0988
271371A
to
ten Zuständen zwischen den Zeitpunkten Tq und T.. In diesem Status werden die tJbertragungsgatter 24, 30, 40 und 48 geöffnet, während die Übertragungsgatter 26, 28, 32 und 50 gesperrt sind, so daß gemäß Fig. 5 der Kanal 12 im Abtastmodus ist und der Kanal 14 im Haltemodus ist. Somit wird während der Zeitperiode tq~T1 4er E^S&ng, während ein zeitlich veränderbares Signal der Klemme 16 zugeführt wird, kontinuierlich vom Kanal 12 abgetastet, während der Kanal 14 an seinem Ausgang 18 einen Signalwert liefert, welcher am Ende des vorhergehenden Abtastzyklus vorhanden war· Dieser Vorgang wird fortgesetzt, bis ein weiterer Abtastimpuls zum Zeitpunkt Tx. eintrifft, welcher bewirkt, daß die Auegänge des Flip-Flops 55 umgekehrt werden. Zu dieser Zeit werden die Übertragungegatter 26, 28, 32 und 50 geöffnet, und die Gatter 24, 30, 40 uiü 48 werden gesperrt, so daß der Kanal 12 in den Haltemodus gebracht wird und der Kanal 14 in den Abtastmodus übergeht· (Obwohl die Darstellung derart gewählt ist, daß der Zustand der beiden Kanäle jeweils bei der Vorderflanke des Abtastimpulses geändert wird, sei darauf hingewiesen, daß die Schaltung auch derart aufgebaut werden kann, daß die entsprechende Änderung bei der rückwärtigen Flanke des Abtaatimpulses erfolgt.)
Die Schaltung 10 liefert einige wesentliche Vorteile gegenüber bekannten Schaltungen, welche mit Operationsverstärkern arbeiten. Die Verwendung eines Doppelkanalayatema führt bu einer Methode der Seibetkompensation der Abtaet-Halte-Schaltung, so daß Vorteile hinsichtlich der Operation»verβtärker-Verlagerungsspannung und der Oleiohtaktunterdrüokung begründet werden. Das Doppelkanaleyetee ermöglicht, daß eine Ausgangespannung zu allen Zeiten gehalten wird, während Kompensationspannungen für die Operationaveratlrker-Yerlagerungaapannungen abgeleitet werden und daa Eingangssignal periodisch abgetaatet wird. Weiterhin ermöglicht daa Doppelkanalayatem, daß die Anstiegageaohwindigkeit an der Ausgangakleaae unabhängig von der
701840/0911
271371A
Anstiegsgeschwindigkeit jedes einzelnen Operationsverstärkers ist. Dies bedeutet, daß beim normalen Betrieb der Operationsverstärker seinen Anstieg bereits abgeschlossen hat und das
Eingangssignal aufgenommen hat, bevor er mit der Ausgangsklemme verbunden wird.
Gemäß Fig. 6 und 7 ist der Kanal 12 der Schaltung 10 in einer Abtast-Halte-Modus-Konfiguration. Obwohl sich die nachfolgende Beschreibung auf den Kanal 12 bezieht, sei darauf hingewiesen, daß der Kanal 14 in derselben Weise arbeitet. Wie nachfolgend näher erläutert wird, bewirkt die spezielle Konfiguration jedes einzelnen Kanals zwischen einem Abtast- und Halte-Modus, daß Verlagerungsspannungsfehler und Fehler aufgrund einer Gleichtaktunterdrückung überwunden werden, wie sie bei
Operationsverstärkern auftreten, welche dem Stand der Technik angehören. Es wird gezeigt, daß jeder eineelne Abtast-Halte-Kanal der Schaltung 10 von Fehlerverlagerungsspannungen unabhängig ist, so daß eine manuelle Genauigkeitseinstellung bei
der erfindungsgemäßen Schaltung nicht erforderlich ist.
Bei der Darstellung in der Fig. 6 ist angenommen, daß der
Kanal 12 der Schaltung 10 sich im Abtastmodus befindet (dabei sind die Übertragungsgatter 24 und 40 geöffnet und die Gatter 32 und 26 sind gesperrt). Im Abtastmodus sind die Operationsverstärker 34 und 36 in einer Spannungsfolgerkonfiguration angeordnet (der Ausgang des Operationsverstärkers ist mit der
invertierenden Eingangsklemme verbunden). Somit läßt eine Spannung E sich folgendermaßen definieren:
wobei A = Verstärkung in der offenen Verstärkerschleife
Verstärkerverlagerungsspannung
709840/0988
. 27137U
- vT -
Es sei darauf hingewiesen, daß die hier als Verlagerungsspannung bezeichnete Spannung auch als Offsetspannung zu bezeichnen ist, nachdem dieser Ausdruck aus der englischen Sprache auch in die deutsche Fachsprache Eingang gefunden hat·
Wenn somit A größer oder gleich 10 000 ist, dann ergibt sich aus der Gleichung (1), daß E gleich E03 ist. Somit sind E^ und Ep gleich der Offsetspannung der entsprechenden Verstärker 34 und 38. In der Abtastmodus-Konfiguration (Fig. 6) beträgt die Spannung am Kondensator 36, welche mit V bezeichnet ist, folgenden Wert:
V - VEIN + E1 - E2 (2)
Der Verstärker 34 puffert auch das Eingangssignal, um den Ladestrom während der Abtastung an den Kondensator 36 zu liefern.
Weiterhin ist in der Fig. 7 der Kanal 12 im Haltemodus dargestellt. In dieser Konfiguration sind der aufgeladene Kondensator 36 und der Spannungsfolgerverstärker 34· in Reihe in der Rückführschleife des Verstärkers 38 angeordnet.
Aus der Schaltungskonfiguration ergibt sich:
VAUS - A38
und γ
J^ + E (4)
VX - VAUS + E1 - V
Durch Umformung der Gleichungen (3), (4) und (5) ergibt sich VAUS - IU=T (VE1 + V> C6)
709840/0988
.ye. 27137H
S3
Schließlich ergibt sich durch Substituieren der Gleichung (2) in Gleichung (6):
VAUS * Ϊ^Τ (E2 - E1 + VEIN + E1 - E2> Daraus folgt
A j, Q
VAO3 " ATo3T VBIN " 7EIN (8)
Jo
mit A38 >> 1
Oben wurde gezeigt, daß die Ausgangsspannung der Abtast-Halte-Schaltung im wesentlichen gleich der periodisch abgetasteten Eingangsspannung ist. Weiterhin wurde aus den Gleichungen (1) bis (8) deutlich, daß die Offsetspannungen der jeweiligen Verstärker 34· und 58 aufgehoben werden.Somit folgt die Schaltung 10 dem als Funktion der Zeit veränderbaren Signal, welches an die Schaltung angelegt wird, und sie hält dann den momentanen Eingangswert des Eingangssignals auf eine entsprechende Anweisung hin. Weiterhin weist die Abtast-Halte-Schaltung eine Doppe lkanalanordnung auf, welche derart ausgebildet ist, daß in Reaktion auf das entsprechende Logiksteuerschaltung ein Kanal dazu veranlaßt wird, das als Funktion der Zeit veränderbare Signal abzutasten, während der andere Kanal in einem Haltemodus ist und umgekehrt. Das Doppelkanalsystem liefert einen wesentlichen Vorteil gegenüber dem Stand der Technik insoweit, als die Beseitigung der Offsetspannungsfehler, welche normalerweise bei Operationsverstärkern auftreten, eine Genauigkeitseins tellsohaltung überflüssig werden läßt.
Weiterhin ist aus den Fig. 6 und 7 ersichtlich, daß die Spannungspegel an den Eingängen der Operationsverstärker 34- und sich nicht andern, wenn ein übergang aus dem Abtastmodus in den Haltemodus erfolgt. Infolgedessen werden die Verhältnisse der Gleichtaktunterdrüokung in beiden Operationsverstärkern als Faktoren eliminiert, welche die Genauigkeit beim Abtasten und Halten von Spannungen bestimmen.
7098A0/09··
. 27137H
In einigen Anwendungsfällen der Schaltung ist es zweckmäßig, daß die Abtast-Halte-Schaltung jeweils ein als Funktion der Zeit veränderliches Signal nur während derjenigen Zeitperiode abtastet, welche durch die Dauer des Abtastimpulses festgelegt ist (anstatt der vollen Dauer des Haltezyklus des zweiten Kanals, wie es oben beschrieben wurde). Durch eine einfache Veränderung in der Steuerlogik der Schaltung läßt sich die oben beschriebene Abtast-Halte-Sckaltung leicht im Hinblick auf eine solche Arbeitsweise ändern.
In der Fig. 8 ist eine Logiksteuerschaltung veranschaulicht, welche in Reaktion auf einen der Eingangsklemme 66 zugeführten Abtastimpuls an den Ausgangsklemmen 68 bis 78 jeweils geeignete Steuersignale erzeugt. Bei dieser Schaltung hat das Flip-Flop 55 einen Inverter 80, der zwischen seiner Eingangsklemme und dem zugeführten Abtastimpuls angeordnet ist. Der Q-Ausgang des Flip-Flops 55 ist mit einer Eingangsklemme eines UND-Gatters 82 verbunden, während die andere Eingangeklemme mit der Abtasteingangsimpulsklemme 66 verbunden ist. Der Ausgang des UND-Gatters 82 wird dann direkt mit der Klemme 70 und mit der Ausgangsklemme 68 über den Inverter 84 verbunden. Der Q-Ausgang dee Flip-Flops 55 ist ebenfalls mit der Klemme 72 verbunden. Das komplementäre Ausgangesignal CÖ) des Flip-Flops 55 ist direkt mit der Ausgangskleaae 74 und mit einer Eingangsklemme des UND-Gatters 86 verbunden. Die ander· Eingangsklemme des UND-Gatters 86 ist Mit der Abtaetimpuleeingang ski emme 66 verbunden, während der Ausgang direkt mit der Klemme 76 und über einen Inverter 88 «it der Auaganggklemme 78 verbunden ist. In ähnlicher Weise wie bei der Steuerlogik gemäß Fig. 3 ist die Auegangekleaa· 68 alt den Übertragungsschalter oder dem Gatter 52 verbunden, die Ausgangskl«ane 70 ist mit den Übertragungegattern 24 und 40 verbunden, die Kien«· 72 ist mit dem Übertragungegatter 50 verbunden, dl· Ausgangsklemme 74 ist mit den Gatter 26 verbunden, Al« Ausgangskleaa· 76 ist mit den Übertragungsgattern 26 und 5° rerbunden und dl· Auegangsklemme 78 ist alt d«a üb*rtragungsgatt*r 48 verbund·».
709840/09Il
_^_ 27137H
Ä5
Anhand der Fig. 9 und 10 ist die Arbeitsweise der Abtast-Halte-Schaltung 10 ersichtlich, welche von der Logiksteuerschaltung 65 beaufschlagt wird. In dieser Schaltungsanordnung werden im Zeitpunkt TQ in Reaktion auf die positive Vorderflanke des Abtastimpulses 90 die Übertragungsgatter 24, 40, 48 und 30 geöffnet, während die anderen Gatter gesperrt bleiben. Somit befindet sich der Kanal 12 im Abtastmodus und der Kanal 14 im Haltemodus. Wenn der Kanal 14 im Haltemodus ist und das Übertragungsgatter ?0 geöffnet ist, wird das Ausgangssignal des Kanals 14 der Ausgangsklemme 18 zugeführt. Wenn die negativ verlaufende rückwärtige Planke des Abtastimpulses 90 im Zeitpunkt T. auftritt, wird das Ausgangssignal der Logiksteuerung 65 derart geändert, daß nur die Übertragungsgatter 32, 26 und 48 geöffnet sind, während alle übrigen Übertragungsgatter gesperrt sind. Bei dieser Konfiguration befindet sich der Kanal 12 im Haltemodus und erzeugt ein Ausgangssignal an der Ausgangsklemme 18 der Schaltung 10. Gleichzeitig bleibt der Kanal 14 im Haltemodus, sein Ausgangssignal ist jedoch von der Ausgangsklemme 18 durch das Übertragungsgatter 30 getrennt, welches gesperrt ist· Im Zeitpunkt T2 werden die Ausgänge des Logiksteuertreibers 65 erneut geändert, und zwar in Reaktion auf die positiv verlaufende Vorderflanke des nächsten Abtastimpulses, so daß die Übertragungsgatter 32, 26, 28 und 50 geöffnet werden, während alle anderen Gatter gesperrt bleiben. Zu dieser Zeit bleibt der Kanal 12 in einem Haltemodus, wobei sein Ausgangssignal der Ausgangsklemme 18 der Schaltung 10 zugeführt wird, während der Kanal 14 in den Abtastmodus gebracht ist, um das als Punktion der Zeit veränderliche Eingangssignal abzutasten, welches der Klemme 16 zugeführt wird. Diese Konfiguration wird bis zum Zeitpunkt T, beibehalten. Zur Zeit T, bleibt der Kanal 12 in einem Haltemodus, sein Ausgang ist jedoch von der Ausgangsklemme 18 getrennt. Gleichzeitig wird der Kanal 14 in einen Haltemodus gebracht, wobei sein Ausgang mit der Ausgangsklemme 18 der Schaltung 16 verbunden ist. Diese
709840/0988
27137U
Verhältnisse werden bis zur Zeit T^ beibehalten, und in diesem Zeitpunkt schaltet der Kanal 12 in Reaktion auf den nächsten Abtastimpuls von einer HaltekojfLguration auf eine Abtastkonfiguration um, und der Kanal 14 bleibt im Haltemodus, wobei sein Ausgang noch mit der Ausgangsklemme 18 verbunden bleibt. Damit ist der Arbeitszyklus abgeschlossen, und die Abtast-Halte-Schaltung ist in demselben Zustand wie im Zeitpunkt Tq. Deshalb wird gemäß der obigen Beschreibung das als Punktion der Zeit veränderbare Eingangssignal nur während derjenigen Zeit abgetastet, in welcher der Abtastimpuls vorhanden ist, und der abgetastete Signalpegel wird unmittelbar nach dem Abtasten als Ausgangssignal abgegeben. Unter Verwendung des Doppelkanalsystems werden jedoch die beim Stand der Technik auftretenden Fehler vermieden, wie sie bei herkömmlichen Operationsverstärkern und bei Schaltungen auftreten, die als Abtast-Halte-Schaltungen mit Operationsverstärkern aufgebaut sind.
Gemäß der Erfindung wird somit eine gegenüber dem Stand der Technik wesentlich verbesserte Abtast-Haite-Schaltung geschaffen, die auch als iütfcast-Speicher-Schaltung zu bezeichnen ist und die sich zur Herstellung als monolithische integrierte Schaltung besonders gut eignet. Mit der erfindungsgemäßen Schaltung werden Offsetspannungen vollkommen selbsttätig kompensiert und es werden Gleichtakt-Unterdrückungsfehler ausgeschaltet, welche normalerweise bei mit Operationsverstärkern aufgebauten Abtast-Halte-Schaltungen auftreten. Diese Kompensation wird in jedem Abtastzyklus erneut durchgeführt. Aus diesem Grunde sind keine manuellen Einstellungen (zur Beseitigung einer Offsetspannung) erforderlich. Weil die Kompensation der Offsetspannung und die Gleichtaktunterdrückung in jedem Abtastzyklus neu durchgeführt werden, ist die erfindungsgemäße Schaltung von Temperaturschwankungen über einen außerordentlich großen Temperaturbereich unabhängig.
709840/0981
Weiterhin bestehen bei der erfindungsgemaßen Schaltung hinsichtlich der Anstiegsgeschwindigkeit bei der Abtastzeit praktisch keine Begrenzungen. Weiterhin eignet sich die erfindungsgemäße Schaltung besonders gut für eine Fertigung unter Anwendung der MOS-Schaltungstechnologie. Diese Technologie bringt den zusätzlichen Vorteil mit sich, daß weniger Energie benötigt wird, so daß der gesamte Energieverbrauch der erfindungsgemäßen Schaltung besonders niedrig liegt. Die erfindungsgemäße Schaltung weist eine außerordentlieh hohe Eingangsimpedanz auf (größer als 107 Ohm), und zwar für Eingangssignale, welche abgetastet werden, da nämlich Pufferverstärker verwendet werden. Dadurch wird eine Belastung des Eingangssignals während dessen Abtastung vermieden.
709840/0981
Leerseite

Claims (12)

  1. -/- 27137U
    Patentansprüche
    Abtast-Speiclier-Schaltung zur Abtastung eines als Funktion der Zeit veränderbaren Signals und zur Erzeugung eines Ausgangssignals während einer vorgebbaren Zeit, welche eine Größe hat, die dem Momentanwert des als Funktion der Zeit veränderlichen Eingangssignals zur Zeit der Abtastung entspricht, dadurch gekennzeichnet, daß eine Einrichtung (55) vorgesehen ist, welche dazu dient, auf einen entsprechenden Steuerbefehl hin Steuersignale zu liefern, daß weiterhin eine erste Schaltungseinrichtung (20) vorgesehen ist, welche selektiv zwischen dem Eingang und dem Ausgang der Schaltung anzuordnen ist, um die Größe des als Funktion der Zeit veränderlichen Eingangssignals zu ermitteln und dann in selektiver Weise den Momentanwert der Größe dieses Signals in Reaktion auf entsprechende Steuersignale am Ausgang der Schaltung bereitzustellen, daß weiterhin eine zweite Schaltungseinrichtung (22) vorhanden ist, welche in selektiver Weise zwischen dem Eingang und dem Ausgang der Schaltung zur Ermittlung der Größe des als Funktion der Zeit veränderlichen Eingangssignals anzuordnen ist, um dann in selektiver Weise den Momentanwert der Größe des Eingangssignals am Ausgang der Schaltung in Reaktion auf Steuersignale bereitzustellen, daß die zweite Schaltungseinrichtung (22) dazu in der Lage ist, das Eingangssignal zu ermitteln, während die erste Schaltungseinrichtung (20) dessen Momentanwert liefert, und weiterhin dazu in der Lage ist, eine Selbstkompensation irgendwelcher Offsetspannungen zu liefern und weiterhin dazu geeignet ist, eine Gleichtaktunterdrückung zu gewährleisten, welche bei der zweiten Schaltungseinrichtung auftreten könnte, daß die zweite Schaltungseinrichtung (22) den Momentanwert des Eingangssignals liefert, während die erste Schaltungseinrichtung (20) dieses Signal abtastet,
    709840/0988
    -2- 27137H
    und daß die erste Schaltungseinrichtung (20) eine Selbstkompensation irgendwelcher Offsetspannungen liefert und eine Gleichtaktunterdrückung gewährleistet, welche bei der ersten Schaltungseinrichtung auftreten kann.
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die erste Schaltungseinrichtung (20) folgende Teile aufweist: eine erste Ladungsspeichereinrichtung (36), eine erste Eingangsschaltereinrichtung (24), welche mit einer Eingangsklemme (16) der Schaltung verbunden ist, wobei die Eingangsschaltereinrichtung (24) abwechselnd in Reaktion auf Steuersignale geöffnet und gesperrt wird, eine erste Eingangspuffereinrichtung (34), welche zwischen der ersten Eingangsschaltereinrichtung (24) und der Ladungsspeichereinrichtung (36) angeordnet ist, um eine Ladung herbeizuführen, wenn der Eingangsschalter (24) geöffnet ist, eine erste Ausgangsschaltereinrichtung (26), welche mit einer Ausgangsklemme (18) der Schaltung verbunden ist, wobei die Ausgangsschaltereinrichtung (26) abwechselnd in Reaktion auf Steuersignale gesperrt und geöffnet wird, und eine erste Ausgangspuffereinrichtung (38), welche zwischen der Ladungsspeichereinrichtung (36) und der Ausgangsschaltereinrichtung (26) angeordnet ist, um einen Momentanwert der Größe des als Funktion der Zeit veränderlichen Eingangssignals an der Ausgangsklemme (18) der Schaltung zu liefern, wenn der Ausgangsschalter (26) geöffnet ist.
  3. 3. Schaltungsanordnung nach Anspruch 2, dadurch gekennzeichnet, daß die erste Eingangspuffereinrichtung (34) folgende Teile aufweist: einen ersten Operationsverstärker (34·)» der wenigstens einen nichtinvertierenden Eingang und einen Ausgang aufweist, wobei der erste Operationsverstärker (34) in einer Spannungsfolgerkonfiguration angeordnet ist, wobei sein nichtinvertierender Eingang mit dem ersten Eingangsschalter verbunden ist, dessen Ausgang mit der Ladungsspeichereinrichtung (36) verbunden ist, und eine
    709840/0988
    27137U
    erste Schaltereinrichtung (40), welche mit der ersten Ladungsspeichereinrichtung (36) verbunden ist und parallel zu der ersten Ausgangspuffereinrichtung (38) angeordnet ist, wobei die erste Schaltereinrichtung (40) zusammen mit der Eingangsschaltereinrichtung geöffnet wird.
  4. 4. Schaltungsanordnung nach Anspruch 3, dadurch gekennzeichnet, daß die erste Ausgangspuffereinrichtung folgende Teile aufweist: einen* zweiten Operationsverstärker (38), der einen nichtinvertierenden und einen invertierenden Eingang aufweist und einen Ausgang hat, wobei die Ausgangsklemme mit der ersten Ausgangsschaltereinrichtung (26) verbunden ist sowie mit der ersten Schaltereinrichtung, wobei weiterhin der nichtinvertierende Eingang mit dem Massebezugspotential (52) verbunden ist und wobei der invertierende Eingang mit der ersten Schaltereinrichtung (40) sowie mit der ersten Ladungsspeichereinrichtung (36) verbunden ist, und weiterhin eine zweite Schaltereinrichtung (32), welche zwischen der ersten Eingangsschaltereinrichtung (24) und der Ausgangsklemme des ersten Operationsverstärkers (3^) angeordnet ist.
  5. 5· Schaltungsanordnung nach Anspruch 4, dadurch gekennzeichnet, daß die zweite Schaltungseinrichtung (22) folgende Teile aufweist: eine zweite Ladungsspeichereinrichtung (46), eine zweite Eingangsschaltereinrichtung (28), welche mit der Eingangsklemme (16) der Schaltung verbunden ist, wobei die zweite Eingangsschaltereinrichtung (28) in Reaktion auf die Steuersignale abwechselnd geöffnet und gesperrt wird, weiterhin eine zweite Eingangspuffereinrichtung (42), welche zwischen der Eingangsschaltereinrichtung (28) und der zweiten Ladungsspeichereinrichtung (46) angeordnet ist, um die Ladungsspeichereinrichtung auf einen Wert aufzuladen, welcher für den Momentanwert des Eingangssignals repräsentativ ist, wenn die Eingangsschaltereinrichtung geöffnet ist, weiterhin eine zweite Ausgangs-
    709840/0988
    27137H
    schaltereinrichtung (3O), welche mit der Ausgangsklemme (18) der Schaltung verbunden ist} wobei die zweite Ausgangsachaltereinrichtung (3O) in Reaktion auf die Steuersignale abwechselnd gesperrt und geöffnet wird, und eine zweite Ausgangspuffereinrichtung (44·), welche zwischen der Ladungsspeichereinrichtung (4-6) und der zweiten Ausgangsschaltereinrichtung (3O) angeordnet ist, um den Momentanwert des als Punktion der Zeit veränderlichen Eingangssignals an der Ausgangsklemme der Schaltung zu liefern, wenn der zweite Ausgangsschalter geöffnet ist.
  6. 6. Schaltungsanordnung nach Anspruch^ dadurch gekennzeichnet, daß die zweite Eingangspuffereinrichtung (4-2) folgende Teile aufweist: einen dritten Operationsverstärker (4-2), der wenigstens einen nichtinvertierenden Eingang und einen Ausgang aufweist, wobei der erste Operationsverstärker in einer Spannungsfolgerkonfiguration angeordnet ist, wobei der nichtinvertierende Eingang dieser Stufe mit der zweiten Eingangsschaltereinrichtung (28) verbunden ist und der Ausgang mit der zweiten Ladungsspeichereinrichtung (4-6) verbunden ist, und schließlich eine dritte Schaltereinrichtung (50), welche mit der zweiten Ladungsspeichereinrichtung (4-6) verbunden ist und parallel zu der zweiten Ausgangspuffereinrichtung (44) angeordnet ist.
  7. 7. Schaltungsanordnung nach Anspruch 6, dadurch gekennzeichnet, daß die zweite Ausgangspuffereinrichtung (4-4) folgende Teile aufweist: einen vierten Operationsverstärker (44), der eine invertierende und eine nichtinvertierende Eingangsklemme sowie eine Ausgangsklemme aufweist, wobei die Ausgangeklemme mit der zweiten Ausgangsschaltereinrichtung (39) und mit der dritten Schaltereinrichtung (50) verbunden ist, wobei weiterhin die nichtinvertierende Eingangsklemme mit dem Massebezugspotential verbunden ist und wobei die invertierende Eingangsklemme mit der dritten Schaltereinrichtung (50) sowie mit der Ladungsspeicherein-
    709840/098·
    27137H
    richtung (46) verbunden ist, und schließlich eine vierte Schaltungseinrichtung (48), welche zwischen der zweiten Eingangsschaltereinrichtung (28) und der Ausgangaklemme des vierten Operationsverstärkers (44) angeordnet ist.
  8. 8. Schaltung nach Anspruch 7» dadurch gekennzeichnet, daß die Einrichtung zur Lieferung von Steuersignalen (55) folgende Teile aufweist: eine Logiksteuer-Treiberschaltung, welche einen Eingang (56) sowie eine erste und eine zweite Ausgangsklemme (58 bzw. 60) aufweist, wobei die Eingangsklemme (56) derart ausgebildet ist, daß sie Steuersignale aufnimmt und wobei die erste und die zweite Ausgangsklemme (58, 60) mit der ersten Schaltungseinrichtung verbunden ist, um in selektiver Weise die erste und die zweite Eingangsschaltereinrichtung (24, 28), weiterhin die erste und die zweite Ausgangsschaltereinrichtung (26, 30) und die erste, die zweite, die dritte und die vierte Schaltereinrichtung in Reaktion auf die Steuersignale jeweils zu öffnen und zu sperren, und schließlich einen ersten, einen zweiten, einen dritten und einen vierten Operationsverstärker (34, 38, 42, 44) der ersten und der zweiten Schaltungseinrichtung, um eine Kompensation für damit verbundene Offsetspannungsfehler zu liefern.
  9. 9. Monolithische integrierte Abtast-Speicher-Schaltung zur periodischen Abtastung eines an die Schaltung angelegten Eingangssignals in Reaktion auf einen periodischen Abtastimpuls und zur sequentiellen Lieferung sowie Speicherung eines Ausgangssignals über eine vorgegebene Zeit, wobei die Größe des Ausgangssignals für das abgetastete Eingangssignal repräsentativ ist, dadurch gekennzeichnet, daß eine Einrichtung (55) vorgesehen ist, welche dazu dient, in Reaktion auf den Abtastimpuls periodische Steuersignale zu erzeugen, daß weiterhin eine erste Kanaleinrichtung (20)
    709840/0988
    27137U
    vorhanden ist, welche auf die periodischen Steuersignale anspricht, um in selektiver Weise das Eingangssignal während eines vorgegebenen Zeitintervalls abzutasten und dann in selektiver Weise das Ausgangssignal in Reaktion auf die periodischen Steuersignale zu liefern, und daß weiterhin eine zweite Kanaleinrichtung (22) vorhanden ist, welche zu der ersten Kanaleinrichtung (20) parallel geschaltet ist und auf die periodischen Steuersignale anspricht, um in selektiver Weise das Eingangssignal während eines anderen vorgegebenen Zeitintervalls abzutasten und dann in selektiver Weise das Ausgangssignal in Reaktion auf die periodischen Steuersignale zu liefern, wobei der erste und der zweite Kanal (20, 22) dazu in der Lage sind, Offsetspannungen selbsttätig zu kompensieren und eine Gleichtaktunterdrückung zu liefern, so daß dadurch die Notwendigkeit für manuelle Nachstellungen entfällt.
  10. 10. Schaltungsanordnung nach Anspruch 9, dadurch gekennzeichnet, daß die erste Kanaleinrichtung (20) folgende Teile aufweist: eine Ladungsspeichereinrichtung (36), welche eine erste und eine zweite Klemme hat, eine erste Verstärkereinrichtung (34-)» welche einen Ausgang hat, der mit der ersten Klemme der Ladungsspeichereinrichtung (36) verbunden ist, um diese Speichereinrichtung in Reaktion auf das Eingangssignal zu laden, welches dem Eingang zugeführt wird, weiterhin eine erste Gattereinrichtung (24), welche auf die Steuersignale anspricht, um das Eingangssignal dem Eingang der ersten Verstärkereinrichtung (34·) zuzuführen, wenn das Eingangssignal abgetastet wird, und zwar in Reaktion auf die Steuersignale, um die erste Verstärkereinrichtung (3^) von dem Eingangssignal zu trennen, wenn die erste Kanaleinrichtung (20) das Ausgangssignal liefert, weiterhin eine zweite Verstärkereinrichtung (38), welche einen ersten und einen zweiten Eingang sowie einen Ausgang aufweist, um das Ausgangesignal an einen Ausgang (18) der Abtast-Speicher-
    709840/0988
    Schaltung zu liefern, wobei die erste Eingangsklemme mit der zweiten Eingangsklemme der Ladungsspeichereinrichtung (36) verbunden ist und der zweite Eingang mit einem Massebezugspotential (52) verbunden ist, weiterhin eine zweite Gattereinrichtung (26), welche auf die Steuersignale anspricht, um das Ausgangssignal von der zweiten Verstärkereinrichtung (38) zuzuführen, wenn die erste Kanaleinrichtung (20) das Ausgangssignal liefert, und um auf die Steuersignale anzusprechen, um den Ausgang der zweiten Verstärkereinrichtung (38) von dem Ausgang (18) zu trennen, wenn die erste Kanaleinrichtung (20) das Eingangssignal abtastet, weiterhin eine dritte Gettereinrichtung (40), welche zwischen der zweiten Klemme der Ladungsspeichereinrichtung (36) und dem Ausgang der zweiten Verstärkereinrichtung (38) angeordnet ist, wobei die dritte Gattereinrichtung (40) abwechselnd geöffnet und gesperrt wird, und zwar in Reaktion auf die Steuersignale, wenn die erste Kanaleinrichtung (20) den Abtastvorgang vornimmt, und ein Ausgangssignal liefert, sowie schließlich eine vierte Gattereinrichtung (32), welche zwischen der ersten Gattereinrichtung (24-) und dem Ausgang der zweiten Verstärkereinrichtung (38) angeordnet ist, wobei die vierte Gattereinrichtung (32) abwechselnd gesperrt und geöffnet wird, wenn die erste Kanaleinrichtung (20) den Abtastvorgang vornimmt, und ein entsprechendes Ausgangssignal liefert.
  11. 11. Schaltungsanordnung nach Anspruch 10, dadurch g e k e η η zeichnet, daß die zweite Kanaleinrichtung (22) folgende Teile aufweist: eine Ladungsspeichereinrichtung (46), welche eine erste und eine zweite Klemme hat, weiterhin eine erste Verstärkereinrichtung (42), die einen Ausgang hat, welcher mit der ersten Klemme der Ladungsspeichereinrichtung (46) verbunden ist, um die Ladungsspeichereinrichtung in Reaktion auf das einem Eingang zugeführte Eingangssignal
    703840/0981
    aufzuladen, weiterhin eine erste Gattereinrichtung (28), welche auf die Steuersignale anspricht, um das Eingangssignal dem Eingang der ersten Verstärkereinrichtung (42) zuzuführen, wenn das Eingangssignal abgetastet wird, und welche auf die Steuersignale anspricht, um die erste Verstärkereinrichtung (42) von dem Eingangssignal zu trennen, wenn die zweite Kanaleinrichtung (22) das Ausgangssignal liefert, weiterhin eine zweite Verstärkereinrichtung (44·), welche einen ersten und einen zweiten Eingang aufweist und einen Ausgang hat, um das Ausgangssignal am Ausgang zu liefern, wobei die erste Eingangsklemme mit der zweiten Klemme der Ladungsspeichereinrichtung (46) verbunden ist und wobei der zweite Eingang mit einem Massebezugspotential (52) verbunden ist, weiterhin eine zweite Gattereinrichtung (30), welche auf die Steuersignale anspricht, um das Ausgangssignal von dem zweiten Verstärker zuzuführen, wenn die zweite Kanaleinrichtung (22) das Ausgangssignal liefert, und welche auf die Steuersignale anspricht, um das Ausgangssignal der zweiten Verstärkereinrichtung (44) von dem Ausgang (18) zu trennen, wenn die zweite Kanaleinrichtung (22) das Eingangssignal abtastet, weiterhin eine dritte Gattereinrichtung (50)» weiche zwischen der zweiten Klemme der ladungsspeichereinrichtung (46) und dem Ausgang der zweiten Verstärkereinrichtung (44) angeordnet ist, wobei die dritte Gattereinrichtung (50) abwechselnd geöffnet und gesperrt wird, und zwar in Reaktion auf die Steuersignale, wenn die zweite Kanaleinrichtung (22) den Abtastvorgang bewirkt und ein entsprechendes Ausgangesignal liefert, und schließlich eine vierte Gattereinrichtung (48), welch· zwischen der ersten Gattereinrichtung (28) und den Ausgang der zweiten Verstärkereinrichtung (44) angeordnet ist, wobei die vierte Gattereinrichtung abfecheelnd gesperrt und geöffnet wird, wenn die zweite Kanaleinrichtung den Abtastvorgang bewirkt und ein entsprechendes Ausgangssignal liefert.
    709840/098·
    27137U
  12. 12. Abtaat-Speicher-Schaltung mit wenigstens einem Operationsverstärker und einer Ladungsspeichereinrichtung, um in Reaktion auf angelegte Äbtastimpulse ein Eingangssignal abzutasten und während einer vorgegebenen Zeitperiode ein Ausgangssignal zu liefern, dessen Größe für den Momentanwert des abgetasteten Eingangssignals repräsentativ ist, dadurch gekennzeichnet t daß eine erste Kanaleinrichtung (20) vorgesehen ist, welche auf die Abtastimpulse anspricht, um das Abtastsignal während eines ersten Zeitintervalls abzutasten und um während eines anderen Zeitintervalls das Ausgangssignal zu liefern, wobei die erste Kanaleinrichtung dazu in der lege ist, eine Selbstkompensation von Offsetspannungen zu liefern und das bei Operationsverstärkern vorhandene Gleichtaktproblem durch entsprechende Gleichtaktühterdrückungsverhältnisse zu lösen, und daß weiterhin eine zweite Kanaleinrichtung (22) vorhanden ist, welche auf den Abtastimpuls anspricht, um das Eingangssignal während eines zweiten Zeitintervalls abzutasten und um das Ausgangssignal während eines weiteren Zeitintervalls zu liefern, wobei die zweite Kanaleinrichtung (22) dazu in der Lage ist, eine Selbstkompensation von Offsetspannungen zu liefern und das bei Operationsvei&ärkern auftretende Gleichtaktproblem durch entsprechende Gleichtakt-Unterdrückungsverhältnisse zu lösen.
    13« Schaltungsanordnung zur Ermittlung der Größe eines als Funktion der Zeit veränderlichen Eingangssignals und zur Erzeugung eines auf Befehl zu liefernden Ausgangssignals über eine vorgebbare Zeit, wobei das Ausgangssignal eine Größe hat, welche dem Momentanwert des als Funktion der Zeit veränderlichen Eingangssignals zum Zeitpunkt der Befehlsgabe entspricht, dadurch gekennzeichnet, daß eine Einrichtung (55) vorgesehen ist, welche dazu dient, Steuersignale zu liefern, daß weiterhin ein erster Verstärker (34·) vorhanden ist, der als Spannungsfolger ge-
    709840/0988
    27137H
    schaltet ist und einen Eingang und einen Ausgang aufweist, daß weiterhin eine erste Schaltereinrichtung (24) vorhanden ist, welche auf die Steuersignale anspricht, wobei die erste Schaltereinrichtung (24) von der Eingangsklemme (16) zum Eingang des ersten Verstärkers (34·) geführt ist, daß weiterhin ein zweiter Verstärker (38) vorgesehen ist, der einen Ausgang sowie einen invertierenden und einen nichtinvertierenden Eingang aufweist, daß weiterhin eine erste Einrichtung (36) vorhanden ist, um eine Spannung zu speichern, welche von dem Ausgang des ersten Verstärkers (34·) zu dem invertierenden Eingang des zweiten Verstärkers (38) geführt ist, daß weiterhin eine zweite Schaltereinrichtung (40) vorhanden ist, welche auf die Steuersignale anspricht und von dem invertierenden Eingang des zweiten Verstärkers (38) zu dem Ausgang des zweiten Verstärkers (38) geführt ist, daß weiterhin eine dritte Schaltereinrichtung (32) vorgesehen ist, welche auf die Steuersignale anspricht und von dem Eingang des ersten Verstärkers (34) zu dem Ausgang des zweiten Verstärkers (38) geführt ist, daß weiterhin eine vierte Schaltereinrichtung (26) vorhanden ist, welche auf die Steuersignale anspricht und von dem Ausgang des zweiten Verstärkers (38) zu dem Ausgang (18) der Schaltung geführt ist, daß der dritte Verstärker (42) als Spannungsfolger geschaltet ist und einen Eingang und einen Ausgang aufweist, daß weiterhin eine fünfte Schaltereinrichtung (28) vorgesehen ist, welche auf die Steuersignale anspricht, wobei die fünfte Schaltereinrichtung von der Eingangsklemme (16) der Schaltung (10) zu dem Eingang des dritten Verstärkers (42) geführt ist, daß weiterhin ein vierter Verstärker (44) vorhanden ist, welcher einen Ausgang sowie einen invertierenden und einen nichtinvertierenden Eingang aufweist, daß weiterhin eine zweite Einrichtung (46) vorhanden ist, um eine Spannung zu speichern, welche von dem Ausgang des dritten Verstärkers (42) zu dem invertierenden Eingang des vierten Verstärkers (44) geführt ist, daß weiterhin
    709840/0988
    eine sechste Schaltereinrichtung (50) vorgesehen ist, welche auf die Steuersignale anspricht und von dem invertierenden Eingang des vierten Verstärkers (44) zu dem Ausgang des vierten Verstärkers (44) geführt ist, daß weiterhin eine siebte Schaltereinrichtung (48) vorgesehen ist, welche auf die Steuersignale anspricht und von dem Eingang des dritten Verstärkers (42) zu dem Ausgang des vierten Verstärkers (44) geführt ist, und daß eine achte Schaltereinrichtung (30) vorhanden ist, welche auf das Steuersignal anspricht und von dem Ausgang des vierten Verstärkers (44) zu der Ausgangsklemme der Schaltung geführt ist, daß die Einrichtung (55) zur Lieferung der Steuersignale alle Schaltereinrichtungen steuert, so daß dann, wenn der erste und der zweite Verstärker (34,38) auf die Eingangsklemme (16) geschaltet sind, der dritte und der vierte Verstärker (42,44) auf die Ausgangsklemme (18) geschaltet sind und dann, wenn der erste und der zweite Verstärker (34,38) auf die Ausgangsklemme (18) geschaltet sind, der dritte und der vierte Verstärker (43» 44) auf die Eingangsklemme (16) geschaltet sind, so daß dann, wenn die Verstärker auf die Eingangsklemme (16) geschaltet sind, ein Eingangssignal abgetastet wird und eine Selbstkompensation für die Offsetspannung erreicht wird und weiterhin eine Gleichtaktunterdrückung bewirkt wird, so daß dadurch manuelle Genauigkeitseinstellungen überflüssig werden.
    709840/0988
DE19772713714 1976-04-01 1977-03-28 Abtast-speicher-schaltung Granted DE2713714A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/672,682 US4066919A (en) 1976-04-01 1976-04-01 Sample and hold circuit

Publications (3)

Publication Number Publication Date
DE2713714A1 true DE2713714A1 (de) 1977-10-06
DE2713714B2 DE2713714B2 (de) 1979-10-25
DE2713714C3 DE2713714C3 (de) 1980-07-17

Family

ID=24699578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772713714 Granted DE2713714A1 (de) 1976-04-01 1977-03-28 Abtast-speicher-schaltung

Country Status (3)

Country Link
US (1) US4066919A (de)
JP (1) JPS52120666A (de)
DE (1) DE2713714A1 (de)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5929401Y2 (ja) * 1977-01-28 1984-08-23 株式会社北辰電機製作所 多点アナグロ入力装置
DE3049671A1 (en) * 1979-09-27 1982-02-25 American Micro Syst Sample and hold circuit with offset cancellation
JPS5787620A (en) * 1980-11-20 1982-06-01 Fujitsu Ltd Clock generating circuit
US4363976A (en) * 1981-01-19 1982-12-14 Rockwell International Corporation Subinterval sampler
US4433255A (en) * 1981-02-25 1984-02-21 Tokyo Shibaura Denki Kabushiki Kaisha Signal sampling gate circuit
US4500931A (en) * 1981-02-25 1985-02-19 Tokyo Shibaura Denki Kabushiki Kaisha Signal sampling gate circuit
JPS57177300U (de) * 1981-04-30 1982-11-09
US4454435A (en) * 1981-08-07 1984-06-12 Hewlett-Packard Company CCD Amplifier using second correlated sampling and negative feedback for noise reduction
US4446390A (en) * 1981-12-28 1984-05-01 Motorola, Inc. Low leakage CMOS analog switch circuit
US4476557A (en) * 1982-08-13 1984-10-09 At&T Bell Laboratories Duplex signaling circuit
CA1184979A (en) * 1982-08-18 1985-04-02 John G. Hogeboom Phase comparator
US4508983A (en) * 1983-02-10 1985-04-02 Motorola, Inc. MOS Analog switch driven by complementary, minimally skewed clock signals
JPS6029295U (ja) * 1983-08-02 1985-02-27 株式会社 堀場製作所 多チヤンネル時間−電圧変換装置
US4544854A (en) * 1983-08-04 1985-10-01 Motorola, Inc. Analog switch structure having low leakage current
US4562405A (en) * 1984-06-27 1985-12-31 Motorola, Inc. Multiplexed buffer
EP0190973B1 (de) * 1985-02-04 1992-06-03 Sony Corporation Abtast- und Halteschaltung
JP2688691B2 (ja) * 1988-01-14 1997-12-10 クラリオン株式会社 積分回路
JPH0289438A (ja) * 1988-09-27 1990-03-29 Toshiba Corp サンプリング回路
US5262681A (en) * 1990-10-31 1993-11-16 Kikusui Electronics Corporation Trigger source switching circuit
US5179295A (en) * 1992-03-20 1993-01-12 Vlsi Technology, Inc. Dual edge-triggered digital storage element and method therefor
US5250852A (en) * 1992-04-16 1993-10-05 Texas Instruments Incorporated Circuitry and method for latching a logic state
US5339459A (en) * 1992-12-03 1994-08-16 Motorola, Inc. High speed sample and hold circuit and radio constructed therewith
US5959496A (en) * 1993-08-12 1999-09-28 Lexmark International, Inc. Microprocessors with emission control
US6694128B1 (en) 1998-08-18 2004-02-17 Parkervision, Inc. Frequency synthesizer using universal frequency translation technology
US7515896B1 (en) 1998-10-21 2009-04-07 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same, and aperture relationships
US6091940A (en) * 1998-10-21 2000-07-18 Parkervision, Inc. Method and system for frequency up-conversion
US6061551A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for down-converting electromagnetic signals
US7295826B1 (en) 1998-10-21 2007-11-13 Parkervision, Inc. Integrated frequency translation and selectivity with gain control functionality, and applications thereof
US7039372B1 (en) * 1998-10-21 2006-05-02 Parkervision, Inc. Method and system for frequency up-conversion with modulation embodiments
US6813485B2 (en) 1998-10-21 2004-11-02 Parkervision, Inc. Method and system for down-converting and up-converting an electromagnetic signal, and transforms for same
US7236754B2 (en) * 1999-08-23 2007-06-26 Parkervision, Inc. Method and system for frequency up-conversion
US6061555A (en) * 1998-10-21 2000-05-09 Parkervision, Inc. Method and system for ensuring reception of a communications signal
US6542722B1 (en) 1998-10-21 2003-04-01 Parkervision, Inc. Method and system for frequency up-conversion with variety of transmitter configurations
US6370371B1 (en) * 1998-10-21 2002-04-09 Parkervision, Inc. Applications of universal frequency translation
US6560301B1 (en) 1998-10-21 2003-05-06 Parkervision, Inc. Integrated frequency translation and selectivity with a variety of filter embodiments
US6049706A (en) * 1998-10-21 2000-04-11 Parkervision, Inc. Integrated frequency translation and selectivity
US7027786B1 (en) 1998-10-21 2006-04-11 Parkervision, Inc. Carrier and clock recovery using universal frequency translation
US7006805B1 (en) 1999-01-22 2006-02-28 Parker Vision, Inc. Aliasing communication system with multi-mode and multi-band functionality and embodiments thereof, such as the family radio service
US6704549B1 (en) 1999-03-03 2004-03-09 Parkvision, Inc. Multi-mode, multi-band communication system
US6704558B1 (en) 1999-01-22 2004-03-09 Parkervision, Inc. Image-reject down-converter and embodiments thereof, such as the family radio service
US6879817B1 (en) 1999-04-16 2005-04-12 Parkervision, Inc. DC offset, re-radiation, and I/Q solutions using universal frequency translation technology
US6853690B1 (en) * 1999-04-16 2005-02-08 Parkervision, Inc. Method, system and apparatus for balanced frequency up-conversion of a baseband signal and 4-phase receiver and transceiver embodiments
US6873836B1 (en) * 1999-03-03 2005-03-29 Parkervision, Inc. Universal platform module and methods and apparatuses relating thereto enabled by universal frequency translation technology
US7110435B1 (en) 1999-03-15 2006-09-19 Parkervision, Inc. Spread spectrum applications of universal frequency translation
US7110444B1 (en) * 1999-08-04 2006-09-19 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments and circuit implementations
US7693230B2 (en) * 1999-04-16 2010-04-06 Parkervision, Inc. Apparatus and method of differential IQ frequency up-conversion
US7065162B1 (en) 1999-04-16 2006-06-20 Parkervision, Inc. Method and system for down-converting an electromagnetic signal, and transforms for same
US8295406B1 (en) 1999-08-04 2012-10-23 Parkervision, Inc. Universal platform module for a plurality of communication protocols
US7054296B1 (en) 1999-08-04 2006-05-30 Parkervision, Inc. Wireless local area network (WLAN) technology and applications including techniques of universal frequency translation
US7072390B1 (en) 1999-08-04 2006-07-04 Parkervision, Inc. Wireless local area network (WLAN) using universal frequency translation technology including multi-phase embodiments
US7082171B1 (en) * 1999-11-24 2006-07-25 Parkervision, Inc. Phase shifting applications of universal frequency translation
US6963734B2 (en) 1999-12-22 2005-11-08 Parkervision, Inc. Differential frequency down-conversion using techniques of universal frequency translation technology
US7292835B2 (en) * 2000-01-28 2007-11-06 Parkervision, Inc. Wireless and wired cable modem applications of universal frequency translation technology
US7010286B2 (en) * 2000-04-14 2006-03-07 Parkervision, Inc. Apparatus, system, and method for down-converting and up-converting electromagnetic signals
US7554508B2 (en) 2000-06-09 2009-06-30 Parker Vision, Inc. Phased array antenna applications on universal frequency translation
US7454453B2 (en) * 2000-11-14 2008-11-18 Parkervision, Inc. Methods, systems, and computer program products for parallel correlation and applications thereof
US7010559B2 (en) 2000-11-14 2006-03-07 Parkervision, Inc. Method and apparatus for a parallel correlator and applications thereof
US7072427B2 (en) * 2001-11-09 2006-07-04 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US7085335B2 (en) 2001-11-09 2006-08-01 Parkervision, Inc. Method and apparatus for reducing DC offsets in a communication system
US6975848B2 (en) 2002-06-04 2005-12-13 Parkervision, Inc. Method and apparatus for DC offset removal in a radio frequency communication channel
US7321640B2 (en) 2002-06-07 2008-01-22 Parkervision, Inc. Active polyphase inverter filter for quadrature signal generation
US7379883B2 (en) * 2002-07-18 2008-05-27 Parkervision, Inc. Networking methods and systems
US7460584B2 (en) 2002-07-18 2008-12-02 Parkervision, Inc. Networking methods and systems
TWI280690B (en) * 2003-03-18 2007-05-01 Tdk Corp Electronic device for wireless communications and reflector device for wireless communication cards
WO2007058932A1 (en) * 2005-11-10 2007-05-24 Cambridge Analog Technology, Llc Precision sampling circuit
FR2904739A1 (fr) * 2006-08-04 2008-02-08 St Microelectronics Nv Compensation d'un amplificateur comportant au moins deux etages de gain
JP2008182425A (ja) * 2007-01-24 2008-08-07 Denso Corp フィルタ回路
US20110043286A1 (en) * 2009-08-18 2011-02-24 Gerald Youngblood Direct conversion receiver

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3226650A (en) * 1964-03-09 1965-12-28 Thomas E Higbie Video pulse amplitude detector for airborne radar systems
US3820033A (en) * 1973-05-16 1974-06-25 Tektronix Inc Mos-fet sample and hold system for digitizing high frequency signals

Also Published As

Publication number Publication date
DE2713714B2 (de) 1979-10-25
JPS564998B2 (de) 1981-02-02
US4066919A (en) 1978-01-03
JPS52120666A (en) 1977-10-11
DE2713714C3 (de) 1980-07-17

Similar Documents

Publication Publication Date Title
DE2713714A1 (de) Abtast-speicher-schaltung
DE1280924B (de) Bistabile Schaltung
DE2112723A1 (de) Schaltkreis mit sehr hoher Eingangsimpedanz
DE2549626B2 (de) Analog-Digital-Wandler
EP0300560A2 (de) Vergleichsschaltung
DE2819524A1 (de) Taktgesteuerte spannungsvergleichsschaltung
DE3133684C2 (de) Elektronische analoge Schaltvorrichtung
DE2553694C3 (de) Ladungsgekoppelter Verstärker
DE2508850C2 (de) Spannungsverstärker
DE2619964A1 (de) Anordnung zur impuls-zeitlagekorrektur
DE10117382A1 (de) Schaltungsanordnung und Sensorvorrichtung
DE2856955C2 (de) Verfahren und Vorrichtung zur Digital-Analog- und Analog-Digital-Umwandlung
DE3125250A1 (de) Analog/digital-umsetzer
DE2646737C3 (de) Hilfstraeger-regenerationsschaltung fuer einen farbfernsehempfaenger
DE2734724A1 (de) Digital-analog-wandler
DE2744249A1 (de) Schaltungsanordnung zur wahlweisen dynamik-kompression oder -expansion
DE1178112B (de) Bistabile Kippschaltung
DE3112212A1 (de) Analog-digital- und digital-analogwandler und verfahren zur umwandlung eines analogen signales in ein nicht-binaeres digitales wort und eines nicht-binaeren digitalen worts in ein analoges signal
DE10050962A1 (de) Verfahren und Vorrichtung zur Erfassung von Signalen
EP0555804A1 (de) Schaltungsanordnung zum Regeln der Frequenz der von einem Quarzoszillator abgegebenen Oszillatortaktsignale
DE69733185T2 (de) Schnittstellenschaltung für Videokamera
DE1229156B (de) Abtasteinrichtung fuer Zeitmultiplexsysteme
DE3229772A1 (de) Speicherschaltung
DE2415372C3 (de) Taktgesteuertes, mehrstufiges Schieberegister
DE2520931C2 (de) Abtast-Halteschaltungsanordnung

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)