DE2713714B2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltung zur Abtastung und Momentanwertspeicherung eines Analogsignal entsprechend dem Gattungsbegriff des Anspruchs 1. Vereinfachend soll diese im folgenden als Abtast-Speicher-Schaltung oder Abtast-Halte-Schaltung bezeichnet sein.

Abtast-Speicher-Schaltungen werden für verschiedene Zwecke, beispielsweise als periphere Einheit zur Anpassung zwischen einer analogen Signalquelle und einer digitalen Datenverarbeitungsanlage eingesetzt und sind in verschiedenen Varianten bekannt Hierbei ist es üblich, während eines Abtast-Modus einen Kondensator auf den Momentanwert der analogen Funktion aufzuladen und dessen Speicherwert während eines nachfolgenden Halte-Modus auszuwerten. Um eine Belastung der Meßgröße einerseits und eine zu rasche Entladung des Kondensators andererseits zu vermeiden, werden häufig Operationsverstärker eingesetzt Eine typische Schaltung dieser Art ist aus der US-PS 33 04 507 bekannt

Eine bekannte Schwierigkeit solcher Schaltungen liegt im Auftreten von Offset- oder Verlagerungsspannungen, was der Einsatz von Operationsverstärkern mit sich bringt Die Offsetspannung ist definiert als die Differenz der Eingangs-Gleichspannungen an einem Operationsverstärker, welche notwendig ist, um an seinem Ausgang die Spannung Null zu erhalten.

Zur Ausschaltung der Offsetspannungen sind bei bekannten Schaltungen Kompensationspotentiometer bekannt, doch kann damit allenfalls ein statischer Abgleich erreicht werden, der sich auf eine bestimmte Umgebungstemperatur bezieht Oie Notwendigkeit derartiger Mittel erschwert auch die Ausgestaltung als monolithische integrierte Schaltung.

Weiterhin ist auch die Genauigkeit, mit welcher die Abtastung bei bekannten Schaltungen durchgeführt wird, eine Funktion der Gleichtaktunterdrückung bzw. des Gleichtakt-Unterdrückungsverhältnis-Faktors der Operationsverstärker. Die Null-Einstellung, welche bei den meisten Abtast-Speicher-Schaltungen angewandt wird, dient zur Einstellung bzw. Nachstellung von Offsetspannungen, einem Gleichspannungsparameter. Da jedoch das Eingangssignal normalerweise sich mit der Zeit verändert, wenn die Größe der Eingangsspannung sich ändert, so ändert sich auch die Offsetspannung des Operationsverstärkers. Obwohl Genauigkeitseinstellungen bei bekannten Schaltungen für ein gewünschtes Eingangssignal oder einen gewünschten Eingangssignalpegel vorgenommen werden können, wird somit während der Abtastung dennoch aufgrund des Problems der Gleichtaktunterdrückung ein Fehler eingebracht

Ein weiteres Problem bekannter Abtast-Speicher-Schaltungen besteht darin, daß die Impulsfolge durch die Anstiegsgeschwindigkeit der Operationsverstärker in der Schaltung begrenzt ist. Aus diesem Grund ergibt sich in der Praxis eine untere Grenze für die Abtastzeit

Aufgabe der Erfindung ist die Verfügbarmachung einer Abtast-Speicher-Schaltung der eingangs definierten Art, welche mit hoher Genauigkeit arbeitet und auf besondere Nachstellmittel verzichtet.

Die hierzu vorgeschlagene Lösung ist im kennzeich-

nenden Teil des Anspruches t definiert Vorteilhafte Ausgestaltungen sind den Unteransprüchen zu entnehmen.

Die erfindungsgemäße Schaltung führt ohne jede Einstellung von Hand zu einer dauernden Selbstkompensation der Offsetspannungen und einer Unterdrükkung von Gleichspannungsfehlem, Durch den Verzicht auf manuelle Einstellungsmittel eignet sie sich auch in besonderer Weise zur Ausgestaltung als monolithische integrierte Schaltung. I ο

Weitere Einzelheiten werden nun anhand der Zeichnungen erläutert Es zeigt

F i g. 1 ein Blockschaltbild einer bekannten Abtast-Halte-Schaltung,

F i g. 2 ein ausführliches Teilschaltbild, in welchem die erfindungsgemäße Abtast-Halte-Schaltung dargestellt ist,

F i g. 3 eine logische Treiberschaltung zur Steuerung der in F i g. 2 gezeigten Abtast-Halte-Schaltung,

F i g. 4 eine Wahrheitstabelle für die in der F i g. 2 dargestellte Schaltung,

Fig.5 ein Zeitdiagramm, welches We'Ienfonnen veranschaulicht die die Arbeitsweise der in der F i g. 2 veranschaulichten Schaltung erläutern,

F i g. 6 eine Schaltungsanordnung eines Teils der in der Fig.2 dargestellten Schaltung während eines Abtastmodus,

F i g. 7 eine Schaltungsanordnung eines Teils der in der F i g. 2 dargestellten Schaltungsanordnung während eines Haltemodus, jo

F i g. 8 eine logische Treiberschaltung zur Steuerung der Arbeitsweise der in der Fig.2 dargestellten Schaltung gemäß einer weiteren bevorzugten Ausführungsform der Erfindung,

F i g. 9 eine Wahrheitstabelle für die in der F i g. 2 J5 dargestellte Schaltung, welche durch die logische Treiberschaltung gemäß F i g. 8 gesteuert wird, und

Fig. 10 ein Zeitdiagramm, welches Wellenformen darstellt, die die Arbeitsweise der Schaltung gemäß Fig.2 veranschaulichen, welche durch die logische Treiberschaltung gemäß F i g. 8 gesteuert wird.

In der F i g. 1 ist eine bekannte zweikanalige Abtast-Halte-Schaltung 10 dargestellt welche außerordentlich gut dazu geeignet ist in Form einer monolithischen integrierten Schaltung hergestellt zu werden. Die Schaltung 10 dient da;πι, ein über die Zeit veränderbares Signal abzutasten, und zwar zu einem Zeitpunkt, welcher durch einen extern erzeugten Steuer- oder Abtastimpuls vorgegeben wird, und die Schaltung hält diesen Wert konstant bis aufgrund einer >o entsprechenden Steuerung eine weitere Abtastung des über die 7eit veränderlichen Signals abgenommen wird. Gemäß der Darstellung in der Zeichnung weist die Schaltung 10 zwei Kanäle 12 und 14 auf, weiche jeweils zwischen einer Eingangsklemme 16, an welche das über die Zeit veränderliche Signal angelegt wird, und einer Ausgangsklemme 18 geschaltet sind, an welcher das Ausgangssignal abgenommen wird. Die beiden Kanäle 12 und 14, welche die Abtast-Halte-Kanäle 20 und 22 enthalten, sind jeweils mit den Eingangs- bzw. den Ausgangsklemmen über analoge Schalter 24,26 bzw. 28, 30 verbunden.

Wenn ein Abtastimpuls den analogen Schaltern zugeführt wird, so befindet sich beispielsweise der Kanal 12 in einem Abtastmodus und tastet das der Klemme 16 zugeführte Eingangssignal ab. Gleichzeitig ist der Kanal 14 von dem Eingang getrennt und befindet sich in einem Haltemodus, wobei das Ausgangssignal dieses Kanals der Ausgangsklemme 18 zugeführt wird. Im nächsten Betriebsmodus wird der Kanal 12 von der Eingangsklemme 16 getrennt und mit der Ausgangsklemme 1β verbunden, um das abgetastete Signal der Ausgangsklemme zuzuführen, während der Kanal 14 sich im Abtastmodus befindet und mit der Klemme 16 verbunden ist jedoch von der Ausgangsklemme 18 getrennt ist

In den F i g. 2 und 3 ist die Abtast-Halte-Schaltung 10 mit den Einzelheiten der Erfindung dargestellt Es werden dieselben Bezugszahlen für die entsprechenden Bauteile wie in der F i g. 1 verwendet Jeder der Kanäle 12 und 14 der Abtast-Halte-Schaltung 10 weist zwei Operationsverstärker, vier Übertragungsgatter und einen Integrationskondensator auf. Es sei darauf hingewiesen, daß die Ausdrücke »Übertragungsgatter« und »analoger Schalter« austauschbar verwendet werden. Gemäß einer besonders bevorzugten Ausführungsform der erfindungsgemäßen Schaltung werden die Übertragungsgatter und die Operationsverstärker in jedem der Kanäle der Abtast-Haiec-Schaltung 10 als eine monolithische integrierte Schaltung hergestellt.

Gemäß der Darstellung weist der Kanal 12 ein Übertragungsgatter 24 auf, welches einen Eingang hat, der mit der Eingangsklemme 16 verbunden ist, und weiche* einen Ausgang hat der mit dem Eingang des Übertragungsgatters 32 und mit der nichtinvertierenden Klemme des Operationsverstärkers 34 verbunden ist. Der Operationsverstärker 34 ist in einer Spannungsfolgerkonfiguration geschaltet, und er hat einen Ausgang, der mit dem Kondensator 36 verbunden ist dessen andere Klemme mit der invertierenden Eingangsklemme des Operationsverstärkers 38 verbunden ist. Der Ausgang des Übertragungsgatters 32 ist mit dem Ausgang des Operationsverstärkers 38 sowie mit dem Eingang des Übertragungsgatters 40 verbunden. Der Ausgang des Übertragungsgatters 40 ist mit der invertierenden Klemme des Operationsverstärkers 38 sowie mit dem Kondensator 36 verbunden. Der Ausgang des Operationsverstärkers 38 ist auch über das Übertragungsgatter 26 mit dem Ausgang 18 der Abtast-Halte-Schaltung 10 verbunden. Wie ersichtlich ist, ist der Kanal 14 der Schaltung 10 mit dem Kanal 12 identisch und weist die Operationsverstärker 42 und 44, den Integrationskondensator 46 sow^;e jeweils die Übertragungsgatter 28, 30, 48 und 50 auf. Die nichtinvertierenden Eingangsklemmen der Operationsverstärker 38 und 44 sind beide an der Klemme 52 an Masse geführt.

Es ist darauf hinzuweisen, daß die obenerwähnten Übertragungsgatte:' derart ausgebildet sein können, wie es in der US-Patentschrift 39 30 169 beschrieben ist.

Die F i g. 3 zeigt ein einfaches logisches Schaltschema einei Logikschaltung 55, welche als monolithische integrierte Schaltung ausgebildet sein kann und der Abtast-Halte-Schaitung 10 entsprechen kann. Die Logikschaltung 55 steuert den Schaltvorgang der Übertragungsgatter der Abtast-Halte-Schaltung 10. Die Logik-Schaltung 55 weist ein an sich bekanntes D-Flip-Flop 54 auf, welches als Kippstufe arbeilet und derart ausgebildet ist, daß es Abtastimpulse mit einer vorgegebenen Abtastrate an einer Eingangsklemme 56 aufnimmt und an den Ausgangsklemmen 58 und 60 Steuersignale liefert, welche den jeweiligen Klemmen der Übertragungsg".tter oder Schalter gemäß Fig.2 zugeführt werden.

Anhand der Fig.4 bis 7 wird die Arbeitsweise der erfindungsgemäßen Abtast-Halte-Schaltung 10 gemäß

Fig.2 näher erläutert. Die Wahrheitstabelle gemäß F i g. 4 veranschaulicht das Schließen der Übertragungsgatter der Schaltung gemäß F i g. 2, um die Schaltung 10 in der Weise zu betreiben, wie es unten im einzelnen näher erläutert wird. Der Kanal 12 befindet sich im Abtastmodus, wenn die Gatter 24 und 40 geöffnet sind. Gleichzeitig ist der Kanal 14 im Haltemodus, wenn die Übertragungsgatter 30 und 48 geöffnet sind. Wenn es jedoch erwünscht ist, die Schaltung derart zu verändern, daß der Kanal 12 in den Haltemodus übergeht, werden die Übertragungsgatter 24 und 40 gesperrt und die Übertragungsgatter 32 und 26 werden geöffnet. In ähnlicher Weise ist dann, wenn der Kanal 12 im Haltemodus ist, der Kanal 14 im Abtastmodus, so daß die Übertragungsgatter 28 und 50 geöffnet sind, während gleichzeitig die Gatter 30 und 48 gesperrt sind. Um die Schaltung derart zu betreiben, daß die jeweiligen Übertragungsgatter der Schaltung 10 mit zwei Kanälen entweder geöffnet oder gesperrt sind, wird der (^-Ausgang (Klemme 58) des D-Flip-Flops 55 jeweils mit den φ-Steuerklemmen der Übertragungsgatter 24, 30, 40, 48 und mit den (?-Steuerklemmen der Übertragungsgatter 26, 28, 32 und 50 verbunden. In ähnlicher Weise wird die Ausgangsklemme 60 (der (^-Ausgang) des D-Flip-Flops 55 mit den komplementären Steuerklemmen der obengenannten Übertragungsgatter verbunden.

In der F i g. 5 ist eine Wellenform dargestellt, welche zur Veranschaulichung der Arbeitsweise der Ausführungsform gemäß Fig. 2 dient. Abtastimpulse werden dem Eingang 56 des Flip-Flops 55 mit einer vorgegebenen Abtastfolge zugeführt, wobei (Τη— 71) eine Periode darstellt, wie es durch die Wellenform 62 veranschaulicht ist. Wenn beispielsweise das Flip-Flop 55 derart aufgebaut ist, daß es seinen Zustand jeweils bei der Vorderflanke eines positiv verlaufenden Impulses ändert (Wellenform-Abschnitt 64), dann erscheint ein positives Ausgangssignal an der Ausgangsklemme 58. während sein Komplement an der Klemme 60 erscheint. Die Ausgangssteuersignale an den Ausgangsklemmen 58 und 60 des D-Flip-Flops 55 bleiben in den obengenannten Zuständen zwischen den Zeitpunkten Tn und Ti. In diesem Status werden die Übertragungsgatter 24, 30, 40 und 48 geöffnet, während die Übertragungsgatter 26, 28, 32 und 50 gesperrt sind, so daß gemäß F i g. 5 der Kanal 12 im Abtastmodus ist und der Kanal 14 im Haltemodus ist. Somit wird während der Zeitperiode T_n -71 der Eingang, während ein zeitlich veränderbares Signal der Klemme 16 zugeführt wird, kontinuierlich vom Kanal 12 abgetastet, während der Kanal 14 an seinem Ausgang 18 einen Signalwert liefen, welcher am Ende des vorhergehenden Abtastzyklus vorhanden war. Dieser Vorgang wird fortgesetzt bis ein weiterer Abtastimpuls zum Zeitpunkt 71 eintrifft, welcher bewirkt, daß die Ausgänge des Flip-Flops 55 umgekehrt werden. Zu dieser Zeit werden die Übertragungsgatter 26, 28,32 und 50 geöffnet, und die Gatter 24, 30, 40 und 48 werden gesperrt, so daß der Kanal 12 in den Haltemodus gebracht wird und der Kanal 14 in den Abtastmodus übergeht (Obwohl die Darstellung derart gewählt ist daß der Zustand der beiden Kanäle jeweils bei der Vorderflanke des Abtastimpulses geändert wird, sei darauf hingewiesen, daß die Schaltung auch derart aufgebaut werden kann, daß die entsprechende Änderung bei der rückwärtigen Flanke des Abtastimpulses 62 erfolgt)

Das an sich bekannte Doppelkanalsystem ermöglicht daß eine Ausgangsspannung zu allen Zeiten gehalten wird, während Kompensationsspannungen für die Operationsverstärker-Verlagerungsspannungen abgeleitet werden und das Eingangssignal periodisch abgetastet wird. Weiterhin ermöglicht das Doppelkanalsystem, daß die Anstiegsgeschwindigkeit an der Ausgangsklemme unabhängig von der Anstiegsgeschwindigkeit jedes einzelnen Operationsverstärkers ist. Dies bedeutet, daß beim normalen Betrieb der Operationsverstärker seinen Anstieg bereits abgeschlossen hat und das Eingangssignal aufgenommen hat. bevor er mit der Ausgangsklemme verbunden wird.

Gemäß F i g. 6 und 7 ist der Kanal 12 der Schaltung 10 aus F i g. 2 in einer Abtast- bzw. Halte-Modus-Konfiguration. Obwohl sich die nachfolgende Beschreibung auf den Kanal 12 bezieht sei darauf hingewiesen, daß der Kanal 14 in derselben Weise arbeitet. Wie nachfolgend näher erläutert wird, bewirkt die spezielle Konfiguration jedes einzelnen Kanals zwischen einem Abtast- und einem Halte-Modus, daß Verlagerungsspannungsfehler und Fehler aufgrund einer Gleichtaktunterdrückung überwunden werden, wie sie bei Operationsverstärkern auftreten, welche dem Stand der Technik angehören. Es wird gezeigt, daß jeder einzelne Abtast-Halte-Kanal der Schaltung 10 von Fehlerverlagerungsspannungen unabhängig ist, so daß eine manuelle Genauigkeitseinstellung bei der erfindungsgemäßen Schaltung nicht erforderlich ist.

Bei cwr Darstellung in der F i g. 6 ist angenommen, daß der Kanal 12 der Schaltung 10 der Fig. 2 sich im Abtastmodus befindet (dabei sind die Übertragungsgatter 24 und 40 geöffnet und die Galter 32 und 26 sind gesperrt). Im Abtastmodus sind die Operationsverstärker 34 und 36 in einer Spannungsfolgerkonfiguration angeordnet (der Ausgang des Operationsverstärkers ist mit der invertierenden Eingangsklemme verbunden). Somit läßt eine Spannung E sich folgendermaßen definieren:

A +

wobei

A = Verstärkung in der offenen Verstärkerschleife,
Eos = Verstärkerverlagerungsspannung.

Es sei darauf hingewiesen, daß die hier als Verlagerungsspannung bezeichnete Spannung auch als Offsetspannung zu bezeichnen ist nachdem dieser Ausdruck aus der englischen Sprache auch in die deutsche Fachsprache Eingang gefunden hat

Wenn somit A größer oder gleich 10 000 ist dann ergibt sich aus der Gleichung (1), daß £ gleich Eos ist Somit sind £Ί und Ei gleich der Offsetspannung der entsprechenden Verstärker 34 und 38 In der Abtastmodus-Konfiguration (Fig.6) beträgt die Spannung am Kondensator 36, weiche mit Vbezeichnet ist folgenden Wert:

V =

Der Verstärker 34 puffert auch das Eingangssignal, um den Ladestrom während der Abtastung an den Kondensator 36 zu liefern.

Weiterhin ist in der F i g. 7 der Kanal 12 der F i g. 2 im Haltemodus dargestellt In dieser Konfiguration sind der aufgeladene Kondensator 36 und der Spannungsfol-

gerverstärker 34 in Reihe in der Rückführschleife des Verstärkers 38 angeordnet.
Aus der Schaltungskonfiguration ergibt sich:

und

mn

-4.18

V_x = V_AVS+E, - V.

Durch Umformung der Gleichungen (3). (4) und (5) eruibt sich

V.,, == ^Al-^H- (E, - E, + V). (6)

Schließlich ergibt sich durch Substituieren der Gleichung (2) in Gleichung (6):

V_n s = _A ^- (E₂ - E₁ + V,,s + E₁ - E₂).

(7)
Daraus folgt:

KlIS = —. Γ

A I

mit

Oben wurde gezeigt, daß die Ausgangsspannung der Abtast-Halte-Schaltung im wesentlichen gleich der periodisch abgetasteten Eingangsspannung ist. Weiterhin wurde aus den Gleichungen (1) bis (8) deutlich, daß die Offsetspannungen der jeweiligen Verstärker 34 und 38 aufgehoben werden. Somit folgt die Schaltung 10 dem als Funktion der Zeit veränderbaren Signal, welches an die Schaltung angelegt wird, und sie hält dann den momentanen Eingangswert des Eingangssignals auf eine entsprechende Anweisung hin. Weiterhin weist die Abtast-Halte-Schaltung eine Doppelkanalanordnung auf, welche derart ausgebildet ist, daß in Reaktion auf das entsprechende Logiksteuerschaltung ein Kanal dazu veranlaßt wird, das als Funktion der Zeit veränderbare Signal abzutasten, während der andere Kanal in einem Haltemodus ist und umgekehrt.

Weiterhin ist aus den F i g. 6 und 7 ersichtlich, daß die Spannungspegel an den Eingängen der Operationsverstärker 34 und 38 sich nicht ändern, wenn ein Übergang aus dem Abtastmodus in den Haltemodus erfolgt Infolgedessen werden die Verhältnisse der Gleichtaktunterdrückung in beiden Operationsverstärkern als Faktoren eliminiert, welche die Genauigkeit beim Abtasten und Halten von Spannungen bestimmen.

In einigen Anwendungsfällen der Schaltung ist es zweckmäßig, daß die Abtast-Halte-Schaltung jeweils ein als Funktion der Zeit veränderliches Signal nur während derjenigen Zeitperiode abtastet, welche durch die Dauer des Abtastimpulses festgelegt ist (anstatt der vollen Dauer des Haltezyklus des zweiten Kanals, wie es oben beschrieben wurde). Durch eine einfache Veränderung in der Steuerlogik der Schaltung läßt sich die oben beschriebene Abtast-Halte-Schaltung leicht im Hinblick auf eine solcne Arbeitsweise ändern.

In der Fig.8 ist eine Logiksteuerschaltung veranschaulicht, welche in Reaktion auf einen der Eingangsklemme 66 zugeführten Abtastimpuls an den Ausgangsklemmen 68 bis 78 jeweils geeignete Steuersignale erzeugt. Bei dieser Schaltung hat das Flip-Flop 55 einen Inverter 80, der zwischen seiner Eingangsklemme und dem zugeführten Abtastimpuls angeordnet ist. Der (^-Ausgang des Flip-Flops 55 ist mit einer Eingangsklemme eines UND-Gatters 82 verbunden, während die

ίο andere Eingangsklemme mit der Abtasteingangsimpulsklcmme 66 verbunden ist. Der Ausgang des UND-Gatters 82 wird dann direkt mit der Klemme 70 und mit der Ausgangsklemme 68 über den Inverter 84 verbunden. Der (^-Ausgang des Flip-Flops 55 ist ebenfalls mit der

i) Klemme 72 verbunden. Das komplementäre Ausgangssignal (Q) des Flip-Flops 55 ist direkt mit der Ausgangsklemme 74 und mit einer Eingangsklemme des UND-Gatters 86 verbunden. Die andere Eingangsklemme des UND-Gaücrs 36 lsi iiiii ucf ÄbiääiimpüiScirigangsklemme 66 verbunden, während der Ausgang direkt mit der Klemme 76 und über einen Inverter 88 mit der Ausgangsklemme 78 verbunden ist. In ähnlicher Weise wie bei der Steuerlogik gemäß F i g. 3 ist die Ausgangsklemme 68 mit dem Übertragungsschalter oder dem Gatter 32 verbunden, die Ausgangsklemme 70 ist mit den Übertragungsgattern 24 und 40 verbunden, die Klemme 72 ist mit dem Übertragungsgatter 30 verbunden, die Ausgangsklemme 74 ist mit dem Gatter 26 verbunden, die Ausgangsklemme 76 ist mit den (g) 3d Übertragungsgattern 28 und 50 verbunden und die Ausgangsklemme 78 ist mit dem Übertragungsgatter 48 verbunden.

Anhand der Fig.9 und 10 ist die Arbeitsweise der erfindungsgemäßen Abtast-Halte-Schaltung 10 ersichtlieh, welche von der Logiksteuerschaltung 65 beaufschlagt wird. In dieser Schaltungsanordnung werden im Zeitpunkt To in Reaktion auf die positive Vorderflanke des Abtastimpulses 90 die Übertragungsgatter 24,40,48 und 30 geöffnet, während die anderen Gatter gesperrt bleiben. Somit befindet sich der Kanal 12 im Abtastmodus und der Kanal 14 im Haltemodus. Wenn der Kanal 14 im Haltemodus ist und das Übertragungsgatter 30 geöffnet ist, wird das Ausgangssignal des Kanals 14 der Ausgangsklemme 18 zugeführt. Wenn die negativ verlaufende rückwärtige Flanke des Abtastimpulses 90 im Zeitpunkt 7Ί auftritt, wird das Ausgangssignal der Logiksteuerung 65 derart geändert, daß nur die Übertragungsgatter 32, 26 und 48 geöffnet sind. während alle übrigen Übertragungsgatter gesperrt sind.

Bei dieser Konfiguration befindet sich der Kanal 12 im Haltemodus und erzeugt ein Ausgangssignal an der Ausgangsklemme 18 der Schaltung 10. Gleichzeitig bleibt der Kanal 14 im Haltemodus, sein Ausgangssignal ist jedoch von der Ausgangsklemme 18 durch das Übertragungsgatter 30 getrennt, welches gesperrt ist. Im Zeitpunkt Ti werden die Ausgänge des Logiksteuertreibers 65 erneut geändert, und zwar in Reaktion auf die positiv verlaufende Vorderflanke des nächsten Abtastimpulses, so daß die Übertragungsgatter 32, 26, 28 und 50 geöffnet werden, während alle anderen Gatter gesperrt bleiben. Zu dieser Zeit bleibt der Kanal 12 in einem Haltemodus, wobei sein Ausgangssignal der Ausgangsklemme 18 der Schaltung 10 zugeführt wird, während der Kanal 14 in den Abtastmodus gebracht ist, um das als Funktion der Zeit veränderliche Eingangssignal abzutasten, welches der Klemme 16 zugeführt wird. Diese Konfiguration wird bis zum Zeitpunkt Ti beibehalten. Zur Zeit Tz bleibt der Kanal 12 in einem

Haltemodus, sein Ausgang ist jedoch von der Ausgangsklemme 18 getrennt Gleichzeitig wird der Kanal 14 in einen Haltemodus gebracht, wobei sein Ausgang mit der Ausgangsklemme 18 der Schaltung 16 verbunden ist. Diese Verhältnisse werden bis zur Zeit Tu beibehalten, und in diesem Zeitpunkt schaltet der Kanal 12 in Reaktion au' den nächsten Abtastimpuls von einer Haltekonfiguration auf eine Abtastkonfiguration um, und der Kanal 14 bleibt im Haltemodus, wobei sein Ausgang noch mit der Ausgangsklemme 18 verbunden bleibt. Damit ist der Arbeitszyklus abgeschlossen, und die Abtast-Halte-Schaltung ist in demselben Zustand wie im Zeitpunkt To. Deshalb wird gemäß der obigen Beschreibung das als Funktion der Zeit veränderbare Eingangssignal nur während derjenigen Zeit abgetastet, in welcher der Abtastimpuls vorhanden ist, und der abgetastete Signalpegel wird unmittelbar nach dem Abtasten als Ausgangssignal abgegeben.

Gemäß der Erfindung wird somit eine gegenüber dem Stand der Technik wesentlich verbesserte Abtast-Halte-Schaltung geschaffen, die auch als Abtast-Speicher-Schaltung zu bezeichnen ist und die sich zur Herstellung als monolithische integrierte Schaltung besonders gut eignet. Mit der erfindungsgemäßen Schaltung werden Offsetspannungen vollkommen selbsttätig kompensiert und es werden Gleichtakt-Unterdriickungsfehler ausgeschaltet, welche normalerweise bei mit Operationsver-

starkem aufgebauten Abtast-Halte-Schaltungen auftreten. Diese Kompensation wird in jedem Abtastzyklus erneut durchgeführt. Aus diesem Grunde sind keine manuellen Einstellungen (zur Beseitigung einer Offsetspannung) erforderlich. Weil die Kompensation der Offsetspannung und die Gleichtaktunterdrückung in jedem Abtastzyklus neu durchgeführt werden, ist die erfindungsgemäße Schaltung von Temperaturschwankungen über einen außerordentlich großen Temperaturbereich unabhängig.

Weiterhin bestehen bei der erfindungsgemäßen Schaltung in an sich bekannter doppelkanaliger Ausführung hinsichtlich der Anstiegsgeschwindigkeit bei der Abtastzeit praktisch keine Begrenzungen. Weiterhin eignet sich die erfindungsgemäße Schaltung besonders gut für eine Fertigung unter Anwendung ;!er MOS-Schaltungstechnologie. Diese Technologie bringt den zusätzlichen Vorteil mit sich, daß weniger Energie benötigt wird, so daB der gesamte Energieverbrauch der erfindungsgemäßen Schaltung besonders niedrig liegt. Die erfindungsgemäße Schaltung weist eine außerordentlich hohe Eingangsimpedanz auf (größer als 10⁹ Ohm), und zwar für Eingangssignale, welche abgetastet werden, da nämlich Pufferverstärker verwendet werden. Dadurch wird eine Belastung des Eingangssignals während dessen Abtastung vermieden.

Hierzu 3 Blatt Zeichnungen

Claims (5)

Patentansprüche:

1. Schaltung zur Abtastung und Momentanwertspeicherung eines Analogsignals in wenigstens s einem Signalkanal mit einem ersten Operationsverstärker zum Empfang des Analogsignals und zur Übertragung desselben auf ein integrierendes Bauelement in einem Abtast-Modus und mit einem zweiten Operationsverstärker zur Übernahme des ι ο im integrierenden Bauelement gespeicherten Momentanwertes und Übertragung desselben an den Schaltungsausgang in einem nachfolgenden Halte-Modus, wobei der zyklisch wiederkehrende Moduswechsel durch steuerbare Schalter erfolgt, da- durch gekennzeichnet, daß in einem Signalkanal der Ausgang des ersten Operationsverstärkers (34) mit dessen invertierendem Eingang und fiber das integrierende Bauelement (36) mit dem invertierenden Einging des zweiten Operationsverstärkers (38) verbunden ist, dessen nichtinvertierender Eingang auf Bezugspotential liegt und daß zwischen dem Schaltungseingang (16) und dem nichtinvertierenden Eingang des ersten Operationsverstärkers ein erster (24), zwischen dem Ausgang des zweiten Operationsverstärkers und dessen invertierendem Eingang ein zweiter (40) und zwischen dem Ausgang des zweiten Operationsverstärkers und dem nichtinvertierenden Eingang des ersten Operationsverstärkers ein dritter (32) Schalter liegen, wobei im Abtast-Modus nur der erste und der zweite, im Halte-Modus jedoch nur der dritte Schalter geschlossen sind.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß zwei parailel geschaltete Signalkanäle (12, 14) hinsichtlich ihres jeweiligen Arbeits-Modus γ, kreuzweise betätigt sind, wobei zur gegenseitigen Entkoppelung jeder Signalkanal (12, 14) zusätzlich einen vierten Schalter (26 bzw. 30) aufweist, der zwischen dem Ausgang des zweiten Operationsverstärkers und dem gemeinsamen Schaltungsausgang (18) liegt und synchron mit dem dritten Schalter geschlossen ist

3. Schaltung nach Anspruch 1 oder 2, gekennzeichnet durch eine logische Steuerschaltung (55,65) mit einem Eingang und mehreren Ausgängen (58, 60, 68—78), die mit den verschiedenen Schaltern verbunden sind, wobei die Steuerschaltung Eingangsimpulse empfängt und an ihren Ausgängen die diversen Steuersignale für die einzelnen Schalter abgibt, welche gemeinsam den jeweiligen Modus w definieren.

4. Schaltung nach Anspruch 3, dadurch gekennzeichnet, daß die Steuerschaltung (55,65) ein D-Typ Flip-Flop (54,55) aufweist.

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß das D-Typ Flip-Flop (55) einen ersten und einen zweiten Ausgang (Q, Q) hat, daß zwischen seinem Steuereingang (C) und einem Taktimpulseingang (66) ein Inverter (80) liegt, daß der zweite Ausgang (Q)des Flip-Flop mit dessen Dateneingang μ (D) verbunden ist, daß eine erste Logikschaltung (82, 84) eingangsseitig mit dem Taktimpulseingang (66) und dem ersten Ausgang des Flip-Flop und ausgangsseitig mit ersten Ausgängen (68, 70) verbunden ist, daß eine zweite Logikschaltung (86, 88) eingangsseitig mit dem Taktimpulseingang und dem zweiten Ausgang des Flip-Flop und ausgangsseitig mit zweiten Ausgängen (76,78) verbunden ist und daß die Ausgange der ersten und der zweiten Loganschaltung mit den einzelnen Schaltern verbunden sind