DE2718454B2 - Als Halbleiterschaltung ausgeführte Speichervorrichtung - Google Patents

Als Halbleiterschaltung ausgeführte Speichervorrichtung

Info

Publication number
DE2718454B2
DE2718454B2 DE2718454A DE2718454A DE2718454B2 DE 2718454 B2 DE2718454 B2 DE 2718454B2 DE 2718454 A DE2718454 A DE 2718454A DE 2718454 A DE2718454 A DE 2718454A DE 2718454 B2 DE2718454 B2 DE 2718454B2
Authority
DE
Germany
Prior art keywords
data
circuit
memory
gate
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2718454A
Other languages
English (en)
Other versions
DE2718454A1 (de
DE2718454C3 (de
Inventor
Masafumi Kawasaki Watanabe (Japan)
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Publication of DE2718454A1 publication Critical patent/DE2718454A1/de
Publication of DE2718454B2 publication Critical patent/DE2718454B2/de
Application granted granted Critical
Publication of DE2718454C3 publication Critical patent/DE2718454C3/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
    • G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
    • G11C2216/14—Circuits or methods to write a page or sector of information simultaneously into a nonvolatile memory, typically a complete row or word line in flash memory

Description

Diese Erfindung befaßt sich mit einer als Halbleiterschaltung ausgeführten Speichervorrichtung. Sie befaßt sich insbesondere aber mit einem programmierbaren Festspeicher (PROM), durch den die Dateneingabe zeitlich verkürzt wird.
In jüngster Zeit ist der programmierbare Festspeicher als eine Ausführung des Festspeichers oder Lesespeichers vielfach in Computern und Datenprozessoren eingesetzt worden. Wenn nun die einzelnen Speicherzellen eines programmierbaren Festspeichers (PROM) aus Metalloxidhalbleiter-Transistoren mit differenzierendem Steuergatt (floating gate) oder aus ähnlichen Schaltungselementen bestehen, dann kann der Speicherinhalt beispielsweise von außerhalb des programmierbaren Festspeichers (PROM) her mit Ultraviolettstrahlen gelöscht werden, damit neue Daten in die Speicherzellen eingelesen werden können. Aus diesem Grunde ist eine derartige Speichervorrichtung eine sehr nützliche und hilfreiche Etappe in der Entwicklung neuer Datenverarbeitungstechniken, Datenverarbeitungsverfahren und dergleichen mehr.
Bei einem bekannten programmierbaren Festspeigher (PROM) wird die Dateneingabe derart gesteuert und geregelt, daß die Daten einer jeden Worteinheit in das Speicherfeld eingegeben und eingelesen werden, wobei die Programm-Operation in jedem Wort seriell wiederholt wird. Das aber bedeutet, daß dann, wenn die Speicherkapazität eines Halbleiterchips größer wird, sich auch die Zeit, die für das Eingeben und Einlesen der Daten erforderlich ist, entsprechend länger wird. Weil nun die Daten nur in Einwort-Einheiten eingegeben werden können, beträgt beispielsweise im Falle eines N-Ieitenden Halbleiterchips mit differenzierendem Steuergatt (floating gate) die Eingabezeit für eine Speicherzelle nicht mehr als 100 ms, aber die Programmierungszeit, die für das gesamte Speicherfeld erforderlich ist beträgt beispielsweise für 1 K-Wort 100 Sekunden. Eine Lösung, die eine Verkürzung der Programmzeit ermöglicht, besteht darin, die Anzahl der Bits für ein Wort, (das für gewöhnlich aus 8 Bits besteht), sehr groß zu machen, was wiederum, weil die Speicherkapazität gleich bleibt, zur Folge hat, daß die Anzahl der Wörter verringert wird. Wird aber je Worteinheit die Anzahl der Bits in dem Speicherfeld erhöht, dann sind zahlreiche Datenübertragungsleitungen erforderlich, damit aber auch größere Anzahl von Außenanschlüssen für die Dateneingabe und für die Datenausgabe, was wiederum zur Folge hat, daß die Vorteile der großintegrierten Halbleitetschaltungen oder LSI-Halbleiterschaltungen nicht mehr wahrgenommen werden können und daß es weiterhin zu Störungen an den Übergängen zwischen den Zentraleinheiten (CPU) und den Peripheriesystemen kommen kann.
Was d'.- bisher bekannten programmierbaren Festspeicher betrifft, so ist die Zeit für die Datenausgabe kurz (400 bis 500 ns), während andererseits wiederum die Zeit, die für uas Eingeben spezifischer Programme, Daten und dergleichen mehr sehr lang ist. Dies hat dann zu Schwierigkeiten geführt, ganz besonders im Hinblick auf die Überprüfung der Charaktcristika von programmierbaren Festspeichern (PROM), die in Serie hergestellt worden sind, sowie in den Fällen, in denen innerhalb einer kurzen Zeit Daten in eine große Anzahl von programmierbaren Festspeichern (PROM) eingegeben und eingelesen werden müssen.
Aufgabe dieser Erfindung ist somit die Schaffung einer als Halbleiterschaltung ausgeführten Speichervorrichtung mit einer gegenüber den bisher bekannten Speichervorrichtungen kürzeren Dnteneingabezeit.
Gelöst wird diese Aufgabe mit einer der Gattung des Schutzbegehrens entsprechenden, als Halbleiterschaltung ausgeführten Speichervorrichtung, indem eine Dateneingabeschaltung, der eine zweite V-Gatterschaltung zugeordnet ist, auf die Datenübertragungsleitungen geführt ist und die Daten als Worteinheiten übernimmt, indem eine verriegelnde Registerschaltung schaltungsmäßig auf die zweite V-Gatterschaltung geführt ist, und indem eine Dateneingabe-Steuerschaltung mit der verriegelnden Registerschaltung und mit dem Speicherfeld verbunden ist.
Die Erfindung weiterbildende Merkmale sind dem vorangestellten Unteranspruch zu entnehmen.
Diese Erfindung wird nachstehend nun an Hand des in Zeichnung dargestellten Ausführungsbeispiels (der in Zeichnung dargestellten Ausführungsbeispiele) näher erläutert. Die Zeichnung zeigt in
Fig. I ein Blockdiagramm für eine bevorzugte Ausführung des Erfindungsgegenstandes,
Fig. 2 einen Signal-Zeit-Plan für die Programmierungsoperation der mit Fig. I dargestellten Vorrichtung,
F i g. 3 ein ausführliches Schaltbild betreffend die mit Fig. I dargestellte Speichervorrichtung.
In der Zeichnung und auch in der Beschreibung sind gleichartige und ähnliche Teile mit der gleichen Hinweiszahl gekennzeichnet, wobei insbesondere F i g. I ein Ausführungsbeispiel des Erfindungsgegenstands wiedergibt.
Der mit F i g. 1 dargestellte programmierbare Festspeicher hat eine Speicherkapazität von 512 Worten (32 χ 16) von 4 Bits. Alle /-Adressen-Speicherzellen, d. h. alle Spaltenadressen-Speicherzellen, (16 χ 4) werden als eine Einheit behandelt, und zwar derart, daß eine Programmierung der Eingabedaten gleichzeitig durchgeführt wird, was wiederum zur Folge hat, daß die Dateneingabezeit für jedes Halbleiterchip des programmierbaren F-.stspeichers verkürzt werden kann.
Das Speicherfeld 11 ist in Matrixform für 512 Wörter (mit 512x4 Speicherzellen) ausgeführt. Der X-Dekoder12 legt die jeweilige Reihe des Speicherfeldes 11 in der X-Richtung fest, während von dem /-Dekoder 13 die Spalte des Speicherfeldes 11 in /Richtung festgelegt und bestimmt wird, wobei für den Datenabrufbetrieb eine Wortadresse im Speicherfeld 11 bestimmt und festgelegt wird. Das bedeutet, die Daten, die aus einer bestimmten Adresse abgerufen werden, werden über die /-Gatterschaltung 14 in die Datenabrufschaltung 15 übertragen. Diese Datenabrufschaltung 15 steht ihrerseits wiederum über die Datenübertragungsleiiungen D\ bis Da, mit den Außc*ianschiüssen dieses programmierbaren Festspeicherchips in Verbindung, und zwar derart, daß ein aus 4 Bit bestehendes Einheitswort abgerufen und nach außen übertragen wird.
Die vorerwähnten Externanschlüsse werden aber auch als Dateneingangsanschlüsse dann verwendet, wenn die Daten eingegeben und eingelesen werden. Während des Vorganges der Dateneingabe werden die Eingabedaten über die Datenübertragungsleitung D\ bis ß» in die Datenübertragungsschaltung oder Dateneingabeschaltung 16 übertragen, die der Kern dieser Erfindung ist. Der Datenübertragungsschaltung oder Dateneingabeschaltung 16 ist die /-Gatterschaltung 17 zugeordnet, (die als zweite V-Gatterschaitung bezeichnet wird). Diese zweite V-Gatterschaltung 17 übernimmt nacheinander von den Datenübertragungsleitungen D\ bis D^ die aus 4 Bits bestehenden Daten, die jeweils eine Worteinheit bilden. Zur Dateneingabeschaltung 16 gehören weiterhin die verriegelnde Registerschaltung 18, in der die von der Gatterschaltung 17 übernommenen Daten zeitweilig und vorübergehend festgehalten und gespeichert werden, sowie eine Dateneingabe-Steuerschaltung 19. Anders ausgedrückt: unabhängig und separat von der csten /-Gatterschaltung 14 für das Abrufen und Herauslesen der Daten ist die zweite /-Gatterschaltung 17 in einer Schaltungsstufe vor der Dateneingabe-Steuerschaltung 19 angeordnet. Diese zweite /-Gatterschaltung 17 wird von dem vorerwähnten /-Dekoder oder Spalten-Dekoder 13, d. h. du/ch die /-Adressensignale, und auch von einem Datenabtastsignal DST, das der Gatterschaltung 17 aufgeschaltet wird, derart gesteuert und geregelt, daß die verriegelnde Registerschaltung 18 dazu gebracht wird, zeitweilig und vorübergehend die Dateneingaben, die zu den /-Speicherzellen oder zu den Spalten-Speicherzellen gehen, zu übernehmen und festzuhalten. Die Anzahl der sich in in der verriegelnden Registerschaltung 18 befindlichen Bits ist die gleiche wie bei allen Speicherzellen (16 χ 4), die auf der A'-Linie angeordnet sind. Die Steuersignal-Generatorschaltung 20 ist derart konstruiert und ausgelegt, daß sie Steuersignale der verschiedensten Arten erzeugen kann.
Der mit F i g. 2 dargestellte Signal-Zeit-Plan verdeutlicht den zeitlichen S.euerungsablauf für den programmierbaren Festspeicher während des Datcncingabcvorganges, und zwar auf der Grundlage einer positiven Logikschaltung. Diese Programm-Betriebsart kann unterteilt werden in eine Periode, (dem üatenzyklusj, in dem das Ausgabe/Eingabesignal R/W den Logikzustand (spannungsführenden Zustand) M' hat, und in eine Periode, (dem Programmzyklus), in dem das Eingabe-/ Ausgabesignal den Logikzustand Ό' hat (und keine Spannung führt). Nun ist die Schaltung derart ausgelegt und ausgeführt, daß das Signal R/W der Datenausgabe-Steuerschaltung 15 und der Dateneingabe-Steuerschaltung 16 zugeführt und aufgeschaltet wird, wobei dann wiederum das Chip-Auswahl- oder Chip-Anateuerungssignal CS der Datenausgabe-Steuerschaltung 15 zugeführt und aufgeschaltet wird. Nun wird das Datenabtastsignal DSTauf die Gatterschaltung 17 aufgeschaltet und dadurch wiederum die verriegelnden Datenregister zeitlich gesteuert und geregelt
Zunächst einmal werden während des Datenzyklus, wenn R/W = T ist und wenn CS = Ό' ist, die Dateneingabe-Steuerschaltung 19 und die Datenausgabe-Steuerschaltung 15 nicht arbei'en können, so daß während dieses Betriebszustandes nur eine Übertragung der Daten von den Datenübertragungsleitungen D\ bis D4 aus auf die verriegelnde Registerschaltung 18 möglich ist Zu diesem Zeitpunkt weiden der Gatterschaltung 17 vom /-Dekoder 13 aus /-Adressensignale ebenfalls aufgeschaltet und zugeführt, was wiederum zur Folge hat, daß die als Eingang aufgeschalteten Daten in Übereinstimmung mit der Adressensequenz zu
hi diesem Zeitpunkt durchgeschaltet werden und in die verriegelnde Registerschaltung 18 übergeben und eingegeben werden. Die zeitliche Steuerung und Regelung der Dateneingabe wird von den Datenabtastsignalen DST bestimmt, die zur Datenfolge synchron sind. Die geringerwertigen Bits der Adressensignale werden zunächst einmal mit der entsprechenden Spaltenrichtung des Speicherfeldes 11 in Übereinstimmung gebracht, während die höherwertigen Bits den Eingängen des X-Dekoders 12 entsprechen, so daß dadurch die Daten seriell mit allen Bits (8x4 Bits) innerhalb einer kurzen Zeit in die verriegelnde Registerschaltung 18 übertragen und eingegeben werden.
Wechselt dann bei R/" = Ό' und CS = Ό' die Operation in den Betriebszustand Programmzyklus, dann erfolgt auch eine Umschaltung der Eingabe-Steuerschaltung 19 in einen Betriebszustand, in dem diese Schaltung arbeiten kann, wobei dann die Programmimpulse gemeinsam und gleichzeitig in
so Übereinstimmung mit den Eingabedaten, die während der zuvor beschriebenen Operation zeitweilig und vorübergehend in der verriegelnden Registerschaltung 18 festgehalten worden sind, in die spezifizierten 16 χ 4-Speicherzellen übertragen und eingelesen werden.
Während eines Programmzyklus liegen die Ausgänge des X-Dekoders 12 fest, beispielsweise auf der X-Leitung(i), und alle Daten, die durch den /-Dekoder 13 ausgewählt und in die verriegelnde Registerschaltung 18 übertragen -orden sind, werden dann von dort aus gemeinsam und gleichzeitig in das Speicherfeld 11 eingegeben. Das aber bedeutet, daß die Daten gemeinsam und gleichzeitig für eine ?.uni Speicherfeld gehörende bestimmte Gruppe von Speicherzellen programmiert werden, denen das Adressensignal des X-Dekoders 12 abgeschaltet worden ist und die durch die Gatterschaltung Yl bestimmt und angesteuert worden ist, woraufhin dann der Datenzyklus und der Programmzyklus erneut für eine Speicherzellengruppe
entsprechend den Adressen des nächsten X-Dekoders 12 und des nächsten V-Dekoders 13 durchgeführt werden.
Damit aber wird dadurch, daß eine verriegelnde Registerschaltung 18 und eine Dateneingabe-Steuer- ·> schaltung 19 vorgesehen und jeweils mehreren Speicherzellen zugeordnet sind, beispielsweise allen drei Speicherzellen in einer Spalte, die Zeit für die Dateneingabe gegenüber den bisher bekannten Ausführungen, bei denen die Dateneingabe in Worteinheiten in erfolgt, sehr stark verkürzt. Das bedeutet, daß wie zuvor beschrieben, die Schaltung derart ausgelegt und ausgeführt ist, daß die geringerwertigeren Adressenbits in Reihenrichtung den Speicherzellen des Speichcrfcldes 11 zugeordnet werden, während die höherwertige- π ren Bitadressensignal dem X-Dekoder 12 aufgcschaltet und zugeführt werden, so daß aus diesem Grunde die Daten während der Programmierungsoperation unbehindert in sequentieller Weise, wie dies bei den bisher bekannten programmierbaren Festspeichern der Fall 2» ist, eingegeben und eingelesen werden können. Weiterhin können während des Abrufens und Herauslesens der Daten die verriegelnde Registerschaltung 18 und die Dateneingabe-Steuerschaltung 19 nicht arbeiten, weil dann für die Speichervorrichtung der Betriebszustand 2i R/W = Ό' und DST — Ί' gegeben ist, so daß aus diesem Grunde alle üblichen Steuerungsverfahren Verwendung finden kennen, die auch im Zusammenhang mi; den bekannten programmierbaren Festspeichern eingesetzt werden.
Für das Kernstück dieser Erfindung ist es auch unwesentlich, ob mit positiver Schaltlogik oder mit negativer Schaltlogik gearbeitet wird. Die Konstruktion und Ausführung muß natürlich entsprechend den von außen her aufzuschauenden Signalen modifiziert und r> geändert werden. Darüber hinaus kann die gleichzeitige und im Hinblick auf die Speicherzellengruppe ausgerichtete Datenprogrammierung entweder mit Reiheneinheiten oder mit Spalteneinheitcn durchgeführt werden, wobei in jedem dieser Fälle die Speicherzellen, die eine Reihe (Spalte) bilden in mehrere Blöcke für jeweils einige Datenwörter unterteilt sein können und die sequentielle Programmierung für jeden Block durchgeführt und vorgenommen werden kann.
Wie aus dem mit F i g. 3 wiedergegebenen ausführlichen Schaltbild für die Speichervorrichtung nach F i g. 1 zu erkennen ist, setzt sich das Speicherfeld 11 aus den Speicherzellen MC zusammen, die wiederum eine Matrix (i : + 1) χ (j' + 1) bilden, (wobei 1 Bit ein Wort ist). Weiterhin wird in jeder Speicherzelle AiC jeweils ein Metalloxiürtalbleiter-Transistor (MOS-Transistor) 7m mit differenzierendem Steuergatt (floating gate) verwendet und eingesetzt. Bei den Schalttransistoren Tg handelt es sich um Transistoren, welche über die in X- Richtung des Speicherfeldes wirkenden Speicheradressensignalen, die auf die Steuerelektroden der Schalttransistoren aufgeschaitet werden, d. h. durch die Adressensignale AO bis Xi. gesteuert und geschaltet werden. In diesem Falle sind die in F i g. 1 wiedergegebenen Adressendekoder 12 für die X-Richtung und 13 für die V-Richtung nicht dargestellt Die Gatterschaltung 14 setzt sich aus (j + \) Feldeffekttransistoren zusammen, wobei das für die Spaltenansteuerung entsprechende Adressensignal V0 bis Yj einem jeden dieser Feldeffekttransistoren zugeführt wird, wobei diese Feldeffekttransistoren mit einer einzelnen Datenübertragungsleitung Dn über die Datenübertragungs-Steuerschaltung 15, die ihrerseits wiederum von einer Steuerschaltung 21 gesteuert und geregelt wird, verbunden sind. Darüber hinaus ist die vorerwähnte Datenübertragungsleitung Dn über eine Steuersignal-Einstellschaltung 22 auf die Gatterschaltungen 170 bis 17/ geführt, wobei diese Schaltungsanordnung derart ausgelegt und ausgeführt ist, daß dann, wenn die Daten eingegeben werden, diese Leitungen die Daten von den Eingangsanschlüssen übernehmen, woraufhin die Daten durch die Steuersignal-Einstellschaltung 22 in die verriegelnden Registerschaltungen Ie0 bis 18, der Reihenfolge nach übertragen und dort gespeichert werden.
Zu diesem Zwecke werden die für die Spaltenauswahl oder die Spaltenansteuerung bestimmten Adrcssensignale Vobis Y1 sowie die Datenabtastungssignale DST von der Steuerungssignal-Generatorschaltung 20 aus der Gatterschaltung 17 zugeführt und aufgeschaltet, und die verriegelnden Registerschaltungen 18o bis 18, bestehen jeweils aus i Feldeffekttransistoren FET. so daß sie die Ausgangssignale der Gatterschaltungen 17(, bis 17; aufnehmen und speichern können. Von der Steuerschaltung 19 aus werden die /?/W-Signale den Dateneingabe-Steuerschaltungen 190 bis 19, aufgeschaltet, die jeweils einer der vorerwähnten verriegelnden Registerschaltungen 18o bis 18, zugeordnet sind, wobei die Schaltungsanordnung von der Konstruktion her derart ausgelegt ist, daß dann, wenn das Signal R/Wden LogiivZusland Ό' hat. in selektiver Weise mit der gleichen Adresse (Xn) in jeder Spalte der Speicherzelle ein Programmierungsimpuls aufgeschaltet wird, woraufhin das Eingeben oder Einlesen der Daten durchgeführt werden kann.
Bei einem derart konstruierten programmierbaren Festspeicher werden die Speicherzellen, die den Adressen (/+') entsprechen, gleichzeitig und gemeinsam programmiert. War für die Programmierung eines der bisher bekannten und als Halbleiterchip ausgeführten programmierbaren Festspeichers eine Programmierungszeit von Tp=Nx Ip (mit N gleich der Anzahl von Worten für einen Chip) erforderlich, dann kann nunmehr ein programmierbarer Festspeicher mit der
gleichen Speicherkapazität in einer Zeit von I ^ ^y
programmiert werden. In diesem Falle steht λ für die Gesamtzahl der Datenzyklen, d. h. für die Dateneingabezeit, die bei der verriegelnden Registerschaltung 18 erforderlich ist, wobei ein Datenzyklus rund 100 ns bis 1 [is dauert, was im Vergleich mit einer Programmierungszeit von 100 Millisekunden für eine Adresse eine vernachlässigbare kurze Zeit ist. Damit aber ist für den mit Fig. 3 wiedergegebenen programmierbaren Festspeicher gegenüber den bisher bekannten programmierbaren Festspeichern eine Verkürzung der Dateneingabezeit von ——y gegeben.
Bei diesem Ausführungsbeispiel ist die Matrix des Speicherfeldes 11 als eine (/+1) χ (/+ 1)-Matrix ausgeführt und wenn die Anzahl der Spalten (j+\) erhöht wird, wirkt sich der Verkürzungseffekt trotz gleichbleibender Speicherkapazität noch nachhaltiger aus. In diesem Falle wird jedoch der Bereich, der von Bereich, der von den verriegelnden Registerschaltungen, von den Dateneingabeschaltungen und von sonstigen Steuerschaltungen belegt wird, größer. Weiterhin wird in dem vorerwähnten Ausführungsbeispiel nur eine Datenübertragungsleitung dargestellt werden aber, wie dies mit F i g. 1 dargestellt ist mehrere Datenübertragungsleitungen D\ bis Dn verwendet dann braucht das
Bit-Wort-Verhältnis nicht I Bit zu betragen, sondern es kann ein Bit-Wortverhältnis von 4 Bits je Wort oder von 8 Bits je Wort gegeben sein. Diese Strukturen eines Speicherfeldes werden stark eingeschränkt durch den Ausgleich zwischen der Fläche des Chips und der Anzahl der äußeren Anschlüsse, und es ist wünschenswert, daß diese Punkte dann in Betracht gezogen werd;-1, wenn das Verhältnis zwischen der tatsächlichen Verkürzung der Dateneingabezeit und der Menge der Daten, die gespeichert werden können, festgelegt wird, d. h. wenn die Speicherkapazität als Grundlage genom men wird. Wenn nun die vorerwähnte Speichervorrichtung als eine nur für das Lesen bestimmte Halbleiterschaltung ausgeführt ist, bei der eine Dateneingabe elektrisch möglich ist, dann sind die ein/einen Speicher/eilen nicht auf die Ausführung einer Metalloxid-Halbleiterschaltung mit differenzierendem Steuergalt (floating gate) beschrankt, so dali der Aufbau der
IQ (irr f iilltpr<;rh:lltlinu
17 und der verriegelnden Registerschaltung 18 bei der Verwirklichung dieser Erfindung auch vielfach modifiziert und verändert werden kann. Insbesondere im Hinblick auf die Dateneingabe-Steuerschaltung 17 sind sehr wahrscheinlich verschiedenartige Schaltungsaus-
führungen und Anschlußverhältnisse bei einer Veränderung der Wortstruktur notwendig, das gleiche gilt auch für den Aufbau einer aus mehreren Halbleiterchips bestehenden Speichervorrichtung. Für das zuvor beschriebene Ausführungsbeispiel sind beispielsweise die Spaltenadressensignale Vobis ^angenommen worden, so daß in den Reihen-Einheiten (y+ I) der Speicherzellen die Speicherzellen nacheinander von den Gatterschaltungen I7o bis 17, angesteuert und ausgewählt werden, ist aber jedoch auch möglich, gleichzeitig und gemeinsam eine Vielzahl von Speicherzellen zu programmieren, die von den Reihenadressensignalen AO bis A',angesteuert und ausgewählt werden.
Wenn, wie dies schon beschrieben worden ist, diese Erfindung verwendet wird, dann kann die Dateneingabc/eit einer als programmierbarer Festspeicher verwendeten und als Halbleiterschaltung ausgeführten Speichervorrichtung sehr stark verkürzt werden, dann
UrSnnpn liii1 I- it
pn Ipirht iihprnriift u/pnlpn
kann der Vervender die Programmierung schneller durchführen, und zwar mit jedem Dateneingabesystem und ohne wesentliche Modifikationen und Veränderungen an de:' Dateneingabe und der Datenausgabe der bisher bekannten programmierbaren Festspeicher.
11 lei/11 .1 IiIaIt Z

Claims (2)

Patentansprüche:
1. Als Halbleiterschaltung ausgeführte Speichervorrichtung aus einem Speicherfeld, das sich aus mehreren in Form einer XV-Matrix angeordneten Speicherzellen zusammensetzt, einem X-Dekoder und einem V-Dekoder, die jeweils die Adressen X und Y für die Speicherzellen festlegen und ansteuern, einer ersten V-Gatterschaltung, die mit dem V-Dekoder und dem Speicherfeld verbunden ist, und die Daten, deren Adressen von den Dekodern X und V festgelegt worden sind, abruft und herausliest, einer mit der vorerwähnten ersten ^-Gatterschaltung verbundenen Datenausgabe- ι ^ Steuerschaltung, und mit der Datenausgabe-Steuerschaltung verbundenen Datenübertragungsleitungen zur Dateneingabe und Datenausgabe, dadurch gekennzeichnet, daß eine DateneingabescbaUung (16), der eine zweite V-Gatterschal-Hing (17) zugeordnet ist, auf die Datenübertragungsleitungen geführt ist und die Daten als Worteinheiten übernimmt, daß eine verriegelnde Registerschaltung (18) schaltungsmäßig auf die zweite V-Gatterschaltung geführt ist, und daß eine Dateneingabe- r> Steuerschaltung (19) mit de- verriegelnden Registerschaltung (18) und mit dem Speicherfeld verbunden ist.
2. Als Halbleiterschaltung ausgeführte Speichervorrichtung nach Anspruch 1, dadurch gekennzeich- jo net, daß e^. .er jeden der Speicherzellen Metalloxydhalbleiter-Transistoren "lit differenzierendem Steuergatt (floating gate) zugeordnet sind.
DE2718454A 1976-04-26 1977-04-26 Als Halbleiterschaltung ausgeführte Speichervorrichtung Expired DE2718454C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4737976A JPS52130536A (en) 1976-04-26 1976-04-26 Semiconductor memory unit

Publications (3)

Publication Number Publication Date
DE2718454A1 DE2718454A1 (de) 1977-11-10
DE2718454B2 true DE2718454B2 (de) 1979-05-23
DE2718454C3 DE2718454C3 (de) 1980-02-07

Family

ID=12773449

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2718454A Expired DE2718454C3 (de) 1976-04-26 1977-04-26 Als Halbleiterschaltung ausgeführte Speichervorrichtung

Country Status (4)

Country Link
US (1) US4130900A (de)
JP (1) JPS52130536A (de)
DE (1) DE2718454C3 (de)
GB (1) GB1582272A (de)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5625295A (en) * 1979-08-06 1981-03-11 Nec Corp Semiconductor device
JPS5651093A (en) * 1979-09-28 1981-05-08 Nec Corp Semiconductor storage device
JPS56134390A (en) * 1980-03-21 1981-10-21 Fujitsu Ltd Rom element
EP0050005B1 (de) * 1980-10-15 1988-05-18 Kabushiki Kaisha Toshiba Halbleiterspeicher mit Programmierungszeit
FR2493641A1 (fr) * 1980-11-03 1982-05-07 Efcis Reseau logique integre a programmation electrique simplifiee
JPS57167186A (en) * 1981-04-08 1982-10-14 Nec Corp Memory circuit
GB2112256B (en) * 1981-11-18 1985-11-06 Texas Instruments Ltd Memory apparatus
JPS58122687A (ja) * 1982-01-14 1983-07-21 Nec Corp 半導体記憶装置
JPS59180894A (ja) * 1983-03-31 1984-10-15 Nippon Denso Co Ltd 不揮発性メモリに対するデ−タ書き込み制御装置
US4752907A (en) * 1983-08-31 1988-06-21 Amdahl Corporation Integrated circuit scanning apparatus having scanning data lines for connecting selected data locations to an I/O terminal
US4628480A (en) * 1983-10-07 1986-12-09 United Technologies Automotive, Inc. Arrangement for optimized utilization of I/O pins
JPS6180597A (ja) * 1984-09-26 1986-04-24 Hitachi Ltd 半導体記憶装置
US5136546A (en) * 1984-09-26 1992-08-04 Hitachi, Ltd. Semiconductor memory
JPS62501736A (ja) * 1985-02-11 1987-07-09 アドバンスト・マイクロ・ディバイシズ・インコ−ポレ−テッド Ｅ↑２ｐｒｏｍｓのための効率的なペ−ジモ−ド書込回路
US5165039A (en) * 1986-03-28 1992-11-17 Texas Instruments Incorporated Register file for bit slice processor with simultaneous accessing of plural memory array cells
US4785424A (en) * 1986-05-27 1988-11-15 Seeq Technology, Inc. Apparatus for page mode programming of an EEPROM cell array with false loading protection
US5313420A (en) * 1987-04-24 1994-05-17 Kabushiki Kaisha Toshiba Programmable semiconductor memory
US5195056A (en) * 1987-05-21 1993-03-16 Texas Instruments, Incorporated Read/write memory having an on-chip input data register, having pointer circuits between a serial data register and input/output buffer circuits
US5008856A (en) * 1987-06-29 1991-04-16 Kabushiki Kaisha Toshiba Electrically programmable nonvolatile semiconductor memory device with NAND cell structure
JP2895488B2 (ja) 1988-04-18 1999-05-24 株式会社東芝 半導体記憶装置及び半導体記憶システム
US6728851B1 (en) 1995-07-31 2004-04-27 Lexar Media, Inc. Increasing the memory performance of flash memory devices by writing sectors simultaneously to multiple flash memory devices
US8171203B2 (en) 1995-07-31 2012-05-01 Micron Technology, Inc. Faster write operations to nonvolatile memory using FSInfo sector manipulation
US5845313A (en) 1995-07-31 1998-12-01 Lexar Direct logical block addressing flash memory mass storage architecture
US6978342B1 (en) 1995-07-31 2005-12-20 Lexar Media, Inc. Moving sectors within a block of information in a flash memory mass storage architecture
EP0856851B1 (de) * 1997-01-30 2004-03-24 Motorola, Inc. Schaltung und Verfahren zum Verriegeln einer Bitleitung in einem nichtlflüchtigem Speicher
US6279071B1 (en) 1998-07-07 2001-08-21 Mitsubishi Electric And Electronics Usa, Inc. System and method for column access in random access memories
US7102671B1 (en) 2000-02-08 2006-09-05 Lexar Media, Inc. Enhanced compact flash memory card
US7167944B1 (en) 2000-07-21 2007-01-23 Lexar Media, Inc. Block management for mass storage
GB0123410D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Memory system for data storage and retrieval
GB0123419D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Data handling system
GB0123417D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Improved data processing
GB0123421D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Power management system
GB0123416D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Non-volatile memory control
GB0123415D0 (en) 2001-09-28 2001-11-21 Memquest Ltd Method of writing data to non-volatile memory
US6957295B1 (en) 2002-01-18 2005-10-18 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US6950918B1 (en) 2002-01-18 2005-09-27 Lexar Media, Inc. File management of one-time-programmable nonvolatile memory devices
US7231643B1 (en) 2002-02-22 2007-06-12 Lexar Media, Inc. Image rescue system including direct communication between an application program and a device driver
US6973519B1 (en) 2003-06-03 2005-12-06 Lexar Media, Inc. Card identification compatibility
JP2007515024A (ja) 2003-12-17 2007-06-07 レクサー メディア， インコーポレイテッド 盗難を避けるための電子装置の販売場所におけるアクティブ化
US7725628B1 (en) 2004-04-20 2010-05-25 Lexar Media, Inc. Direct secondary device interface by a host
US7370166B1 (en) 2004-04-30 2008-05-06 Lexar Media, Inc. Secure portable storage device
US7464306B1 (en) 2004-08-27 2008-12-09 Lexar Media, Inc. Status of overall health of nonvolatile memory
US7594063B1 (en) 2004-08-27 2009-09-22 Lexar Media, Inc. Storage capacity status
TWI308692B (en) * 2005-10-26 2009-04-11 Sunplus Technology Co Ltd Programmable memory and accessing method of the same
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824564A (en) * 1973-07-19 1974-07-16 Sperry Rand Corp Integrated threshold mnos memory with decoder and operating sequence
US3895360A (en) * 1974-01-29 1975-07-15 Westinghouse Electric Corp Block oriented random access memory
US3906461A (en) * 1974-03-29 1975-09-16 Sperry Rand Corp Integrated MNOS memory with decoder

Also Published As

Publication number Publication date
DE2718454A1 (de) 1977-11-10
JPS52130536A (en) 1977-11-01
US4130900A (en) 1978-12-19
GB1582272A (en) 1981-01-07
DE2718454C3 (de) 1980-02-07

Similar Documents

Publication Publication Date Title
DE2718454C3 (de) Als Halbleiterschaltung ausgeführte Speichervorrichtung
DE3839113C2 (de)
DE2654278C2 (de)
DE2905675C2 (de)
DE3525575C2 (de)
DE69630268T2 (de) Datenleseschaltung einer nichtflüchtigen Halbleiterspeicheranordnung
DE3916784C2 (de) Speicherzellenfeld und Verfahren zum Schreiben von Daten in das Speicherzellenfeld
CH620779A5 (de)
DE2224389A1 (de) Speichersystem
DE102006007023B3 (de) Halbleiterspeicher-Vorrichtung mit einer Wortleitungsansteuerung
DE2059917B2 (de) Hybridadressierter datenspeicher
DE2905676A1 (de) Integrierte schaltung mit einem einzigen chip
DE2528066A1 (de) Digitale datenverarbeitungsschaltung
DE69532376T2 (de) Schaltung und Verfahren zum Zugriff auf Speicherzellen einer Speicheranordnung
DE2951040C2 (de)
DE2001471A1 (de) Bitorientierte Speicheranordnung
EP0224887B1 (de) Gate Array Anordnung in CMOS-Technik
DE3514252A1 (de) Halbleiterspeichervorrichtung
DE2227761B2 (de) Speichersystem
DE4129133C1 (de)
DE3214230A1 (de) Speicheranordnung mit mehrfach-zugriffsleitungen
DE1966852A1 (de) Speichereinheit mit einer kapazitiven speichereinrichtung
DE19531021C2 (de) Datenleseschaltung
DE3246302C2 (de)
DE4317993A1 (de) Programmierbares mehrschichtiges neuronales Netzwerk

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: KABUSHIKI KAISHA TOSHIBA, KAWASAKI, KANAGAWA, JP