DE2734439C2 - - Google Patents

Info

Publication number
DE2734439C2
DE2734439C2 DE2734439A DE2734439A DE2734439C2 DE 2734439 C2 DE2734439 C2 DE 2734439C2 DE 2734439 A DE2734439 A DE 2734439A DE 2734439 A DE2734439 A DE 2734439A DE 2734439 C2 DE2734439 C2 DE 2734439C2
Authority
DE
Germany
Prior art keywords
frame
cavity
semiconductor substrate
closure part
star
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2734439A
Other languages
English (en)
Other versions
DE2734439A1 (de
Inventor
Dimitry G. Lisbon Falls Me. Us Grabbe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TE Connectivity Corp
Original Assignee
AMP Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AMP Inc filed Critical AMP Inc
Publication of DE2734439A1 publication Critical patent/DE2734439A1/de
Application granted granted Critical
Publication of DE2734439C2 publication Critical patent/DE2734439C2/de
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861Lead-frames fixed on or encapsulated in insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52Mounting semiconductor bodies in containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/16Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01039Yttrium [Y]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Description

Die Erfindung betrifft ein Verfahren zum Einkapseln von mindestens einer auf einem Halbleitersubstrat ausgebildeten integrierten Schaltung nach dem Oberbegriff des Anspruchs 1.
Integrierte Schaltungen werden heute in großem Umfang z. B. in Uhren, Rechnern und dergleichen verwendet. Es besteht ein Bedarf an einem Verfahren, mit dessen Hilfe die inte­ grierten Schaltungen (Chips) in Bauteilen mit Gehäuse mon­ tiert werden können, wobei die Bauteile das Eindringen von Gasen oder Feuchtigkeit verhindern, um die Standzeit der integrierten Schaltungen zu erhöhen.
In der DE-OS 22 30 863 ist ein Verfahren der eingangs ge­ nannten Art beschrieben, bei dem der isolierende Rahmen aus zwei miteinander verschmolzenen Glasteilen besteht, nämlich einer unteren Glasplatte und einem oberen Glasring, der nach dem Verschmelzen den Hohlraum bildet, der mit einer gelartigen Dichtungsmasse gefüllt wird. Der mit der inte­ grierten Schaltung bestückte und mit der Dichtungsmasse gefüllte Glaskörper wird von einem Kunststoffgehäuse einge­ kapselt. Das Herstellen der Kunststoffumhüllung, die den Glaskörper allseitig umgibt, erfordert einen hohen Fertigungs­ aufwand und nimmt relativ viel Zeit im Zuge des Herstellungs­ verfahrens in Anspruch. Aufgrund des aufwendigen Her­ stellungsverfahrens und des beträchtlichen Materialbedarfs für den Glaskörper und die Kunststoffumhüllung ist das fertige Bauteil relativ teuer.
Aus der DE-AS 11 88 728 ist eine Halbleiteranordnung bekannt, bei der am Boden eines metallischen Bechers das Halbleiter-Bauelement angeordnet ist, welches von einem Leiterstift kontaktiert ist, der einen metallischen Deckel des Gehäuses durchsetzt. Der Hohlraum des metallischen Gehäuses ist mit einer Silicon­ gießmasse ausgefüllt. Der mit Silicongießmasse gefüllte Hohlraum kann u. a. durch Verstemmen des Deckels mit der Gehäusewand luftdicht abgeschlossen werden.
Aus der US-PS 36 29 668 ist bekannt, zum Einkapseln einer in einem Hohlraum eines Isolierkörpers befindlichen integrierten Schaltung einen abdichtenden Stopfen oder Deckel einzubringen, in dem vorzugsweise der Deckel aus dem gleichen Material wie der Isolierblock durch Gießen herge­ stellt wird. Von einer Reibverbindung des Deckels mit dem Isolierblock ist in der ge­ nannten US-PS keine Rede.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art derart weiterzubilden, daß sich das hermetische Verschließen des die integrierte Schaltung auf­ nehmenden Hohlraums wesentlich vereinfacht.
Diese Aufgabe wird durch die im Anspruch 1 angegebene Erfindung gelöst.
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
Während das Verfahren nach der DE-OS 22 30 863 eine voll­ ständige Umhüllung aus Kunststoff vorsieht, gegebenenfalls erst nach Verschließen des Hohlraums in dem Glaskörper (Figur 8 der DE-OS 22 30 863), erfolgt erfindungsgemäß das Verschließen des Hohlraums durch Einpressen des Verschluß­ teils unter Bildung einer Reibverbindung. Das Verschluß­ teil läßt sich im Zuge der automatischen Fertigung der Bauteile in kürzester Zeit anbringen. Die erfindungsgemäße integrierte Schaltung ist wesentlich weniger aufwendig als die bekannten Schaltungen.
Die Erfindung wird nachstehend anhand von Ausführungs­ beispielen näher erläutert. Es zeigt
Fig. 1 ein Blockbild des Verfahrens nach der Er­ findung;
Fig. 2 eine Draufsicht auf eine Bahn von Substraten bzw. Chips für integrierte Schaltungen;
Fig. 3 eine Draufsicht auf eine sternförmige Zuleitungseinheit, die zum Befestigen eines Substrats verwendet wird;
Fig. 4 die sternförmige Zuleitungseinheit nach Fig. 3, auf der ein Substrat befestigt ist;
Fig. 5 eine Draufsicht auf eine Mehrzahl von elektrischen Zuleitungen, auf die ein Rahmen aus Isolierstoff aufgeformt ist;
Fig. 6 den Rahmen nach Fig. 5, wobei darauf die aus Zuleitungseinheit und Substrat bestehende Untergruppe nach Fig. 4 befestigt ist;
Fig. 7 eine Ansicht der anderen Seite der An­ ordnung nach Fig. 6;
Fig. 8, 9 und 10 Schnittansichten VIII-VIII nach Fig. 7, die Verfahrensschritte ver­ deutlichen;
Fig. 11 eine Perspektivansicht der Anordnung nach Fig. 5, auf der die Untergruppe aus Zuleitungseinheit und Substrat angeordnet ist;
Fig. 12 eine Perspektivansicht der zusammenge­ fügten Anordnung nach Fig. 11, wobei ein Teil weggebrochen ist;
Fig. 13 eine Schnittansicht eines ersten Aus­ führungsbeispiels der Baugruppe nach der Erfindung und
Fig. 14 eine Schnittansicht eines zweiten Aus­ führungsbeispiels der Baugruppe nach der Erfindung.
Nach Fig. 1 werden elektrische Zuleitungsrahmen (z. B. ent­ sprechend den Fig. 11 und 12) von einem Vorrat 1 einer Formstation 2 zugeführt, an der ein Rahmen aus elektri­ schem Isolierstoff (z. B. nach den Fig. 11 und 12) auf jeden Zuleitungsrahmen geformt wird. Sternförmige Zulei­ tungseinheiten (z. B. nach Fig. 3) werden von einem Vorrat 3 entnommen und zusammen mit integrierten Schal­ tungssubstraten bzw. -chips von einem Vorrat 4 einer Montagestation 5 zugeführt, an der ein Substrat auf jeder sternförmigen Zuleitungseinheit angeordnet wird, so daß eine Anordnung nach Fig. 4 erhalten wird. Die aus Zu­ leitungseinheit und Substrat bestehenden Untergruppen werden dann einer Montagestation 6 zugeführt, an der je­ weils eine solche Untergruppe im Rahmen je einer von der Formstation 2 zugeführten, aus Zuleitungen und Rahmen bestehenden Untergruppe befestigt wird, so daß eine Anordnung nach den Fig. 6 und 7 erhalten wird. Die aus Zuleitungsrahmen, sternförmiger Zuleitungseinheit und Substrat bestehende Baugruppe wird dann einer ersten Verschließstation 7 zugeführt, an der ein Verschlußteil in den Rahmen eingepreßt wird, so daß dessen eine Seite verschlossen ist (vgl. Fig. 8); daraufhin wird die Bau­ gruppe einer zweiten Verschließstation 8 zugeführt, an der der Hohlraum im Rahmen mit einer gelartigen Dichtungs­ masse, z. B. Silikongel, gefüllt wird (vgl. Fig. 9), und schließlich wird sie einer dritten Verschließstation 9 zugeführt, an der ein zweiter Verschlußteil in den Rahmen eingepreßt wird, dessen offene Seite verschließt und gleichzeitig das Dichtungsgel verdichtet, so daß die erhaltene Baugruppe zuverlässig hermetisch dicht ist (vgl. Fig. 10).
Das vorstehend erläuterte Verfahren hat den Vorteil, daß es leicht vollautomatisch durchführbar ist; dabei ergibt sich durch das Einpressen der Verschlußteile in den Rahmen, in dem sie ausschließlich durch Reibverbindung gehalten werden, der zusätzliche Vorteil, daß die Ver­ schlußteile jeweils durch einen Hub einer geeigneten automatischen Vorrichtung an den Stationen 7 und 9 ge­ fertigt und eingepaßt werden können.
Fig. 2 zeigt mehrere Halbleitersubstrate bzw. -chips 10 mit integrierten Schaltungen, deren jedes um seinen Rand mit mehreren An­ schlußflächen 11 ausgebildet ist. Es sind viele Verfahren zum Herstellen solcher Substrate bekannt, und Einzel­ heiten brauchen daher nicht erläutert zu werden.
Fig. 3 zeigt eine sternförmige Zuleitungseinheit, bestehend aus mehreren konvergierenden Zuleitungen 12, die auf einer Isolierstoffolie 13 angeordnet sind. Die Isolierstoffolie 13 ist mit einem Fenster 14 ausgebildet, und die Zuleitungen 12 reichen sowohl in das Fenster 14 hinein als auch über den Rand der Folie 13 hinaus.
In Fig. 4 ist die sternförmige Zuleitungseinheit nach Fig. 3 mit einem über dem Fenster 14 angeordneten Halbleitersubstrat 10 nach Fig. 2 versehen, wobei die Anschlußflächen 11 des Halbleitersubstrats 10 z. B. durch Beaufschlagen mit Wärme oder Ultraschall mit den Innenenden der Zuleitungen 12 verbun­ den sind. Solche Untergruppen werden an der Befestigungs­ station 5 nach Fig. 1 hergestellt.
Fig. 5 zeigt einen Teil einer Zuleitungsrahmeneinheit, be­ stehend aus mehreren elektrischen Zuleitungen 15, die einen Teil eines vollständigen Zuleitungsrahmens nach Fig. 11 bilden. Ein Rahmen 16 aus elektrischem Isolier­ stoff ist in bekannter Weise auf den Zuleitungen aufgeformt, wobei sich die Zuleitungen 15 von innerhalb des Rahmens 16 durch den Rahmen 15 nach außen erstrecken. Überflüssige Teile des Zuleitungsrahmens werden anschließend in üblicher Weise entfernt, so daß die Zuleitungen 15 elektrisch von­ einander getrennt und dann in ihrer Lage durch den Rahmen 16 gehaltert sind. Die aus Zuleitungen und Rahmen bestehende Untergruppe nach Fig. 5 wird an der Formstation 2 nach Fig. 1 hergestellt.
In Fig. 6 ist auf der Untergruppe nach Fig. 5 eine aus sternförmigen Zuleitungen und Substrat bestehende Unter­ gruppe nach Fig. 4 angeordnet, wobei die äußeren Enden der Zuleitungen 12 der sternförmigen Zuleitungseinheit mit den inneren Enden der elektrischen Zuleitungen 15 ver­ bunden sind, so daß das Halbleitersubstrat 10 in dem durch den Rahmen 16 gebildeten Hohlraum 17 aufgenommen ist. Die Anschlüsse zwischen den Zuleitungen 12 und 15 sind mit bekannten Verfahren, z. B. durch Wärme-Druck-Verbinden, hergestellt, und die Zuleitungen sind bevorzugt mit einem Edelmetall, z. B. Gold oder Silber, beschichtet.
Fig. 7 zeigt die Rückseite der Baugruppe nach Fig. 6, die an der Befestigungsstation 6 hergestellt wird.
Die Schnittansicht von Fig. 8 veranschaulicht den an der Station 7 nach Fig. 1 ausgeführten Verfahrensschritt. Ein aus Isolierstoff bestehendes Verschlußteil 18 wird in den Hohlraum 17 des Rahmens 16 eingepreßt und darin durch Reibverbindung gehalten; es verschließt nur eine Seite des Hohlraums 17.
In Fig. 9 ist die Baugruppe mit dem eingepreßten Verschluß­ teil 18 dargestellt. An der Station 8 nach Fig. 1 wird der Hohlraum 17 im wesentlichen mit einer gelartigen Dichtungs­ masse 19, z. B. einem Silikongel mit niedrigem molekularem Vernetzungsgrad, angefüllt, woraufhin ein zweites Verschluß­ teil 18 in den Rahmen eingepreßt wird und die offene Seite des Hohlraums 17 verschließt; dieser Schritt wird an der Station 9 nach Fig. 1 durchgeführt. Während des Einpressens des zweiten Verschlußteils 18 wird die Dichtungsmasse 19 verdichtet und fließt, so daß sie alle im Hohlraum 17 und zwischen den Rändern der Verschluß­ teile 18 und dem Rahmen 16 vorhandenen Zwischenräume ausfüllt; dadurch wird die erhaltene Baugruppe wirksam hermetisch dicht gemacht.
Fig. 10 zeigt die so hergestellte fertige Baugruppe nach der Erfindung.
Fig. 11 verdeutlicht den an der Station 6 nach Fig. 1 durchgeführten Verfahrensschritt. Eine sternförmige Zu­ leitungseinheit, die ein Halbleitersubstrat 10 trägt, ist aus einem Streifen 20 gestanzt worden, bevor sie in den Hohlraum 17 der aus Zuleitungen und Rahmen bestehenden Einheit eingesetzt wird.
Nach den Fig. 12 und 13 weist der Hohlraum 17 auch eine leitfähige Erdungsplatte 21 auf, auf der das Halbleitersubstrat 10 sitzt und die über eine der Zuleitungen 15 mit der Außen­ seite des Rahmens 16 verbunden ist.
Ferner sind nach Fig. 13 die Zuleitungen 15 um den Rahmen 16 gebogen und bilden Kontakte zum Herstellen von An­ schlüssen an die fertige dichte Baugruppe.
Bei dem erläuterten Verfahren wird zwar nur ein Halbleitersubstrat 10 im Hohlraum 17 befestigt; es ist aber ersichtlich, daß erforderlichenfalls auch zwei aus sternförmigen Zuleitungen und Substrat bestehende Untergruppen an der Station 6 nach Fig. 1 montierbar sind, wobei die Zuleitungen 12 der beiden Untergruppen mit gegenüberliegenden Seiten der Zuleitungen 15 der aus Zuleitungen und Rahmen bestehenden Untergruppe verbunden werden. Das Verschließen und Ab­ dichten des Hohlraums 17 erfolgt dann in der vorstehend erläuterten Weise.
Eine solche Baugruppe ist in Fig. 14 dargestellt, wobei auch eine Erdungsplatte zwischen den beiden Halbleitersubstraten ange­ ordnet ist.
Die Verschlußteile 18 sind zwar als aus Isolierstoff bestehend erläutert worden, sie können jedoch auch aus leitfähigem Werkstoff bestehen, was für das untere Verschlußteil der Baugruppe nach Fig. 13 besonders vorteilhaft ist.

Claims (3)

1. Verfahren zum Einkapseln von mindestens einer auf einem Halbleitersubstrat ausgebildeten integrierten Schaltung, bei dem zunächst das Halbleitersubstrat in einem Hohlraum eines elektrisch isolierenden Rahmens befestigt und mit elektrischen Leitern, die durch den Rahmen hindurchgehen, verbunden wird, sodann in den Hohlraum eine das Halbleiter­ substrat und die elektrischen Verbindungen zwischen dem Halbleitersubstrat und den elektrischen Leitern bedeckende gelartige Dichtungsmasse eingebracht wird und schließlich der Hohlraum mit einem Verschlußteil hermetisch dicht abge­ schlossen wird, dadurch gekennzeichnet, daß zum Erzeugen einer Reibverbindung mit dem Rahmen das Verschlußteil in den Rahmen eingepreßt wird, wobei durch die im Hohlraum zusammengepreßte gelartige Dichtungsmasse eine hermetisch dichte Einkapselung erhalten wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein Rahmen verwendet wird, der nach zwei einander gegenüberliegenden Seiten offen ist und daß ein die eine Hohlraumseite abschließendes erstes Verschlußteil vor und ein die andere Hohlraumseite ab­ schließendes zweites Verschlußteil nach dem Einbringen von Dichtungsmasse in den Hohlraum in den Rahmen eingepreßt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Halbleitersubstat vor seiner Befestigung in dem Rahmenhohlraum auf einer Zuleitungseinheit mit mehreren auf einer Isolierstoffolie angeordneten, sternförmig konvergierenden Zuleitungen befestigt und mit den Zu­ leitungen elektrisch verbunden wird, die ihrerseits mit den durch den Rahmen hindurchgehenden Leitern elektrisch verbunden werden.
DE19772734439 1976-07-30 1977-07-29 Integrierte schaltungsbaugruppe und herstellungsverfahren dafuer Granted DE2734439A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/710,043 US4079511A (en) 1976-07-30 1976-07-30 Method for packaging hermetically sealed integrated circuit chips on lead frames

Publications (2)

Publication Number Publication Date
DE2734439A1 DE2734439A1 (de) 1978-02-02
DE2734439C2 true DE2734439C2 (de) 1988-08-25

Family

ID=24852388

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772734439 Granted DE2734439A1 (de) 1976-07-30 1977-07-29 Integrierte schaltungsbaugruppe und herstellungsverfahren dafuer

Country Status (12)

Country Link
US (1) US4079511A (de)
JP (2) JPS5317276A (de)
BE (1) BE857125A (de)
BR (1) BR7704965A (de)
CA (1) CA1069220A (de)
DE (1) DE2734439A1 (de)
ES (2) ES461133A1 (de)
FR (1) FR2360174A1 (de)
GB (1) GB1524776A (de)
IT (1) IT1080619B (de)
NL (1) NL7707424A (de)
SE (1) SE423846B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19530577A1 (de) * 1995-08-19 1997-02-20 Daimler Benz Ag Gehäuse für Bauelemente der Mikroelektronik und Verfahren zu seiner Herstellung

Families Citing this family (147)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4089575A (en) * 1976-09-27 1978-05-16 Amp Incorporated Connector for connecting a circuit element to the surface of a substrate
US4326214A (en) * 1976-11-01 1982-04-20 National Semiconductor Corporation Thermal shock resistant package having an ultraviolet light transmitting window for a semiconductor chip
US4136357A (en) * 1977-10-03 1979-01-23 National Semiconductor Corporation Integrated circuit package with optical input coupler
US4195193A (en) * 1979-02-23 1980-03-25 Amp Incorporated Lead frame and chip carrier housing
FR2456390A1 (fr) * 1979-05-11 1980-12-05 Thomson Csf Grille d'encapsulation, microboitier de circuit electronique utilisant cette grille et procede d'encapsulation de circuit electronique en microboitier
US4258411A (en) * 1979-05-21 1981-03-24 Bell Telephone Laboratories, Incorporated Electronic device packaging arrangement
JPS5623759A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Resin-sealed semiconductor device and manufacture thereof
US4303934A (en) * 1979-08-30 1981-12-01 Burr-Brown Research Corp. Molded lead frame dual in line package including a hybrid circuit
US4289922A (en) * 1979-09-04 1981-09-15 Plessey Incorporated Integrated circuit package and lead frame
NL8020334A (de) * 1980-02-12 1982-01-04 Mostek Corporation Te Carrollton, Texas, Ver. St. V. Am.
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging
US4364620A (en) * 1980-09-05 1982-12-21 Mostek Corporation Socket for housing a plurality of integrated circuits
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
DE3123198C2 (de) * 1980-12-08 1993-10-07 Gao Ges Automation Org Trägerelemente für einen IC-Baustein
US4391531A (en) * 1980-12-19 1983-07-05 Timex Corporation Electrooptical display/lead frame subassembly and timepiece module including same
US4381602A (en) * 1980-12-29 1983-05-03 Honeywell Information Systems Inc. Method of mounting an I.C. chip on a substrate
US4527185A (en) * 1981-01-12 1985-07-02 Avx Corporation Integrated circuit device and subassembly
US4454529A (en) * 1981-01-12 1984-06-12 Avx Corporation Integrated circuit device having internal dampening for a plurality of power supplies
EP0069733A1 (de) * 1981-01-15 1983-01-19 Mostek Corporation Integrierte schaltungseinheit
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
JPS57181146A (en) * 1981-04-30 1982-11-08 Hitachi Ltd Resin-sealed semiconductor device
US4496965A (en) * 1981-05-18 1985-01-29 Texas Instruments Incorporated Stacked interdigitated lead frame assembly
US5055704A (en) * 1984-07-23 1991-10-08 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
US4574297A (en) * 1981-07-15 1986-03-04 Rohm Company Limited Encapsulated semiconductor with terminals having tabs to increase solder wetting
JPS5875863A (ja) * 1981-10-13 1983-05-07 フエアチヤイルド・カメラ・アンド・インストルメント・コ−ポレ−シヨン ハイブリツド回路モジユ−ル及びその製造方法
FR2521350B1 (fr) * 1982-02-05 1986-01-24 Hitachi Ltd Boitier porteur de puce semi-conductrice
JPS58169948A (ja) * 1982-03-30 1983-10-06 Fujitsu Ltd 樹脂封止型半導体装置
US4445736A (en) * 1982-03-31 1984-05-01 Amp Incorporated Method and apparatus for producing a premolded packaging
JPS58153459U (ja) * 1982-04-07 1983-10-14 三菱電機株式会社 半導体装置
JPS592152U (ja) * 1982-06-28 1984-01-09 富士通株式会社 リ−ド付チツプキヤリア
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
US4480262A (en) * 1982-07-15 1984-10-30 Olin Corporation Semiconductor casing
US5357057A (en) * 1982-10-12 1994-10-18 Raychem Corporation Protected electrical connector
US4633573A (en) * 1982-10-12 1987-01-06 Aegis, Inc. Microcircuit package and sealing method
US4477828A (en) * 1982-10-12 1984-10-16 Scherer Jeremy D Microcircuit package and sealing method
DE3248385A1 (de) * 1982-12-28 1984-06-28 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Ausweiskarte mit integriertem schaltkreis
JPS59189662A (ja) * 1983-04-13 1984-10-27 Fujitsu Ltd 樹脂封止型半導体装置
US4567545A (en) * 1983-05-18 1986-01-28 Mettler Rollin W Jun Integrated circuit module and method of making same
US4736520A (en) * 1983-11-04 1988-04-12 Control Data Corporation Process for assembling integrated circuit packages
IT1213139B (it) * 1984-02-17 1989-12-14 Ates Componenti Elettron Componente elettronico integrato di tipo "single-in-line" eprocedimento per la sua fabbricazione.
US4663650A (en) * 1984-05-02 1987-05-05 Gte Products Corporation Packaged integrated circuit chip
IT1180514B (it) * 1984-07-27 1987-09-23 Arcotroniks Italia Spa Procedimento per la realizzazione di involucri protettivi in cui risultano annegati corrispondenti componenti elettrico elettronici
US4783697A (en) * 1985-01-07 1988-11-08 Motorola, Inc. Leadless chip carrier for RF power transistors or the like
GB2174538A (en) * 1985-04-24 1986-11-05 Stanley Bracey Semiconductor package
JPS628639U (de) * 1985-06-28 1987-01-19
JPH0325410Y2 (de) * 1985-08-10 1991-06-03
US4754317A (en) * 1986-04-28 1988-06-28 Monolithic Memories, Inc. Integrated circuit die-to-lead frame interconnection assembly and method
DE3616969A1 (de) * 1986-05-20 1987-11-26 Bosch Gmbh Robert Gehaeuse fuer integrierte schaltkreise
US4809135A (en) * 1986-08-04 1989-02-28 General Electric Company Chip carrier and method of fabrication
US4800419A (en) * 1987-01-28 1989-01-24 Lsi Logic Corporation Support assembly for integrated circuits
US4874722A (en) * 1987-04-16 1989-10-17 Texas Instruments Incorporated Process of packaging a semiconductor device with reduced stress forces
US4878108A (en) * 1987-06-15 1989-10-31 International Business Machines Corporation Heat dissipation package for integrated circuits
US4977009A (en) * 1987-12-16 1990-12-11 Ford Motor Company Composite polymer/desiccant coatings for IC encapsulation
US4939014A (en) * 1987-12-16 1990-07-03 Ford Motor Company Composite polymer/desiccant coatings for IC encapsulation
US4852250A (en) * 1988-01-19 1989-08-01 Microelectronics And Computer Technology Corporation Hermetically sealed package having an electronic component and method of making
US4872260A (en) * 1988-01-19 1989-10-10 Gte Products Corporation Method of making pre-formed lead-ins for an IC package
US5019892A (en) * 1988-02-18 1991-05-28 Amp Incorporated Chip carrier with accumulator
JPH0760880B2 (ja) * 1988-02-20 1995-06-28 ドイチエ・アイティーティー・インダストリーズ・ゲゼルシャフト・ミト・ベシュレンクタ・ハフツンク 半導体装置、その製造方法、その方法を実行するための装置、および組立装置
US5058800A (en) * 1988-05-30 1991-10-22 Canon Kabushiki Kaisha Method of making electric circuit device
FR2634616B1 (fr) * 1988-07-20 1995-08-25 Matra Procede de montage de micro-composants electroniques sur un support et produit realisable par le procede
US5121298A (en) * 1988-08-16 1992-06-09 Delco Electronics Corporation Controlled adhesion conductor
US4959751A (en) * 1988-08-16 1990-09-25 Delco Electronics Corporation Ceramic hybrid integrated circuit having surface mount device solder stress reduction
US5205036A (en) * 1988-10-17 1993-04-27 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with selective coating on lead frame
US5276351A (en) * 1988-10-17 1994-01-04 Semiconductor Energy Laboratory Co., Ltd. Electronic device and a manufacturing method for the same
US5092034A (en) * 1988-12-19 1992-03-03 Hewlett-Packard Company Soldering interconnect method for semiconductor packages
US5101550A (en) * 1989-02-10 1992-04-07 Honeywell Inc. Removable drop-through die bond frame
US5074036A (en) * 1989-02-10 1991-12-24 Honeywell Inc. Method of die bonding semiconductor chip by using removable frame
US4979289A (en) * 1989-02-10 1990-12-25 Honeywell Inc. Method of die bonding semiconductor chip by using removable non-wettable by solder frame
JP2855719B2 (ja) * 1989-03-20 1999-02-10 セイコーエプソン株式会社 半導体装置
US5142444A (en) * 1989-08-31 1992-08-25 Hewlett-Packard Company Demountable tape-automated bonding system
US5182424A (en) * 1989-10-31 1993-01-26 Vlastimil Frank Module encapsulation by induction heating
US5159750A (en) * 1989-12-20 1992-11-03 National Semiconductor Corporation Method of connecting an IC component with another electrical component
EP0473796A4 (en) * 1990-03-15 1994-05-25 Fujitsu Ltd Semiconductor device having a plurality of chips
US5530292A (en) * 1990-03-15 1996-06-25 Fujitsu Limited Semiconductor device having a plurality of chips
US5231756A (en) * 1990-05-18 1993-08-03 Shinko Electric Industries Co., Ltd. Process for manufacturing a multi-layer lead frame
USRE35353E (en) * 1991-05-16 1996-10-22 Shinko Electric Ind. Co, Ltd. Process for manufacturing a multi-layer lead frame
JP2765278B2 (ja) * 1991-05-31 1998-06-11 株式会社デンソー 電子装置の製造方法
US5249354A (en) * 1991-09-25 1993-10-05 American Telephone & Telegraph Co. Method of making electronic component packages
US5158467A (en) * 1991-11-01 1992-10-27 Amp Incorporated High speed bare chip test socket
US5541447A (en) * 1992-04-22 1996-07-30 Yamaha Corporation Lead frame
NL195026C (nl) * 1992-04-22 2003-06-18 Yamaha Corporation Werkwijze voor het bewerken van een raam van elektrische geleiders voor een halfgeleiderelement.
US5702985A (en) * 1992-06-26 1997-12-30 Staktek Corporation Hermetically sealed ceramic integrated circuit heat dissipating package fabrication method
US5804870A (en) * 1992-06-26 1998-09-08 Staktek Corporation Hermetically sealed integrated circuit lead-on package configuration
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
US5324888A (en) * 1992-10-13 1994-06-28 Olin Corporation Metal electronic package with reduced seal width
US5484959A (en) * 1992-12-11 1996-01-16 Staktek Corporation High density lead-on-package fabrication method and apparatus
JPH06236820A (ja) * 1993-01-11 1994-08-23 Boam R & D Co Ltd フェライト磁性体チップビードアレイの製造方法
US5325268A (en) * 1993-01-28 1994-06-28 National Semiconductor Corporation Interconnector for a multi-chip module or package
KR960000706B1 (ko) * 1993-07-12 1996-01-11 한국전기통신공사 전력소자용 플라스틱 패키지 구조 및 그 제조방법
US5477611A (en) * 1993-09-20 1995-12-26 Tessera, Inc. Method of forming interface between die and chip carrier
US5332944A (en) * 1993-10-06 1994-07-26 Cline David J Environmentally sealed piezoelectric switch assembly
US5567166A (en) * 1994-04-08 1996-10-22 Berg Technology, Inc. Low profile connector and processes for making and using the same
US5915170A (en) * 1994-09-20 1999-06-22 Tessera, Inc. Multiple part compliant interface for packaging of a semiconductor chip and method therefor
US5923538A (en) * 1994-10-17 1999-07-13 Lsi Logic Corporation Support member for mounting a microelectronic circuit package
JP3039355B2 (ja) * 1996-02-06 2000-05-08 ソニー株式会社 フィルム回路の製造方法
ATE224100T1 (de) * 1994-11-25 2002-09-15 Ami Doduco Gmbh Zum aufnehmen von elektronischen und/oder mikromechanischen bauteilen bestimmtes gehäuse aus einem kunststoff, in welches leiterbahnen hineinführen
FR2732509B1 (fr) * 1995-03-31 1997-06-13 Sgs Thomson Microelectronics Boitier de montage d'une puce de circuit integre
KR100214463B1 (ko) * 1995-12-06 1999-08-02 구본준 클립형 리드프레임과 이를 사용한 패키지의 제조방법
KR100473015B1 (ko) * 1995-12-05 2005-05-16 루센트 테크놀러지스 인크 전자장치패키지
EP0914758B1 (de) * 1997-04-25 2004-10-27 Koninklijke Philips Electronics N.V. Verfahren zur herstellung von umhüllten elektrischen, elektronischen oder elektromagnetischen bauelementen mit geringen ausmassen
US6544820B2 (en) * 1997-06-19 2003-04-08 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US5879965A (en) * 1997-06-19 1999-03-09 Micron Technology, Inc. Plastic lead frames for semiconductor devices, packages including same, and methods of fabrication
US5883459A (en) * 1997-07-21 1999-03-16 Balboa Instruments Inc. Electrical switch assembly encapsulated against moisture intrusion
US6087200A (en) * 1998-08-13 2000-07-11 Clear Logic, Inc. Using microspheres as a stress buffer for integrated circuit prototypes
JP3301985B2 (ja) * 1998-10-07 2002-07-15 新光電気工業株式会社 半導体装置の製造方法
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
US6262895B1 (en) 2000-01-13 2001-07-17 John A. Forthun Stackable chip package with flex carrier
JP3733114B2 (ja) * 2000-07-25 2006-01-11 株式会社メヂアナ電子 プラスチックパッケージベース及びエアキャビティ型パッケージ
DE10038092A1 (de) * 2000-08-04 2002-02-14 Bosch Gmbh Robert Verfahren zur elektrischen Verbindung eines Halbleiterbauelements mit einer elektrischen Baugruppe
US20030234443A1 (en) * 2001-10-26 2003-12-25 Staktek Group, L.P. Low profile stacking system and method
US7026708B2 (en) 2001-10-26 2006-04-11 Staktek Group L.P. Low profile chip scale stacking system and method
US20050009234A1 (en) * 2001-10-26 2005-01-13 Staktek Group, L.P. Stacked module systems and methods for CSP packages
US7656678B2 (en) 2001-10-26 2010-02-02 Entorian Technologies, Lp Stacked module systems
US20060255446A1 (en) * 2001-10-26 2006-11-16 Staktek Group, L.P. Stacked modules and method
US6576992B1 (en) * 2001-10-26 2003-06-10 Staktek Group L.P. Chip scale stacking system and method
US7053478B2 (en) * 2001-10-26 2006-05-30 Staktek Group L.P. Pitch change and chip scale stacking system
US7485951B2 (en) * 2001-10-26 2009-02-03 Entorian Technologies, Lp Modularized die stacking system and method
US6914324B2 (en) * 2001-10-26 2005-07-05 Staktek Group L.P. Memory expansion and chip scale stacking system and method
US7371609B2 (en) * 2001-10-26 2008-05-13 Staktek Group L.P. Stacked module systems and methods
US7202555B2 (en) * 2001-10-26 2007-04-10 Staktek Group L.P. Pitch change and chip scale stacking system and method
US20040195666A1 (en) * 2001-10-26 2004-10-07 Julian Partridge Stacked module systems and methods
US20050056921A1 (en) * 2003-09-15 2005-03-17 Staktek Group L.P. Stacked module systems and methods
US7310458B2 (en) 2001-10-26 2007-12-18 Staktek Group L.P. Stacked module systems and methods
US6940729B2 (en) * 2001-10-26 2005-09-06 Staktek Group L.P. Integrated circuit stacking system and method
US6956284B2 (en) * 2001-10-26 2005-10-18 Staktek Group L.P. Integrated circuit stacking system and method
US7081373B2 (en) 2001-12-14 2006-07-25 Staktek Group, L.P. CSP chip stack with flex circuit
US20040245615A1 (en) * 2003-06-03 2004-12-09 Staktek Group, L.P. Point to point memory expansion system and method
US7542304B2 (en) * 2003-09-15 2009-06-02 Entorian Technologies, Lp Memory expansion and integrated circuit stacking system and method
JP4334335B2 (ja) * 2003-12-24 2009-09-30 三洋電機株式会社 混成集積回路装置の製造方法
US20060033187A1 (en) * 2004-08-12 2006-02-16 Staktek Group, L.P. Rugged CSP module system and method
US20060043558A1 (en) * 2004-09-01 2006-03-02 Staktek Group L.P. Stacked integrated circuit cascade signaling system and method
US20060055024A1 (en) * 2004-09-14 2006-03-16 Staktek Group, L.P. Adapted leaded integrated circuit module
US20060118936A1 (en) * 2004-12-03 2006-06-08 Staktek Group L.P. Circuit module component mounting system and method
US7473889B2 (en) * 2004-12-16 2009-01-06 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Optical integrated circuit package
US7309914B2 (en) 2005-01-20 2007-12-18 Staktek Group L.P. Inverted CSP stacking system and method
US20060175693A1 (en) * 2005-02-04 2006-08-10 Staktek Group, L.P. Systems, methods, and apparatus for generating ball-out matrix configuration output for a flex circuit
US20060244114A1 (en) * 2005-04-28 2006-11-02 Staktek Group L.P. Systems, methods, and apparatus for connecting a set of contacts on an integrated circuit to a flex circuit via a contact beam
US7033861B1 (en) 2005-05-18 2006-04-25 Staktek Group L.P. Stacked module systems and method
JP4544181B2 (ja) * 2006-03-03 2010-09-15 セイコーエプソン株式会社 電子基板、半導体装置および電子機器
US7380721B2 (en) * 2006-08-22 2008-06-03 Honeywell International Inc. Low-cost compact bar code sensor
US7417310B2 (en) 2006-11-02 2008-08-26 Entorian Technologies, Lp Circuit module having force resistant construction
JP4970401B2 (ja) * 2007-10-16 2012-07-04 株式会社東芝 半導体装置
JP2010182917A (ja) * 2009-02-06 2010-08-19 Panasonic Corp パッケージ部品
JP5272778B2 (ja) * 2009-02-13 2013-08-28 パナソニック株式会社 センサ部品
US20110042137A1 (en) * 2009-08-18 2011-02-24 Honeywell International Inc. Suspended lead frame electronic package
JP5229271B2 (ja) * 2010-05-19 2013-07-03 三菱電機株式会社 半導体装置
CN112951791A (zh) * 2019-12-11 2021-06-11 江苏长电科技股份有限公司 堆叠式封装结构及封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1188728B (de) * 1962-05-12 1965-03-11 Bosch Gmbh Robert Halbleiteranordnung
US3544857A (en) * 1966-08-16 1970-12-01 Signetics Corp Integrated circuit assembly with lead structure and method
FR1544385A (fr) * 1967-11-13 1968-10-31 Tesla Np Semi-conducteur à paramètres électriques stables
US3509430A (en) * 1968-01-31 1970-04-28 Micro Science Associates Mount for electronic component
US3763404A (en) * 1968-03-01 1973-10-02 Gen Electric Semiconductor devices and manufacture thereof
US3629668A (en) * 1969-12-19 1971-12-21 Texas Instruments Inc Semiconductor device package having improved compatibility properties
US3627901A (en) * 1969-12-19 1971-12-14 Texas Instruments Inc Composite electronic device package-connector unit
US3767839A (en) * 1971-06-04 1973-10-23 Wells Plastics Of California I Plastic micro-electronic packages
US3778685A (en) * 1972-03-27 1973-12-11 Nasa Integrated circuit package with lead structure and method of preparing the same
US3802069A (en) * 1972-05-04 1974-04-09 Gte Sylvania Inc Fabricating packages for use in integrated circuits
DE2230863C2 (de) * 1972-06-23 1981-10-08 Intersil Inc., Cupertino, Calif. Gehäuse für ein Halbleiterelement
US3832480A (en) * 1972-07-07 1974-08-27 Gte Sylvania Inc Intermediate package and method for making
JPS5046485A (de) * 1973-08-28 1975-04-25
JPS5236537Y2 (de) * 1973-12-30 1977-08-19

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19530577A1 (de) * 1995-08-19 1997-02-20 Daimler Benz Ag Gehäuse für Bauelemente der Mikroelektronik und Verfahren zu seiner Herstellung
DE19530577B4 (de) * 1995-08-19 2005-03-10 Conti Temic Microelectronic Gehäuse für mikroelektronische Bauelemente und Verfahren zu seiner Herstellung

Also Published As

Publication number Publication date
CA1069220A (en) 1980-01-01
ES462978A1 (es) 1978-06-01
JPS6143851B2 (de) 1986-09-30
IT1080619B (it) 1985-05-16
GB1524776A (en) 1978-09-13
JPS6229908B2 (de) 1987-06-29
BE857125A (fr) 1978-01-25
JPS60126850A (ja) 1985-07-06
ES461133A1 (es) 1978-06-01
SE7708156L (sv) 1978-01-31
DE2734439A1 (de) 1978-02-02
FR2360174B1 (de) 1983-01-21
FR2360174A1 (fr) 1978-02-24
NL7707424A (nl) 1978-02-01
SE423846B (sv) 1982-06-07
US4079511A (en) 1978-03-21
JPS5317276A (en) 1978-02-17
BR7704965A (pt) 1978-04-25

Similar Documents

Publication Publication Date Title
DE2734439C2 (de)
DE3236567C2 (de) Verfahren zur Herstellung eines Optokopplers und Leiterrahmenzuschnitt zur Anwendung bei dem Verfahren
DE10217747B4 (de) Verfahren zur Herstellung eines akustischen Oberflächenwellenfilterchippakets
DE19518753B4 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
DE4321068B4 (de) Drucksensor
DE3022840A1 (de) Gekapselte schaltungsanordnung und verfahren zu ihrer herstellung
DE19520629C2 (de) Verfahren zum Umformen eines elektrischen Elements mit Kunststoff
DE3428881C2 (de) Verfahren zum Erden des Montageträgers eines integrierten Schaltkreises
DE2240781B2 (de) FlussigkristallzeUe
DE10223035A1 (de) Elektronisches Bauteil mit Hohlraumgehäuse, insbesondere Hochfrequenz-Leistungsmodul
DE19651566A1 (de) Chip-Modul sowie Verfahren zu dessen Herstellung
DE4328916A1 (de) Ladungsgekoppelte Speichergehäuseanordnung mit Glasabdeckung
DE1956501C3 (de) Integrierte Schaltungsanordnung
DE19743537A1 (de) Halbleitergehäuse für Oberflächenmontage sowie Verfahren zu seiner Herstellung
DE2925509A1 (de) Packung fuer schaltungselemente
DE19539181C2 (de) Chipkartenmodul sowie entsprechendes Herstellungsverfahren
DE19620087B4 (de) Verfahren zum Herstellen eines bausteinartigen, gesicherten Kondensators mit Festelektrolyt
DE3138743A1 (de) In einem dichten gehaeuse montiertes oberflaechenwellenfilter und dergleichen
EP1619759B1 (de) Elektrische Leitungsverbindung mit Querschnittsübergang, verfahren zu deren Herstellung und Verbundscheibe mit einer solchen Leitungsverbindung
DE3018846C2 (de)
EP0191914B2 (de) Kunststoffolien-Wickelkondensator in Chipbauweise
EP0071917B1 (de) Elektrisches Bauelement, Bauelementegruppe oder integrierte Schaltung, deren aktiver Teil auf einem Metallträger aufgebracht ist und Verfahren zu ihrer Herstellung
DE3040676A1 (de) Verfahren zum herstellen von halbleiteranordnugen
DE2725260C2 (de)
AT510196B1 (de) Solarmodul und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
8128 New person/name/address of the agent

Representative=s name: KADOR, U., DIPL.-CHEM. DR.RER.NAT. KLUNKER, H., DI

8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee