DE2754972A1

DE2754972A1 - Merkmalsfeststellsystem

Info

Publication number: DE2754972A1
Application number: DE19772754972
Authority: DE
Inventors: Larry Wayne Bryan; David Paul Himmel; Jun George William Woster
Original assignee: Recognition Equipment Inc
Current assignee: Recognition Equipment Inc
Priority date: 1976-12-09
Filing date: 1977-12-09
Publication date: 1978-08-24
Also published as: NL7713485A; FR2373837A1; SE7713955L; NO774199L; GB1593665A; US4093941A; FR2373837B1; SE441221B

Description

PATENTANWALT DIPL-ING. 8OM) MÜNCHEN 22 KARL H. WAGNER GEWÜRZMÜHLSRASSE 5

POSTFACH 24$

9. Dezember 1977

2754972 77-V-2970

I NAOHQEREiCHT

RECOGNITION EQUIPMENT INCORPORATED

Merkmalsfeststel!system

Die Erfindung bezieht sich auf das automatische Lesen von sowohl durch Maschinen gedruckten, als auch von Hand in Druckschrift angebrachten Zeichen, und zwar insbesondere auf ein Zeichenmerkmalfeststellsystem unter Verwendung einer Kontourenverfolgung zur Durchführung einer Zeichenhubverdünnung, während für das Zeichen repräsentative Neigungsindizien festgestellt werden.

Kommerzielle Institutionen handhaben ein hohes Volumen an Handelsformularen, Aufzeichnungen und Poststücken pro Tag. Jedes dieser gedruckten Formulare muß für die weitere Verarbeitung klassifiziert und sortiert werden. Damit diesen täglichen Anforderungen in wirtschaftlicher Weise entsprochen werden kann, verwenden kommerzielle Institutionen automatische Zeichenerkennungssysteme.

Die kommerzielle Anwendung macht es erforderlich, daß das Erkennungssystem sowohl von Hand gedruckte, als auch mit unterschiedlichen Typen von Maschinen bedruckte Dokumente liest. Ferner muß die Zuverlässigkeit des Systems hoch sein.

Ein Problem bei Lesemaschinen für unterschiedliche Typenarten besteht darin, daß bei von Hand in Druckschrift angebrachten Zeichen unterschiedliche Zeichenstile auftreten. Die US-Patente 3 200 373 und 3 858 180 beziehen sich auf Systeme, welche einen speziellen Schreibstil verwenden oder Positionierungsmarkierungen

B09334/0518

TELEFON: (089J 298S27 TEUGRAMK: PATLAW MÖNCHEN TELEX:

benutzen.

Ein weitverbreitetes Verfahren zum Lesen von Mehrfachtypenzeichen besteht in der Schablonenzusammenpassung, bei der ein Eingabemuster mit einem gespeicherten Satz von Bezugsmustern verglichen wird oder mit ausgewählten Widerstands-Korrelationsmatritzen, in denen die Widerstände in einem Muster ähnlich dem zu erkennenden Zeichen angeordnet sind; vgl. dazu US-PS 3 104 369.

Bei einer weiteren Zeichenmerkmalsanalyse wird die Kontour eines Zeichenbildes verfolgt und Merkmale des Bildes werden zur Zeichenerkennung isoliert. Die Erkennung erfolgt durch den Vergleich eines Satzes festgestellter Merkmale mit einem Ensemble gespeicherter Sätze, und zwar entweder hinsichtlich einer einzigartigen Übereinstimmung oder hinsichtlich maximaler Korrelation.

Merkmalfeststellsysteme der in US-PS 3 245 036 beschriebenen Art verwenden Lichtpunktabtaster zur Verfolgung der Kontour einer Bildgrenze. Zeilenenden, Modulationspunkte, Knoten und Hubkrümmungen werden festgestellt, um ein Zeichen zu identifizieren. Es tritt keine Verdünnung auf.

Systeme gemäß den US-Patenten 3 846 754 und 3 863 218 sowie gemäß dem Artikel "Model H-8959 Optical Character Reader" von T. Sano und T. Hananoi, Band 22, Nr. 8, Hitachi Review, August 1973, verwenden Verdünnungsmittel zur Reduzierung des Zeichenbildes auf eine 1-Zellen-Hub- oder Strichbreite. Es kann jedoch keine Merkmalsfeststellung eingeleitet werden, bis nicht zuerst das Bild verdünnt wurde.

Systeme der Bauart gemäß US-PS 3 858 180, 3 587 046 und 3 766 520 umfassen die Klassifikation von Zeichenmerkmalen innerhalb fester Zonen eines Zeichenbildes. Systeme der Bauart gemäß US-PS 3 861 verwenden komplizierte Schablonenetzwerke im Merkmalsfeststellsystem.

Merkmalfeststellsysteme der Bauart gemäß US-PS 2 928 074 arbeiten mit der Abtastrate am Zeichenbild zur Feststellung von Zeichenmerk-

809834/0518

malen. Bevor jedoch ein Zeichen identifiziert werden kann, werden die Zeichenmerkmale geordnet durch Notierung ihrer Nähe zu Zeichenhüben, die von Abtastung zu Abtastung auftreten. Beispiele von Systemen, welche das Zusammensetzen oder ein Verketten von Zeichenmerkmalen nach der Feststellung erforderlich machen, sind in den folgenden Literaturstellen beschrieben: "Model H-8959 Optical Character Reader" von T. Sano und T. Hananoi, Band 22, Nr. 8, Hitachi Review, August 1973 und US-PS 3 863 218.

Keines der bisher bekannten Systeme war für große Veränderungen der Zeichengröße geeignet; diese Systeme waren auch nicht geeignet zur zuverlässigen Identifizierung von mehrteiligen oder gebrochene Segmente aufweisenden Zeichen und zur Verfolgung sowohl der äußeren Grenzen als der der inneren Schleifen ohne beträchtliche Redundanz.

Die Erfindung sieht ein Merkmalfeststellsystem vor, um in zuverlässiger Weise sowohl von Hand gedruckte, als auch von Maschinen gedruckte alphanummerische Zeichen zu lesen. Es sind nur minimale Einschränkungen für den Benutzer hinsichtlich der handgedruckten Zeichen erforderlich. Ein binäres Bild jedes Zeichens wird von externen dynamischen Fehlerquellen isoliert und in Ein-Zellen-Lagen verdünnt, während sowohl die äußeren Grenzen als auch die inneren · Schleifen verfolgt werden. Redundante Verfolgungs- oder Traceoperationen werden im wesentlichen eliminiert. Ferner werden Zeichenmerkmale während einer Kontourverfolgung festgestellt und in ihrer freien Folge des natürlichen Auftretens gespeichert, und zwar zum Zwecke der Korrelation mit Bezugsmerkmalssätzen zum Zwecke der Identifizierung eines Zeichens. Zeichen unterschiedlicher Größen und mehrteilige oder ein gebrochenes Segment aufweisende Zeichen werden in zuverlässiger Weise zur Identifizierung dargestellt. Die Architektur des Systems führt zu vereinfachten Logikmitteln von beträchtlich reduzierter Kompliziertheit.

Zusammenfassung der Erfindung. Die Erfindung bezieht sich auf ein Zeichenerkennungssystem zum Lesen von alphanummerischen Zeichen unterschiedlicher Größen, die sowohl von Hand gedruckt sein können, als auch durch Mehrfachtypen-Maschinen gedruckt sind. Im einzelnen wird erfindungsgemäß ein nicht normalisiertes binäres Zeichenbild

309834/0518

- tr-

rasterabgetastet, um eine erste Informationszelle zu lokalisieren, die für einen Markierungszustand oder eine Markierungsbedingung repräsentativ ist, und von der aus die Begrenzung des Zeichenbilds verfolgt werden kann. Ein Übergang von einem Begrenzungspunkt zu einem weiteren wird definiert durch einen von 8 in gleicher Weise divergenten Vektoren, welche die örtliche Neigung der Begrenzung zwischen benachbarten Begrenzungspunkten anzeigen. Die Außenbegrenzung des Zeichenbildes wird verfolgt und zusätzliche Markierungsbedingungen werden in der Reihenfolge der Feststellung aufgezeichnet. Die Reihenfolge der Vektoren und ihrer Lagen wird ebenfalls aufgezeichnet, um die Begrenzung vollständig zu beschreiben. Nachdem die Verfolgung der Außenbegrenzung vollständig durchgeführt ist, wird das Bild wiederum von der ersten Markierungsbedingung aus abgetastet, bis eine Markierungsbedingung festgestellt wird, die nicht aufgezeichnet ist. Eine Innenschleifen-Begrenzungsverfolgung wird von der nicht aufgezeichneten Markierungsbedingung ausgehend eingeleitet, und die Reihenfolge der Innenschleifenvektoren und Vektorkoordinaten wird gespeichert. Um örtliche Anomalien auszuschalten, werden die Bewegungen von Zelle zu Zelle repräsentierenden Vektoren in Gruppen von vier gemittelt, um eine Folge von Begrenzungsneigungen vorzusehen. Aus der Neigungsfolge werden Neigungsmerkmale einschließlich Umfangszählerständen, maximalen und minimalen Bildbegrenzungsgrenzen, Schleifen und Wendepunkte festgestellt.

Das Bild wird sodann auf eine Ein-Zellen-Hub- oder Strichbreite verdünnt und Stopps und Knoten werden lokalisiert. Jeder Stopparm wird verfolgt, um gültige Stopps festzustellen, und ungültige Stopps werden vom Zeichenbild am Knotenpunkt weggelassen. Die Neigung jedes gültigen Stopps wird bestimmt, um den Merkmalssatz zu vervollständigen, der formatiert und zur Zeichenerkennung gespeichert wird.

Gemäß einem Aspekt der Erfindung werden Zeichenmerkmale festgestellt und die Bildstriche oder Bildhübe werden in Ein-Zellen-Lagen verdünnt, wenn die Aussenbegrenzung des Bildes verfolgt wird. Das Zeichenbild bleibt dadurch bei der Verdünnung im wesentlichen frei von Störungen und die Zeichenmerkmale können während einer Begrenzungsverfolgung genau lokalisiert werden.

809834/0518

Gemäß einem weiteren Aspekt der Erfindung wird das Zeichenbild in drei Speicherebeneneinheiten gespeichert, um drei χ drei binäre Unter- oder Sub-Bilder des Zeichens zu liefern. Die Mittelzelle jedes Unterbildes ist ein Begrenzungspunkt. Eine Markierungsspeichereinheit wird in Verbindung mit den Speicherebeneneinheiten verwendet, um den Fortschritt der Begrenzungsverfolgung aufzuzeichnen, um im wesentlichen eine Redundanz zu verraindein und um einen ordnungsgemäßen übergang zwischen Verfolgungen der äußeren Begrenzung und Innenschleifen vorzusehen.

Gemäß einem weiteren Aspekt der Erfindung werden mehrstückige Zeichen oder Zeichen mit gebrochenem Segment, die in den Speicherebeneneinheiten erscheinen, untergebracht. Insbesondere werden sämtliche Zeichenteile mit einer Größe gleich oder größer als ein Schwellenwert verfolgt und die Zeichenmerkmale derselben werden festgestellt.

Gemäß einem weiteren Aspekt der Erfindung werden aufeinanderfolgend auftretende Wendepunkte ignoriert, um durch Bildbegrenzungsaberrationen hervorgerufene Fehler zu vermeiden.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:

Fig. 1 ein funktionelles Blockdiagramm des erfindungsgemäßen optischen Zeichenerkennungssystems;

Fig. 2 ein Seitendiagramm einer mittigen schwarzen Videozelle innerhalb eines drei mal drei Zellen-Sub-Bildesj

Fig. 3 ein Diagramm einer schwarzen Videozelle begrenzt durch drei benachbarte Videozellen;

809834/0518

-Sr-

Fig. 4 ein Diagramm einer mittigen schwarzen Videozelle

und umgebenden Videozellen eines 3x3 Zellen-Subbildes eines Zeichenspeichermosaiks;

Fig. 5a-5k, 5m, 5n und 5p-5r Verdunnungsmusterdiagramme zur Entfernung von Begrenzungszellen;

Fig. 6a-6d Verdünnungsmusterdiagramme zur Entfernung von Stopps;

Fig. 7a-7e Bewegungsrichtungsdiagramme, welche Übergänge darstellen, die zwischen Begrenzungspunkten während einer Begrenzungsverfolgung geschehen können;

Fig. 8 eine schematische Darstellung der Begrenzungspunkte beim Verfolgen eines Buchstabens 0;

Fig. 9 eine schematische Darstellung von Vektoren, welche die Bewegungen anzeigen, die beim Übergang zwischen den Begrenzungspunkten der Fig. 8 erfolgen;

Fig. 10 ein funktionelles Blockschaltbild des erfindungsgemäßen Merkmalsableitsystems der Fig. 1;

Fig. 11 ein relatives Zeitsteuerdiagramm, welches die Arbeitsweise des Merkmalsableitsystems der Fig. 10 veranschaulicht;

Fig. 12 ein ins einzelne gehendes funktionelles Blockdiagramm der Speichersteuerlogikeinheit der Fig. 10;

Fig. 13 ein funktionelles Blockdiagramm einer Speicherebeneneinheit;

Fig. 14a und 14b ein funktionelles Blockdiagramm der Zeilen/Spalten-Steuerlogikeinheit der Fig. 10;

Fig. 15 ein Diagramm eines Binärbildes des Buchstaben 0;

809834/0518

die Arbeite

Fig. 16 ein Zeitsteuerdiagramm, welches die Arbeitsweise

des Systems der Fig. 14b während einer Begrenzungs Verfolgung des Binärbiides dex Fig. 15 darstellt;

Fig. 16a-17c ein funktionelles Blockdiagranun der Rasterabtast-Steuer logikeinheit der Fig. 1Oj

Fig. 18 ein Logik-Flußdiagramm der Arbeitsweise der Raster

abtastlogikeinheit der Fig, 17a;

Fig. 19 ein Logik-Flußdiagramm der Arbeitsweise der Merkmalpuff ersteiaerlogikeinheit der Fig. 17b;

Fig. 2Oa-2Oc ein Funktionsblockdiagramm tier Begrenzungssuch-

und Stoppsteuerlogikeinheit der Fig. 1O;

Fig. 21a-21c ein funktionelles Blockdiagramm der Vektorsteuerlogikeinheit der Fig. 1O;

Fig. 22a-22k, 22m und 22n Knotenmusterdiagramme zur Feststellung

eines Knotenabbrechzustandes;

Fig. 23 ein funktionelles Blockdiagramm des Schleifen/

Begrenzungs-Detektors der Fig. 1O;

Fig. 24 ein Funktionsblockdiagramm der Merkmalsspeicher-

einheit der Fig. TO.

Es seien nunmehr bevorzugte Ausführungsbeispiele der Erfindung beschrieben, wobei darauf hingewiesen sei, daß erfinderische Merkmale nicht nur den Ansprüchen, sondern auch der folgenden Beschreibung entnommen werden können.

Fig. 1 zeigt ein Funktionsblockdiagramm eines gemäß der Erfindung ausgebildeten Zeichenerkennungssystems.

809834/0518

40 275Λ972

Videodaten werden auf einer Datenleitung 10 von einem Signalkonditionierer 11 empfangen. Die Daten werden gefiltert, digitalisiert (d.h. in Digitalform gebracht) und formatiert. Die digitalisierte Ausgangsgröße des Konditionierers 11 wird an eine Zeichenpräsenzeinheit 12 angelegt, welche die Zeicheninformation feststellt und ein binäres Zeichenbild innerhalb eines Speichermosaiks positioniert. Eine Merkmalableiteinheit 13 hat Zugriff zum Speichermosaik, um lie Zeichenbildbegrenzung zu verfolgen, und um daraus Neigungsmerkraale abzuleiten, aus denen heraus das Zeichen identifiziert werden kann. Die auf diese Weise abgeleiteten Merkmale werden einem Mikroprozessor 14 zugeführt, der diese Merkmale für eine Speichersuchoperation formatiert. Die Speichersucheinheit 15 untersucht unter Steuerung des Mikroprozessors 14 eine Speichereinheit 16 und liefert ein Zeichenerkennungssignal an den Mikroprozessor, wenn eine Übereinstimmung mit den formatierten Merkmalen festgestellt wird. Der Mikroprozessor gibt daraufhin eine Unterbrechungsinformation über eine I/O (Ein/Aus)-Interfaceeinheit 17 an eine Systemsteuervorrichtung 18. Die Steuervorrichtung 18 liest dann einen in Speichersucheinheit 15 gespeicherten Zeichencode und identifiziert das Zeichen.

Die hier beschriebene Erfindung ist in der Merkmalsableiteinheit 13 verkörpert und umfaßt ein System zur Feststellung von Merkmalen bei Zeichen mit nicht gleichförmigen Größen, die sowohl von Hand gedruckt sein können, als auch von einer Maschine stammen können, die Mehrfachtypen druckt. Das erfindungsgemäße System bringt beträchtliche Vorteile gegenüber bekannten Systemen insoferne, als keine strengen Einschränkungen hinsichtlich des Druckoder Schreibvorgangs erforderlich sind und auch insoferne, als keine Zeichennormalisation benötigt wird. Ferner ergeben sich beim erfindungsgemäßen System hohe Leseraten, verglichen mit bekannten Merkmalsfeststellsystemen, und zwar ohne daß dabei die Zuverlässigkeit der Zeichenerkennung leidet.

Es sei nunmehr auf die Figuren 2, 3 und 4 Bezug genommen. Fig. 2 zeigt die Lage der Seiten 1-4 an einer schwarzen Videozelle, während Fig. 3 schematisch eine schwarze Videozelle,begrenzt durch drei benachbarte Bildzellen, darstellt und wobei schließlich Fig.

3^9834/0518

schematisch ein 3x3 Zellen-Subbild eines Zeichenmosaiks zeigt.

Nachdem auf eine Dokumentenoberfläche gedruckte Daten beleuchtet und auf eine Fühlanordnung fokussiert sind, werden die Fühlerzellenansprechgrößen digitiert und durch die Zeichenpräsenzeinheit 12 der Fig. 1 ausgewertet. Wenn ein Zeichen vorhanden ist, so wird ein binäres Zeichenbild zur Merkmalsableiteinheit 13 transferiert.

Der erfindungsgemäße Merkmalsableitprozess umfaßt zwei Grundschritte: Die Merkmalsextraktion und die Merkmalsformatierung. Nach Empfang eines Zeichenbildes von der Zeichenpräsenzeinheit 12 tastet die Merkmalsableiteinheit 13 das Bild ab, um einen ersten Bildbegrenzungspunkt festzustellen. Sodann wird eine Begrenzungsverfolgung eingeleitet.

Der Ausdruck Begrenzungsverfolgung bezieht sich auf das schrittweise Verfahren des Verfolgens der Kante eines zweidimensionalen Schwarz/Weiß-Binärbildes von beliebiger Form und Größe. Eine Begrenzungsverfolgung wird dann eingeleitet, wenn die Zeilen,Spalten-Koordinaten und der Startbegrenzungspunkt einer ersten festgestellten schwarzen Zelle des Bildes definiert sind.

Ein Anfangsbegrenzungspunkt BP1 kann ein Mittelpunkt von einer von vier Zellenseiten,repräsentiert durch das Triplet (Spalte, Zeile, Seite) sein, vgl. Fig. 2 und 3. Die Begrenzungsverfolgung wird erreicht durch wiederholtes Abtasten von Bildzellen benachbart zu einer laufenden Begrenzungszelle, wie beispielsweise von Zelle A zur Feststellung eines neuen Begrenzungspunktes, wie beispielsweise der Punkte BP2-BP4. Diese Abtastung erfolgt im Uhrzeigersinn auf der äußeren Begrenzung eines Zeichenbildes und entgegen dem Uhrzeigersinn auf einer Innenbegrenzung des Zeichenbildes.

Der anfängliche Begrenzungspunkt BP1 ist auf einer Seite der Zelle A,begrenzt durch eine weiße Zelle B, aageordnet* Der nächste Begrenzungspunkt kann an einer der drei Stellen sein, abhängig vom Zustand der Zellen C und D. Wenn die Zelle C schwarz ist, so

80*634/0518

ist der nächste Begrenzungspunkt an Punkt BP2 auf der Begrenzung zwischen Zellen B und C angeordnet. Wenn die Zelle C nicht schwarz ist und die Zelle D schwarz ist, so ist der nächste Begrenzungspunkt als Punkt BP3 zwischen Zellen C und D angeordnet:. Nenn sowohl Zelle C als auch Zelle D weiß sind, so ändert sich die Begrenzungspunktlage lediglich zum Punkt BP4 an der Begrenzung zwischen Zellen λ und D. Die Begrenzung^Verfolgung wird erreicht durch wiederholtes Anwenden der oben erwähnten Segeln.

Während einer ersten Begrenzungsverfolgung wird das Zeichenbild verdünnt- Wenn ein Leerraum angetroffen wird, so wird die Innenseitenbegrenzung des Leerraums verfolgt. Wenn der Abstand am den Leerraum kleiner ist als ein minimaler Schleifenumfangsparameter , so wird der Leerrau» ignoriert. Zusätzlich werden Vektoren, welche diskrete Bewegungen am die Bildbegrenzungen definieren,und Durchschnittsneigungen der Bildbegrenzung bestimmt.

Wenn die BegrenzungsVerfolgung fortschreitet, so werden die durch Gleichung QI repräsentierten Verdunnungsregeln auf jede angetroffene Bildzelle angewandt.

S = PA5 PA6 PA7 (PA2 + PA3 PAO PAl) + PA4 PAß PÄI (PÄÖ + PÄ2J +

PAO PAl PA7 (PA4 + PAS PA2 PA3) +

PAO PA6 PA3 (PA2 + PA4J + PÄT PÄ2 PÄ3 |PAS ♦ PA7 PA4 PÄ5) +

PAO PA2 PA5 (PA4 + PA6) . + PÄT PÄ4 PÄ5 (PAO + PAl PÄ6 PA2 PA4 PÄT (PÄÜ 4- PÄ6) .

Ein oberhalb eines Ausdrucks der Gleichung Öl Querstrich bezeichnet: eüM» logischen K<1>1 hi; MLTi iw.' rt dieses Aesdrocks. nebeneinander abgeordnete Aesdrödäe Oder dnrcfe JÜLai nem voneinander getrefite ÜImiiiIi iii %*.< bezeJLchaea eiiacs logische.

275A972

UND-Operation und ein Pluszeichen bezeichnet eine logische ODER-Operation. Die Ausdrücke "PAO-PA7" beziehen sich auf bildzellen, welche eine mittige schwarze Zelle eines 3x3 Subbildes wie in Fig. 4 umgeben. Die Lagen der zentralen schwarzen Zelle und der Zellen PAO-PA7 bezüglich der schwarzen Zelle werden durch Zeilen, Spalten-Koordinaten angegeben.

Es sei nunmehr auf die Figuren 5, 6 und 7 Bezug genommen. Die Figuren 5a-5k, 5m, 5n und 5p-5r veranschaulichen schematisch 3x3 Zellen-Verdünnungsmuster gemäß Gleichung Q1. Die Figuren 6 a-6d veranschaulichen 3x3 Zellen-Verdünnungsmuster zur Entfernung von Stopps und die Figuren 7a-7e veranschaulichen Bewegungen, die zwischen Begrenzungspunkten während einer Begrenzungsverfolgung vorgenommen werden können.

Gemäß Figuren 5 und 6 weist jedes Verdünnungsmuster eine schwarze Mittelzelle (Center-Zelle) und acht angrenzende Bildzellen auf. Der Buchstabe X zeigt an, daß eine Zelle schwarz ist, ein Leerraum zeigt an, daß eine Zelle weiß ist und eine Schrägstrichmarkierung zeigt an, daß entweder eine schwarze oder eine weiße Zelle auftreten kann. Wenn die Begrenzungsverfolgung von Begrenzungspunkt zu Begrenzungspunkt fortschreitet, wird das 3x3 Zellen-Mosaik jedes Begrenzungspunktes mit den Verdünnungsmustern der Fig. 5 verglichen. Wenn eine Übereinstimmung auftritt, wird die entsprechende Begrenzungszelle entfernt.

Ausnahmen zur Gleichung Q1 können anzeigen, daß das Ende eines Zeichenhubs (Zeichenstrichs) oder ein Stopp angetroffen wurde. In diesem Falle wird ein Vergleich mit den Mustern der Fig. 6 vorgenommen. Wenn eine Übereinstimmung auftritt, wird der Stopp (Punkt) entfernt.

Die Begrenzungsverfolgungsoperation besteht aus diskreten Bewegungen von Begrenzungspunkt zu Begrenzungspunkt. Jede Bewegung kann durch einen Vektor aus einem Satz von acht gleichmäßig divergenten Vektoren beschrieben werden, wie dies in Fig. 7a dargestellt ist. Die acht Vektoren V0-V7 sind von benachbarten Vektoren um 45 getrennt und gehen von einem gemeinsamen Begrenzungs-

809834/0518

275A972

punkt einer Bildzelle aus. Solche Vektoren repräsentieren alle möglichen Bewegungen, die von einem Begrenzungspunkt während einer Begrenzungsverfolgung auftreten können. Die Bewegungen, die vorgenommen werden, hängen ferner ab von der Zellenseite, von der aus eine Bewegung auftreten soll.

Anhand der Figuren 7b-7e erkennt man, daß dann, wenn sich der logische Entscheidungsfluß an einem Begrenzungspunkt angeordnet auf Seite 1 (side 1) einer Bildzelle befindet, der logische Entscheidungsfluß einen von drei Transfers oder Bewegungen vornehmen kann. Wenn eine -1-Bewegung (-1 move) gemacht wird, so geht der logische Entscheidungsfluß von Seite 1 einer laufenden oder derzeitigen Mittenzelle auf Seite 4 (side 4) einer benachbarten PA7-Zelle über. Wenn eine Null-Bewegung (0 move) gemacht wird, so geht der logische Entscheidungsfluß auf Seite 1 einer benachbarten PAO-Zelle über. Ferner geschieht ein Übergang auf Seite 4 einer benachbarten PAO-Zelle, wenn eine +1-Bewegung (+1 move) ausgeführt wird.

Die Figuren 7c-7e veranschaulichen ferner die Richtung jeder möglichen Bewegung von einer Seite 2 bzw. Seite 3 bzw. Seite 4 einer Mittenzelle aus. In jedem Fall wird eine vertikale oder horizontale Bewegung als eine Null-Bewegung bezeichnet. Eine Bewegung nach rechts von der Null-Bewegung aus wird als eine +1-Bewegung und eine Bewegung nach links von der Null-Bewegung aus wird als eine -1-Bewegung bezeichnet.

Das Verfahren der Bewegung von Begrenzungspunkt zu Begrenzungspunkt kann durch die folgenden logischen Gleichungen Q2-Q9 repräsentiert werden:

Inkrementspalte und Dekrementzeile =

Inkrementspalte =

Inkrementspalte und Inkrementzeile =

Inkrementzeile =

Dekrementspalte und Inkrementzeile =

Dekrementspalte =

Dekrementspalte und Dekrementzeile =

803834705 18

Seite	1	*	PA7	* PAO	(Q2)
Seite	1	*	/PA7		(Q3)
Seite	2	*	PA1	* PA2	(Q4)
Seite	2	*	/PAI		(Q5)
Seite	2		PA3	* PA4	(Q6)
Seite	3	/PA3		(Q7)
Seite	4	PA5	(Q8)

- vs -

Dekrementzeile = Seite 4 * 7i»A5 * PA6 (Q9)

Die Gleichungen Q3, QS, Q7 und Q9 repräsentieren Krall—Bewegungen, die Gleichungen Q2, Q4, Q6 vcaä Q8 repräsentieren ^Tny= 1—Bewegungen. Den Gleichungen Q2 bis Q9 nicht genügende Bedisgxmgen zeigen an, daß eine plus Eins-Bewegung vorgenoaaen werden moB. Das Vorhandensein des Sterns {*) in den Gleichungen Q2 bis 09 repräsentiert eine logische UND-Operation, «and das VorhaniKäensein einer Schragstrichmarkierung repräsentiert das Hichtwoxlaandensein einer logischen Eins. Wenn in Gleichung Q2 beispielsweise der logische Fluß der Zeit an Seite 1 einer Mittelzelle angeordnet ist, und Zelle PA7 eine logische Eins ist, so schreitet die logische FIuB-entscheidung zur Zelle PA7 fort, repräsentiert anarch ein Inkreraent in der Spaltenkoordinate und ein Dekrement im der Zeilenkoordinate. Die Gleichung Q3 beschreibt die Kriterien far das Fortschreiten von einer Hittelzelle zu einer Zelle FAO. die durch Inkrementieren der Spaltenkoordinate erreicht wird. Ein solcher Übergang oder Transfer erfolgt dann, wenn der liDgikxluB derzeit auf Seite 1 der Mittelzelle sich befindet, mad Zelle VhJ nicht eine logische Eins 1st, wenn Zelle PAO schwarz ist, wie dies durch einen logischen Eins-Pegel angezeigt wird.

Wie zuvor beschrieben, werden die diskreten Bewegangen zwischen Begrenzungspunkten definierenden Vektoren während «eimer Begrenzungsverfolgung bestimmt. Eine Folge von Vektoren ist jedoch örtlichen Variationen unterworfen. Öle Eepfindlichkeit gegenober lokalen Anomalien kann überwanden werden durch die Oarchschnittsbildung der aufeinanderfolgendes Vektoren über eine länge hinweg, um eine durchschnittliche Begrenxomjseeigiaig.ge— rundetauf die nächste ganze Zahl* ehen. Als I«age der Neigung wird die Lage oder Stelle des letzten Vektors in der Vektorfolge ausgemittelt.

Die Figuren 8 und 9 veranschaulichen scheaatisch die Verfolgung der inneren und äußeren Begrenzungen des Bachstabeas O «ad die Positionen der während einer Πι iji ι ii ι iinijinw ι fill jjiwj erzeugten Vektoren.

808834/0518

Ein erster Begrenzungspunkt P1, vgl. Fig. 8, wird aus einer Rasterabtastung eines 24 χ 32 Bit-Speichermosaiks lokalisiert, in dem das Binärbild des Buchstaben 0 zentriert ist. Das Bild wird als erstes längs der Aussenseite in einer positiven oder im Uhrzeigersinn verlaufenden Richtung vom Begrenzungspunkt P1 aus über Begrenzungspunkt P20 und zurück durch Begrenzungspunkt P1 zu Begrenzungspunkt P4 verfolgt. Die Rasterabtastung wird sodann vom Punkt P1 aus fortgesetzt, bis ein weiterer Begrenzungspunkt P21 lokalisiert ist. Sodann wird die innere Begrenzung des Bildes vom Begrenzungspunkt P21 aus in einer negativen oder entgegen dem Uhrzeigersinn verlaufenden Richtung durch Begrenzungspunkt P30 verfolgt, und zwar zurückkehrend durch Begrenzungspunkt P21 zum Begrenzungspunkt P23.

In Fig. 9 sind die Bewegungen durch die Vektorbezeichnungen V0-V7 beschrieben, und zwar dargestellt sowohl für die Aussenseitenbegrenzungs-Verfolgung als auch für die Innenseitenbegrenzungs-Verfolgung. Wie bereits beschrieben, zeigt jeder der Vektoren die Richtung einer von einem Begrenzungspunkt aus genommenen Bewegung an. Bei der Bestimmung der Begrenzungsneigungen ist jedem der Vektoren ein Wert zugewiesen. Speziell sind den Vektoren VO-Vl jeweils die Werte 0 bis 7 zugeordnet. Um kleine Anomalien bei der Kontour oder Form des Zeichens zu eliminieren, werden die eine Bewegung von einer Zelle zu einer weiteren Zelle (Zelle-zuZelle-Bewegungen) repräsentierenden Vektoren zur Erzeugung eines Neigungswertes gemittelt. Diejenigen Vektoren, welche eine Bewegung von einer Seite einer Zelle zu einer zweiten Seite der gleichen Zelle (Seite-zu-Seite-Bewegungen) repräsentieren, sind jedoch in den Durchschnitt nicht eingeschlossen. Ein Problem tritt jedoch bei der Bestimmung der Neigungen an den Verfolgungsstartpunkten auf. Die anfänglichen drei Begrenzungspunkte, die während einer Begrenzungsverfolgung angetroffen werden, besitzen keine hinreichende Information hinsichtlich des vorausgehenden Vektors, um eine durchschnittliche Neigung zu bestimmen. Ferner bildet ein übergang von Vektor VO zu Vektor V7 oder von Vektor V7 zu Vektor VO einen Bruch bei der Nummerierung benachbarter Vektoren, was zu Fehlern bei der Bestimmung der durchschnittlichen Neigungen führt. Diese Fehler werden dadurch vermieden, daß man

ß Cj 9 8 3 U J 0 5 1 8

COPY

-if

eine Begrenzungsverfolgung drei Zellen über deren Endpunkt hinaus fortsetzt und gestattet, daß die Vektorwerte über 0 in negativer Richtung für eine Schleife oder über 7 in positiver Richtung für eine äußere Begrenzung hinausgehen.

Die durchschnittlichen Neigungen an jedem der äußeren Begrenzungspunkte der Fig. 8 sind aus einem laufenden Durchschnitt für vier Vektoren bestimmt, wie dies in Tabelle 1 angegeben ist. Speziell wird die Summe eines laufenden Vektorwerts und der letzten drei
Vektorwerte,die alle Zelle-zu-Zelle-Bewegungen repräsentieren,
durch 4 dividiert. Der Durchschnitt wird inkrementiert, wenn ein Rest von 2 oder größer auftritt.

Tabelle 1
Äußere Begrenzungsverfolgungen

Begrenzungspunkt Vektorwert

Einleitung

Durchschnittl.Neigun<

N/A

809834/0518

COPY

Begrenzungspunkt	-Vt- Vektorwert	2754972 Durchschnittl. Neigung
P13	3	N/A
P14	4	3
P15	5	N/A
P16	6	4
P17	5	5
P18	5	N/A
P19	6	. 5
P20	6	6
Pl	7	N/A
P2	8	6
P3	8	7
P4	8	8

Die durchschnittliche Neigung an jedem inneren Begrenzungspunkt der Fig. 8, der eine Zelle-zu-Zelle-Bewegung repräsentiert, ist in Tabelle 2 angegeben.

309834/0518

-49-

Tabelle 2

Innere Begrenzungsverfolgung

Begrenzungspunkt

Vektorwert

Durchschnittl. Neigung

P21	+5	N/A
P22	+4	N/A
P23	+3	N/A
P24	+2	+4-
P25	+1	+3
P26	0	+2
P27	0	+1
P2B	-i	0
P29	-3	-1
P30	-3	N/A
P21	-3	^^
^2I	-4	-3
P23	-5	-4
P24-	-6	-S

Wie zuvor beschrieben, ist jede der Neigungen bestimmt durch die Hinzufügung des Wertes eines laufenden Zellen-zu-Zellen-Vektors zu den Vektorwerten von drei unmittelbar vorausgehenden Zellen-zuZellen-Vektoren und durch Division der Summe mit 4. Beispielsweise tritt die Neigung am Begrenzungspunkt P2 am übergang zwischen V7 und VO auf. Obwohl also die in Fig. 9 gezeigte Vektorrichtung einen VO-Vektor anzeigt, wird ein Wert von 8 dem Vektor zugewiesen. Zudem werden die Werte 8 den Vektoren an den Begrenzungspunkten P3 und P4 zugeordnet. Der Neigungswert am Begrenzungspunkt P2 kann

809834/0518

somit repräsentiert werden durch den Ausdruck ( 8+6+6+5) dividiert durch 4. Die Aufrundung auf die nächste ganze Zahl ergibt als durchschnittliche Neigung am Begrenzungspunkt P2 einen Wert von 6.

Bei der Verfolgung der inneren Begrenzung des Buchstaben O, wie in Fig. 8 und 9 dargestellt, tritt ein Übergang zwischen dem Vektor VO und dem Vektor V7 am Begrenzungspunkt P28 auf. Die Neigung am Begrenzungspunkt P28 kann somit durch den Ausdruck (1+0+0-1) dividiert durch 4 ausgedrückt werden. Die Aufrundung auf die nächste ganze Zahl ergibt als durchschnittliche Neigung am Begrenzungspunkt P28 einen Wert von 0.

Die Vektorwerte und Neigungsfolgen,erzeugt bei der Verfolgung der Zeichenbildgrenzen,repräsentieren grundsätzliche Messungen, aus denen andere Merkmale abgeleitet werden können. Zahlreiche Zeichen können aus der Folge der durchschnittlichen Neigungen erkannt werden, die einen Wendepunkt anzeigen, wenn die Neigungswerte sich von monoton ansteigenden auf abfallende Werte ändern oder von monoton abfallenden auf ansteigende Werte übergehen. Gerade Linien können identifiziert werden aus einer Folge von nahezu konstanten durchschnittlichen Neigungen und Stopps und scharfe Ecken können identifiziert werden durch schnelle, in einer Richtung erfolgende Änderungen der Neigungsfolge.

Zahlreiche Zeichen besitzen eine einzigartige Wendepunktfolge und können von allen anderen Zeichen getrennt werden durch Spezifizierung der maximalen und minimalen Neigungen, welche die Wendepunkte repräsentieren und die Reihenfolge von deren Auftreten. Die Zeilen- und Spalten-Koordinaten einer durchschnittlichen Neigung eines Wendepunkts können Zeichen unterscheiden. Beispielsweise sind die Wendepunktsfolgen der keine Feinstriche aufweisenden Buchstaben J und U identisch, aber die Zeichen sind offensichtlich un terschiedlich, weil der linke Arm des J nicht bis zur Oberseite des Buchstaben ragt. Dieser Unterschied wird einfach dadurch festgestellt, daß die maximale Zeilenkoordinate einer Neigung im linken Arm des Zeichens festgestellt wird. Diejenigen Zeichenklassen, die nicht durch eine Wendepunktsfolge ausgesondert werden können,

809834/0518

275A972

werden normalerweise mit ähnlichen Zeichen gruppiert. Beispielsweise besitzt ein D ohne Feinstriche eine Neigungsfolge identisch zu der des Buchstaben O. Keiner dieser Buchstaben hat irgendwelche Wendepunkte. In solchen Fällen sind zusätzliche,zu beschreibende Merkmale für die Erkennung erforderlich.

Nach Vollendung der anfänglichen Begrenzungsverfolgung und Feststellung der Vektoren,durchschnittlichen Neigungen und Zeichenmerkmale, gekennzeichnet durch die Vektor- und Neigungsfolgen, wird eine zweite Begrenzungsverfolgung eingeleitet, um das Zeichenbild auf eine Ein-Zellen-Hub- oder Strichbreite zu verdünnen.

Während der zweiten Begrenzungsverfolgung werden die durch Gleichung Q1 repräsentierten Verdünnungsregeln auf jede angetroffene Bildzelle angewandt. Wenn eine Bildzelle verdünnt ist, wird die nächste auftretende Bildzelle der Endpunkt, nachdem sie ein zweitesmal angetroffen wurde. Auf diese Weise kann ein Zeichenbild in ein-Zellen-Lagen verdünnt werden, bis eine vollständige Begrenzungsverfolgung erfolgt, während welcher keine Bildzelle verdünnt wird. Zusätzlich zum Verdünnungsprozess wird jede Bildzelle, die nicht verdünnt ist, überprüft auf das Auftreten einer einzelnen benachbarten schwarzen Zelle zur Feststellung eines Stopps oder Punkts.

Nach Vollendung der zweiten Begrenzungsverfolgung und Aufbewahrung der Zeilen, Spalten-Koordinaten jedes festgestellten Stopps wird eine dritte Begrenzungsverfolgung eingeleitet. Jeder Stopparm in dem Zeichenbild wird von den zuvor aufbewahrten Zeilen, Spalten-Stoppkoordinaten aus verfolgt. Eine Verfolgung ist dann vollständig, wenn entweder eine minimale Schwelle von Bewegungen aufgetreten ist oder ein Knoten angetroffen wurde. Das Auftreten von Knoten oder Linienschnittpunkten wird angezeigt, wenn eine Bildzelle eines verdünnten Bildes festgestellt wird, die mehr als zwei angrenzende Bildzellen besitzt. Nach vier Zellen-zu-Zellen-Bewegungen wird die durchschnittliche Neigung der vier Bewegungen als die Stoppneigung aufgezeichnet. Am Ende einer Stoppverfolgung wird die Länge des Stopparms verglichen mit einer Minimallängenschwelle, um als gültig qualifiziert zu werden. Wenn ein Stopparm

3Q9834/0518

zu kurz ist, um sich zu qualifizieren, so muß er vom Rest des Bildes an der Verbindung des kurzen Arms und des Knotens abgebrocnen werden. Andernfalls kann der Knoten bewirken, daß andere Stopps vorzeitig an einem ungültigen Knoten enden, wodurch sich ein Verlust an wichtiger Merkmalsinformation ergibt.

Wenn der Merkmalssatz vollständig ist, so werden die Merkmale formatiert und zur Zeichenerkennung gespeichert.

In Fig. 10 ist in funktioneller Blockdiagrammform die Merkmalsableiteinheit 13 der Fig. 1 dargestellt.

Binärzeichenbilddaten werden am DIN-Eingang einer Eingangsspeicher-Steuerlogikeinheit 20 über ein 24 Bit-Datenkabel 21 empfangen, welches vom Ausgang der Zeichenpräsenzeinheit 12 der Fig.1 kommt. Dateneingangsgrößen vom Mikroprozessor 14 werden auf Datenleitungen 22 an den I1-I4-Eingängen der Logikeinheit 20 empfangen. Der Mikroprozessor liefert auch Steuereingangsgrößen an Steuerleitungen 23 und 24, die an die Enable- oder Einschalteingänge EN4 bzw. EN5 der Logikeinheit 20 führen. Der Mikroprozessor liefert darüber hinaus ein 1 ,0 Megahertz-Clock- oder Taktsignal Über Steuerleitung 25 an den Clock- oder Takteingang (CK) der Logikeinheit 20. Der Rückstelleingang (RES) der Logikeinheit 20 ist über eine Steuerleitung 26 mit einem Ausgang der I/0-Interfaceeinheit 17 der Fig. 1 verbunden und der EN3 Enable-Eingang der Logikeinheit ist mit dem Di2-Ausgang einer Vektorsteuerlogikeinheit 27 verbunden. Die EN 1-und EN2-Enableeingänge zur Logikeinheit 20 sind mit den D1-bzw. D2-Ausgängen einer Zeilen/Spalten-Steuerlogikeinheit 28 verbunden. Die D1- und D2-Ausgänge der Logikeinheit 20 sind mit den 12- bzw. I1-Eingängen der Logikeinheit 28 verbunden. Der D3-Ausgang der Logikeinheit 20 ist verbunden mit dem Löscheingang (CLR) der Logikeinheit 28, dem Löscheinyang der Steuereinheit 27, dem Löscheingang der Rasterabtaststeuer logikeinheit 29, dem Löscheingang der Begrenzungssuch- und Stopp-SteuerLogikeinheit 30 und dem Löscheingang einer Merkmalsspeichereinheit 31.

Der DOUT-Ausgang der LogLkeinheit 20 ist mit einem 24 Bit-Daten-Kabel 36 verbunden, welches zu den DI/O-Eingänge der Logikeinheiten 28-30, SpoLchereinheit 31, Markierungsspeichereinheit 32 und Speicherebenuneinheiten 33-35 führt.

009834/0518

Der I3-Eingang von Logikeinheit 28 ist mit einer Sf^-.:. :.· .· . 37 verbunden, die zu einem Daten-Takt- oder Clockausya.-.'. ■.·-,.-. Zeichenpräsenzeinheit 12 führt. Der I4-Eingang zur Logikeinheit 28 ist mit dem Di8-Ausgang der Logikeinheit 29, dem D2-Ausgang der Logikeinheit 30 und dem 11-Eingang der Speichereinheit 31 verbunden. Die I5-I7-Eingänge der Logikeinheit 28 sind verbunden mit den D17- bzw. D16- bzw. D15-Ausgängen der Logikeinheit 29. Die 18-112-Eingänge zur Logikeinheit 28 sind verbunden mit den D14- bzw. D13- bzw. D12- bzw. D11- bzw. DiO-Ausgängen der Logikeinheit 29. Die 113-115-Eingänge zur Logikeinheit 28 sind verbunden mit den D4- bzw. D7- bzw. D8-Ausgängen der Logikeinheit 27. Der 116-Eingang zur Logikeinheit 28 ist mit dem D7-Ausgang der Logikeinheit 30 verbunden. Die 117-119-Eingänge zur Logikeinheit 28 sind mit Steuerleitungen 38 bis 40 verbunden, die vom Mikroprozessor 14 der Fig. 1 kommen. Die 120- und 121-Eingänge der Logikeinheit 28 sind mit Steuerleitungen 42b bzw. 41 verbunden, die zum Mikroprozessor 14 führen. Die 122- und 12 3-Eingänge zur Logikeinheit 28 sind mit Leitungen 24 bzw. 2 3 verbunden. Der 124-Eingang zur Logikeinheit 28 ist mit dem D12-Ausgang der Logikeinheit 27 verbunden und der 125-Eingang zur Logikeinheit 28 ist mit dem D14-Ausgang der Logikeinheit30 verbunden. Die 127- und 128-Eingänge zur Logikeinheit 28 sind mit den D15- bzw. Di6-Ausgängen der Logikeinheit 27 verbunden. Der CK1-Clock- oder Takteingang zur Logikeinheit 28 ist über Steuerleitung 44 mit einem 55 Nanosekunden-Clocksignal verbunden, geliefert durch die I/O-Interfaceeinheit 17 der Fig. 1. Der CK2-Takteingang zur Logikeinheit 28 ist mit einer Steuerleitung 45 verbunden, die zu einem 110 Nanosekunden-Taktsignalausgang der I/O-Interfaceeinheit 17 führt.

Der D3-Ausgang der Logikeinheit 28 ist über eine Steuerleitung 4 3 mit einem Eingang der Zeichenpräsenzeinheit 12 der Fig. 1 verbunden. Der D4-Ausgang der Logikeinheit 28 ist mit dem I4-Eingang der Speichereinheit 31 verbunden, der D5-Ausgang ist mit dem 112-Eingang der Logikeinheit 29 verbunden, der D6-Ausgang ist mit dem 111-Eingang der Logikeinheit 29 verbunden und der D7-Ausgang ist mit dem HO-Eingang der Logikeinheit 29 verbunden. Der

803834/0518

BAD ORIGINAL

275497?

-Eingang der Logik

275497

D8-Ausgang der Logikeinheit 28 ist mit dem I9-Eingang der Logik einheit 29 verbunden und der D10-Ausgang ist mit dem I7-Eingang der Logikeinheit 29 verbunden. Der D13-Ausgang der Logikeinheit °8 ist mit dem 111-Eingang der Logikeinheit 27 verbunden, der D14-Ausgang ist mit dem HO-Eingang der Logikeinheit 27 verbunden und der D15-Ausgang ist mit dem I9-Eingang der Steuereinheit 27 verbunden. Der D16-Ausgang der Logikeinheit 28 ist mit dem I1-Eingang der Markierungsspeichereinheit 32 verbunden. Der D17-Ausgang der Logikeinheit 28 ist mit den CEN-Spalten-Enableeingängen der Einheiten 32-35 verbunden. Der Zeile-1-Ausgang der Logikeinheit 28 liegt an einem 5 Bit-Daten-Kabel 46, welches zum Zeileneingang der Speicherebeneneinheit 35 führt und der Zeile-3-Ausgang der Logikeinheit liegt an einem 5 Bit-Daten-Kabel 47, welches zum Zeileneingang einer Speicherebeneneinheit führt. Der Zeile-2-Ausgang der Logikeinheit 28 liegt an einem 5-Bit-Daten-Kabel 48, welches zu den Zeileneingängen der Logikeinheiten 29 und 30, zum Zeileneingang der Speichereinheit 32, zum Zeileneingang der Speicherebeneneinheit 34 und zum MP2-Eingang eines Schleifen/Begrenzungsdetektors 49 führt. Der COL-Ausgang der Logikeinheit 28 liegt an einem 5-Bit-Daten-Kabel 50, welches zu den COL-Eingängen der Logikeinheiten 29 und 30, dem COL-Eingang der Speichereinheit 32 und den COL-Eingängen der Speicherebeneneinheiten 33-35 führt.

Der Schreib-Enable- oder Einschalteingang der Speichereinheit 32 ist mit dem D13-Ausgang der Logikeinheit 28 verbunden und die Schreib-Einschalteingänge der Speicherebeneneinheiten 33-35 sind mit dem D14-Ausgang der Logikeinheit 28 verbunden. Der D1-Ausgang der Speicherebeneneinheit 33 ist an ein 3-Bit-Daten-Kabel 51 angelegt, welches zum MP3-Eingang von Detektor 49 führt, und der D1-Ausgang der Ebeneneinheit 34 liegt an einem 3-Bit-Daten-Kabel 52, welches zu dem DIN1-Eingang von Logikeinheit 27 führt. Der D2-Ausgang der Speicherebeneneinheit 34 ist mit dem I3-Eingang von Logikeinheit 29 verbunden. Die D1-Ausgangsgröße der Speicherebeneneinheit 35 liegt über ein 3-Bit-Daten-Kabel 53 am MP1-Eingang von Detektor 49.

308834/0518

copy* x

275Α972

Der CK2-Takteingang der Logikeinheit 29 ist mit Steuerleitung und mit den CK2-Eingängen der Logikeinheit 30 und Speichereinheit 31 verbunden. Der I2-Eingang zur Logikeinheit 29 ist mit dem D1-Ausgang der Markierungsspeichereinheit 32 verbunden, und der 13-Eingang zur Logikeinheit ist mit dem D2-Ausgang der Speicherebeneneinheit 34 verbunden. Der I^-Eingang zur Logikeinheit 29 ist mit dem DU-Ausgang der Logikeinheit 30 verbunden, und der I5-Eingang zur Logikeinheit 29 ist mit dem D10-Ausgang der Logikeinheit verbunden. Der I6-Eingang zur Logikeinheit 29 ist mit dem D2-Ausgang der Logikeinheit 27 und dem I3-Eingang der Logikeinheit verbunden. Der 111-Eingang zur Logikeinheit 2 9 ist ebenfalls mit dem I3-Eingang der Speichereinheit 31 verbunden. Der VEC4-Eingang zur Logikeinheit 29 ist mit dem VEC-Ausgang der Logikeinheit 2 7 und mit dem VEC-Eingang zum Detektor 4 9 verbunden.

Der D1-Ausgang der Rasterabtastlogikeinheit 2 9 ist mit dem I2-Eingang der Speichereinheit 31 verbunden, und der D2-Ausgang der Logikeinheit 29 ist mit dem 114-Eingang der Logikeinheit 30 und dem I6-Eingang des Detektors 49 verbunden. Der D3-Ausgang der Logikeinheit 29 ist mit dem I13-Eingang der Logikeinheit 30 verbunden, und der D4-Ausgang der Logikeinheit 29 steht mit dem 112-Eingang der Logikeinheit 30 in Verbindung. Der D5-Ausgang der Logikeinheit 29 ist mit dem 111-Eingang der Logikeinheit 30 verbunden, und der D6-Ausgang der Logikeinheit 29 steht mit dem 110-Eingang der Logikeinheit 30 in Verbindung. Der D7-Ausgang der Logikeinheit 29 ist mit dem I9-Eingang der Logikeinheit 30 verbunden, und der D8-Ausgang der Logikeinheit 29 ist mit dem I8-Eingang der Logikeinheit 30 verbunden. Der Di0-Ausgang der Logikeinheit 29 steht ebenfalls mit dem D9-Ausgang der Logikeinheit 30 in Verbindung, und der D11-Ausgang der Logikeinheit 29 ist zudem mit dem D8-Ausgang der Logikeinheit 30 verbunden. Der D12-Ausgang der Logikeinheit 29 ist ferner mit dem D5-Ausgang der Logikeinheit 27 verbunden, und der D13-Ausgang der Logikeinheit 29 steht ebenfalls mit dem D6-Ausgang der Logikeinheit 27 in Verbindung.

Der VEC-Eingang zur Logikeinheit 30 ist über ein 6-Bit-Daten-Ka-LeI 54 mit dem VEC-Ausgang der Logikeinheit 27 verbunden. Der

809834/0518

COPY! 00

I1-Eingang der Logikeinheit 30 ist mit dem D1-Ausgang der Logikeinheit 27 verbunden und der I2-Eingang zur Logikeinheit 30 ist mi) dem D13-Ausgang der Logikeinheit 27 verbunden. Der I4-Eingang zur Logikeinheit 30 ist mit dem D3-Ausgang der Logikeinheit 27 verbündt und der I5-Eingang zur Logikeinheit 30 ist mit dem D4-Ausgang der Logikeinheit 27 und dem 113-Eingang der Logikeinheit 28 verbunden. Der D14-Ausgang der Logikeinheit 30 ist mit dem I25-Eingang der Logikeinheit 28 verbunden. Der I7-Eingang zur Logikeinheit 30 ist mit dem D1-Ausgang des Detektors 49 verbunden. Der I8-Eingang zur Logikeinheit 30 ist mit dem D2-Ausgang des Detektors 49 und mit dem I6-Eingang der Logikeinheit 27 verbunden. Der 114-Eingang zur Logikeinheit 30 steht ebenfalls mit dem 16-Eingang des Detektors 4 9 in Verbindung.

Der D3-Ausgang der Logikeinheit 30 ist mit dem I4-Eingang der Logikeinheit 27 und mit dem I5-Eingang des Detektors 49 verbunden. Der D4-Ausgang der Logikeinheit 30 ist mit dem I3-Eingang der Logikeinheit 27 verbunden. Der D5-Ausgang der Logikeinheit 30 ist mit dem EN 1-Enable- oder Einschalteingang der Logikeinheit 2? verbunden, und der 06-ftusgang der Logikeinheit 3O ist mit dem EN 1-Enableeingang des Detektors 49 verbunden. Der D7-Ausgang der Logikeinheit 30 ist mit dem 116-Eingang der Logikeinheit 28 verbunden, und der D8-Ausgang der Logikeinheit 3O steht mit dem DII-Ausgang der Logikeinheit 29 in Verbindung. Der ö9-Ausgang der Logikeinheit 3O ist jnit dem DIQ-Ausgang der Logikeinheit 29 verbunden,, und der Dl2-Ausgang der Logikeinheit 3O liegt amDIN-Dateneingang der Logikeinheit 29. Der D14-Ausgang der Logikeinheit 3O ist mit dem 125-Eingang der Logikeinheit 28 verbunden.

Der CK2-Clockeingang der Vektorsteuerlogikeinheit 27 ist mit Leitung 45 und mit dem CK2-Clockeingang von Detektor 49 verbunden. Der I5-£ingang zur Logikeinheit 27 ist mit dem D3-Ausgang des Detektors 49 verbunden, und der I6-Eingang zur Logikeinheit 27 liegt am D2-Äusgang des Detektors 49. Der D9-Ausgang der Logikeinheit 27 ist mit dem It-Eingang des Detektors 49 verbunden, und

- ys -

der D10-Ausgang der Logikeinheit 27 liegt am I2-Eingang des Detektors 49. Der D11-Ausgang der Logikeinheit 27 ist mit dem 13-fc: ingang des Detektors 49 verbunden. Der DIN2-Eingang der Logikeinheit 27 ist über ein 6-Bit-Daten-Kabel 55 mit dem DOUT1-Ausgang des Detektors 49 verbunden. Der D12-Ausgang der Logikeinheit 2 7 ist mit dem EN3-Enableeingang der Eingabespeichersteuerlogikeinheit 20 verbunden. Der D14-Ausgang der Logikeinheit 27 ist mit dem I4-Eingang des Detektors 49 verbunden. Der D0UT2-Ausgang des Detektors 49 liegt an einem 8-Bit-Daten-Kabel 56, welches zum Mikroprozessor 14 der Fig. 1 führt.

Der I3-Eingang zur Merkmalsspeichereinheit 31 ist mit dem DeAusgang der Logikeinheit 28 verbunden, und der I5-Eingang zur Speichereinheit ist mit einer Steuerleitung 57 verbunden, die zum Mikroprozessor 14 führt. Der I6-Eingang zur Speichereinheit 31 ist mit einer Steuerleitung 58 verbunden, die zum Mikroprozessor 14 führt, und der I7-Eingang zur Speichereinheit ist mit einer Steuerleitung 59 verbunden, die ebenfalls zum Mikroprozessor 14 führt. Die 18- und I9-Eingänge zur Speichereinheit 31 sind mit den Steuerleitungen 38 bzw. 39 verbunden. Der HO-Eingang zur Speichereinheit ist mit einer Steuerleitung 67 verbunden, die zum Mikroprozessor führt. Der 111-Eingang zur Speichereinheit ist mit einer zum Mikroprozessor führenden Steuerleitung 60 verbunden. Der 112-Eingang zur Speichereinheit 31 ist mit Steuerleitung 41 verbunden, und der 113-Eingang zur Speichereinheit 31 ist mit Steuerleitung 42 verbunden. Der 114-Eingang zur Speichereinheit ist mit einer zum Mikroprozessor 14 führenden Steuerleitung 61 verbunden. Der ADDR-Adresseneingang zur Speichereinheit 31 steht über ein 12-Bit-Daten-Kabel 65 mit den Ausgängen des Mikroprozessors 14 in Verbindung. Der DI/0-Dateneingang zur Speichereinheit 31 ist mit einem 24-Bit-Daten-Kabel 66 verbunden, welches zum Datenkabel 36 führt.

Im Betrieb wird das Merkmalableitsystem der Fig. 10 durch ein Befehlswort vom Mikroprozessor 14 in Gang gesetzt, welches über Leitungen 23 und 24 an die Eingabe-Speichersteuerlogikeinheit 20 und die Logikeinheit 28 angelegt wird. Zudem werden auf Leitungen 22 auftretende Mikroprozessordaten decodiert, um ein

809834/0518

Speicherebenenladesignal festzustellen, welches ot *d9n* Y2h&ingang der Einheit 28 angelegt ist.

rtei Empfang eines Ladesignals gibt die Logikeinheit 28 ein PLCCLR (piece loop count clear)-Signal an den I9-Eingang der Rasterabtaststeuerlogikeinheit 29, und ein Datenanforderungssignal an die Zeichenpräsenzeinheit 12 über Leitung 43. Wenn das Signal auf Leitung 39 eine logische Eins ist, wenn Steuereinheit 28 ein logisches Eins-Ladesignal an seinem I2-Eingang empfängt, so wird der En1-Enableeingang zur Logikeinheit 20 gesetzt, um die binären Zeichenbilddaten auf Kabel 21 an Kabel 36 anzulegen. Die Zeichenpräsenzdaten werden darauffolgend in die Speicherebeneneinheiten 33-35 durch ein 9 Megahertz-Daten-Clocksignal, geliefert von Zeichenpräsenzeinheit 12 auf Leitung 37, eingetaktet.

Nach dem Auftreten eines ersten Daten-Clockimpulses auf Leitung 37 gibt die Logikeinheit 28 einen Grenz-Strobe (Markierungsimpuls) vom D7-Ausgang ab, um die auf Kabel 36 erscheinende Begrenzungs-Grenzinformation in einen internen Speicher der Logikeinheit 2 9 einzuspeichern. Die darauf erscheinenden Datenclocks bringen einen Zeilenzähler der Logikeinheit 28 auf den neuesten Stand, um Information in die Speicherebeneneinheiten 33-35 einzuladen. Markier-Speichereinheit 32 ist jedoch mit sämtlichen Nullen beladen.

Der Datenladeprozess setzt sich fort, bis 32 Datenzeilen in die Speicherebenen eingeladen sind. Nachdem das Zeichenbild eingeladen ist, gibt die Logikeinheit 28 ein Start-Feststell-Signal (Start-Look-Signal) an den 111-Eingang der Logikeinheit 29. Logikeinheit 2 9 gibt infolgedessen ein BLDX- und ein BLDY-Signal an die 111- bzw. 112-Eingänge der Logikeinheit 28, um die von der Zeichenpräsenzeinheit 12 empfangene Grenzinformation in Zeilen- und Spalten-Zählern zu speichern. Insbesondere wird die linke Begrenzungs-Grenzinformation in einem Spaltenzähler und die obere Begrenzungs-Grenzinformation in einem Zeilen-Zähler gespeichert. Eine Abtastung der in den Speicherebeneneinheiten 33-35 gespeicherten Daten wird sodann eingeleitet. Die Rasterabtast-

109834/0518

ORIGINAL INSPECTED

275A972

Steuerlogikeinheit 29 tastetV32 χ 24 Bit-Zeichenbilder, gespeichert in Speicherebeneneinheiten 33-35, in einer links nach rechts und oben nach unten Abtastung ab. Die Links-nach-rechts-Abtastung in einer Zeile setzt sich fort, bis eine rechte Grenze festgestellt wird, wie sie durch die Daten von der Zeichenpräsenzeinheit definiert wird. Sodann wird der Zeilenzähler inkrementiert, der Spaltenzähler wird mit der linken Grenzinformation wieder geladen und die nächste Zeilen-Links-nach-Rechts-Abtastung wird eingeleitet. Die Abtastung des Bildes von oben nach unten setzt sich fort, bis ein Markierungszustand festgestellt wird. Das Auftreten eines Markierungszustandes zeigt an, daß eine Mittelzelle eines 3x3 Bit-Subbildes festgestellt ist. Dieser Zustand oder diese Bedingung ist gekennzeichnet durch das Auftreten einer schwarzen Mittelzelle mit einer weißen Zelle unmittelbar links von der Mittelzelle. Nach Feststellung des Markierungszustandes werden die Zeilen,Spalten-Koordinaten der Mittelzelle in einem Markierungspuffer in der Logikeinheit 29 und in Markierungsspeichereinheit 32 gespeichert. Zudem gibt die Logikeinheit 2 9 ein Startverfolgungssignal an den I8-Eingang der Begrenzungssuch- und Stoppsteuerlogikeinheit 30.

809834/0518

Nach Empfang des Startverfolgungssignals liefert die Logikeinheit 30 einen logischen Eins-Impuls an den ENI-Einschalteingang der Vektorsteuerlogikeinheit 27. Daraufhin liefert die Logikeinheit 27 ein Rücksetzsignal an den I5-Eingang der Logikeinheit 30, um einen Stoppsteuerzähler rückzusetzen. Das Rücksetzsignal wird auch an den I13-Eingang der Logikeinheit 28 angelegt, um die Zeilen- und Spalten-Zählerstände in einem Endpuffer zu speichern, um einen Begrenzungsverfolgungs-Endpunkt anzuzeigen. Die Logikeinheit 27 leitet ferner eine Begrenzungsverfolgung und Verdünnung des in den Speichereinheiten 33-35 gespeicherten Zeichenbildes ein und hält einen Vier-Vektor-Durchschnitt der Z ellen-zu-Zellen-Bewegungen aufrecht. Gleichlaufend bringt die Logikeinheit 28 Spalten- und Zeilen-Maximum- und Minimumregister am Ende jeder Bewegung auf den neuesten Stand, und der Detektor 49 hält einen Umfangszählerstand der Zellen-zu-Zellen-Bewegungen aufrecht.

Während der Begrenzungsverfolgungsoperation stellt die Logikeinheit 29 die Zahl der aufgetretenen Zeichensegmente oder -stücke fest und die Logikeinheit 30 stellt die Unterschiede bei den vier Vektor-Neigungsdurchschnitten fest. Die Logikeinheit 30 sammelt auch die Wendepunktdaten und hält einen Wendepunktzählerstand aufrecht. Beim Auftreten eines Null-Stück-Zählerstandes, der angibt, daß kein Zeichenbild festgestellt wurde, empfängt die Logikeinheit 30 ein Null-Zählerstandssignal von der Logikeinheit 29 und liefert ein Differenz-Vektorstrobe an den ENI-Enableeinang des Detektors 49, um die Differenzvektorinformation in die Merkmalsspeichereinheit 31 einzuspeichern. Daraufhin liefert die Logikeinheit 27 einen Befehl an den I3-Eingang des Detektors 49, um den laufenden Umfangszählerstand in Merkmalsspeichereinheit 31 zu speichern.

Nach Vollendung einer Verfolgung der Aussenbegrenzung eines Zeichenbildes liefert die Vektorsteuerlogikeinheit 27 ein Verfolgung-vollständig-Signal an den I2-Eingang der Logikeinheit 30. Die Logikeinheit 30 ihrerseits liefert ein logisches Eins-Signal an den I5-Eingang des Detektors 49. Infolgedessen wendet der Detektor 49 Schwellwertkriterien auf den Umfangszählerstand an, um eine Immunität gegenüber dem Auftreten externer Zeichen-

C09834/0518

stücke und kleiner Löcher innerhalb eines ZeichensxucKÖs Vorzusehen. Insbesondere fühlt der Detektor 49 den D14-Ausgang der Logikeinheit 27 ab, um festzustellen, ob ein Zeichenbild oder eine Schleife verfolgt wurde. Wenn ein logischer Eins-Pegel festgestellt wird, so vergleicht der Detektor 49 den Umfangszählerstand der vollendeten Verfolgung mit dem Wert 15. Wenn der Umfangszählerstand größer oder gleich 15 ist, so wird eine äußere Begrenzung angezeigt. Wenn ein logischer Eins-Pegel nicht festgestellt wird, so vergleicht der Detektor den umfangszählerstand mit dem Wert 7. Wenn der Umfang größer oder gleich dem Wert 7 ist, so wird eine Schleife angezeigt. Wenn der Detektor 49 anzeigt, daß entweder eine äußere Begrenzung oder eine Schleife verfolgt wurde, so gibt die Logikeinheit 3O einen logischen Eins-Impuls an den EN1-Enableeingang der Logikeinheit Infolgedessen leitet die Logikeinheit 27 eine Begrenzungsverfolgung ein, um die äußere Begrenzung des in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes zu verdünnen, bis ein Ein-Zellen-Bild übrigbleibt. Zudem liefert die Logikeinheit 27 die Reihen/Spalten-Koordinaten festgestellter Stopps an Kabel 54 zur Speicherung in einem Stoppspeicher der Logikeiriheit 30.

Wenn weder eine äußere Begrenzung noch eine Schleife festgestellt wird, so verbleibt der I7-Eingang zur Logikeinheit 30 auf einem logischen Null-Pegel, und die logische Einheit 30 liefert ein logisches Eins-Signal an den I5-Eingang der Rasterabtaststeuerlogikeinheit 29, um die Verfolgungsoperation zu beenden. Daraufhin leitet die Logikeinheit 29 eine Zeichenbildabtastung ein, und zwar beginnend an der zuletzt festgestellten Markierungsbedingung.

Es sei darauf hingewiesen, daß in einem normalen Betrieb eine erste Markierungsbedingung an der äußeren Begrenzung eines Zeichenbildes während einer ersten Rasterabtastung festgestellt wird. Die äußere Begrenzung wird sodann von dem ersten Markierungszustand oder ersten Markierungsbedingung aus verfolgt, und weitere während der BegrenzungsVerfolgung auftretende Markierungszustände werden in der Markierungsspeichereinheit 32

809834/0518

ORIGINAL

CTcD

aufgezeichnet. Sodann wird das Zeichenbild wiederum beginnend am ersten Markierungszustand abgetastet. Die Rasterabtastung setzt sich fort, bis ein noch nicht in Speichereinheit 32 aufgezeichneter Markierungszustand angetroffen wird. Zu dieser Zeit wird eine weitere Begrenzungsverfolgung eingeleitet und der Prozess wird wiederholt. Auf diese Weise werden sowohl die äußeren Begrenzungen als auch die inneren Schleifen eines Zeichenbildes mit einer minimalen Redundanz verfolgt.

Nach Vollendung der Begrenzungsverfolgung und dem Verdünnungsvorgang liefert die Vektorsteuerlogikeinheit 27 ein Verfolgung vollständig-Signal an den I2-Eingang der Logikeinheit 30. Infolgedessen schaltet die Logikeinheit 30 eine Datenformatsteuervorrichtung der Rasterabtaststeuerlogikeinheit 29 ein, was im folgenden beschrieben wird. Wenn der Stück- oder Teilzählerstand der Logikeinheit 29 gleich Null ist, so liefert die Formatsteuervorrichtung ein logisches Eins-Signal an den I2-Eingang der Merkmalsspeichereinheit 31, um die Speichereinheit auf den Wert 6 3 voreinzustellen oder vorzusetzen. Die Formatsteuervorrichtung liefert ferner einen logischen Eins-Impuls an den I5-Eingang der Logikeinheit 28, um die Spalten-und Zeilen-Maximum-Information in die Merkmalsspeichervorrichtung 31 einzuspeichern. Die Formatsteuervorrichtung liefert auch einen logischen Eins-Impuls an den I6-Eingang der Logikeinheit 28, um die Spalten- und Zeilen-Minimum-Information in Speichereinheit 31 zu speichern. Zudem liefert die Formatsteuervorrichtung einen logischen Eins-Impuls an den I6-Eingang des Detektors 49, um den Umfangszählerstand in Speichereinheit 31 zu speichern, und ein logischer Einsimpuls wird an die 113- und 112-Eingänge der Logikeinheit 30 geliefert, um die Differenz-Vektorinformation und die Wendepunktkoordinaten und Zählerstand in Speichereinheit 31 zu speichern. Die Rasterabtaststeuerlogikeinheit 29 speichert daraufhin drei logische Eins-Worte in Speichereinheit 31. Wenn der gesamte Stoppzählerstand der Logikeinheit 30 einschließlich sowohl gültiger als auch ungültiger Stopss gleich Null ist, so speichert die Logikeinheit 29 zusätzliche acht Worte aus logischen Einsen in Speichereinheit 31. Die ganz aus logischen Einsen bestehenden Worte werden in der Speichereinheit für Datengültigkeitszwecke

8Q9834/0518

-rill

angeordnet.

Nach Vollendung der Datenformatoperatlon liefert die Rasterabtaststeuerlogikeinheit 29 ein Verfolgung-vollständig-Signal an den 115-Eingang der Logikeinheit 30. Die Logikeinheit 29 fühlt auch den VEC4-Eingang ab, um entweder einen Zeichenstück- oder einen Schleifen-Zähler weiterzuschalten, was noch im folgenden beschrieben werden wird.

Die Logikeinheit 30 fühlt den Stoppzähler ab. Wenn der Stoppzählerstand gleich Null ist, so wird ein logisches Eins-Signal an den I5-Eingang der Logikeinheit 29 zur Beendigung der Verfolgungsoperation abgegeben. Wenn sich der Stoppzählerstand von Null unterscheidet, so ordnet die Logikeinheit 30 vertikal in der vorherigen Begrenzungsverfolgung angetroffene Stopps an. Nach Feststellung des obersten Stopps des Zeichenbildes, speichert die Logikeinheit 30 die Zeilen,Spalten-Koordinaten des Stopps, sowohl dem Stoppspeicher als auch den Zeilen- und Spaltenzählern der LogiJ.einheit 28. Die Logikeinheit 30 liefert dann einen logischen Eins-Impuls an den EN1-Einschalteingang der Vektorsteuerlogikeinheit 27.

Die Logikeinheit 27 spricht darauf durch Ausgabe eines logischen Eins-Signals an den 113-Eingang der Logikeinheit 28 an, um den Zählerstand der Zeilen- und Spaltenzähler in den Endpuffer einzuspeichern. Daraufhin leitet die Logikeinheit 27 eine Begrenzungsverfolgung des Zeichenbildes vom obersten Stopp aus ein und setzt die Verfolgung für vier Zellen fort, wenn nicht ein Knoten festgestellt wird. Wenn ein Knoten festgestellt wird und der Umfangszählerstand des Detektors kleiner als vier ist, wie dies durch die D2- und D3-Ausgänge des Detektors 49 angezeigt wird, so wird Schlecht-Stoppsignal durch Logikeinheit 27 an den I6-Eingang der Logikeinheit 29 und den I3-Eingang der Logikeinheit 30 geliefert. Die Logikeinheit 29 läßt den Knoten aus den Speicherebeneneinheiten 33-35 fort, und die Logikeinheit 30 inkrementiert den Gesamtstoppzähler, hält aber einen Gut-Stoppzähler auf seinem laufenden Wert, wie dies im folgenden noch beschrieben werden wird.

009834/0518

- vi - ■ ■■■

Zudem mittelt die Logikeinheit 27 die vier während der vier Zellenbewegungen erzeugten Vektoren und liefert ein Verfolgung-Vollständig-Signal an den I2-Eingang der Logikeinheit 30.

Nach Empfang des Verfolgung-vollständig-Signals schaltet die Logikeinheit 30 die Formatsteuervorrichtung der Rasterabtaststeuerlogikeinheit 29 ein. Die Formatsteuervorrichtung liefert ein Verfolgung-vollständig-Signal an den 115-Eingang der Logikeinheit 30. Wenn am D2-Ausgang der Logikeinheit 27 kein Schlecht-Stoppsignal angezeigt wird und der Umfangszählerstand des Detektors 49 nicht kleiner ist als vier, so liefert die Formatsteuervorrichtung ein logisches Eins-Signal an den I7-Eingang der Logikeinheit 28, um die Spalten- und Zeilenkoordinaten der Endpuffer und Logikeinheit 28 in der Merkmalsspeichereinheit 31 zu speichern. Die Logikeinheit 30 inkrementiert auch den Gut-Stoppzähler und speichert den zuletzt festgestellten Vektor in einem Akkumulator der Logikeinheit 30, was im folgenden noch beschrieben werden wird. Die Logikeinheit 30 stellt ferner einen nächsten vertikal angeordneten Stopp fest und leitet eine Begrenzungsverfolgung ein. Der Stopparm jedes angezeigten Stopps des Zeichenbildes wird in der gleichen Weise verfolgt.

Wenn sämtliche festgestellten Stopps verfolgt sind, liefert die Logikeinheit 30 ein Ende-der-Verfolgung-Signal an den I5-Eingang der Logikeinheit 29. Daraufhin fühlt die Logikeinheit 29 den Gut-Stoppzählerstand ab. Wenn der Gut-Stoppzählerstand größer ist als 5, so lädt die Logikeinheit eine 14 in einen Formatzähler ein, der noch im einzelnen beschrieben werden wird. Wenn der Gut-Stoppzählerstand kleiner ist als 5, so bringt die Logikeinheit 29 den Stoppzählerstand +8 in den Formatzähler. Der Formatzähler ist dann eingeschaltet und zählt bis zu einem Wert 15. Nach dem Auftreten eines Formatzählerstandes 14 liefert die Logikeinheit 29 ein logisches Eins-Signal an den 111-Eingang der Logikeinheit 30, um den Gut-Stoppzählerstand in Speichereinheit 31 zu speichern. Nach dem Auftreten eines Formatzählerstandes 15 liefert die Logikeinheit 29 ein logisches Eins-Signal an den 112-Eingang der Logikeinheit 30, um die akkumulierte Wendepunktinformation in Speichereinheit 31 einzuspeichern. Daraufhin leitet die Rasterabtaststeuerloaikpinheit 29 eine Zeichenbild-

8Q9834/0518

abtastung ein, und zwar beginnend mit der zuletzt festgestellten Markierungsbedingung. Die Bildabtastung setzt sich fort, bis eine weitere Markierungsbedingung oder die Boden- oder untere Grenze des Zeichenbildes festgestellt wird. Nach Feststellung einer unteren oder Bodengrenze liefert die Logikeinheit 29 ein Operationvollständig-Signal an den I8-Eingang der Logikeinheit 28. Zudem speichert die Logikeinheit 29 die Zeichenstück- under Schleifen-Zählerstände in Speichereinheit 31.

Nach Empfang des Operation-vollständig-Signals von Logikeinheit 29 stellt die Logikeinheit 28 die Speichersteuerlogikeinheit 20 zurück. Infolgedessen liefert der Mikroprozessor 14 der Fig. ein Befehlswort auf Leitungen 38 und 39, welches am D4-Ausgang der Logikeinheit 28 decodiert wird, um eine von zwei Speichereinheiten auszuwählen, welche Speichereinheit 31 bilden, was im folgenden noch beschrieben wird. Auf diese Weise kann der Mikroprozessor die in einer Speichereinheit gespeicherte Information verarbeiten, während eine zweite Speichereinheit durch das Merkmalsableitsystem der Fig. 10 gefüllt wird.

Fig. 11 zeigt ein relatives Zeitsteuerdiagramm der Arbeitsweise des Merkmalsableitsystems der Fig. 10.

Eine erste diskrete Wellenform 80 stellt ein Mikroprozessorausgangssignal dar, welches die Merkmalableitoperation einleitet. Eine diskrete Wellenform 81 veranschaulicht den Arbeitszyklus des Merkmalableitsystems der Fig. 10. Eine diskrete Wellenform 82 veranschaulicht den Arbeitszyklus der Speichersteuerlogik 20. Eine diskrete Wellenform 83 veranschaulicht das Start-Look- oder Schau-Signal von der Zeilen/Spalten-Steuerlogikeinheit 28, welches eine Rasterabtastung eines in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes einleitet. Eine diskrete Wellenform 84 veranschaulicht den Arbeitzyklus der Logikeinheit 29, und eine diskrete Wellenform 85 veranschaulicht das Start-Verfolgungssignal, ausgegeben von Logikeinheit 29 an Begrenzungsverfolgungs- und Stoppsteuerlogikheit 30 zur Einleitung einer Begrenzungsverfolgung. Eine diskrete Wellenform 86 veranschaulicht den Arbeitszyklus einer BegrenzungsyerfOlgungsoperation, und eine

009834/0518

diskrete Wellenform 87 zeigt das Verfolgung-Endesignal, ausgegeben von Logikeinheit 30 an Logikeinheit 29 nach Vollendung einer Begrenzungsverfolgung. Eine diskrete Wellenform 88 veranschaulicht das OPCOMP-Signal, ausgegeben von Logikeinheit 2 9 an Logikeinheit 28 nach Vollendung eines Merkmalsableitvorgangs.

Der Mikroprozessor 14 der Fig. 1 liefert einen logischen Eins-Impuls 80a der Wellenform 8O, um einen Merkmalableitvorgang einzuleiten. Nach Empfang von Impuls 80a ist die Logikeinheit 20 in ihre Arbeitslage geschaltet (enabled), um Daten von der Zeichenpräsenzeinheit 12 der Fig. 1 zu empfangen. Während der durch die Impulsbreite des Impulses 82a der Wellenform 82 angegebenen Zeitperiode wird ein 24 χ 32 Bit-Zeichenbild in die Speicherebeneneinheiten 33-35 geladen. Nach Vollendung des Ladevorgangs liefert die Logikeinheit 28 ein Start-Look-Signal, wie dies durch Impuls 83a dargestellt ist, an Logikeinheit 29 und an die Merkmalsspeichereinheit 31. Unmittelbar darauf leitet die Logikeinheit 29 eine Abtastung der Speicherebeneneinheiten ein, wie dies durch Impuls 84a der Wellenform 84 dargestellt ist. Nach Feststellung eines Zeichenbildes innerhalb des 24 χ 32 Bit-Speichermosaiks der Speicherebenen 33-35 liefert die Logikeinheit 29 einen Startverfolgungsimpuls 85a der Wellenform 85 an die Begrenzungssuch- und Stopp-Logikeinheit 30. Die Logikeinheit 30 startet infolgedessen eine Drei-Durchlauf-Begrenzungsverfolgungsoperation, wie dies durch Impuls 86a der Wellenform 86 angedeutet ist.

Während der ersten Begrenzungsverfolgung wird eine erste Lage der Zeichenbildbegrenzung entfernt, und Wendepunkte und durchschnittliche Neigungen der Zeichenbildbegrenzung werden isoliert. Während einer zweiten Begrenzungsverfolgungsoperation wird die Zeichenbildbegrenzung wiederholt verfolgt und in ein-Zellen-Lagen verdünnt, bis eine Begrenzungsverfolgung auftritt, bei der keine Bildzellen entfernt werden. Das Zeichenbild besitzt dann eine Ein-Zellen-Zeichenstrich- oder Hub-Breite. Die Koordinaten jedes während der Begrenzungsverfolgungsoperation festgestellten Stopps werden für die weitere Analyse gespeichert. Während der dritten Begrenzungsverfolgungsoperation werden die Stopps vertikal geordnet,

009834/0518

und die durchschnittliche Neigung jedes Stopparms wird bestimmt. Nach Vollendung der dritten Begrenzungsverfolgungsoperation liefert die Logikeinheit 3O ein Ende-der-Verfolgung-Signal, wie dies durch Impuls 87a der Wellenform 87 dargestellt ist. Danach steuert die Logikeinheit 29 die übertragung der Zeichenmerkmalsinformation zur Merkmalsspeichereinheit, wie dies durch Impuls 84b der Wellenform 84 dargestellt ist. Nachdem die Datenübertragung vollständig ist, liefert die Logikeinheit 29 ein Operationvollständig-Signal, wie dies durch Impuls 88a der Wellenform 88 dargestellt ist. Das Merkmalableitsystern gelangt dann in einen inaktiven Zustand, dargestellt durch die hintere oder nacheilende Flanke des Impulses 81a der Wellenform 81.

Fig. 12 veranschaulicht im einzelnen ein funktionelles Blockdiagramm der Speichersteuerlogikeinheit 20 der Fig. 10.

Der Eingang eines Line-Transceivers oder Ein/Ausgebers 90 ist über ein Kabel 21 mit der Zeichenpräsenzeinheit 12 der Fig. 1 verbunden. Die EN1- und EN2-Einschalteingänge des Transceivers sind über Steuerleitungen 91 und 92 mit den D1- bzw. D2-Ausgängen der Zeilen/Spalten-Steuerlogikeinheit 28 der Fig. 10 verbunden. Der EN3-Enableeingang des Transceivers liegt über eine Steuerleitung 93 am Di2-Ausgang der Vektorsteuerlogikeinheit 27. Der Ausgang.des Transceivers 90 liegt am Datenkabel 36.

Die Mikroprozessordaten auf Leitungen 22 werden an die Eingänge eines Multiplexers (MUX) 94 angelegt, dessen Takteingang über Steuerleitung 25 mit einem Taktausgang des Mikroprozessor 14 der Fig. 1 verbunden ist. Die En4- und EH5-Enableeingänge des Multiplexers liegen an Leitungen 23 bzw. 24, welche zu den Ausgängen des Mikroprozessors führen. Der D1-Ausgang des Multiplexers 94 liegt über ein 4-Bit-Datenkabel 95 am IN 1-Eingang eines Decoders 96. Der D2-Ausgang des Multiplexers 94 liegt über ein 4-Bit-Kabel 97 am IN2-Eingang von Decoder 96.

809834/0518

Der D1-Ausgang des Decoders 96 liegt am 11-Eingang eines Treibers 98 und der D2-Ausgang des Decoders liegt am 11-Eingang einer Hauptlöschlogikeinheit (master clear-Logikeinheit) 99. Der D3-Ausgang des Decoders 96 ist mit dem I2-Eingang von Treiber (driver) 98 verbunden.

Der I2-Eingang der Logikeinheit 99 ist mit der Steuerleitung 26 verbunden, die von einem Ausgang der I/O-Interfaceeinheit 17 der Fig. 1 kommt. Der Ausgang der Logikeinheit 99 liegt an den Löschoder Cleareingängen der Zeilen/Spalten-Steuerlogikeinheit 28, der Vektorsteuerlogikeinheit 27, der Rasterabtaststeuerlogikeinheit 29, der Merkmalsspeichereinheit 31 und der Begrenzungssuch- und Stopp-Steuerlogikeinheit 30 der Fig. 10.

Der D1-Ausgang des Treibers 98 ist mit dem I2-Eingang der Logikeinheit 28 der Fig. 10 verbunden, und der D2-Ausgang des Treibers 98 liegt am I1-Eingang der Logikeinheit 28.

Im Betrieb wird ein 24 χ 32-Bit-Speichermosaik von der Zeichenpräsenzeinheit 12 über Kabel 21 empfangen. Wenn der EN1-Enableeingang des Transceivers 90 gesetzt ist, so sind die Bits 6-8 und Bits 14-16 des Kabels 36 mit Erde verbunden. Wenn ferner der EN3-Enableeingang des Transceivers gesetzt ist, so ist das gesamte Kabel 36 mit Erde verbunden. Das Kabel 36 kann dadurch die Tri-State-Logik unterbringen.

Mikroprozessorbefehle werden am Eingang des Multiplexers 94 über Leitungen 22 empfangen. Die Befehlsworte werden an das Kabel 95 oder das Kabel 97 angelegt, und zwar abhängig von dem Wählsteuerwort, empfang vom Mikroprozessor über Leitungen 23 und 24. Die Befehle auf Leitungen 22 werden durch den Multiplexer getaktet, und zwar unter der Steuerung des 1,0 Megahertz-Daten-Takt- oder Clocksignals auf Leitung 25. Der Decoder 96 decodiert die Signale auf Kabel 95, um einen von 16 möglichen Befehlspegeln vorzusehen, und decodiert ferner die Signale auf Kabel 97, um einen von 16 möglichen Befehlsstrobes vorzusehen, wie dies in Tabelle 3 angegeben ist.

^09834/0518

Tabelle 3
Befehlsdecodierungen

INΐ-Eingang

Bit 3 Diagnose

Bits 5-9 nicht verwendet

Bit 10 BegrenzungsVerfolgung enable

Bits 11-15 nicht verwendet

IN2-Eingang

Bits 0-10 Begrenzungsverfolgungseinleitung Bit 11 Systemrückstellung

Bits 12-15 nicht verwendet

Der Treiber 98 legt die D1- und D3-Ausgangsgrößen des Decodierers 96 an die 12- bzw. 11-Eingänge der Logikeinheit 28. Die Hauptlösch-Logikeinheit 99 unterwirft das durch die Systemsteuervorrichtung 18 der Fig. 1 angelegte Systemrückstellsignal einer ODER-Operation, um Leitung 26 mit dem Rückstellbefehl des Mikroprozessors 14 zu steuern. Der Ausgang der Logikeinheit 99 liegt an darauffolgenden Vorrichtungen des Merkmalsableitsystems der Fig. 10.

Fig. 13 zeigt in Form eines funktioneilen Blockdiagramms eine Speicherebeneneinheit der Bauart, wie sie für die Markierungsspeichereinheit 32 verwendet wird und für die Speicherebeneneinheiten 33-35 der Fig. 10.

Ein Decodierer 110 empfängt einen Spaltenzählerstand von Steuereinheit 28 der Fig. 10 über Kabel 50. Der Ausgang des Decodierers liegt am I2-Eingang eines logischen ODER-Treibers (LOGIC OR DRIVER) 116 und am Eingang einer Schreibsteuereinheit (WRITE CONTROL UNIT) 111. Der Wähl- oder Selekteingang (SEL) der Einheit 111 ist mit einer Steuerleitung 112 verbunden, die zum D17-Ausgang der Logikeinheit 28 führt, und der Enableeingang der Einheit 111 ist mit einer Steuerleitung 115 verbunden, die zu dem D13- oder Di4-Ausgang

809834/0518

-HT-

der Logikeinheit 28 führt. Der Ausgang der Schreibsteuereinheit ist mit dem Enableeingang einer 24 χ 32-Bit-Datenspeichereinheit 110 verbunden. Der ROW- (Spalten-)Eingang der Speichereinheit 113 steht mit dem Ausgang einer Spalteninverter-Speichereinheit (ROW INVERTER MEMORY) 114 in Verbindung, die einen Zeilenzählerstand über Kabel 48 empfängt. Der Dateneingang zur Speichereinheit 113 ist mit dem Kabel 36 verbunden. Der Ausgang der Speichereinheit 113 liegt am 11-Eingang von Treiber 116. Die D1- bis D3-Ausgänge des Treibers sind jeweils mit den Leitungen 118-120 verbunden.

Die in Fig. 13 gezeigte Speicherebeneneinheit (MEMORY PLANE UNIT) speichert ein 24 χ 32 Bit-Speichermosaik/ empfangen von der Zeichenpräsenzeinheit 12 der Fig. 1. Im Betrieb empfängt der Decodierer 110 einen 5 Bit-Spaltenzählerstand über Kabel 50 und liefert eine Eins aus vierundzwanzig-Spaltenanzeige an Schreibsteuereinheit 111 und den logischen ODER-Treiber 116.

Wenn die Leitung 112 auf einen logischen Eins-Pegel übergeht, so wird die eine der vierundzwanzig durch Decodierer 110 angezeigten Spalten in Datenspeichereinheit 113 für einen Schreibvorgang enabled. Wenn die Leitung 115 auf ein logisches Null-Niveau oder -Pegel übergeht, so werden die auf Kabel 36 erscheinenden Daten in die Speicherzelle der Einheit 113,bestimmt durch Decoder 110 und Einheit 114 eingeschrieben. Wenn jedoch Leitung 112 auf einen logischen Null-Pegel übergeht, werden sämtliche vierundzwanzig Spalten der Einheit 113 für einen Schreibvorgang enabled oder befähigt. Danach auf Kabel 36 erscheinende Daten werden in Einheit. 113 an den durch Decoder 110 und Einheit 114 anadressierten Speicherplätzen eingespeichert, und zwar mit einer durch Leitung 115 gesteuerten Rat.

Die Fig. 14a und 14b zeigen ein detailliertes funktionelles Blockdiagramm der Zeilen/Spalten-Steuerlogikeinheit 28 der Fig. 10.

Der 11-Eingang einer Befehlssteuerlogikeinheit (COMMAND CONTROL LOGIC ÜNIT) 130 ist mit Leitung 23 verbunden, die zu einem Ausgang

809834/0518

des Mikroprozessors 14 der Fig. 1 führt, und der I2-Eingang der Logikeinheit liegt an Leitung 24, die ebenfalls zu einem Ausgang des Mikroprozessors führt. Der I3-Eingang zur Logikeinheit 130 ist mit einer Leitung 38 verbunden, die zu einem Ausgang des Mikroprozessor führt, und der I4-Eingang zur Logikeinheit 13O steht mit Leitung 39 in Verbindung, die ebenfalls zu einem Ausgang des Mikro Prozessors führt. Der I5-Eingang zurLogikeinheit 130 ist über eine Steuerleitung 131 mit dem D1-Ausgang der Speicher-Steuerlogikeinheit 20 der Fig. 10 verbunden.

Der D1-Ausgang der Logikeinheit 130 ist über eine Steuerleitung

133 mit dem I4-Eingang der Merkmalsspeichereinheit 31 verbunden, und der D2-Ausgang der Logikeinheit liegt über eine Steuerleitung

134 am I9-Eingang der Rasterabtast-Steuerlogikeinheit 29. Der D3-Ausgang der Logikeinheit 130 ist mit dem 11-Eingang einer Zeitsteuerlogikeinheit (TIMING CONTROL LOGIC UNIT) 135 verbunden. Der D5-Ausgang des Decodierers 130 liegt am EN-Enableeingang der Logikeinheit 135 und am EN-Enableeingang einer Wählvorrichtung oder eines Selektors 138.

Der I4-Eingang zur Logikeinheit 135 ist über eine Steuerleitung 139 mit dem Di4-Ausgang der Rasterabtast-Steuerlogikeinheit 29 verbunden. Der I5-Eingang zur Logikeinheit 135 ist mit einer Steuerleitung 140 verbunden. Der I6-Eingang zur Logikeinheit ist mit einer Leitung 42 verbunden, und der I7-Eingang zurLogikeinheit ist mit Leitung 41 verbunden. Der I8-Eingang zur Logikeinheit 135 ist mit dem D1-Ausgang der Schreibsteuerlogikeinheit 141 verbunden, und der I9-Eingang zur Logikeinheit ist mit dem D3-Ausgang der Wählvorrichtung 138 verbunden.

809834/0518

-Ae-

Der D1-Ausgang der Logikeinheit 135 liegt über eine Steuerleitung 142 am 111-Eingang von Rasterabtast-Steuerlogikeinheit 29 und am I3-Eingang der Merkmalsspeichereinheit 31. Der D2-Ausgang der Logikeinheit 135 ist über eine Steuerleitung 143 mit dem EN1-Enableeingang der Speichersteuerlogikeinheit 20 verbunden. Der D3-Ausgang der Logikeinheit 135 ist mit Leitung 43 verbunden, und der D4-Ausgang liegt an Leitung 40. Der D5-Ausgang der Logikeinheit 135 liegt am SEL-Eingang von Wählvorrichtung 138 und am EN-Eingang von Schreibeteuerlogikeinheit 141. Der D6-Ausgang der Logikeinheit 135 ist mit den CEN-Eingängen von Speicherebeneneinheiten 33-35 verbunden und mit dem CEN-Eingang von Markierungsspeichereinheit 32.

Der CK-Clockeingang von Logikeinheit 141 ist mit Leitung 37 verbunden, und der I4-Eingang liegt an dem D1-Ausgang von Selektor 138. Der D2-Ausgang von Logikeinheit 141 steht über eine Steuerleitung 145 mit dem HO-Eingang von Rasterabtast-Steuerlogikeinheit 29 in Verbindung. Der D3-Ausgang der Logikeinheit 141 ist über eine Steuerleitung 146 mit dem HO-Eingang von Vektorsteuerlogikeinheit 27 verbunden, und mit den Schreibenabieeingängen von Speicherebeneneinheiten 33-35. Der D4-Ausgang der Logikeinheit 141 liegt über eine Steuerleitung 147 am Schreibenabieeingang der Markierungsspeichereinheit 32, und der D5-Ausgang der Logikeinheit 142 liegt an einer Steuerleitung 148.

Der I3-Eingang zum Selektor 138 ist mit Leitung 44 verbunden, und der I4-Eingang zum Selektor 138 ist mit Leitung 45 verbunden. Der D1-Ausgang des Selektors 138 liegt an einer Steuerleitung 149, und der D2-Ausgang ist mit einer Steuerleitung 150 verbunden.

Der Dateneingang eines 5-Bit-Aufwärts/Abwärts-Binärzählers 151 liegt über ein 5-Bit-Datenkabel 152 am Kabel 36 der Fig. 10. Der Clockeingang zum Zähler ist mit Steuerleitung 149 verbunden, und der Aufwärts/Abwärts-Enableeingang zum Zähler liegt über eine Steuerleitung 153 am D8-Ausgang von Vektorsteuerlogikeinheit 27 der Fig. 10. Der EN-Einschalteingang zum Zähler ist mit dem Di-Ausgang einer Zeitsteuerlogikeinheit 154 verbunden, und der Ladeeingang zum Zähler liegt am D2-Ausgang der Logikeinheit 154. Der DI-Aus

3.09.83 4/051»

- 41 -

gang von Zähler 151 steht mit einer Leitung 140 in Verbindung, die zum I5-Eingang der Logikeinheit 135 führt, und der D2-Ausgang des Zählers liegt über eine Steuerleitung 155 am I8-Eingang von Rasterabtast-Steuerlogikeinheit 29. Ein 5-Bit-Zeilenzählerstand wird durch Zähler 151 an den Eingang einer Zeilen-Zähleraddierer/Selektoreinheit 156 geliefert und an den Eingang einer Y-Speicherlogikeinheit 157.

Der SEL1-Eingang zur Einheit 156 ist über Steuerleitung 144 mit dem D6-Ausgang der Logikeinehit 135 verbunden, und der SEL2-Eingang zur Einheit 156 liegt über eine Steuerleitung 156a am Di 2-Ausgang von Vektorsteuerlogikeinheit 27 der Fig. 10. Der Di-Ausgang der Einheit 156 ist mit Kabel 48 verbunden. Der D2-Ausgang der Einheit 156 steht mit Kabel 46 in Verbindung, und der D3-Ausgang der Einheit 156 liegt an Kabel 47.

Der 11-Eingang zur Zeitsteuerlogikeinheit 154 ist über eine Steuerleitung 158 mit dem DiO-Ausgang von Rasterabtast-Steuerlogikeinheit 29 verbunden, und der I3-Eingang zur Logikeinheit 154 ist mit Leitung 153 verbunden. Der I4-Eingang zur Logikeinheit 154 liegt über eine Steuerleitung 159 am D13-Ausgang von Rasterabtast-Steuerlogikeinheit 29. Der I6-Eingang zur Logikeinheit 154 ist über eine STeuerleitung 160 mit dem D12-Ausgang von Logikeinheit 29 verbunden, und der I7-Eingang zur Logikeinheit 154 liegt an einer Steuerleitung 161, die zum D7-Ausgang von Vektorsteuerlogikeinheit 27 führt. Die D3- bis D6-Ausgänge von Logikeinheit 154 liegen an den 11- bis I4-Eingängen einer X,Y-Steuerlogikeinheit 162. Der D7-Ausgang der Logikeinheit 154 liegt am EN-Enableeingang eines 5 Bit-Aufwärts/Abwärts-Binärzählers 163. Der Aufwärts/Abwärts-Einschalteingang von Zähler 163 liegt an Steuerleitung 161, und der Ladeeingang des Zählers ist über eine Steuerleitung 164 mit dem D11-Ausgang von Logikeinheit 29 verbunden. Der Clockeingang zum Zähler ist mit Leitung 150 verbunden, die zum D2-Ausgang von Selektor 138 führt. Der Dateneingang zum Zähler 163 ist über ein 5-Bit-Datenkabel 165 mit Kabel 36 der Fig. 1O verbunden. Der 5-BifcSpaltenzählerstand, geliefert von Zähler 163* wird an den Eingang eines 5-Bit-Binärinverters 166 angelegt und an den Eingang einer X-Speicherlogikeinheit 167. Der D1-Ausgang des Zählers 163 ist Über eine

809834/04*18

Steuerleitung 168 mit dem 17,-Elngang von Logikeinheit 2 9 verbunden .

Der I5-Eingang zur Logikeinheit 162 liegt über eine Steuerleitung 169 am D14-"usgang einer Begrenzungssuch- und Stopp-Steuerlogikeinheit 30. Der I6-Eingang zur Logikeinheit 162 ist mit einer Steuerleitung 170 verbunden, die zum D4-Ausgang von Logikeinheit 27 führt. Die 17- und I8-Eingänge zur Logikeinheit 162 sind über Steuerleitungen 171 und 172 mit den D17- bzw. D16-Ausgängen von Rasterabtast-Steuerlogikeinheit 29 verbunden. Der I9-Eingang zur Logikeinheit 162 ist mit einer Steuerleitung 173 verbunden, die zum D15-Ausgang der Logikeinheit 29 führt. Die 110- und 111-Eingänge der Logikeinheit 162 sind über Steuerleitungen 174 und 175 mit den D16- bzw. D15-Ausgängen der Vektorsteuerlogikeinheit 27 verbunden. Die 112- und 113-Eingänge der Logikeinheit 162 sind mit den D3- bzw. D2-Ausgängen von Y-Speicherlogikeinheit 157 verbunden. Die 114- und 115-Eingänge der Logikeinheit 162 sind mit den D2- bzw. D3-Ausgängen der X-Speicherlogikeinheit 167 verbunden.

Die D1- bis D5-Ausgänge der Logikeinheit 162 liegen jeweils an den 11-, 12-, SEL1-, SEL2- und Schreib-Eingängen der Speicherlogikeinheit 157. Der D6-Ausgang der Logikeinheit 162 ist mit 11-Eingang einer UND-Logikeihheit 176 verbunden und die D7- bis D9-Ausgänge der Logikeinheit 162 sind jeweils mit den SEL1-» SEL2- und Schreib-Eingängen der Logikeinheit 167 verbunden. Der D10-Ausgang der Logikeinheit 162 ist mit dem Ladeeingang eines 5-Bit-X-Ausgangsregisters 177 verbunden, ferner mit dem Ladeeingang eines 5-Bit-Y-Ausgangsregisters 178 und einer Steuerleitung 179, die zu dem En2-Enableeingang der Speichersteuerlogikeinheit 20 führt.

Der Ausgang des Binärinverters 166 liegt an Datenkabel 50 und der DOUT-Ausgang von Speicherlogikeinheit 157 ist mit dem Eingang von Register 178 verbunden. Der D1-Ausgang von Logikeinheit 157 liegt am I2-Eingang von Logikeinheit 176, deren I3-Eingang mit dem D1-Ausgang von Logikeinheit 167 verbunden ist. Der Ausgang von Logikeinheit 176 liegt über eine Steuerleitung 180 am I9-Eingang

309834/0518

- VS -

[ von Logikein-

von Vektorsteuerlogikeinheit 27. Der DOUT-Ausgang von Logik« heit 167 ist mit dem Eingang von Ausgaberegister 177 verbunden, dessen Ausgang über ein 5-Bit-Datenkabel an Kabel 36 der Fig. liegt. Der Ausgang von Register 178 liegt über ein 5-Bit-Datenkabel 182 an Kabel 36.

Im Betrieb liefert der Mikroprozessor 14 der Fig. 1 ein Befehlswort über Leitungen 23 und 24 an die ttfehlssteuerlogikeinheit130, um das Vorhandensein von Befehlen auf Leitungen 38 und 39 zu signalisieren. Der Logikpegel auf Leitung 38 wird abgefühlt, um festzustellen, welches der beiden Speicher der Merkmalsspeichereinheit 31 für einen Schreibvorgang durch das Merkmalableitsystem der Fig. 10 ausgewählt werden muß. Zum zweiten der beiden Speicher erfolgt durch den Mikroprozessor für einen Zeichenerkennungsprozess Zugriff. Wenn sich somit die Leitung 38 auf einem logischen Eins-Niveau befindet, so liefert die Logikeinheti 130 einen Impuls auf Leitung 133, um einen der beiden Speicher der Merkmalsspeichereinheit 31 auszuwählen. Wenn sich die Leitung 38 jedoch auf einem logischen Null-Niveau oder -Pegel befindet, so wird der zweite der beiden Speicher durch die Logikeinheit 130 ausgewählt. Nach Feststellungen eines logischen Eins-Pegels auf Leitung 39 liefert die Logikeinheit 130 zudem einen logischen Eins-Impuls an den EN-Enableeingang von Zeitsteuerlogikeinheit 135 und an den EN-Enableeingang von Selektor 138. Nach Feststellung eines logischen Null-Impulses auf Leitung 39 liefert die Logikeinheit 130 einen logischen Eins-Impuls an Leitung 134, um den Stückschleifenzähler der Rasterabtast-Steuerlogikeinheit 29 zu löschen, und es wird ferner ein logischer Eins-Impuls an Leitung 137 geliefert, die zum I2-Eingang der Zeitsteuerlogikeinheit 154 führt. Zudem wird ein logischer Eins-Impuls an den 11-Eingang von Zeitsteuerlogikeinheit 135 geliefert.

Nachdem der Enableeingang der Zeitsteuerlogikeinheit 135 gesetzt ist und eine logische Eins am 11-Eingang der Logikeinheit erscheint, gehen die Leitungen 40 und 143 auf ein logisches Eins-Niveau über, zudem liefert die glogische Einheit 135 einen logischen Eins-Impuls an den Enableeingang der Schreibsteuerlogikeinheit 141 und an den Wähleingang von Selektor 138. Die Logikeinheit

'009834/0518

135 liefert auch einen logischen Eins-Impuls an Leitung 144 zur Einstellung der Spaltenenableeingänge von Markierungsspeichereinheit 32 und Speicherebeneneinheiten 33-35. Ferner liefert die Logikeinheit 135 einen logischen Eins-Impuls an Leitung 43, um ein Zeichenbild von Zeichenpräsenzeinheit 12 der Fig. 1 anzufordern. Nach dem Auftreten eines ersten Datenclocks auf Leitung 37 wird ein Clockimpuls durch Logikeinheit 141 an den I8-Eingang der Logikeinheit 135 gegeben. Zudem geht Leitung 145 auf ein logisches Null-Niveau über, um der Rasterabtast-Steuerlogikeinheit 29 zu befehlen, von der Zeichenpräsenzeinheit gelieferte Grenzinformation zu speichern. Nach Empfang des Clockimpulses von Schreiblogikeinheit 141 stellt die Logikeinheit 135 Leitung 43 auf einen logischen Null-Pegel zurück, um der Zeichenpräsenzeinheit anzuzeigen, daß keine weitere Zeicheninformation gefordert wird.

Wenn der Selektor 138 einen logischen Eins-Impuls am Wähleingang empfängt, wird das 55 Nanosekunden Takt- oder Clocksignal auf Leitung 44 an Leitung 149 und den I4-Eingang der Logikeinheit 141 ausgewählt. Infolge des 55 Nanosekunden Impulses am I4-Eingang wählt die Logikeinheit 141 den Datenclock auf Leitung 37 an Leitung 148 aus, und zwar mit einer Verzögerung von 55 Nanosekunden. Das Taktsignal auf Leitung 148 inkrementiert (schaltet weiter) den Zeilenzähler der Zeilen/Spalten-Steuerlogikeinheit 28 der Fig. 10. Während der Zeitperiode, während welcher der D1-Ausgang der Logikeinheit 141 sich auf dem logischen Eins-Pegel befindet, liefert die Logikeinheit ferner einen logischen Eins-Impuls an Leitungen 146 und 147, und zwar jedesmal,wenn ein Datenclockimpuls am Clockeingang der Logikeinheit auftritt.

Während einer Schreiboperation wird die Information auf Kabel 36 in jede der Speicherebeneneinheiten 33-35 eingeschrieben und die Markierungsspeichereinheit 32 wird gelöscht. Nachdem 32 Zeilen von Daten in die Speicherebeneneinheiten 33-35 eingeladen sind, wird ein logischer Eins-Impuls durch Zeitsteuerlogikeinheit 135 auf Leitung 140 empfangen. Die Logikeinheit 135 stellt das an seinem D5-Ausgang empfangene Enable- oder Einschaltsignal zurück und liefert einen logischen Eins-Impuls an Leitung 142 zur Einleitung einer Rasterabtastung des Zeichenbildes, welches In

809834/0b10

den Speicherebeneneinheiten 33-35 gespeichert ist. wenn der Wähleingang des Selektors 138 rückgestellt ist, wird das 110 Nanosekunden Clocksignal auf Leitung 45 für Leitung 15O ausgewählt, um den Zeilenzähler mit einer neuen Megahertzrate zu steuern.

Wenn das in den Speicherebeneneinheiten 33-35 gespeicherte Zeichenbild abgetastet, verfolgt und die Zeichenmerkmale festgestellt sind, so geht die Leitung 139 auf ein logisches Eins-Niveau über, um anzuzeigen, daß der Merkmalsableitprozess vollendet ist. Die logische Einheit 135 stellt infolge davon die Leitung 40 auf ein logisches Null-Niveau zurück.

Die Zeitsteuerlogikeinheit 154 lädt - vgl. Fig. 14b - den Zeilenzähler 151 mit logischen Einsen dann, wenn die Leitung 158 auf den logischen Null-Pegel übergeht. Speziell wird der Ladeenableeingang des Zeilenzählers während einer Zeitperiode gesetzt, wenn das Kabel 36 unbenutzt ist. Das Kabel 36 ist ein Tri-State-Kabel, welches einen logischen Eins-Pegel, einen logischen Null-Pegel oder einen hohen Impedanzzustand wiedergeben kann. Im hier beschriebenen bevorzugten Ausführungsbeispiel ist das Kabel 36 vorgespannt, um im Hochimpedanzzustand alle logischen Einsen zu reflektieren. Wenn somit der Ladeeingang des Zeilenzählers 151 eingeschaltet ist, wenn sich das Kabel 152 im Zustand hoher Impedanz befindet, so wird der Zeilenzähler mit sämtlichen logischen Einsen geladen. Der EN-Enableeingang des Zeilenzählers 151 ist danach jedesmal dann gesetzt, wenn ein Clockimpuls auf Leitung 148 empfangen wird. Während der Zeitperiode, wenn der Enableeingang des Zählers gesetzt ist, zählt der Zeilenzähler die Clockimpulse auf Leitung 149. Wenn ein Zählerstand von 32 auftritt, wird ein logischer Eins-Impuls auf Leitung 140 an Logikeinheit 135 abgegeben, um anzuzeigen, daß der Ladeprozess vollständig ist.

Während des Ladeprozesses wird der Zeilenzählerstand an den Eingang der Zeilenzählerstands-Addierer/Selektor-Einheit 156 angelegt. Wenn sich entweder Leitung 144 oder Leitung 156a auf dem logischen Null-Niveau befindet, so wird der Zeilenzählerstand

009834/0518

275A972

an die Kabel 46-48 angelegt. Wenn beide Leitungen 144 und 156a jedoch auf einem logischen Eins-Niveau sich befinden, so wird der Zeilenzählerstand an das Kabel 48 angelegt, der Zeilenzählerstand -1 wird an das Kabel 46 angelegt und der Zeilenzählerstand +1 wird an das Kabel 47 angelegt.

Nach Vollendung des Ladeprozesses wird der Zeilenzähler 151 mit den Daten auf Kabel 152 geladen, wenn Leitung 158 auf einen logischen Null-Pegel übergeht. Zudem wird der Zeilenzähler ausgewählt, um aufwärtszuzählen, wenn Leitung 153 auf einen logischen Eins-Pegel übergeht und um abwärtszuzählen, wenn die Leitung auf einen logischen Null-Pegel übergeht. In ähnlicher Weise wird der Spaltenzähler 163 mit den Daten auf Kabel 165 geladen, wenn die Leitung 164 auf einen logischen Null-Pegel übergeht. Der Spaltenzähler 163 wird auch zum Aufwärtszählen ausgewählt, wenn Leitung 161 sich auf einem logischen Eins-Pegel befindet, und die Auswahl erfolgt zum Aufwärtszählen, wenn die Leitung sich auf einem logischen Null-Pegel befindet. Wenn ein logischer Null-Pegel an entweder Leitung 153 oder 159 erscheint, so wird der EN-Enableeingang von Zeilenzähler 151 gesetzt. Wenn ferner an entweder Leitungen 160 oder 161 ein logischer Null-Pegel auftritt, so wird der EN-Enableeingang von Spaltenzähler 163 gesetzt. Wenn die Enableeingänge der Zähler 151 und 163 gesetzt sind, so inkrementieren oder dekrementieren die Zähler mit der Clockrate.

Wenn die Zeitsteuerlogikeinheit 135 einen logischen Eins-Impuls an Leitung 142 abgibt, so leitet die Rasterabtast-Steuerlogikeinheit 29 eine Rasterabtastung des Zeichenbildes ab, welches in den Speicherebeneneinheiten 33-35 gespeichert ist. Wenn eine erste Zeichenbildzelle festgestellt wird, so geht der D4-Ausgang der Vektorsteuerlogikeinheit 27 auf ein logisches Null-Niveau über, welches durch Leitung 170 zum I6-Eingang der X-Y-Steuerlogikeinheit 162 geführt wird. Nach Einleitung einer Begrenzungsverfolgung des Zeichenbildes liefert die Begrenzungssuch- und Stoppsteuerlogikeinheit 30 ein logisches Null-Signal über Leitung 169 an den I5-Eingang der Logikeinheit 162. Die Vektorsteuerlogikeinheit 27 erzeugt auch Signale auf Leitungen 153 und 159, um

803834/0518

anzuzeigen, wenn die Begrenzungsverfolgung eine Zeile hinauf- bzw. eine Zeile hinabgestiegen ist. Die Logikeinheit 27 erzeugt ferner Signale auf Leitungen 160, 161, um anzuzeigen, wenn die Begrenzungsverfolgung eine Spalte vorwärts- bzw. eine Spalte rückwärtsgeschritten ist. Die Signale auf Leitungen 153, 159, 160 und 161 werden für eine Vier-Clock-Periode in der Zeitsteuerlogikeinheit 154 gepuffert und jeweils an die 11- bis I4-Eingänge der Logikeinheit 162 geliefert. Wenn sich die beiden Leitungen 169 und 170 auf einem logischen Null-Pegel befinden, um einen Startbegrenzungspunkt für die Begrenzungsverfolgungsoperation anzuzeigen, so speichert die Logikeinheit 162 den Zeilenzählerstand in den ersten drei Speicherplätzen der Logikeinheit 157, und den Spaltenzählerstand in den ersten drei Plätzen der Logikeinheit 167. Zudem lädt die Logikeinheit 162 eine Bildzellenseitenidentifikation in die ersten Plätze der Speicherlogikeinheiten 157 und 167. Insbesondere ist dieBildzellenseite identifiziert durch Leitungen 174 und 175. Wenn beide Leitungen sich auf dem logischen Null-Niveau befinden, so wird die Seite 4 angezeigt. Wenn die Leitunge 174 sich auf einem logischen Null-Niveau befindet und die Leitung 175 auf einem logischen Eins-Pegel sich befindet, so wird die Seite 1 angezeigt. Wenn sich die Leitung 174 auf einem logischen Einspegel und die Leitung 175 auf einem logischen Null-Pegel befindet, so wird die Seite 2 angezeigt. Wenn sich ferner beide Leitungen 174 und 175 auf einem logischen Eins-Niveau befinden, so wird die Seite 3 angezeigt.

Wenn die Begrenzungsverfolgungsoperation sich vom Startbegrenzungspunkt aus bewegt, geht die Leitung 170 auf einen logischen Eins-Pegel über. Solange sich die Leitung 169 auf einem logischen Null-Pegel befindet, speichert die Logikeinheit 162 infolge der Signale an ihren Eingängen 11-14 die darauffolgende Begrenzungspunktinformation in den zweiten und dritten Speicherplätzen der Logikeinheiten 157 und 167. Bei einer ersten Bewegung vom Startbegrenzungspunkt aus setzt die Logikeinheit 162 lie SEL1-Eingänge der Logikeinheiten 157 und 167, um die darauffolgende Begrenzungspunktinformation in den zweiten Plätzen der entsprechenden Speicher zu speichern. Wenn eine Bewegung zu einem nächsten Begrenzungs-

809834/0518

platz erfolgt, so werden die SEL2-Eingänge der Logikeinheiten 157 und 167 gesetzt. Wenn eine Begrenzungsverfolgung um ein Zeichenbild fortgesetzt wird, so werden die SEL1- und SEL2-Eingänge zu den Logikeinheiten 157 und 167 alternativ gesetzt und rückgesetzt. Wenn ,eue Begrenzungspunktinformation an den Eingang der Logikeinheiten 157 und 167 geliefert wird, so wird diese Information mit den zweiten Speicherplätzen verglichen, um neue Minimumkoordinaten festzustellen, und der Vergleich erfolgt mit den dritten Speicherplätzen zur Feststellung neuer Maximumkoordinaten. Die Startbegrenzungspunkt-Koordinaten werden in den ersten Speicherplätzen der entsprechenden Logikeinheiten zurückgehalten.

Wenn eine neue Minimumzeilenkoordinate angezeigt wird, so geht der D3-Ausgang der Logikeinheit 157 auf ein logisches Eins-Niveau über. Wenn eine neue Maximumzeilenkoordinate festgestellt wird, so geht der D2-Ausgang der Logikeinheit 157 auf ein logisches Eins-Niveau über. In gleicher Weise wird eine neue Minimumspaltenkoordinate angezeigt, wenn der D2-Ausgang der Logikeinheit 167 auf einen logischen Eins-Pegel übergeht, und eine neue Minimumspaltenkoordinate wird angezeigt, wenn der D3-Ausgang der Logikeinheit 167 auf einen logischen Eins-Pegel übergeht.

Wenn die Begrenzungsverfolgung um ein Zeichenbild fortschreitet, so geht der D6-Ausgang der Logikeinheit 162 auf ein logisches Null-Niveau über, um anzuzeigen, daß weder die zweiten noch die dritten Speicherplätze der Speicherlogikeinheiten 157 und 167 ausgewählt sind. Zu dieser Zeit liefert die Logikeinheit 176 einen logischen Eins-Impuls an Leitung 180, wenn die D1-Ausgänge der Logikeinheiten 157 und 167 sich auf einem logischen Eins-Niveau befinden. Der Impuls auf Leitung 180 zeigt an, daß der in den ersten Plätzen der Logikeinheiten 157 und 167 gespeicherte Startpunkt wiederum angetroffen wurde, der D1-Ausgang der Logikeinheit 157 geht auf einen logischen Eins-Pegel über, wenn der Zeilenzählerstand, empfangen vom Zeilenzähler 151, gleich dem Zeilenzählerstand gespeichert im ersten Platz der Logikeinheit ist. In gleicher Weise geht der D1-Ausgang der Logikeinheit 167 auf ein logisches Eins-Niveau über, wenn der Spaltenzählerstand gespeichert im ersten Platz der Logikeinheit gleich dem Spaltenzählerstand empfangen vom Spaltenzähler 163 ist.

&09834/0518

Wenn die Zeichenmerkmale eines in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes festgestellt und für die weitere Analyse gespeichert sind, liefert die Rasterabtast-Steuerlogikeinheit 29 Signale auf Leitungen 171-173 zur übertragung der Zeichenmerkmalsinformation von den Speicherlogikeinheiten 157 und 167 durch Ausgaberegister 178 bzw. 177 zu Kabeln 182 bzw. 181. Wenn sich insbesondere Leitung 171 auf einem logischen Null-Niveau befindet, wählt die Logikeinheit 162 die ersten Speicherplätze der Logikeinheiten 157 und 167 zur Übertragung zu Ausgaberegistern 178 bzw. 177 aus. In gleicher Weise gehen die Leitungen 172 und 173 auf ein logisches Null-Niveau dann über, wenn die zweiten und dritten Speicherplätze oder Lokationen der Logikeinheiten 157 und 167 zu Registern 178 bzw. 177 übertragen werden sollen. Infolge-' dessen liefert die Logikeinheit 162 ein Signal an Leitung 179 und an die Ladeeingänge der Register 178 und 177, was ein logisches ODER der an Leitungen 171-173 erscheinenden Signale ist.

Während der Lade- und Begrenzungsverfolgungsoperationen wird der Spaltenzählerstand an den Binärinverter 166 angelegt, der den Komplementärwert des Spaltenzählerstandes an Kabel 50 liefert.

Fig. 15 zeigt schematisch ein Binärbild des Buchstaben 0. Fig. ist ein Zeitsteuerdiagramm der Arbeitsweise der Logikeinheiten 154, 157, 162, 167 und 176 der Fig. 14b während der Begrenzungsverfolgung des Buchstaben 0, wie in Fig. 15 gezeigt.

Die Begrenzungsverfolgung des Buchstaben 0 wird von einem Startbegrenzungspunkt 210 - vgl. Fig. 15 - eingeleitet und schreitet schrittweise vom Begrenzungspunkt 210 zu den Begrenzungspunkten 211 bis 216. Die Begrenzungsverfolgung setzt sich längs der äusseren Begrenzung im Uhrzeigersinn bis zum Begrenzungspunkt 217 fort. Vom Begrenzungspunkt 217 aus wird eine Bewegung zu einem Begrenzungspunkt 218 gemacht.

Der Inhalt der Speicherlogikeinheiten 157 und 167 der Fig. 14b ist in Tabelle 4 dargestellt, wenn die Begrenzung vom Startbegrenzungspunkt 210 aus im Uhrzeigersinn verfolgt wird.

009834/0518

Tabelle 4	Minimum-Begrenzungspunktkoordinaten	Wort 2 Spalte/Zeilen minimum	Wort 3 Spalte/Zeilen- maximum
Maximum- und	Wort 1 Spalte/Zeile/ Seite	1,0	1,0
Bewegung	1,0,4	1,0	2,0
210-211	1,0,4	1,0	3,0
211-212	1,0,4	1,0	4,0
212-213	1,0,4	1,0	5,1
213-214	1,0,4	0,0	5,3
215-216	1,0,4
217-218

In Fig. 16 stellt die diskrete Wellenform 190 das 9,0 Megahertzsystem-Clocksignal dar. Eine diskrete Wellenform 220 veranschaulicht die D4-Ausgangsgröße der Vektorsteuerlogikeinheit 27 der Fig. 1O und eine diskrete Wellenform 221 veranschaulicht die Ausgangsgröße eines 4-Bit-Schieberegisters in der XY-Steuerlogikeinheit 162 der Fig. 14b. Eine diskrete Wellenform 222 veranschaulicht die D5-Ausgangsgröße der Logikeinheit 162, und eine diskrete Wellenform 223 veranschaulicht die D9-Ausgangsgröße der Logikeinheit 162. Eine diskrete Wellenform 224 veranschaulicht den D3-Ausgang der Logikeinheit 162, und eine diskrete Wellenform 225 zeigt die D4-Ausgangsgröße der Logikeinheit 162. Eine diskrete Wellenform 226 veranschaulicht den D7-Ausgang der Logikeinheit 162, und eine diskrete Wellenform 227 zeigt die D8-Ausgangsgröße der Logikeinheit 162. Eine diskrete Wellenform 228 zeigt das von Leitung 160 getragene Signal, welches zum I6-Eingang der Logikeinheit 154 führt, und eine diskrete Wellenform 229 veranschaulicht die Ausgangsgröße eines 4-Bit-Schieberegisters in der Logikeinheit 154. Eine diskrete Wellenform 230 zeigt das von Leitung 159 an den I4-Eingang der Logikeinheit 154 gelieferte

809834/0518

Signal. Eine diskrete Wellenform 231 zeigt die D3-Ausgangsgröße der Logikeinheit 154, und eine diskrete Wellenform 2 32 zeigt das von Leitung 161 dem I7-Eingang der Logikeinheit 154 gelieferte Signal. Eine diskrete Wellenform 2 33 veranschaulicht die Ausgangsgröße eines zweiten 4-Bit-Schieberegisters in Logikeinheit 154, und eine diskrete Wellenform 234 veranschaulicht den D7-Ausgang der Logikeinheit 154. Eine diskrete Wellenform 2 35 zeigt den D1-Ausgang der Logikeinheit 154.

Während einer ersten Begrenzungsverfolgung eines in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes befindet sich der I5-Eingang zur Logikeinheit 162 auf einem logischen Null-Pegel. Beim Auftreten eines 110 Nanosekunden-Impulses 22Oa der Wellenform 220 auf Leitung 170, die zu Vektorsteuerlogikeinheit 27 der Fig. 10 führt, wird eine BegrenzungsVerfolgungsoperation eingeleitet. Gleichlaufend mit dem Impuls 22Oa liefert die Logikeinheit 162 einen 110 Nanosekunden-Impuls 222a der Wellenform 222 an den Schreibenabieeingang der Speicherlogikeinheit 157, und einen Impuls 223a der Wellenform 223 an den Schreibenabieeingang der Speicherlogikeinheit 167. Wie in Tabelle 4 gezeigt, ist der erste Speicherplatz in Speicherlogikeinheit 157 mit einem Zeilenzählerstand von Null und einer Seite 4-Anzeige gefüllt. Die Speicherlogikeinheit 167 hat an ihrem ersten Speicherplatz einen Spaltenzählerstand von 1 gespeichert. Die Begrenzungsverfolgungsoperation wird dadurch am Begrenzungspunkt 210 der Fig. 15 in Gang gesetzt.

Der Impuls 220 a wird für die Dauer von vier Clockimpulsen in Logikeinheit 162 gepuffert, wie dies durch den Impuls-Vierer der Wellenform 221 dargestellt ist. Während der Zeitperiode, auf die allgemein durch Bezugszeichen 221a Bezug genommen ist, liefert die Logikeinheit 162 Impuls 222b an den Schreibeinschalteingang der Logikeinheit 157, und Impuls 223b an den Schreibenableeingang der Logikeinheit 167. Synchron damit gibt die Logikeinheit 162 Impuls 224a an den SEL1-Eingang von Logikeinheit 157, und Impuls 226a der Wellenform 226 an den SEL1-Eingang der Logikeinheit 167. Der zweite Speicherplatz der Logikeinheit 157 enthält darauf gespeichert einen Zeilenzählerstand von Null

809834/0518

167 enthalt dari;

und der zweite Speicherplatz der Logikeinheit 167 enthalt darin gespeichert einen Spaltenzählerstand von 1.

Während der Zeitperiode, auf die allgemein durch das Bezugszeichen 221b Br ug genommen wird, liefert die Logikeinheit 162 Impuls 222c an den Schreibenabieeingang der Logikeinheit 157 und Impuls 2 23c an den Schreibeinschalteingang der Logikeinheit 167. Gleichzeitig liefert Logikeinheit 162 einen Impuls 225a an den SEL2-Eingang der Logikeinheit 157 und Impuls 227a an den SEL2-Eingang der Logikeinheit 167. Daraufhin hat die Speicherlogikeinheit 157 einen Zeilenzählerstand von Null gespeichert in dem dritten Speicherplatz, und die Speicherlogikeinheit 167 besitzt einen Spaltenzählerstand von Eins gespeichert in ihrem dritten Speicherplatz. Eine Begrenungsverfolgung beginn somit vom Startbegrenzungspunkt 210 aus.

Die Begrenzungsverfolgung bewegt sich schrittweise vom Begrenzungspunkt 210 zum Begrenzungspunkt 211. Nach Bewegung vom Begrenzungspunkt 211 zum Begrenzungspunkt 212 wird ein Impuls 228a der Wellenform 228 durch die Vektorsteuerlogikeinheit 27 an den I6-Eingang der Logikeinheit 154 abgegeben. Infolge davon und synchron damit liefert die Logikeinheit 154 einen Impuls 234a der Wellenform 234 an den Enableeingang des Spaltenzählers 163. Der Impuls 228a wird für vier Taktperioden gepuffert, wie dies durch den Impuls-Vierer 229a der Wellenform 229 dargestellt ist. Während der ersten zwei Takte oder Clockperioden des Vierers 229a wird der Zeilen- und Spaltenzählerstand mit den ersten Speicherplätzen der Logikeinheiten 157 und 167 verglichen, um ein Ende des Begrenzungsverfolgungszustandes festzustellen. Während der dritten und vierten Zeitperioden jedoch werden die zweiten und dritten Speicherplätze der Logikeinheiten 157 und 167 verglichen mit den Zeilen- und Spaltenzählerständen, um neue Minimum- und Maximum-Begrenzungspunktkoordinaten festzustellen. Nach Vollendung der zweiten Zeitperiode des Vierers 229a liefert Logikeinheit 162 einen 220 Nanosekunden-Impuls 227b an den SEL2-Eingang der Logikeinheit 167. Während der dritten Zeitperiode des Impulsvierers 229a vergleicht die Logikeinheit 167 den Spaltenzählerstand mit

809834/05 18

seinem dritten*Speicherplatz. Wenn der laufenden Zählerstand den im Speicher gespeicherten Wert übersteigt, so liefert Logikeinheit 167 einen Impuls an den 115-Eingang der Logikeinheit 162. Die Logikeinheit 162 liefert infolgedessen Impuls 223d der Wellenform 223 an den Schreibeinschalteingang der Logikeinheit 167, um den laufenden Spaltenzählerstand in den dritten Speicherplatz der Logikeinheit 167 einzuschreiben. Der maximale Spaltenzählerstand wird dadurch auf ein neues Maximum gebracht.

Der in der dritten Speicherstelle oder Platz der Logikeinheit 167 gespeicherte maximale Spaltenzählerstand wird in ähnlicher Weise auf den neuesten Stand gebracht, wenn die BegrenzungsVerfolgung vom Begrenzungspunkt 212 zum Begrenzungspunkt 213 und vom Begrenzungspunkt 213 zum Begrenzungspunkt 214 - vgl. Fig. fortschreitet. Zwischen dem Begrenzungspunkt 214 und dem Begrenzungspunkt 215 ist - wie in Tabelle 4 gezeigt - keine Bewegung aufgezeichnet, da hier keine Zelle-zu-Zelle-Bewegung vorliegt. Die Begrenzungsverfolgung ist lediglich von einer Seite zu einer zweiten Seite der gleichen Zelle gelaufen. Bei Bewegung vom Begrenzungspunkt 215 zum Begrenzungspunkt 216 tritt jedoch eine Zelle-zu-Zelle-Bewegung auf, wie dies in Tabelle 4 gezeigt ist. Nach Vollendung der Bewegung vom Begrenzungspunkt 215 zum Begrenzungspunkt 216 liefert die Vektorsteuerlogikeinheit 27 einen 110 Nanosekunden-Impuls 228b der Wellenform 228 an den I6-Eingang der Logikeinheit 154 der Fig. 14b. Zudem liefert die Logikeinheit 27 einen Impuls 23Oa der Wellenform 230 an den I4-Eingang der Logikeinheit 154. Infolgedessen und synchron damit liefert die Logikeinheit 154 einen 110 Nanosekunden-Impuls 234b der Wellenform 234 an den Einschalteingang des Spaltenzählers und einen 110 Nanosekunden-Impuls 235a der Wellenform 235 an den Einschalteingang des Zeilenzählers 151. Der Impuls 228b ist für vier Clockperioden in Logikeinheit 154 gepuffert, wie dies durch einen Impuls-Vierer 229b dargestellt ist, und Impuls 23Oa ist für vier Clockperioden gepuffert, wie dies durch einen Impuls-Vierer 231a der Wellenform 231 dargestellt ist. Während der ersten und zweiten Zeitperioden der Impuls-Vierer 229b und 231a vergleichen die Logikeinheiten 157 und 167 ihrer entsprechenden ersten Speicherstellen mit den laufenden Zeilen- bzw. Spalten-

BJXa-834/0518

-X-

Zählerständen. Nach Vervollständigung der zweiten Zeitperiode liefert die Logikeinheit 162 einen 220 Nanosekunden-Impuls 225b an den SEL2-Eingang der Logikeinheit 154, und einen 220 Nanosekunden-Impuls 227c an den SEL2-Eingang der Logikeinheit 167. Infolgedessen vergleicht die Logikeinheit 157 den Zeilenzählerstand im dritten Speicherplatz mit dem laufenden Zeilenzählerstand, und die Logikeinheit 167 vergleicht den Spaltenzählerstand im dritten Speicherplatz mit dem laufenden Spaltenzählerstand. Wenn der laufende Zeilenzählerstand den in dem dritten Speicherplatz gespeicherten Zeilenzählerstand übersteigt, so liefert die Logikeinheit 157 einen logischen Eins-Impuls an den 113-Eingang der Logikeinheit 162. Die Logikeinheit 162 liefert daraufhin einen 110 Nanosekunden-Impuls 222d an den Schreibeinschalteingang der Logikeinheit 157, um den laufenden Zeilenzählerstand in den dritten Speicherplatz einzuschreiben. Wenn der laufenden Spaltenzählerstand den im dritten Speicherplatz gespeicherten Spaltenzählerstand übersteigt, so liefert in gleicher Weise die Logikeinheit 167 einen logischen Eins-Impuls an den 115-Eingang der Logikeinheit 162. Infolgedessen liefert die Logikeinheit 162 einen 110 Nanosekunden-Impuls 223e an den Schreibeinschalteingang der Logikeinheit 167, um den laufenden Spaltenzählerstand in den dritten Speicherplatz einzuschreiben.

Wenn die Begrenzungsverfolgung vom Begrenzungspunkt 216 zum Begrenzungspunkt 217 der Fig. 15 fortschreitet, so werden die Speicherstellen der Speicherlogikeinheiten 157 und 167, wie zuvor beschrieben, auf den neuesten Stand gebracht. Wenn eine Bewegung vom Begrenzungspunkt 217 zum Begrenzungspunkt 218 auftritt, so liefert die Vektorsteuerlogikeinheit 27 einen Impuls 232a der Wellenform 232 an den I7-Eingang der Zeitsteuerlogikeinheit 154. Infolgedessen und synchron damit liefert Logikeinheit 154 einen 110 Nanosekunden-Impuls 234c an den Einschalteingang des Spaltenzählers 163. Der Impuls 2 32a wird für vier Clockperioden gepuffert, wie dies durch den Impuls-Vierer 233a dargestellt ist. Während der ersten zwei Clockperioden vergleicht die Logikeinheit 167 den laufenden Spaltenzählerstand mit dem im ersten Speicherplatz gespeicherten Spaltenzählerstand. Während der dritten Zeitperiode vergleicht die Logikeinheit 167 den laufenden Spaltenzählerstand mit dem im Speicherplatz 2 gespeicherten Spalten-

809834/0518

Zählerstand. Wenn der laufenden Spaltenzählerstand kleiner ist als der im Speicher gespeicherte Wert, so liefert Logikeinheit 167 einen logischen Eins-Impuls an den 114-Eingang der Logikeinheit 162. Infolgedessen liefert die Logikeinheit 162 einen 220 Nanosekunden-Impuls 226b an den SEL1-Eingang der Logikeinheit 167. Während der vierten Zeitperiode des Impuls-Vierers 2 33a liefert Logikeinheit 162 einen Impuls 223f an den Schreibeinschalteingang der Logikeinheit 167, um den laufenden Spaltenzählerstand in den zweiten Speicherplatz der Logikeinheit 167 einzuschreiben. Der Minimum-Spaltenzählerstand wird dadurcn auf den neusten Stand gebracht.

Die Figuren 17a-17c veranschaulichen in Form eines funktionellen Blockdiagramms die Rasterabtast-Steuerlogikeinheit 2 9 der Fig. Der Eingang einer Grenzspeichereinheit 240 ist über ein 24-Bit-Datenkabel 241 mit Kabel 36 der Fig. 10 verbunden. Der Ladeeingang zur Einheit 240 liegt über eine Steuerleitung 242 am D7-Ausgang der Zeilen/Spalten-Steuerlogikeinheit 28 der Fig. Der D1-Ausgang der Einheit 240 liegt an einem 5-Bit-Datenkabel 24 3, welches zum 11-Eingang eines unteren oder Boden-Grenzkomparators 244 führt. Der D2-Ausgang der Einheit 240 liegt an einem 5-Bit-Datenkabel 245, welches zum 11-Eingang eines Rechte-Grenze-Komparators 246 führt. Der D4-Ausgang der Einheit 240 liegt über ein 10-Bit-Datenkabel 247 am 11-Eingang eines Selektors oder einer Wählvorrichtung 248.

Der I2-Eingang zum Komparator 244 ist über ein 5-Bit-Datenkabel 249 mit dem D1-Ausgang eines Zeilen/Spalten-Inverters 250 verbunden und mit dem I2-Eingang eines 10-Bit-Startpunktregisters 251. Der Ausgang des Komparators 244 liegt am I3-Eingang einer Rasterabtast-Logikeinheit 252.

Der I2-Eingang zum Komparator 246 ist über ein 5-Bit-Datenkabel 253 mit dem D2-Ausgang von Inverter 250 verbunden, und mit dem I1-Eingang des Registers 251. Der Ausgang von Komparator 246 liegt am I4-Eingang von Logikeinheit 252.

B09834/0518

Der 11-Eingang zum Inverter 25O ist mit Kabel 4 8 verbunden, und der I2-Eingang zum Inverter liegt am Kabel 50. Der Ladeeingang zum Register 251 ist mit dem D3-Ausgang der Logikeinheit 252 verbunden. Die D1- und D2-Ausgänge von Register 251 sind über 5-Bit-Datenkabel 254 bzw. 255 mit den 12- bzw. I3-Eingängen von Selektor 248 verbunden. Der Ausgang von Selektor 248 liegt über ein 16-Bit-Datenkabel 256 an dem Kabel 36 der Fig. 10. Der SEL1-Eingang zum Selektor 248 ist mit dem D5-Ausgang der Logikeinheit 252 verbunden, und der SEL2-Eingang zum Selektor 248 liegt am D6-Ausgang der Logikeinheit 252. Der SEL3-Eingang zum Selektor 248 ist mit dem D7-Ausgang der Logikeinheit 252 verbunden und der SEL4-Eingang zum Selektor ist mit dem Ausgang D2 der Startspeiohereinheit 261 verbunden. Der 11-Eingang des Selektors liegt am D4-Ausgang der Grenzspeichereinheit 240.

Der I1-Eingang zur Rasterabtast-Logikeinheit 252 ist mit einer Steuerleitung 258 verbunden, und der Clockeingang zur Logikeinheit liegt an Leitung 45 der Fig. 10. Der I5-Eingang der Logikeinheit ist über eine Steuerleitung 259 mit dem D9-Ausgang der Zeilen/Spalten-Steuerlogikeinheit 28 verbunden. Der I6-Eingang zur Logikeinheit 252 ist über eine Steurleitung 260 mit den D10-Ausgang der Logikeinheit 28 verbunden. Der EN-Einschalteingang der Logikeinheit 252 ist mit dem D1-Ausgang einer Startspeichereinheit 261 verbunden. Der I8-Eingang zur Logikeinheit 252 ist mit dem Ausgang eines Markierungszustands-Detektors 262 verbunden.

Der D1-Ausgang der Rasterabtast-Logikeinheit 252 liegt über eine Steuerleitung 263 am I9-Eingang von Logikeinheit 28 der Fig. Der D2-Ausgang der Logikeinheit 252 ist über eine Steuerleitung 264 mit dem HO-Eingang der Logikeinheit 28 verbunden. Der D3-Ausgang der Logikeinheit ist ebenfalls mit dem 11-Eingang einer Ausgabelogikeinheit 265 verbunden, und mit einer Steuerleitung 266, die zum I8-Eingang der Begrenzüngs-Such- und Stopp-Steuerlogikeinheit 30 führt. Der D4-Ausgang der Logikeinheit ist mit einer Steuerleitung 267 verbunden, die zum I8-Eingang der

Logikeinheit 28 der Fig. 10 führt. Der D6-Ausgang der Logikeinheit 252 ist ferner mit dem I2-Eingang der Logikeinheit 265 verbunden, und der D7-Ausgang der Logikeinheit ist mit dem 13-Eingang der Logikeinheit 265 verbunden. Der D8-Ausgang der Logikeinheit 252 ist mit dem EN-Eirischalteingang der Speichereinheit 261 verbunden.

Der 11-Eingang zum Detektor 262 ist über eine Steuerleitung mit dem D2-Ausgang der Speicherebeneneinheit 34 der Fig. 10 verbunden, und der I2-Eingang zum Detektor ist mit der Steuerleitung 269 verbunden, die zum Datenkabel 52 der Fig. 10 führt. Der 13-Eingang zum Detektor 262 ist über eine Steuerleitung 270 mit dem D1-Ausgang von Markierungsspeichereinheit 32 verbunden.

Der CK1-Clockeingang zur Speichereinheit 261 ist mit Leitung verbunden und über einen Inverter 271 mit dem CK2-Clockeingang der Speichereinheit. Der Ladeeingang zur Speichereinheit 261 ist über eine Steuerleitung 272 mit dem D6-Ausgang von Logikeinheit 28 verbunden. Der D2-Ausgang der Speichereinheit 261 liegt am I4-Eingang der Logikeinheit 265 und am SEL4-Eingang des Selektors 248.

Der D1-Ausgang der Logikeinheit 265 liegt über eine Steuerleitung 273a am Schreibeinschalteingang von Markierungsspeichereinheit 32 der Fig. 10, und der D2-Ausgang der Logikeinheit liegt an einer Steuerleitung 273b, die zum Ladeeingang des Spaltenzählers 163 der Fig. 14b führt. Der D3-Ausgang der Logikeinheit 265 liegt über eine Steuerleitung 273c am Ladeeingang des Zeilenzählers 151.

Der EN1-Einschalteingang einer Merkmalspuffersteuerlogikeinheit 275 ist über eine Steuerleitung 276 mit dem D3-Ausgang von Begrenzungsverfolgungs-Logiketeuereinheit 420 der Fig. 20a verbunden, und der EN2-Einschalteingang der Logikeinheit 275 liegt über eine Steuerleitung 277 am D1-Ausgang der Logikeinheit 30. Der EN3-Einschalteingang zur Logikeinheit 275 ist mit einer Steuerleitung 278 verbunden, die zum Di3-Ausgang der Logikeinheit 30 führt, und der I4-Eingang zur Logikeinheit 275 ist mit einer Steuerleitung 279 verbunden, die zum D10-Ausgang der Logik-

einheit 30 führt. Der I5-Eingang zur Logikeinheit 275 ist über eine Steuerleitung 280 mit dem D11-Ausgang der Logikeinheit 30 verbunden, und der I 6-Eingang zur Logikeinheit 275 ist mit der Steuerleitung 267 verbunden. Der I7-Eingang zur Logikeinheit 275 ist über eine Steuerleitung 281 mit dem D2-Ausgang von Vektorsteuerlogikeinheit 27 der Fig. 10 verbunden. Der I8-Eingang zur Logikeinheit 275 ist mit einer STeuerleitung 282 verbunden. Der I9-Eingang zur Logikeinheit 275 ist mit einer Steuerleitung 282 verbunden. Der I9-Eingang zur Logikeinheit 275 ist mit dem D1-Ausgang eines Decodier-Selektors 283 verbunden, und der HO-Eingang zur Logikeinheit 275 ist mit dem D1-Ausgang eines 7-Bit-Formatzählers 284 verbunden. Der 111-Eingang zur Logikeinheit ist mit dem D2-Ausgang von Zähler 284 verbunden, und der I12-Eingang zur Logikeinheit ist mit dem D3-Ausgang von Zähler 284 verbunden. Der 113-Eingang zur Logikeinheit ist mit dem D8-Ausgang eines Formatzählerdecoders 290 verbunden.

Der D1-Ausgang einer Merkmalspuffersteuerlogikeinheit 275 ist über eine Steuerleitung 285 mit dem 115-Eingang von Logikeinheit 30 der Fig. 10 verbunden, und der D2-Ausgang der Logikeinheit 275 ist mit der Steuerleitung 258 verbunden, die zum 11-Eingang von Logikeinheit 2 52 führt. Der D3-Ausgang von Logikeinheit 275 ist mit einer Steuerleitung 286 verbunden, die zum I7-Eingang von Logikeinheit 2 8 führt. Der D4-Ausgang der Logikeinheit 275 ist mit einer Steuerleitung 287 verbunden, und der D5-Ausgang der Logikeinheit 275 liegt über eine Steuerleitung 288 am I2-Eingang von Merkmalsspeichereinheit 31. Der D6-Ausgang von Logikeinheit 275 ist mit einer zum D2-Ausgang der Logikeinheit 30 führenden Steuerleitung 289, mit dem 11-Eingang zur Merkmalsspeichereinheit 31 und dem I4-Eingang zur Logikeinheit 28 verbunden. Der D7-Ausgang der Logikeinheit 275 liegt am Ladeeingang von Zähler 284, und der D8-Ausgang ist mit dem CLR (Clear- oder Lösch)-Eingang von Zähler 2 84 verbunden. Der D9-Ausgang der Logikeinheit 275 liegt am EN-Einschalteingang von Zähler 284, und am EN-Einschalteingang von Decodierer 290.

Die 11- bis I4-Eingänge zum Decodier-Selektor 283 sind über Steuerleitungen 291 mit dem D12- Ausgang von Logikeinheit 30 ver-

S09834/0518

bunden. Der Ausgang von Decodier-Selektor 283 liegt am Eingang von Zähler 2 84, dessen Ausgang am Eingang von Decodierer 290 liegt.

Der D1-Ausgang von Decodierer 2 90 liegt an einer Steuerleitung 292, die zum I5-Eingang von Logikeinheit 28 der Fig. 10 führt, und der D2-Ausgang des Decodierers 290 ist mit einer Steuerleitung 293 verbunden, die zum I6-Eingang von Logikeinheit 28 führt. Der D3-Ausgang von Decodierer 290 ist über eine Steuerleitung 294 mit dem 114-Eingang von Logikeinheit 30 und mit dem I6-Eingang von Schleife/Begrenzungs-Detektor 49 verbunden. Der D4-Ausgang von Decodierer 290 liegt an einer zum 113-Eingang von Logikeinheit 30 führenden Steuerleitung 295, und der D5-Ausgang des Decodierers 290 ist mit einer zum 111-Eingang von Logikeinheit 30 führenden Steuerleitung 296 verbunden. Der D6-Ausgang von Decodierer 290 liegt über eine Steuerleitung 297 am HO-Eingang von Logikeinheit 30, und der D7-Ausgang von Decodierer 290 ist mit einer zum 112-Eingang von Logikeinheit 30 führenden Steuerleitung 298 verbunden.

Ein Stück/Schleifen-Zähler 300 weist zwei 4-Bit-Binärzähler auf, die durch das logische Niveau des vierten Bit des VEC-Ausgangs der Vektorsteuerlogikeinheit 27 ausgewählt oder selektiert werden. Das VEC-4-Bit wird über eine Steuerleitung 3O1 an den SEL-Eingang zum Zähler 3OO angelegt. Der Einschalteingang zum Zähler ist mit einer Steuerleitung 302 verbunden, die zum D8-Ausgang der Merkmalspuffersteuerlogikeinheit 275 führt. Der Löscheingang zum Zähler 3OO ist mit einer Steuerleitung 303 und mit dem D8-Ausgang von Logikeinheit 28 der ELg. 10 verbunden. Der D1-Ausgang von Zähler 3OO ist mit dem 11-Eingang eines Ausgangstreibers 304 verbunden und mit dem Eingang eines Stückzählerdecodej.3 305. Der D2-Ausgang von Zähler 300 ist mit dem I2-Eingang von Treiber 304 verbunden. Der Enableeingang zum Treiber 304 ist mit der zum D4-Ausgang von Logikeinheit 275 führenden Leitung 287 verbunden, und der Ausgang des Treibers liegt über ein 8-Bit-Datenkabel 306 am Kabel 36 der Fig. 10. Der Ausgang

'803834/0518

des Decoders 305 liegt an einer Steuerleitung 307, die zum 19-Eingang von Logikeinheit 30 führt.

Im Betrieb empfängt die Zeilen/Spalten-Steuerlogikeinheit 28 einen ersten Datenclockimpuls an ihrem I3-Eingang und liefert einen Grenzstrobe an Leitung 242, die zum Ladeeingang der Grenzspeichereinheit 240 führt. Infolgedessen wird die durch die Zeichenpräsenzeinheit 12 der Fig. 1 an das Datenkabel 241 gelieferter Zeichenbildbegrenzung-Grenzinformation in der Grenzspeichereinheit 240 gespeichert.

Innerhalb der Rasterabtast-Logikeinheit 29 erfolgt keine weitere Aktivität, bis die mit dem Ladeeingang von Startspeichereinheit 261 verbundene Leitung 272 auf ein logisches Null-Niveau übergeht. Während dieser Warteperiode befindet sich der D8-Ausgang der Rasterabtast-Logikeinheit 252 auf einem logischen Eins-Niveau, um die Startspeichereinheit 261 einzuschalten. Nach Empfang einer logischen Null am Ladeeingang speichert die Startspeichereinheit 261 die an den CK1- und CK2-Eingängen der Einheit erscheinenden Clockimpulse. Ferner geht der D1-Ausgang der Speichereinheit 261 auf einen logischen Eins-Pegel über, um die Rasterabtast-Logikeinheit 252 einzuschalten, um einen Rasterabtastvorgang einzuleiten. Nachdem die Rasterabtast-Logikeinheit 252 eingeschaltet ist, geht der D8-Ausgang der Logikeinheit auf einen logischen Null-Pegel über, um die Startspeichereinheit 261 abzuschalten. Daraufhin können weiteren Rasterabtast-Einleitsignale auf Leitung 272 empfangen werden, bis ein Verfolgung-vollständig-Signal auf Leitung 258 empfangen wird.

Während einer Rasterabtastung werden die Zeilen- und Spaltenzählerstände der Zähler 151 und 163 der Fig. 14b über Kabel 48 und 50 durch Inverter 250 an Komparatoren 244 bzw. 246 angelegt. Im Falle, daß der Zeilenzählerstand gleich der Bodenoder unteren Grenze auf Kabel 243 ist, liefert Komparator 244 einen logischen Eins-Impuls an den I3-Eingang der Logikeinheit 252. Wenn ferner die rechte Begrenzungsgrenze des Zeichenbildes

009834/0518

- wie sie vom Kabel 245 geführt wird - äquivalent *LsV*ztim^Gpaltenzählerstand auf Kabel 253, so liefert der Komparator 246 einen Impuls an den I4-Eingang der Logikeinheit 252. Nach dem Auftreten eines Zeilenzählerstandes von 31 legt der Zeilenzähler 151 einen logischen Null-Impuls über die Leitungen 155 und 259 an den I5-Eingang der Logikeinheit 252 an. Zudem liefert der Spaltenzähler 163 einen logischen Null-Impuls über Leitungen 168 und 260 an den I6-Eingang der Logikeinheit 252 beim Auftreten eines Spalten-2 3-Zählerstandes. Wenn entweder ein logischer Eins-Pegel am I4-Eingang oder ein logischer Null-Pegel am I6-Eingang der Logikeinheit 252 erscheint, geht der DeAusgang der Logikeinheit auf ein logisches Null-Niveau über, um den Selektor 248 zum I1-Eingang auszuwählen. Zudem geht der D2-Ausgang der Logikeinheit 265 auf ein logisches Null-Niveau über, um den Spaltenzähler 163 der Logikeinheit 28 mit der linken Grenzinformation zu beladen, die vom Datenkabel 247 geführt wird. Wenn ein logisches Eins-Niveau am I3-Eingang von Logikeinheit 252 erscheint oder ein logisches Null-Niveau am I6-Eingang derselben auftritt, so geht der D4-Ausgang der Logikeinheit auf einen logischen Null-Pegel über, um die Vollendung einer Verfolgungsoperation anzuzeigen.

Wenn während einer Rasterabtastung eine nicht markierte schwarze Zelle mit einer links dazu benachbarten weißen Zelle angetroffen wird, so zeigt der Detektor 262 einen Markierungszustand an. Beim Auftreten eines Markierungszustandes geht der D3-Ausgang der Logikeinheit 252 auf einen logischen Null-Pegel über, um eine Begrenzungsverfolgung einzuleiten. Ferner wird das Startpunktregister 251 mit den laufenden Zeilen-und Spaltenzählerständen geladen, und der D1-Ausgang der Logikeinheit 265 geht auf ein logisches Null-Niveau über, um den Schreib-Enableeingang der Markierungsspeichereinheit 32 zu setzen. Eine logische Eins wird sodann in den Markierungsspeichereinheit-Platz eingeladen, der durch die laufenden Zeilen- und Spaltenzählerstände angegeben ist.

Nach Vollendung einer BegrenzungsVerfolgung geht der 11-Eingang zur Logikeinheit 252 auf einen logischen Eins-Pegel über. Infolge-

3ßf«3f/0j518

ORIGINAL INSPECTED

27

dessen geht der D5-Ausgang der Logikeinheit 252 auf einen logischen Eins-Pegel über, und die D6- und D7-Ausgänge gehen auf einen logischen Null-Pegel über. Der Selektor 248 ist somit zu seinen 12- und I3-Ausgängen ausgewählt, und die D2- und D3-Ausgänge der Logikeinheit 265 gehen auf einen logischen Null-Pegel über, um die Ausgangsgröße des Selektors 248 in die Zähler 151 und 163 der Fig. 14b einzuladen. Sodann setzt sich der Rasterabtastvorgang von dem letzten Markierungszustand, angezeigt durch Detektor 262, aus fort. Wenn sich die Rasterabtastung von Zeile zu Zeile und Spalte zu Spalte fortsetzt, so gehen die D1- und D2-Ausgänge der Logikeinheit 252 auf logische Null-Niveaus über, um die Zeilen- bzw. Spaltenzähler weiterzuschalten (inkrementieren)

Wie zuvor beschrieben, erfolgt der Merkmalserzeugungsprozess in drei Begrenzungsverfolgungsoperationen. Wendepunkte, Begrenzungsvektoren, Neigungsdurchschnitte, ein Begrenzungsverfolgungs-Umfangszählerstand und die Reihen- und Spaltenzählerstandsmaxima und -minima werden festgestellt und während der ersten Verfolgung gespeichert. Während der zweiten Begrenzungsverfolgung wird die Bildbegrenzung auf ein Bild mit einer Ein-Zellen-Breite verdünnt. Ferner werden die Bildstopps festgestellt und ihre Lagen werden aufgezeichnet. Während der dritten Begrenzungsverfolgung werden die während der zweiten Begrenzungsverfolgung festgestellten Stopps vertikal geordnet und ihre Richtungen bestimmt.

Es sei nunmehr auf Fig. 17b Bezug genommen. Der ENt-Eingang zur Merkmalspuffer-Steuerlogikeinheit (FEATUREBÜFFER CONTROLL LOGIC UNIT) 275 wird gesetzt und der EN2-Enableeingang der Logikeinheit geht während der ersten Begrenzungsverfolgung auf einen logischen Null-Pegel über. Gleichzeitig damit wird ein 110 Nanosekunden-logischer-Eins-Impuls an Leitung 285 abgegeben, um einen Synchronisationsimpuls für die Steuerlogikeinheit 30 vorzusehen, was im folgenden noch beschrieben wird. Die Logikeinheit 275 tritt daraufhin in einen Wartezustand ein, bis das Zeichenbild in den Speicherebeneneinheiten 33-35 auf ein eine

809834/0518

Zelle breites Bild verdünnt ist. Die Leitungen 276 und 277 gehen daraufhin auf ein logisches Null-Niveau über und die Logikeinheit 275 liefert einen 110 Nanosekunden-Impuls am D8-Ausgang synchron mit der Vorderflanke des logischen Null-Übergangs auf Leitung 277, um den Formatzähler 284 zu löschen. Nach einer Taktperiode von 110 Nanosekunden wird ein zweiter 11O Nanosekunden-Impuls an den D9-Ausgang der Logikeinheit 275 geliefert, um den Formatzähler 284 einzuschalten.

Wenn sich die Leitung 282 auf einem logischen Eins-Niveau zu der Zeit befindet, wo der D8-Ausgang der Logikeinheit 275 auf einen logischen Null-Pegel übergeht, so liefert die Logikeinheit 275 einen logischen Null-Impuls an Leitung 288, um die Merkmalsspeichereinheit 31 auf eine binäre 63 voreinzustellen. Die binäre 63 platziert die Ladeoperation an die Stelle in der Merkmalsspeichereinheit, wo das Zeichenbild in Speicherebeneneinheiten 33-35 geladen werden soll. Wie zuvor beschrieben, umfassen die Speicherplätze 0 bis 63 die Neigungsdurchschnitte und dem Umfangszählerstand, wo der Neigungsdurchschnitt während einer Begrenzungsverfolgung auftrat.

Nach Einschaltung des FormatZählers 284 zählt dieser mit der Clockrate oder Taktfrequenz von 9 Megahertz. Während der ersten vier Zählungen geht der D1-Ausgang des Formatzählerdecoders 290 auf einen logischen Null-Pegel über, um durch Zugriff die Minimumkoordinaten des Zeichenbildes, bewahrt durch die Zeilen/ Spalten-Steuerlogikeinheit 28, in die Merkmalsspeichereinheit 31 zu bringen. Nach dem Auftreten eines Zählerstandes von 2 geht der D1-Ausgang von Formatzähler (FORMAT COUNTER) 284 auf ein logisches Null-Niveau über und der D2-Ausgang des Zählers geht auf ein logisches Eins-Niveau über. Zudem liefert die Logikeinheit einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 289, um die Minimumkoordinaten, adressiert durch das Signal auf Leitung 2 92, in die Merkmalsspeichereinheit 31 einzuspeichern. Während der Zeitperiode des binären 4- bis binären 7-Zählerstands geht der D2-Ausgang des Decoders 290 auf einen logischen Null-Pegel über, um Zugriff zu den Maximumkoordinaten,bewahrt durch die Logikeinheit 28, zu erhalten. Nach dem Auftreten eines binären Zählerstandes

809834/D51&

- 64 -

von 6 liefert die Logikeinheit 275 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 289, um die Maximumkoordinaten in die Merkmalsspeichereinheit 31 einzuspeichern. Zwischen den binären Zählerständen von 8 und 11 senkt der Decoder 290 die Leitung 294 auf ein logisches Null-Niveau ab, um Zugriff zum Umfangszählerstand des Schleifen/Begrenzungs-Detektors 49 zu erhalten. Nach dem Auftreten eines Zählerstandes der binären 10 geht der D1-Ausgang von Formatzähler 284 wiederum auf eine logischen Null-Pegel und der D2-Ausgang des Zählers geht auf einen logischen Eins-Pegel. Daraufhin liefert die Logikeinheit 275 einen 110 Nanosekunden-Logik-Null-Impuls an Leitung 289 zur Speicherung des Umfangszählerstandes in der Merkmalsspeichereinheit 31. Zwischen den binären Zählerständen 12 und 15 geht der D4-Ausgang des Decoders 290 auf ein logisches Null-Niveau über, und zwar für den Zugriff zur Differenzvektor- und Wendepunktzählerstandsinformation, gespeichert in der Begrenzungssuch- und Stopp-Steuerlogikeinheit 30. Nach dem Auftreten eines Zählerstands 14 geht der D1-Ausgang von Zähler 284 auf ein logisches Null- Niveau über, und der D2-Ausgang des Zählers geht auf ein logisches Eins-Niveau über. Die Logikeinheit 275 gibt daraufhin einen 110 Nanosekunden-Logik-Null-Impuls an Leitung 289, um den Differenzvektor- und Wendepunktzählerstand in Merkmalsspeichereinheit 31 zu speichern. Zwischen den binären Zählerständen von 16 und 19 geht der D5-Ausgang des Decoders 2 90 auf einen logischen Null-Pegel über, und zwar für den Zugriff zur Stopp- und akkumulierten Wendepunkt-Information, gespeichert in Logikeinheit 30. Nach dem Auftreten eines Zählerstandes von 18 gehen die D1- und D2-Ausgänge des Zählers 284 auf einen logischen Null-Pegel bzw. einen logischen Eins-Pegel über. Die Logikeinheit 275 gibt daraufhin einen logischen Null-Impuls an Leitung 289 ab, um die Stopp- und akkumulierten Wendepunktdaten in Merkmalsspeichereinheit 31 einzuspeichern. Darauffolgend auf den Zählerstand 19 decodiert der Decoder 290 alle vier Clockimpulse. Ferner erzeugt nach dem Auftreten von jedesmal drei Clockimpulsen die Logikeinheit 275 einen logischen Null-Impuls an Leitung 289, um den Adresseneingang zur Merkmalsspeichereinheit 31 weiterzuschalten, um sämtlichen logischen Einsen darin zu speichern.

Wenn, wie zuvor in Verbindung mit Fig. 14a und 14b beschrieben, kein

809834/0518

Zugriff zum Kabel 36 erfolgt, wie dies der Fall wäre, wenn die D1- bis D7-Ausgänge des Decoders 290 sämtlich auf dem logischen Eins-Pegel liegen, so befindet sich das Kabel in einem Hochimpedanzzustand.

Ferner sind die Leitungen des Kabels 36 im

Hochimpedanzzustand auf einen logischen Eins-Pegel vorgespannt. Somit werden sämtlichen logischen Einsen in die Merkmalsspeichereinheit 31 eingeladen, wenn eine Speicherbeladung während des Hochimpedanzzustandes eingeleitet wird.

Nach dem Auftreten eines Zählerstandes von 32 geht der D8-Ausgang von Decodierer 290 auf einen logischen Null-Pegel über. Infolgedessen fühlt die Logikeinheit 275 die Leitung 280 ab, um einen von Null verschiedenen Stoppzählerstand festzustellen. Wenn sich die Leitung 280 auf einem logischen Eins-Pegel befindet, der anzeigt, daß der in Logikeinheit 30 gespeicherte Stoppzählerstand Null ist, so setzt der Formatzähler 284 das zählen, wie zuvor beschrieben, fort, bis ein Zählerstand von 64 erreicht wird. Wenn ein von Null verschiedener Stoppzählerstand auf Leitung 28O abgefühlt wird, so geht der D1-Ausgang der Logikeinheit 275 auf ein logisches Eins-Niveau über, um anzuzeigen, daß die Merkmalsspeichereinheit 31 geladen ist. Die Logikeinheit 30 schreitet daraufhin zu einer nächsten Merkmalsableitoperation fort.

Wenn der Formatzähler 284 die Zählung zwischen dem binären Zählerstand von 32 und dem binären Zählerstand von 64 fortsetzt, so wird das Auftreten von jeweils vier Zählungen durch Decodierer 290 decodiert, wie dies zuvor beschrieben wurde. Ferner wird beim Auftreten jedes dritten Zählerstandes oder jeder dritten Zählung ein logisches Null-Impuls an Leitung 289 abgegeben. Auf diese Weise wird die Adresse zur Merkmalsspeichereinheit 31 inkrementiert, und sämtliche logischen Einsen werden die angezeig ten Speicherplätze, eingegeben oder eingeladen. Wenn der Formatzähler 284 unter einer Null-Stopp-Zählerstandsbedingung bis 64 zählt, so geht der D3-Ausgang des Zählers auf einen logischen Eins-Pegel über. Die Logikeinheit 275 liefert daraufhin einen 110 Nanosekunden-logischen-Eins-Impuls an Leitung 285, um anzu-

zeigen, daß die Ladeoperation für die Merkmalsspeichereinheit vollendet ist.

Die Begrenzung des in Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes wurde somit verfolgt, und eine anfängliche Verdünnung trat auf. Während einer nächsten Begrenzungsverfolgungsoperation wird das Zeichenbild auf eine Ein-Zellen-Strich(Hub)-Breite verdünnt und die Merkmalspuffer-Steuerlogikeinheit 275 läuft leer. Nach Verdünnung des 2eichenbildes auf eine Einzel-Strich-Breite und Feststellung der Lage sämtlicher im Zeichenbild auftretender Stopps geht die Leitung 2 77 auf ein logisches Null-Niveau über. Bei Vollendung der zweiten Begrenzungsverfolgungsoperation geht der D1-Ausgang der Logikeinheit 275 auf ein logisches Eins-Niveau über. Daraufhin wird eine dritte Begrenzungsverfolgungsoperation eingeleitet, wie dies durch Leitung 276 auf einem logischen Eins-Niveau angezeigt wird, Wenn die während der zweiten BegrenzungsverfOlgungsoperation angeordneten Stopps während der dritten BegrenzungsVerfolgungsoperation angetroffen werden,fühlt die Logikeinheit 275 Leitung 281 ab. Wenn die Leitung 281 sich auf einem logischen Eins-Niveau befindet, was anzeigt, daß ein Stopp ein guter Stopp ist, so gehen die D3- und D6-Ausgänge der Logikeinheit 275 auf ein logisches Null-Niveau über» Infolge des logischen NuI!-Niveaus auf Leitung 286 erfolgt Zugriff zu den Startpunktkoordinaten des Stopps, gespeichert in Zeilen/Spalten-Zählerlogikeinheit 28, Infolge des logischen Null-Impulses auf Leitung 289 werden die Startpunktkoordinaten in Merkmalsspeichereinheit 31 gespeichert. Dieser Prozess wird für jeden während der dritten Begrenzungsverfolgungsoperation angetroffenen Stopp wiederholt. Nachdem die Startpunktkoordinaten für jeden ütopp in der Zeichenbildbegrenzung in der Merkmalsspeichereinheit 31 gespeichert sind, geht die Leitung 278 auf ein logisches Null-Niveau über. Zudess geht die Leitung 279 auf einen logischen Eins-Pegel über, um anzuzeigen f daß jeder Stopp verfolgt wurde, und dafi der Startpunkt für jeden Stopp in der Merkmalsspeichereinheit 31 gespeichert ist. Infolgedessen verfolgt die Logikeinheit 275 den Logikpegelübergang von Leitung 279, um Zähler 284 einzuschalten durch Erhöhung der D9-Ausgangsgröße der Logikeinheit auf einen logischen Eins-Pegel. Der D9-Ausgang der Logikeinheit wird um einen Clock-

$09834/0518

impuls verzögert und mit der D7-Ausgangsgröße der Logikeinheit angelegt, um den Formatzähler mit der DOUT-Ausgangsgröße des Decodier-Selektors 283 zu laden. Der Ausgang des Decodier-Selektors ist ein fester Wert, wenn die Anzahl der festgestellten guten Stopps gleich oder größer als fünf ist, wie dies durch den Di-Ausgang von Selektor angezeigt ist. Wenn die Anzahl guter Stopps kleiner als 5 ist, dann wird der auf Leitungen 291 erscheinende Stoppzählerstand plus eine binäre 36 in den Formatzähler 284 eingeladen.

Auf einen Zählerstand von 32 folgt eine Zeitperiode, die äquivalent ist zum Vierfachen der Anzahl der Stoppzählerstände, angezeigt durch Leitungen 291. Während der Zeitperiode erfolgt kein Zugriff zur Information und keine INformation wird in Merkmalsspeichereinheit 31 gespeichert. Bei den nächsten auftreten binären Zählerständen setzt der Decodierer 290 seinen Betrieb, wie zuvor beschrieben, fort. Das heißt, alle vier Zählungen werden decodiert und die Leitung 289 geht auf eine logische Null alle drei Zählungen über, um die Merkmalsspeichereinheit 31 zu inkrementieren und um logischen Einsen in den angezeigten Speicherplatz einzuspeichern. Nach dem Auftreten eines Zählerstandes von 54 geht der D6-Ausgang des Decodierers 290 auf einen logischen Null-Pegel über, und zwar während der Zeitperiode, die die binären Zählerstände von 56 und 59 einschließt. Beim Auftreten eines Zählerstandes von 58 geht die D6-Ausgangsgröße der Logikeinheit 275 auf ein logisches Null-Niveau über, um die Merkmalsspeichereinheit 31 zu inkrementieren und um in dem angezeigten Speicherplatz die durch die Logikeinheit 30 bewahrte Stoppzählerstandsinformation zu speichern.

Während der Zeitperiode, die die binären Zählerstände von 60 und 6 3 einschießt, geht der D7-Ausgang des Decodierers 2 90 auf ein logisches Null-Niveau über. Zudem geht der D6-Ausgang der Logikeinheit 275 auf ein logisches Null-Niveau beim Auftreten eines binären Zählerstandes von 62 über. Die durch die Logikeinheit bewahrte Stoppinformation wird dadurch dem Zugriff unterworfen und in der Merkmalsspeichereinheit 31 gespeichert.

809834/0518

Nach dem Auftreten eines Zählerstandes von 64 geht der D3-Ausgang des Formatzählers 284 auf einen logischen Eins-Pegel über. Die Logikeinheit 275 liefert infolgedessen einen logischen Eins-Impuls an Leitung 258, um anzuzeigen, daß die dritte Verfolgungsoperation vervollständigt wurde. Danach wird eine Rasterabtastung vom zuletzt angezeigten Markierungszustand aus eingeleitet.

Nach Vollendung einer Rasterabtastung des in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes geht die Leitung 267 auf einen logischen Null-Pegel für 110 Nanosekunden über. Das Signal wird für 110 Nanosekunden innerhalb der Logikeinheit 275 gepuffert und sodann an Leitung 287 abgegeben. Gleichzeitig mit dem Leitungs 267-Übergang geht die Leitung 289 auf einen logischen Null-Pegel für 110 Nanosekunden über. Die Ausgabe-Treibereinheit 304 wird durch das Signal auf Leitung 287 eingeschaltet, und die Stück- und Schleifen-Zählerstände der Zählereinheit 300 werden an Kabel 306 angelegt, welches zu Kabel 36 der Fig. 10 führt.

Nach dem Auftreten eines logischen Eins-Signals auf Leitung 303, die von der Zeilen/Spalten-Zählerlogikeinheit 28 der Fig. 10 kommt, wird die Stück/Schleifen-Zähiereiaheit 3OO gelöscht. Wenn die vom DB-Ausgang der Logikeinheit 275 ausgehende Leitung 3O2 auf einen logischen Null-Pegel während der Zeitperiode übergeht, wo die Leitung 301 auf einem logischen £ins-Pegel sich befindet» so wird die den Stückzähler umfassende Zählereinheit 3OO inkrementiert oder weitergeschaltet. Wenn sich die Leitung 301 auf einem logischen Null-Niveau während der Periode befindet, wo sich die Leitung 302 auf eineis logischen Null-Niveau befindet, so wird die den Schleifenzähler aufweisende Zählereinheit 3OO inkresnentiert. Die Ausgangsgröße der den Stückzähler aufweisenden Zählereinheit 3OO wird an den Stückzählerstanddecodierer 305 angelegt. Die Ausgangsgröße des Decodierers 305 zeigt das Auftreten eines Stückzählerstandes von Null an.

Fig, 18 ist ein logisches Flußdiagramm der Arbeitsweise der Rasterabtast-Logikeinheit 252 der Fig. 17a.

809834/0^18

Der Eintritt erfolgt zu einem logischen Schritt 330 (ENTER), von wo aus der Übergang auf einen logischen Schritt 331 (RASTER SCAN LOOP CONTROL SET) eines logischen Zustandes Null erfolgt. Beim Schritt 331 wird ein Test gemacht, um festzustellen, ob eine Rasterabtastschleifensteuer-Verriegelung (LATCH) gesetzt ist. Wenn die Verriegelung gesetzt ist, so erfolgt ein Übergang vom Schritt 331 zu einem logischen Schritt 332 (ROW COUNT = 31) eines logischen Zustande 1. Wenn jedoch die Verriegelung nicht gesetzt ist, so erfolgt ein übergang vom Schritt 331 zu einem logischen Schritt 333 (START SCAN B), wo der D1-Ausgang von Startspeichereinheit 261 auf einen logischen Eins-Pegel abgefühlt wird. Wenn kein logischer Eins-Pegel festgestellt wird, so erfolgt ein Übergang vom Schritt 333 zum Wiedereintrittsschritt 331. Wenn jedoch ein logischer Eins-Pegel festgestellt wird, so erfolgt ein übergang vom Schritt 333 zu einem logischen Schritt 334 (RASTER SCAN LOOP CONTROL SET), wo die Rasterabtastschleifensteuerverriegelung gesetzt wird. Vom Schritt 334 erfolgt ein Übergang zum logischen Schritt 332 (ROW COUNT = 31) des logischen Zustandes 1.

Am Schritt 332 wird die Leitung 259 auf einen logischen Null-Pegel abgefühlt, der anzeigt, daß ein Zeilenzählerstand von 31 aufgetreten ist. Wenn ein Zeilenzählerstand von 31 festgestellt wird, so erfolgt ein übergang vom Schritt 332 auf einen logischen Schritt 335 (RASTER SCAN LOOP CONTROL RESET), wo die Rasterabtastschleifensteuerverriegelung rückgesetzt wird. Vom Schritt 3 35 erfolgt ein übergang zu einem logischen Schritt 336 (OPERATION COMPLETE), wo an Leitung 267 ein Operation-vollständig-Signal gegeben wird. Das gesamte in den Speicherebeneneinheiten 33-35 gespeicherte Zeichenbild ist somit abgetastet, und sämtliche Merkmale des Zeichenbildes wurden festgestellt. Vom Schritt 336 erfolgt ein übergang zum Wiedereintrittsschritt 331 des logischen Zustands Null.

Wenn beim Schritt 332 ein Zeilenzählerstand von 31 nicht festgestellt wird, so erfolgt ein übergang vom Schritt 332 zu einem Logikschritt 337 (ROW COUNT<BOTTOM LIMIT), wo der Zeilenzählerstand mit der Zeichenboden-Grenzinformation verglichen wird, die von 33ichenpräsenzeinheit 12 der Fig. 1 geliefert wird. Wenn der Zeilenzählerstand die Zeichenbild-Bodengrenze überschreitet, so

009934/0518

erfolgt ein Übergang von Schritt 337 zu Schritt 335, wo der logische Entscheidungsprozess sich wie zuvor beschrieben fortsetzt. Wenn jedoch der Zeilenzählerstand kleiner oder gleich der Bodengrenze ist, so erfolgt ein Übergang von Schritt 337 zu einem Schritt 338 (COLUMN COUNT =2 3) eines logischen Zustandes 2 (STATE TWO) .

Beim Schritt 338 wird die Ausgangsgröße des Spaltenzählers 163 abgefühlt, um einen Zählerstand von 23 festzustellen. Wenn ein Zählerstand von 23 festgestellt wird, so erfolgt ein Übergang vom Schritt 338 zu einem Logikschritt 339 (LEFT LIMIT COLUMN COUNTER), wo die linke Begrenzungs-Grenzinformation des Bildes in den Spaltenzähler gespeichert ist. Vom Schritt 339 erfolgt ein Übergang zu einem logischen Schritt 340 (INCREMENT ROW COUNTER) wo der Zeilenzähler 151 inkrementiert wird. Sodann werfolgt ein Übergang vom Schritt 340 zum Wiedereintrittsschritt 331.

Wenn beim Schritt 338 ein Zählerstand von 23 nicht festgestellt wird, so erfolgt ein Übergang vom Schritt 338 zu einem logischen Schritt 341 (COLUMN COUNT <RIGHT LIMIT), wo der Spaltenzählerstand mit der rechten Zeichenbildgrenze verglichen wird. Wenn der Spaltenzählerstand die rechte Grenze überschreitet, so erfolgt ein Übergang vom Schritt 341 zu Logikschritt 339, wo der logische Entscheidungsprozess sich wie zuvor beschrieben fortsetzt. Wenn jedoch der Spaltenzählerstand kleiner oder gleich der rechten Grenze ist, so erfolgt ein Übergang vom Schritt 341 zu einem logischen Schritt 342 (MARK CONDITION), wo der Ausgang des Markierungszustands-Detektors 262 der Fig. 17a auf einen Markierungszustand abgefühlt wird. Wenn kein Markierungszustand festgestellt wird, so erfolgt ein Übergang von Schritt 342 zu einem logischen Schritt 34 3 (INCREMENT COLUMN COUNTER) , wo der Spaltenzähler inkrementiert wird. Vom Schritt 34 3 erfolgt ein übergang zum Zwecke des Wiedereintritts in den Logikschritt 331. Wenn jedoch beim Schritt 342 eine Markierungsbedingungen oder ein Markierungszustand festgestellt wird, so erfolgt ein Übergang zu einem logischen Schritt 34 4 (START TRACE STORE MARK STORE MARK CONDITION COORDINATES), wo ein logischer Null-Impuls auf Leitung 266 abgegeben wird, um eine Verfolgungsoperation zu starten. Zudem werden die Begrenzungskoordinaten, wo der Markierungszustand

S0983V/0518

auftrat, im Startpunktregister 251 der Fig. 17a gespeichert. Ferner wird eine logische Eins in den Speicherplatz der Markierungsspeichereinheit 32,angezeigt durch die Zeilen- und Spaltenzählerstände, eingespeichert. Vom Schritt 344 erfolgt ein Übergang zu einem logischen Schritt 345 (TRACE COMPLETE) eines logischen Zustandes 3 (STATE THREE).

Beim Schritt 345 wird die Leitung 258 abgefühlt, um eine Verfolgung-vollständig-Bedingung abzufühlen. Wenn kein Signal festgestellt wird, so verbleibt der logische Entscheidungsprozess in einem Wartezustand, bis ein Verfolgung-vollständig-Signal auftritt. Zu dieser Zeit erfolgt ein übergang von Schritt 345 zu einem logischen Schritt 346, wo Zugriff zu den im Register 251 der Fig. 17a gespeicherten Markierungszustandskoordinaten durch Selektor oder Wählvorrichtung 248 erfolgt. Vom Schritt 346 erfolgt ein übergang zum Wiedereintritt im logischen Zustand Null beim Schritt 331.

Fig. 19 zeigt ein Logikflußdiagramm der Arbeitsweise der Merkmalspuffer-Steuerlogikeinheit 275 der Fig. 17b.

Der Eintritt erfolgt am logischen Schritt (ENTRY)390, von wo aus ein Übergang zu einem logischen Schritt 391 (ENABLE TWO SET) 391 erfolgt. Beim Schritt 391 wird der EN3-Eingang von Logikeinheit 275 auf einen logischen Eins-Pegel abgefühlt. Wenn ein logischer Eins-Pegel festgestellt wird, so erfolgt ein übergang vom Schritt 391 zu einem logischen Schritt (ENABLE ONE SET) 392, wo der ENl-Eingang von Logikeinheit 275 auf einen logischen Eins-Pegel abgefühlt wird. Wenn ein logischer Eins-Pegel beim Schritt 392 festgestellt wird, so erfolgt ein übergang zu einem logischen Schritt (SET LOAD COMPLETE) 393a, wo ein logischer Eins-Impuls an Leitung 295 gegeben wird. Der Begrenzungssuch- und Stopp-Steuerlogikeinheit 30 der Fig. 10 wird dadurch signalisiert, daß eine Ladeoperation für die Merkmalsspeichereinheit 31 vollendet wurde.

Vom Schritt 393a erfolgt ein übergang zu einem logischen Schritt

809834/0518

(STOP COUNT größer gleich 5) 393b, wo der Di-Ausgang von Decodier-Selektor 283 abgefühlt wird, um einen Stoppzählerstand gleich oder größer als 5 festzustellen. Wenn der Stoppzählerstand größer als gleich 5 ist, so erfolgt ein Übergang vom Schritt 393b zum Wiedereintrittsschritt 391. Wenn jedoch der Stoppzählerstandä kleiner ist als 5, erfolgt ein Übergang vom Schritt 393b zu einem logischen Schritt (BAD STOP) 393c, wo der I7-Eingang zu Logikeinheit 275 abgefühlt wird, um einen logischen Null-Pegel festzustellen, der anzeigt, daß ein schlechter Stopp festgestellt wurde. Wenn ein logischer Null-Pegel vorhanden ist, erfolgt ein Übergang vom Schritt 393c zum Wiedereintrittsschritt 391. Wenn jedoch kein logischer Null-Pegel vorhanden ist, erfolgt ein Übergang vom Schritt 393c zu einem logischen Schritt (STOP COORD FEATURE BUFFER) 393d, wo der D3-Ausgang von Logikeinheit 275 auf ein logisches Null-Niveau übergeht. Der Eeilen/Spalten-Zählerlogikeinheit der Fig, IO wird dadurch signalisiert, daß die Koordinaten eines Stopps, der verfolgt wurde, in der Merkmalsspeichereinheit 31 gespeichert werden müssen. Vom Schritt 393d erfolgt ein Übergang zu einem logischen Schritt 393e (LOAD FEATURE MEMORY), wo der D€-Ausgang der Logikeinheit 275 auf ein logisches Null—Hiveau abgesenkt wird, um die Stoppkoordinaten auf Kabel 36 in Merkmalsspeichereinheit 31 zu speichern. Vom Schritt 393e erfolgt ein Übergang zum Wiedereintrittsschritt 391» wo sich der logische Entscheidungsprozess, wie zuvor beschrieben, fortsetzt.

Wenn beim Schritt 392 ein logischer Eins-Pegel nicht festgestellt wird, so erfolgt ein Übergang vom Schritt 392 zu einem logischen Schritt 394 (O FORMAT COUNTER), um den Formatzähler 284 zu löschen. Vom Schritt 394 erfolgt ein Übergang zu einem logischen Schritt 395 iPIECE COUNT = 0}, am den IB-Eingang zur Logikeinheit 275 abzufühlen, um einenlogischen Eins-Pegel festzustellen, der einen Stückzählerstand von O anzeigt. Wenn ein Zählerstand O festgestellt wird, so erfolgt ein Übergang vom Schritt 395 zu einem logischen Schritt 396, um die Merkmalsspeichereinheit 31 mit einer binären 6 3 zu beladen. Vom Schritt 396 erfolgt ein Über-

009834/0518

gang zu einem logischen Schritt 397 eines logischen Zustands 1. Wenn beim Schritt 395 der Stückzählerstand nicht Null ist, so schreitet die Logik direkt zum Logikzustand 1 weiter.

Beim Schritt 397 wird der Formatzähler 284 eingeschaltet und es erfolgt zu einem logischen Schritt 398 ein Übergang (STOP COUNT =0) Beim Schritt 398 wird der I5-Eingang von Logikeinheit 275 abgefühlt, um ein logisches Eins-Niveau festzustellen, welches anzeigt, daß ein Stoppzählerstand von 0 aufgetreten ist. Wenn am Schritt 398 ein logisches Eins-Niveau festgestellt wird, so erfolgt ein Übergang zu einem logischen Schritt 399 (COUNT 64), wo der D3-Ausgang von Formatzähler 284 abgefühlt wird, um einen logischen Eins-Pegel festzustellen, der anzeigt, daß ein Zählerstand von 64 aufgetreten ist. Wenn ein Zählerstand von 64 aufgetreten ist, erfolgt ein Übergang vom logischen Schritt 399 zu einem logischen Schritt 400 (SET LOAD COMPLETE), um einen logischen Eins-Impuls an Leitung 285 abzugeben, um anzuzeigen, daß eine Ladeoperation für die Merkmalsspeichereinheit 31 vollendet ist. Vom Schritt 400 erfolgt ein übergang zum Wiedereintrittsschritt 391.

Wenn beim Schritt 399 ein anderer Zählerstand als der Zählerstand 64 festgestellt wird, so erfolgt ein übergang vom Schritt 399 zu einem logischen Schritt 401 (MEMORY LOAD), wo die D1- und D2-Ausgänge des Formatzählers 284 abgefühlt werden, um einen Speicherladezustand festzustellen. Wenn der D1-Ausgang sich auf einem logischen Eins-Niveau befindet und der D2-Ausgang sich auf einem logischen Null-Niveau befindet, so existiert ein Speicherladezustand und ein Übergang erfolgt vom Schritt 401 zu einem logischen Schritt 402 (STORE FEATURE DATA IN FEATURE MEMORY), um die auf Kabel 36 erscheinenden-Merkmalsdaten in Merkmalsspeichereinheit 31 zu speichern. Vom Schritt 402 erfolgt ein übergang zum Wiedereintrittsschritt 397.

Wenn beim Schritt 398 ein Stoppzählerstand von Null nicht vorhanden ist, so erfolgt ein übergang vom Schritt 398 zu einem logischen Schritt 403 (COUNT = 32), wo der D8-Ausgang des Format -

809834/0518

275497? ta -

zählerdecodierers 290 auf eine Anzeige, daß ein Zählerstand von 32 aufgetreten ist, abgefühlt wird. Wenn ein Zählerstand von 32 aufgetreten ist, erfolgt ein Übergang vom Schritt 403 zum Schritt 400. Wenn jedoch kein Zählerstand von 32 aufgetreten ist, so erfolgt ein Übergang vom Schritt 403 zum Schritt 401, wo der logische Entscheidungsprozess sich, wie zuvor beschrieben, fortsetzt.

Wenn beim Schritt 391 ein logischer Eins-Pegel nicht festgestellt wird, so erfolgt ein Übergang vom Schritt 391 zu einem logischen Schritt 404 (TRACE END), wo der I4-Eingang von Logikeinheit auf einen logischen Eins-Pegel abgefühlt wird. Wenn kein logischer Eins-Pegel vorhanden ist, erfolgt ein Übergang vom Schritt auf den Wiedereintrittsschritt 391. Wenn jedoch ein logischer Eins-Pegel festgestellt wird, so sind sämtliche Begrenzungsverfolgungen des in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes vollendet, und es erfolgt ein Übergang vom Schritt 404 zu einem logischen Schritt 405 (ENABLE THREE SET), wo der EN3-Eingang von Logikeinheit 275 auf ein logisches Eins-Niveau abgefühlt wird. Wenn ein logisches Eins-Niveau abgefühlt wird. Wenn ein logisches Eins-Niveau nicht festgestellt wird, so erfolgt ein Übergang vom Schritt 405 zum Logikschritt 406 (TRACE COMPLETE), wo ein logischer Eins-Impuls an Leitung 258 abgegeben wird, um der logischen Einheit 30 der Fig. 10 anzuzeigen, daß die Begrenzungsverfolgungsoperation vollendet ist. Vom Schritt 406 erfolgt der Übergang zum Wiedereintrittsschritt 391.

Wenn der EN3-Eingang von Logikeinheit 275 gesetzt ist, erfolgt ein Übergang vom Schritt 405 zu einem Logikschritt 407 (STOP COUNTER größer gleich 5), wo der Stoppzähler der Logikeinheit 30 auf einen Zählerstand größer oder gleich 5 abgefühlt wird. Wenn ein Stoppzählerstand von weniger als 5 festgestellt wird, so erfolgt ein übergang vom Schritt 407 zu einem logischen Scnritt 408 (32 + 45 STOP COUNT-* FORMAT COUNTER), um den Formatzähler 284 mit einem Wert äquivalent zu einer binären 32 + 4x dem laufenden Stoppzählerstand zu laden. Vom Schritt 408 erfolgt ein Übergang zu einem logischen Schritt 409 (FORMAT COUNTER ENABLE) des logischen ZuStands 1. Wenn ein Stoppzählerstand größer oder

309834/0518

275497?

gleich 5 beim Schritt 407 festgestellt wird, so erfolgt ein Übergang vom Schritt 402 zu einem logischen Schritt 410 (52 --»FORMAT COUNTER), wo der Formatzähler mit einem binären Wert von 52 geladen wird. Vom Schritt 410 erfolgt ein Übergang zum Schritt 409, um den Formatzähler einzuschalten (enable). Vom Schritt 409 geschieht ein Übergang zu einem logischen Schritt 411 (FORMAT COUNT = 32), wo der D8-Ausgang von Formatzählerdecodierer 290 abgefühlt wird, um einen logischen Null-Pegel festzustellen, daß ein Zählerstand von 32 aufgetreten ist. Wenn ein logischer Null-Pegel festgestellt wird, so erfolgt ein Übergang vom Schritt 411 zu einem logischen Schritt 412 (TRACE COMPLETE), um einen logischen Eins-Impuls an Leitung 258 abzugeben, um anzuzeigen, daß die Begrenzungsverfolgungsoperationen am in Speicherebeneneinheiten 33-35 gespeicherten Zeichenbild vollendet sind. Der logische Eins-Impuls zeigt ferner an, daß die auf Kabel 36 erscheinenden Merkmalsdaten in die Merkmalsspeichereinheit 31 eingeladen sind. Vom Schritt 412 erfolgt ein Übergang zum Wiedereintrittsschritt 391, wo der logische Entscheidungsprozess, wie zuvor beschrieben, sich fortsetzt.

Wenn beim Schritt 411 ein logischer Null-Pegel nicht festgestellt wird, so erfolgt ein Übergang vom Schritt 411 zu einem logischen Schritt 413 (MEMORY LOAD), wo die D1- und D2-Ausgänge des Formatzählersx284 zur Feststellung eines Speicherladezustandes abgefühlt werden. Wenn sich der D1-Ausgang auf einem logischen Eins-Niveau befindet und der D2-Ausgang sich auf einem logischen Null-Pegel befindet, so existiert ein Speicherladezustand und ein Übergang erfolgt vom Schritt 413 zu einem logischen Schritt 414 (STORE FEATURE DATA IN FEATURE MEMORY). Beim Schritt 414 werden die Merkmalsdaten auf Kabel 36 in die Merkmalsspeichereinheit 31 eingespeichert. Vom Schritt 414 erfolgt ein Übergang auf den Wiedereintrittsschritt 409. Wenn beim Schritt 413 kein Speicherladezustand festgestellt wird, so erfolgt ein Übergang vom Schritt 413 zum Wiedereintrittsschritt 409, wo der logische Entscheidungsprozess sich, wie zuvor beschrieben, fortsetzt.

809834/0518

¹W

Die Fig. 2Oa-2Oc zeigen in der Form eines funktioneilen Blockdiagramms die Begrenzungssuch- und Stopp-Steuerlogikeinheit 30 der Fig. 10. Gemäß Fig. 20a ist der I1-Eingang einer Begrenzungsverfolgungs-Logiksteuereinheit 420 über eine Steuerleitung 421 mit dem D8-Ausgang der Rasterabtast-Steuerlogikeinheit 29 der Fig. 10 verbunden. Der I2-Eingang der Einheit 420 ist über eine Steuer leitung 422 mit dem D4-Ausgang der Logikeinheit 29 verbund und mit dem I9-Eingang einer Steuerlogikeinheit 423. Der I3-Eingang zur Einheit 420 liegt über eine Steuerleitung 424 am D13-Ausgang von Vektorsteuerlogikeinheit 27 der Fig. 10. Der I4-Eingang zur Einheit 420 ist mit einer Steuerleitung 425 verbunden, die zum D18-Ausgang von Logikeinheit 29 führt, und der I5-Eingang zur Einheit 420 liegt an einer Steuerleitung 426. Der I6-Eingang zur Einheit 420 ist mit einer Steuerleitung 427 verbunden, und der I7-Eingang zur Einheit 420 liegt an einer Steuerleitung 428, die zum D1-Ausgang von Schleifen/Begrenzungs-Detektor 49 führt. Der I8-Eingang zur Einheit 420 ist mit einer Steuerleitung 429 verbunden, und der Rückstelleingang zur Einheit 420 ist über eine Steuerleitung 430 mit dem D3-Ausgang von Speichersteuerlogikeinheit 20 der Fig. 10 verbunden. Der CIO-Eingang zur Einheit 420 liegt an Leitung 45, die ein 110 Nanosekunden-Clocksignal führt, welches über einen Inverter 431 an den CK2-Clockeingang der Einheit angelegt wird. Die D1- bis D10-Ausgänge der Einheit 420 sind jeweils mit Steuerleitungen 432 bis 441 verbunden.

Der I1-Eingang zur Ausgabelogikeinheit 423 liegt an einem 15-Bit-Datenkabel 442, und der I2-Eingang zur Logikeinheit 423 ist mit einem 5-Bit-Datenkabel 443 verbunden. Der I3-Eingang zur Logikeinheit 423 ist mit einem 6-Bit-Datenkabel 444 verbunden, und der I4-Eingang zur Logikeinheit 423 liegt an einem 4-Bit-Datenkabel 445. Der I5-Eingang zur Logikeinheit 423 ist mit einem 5-Bit-Datenkabel 446 verbunden, und der I6-Eingang zur Logikeinheit liegt an einem 5-Bit-Datenkabel 447. Der I7-Eingang zur Logikeinheit 423 ist über eine Steuerleitung 448 mit der Bit-5-Leitung von Kabel 54 verbunden, und der I8-Eingang zur Logikeinheit 443 liegt über eine Steuerleitung 449 am D3-Ausgang von Rasterabtast-Steuerlogikeinheit 29.

809834/0518

275497"f

Der I9-Eingang von Logikeinheit 423 ist mit Steuerleitung verbunden. Der HO-Eingang zur Logikeinheit 423 liegt über eine Steuerleitung 450 am D5-Ausgang von Logikeinheit 29, und der 111-Eingang zur Treibereinheit 423 liegt über eine Steuerleitung 451 am D6-Ausgang von Logikeinheit 29. Der 112-Eingang zur Logikeinheit 423 ist mit einer Steuerleitung 452 verbunden, und der Enableeingang zur Logikeinheit liegt an einer Steuerleitung 453.

In Fig. 20b erkennt man, daß der 11-Eingang einer Stoppzählervergleichs logikeinheit 454 mit Steuerleitung 433 verbunden ist und daß der I2-Eingang der Logikeinheit mit Steuerleitung 421 in Verbindung steht. Der I3-Eingang der Logikeinheit 454 ist mit dem D1-Aasgang einer Stoppsteuerlogikeinheit 455 und mit Steuerleitung 453 verbunden. Der Clockeingang zur Logikeinheit 454 ist mit Steuerleitung 45 verbunden, mit dem Clockeingang eines Stoppzählers und Speichersteuerlogikeinheit 456, und mit dem Clockeingang von Logikeinheit 455. Der RESM-Speicherrückstelleingang zur Logikeinheit 454 ist Steuerleitung 430 verbunden und mit dem Rückstelleingang der Logikeinheit 455. Der Enableeingang zur Logikeinheit 454 ist mit dem D1-Ausgang von Logikeinheit 456 verbunden» und der RESC-Zählerrückstelleingang von Logikeinheit 454 liegt am D2-Ausgang von Logikeinheit 456.

Der D1-Ausgang von Logikeinheit 454 ist mit Steuerleitung 429 verbunden, und die D2- und D3-Ausgänge von Logikeinheit 454 sind mit den 11- bzw. I2-Eingängen von Logikeinheit 455 verbunden. Die D4- bis D7-Ausgänge von Logikeinheit 454 sind jeweils mit den 11- bis I4-Elngängen einer Stoppspeichervergleichslogikeinheit 457 verbunden.

Der 11-Eingang zur Logikeinheit 456 steht über eine Steuerleitung 458 mit dem .04-Ausgang von Vektorsteuerlogikeinheit 27 der Fig. 10 in Verbindung. Der I2-Eingang zur Logikeinheit ist mit einer Steuerleitung 459 verbunden, die zum D3-Ausgang von Logikeinheit 27 führt, und der I3-Eingang zur Logikeinheit

80**34/0518

275Λ972 - ^ -

ist mit Steuerleitung 436 verbunden. Die 14- bis I6-Eingänge zur Logikeinheit 456 sind jeweils mit den D4- bis D6-Ausgängen der Logikeinheit 455 verbunden. Der D3-Ausgang von Logikeinheit 456 liegt am Enableeingang von Logikeinheit 457.

Der Enableeingang zur Stoppsteuerlogikeinheit 455 ist mit Steuerleitung 439 verbunden. Die 13- und I4-Eingänge zur Logikeinheit 455 sind mit den D1- bzw. D2-Ausgängen von Logikeinheit 457 verbunden. Der I5-Eingang zur Logikeinheit 455 liegt an Steuerleitung 425. Die D2- bzw. D3-Ausgänge von Logikeinheit 455 sind mit Steuerleitungen 426 bzw. 427 verbunden.

Der I5-Eingang zur Logikeinheit 457 liegt am Kabel 48 der Fig. 10, und der I6-Eingang zur Logikeinheit ist mit Kabel 50 verbunden. Der D3-Ausgang von Logikeinheit 457 liegt am Kabel 447 und der D4-Ausgang der Logikeinheit ist mit Kabel 446 verbunden.

Wie man in Fig. 20c erkennt, sind die 11- bis I6-Eingänge einer Vektorvergleichslogikeinheit 460 über Kabel 454 mit dem VEC-Ausgang von Vektorsteuerlogikeinheit 27 verbunden. Die 11- bis I3-Eingänge der Logikeinheit sind ferner jeweils mit den 11-bis I3-Eingängen einer 3-Bit-Wendepunktspeichereinheit 461 verbunden. Der Rückstelleingang zur Logikeinheit 460 liegt am Rückstelleingang von Speichereinheit 461, am RES2-Rückstelleingang einer Wendepunktsteuerlogikeinheit 462, am Rückstelleingang eines 15-Bit-Schieberegisters 463, am RES 1-Rückstelleingang einer Stoppdifferenz und Wendepunktzählereinheit 464 und an Steuerleitung 432. Der Ladeeingang zur Logikeinheit 460 ist mit dem D1-Ausgang von Logikeinheit 462 verbunden. Der D1-Ausgang von Logikeinheit 460 liegt am Kabel 44 3 und die D2- und D3-Ausgänge der Logikeinheit liegen an den 11- bzw. I2-Eingängen von Logikeinheit 462. Der D4-Ausgang von Logikeinheit 460 liegt am I9-Eingang der Logikeinheit 462.

Der Ladeeingang zur Speichereinheit 461 ist mit dem D2-Ausgang von Logikeinheit 46 2 verbunden. Die D1- bis D3-Ausgänge von Speichereinheit 461 liegen jeweils an den 11- bis I3-Eingängen von Schieberegister ^Λ^^- Der Ausgang von Register 463 liegt

8038,34/0518

seinerseits am Kabel 442.

Der I3-Eingang der. Wendepunktsteuerlogikeinheit 462 ist über eine Steuerleitung 465 mit dem D1-Ausgang von Vektorsteuerlogikeinheit 27 der Fig. 10 verbunden. Der I4-Eingang zur Logikeinheit 462 liegt über eine Steuerleitung 466 am D7-Ausgang von Rasterabtast-Steuerlogikeinheit 29, und der I5-Eingang zur Logikeinheit 462 liegt an der Steuerleitung 440. Der I6-Eingang zur Logikeinheit 462 ist mit Steuerleitung 436 verbunden, und der I7-Eingang zur Logikeinheit liegt an Steuerleitung 425. Der I8-Eingang der Logikeinheit 462 ist über eine Steuerleitung 467 mit dem D2-Ausgang von Logikeinheit 27 verbunden. Der Clockeingang zur Logikeinheit 462 ist mit Leitung 45 verbunden, und mit dem Clockeingang zur Logikeinheit 464. Der RES1-Rückstelleingang zur Logikeinheit 462 liegt an Steuerleitung 430, und am RES2-Rückstelleingang der Einheit 464.

Der D3-Ausgang von Logikeinheit 462 ist mit dem EN2-Enableeingang von Logikeinheit 464 verbunden, und der D4-Ausgang der Einheit 462 liegt am EN3-Enableeingang von Logikeinheit 464. Der D5-Ausgang von Logikeinheit 462 ist mit dem Clockeingang von Schieberegister 463 verbunden, und der D6-Ausgang von Logikeinheit 462 liegt an Steuerleitung 452. Der D7-Ausgang von Einheit 462 ist über eine Steuerleitung 468 mit dem I1-Eingang der Merkmalsspeichereinheit 31 verbunden, ferner mit dem Di8-Ausgang von Rasterabtast-STeuerlogikeinheit 29 und dem I4-Eingang von Zeilen/Spalten-Steuerlogikeinheit 28 der Fig. 10.

Der EN1-Enableeingang der Logikeinheit 464 ist mit Steuerleitung 4 34 verbunden. Der D1-Ausgang von Logikeinheit 464 liegt am . Kabel 444,und der D2-Ausgang der Logikeinheit liegt am Kabel 445.

Im Betrieb tritt ein logischer Null-Impuls auf Leitung 421 auf, die zum 11-Eingang der Logiksteuereinheit 420 führt. Der logische Null-Impuls ist ein Befehl von der Rasterabtast-Steuerlogikeinheit 29, eine Begrenzungsverfolgung zu beginnen. Synchron mit dem logischen Null-Impuls auf Leitung 421 wird ein logischer Null-Impuls durch die Einheit 420 an Leitung 4 32 abgegeben, und

800834/0518

ORIGINAL INSPECTED

zwar zur Rückstellung oder Rücksetzung von Vektorveryleichslogikeinheit 460, der Wendepunktspeichereinheit 461, der Wendepunkts teuerlogikeinheit 462, des Schieberegisters 463 und der Logikeiriheit 464. Nach dem Auftreten der hinteren Flanke des logischen Null-Impulses auf Leitung 42 1 geht der D3-Ausgang der Einheit 420 auf einen logischen Eins-Pegel über und der Do-Ausgang geht auf einen logischen Nuli-Pegel über, um die Vektor-SL '...'uer logi keinheit 27 einzuschalten. Dadurch wird eine erste Begronzunqsverfolgung um das in den Speicherebeneneinheiten 33-35 gespeicherte Zeichenbild herum eingeleitet. Nach VoLlendung der Begrenzungsverfolgung liefert die Logikeinheit 27 einen logischen Eins-Impuls an Leitung 424. Infolgedessen fühlt die Einheit 420 die Leitung 428 ab, um das Vorhandensein eines Zeichenstücks festzustellen. Wenn sich die Leitung 428 auf einem logischen. Null-Niveau befindet, so ist das Zeichensegment, welches zuvor verfolgt wurde, zu klein, um ein gültiges Zeichenstück zu sein. In diesem Fall geht der D3-Ausgang der Einheit 420 auf ein logisches Null-Niveau über. Zudem wird ein logischer Eins-Impuls auf Leitung 441 gegeben, um der Rasterabtaststeuerlogikeinheit 29 anzuzeigen, daß eine Verfolgung vollendet wurde.

Wenn sich jedoch die Leitung 428 beim Abfühlen auf einem logischen Eins-Niveau befindet, so geht der D3-Ausgang von Einheit 420 von einem logischen Eins- auf ein logisches Null-Niveau über, der D4-Ausgang geht von einem logischen Null- auf ein logisches Eins-Niveau über und ein 110 Nanosekunden-logischer-Eins-Impuls wird auf Leitung 434 gegeben, um eine zweite Begrenzungsverfolgung des in den Speicherebeneneinheiten 33-35 gespeicherten Zeichenbildes einzuleiten. Während der zweiten Begrenzungsverfolgung wird das Zeichenbild auf eine Ein-Zellen-Strichbreite verdünnt. Nach Vollendung der zweiten Begrenzungsverfolgung gibt dieVektorsteuerlogikeinheit 27 einen 110 Nanosekunden-logischen-Eins-Impuls auf Leitung 424, um die Vollen dung der Begrenzungsverfolgung zu synchronisieren. Synchron mit der hinteren Flanke des logischen Eins-Impulses auf Leitung 424 geht der D4-Ausgang der Steuereinheit 420 auf ein logisches Null-Niveau. Daraufhin wird die während der vorherigen Begrenzungsverfolgungen festgestellte Merkmaldateninformation in die

309834/0518

Merkmalsspeichereinheit 31 eingespeichert. Nach Vollendung des Speicherladevorgangs liefert die Rasterabtast-Steuerlo.gikeinheit 29 einen 110 Nanosekunden-logischen-Eins-Impuls an Leitung 425, um die Vollendung des Ladevorgangs zu signalisieren. Synchron mit der hinteren Flanke des Impulses auf Leitung 42 5 geht der D7-Ausgang von Einheit 420 von einem logischen Null-Pegel auf ein logisches Eins-Niveau. Darüber hinaus wird die Leitung 42 9 durch Einheit 420 abgefühlt, und wenn eine logische Eins festgestellt wird, so geht der D4-Ausgang von Einheit 420 auf einen logischen Null-Pegel über. Zudem wird ein 110 Nanosekunden-logischer-Eins-Impuls an Leitung 441 gegeben, um die Vollendung einer Begrenzungsverfolgungsoperation zu signalisieren. Wenn sich jedoch die Leitung 4 29 auf einem logischen Null-Niveau beim Abfühlen befindet, so wird das Auftreten von Stopps angezeigt. In diesem Fall geht der D3-Ausgang von Einheit 420 von einem logischen-Null- auf einen logischen Eins-Pegel über und der D8-Ausgang von Einheit 420 geht von einer logischen Eins auf einen logischen Null-Pegel. Ferner wird an Leitung 433 ein 110 Nanosekunden-logischer-Null-Impuls abgegeben.

Ein übergang von einer logischen Eins auf eine logische Null auf Leitung 4 39 leitet ein vertikales Ordnen der festgestellten Stopps ein. Nach Vollendung der vertikalen Anordnung der festgestellten Stopps werden Zeilenzähler 151 und Spaltenzähler 163 der Zeilen/ Spalten-Steuerlogikeinheit 28 gesetzt, um die Koordinaten des Stopps mit einem Maximum an Vertikalhöhe oder niedrigster Zeilenzahl anzuzeigen. Daraufhin wird ein 110 Nanosekunen-logischer-Eins-Impuls durch die Stoppsteuerlogikeinheit 455 an Steuerleitung 426 gegeben. Synchron mit der hinteren oder nacheilenden Flanke des Impulses geht die Leitung 439 von einerlogischen Null auf einen logischen Eins-Pegel über. 110 Nanosekunden nach der hinteren Flanke des logischen Eins-Impulses auf Leitung 426 geht der D6-Ausgang von Einheit 420 von einem logischen Eins-Pegel auf einen logischen Null-Pegel über. Zu dieser Zeit leitet die Steuerlogikeinheit 27 eine Verfolgung eines ersten der durch die vorhergehenden Begrenzungsverfolgungen festgestellten Stopps ein. Am Ende jeder Stoppverfolgung liefert die logische Einheit 27 einen 110 Nanosekunden-logischen-Eins-Impuls an Leitung 424, die zum I3-Eingang von Einheit 420 führt. Beim Auftreten der hinteren Flanke des 110 Nanosekunden

logischen h'ins-Impulsos auf Leitung 424 geht der D6-Ausgang von Einheit 420 von einer loyischen Null auf einen logischen Eins-Pegel über. Gleichlaufend damit neht der D7-Ausgang von Einheit von einen\ logischen Eins-Pegel auf einen logischen Null-Pegel über, Wenn der verfolgte Stopp ein guter Stopp ist, wie dies durch die Rasterabtast-Steuerlogikeinheit 29 bestimmt ist, so wird der Start punkt des Stopps in die Merkmalsspeichereinheit 31 gespeichert.

Nach Vollendung des Speicherladevorgangs wird ein 110 Nanosekunden-logischer-Eins-Impuls durch die Logikeinheit 29 an die Lei tung 42 5 abgegeben, um anzuzeigen, daß der Ladevorgang vollendet ist. Der Impuls ist synchron mit dem an Leitung 4 38 angelegten logischen Null-Impuls. 110 Nanosekunden nach der hinteren Flanke des logischen Eins-Impulses auf Leitung 425 geht der D8-Ausgang von Einheit 420 von einem logischen Eins-Niveau auf ein logisches Null-Niveau über, um eine Verfolgung eines nächsten Vertikal stopps einzuleiten. Wenn jedoch keine weiteren Stopps festge stellt wurden, so liefert die Stoppsteuerlogikeinheit 455 einen 110 Nanosekunden-logischen-Eins-Impuls an Leitung 427. Infolgedessen geht der D8-Ausgang von Einheit 420 von einer logischen Null auf einen logischen Eins-Pegel über. Synchron damit gehen die D3- und D4-Ausgänge der Einheit 420 auf einen logischen Null-Pegel über. Ferner wird ein 110 Nanosekunden-logischer-Eins-Impuls an Leitung 441 gegeben, um das Ende einer Verfolgungsoperation anzuzeigen.

Während der vorausgegangenen Verfolgungsoperation geht der D9-Ausgang von Einheit 420 von einem logischen Eins-Pegel auf einen logischen Null-Pegel über, wenn drei Bedingungen erfüllt sind: Der D3-Ausgang der Einheit befindet sich auf einem logischen Eins-Pegel; der D4-Ausgang befindet sich auf einem logischen Null-Pegel; und der D6-Ausgang befindet sich auf einem logischen Null-Pegel. Während der Zeitperioden, wo sich der D9-Ausgang auf einem logischen Null-Pegel befindet, werden die Zeilen- und Spalten-Maxiina und -Minima in der •Zeilen/Spalten-Steuerlogikeinheit 28 bestinffiit.

809834/0518

275497?*--

Es sei nunmehr auf Fig. 20b Bezug genommen. Die Leitung 436 ist anfangs auf einem logischen Null-Pegel, um das Speichern von Stoppinformation in die Stopp-Speichervergleichslogikeinheit 457 zu gestatten. Wenn ein 110 Nanosekunden-logischer-Null-Impuis von der Vektorsteuerlogikeinheit 27 auf Leitung 458 empfangen wird, so liefert die Logikeinheit 456 einen Impuls an den RESC-Eingang von Logikeinheit 454, um einen in der Logikeinheit sich befindenden 4-Bit-Stoppzähler rückzusetzen. Nach dem Empfang eines 110 Nanosekunden-logischen-Null-Impulses von Logikeinheit 27 auf Leitung 459 wird ein Impuls an den D3-Ausgang von Logikeinheit 456 geliefert, um die Stoppspeichervergleichs-Logikeinheit 457 einzuschalten. Synchron mit dem Auftreten der Hinterflanke des Enable- oder Einschaltimpulses liefert die Logikeinheit 456 einen 110 Nanosekunden-logischen-Ei'is-Impuls an den ELnschalteingang der Logikeinheit 454,um den Stoppzähler weiterzuschalten. Die Ausgangsgröße des Stoppzählers wird an die 11- bis I4-Adresseneingänge der Lagikeinheit 457 angelegt. Somit wird während der Zeit, während welcher eine logische Null an den Einschalteingang von Logikeinheit 457 angelegt ist, der Zeilenzählerstand auf Kabel 48 und der Spaltzählerstand auf Kabel 50 in die Logikeinheit 457 an der durch Stoppzähler angegebenen Adresse eingeladen.

Jeder gültige festgestellte Stopp wird verfolgt. Nachdem die Stoppinformation in die Logikeinheit 457 eingeladen ist, wird eine vertikale Ordnung der Stopps eingeleitet. Im einzelnen geht die Leitung 436 auf ein logisches Null-Niveau über, um die 11- und I2-Eingänge von Logikeinheit 456 zu sperren. Nach Erzeugung eines 110 Nanosekunden-logischen-Null-Impulses auf Leitung 433 wird der Stoppzählerstand in einem der zwei zur Logikeinheit 454 gehörenden Speicher gespeichert. Die zwei Speicher der Logikeinheit 454 werden im folgenden als der Maximum- und der Minimum-Speicher bezeichnet, wobei jeder ein 4-Bit-Register ist.

Nach dem Auftreten der hinteren Flanke des logischen Null-Impulses auf Leitung 433 geht die Steuerleitung 4 39 von einem logischen Eins-Pegel auf einen logischen Null-Pegel über, um die Logikeinheit 455 einzuschalten. Nach einer Verzögerung von 110 Na-

309934/0518

BAD ORIGINAL

norifkunäcn legt die Logikeinheit 455 einen 110 Nunosekundenlog !.sciicn-Nul I- Impuls an den 13-L'iiKjang von Logikei.uhu i. t 454, um tier. ;" r opp Zählerstand in einem Speicher von Logi keinheit 454 zu spe:ehern. Ferner wird der logische Nu L 1-I.mpa Ls ebenfalls über Lt.-llung 453 an den ünablee ingang von Ausgabe-Steuerlogikeinheic 42 3 angelegt. Infolge davon werden die in Logikeinheit 4 1 7 jesr >.-.· i eher ten und durch den Stoppzähler anadressierten Zeilen- und Spa i ι tjn-Koordinaten über Kabel 446 bzw. 447 an das Ausgabedat eiikab'.: L 423a angelegt. Zudem legt die Logike innei t 423 110 Nanos. 'kund^n-logische-Null-impulse an die Steuer Leitungen 42 ib und 423c, um die Daten auf Kabel 423a in die Spalten- bzw. Zeilenzähler der Logikeinheit- 23 einzuladen. Synchron nut der hinteren Flanke des logischen ;'. ull-Inipulses, geliefert an Leitung 453, legt die Logikeinheit 455 einen 110 Nanosekunden-logLschon-lJina-Impuis an den I5-Eingang der Logikeinheit 456 an. Infolge davon schaltet die Logikeinheit 456 die Logikeinheit zum Weiterschalten des Stoppzahlers ein. Während der nächsten 110 Nanosekunden geht: die Steuerleitung 433 auf einen logischen Null-Pegel über. Daraufhin speichert die logische Einheit 454 den Stoppzählerstand plus 1 in den Maximumspeicher. Daraufhin werden die in der LogiKeinheit 457 gespeicherten Stopps vertikal geordnet.

Im einzelnen wird der Maximumspeicherzählerstand der Logikeinheit 454 mit dem laufenden Stoppzählerstand verglichen. Wenn der laufenden Stoppzählerstand kleiner ist als der Maximumspeicherzählerstand, so werden die entsprechenden in Logikeinheit 457 gespeicherten Stoppkoordinaten mit den Zeilen und Spaltenzählerständen auf Kabel 48 und 50 verglichen. Solange der Stoppzählerstand kleiner ist als der Maximumspeicherzählerstand, wird der Stoppzähler inkrementiert oder weitergeschaltet, um einen nächsten Speicherplatz der Logikeinheit 457 anzuadressieren. Jeder adressierte Speicherplatz der Logikeinheit 457 wird sodann mit dem Zeilenzählerstand auf Kabel 48 verglichen. Wenn die Zeilenkoordinate des adressierten Speicherplatzes kleiner ist als der Zeilenzählerstand auf Kabel 48, so wird der laufende Stoppzählerstand in den Minimumspeicher gespeichert. Zuder. wc-rder.

009834/0518

die Zeilen- und Spaltenkoordinaten der adressierten Stopp-Plätze der Logikeinheit 457 über Kabel 446 und 447 angelegt, um in die Zeilen- bzw. Spaltenzähler der Logikeinheit 28 gespeichert zu werden. Wenn die Zeilenkoordinate des Adressenstopp-Platzes oder der Adressenstopplage in Logikeinheit 457 kleinerist als der Zeilenzählerstand auf Kabel 48, so geht der D2-Ausgang von Logikeinheit 457 auf einen logischen Eins-Pegel über. Infolgedessen wird ein logischer Null-Impuls durch Logikeinheit 455 an Leitung 453 gelegt, um die Zeilen- und Spaltenkoordinaten des adressierten Stopp-Platzes in Logikeinheit 457 in Zeilen- und Spaltenzählern der Logikeinheit 28 zu speichern. Daraufhin liefert die Logikeinheit 455 einen logischen Eins-Impuls an den I5-Eingang der Logikeinheit 456, die infolgedessen einen logischen Eins-Impuls abgibt, um den Stoppzähler der Logikeinheit 4 54 weiterzuschalten. Ein nächster auftretender Stoppspeicherplatz der Logikeinheit 457 wird dadurch adressiert. Solange der Stoppzählerstand der Logikeinheit 454 kleiner ist als der Maximumspeicherzählerstand, setzt sich der zuvor beschriebene Prozess fort.

Wenn der Stoppzählerstand gleich oder größer als der Maximumspeicherzählerstand ist, so liefert die Logikeinheit 454 einen logischen Eins-Impuls an den 11-Eingang von Logikeinheit 455. Infolgedessen liefert die Logikeinheit 455 einen logischen Eins-Impuls an den I5-Eingang der Logikeinheit 456. Synchron damit gibt die Logikeinheit 456 einen logischen Null-Impuls an den RESC-Eingang von Logikeinheit 454, um den Stoppzähler rückzustellen. Der Wert im Minimumspeicher wird daraufhin mit dem Stoppzählerstand verglichen. Wenn der Minimumspeicherzählerstand und der laufenden Stoppzählerstand nicht äquivalent sind, so verbleibt der D2-Ausgang der Logikeinheit 454 auf einem logischen Null-Niveau. Die logische Einheit 455 liefert infolgedessen einen logischen Eins-Impuls an den I4-Eingang der Logikeinheit 456, um wiederum den Stoppzähler der Logikeinheit 454 weiterzuschalten. Der Stoppzähler wird fortlaufend weitergeschaltet, bis der Minimumspeicherzählerstand und der Stoppzählerstand äquivalent sind. Wenn eine Äquivalenz auftritt, so geht der D2-Ausgang von Logikeinheit 454 auf einen logischen Eins-Pegel über. Die Logik-

"BG3834/0518

27b4972

einheit ■}■.■■; lieferi dann einen 1 ■■:;<: ΐΰ>.:'·\·. ι; p Eingang ν ι Speich* ι e i > >uerlog j ke ι nnr i * ■!'.■!., dii- ihrerseits einen logisch-··: "Ju 11 -Impu i s ,in den L'nrjb ] cc-i η·;.υ- ι von [,■ -j i keinheit 457 liefert, iv-nn die Leitung 4 39 sich auf einem logischen Null-Impuls befinde'., wenn die Log j keinhei t; 4 57 oi ng - -s ehalt e t wird, so wird eine Ionische Eins in die Bi t-5-Γ o_:; i L j . ;n des adressierten Stopp-Platzes der Logikei ühei L 457 gespeichert.. Dor Startpunkt für eine Stoppvcr : ■"■■> !gang ist: dadurch markiert, ursd die Log ikeinhei t 455 ist durch eine logische Null siyr.alsi ert , die an dem D1-Ausgang von Logikeinheit 45 7 auftritt.

Gleichlaufend mit der Markierung des Startpunktes geht der D2-Ausgang von Logikeinheit 455 auf ein logisches Eins-Niveau über, um der Logikeinheit 420 zu signalisieren, daß der adressierte Stopp in Logikeinheit 457 vertikal geordnet ist und daß die Zeilen- und Spaltenkoordinaten für diesen Stopp in die Zeilen- und Spaltenzähler der Logikeinheit 28 eingespeichert sind. Der adressierte Stopp kann somit verfolgt werden, und zwar beginnend mit dem durch die Zeilen- und Spaltenzähler der Logikeinheit 28 angegebenen Startpunkt . Jeder in der Logikeinheit 457 gespeicherte Stopp wird vertilal geordnet und in gleicher Weise verfolgt.

Wenn jeder Stopp-Platz adressiert ist, wird der D1-Ausgang von Logikeinheit 457 durch die Logikeinheit 455 abgefühlt, um einen logischen Null-Pegel abzufühlen, der anzeigt, daß der adressierte Stopp vertikal geordnet und verfolgt ist, wie zuvor beschrieben. Während der vertikalen Ordnung und Verfolgung der Stopps wird der Stoppzählerstand decodiert, um einen Stoppzählerstand gleich 0 festzustellen, wie dies durch ein logisches Eins-Niveau auf Leitung 429 angezeigt wird. Der Rasterabtast-Logikeinheit 29 und der Einheit 420 wird dadurch signalisiert, daß keine weiteren Stopps während der Begrenzungsverfolgung des Zeichenbildes in den Speicherebeneneinheiten 33-35 angetroffen wurden.

Nach dem Auftreten eines 110 Nanosekunden-logischen-Eins-Impulses auf Leitung 465 der Fig. 20c von Vektorsteuerlogikeinheit 27

809834/0518

2VB4972

Liefert die Logikeinheit 27 Vektorinformation an die Leitungen von Kabel 54. Nach Einleitung einer Begrenzungsverfolgung liefert die Steuereinheit 420 einen logischen Null-Impuls an die Leitung -132, um das G-Bi t-Register der Vektorvergleichs-Logike inheit zu löschen. Die Schieberegister 463, die Stoppdifferenz und Wendepunktzähler der Einheit 464 und die Wendepunktspeichereinheit 461 werden ebenfalls rückgesetzt. Ferner wird ein Flip-Flop in der Logikeinheit 462 gesetzt, um das Vorhandensein einer Vektorquantität auf Kabel 54 anzuzeigen, welche den Differenvektorwert auf Kabel 443 übersteigt.

Wenn jeder Begrenzungspunkt während einer Verfolgung angetroffen wird, so liefert die Logikeinheit 27 einen Vektorstrobe an Leitung 465, die zum I3-Eingang von Logikeinheit 462 führt. Der Vektorstrobe wird für 110 Nanosekunden in der Logikf'inheit 462 gepuffert. Wahrend der Puf ferverzöcjerungsperiode wird der durch ■ lie Binär Le i t unien von Kabel 54 repräsentierte Vektorwert mit einem in dem b-Bit-Register von Vektorvergleichslogikeinheit gespeicherte:! Vektorwert verglichen. Wenn die zwei Werte sicn unterscheiden, so geht der D2-Ausgang von Logikeinheit 460 auf in logisches Null-Niveau über und der gepufferte Vektorstrobe auf Leitung 4b^r> wird an den Ladeeingang von Logikeinheit 460 ausgegeben. Der Vektorwert auf Kabel 64 wird in :las 6-Bitkegister der Logikeinheit 460 eingeladen. Es sei bemerkt, daß keine Neigunqsmerkmalfeststellung erfolgt, wenn nicht ein Differenzvektorzustand auftritt.

Beim Auftreten jedes Vektorstrobes auf Leitung 465 nach Voreinstellung des Systems wie oben beschrieben wird die in dem 6-Bit-Register der Logikeinheit 460 gespeicherte Information mit dem durch Kabel 54 geführten Vektorwert verglichen. Solange die zwei Werte gleich sind, verbleibt der D2-Ausgang von Logik einheit 460 auf einem logischen Null-Niveau und keine weitere Aktion erfolgt. Wenn der Vektorwert auf Kabel 54 größer ist als der Vektorwert gespeichert in Logikeinheit 460, so geht der D3-Ausgang der Logikeinheit auf einen logischen Eins-Pegel über. Wenn der Vektorwert auf Kabel 54 kleiner ist als der im Register der Logikeinheit 460 gespeicherte Vektorwert, so geht der D4-Ausgang von Logikeinheit 460 auf ein logisches Lins-Niveau über.

809834/0518 BAD ORIGINAL

I ί ''-· -g< iLiiiiicn liefert dii, Logikeinheit 4 ί > 2 · inen logis.-non NuJl-I: ■ ι; > :-i i s an dun Ladeeingarig von Logikeinheit 4f.o, um den Vektorw-ii ..; u:' Kabel 54 in das 6-Bit-Register der Einheit 4 t>i > einzuladen. Synchron damit geht.· der D2-Ausgang dor Log ι keiniie i t 462 as: cine logische Null, .πι den 3-Bi t-Spe ι eher 4(;1 mit den 11-bi'j I 'i- ■':', ingangsgrößen zu laden. Nach dein Auftreten der hinteren Fi.iiiK·.! des 110 Nanosekup-aon-logischen-Nul i-Impu i ses vgiü Ladeeinge-ig di..-r Logikeinheit 4Go wird größer als Fi i !.--Flop der Logikein.'iu-it 4 6 J rückgesetzt, am einen abnehmenden Beg renzuu-.jsne iguiujs züj'ianu anzuzeigen. Zudei:; wird ein Wendepunk t-F 1 Ip-Flot.· in Log i k e L :i,ie 11: 462 gesetzt.

D:..· .:u'.;'i" beschrieben..· -:-üration wird forty'¹S^ t: ..t, .-.^re;,;: UriLci.-s·.·!; ::.·::■.: zwischen dem Vek. torwer t auf Kabel 54 und dem V-l.torwert , cj :_■ ι. 11 - f: -1 ■ f. an Kabel 44 5, L'es tgestell. t werden. F^-Lner wird dann, w<. ;;;i _t Li! eine Vek tord ι f i\: ren ζ eine '/ektoräqui va L enz od-r eine in d-..-r .| Leichen Riclitune wi·,· die zuvor festgestellte V-kfijrdiffurenii ansteigende oder abnehmende Vektordiff« enz folgt., ein W _;,;!depu'':k t angezeigt. Wi ;- r> auf die Wendepunkt f ο Lge eiruj Vektor-(Ii ι"-·, i-'.-.iz L-jlgt, die u- i ;v ■ i·· igungs veränderung in entgegenges izL;:i: :U::htuii(j anzt.-icft. i··.) wird der Vektorwert auf Kabel 54 in Su-; i lu-ie ι nhei t 4t> 1 - j- sp·¹ i eher c - Wenn Wendepunktfolgen nicht au f\: ι nand«.· ν f ο Lgond aa f t r>.: ten , so wird der Differenzvektorwert, cie spei C₁! ort in Speichere mhei t 461, in Schieberegister 46j gespeichert, Die Log ike i nii: ■ 11: 462 liefert einen Clockimpuls an Schieberegister 46 3, und einen logischen Eins-Impuls an den EN3-Eingang von Logikeinheit 464, um den Wendepunkt zähler darinnen weiterzuschalten.

Beim Auftreten jedes Differenzvektorstrobes am D1-Ausgang der Logikeinheit 462 werden die 14- und I5-Eingänge zur Logikeinheit abgefühlt. Wenn sich der 14-L'ingang auf einem logischen Eins-Pegel befindet und der I5-Eingang auf einem logischen Null-Pegel ist, so liefert die Logikeinheit 462 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 468, um vom Kabel 36 geführte Merkmalsinformation in die Merkmalsspeichereinheit 31 einzuladen. Der logischen Null-Impuls wird 110 Nanosekunden gepuf-

809834/0518

BAD ORIGINAL

fert und an Leitung 452 geliefert, die die Ausgabesteuerlogikeinheit 423 zur Differenzvektorinformation, geführt von Kabel 443, auswählt. Dadurch wird die Differenzvektorinformation auf Kabel 36 übertragen zum Laden in Merkmalsspeichereinheit 31. Zudem geht der D3-Ausgang von Logikeinheit 462 auf einen logischen Eins-Pegel über, um den Stoppdifferenzzähler der Logikeinheit 464 weiterzuschalten. Es sei bemerkt, daß ein einzelner 4-Bit-Zähler sowohl als Stoppzähler als auch als ein Differenzvektorzähler in Logikeinheit 464 verwendet werden kann, da die darinnen gespeicherte Information nicht gleichzeitig als Stopp- und Vektorinformation verwendet wird.

Zusammenfassend kann man sagen, daß beim Auftreten eines logischen Eins-Vektorstrobes auf Leitung 465 die vom Kabel 443 geführte Information mit der Information auf Kabel 54 verglichen wird. Wenn der D2-Ausgang der Logikeinheit 460 auf einen logischen Eins-Pegel übergeht, so tritt keine weitere Wirkung auf. Wenn jedoch ein Unterschied zwischen den Vektorwerten auf den Kabel 443 und 54 festgestellt wird, so geht entweder der D4- oder der D3-Ausgang der Logikeinheit 460 auf einen logischen Eins-Pegel über. Wenn die Information auf Kabel 54 größer ist als die von Kabel 443 geführte, so wird ein größer als Flip-Flop in Logikeinheit 462 gesetzt. Wenn jedoch die Information auf Kabel 54 kleiner ist als die vom Kabel 44 3 geführte, so wird das Flip-Flop rückgesetzt. Infolge der Feststellung einer Vektordifferenz geht der D1-Ausgang der Logikeinheit 462 auf einen logischen Null-Pegel über, um die Information auf Kabel 54 in ein 6-Bit-Register in Logikeinheit 460 einzuladen. Danach wird jedesmal dann, wenn ein Vektorstrobe auf Leitung 465 auftritt, die Vektorinformation auf Kabel 54 mit der vom Kabel 443 geführten verglichen. Jedesmal dann, wenn eine Vektordifferenz auftritt, wird der Vektorwert auf Kabel 54 in Logikeinheit 460 gespeichert.

Wenn zwei aufeinanderfolgende Vektordifferenzen auftreten, kann ein Wendepunkt angezeigt werden. Wenn eine Vektordifferenz auftritt, bei der Vektorwert auf Kabel 54 größer ist als der Vektor-

009834/0516

BAOORlQtNAL

JAMJDIRO ΘΑ8—

-XS-

wert auf Kabel 443, und danach eine Vektordifferenz festgestellt wird, bei der der Vektorwert auf Kabel 54 kleiner ist als der Vektorwert auf Kabel 443, so wird ein Wendepunkt angezeigt. Zu dieser Zeit wird der Vektorwert auf Kabel 54 in den Wendepunktspeicher 461 eingespeichert. Wenn bei einem nächst darauffolgenden Vektorstrobe der Vektorwert auf Kabel 54 kleiner ist als der Vektorwert auf Kabel 443, so wird der Inhalt der Wendepunktspeichereinheit 461 in das Schieberegister 463 geladen. Ein Wendepunkt kann auch dann angezeigt werden, wenn eine kleiner als Vektordifferenz auftritt, die unmittelbar gefolgt wird von einer größer als Vektordifferenz. In diesem Fall wird der Wert auf Kabel 54 in den Wendepunktspeicher 461 eingespeichert. Wenn eine größer als Vektordifferenz unmittelbar danach festgestellt wird, so werden die Inhalte des Wendepunktspeichers wiederum in das Schieberegister 463 eingespeichert. Somit wird in den Wendepunktspeicher 461 keine Information eingespeichert, wenn nicht zwei aufeinanderfolgende Vektordifferenzen auftreten. Im einzelnen muß einer größer als Differenz eine kleiner als Differenz folgen, oder einer kleiner als Differenz muß eine größer als Differenz folgen. Zudem müssen für die Einspeicherung eines Wendepunktes in das Schieberegister 46 3 drei aufeinanderfolgende Vektordifferenzen auftreten, und zwar mit keinen dazwischen liegenden Äquivalenzen. Das heißt, auf eine größer als Differenz kann eine kleiner als Differenz folgen, die ihrerseits von einer weiteren kleiner als Differenz gefolgt ist. Zudem kann auf eine kleiner als Differenz eine größer als Differenz folgen, die ihrerseits von einer zweiten größer als Differenz gefolgt ist.

Das Schieberegister 463 ist ein 15-Bit-Register, wie zuvor beschrieben. Jeder im Schieberegister gespeicherten Wendepunkte ist durch jeweils 3 Bits repräsentiert. Auf diese Weise kann das Schieberegister ein Maximum von fünf Wendepunkten enthalten. Am Ende der Begrenzungsverfolgung sind daher die letzten fünf während der Begrenzungsverfolgung angetroffenen Wendepunkte im Schieberegister gespeichert.

809834/0518

Während einer dritten BegrenzungsverfOlgungsoperation, in der jeder zuvor festgestellten Stopps verfolgt wird, befindet sich die Leitung 436 auf einem logischen Eins-Niveau. Nach Vollendung einer Stoppverfolgung erscheint ein logisches Eins-Signal am I7-Eingang der Logikeinheit 462. Synchron damit zeigt eine logische Eins auf Leitung 467 an, daß der verfolgte Stopp ein guter Stopp ist. Infolgedessen wird ein logischer Eins-Impuls an den EN2-Eingang von Logikeinheit 464 abgegeben, um den Stoppdifferenzzähler weiterzuschalten. Da sich die Leitung 434 auf einem logischen Eins-Niveau während der ersten und dritten Begrenzungsverfolgungen befindet, werden die Stoppdifferenz- und Wendepunktzähler nur während der ersten und dritten Begrenzungsverfolgungen eingeschaltet.

Fig. 21 zeigt ein funktionelles Blockdiagramm der Vektorsteuerlogikeinheit 27 der Fig. 10.

Der 11-Eingang einer Vektoreinschalt-Logikeinheit (VECTOR ENABLE LOGIC) 540 ist mit einer Steuerleitung 437 verbunden, die zum D6-Ausgang der Begrenzungsverfolgungs-Logiksteuereinheit 420 der Fig. 20a führt. Der I2-Eingang der Logikeinheit 540 steht mit Steuerleitung 4 34 in Verbindung, die zum D3-Ausgang von Logikeinheit 420 führt, und der I3-Eingang der Logikeinheit 540 ist mit Steuerleitung 435 verbunden, die zum D4-Ausgang von Logikeinheit 420 führt. Der Di-Ausgang von Logikeinheit 540 ist mit dem I5-Eingang einer Begrenzungsverfolgungs-Beendigungslogikeinheit (BOUNDARY TRACE TERMINATION LOGIC) 541 verbunden, und der D2-Ausgang der Logikeinheit 540 steht mit einer Steuerleitung 542 und dem I6-Eingang der Logikeinheit 541 in Verbindung. Der D3-Ausgang von Logikeinheit 540 ist mit der Steuerleitung 543 verbunden, und der D4-Ausgang ist mit einer Steuerleitung 544 verbunden. Der D5-Ausgang von Logikeinheit 540 liegt an dem RES-Rückstelleingang einer Vektorsteuerlogikeinheit (VECTOR CONTROL LOGIC) 545, an einer Steuerleitung 546 und an dem RES-Eingang von

009834/0518

- 92 -

Logikeinheit 541. Der D6-Ausgang von Logikeinheit 540 ist mit dem L3-Eingang von Logikeinheit 541 verbunden, und der D7-Ausgang von Logikeinheit 540 ist mit dem I2-Eingang von Logikeinheit 545 verbunden. Der D8-Ausgang von Logikeinheit 540 liegt am EN-Enableeingang von Logikeinheit 545.

Der 12-Eingang der Logikeinheit 541 ist mit Steuerleitung 434 verbunden, und der 11-Eingang zur Logikeinheit steht mit Steuerleitung 435 in Verbindung. Der I7-Eingang zur Logikeinheit 541 ist mit Steuerleitung 180 verbunden, die zum Ausgang von UND-Logikeinheit 176 der Fig. 14d führt. Der I8-Eingang zur Logikeinheit 541 ist mit einer Steuerleitung 547 verbunden. Der HO-Eingang zur Logikeinheit 541 liegt an einer Steuerleitung 549, und der 111-Eingang zur Logikeinheit ist mit einer STeuerleitung 550 verbunden. Der 113-Eingang zur Logikeinheit 541 ist mit einer Steuerleitung 552 verbunden, und der 115-Eingang zur Logikeinheit ist mit dem D6-Ausgang der Logikeinheit 545 und einer Steuerleitung 554 verbunden. Der 116-Eingang zur Logikeinheit 541 ist mit dem D11-Ausgang der Logikeinheit 545 und mit einer STeuerleitung 555 verbunden, und der 117-Eingang zur Logikeinheit 541 ist mit dem D12-Ausgang von Logikeinheit 545 und einer Steuerleitung 556 verbunden. Der 118-Eingang zur Logikeinheit 541 ist mit dem D8-Ausgang der Logikeinheit 545 und mit Leitung 56 4 verbunden.

Die D1- und D3-Ausgänge der Logikeinheit 541 sind mit den 14- bzw. I6-Eingängen der Logikeinheit 545 verbunden. Der D4-Ausgang der Logikeinheit 541 ist mit Steuerleitung 467 verbunden, die zum I8-Eingang von Wendepunktsteuerlogikeinheit 462 der Fig. 24c führt. Der D5-Ausgang von Logikeinheit 541 ist mit Steuerleitung 424 verbunden, die zum I3-Eingang von Begrenzungsverfolgungs-Logikeinheit 420 der Fig. 20a führt. Der D6-Ausgang von Logikeinheit 541 ist mit Steuerleitung 170 verbunden, die zum I6-Eingang von XY-Steuerlogikeinheit 162 der Fig. 14b führt.

Der I7-Eingang zur Logikeinheit 545 steht mit einer Steuerleitung 557 in Verbindung, und der I9-Eingang zur Logikeinheit ist mit einer Steuerleitung 568 verbunden. Der Di-Ausgang von

809834/0518

Logikeinheit 545 steht mit einer Steuerleitung 558 in Verbindung, und der D2-Ausgang der Logikeinheit ist mit einer Steuerleitung 559 verbunden. Der D3-Ausgang von Logikeinheit 545 ist mit einer Steuerleitung 560 verbunden, und der D4-Ausgang der Logikeinheit ist mit einer Steuerleitung 561 verbunden. Der D5-Ausgang der Logikeinheit steht mit einer Steuerleitung 562 in Verbindung, und der D7-Ausgang der Logikeinheit ist mit einer Steuerleitung 563 verbunden. Der D9-Ausgang der Logikeinheit 545 ist mit einer Steuerleitung 565 verbunden, und der D10-Ausgang der Logikeinheit ist mit einer Steuerleitung 566 verbunden. Der D13-Ausgang der Logikeinheit 545 ist mit einer Steuerleitung 567 verbunden, und der D14-Ausgang der Logikeinheit steht mit einer Steuerleitung 569 in Verbindung.

Eine FPLA-Einheit 570 (FIELD PROGRAMABLE LOGICAL ARRAY = feldprogrammierbare logische Anordnung) empfängt Daten von Speicherebeneneinheit 34 über Kabel 52 und Speicherebenen 33 und 35 über Kabel 55. Zudem ist der 11-Eingang der Einheit 570 mit Steuerleitungen 558 verbunden, und der I2-Eingang steht mit Steuerleitung 559 in Verbindung. Der I3-Eingang zur Einheit 570 liegt an Steuerleitung 562, und der LD2-Eingang steht mit Steuerleitung 556 in Verbindung. Der I4-Eingang zur Einheit 570 steht mit Steuerleitung 563 und mit dem Π-Eingang eines 4-Bit-Aufwärts/Abwärts-Schieberegisters 571 in Verbindung. Der LD1-Eingang zur Einheit 570 ist mit dem Rückstelleingang von Register 571 und mit Steuerleitung 546 verbunden. Der I5-Eingang zur Einheit 570 ist mit dem D1-Ausgang des Registers 571 und mit STeuerleitung 175 verbunden, welch letztere zum 111-Eingang von XY-Steuerlogikeinheit 162 der Fig. 14b führt. Der IS-Eingang zur Einheit 570 steht mit dem D2-Ausgang von Register 571 und mit Steuerleitung 174 in Verbindung, die zum HO-Eingang von Logikeinheit 162 führt.

Der 8-Bit-DOUT-Ausgang von Einheit 570 liegt am PROM (programmierbares ROM) 572. Der D1-Ausgang von Einheit 570 ist mit dem I3-Eingang einer Schreibspeichersteuerlogikeinheit 573 verbunden.

009834/0518

Die D2- bis D5-Ausgänge der Einheit 570 sind mit jeweils den 11-bis I4-Eingängen einer Zeilen/Spalten-Zählersteuerlogikeinheit 574 verbunden. Die D2- und D3-Ausgänge der Einheit 570 sind auch mit den 11- bzw. I2-Eingängen der Logikeinheit 573 verbunden. Die D6- bis D9-Ausgänge der Einheit 570 sind mit jeweils den 16- bis I9-Eingängen des Schieberegisters 571 verbunden. Der D10-Ausgang der Einheit 570 ist mit der Steuerleitung 568 verbunden.

Der I2-Eingang zum Schieberegister 571 ist mit Steuerleitung 564 verbunden, und der I3-Eingang ist mit Steuerleitung 567 verbunden. Der I4-Eingang zum Schieberegister 571 steht mit Steuerleitung 560 in Verbindung, und der D3-Ausgang des Schieberegisters 571 ist mit dem I4-Eingang von Logikeinheit 573 verbunden.

Der D1-Ausgang von PROM 572 ist mit Steuerleitung 552 verbunden, und der D2-Ausgang des PROM ist mit Steuerleitung 577 verbunden. Der D4-Ausgang des PROM 572 ist mit Steuerleitung 550 verbunden.

Der I5-Eingang zur Logikeinheit 574 ist mit Steuerleitung 563 verbunden, und der 16-Eingang steht mit der Steuerleitung 569 in Verbindung. Der I7-Eingang zur Logikeinheit 574 ist mit Steuerleitung 567 und mit dem I8-Eingang der Logikeinheit 573 verbunden.

Der I7-Eingang zur Logikeinheit 573 ist mit einer Steuerleitung 577 verbunden, die zum D1-Ausgang von Begrenzungsverfolgungs-Beendigungslogikeinheit 541 führt. Der I9-Eingang zur Logikeinheit 573 ist mit Steuerleitung 566 verbunden. Der 111-Eingang zur Logikeinheit 573 steht mit Steuerleitung 556 in Verbindung/ und der 112-Eingang zur Logikeinheit ist mit Steuerleitung 560 verbunden. Der 113-Eingang zur Logikeinheit 573 ist mit Steuerleitung 561 verbunden, und der 114-Eingang ist mit Steuerleitung 565 verbunden. Der 115-Eingang zur Logikeinheit 573 ist mit Steuerleitung 547 verbunden, und der 116-Eingang ist mit Steuerleitung 554 verbunden. Der I17-Eingang zur Einheit 573 ist mit Steuerleitung 4 34 verbunden.

-VS-

Der D1-Ausgang der Logikeinheit 573 ist mit Steuerleitung 146 verbunden, die zum D3-Ausgang von Schreibsteuerlogikeinheit 141 der Fig. 14a führt, und der D2-Ausgang der Logikeinheit steht mit Steuerleitung 147 in Verbindung, die zum D4-Ausgang der Logikeinheit 141 führt. Der D3-Ausgang der Logikeinheit 573 ist mit der Steuerleitung 156a verbunden, die zum SEL2-Eingang von Addierer-Selektor 156 der Fig. 14b führt. Der D4-Ausgang der Logikeinheit 573 ist mit Steuerleitung 549 verbunden, und der D6-Ausgang der Logikeinheit ist mit Steuerleitung 459 verbunden, die zum I4-Eingang der Begrenzungssuch- und Stoppsteuerlogikeinheit 30 der Fig. 10 führt.

Die 11- bis I3-Eingänge eines Addierers (ADDER) 582 - vgl. Fig. 21c sind über Steuerleitungen 583-585 mit jeweils den D2- bis D4-Ausgängen der FPLA-Einheit 570 verbunden. Der 5-Bit-Ausgang des Addierers 582 liegt am IN-Eingang eines 5-Bit-Registers 586. Der IN-Eingang zum Addierer ist über ein 5-Bit-Datenkabel 587 mit dem Ausgang des Registers 586 verbunden, mit dem Eingang eines Akkumulators 588 und mit dem 11-Eingang eines Addierers 589.

Der RES-Rückstelleingang zum Register 586 ist mit dem RES-Eingang von Akkumulator 588 und mit Steuerleitung 544 verbunden. Der Clockeingang zum Register 586 steht mit dem D1-Ausgang einer Vektorstrobe-Steuerlogikeinheit 590 (VECTOR STROBE CONTROL LOGIC) in Verbindung.

Der Takt- oder Clockeingang zum Akkumulator 588 ist mit dem D2-Ausgang von Logikeinheit 590 verbunden, und der 5-Bit-Ausgang des Akkumulators liegt an dem 11-Eingang einer Vektordifferenzlogikeinheit 591. Der I2-Eingang zur Logikeinheit 591 ist mit dem Ausgang von Addierer 589 verbunden, und der Ausgang von Logikeinheit 591 liegt am Eingang eines 8-Bit-Registers 592. Der RES-Eingang zum Register 592 ist mit Steuerleitung 544 verbunden, und der Clockeingang zum Register ist mit dem D2-Ausgang der Logikeinheit 590 verbunden. Der 8-Bit-DOUT-Ausgang von Register 592 ist mit dem I2-Eingang des Addierers 589 und mit dem IN-Eingang einer Ganzzahl-Steuerlogikeinheit 593 verbunden. Der Ausgang der Logikeinheit 593 liegt am Kabel 54 der Fig. 10, welches

009834/0518

zum VEC-Eingang der Begrenzungsverfolgungs- und Stoppsteuerlogikeinheit 30 führt.

Der EN-Enableeingang zur Logikeinheit 590 ist mit Steuerleitung 542 verbunden, und der I2-Eingang zur Logikeinheit liegt an Steuerleitung 556. Der I3-Eingang zur Logikeinheit 590 ist mit Steuerleitung 555 verbunden, und der I4-Eingang liegt an Steuerleitung 547. Der D3-Ausgang der Logikeinheit 590 liegt an Steuerleitung 465, die zum I3-Eingang von Wendepunktsteuerlogikeinheit 462 der Fig. 20c führt.

Im Betrieb geht die Steuerleitung 437 auf einen logischen Null-Pegel zur Einleitung einer Begrenzungsverfolgungsoperation über. Die Logikeinheit 540 fühlt daraufhin die Steuerleitung 434 ab. Wenn sich die Steuerleitung 434 auf einem logischen Eins-Niveau befindet, so liefert die Logikeinheit 540 110 Nanosekunden logische Null-Impulse an Leitungen 543, 544 und 546. Die Logikeinheiten 541 und 545, Schieberegister 571, Steuereinheit 570, Register 586 und 592 und Akkumulator 588 werden dadurch rückgestellt. Nach einer Verzögerung von 110 Nanosekunden liefert die Logikeinheit 540 einen 110 Nanosekunden-logischen-Null-Impuls an den I5-Eingang von Logikeinheit 541. Infolgedessen liefert die Logikeinheit 541 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 110, die zum I6-Eingang von XY-Steuerlogikeinheit 162 der Fig. 14b führt.

Ansprechend auf das Rückstell- oder Rücksetzsignal auf Leitung 546 speichert die FPLA-Logiksteuereinheit 570 eine 3x3 Bit-Speichermatrix, geliefert von Speicherebeneneinheiten 33-35, über Kabel 52 und 55. Die Speichermatrix wird in einem Anordnungsregister in der Einheit 570 gespeichert, was im folgenden noch beschrieben wird. Zudem wird das Schieberegister 571 zur Anzeige einer Seite 4 rückgesetzt.

Nach einer Verzögerung von 110 Nanosekunden darauffolgend auf den übergang der Leitung 4 37 auf ein logisches Null-Niveau liefert die Logikeinheit 540 einen 110 Nanosekunden-logischen-

809834/051 8

Null-Impuls an den Enableeingang der Logikeinheit 545. Infolge des Enablesignals gehen die D1- und D2-Ausgänge der Logikeinheit 545 auf ein logisches Null-Niveau über, um Zugriff zum 3x3 Bit-Speichermosaik im Anordnungsregister der Einheit 570 zu erhalten. Die Einheit 570 wendet daraufhin die Formel Q1 auf das 3x3 Bit-Speichermosaik an. Wenn einem der in den Fig. 5a-5k, 5m, 5n und 5p-5r gezeigten Mustern Genüge getan ist, so liefert die Einheit 570 einen 220 Nanosekunden-logischen-Null-Impuls an den 11-Eingang der Zeilen/Spalten-Zählersteuerlogikeinheit 574 und an den 11-Eingang der Schreibspeichersteuerlogikeinheit 573. Wenn ferner einem der in den Fig. 6a-6d gezeigten Muster Genüge getan ist, so liefert die Einheit 570 einen 220 Nanosekunden-logischen-Null-Impuls an den I2-Eingang der Logikeinheit 574 und an den I2-Eingang der logischen Einheit 573.

Die Signale auf den Leitungen 558 und 559 werden durch die Logikeinheit 545 codiert, um den logischen Zustand der Operation anzugeben. Wenn beispielsweise beide Leitungen sich auf einem logischen Null-Pegel befinden, so wird eine logische Zustands-Null-Operation dann angezeigt, wenn der D6-Ausgang der Logikeinheit 545 auf ein logisches Null-Niveau übergeht. Wenn sich die Leitung 558 auf einem logischen Eins-Pegel befindet, wenn Leitung 559 auf einem logischen Null-Pegel ist, so geht der D3-Ausgang der logischen Einheit 545 auf einen logischen Eins-Pegel über, um eine logische Zustand-Eins-Operation anzuzeigen. Wenn sich jedoch die Steuerleitung 558 bei auf einem logischen Eins-Pegel befindlicher Steuerleitung 559 auf einem logischen Null-Pegel befindet, so geht der D4-Ausgang der Logikeinheit 545 auf einen logischen Null-Pegel über, um eine logische Zustand-Zwei-Operation anzuzeigen. Wenn sich ferner beide Leitungen 558 und 559 auf einem logischen Eins-Niveau befinden, so geht der D5-Ausgang der Logikeinheit 545 auf einen logischen Null-Pegel über, um eine logische Zustand-Drei-Operation anzuzeigen.

Während einer logischen Zustand-Nu11-Operation werden die zuvor beschriebenen Begrenzungspunkt- und Stoppverdünnungsregeln ange-

.»0**3470518

rscherf-NulT-Im-

wandt. Nach Empfang eines 110 Nanosekunden-log pulses auf Leitung 554 fühlt die Schreibspeichersteuerlogikeinheit 573 ihre 11- und I2-Eingänge ab. Wenn eine Begrenzungspunktverdünnungsbedingung erfüllt wurde, aber eine Stoppverdünnungsbedingung nicht erfüllt wurde, und wenn der 115-Eingang zur Logikeinheit 57 3 sich auf einem logischen Eins-Niveau befindet, um anzuzeigen, daß ein Zeichenstück von einer Größer größer als oder gleich 4 Speicherzellen vorliegt, so geht der D4-Ausgang der Logikeinheit auf einen logischen Null-Pegel über. Für den Fall, daß sich die 12- und 117-Eingänge der Logikeinheit 573 jeweils auf einem logischen Null-Niveau befinden, liefert die Logikeinheit 573 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 559, und zwar synchron mit dem Impuls auf Leitung 554. Infolge des Impulses auf Leitung 459 speichert die Begrenzungsverfolgungs- und Stoppsteuerlogikeinheit 30 Stoppkoordinaten und schaltet den Gut-Stopp-Zähler weiter. Die logische Zustand-Null-Operation der Vektorsteuerlogikeinheit 27 ist dadurch vollendet.

Die Logikeinheit 54 5 tritt daraufhin in eine Logik-Zustands-Eins-Bedingung durch Anheben des D1-Ausgangs der Logikeinheit auf einen logischen Eins-Pegel. Synchron damit geht der D3-Ausgang der Logikeinheit 545 auf einen logischen Eins-Pegel über. Während des logischen Zustands Eins wird der D4-Ausgang der Schreibspeichers teuerlogikeinheit 573 ausgewertet. Wenn sich die Leitung 549 auf einem logischen Null-Niveau befindet, so liefert die Logikeinheit 573 einen 220 Nanosekunden logischen Null-Impuls an Leitung 156a, der synchron mit dem auf Leitung 560 erscheindenden logischen Eins-Impuls ist. Während der letzten 110 Nanosekunden des 220 Nanosekunden-Impulses auf Leitung 156a gibt die Logikeinheit 573 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 146.

Infolge der Signale auf Leitungen 146 und 156a wird eine Speicherzelle, welche die Verdünnungsbedingung erfüllt hat, aus den Speicherebeneneinheiten 33-35 weggelassen. Die Schreibspeichersteuerlogikeinheit 573 fühlt zudem deren 13- und I4-Eingänge während der letzten 110 Nanosekunden des Impulses auf Leitung 156a ab. Wenn der D1-Ausgang der Einheit 570 und der D3-Ausgang

809-8347.0518

des Schieberegisters 571 jeweils auf einem logischen Eins-Pegel sich befinden, so wird das Auftreten einer Markierungsbedingung angezeigt. Infolgedessen liefert die Logikeinheit 57 3 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 147, um den Markierungszustand in Markierungsspeichereinheit 32 zu speichern.

Im Falle, daß sich die Leitung 549 auf einem logischen Eins-Pegel befindet, wenn die Vektorsteuerlogikeinheit 27 in den logischen Zustand Eins eintritt, so fühlt die Logikeinheit 573 ihre 13- und I4-Eingänge ab, um einen Markierungszustand festzustellen und zu speichern. Keine weitere Aktivität tritt während der logischen Zustand-Eins-Operation auf.

Nach Vollendung der Logik-Zustand-Eins-Operation tritt die Vektorsteuerlogikeinheit 27 in einen logischen Zwei-Zustand ein. Der D1-Ausgang der Logikeinheit 545 geht auf ein logisches Null-Niveau über, und der D2-Ausgang geht auf ein logisches Eins-Niveau über. Synchron damit geht der D4-Ausgang der Logikeinheit 545 auf ein logisches Null-Niveau über. Wenn die Leitung 549 sich auf einem logischen Null-Pegel im Logik-Zustand-Zwei befindet, so liefert die Logikeinheit 573 einen 220 Nanosekundenlogischen-Null-Impuls an Leitung 156a. Während der Logik-Zustand-Zwei -Operation steuert die Steuereinheit 570 die Operation der Zeilen- und Spaltenzähler der Logikeinheit 28 der Fig. 10 durch Ingangsetzung von Begrenzungsbewegungen, welche den Gleichungen Q2-Q9 genügen.

Während der durch die letzte Hälfte des Impulses auf Leitung 561 definierten 110 Nanosekunden-Periode fühlt die Logikeinheit 574 den D2-Ausgang der Einheit 570 ab. Wenn sich der D2-Ausgang auf einem logischen Null-Niveau befindet, so liefert die Logikeinheit 574 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 159, um den Zeilenzähler 151 der Fig. 14b weiterzuschalten. Wenn sich der D3-Ausgang der Einheit 570 auf einem logischen Null-Niveau befindet, so liefert die Logikeinheit 574 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 161, um den Spaltenzähler 163 der Fig. 14b herunterzuschalten. Wenn der D4-Ausgang der Einheit 570 sich auf einem logischen Null-Niveau befindet, so

aQ9834/0518

liefert die Logikeinheit 574 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 153, um den Zeilenzähler 151 herunterzuschalten. Wenn ferner der D5-Ausgang der Einheit 570 sich auf einem logischen Null-Niveau befindet, so liefert die Logikeinheit 574 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 160, um den Spaltenzähler 163 weiterzuschalten. Die Steuereinheit 570 steuert auch die schrittweisen Bewegungen bei der Verfolgung der Begrenzung des in den Speicherebeneneinheiten 33 bis 35 gespeicherten Zeichenbildes, was im folgenden noch beschrieben wird. Bei Vollendung einer Bewegung von einem Begrenzungspunkt zum nächsten Begrenzungspunkt tritt die Vektorsteuerlogikeinheit 27 in den logischen Zustand Drei ein.

Beim Eintreten in den logischen Zustand 3 gehen die D1- und D2-Ausgänge der Logikeinheit 545 auf einen logischen Eins-Pegel über. Synchron damit geht die Steuerleitung 562 auf einen logischen Null-Pegel über. Während des logischen Zustandes 3 werden die drei zuvor beschriebenen Begrenzungsverfolgungsoperationen durchgeführt. Es sei bemerkt, daß während jeder der Begrenzungsverfolgungsoperationen die Vektorsteuerlogikeinheit 27 durch die Logikzustände Null-Zwei zyklisch verläuft, wenn eine Zellen-zuZellen-Bewegung eingeleitet wird. Ferner läuft die Logikeinheit zyklisch durch Logikzustände Eins und Zwei, wenn eine Seite-zuSeite-Bewegung eingeleitet wird. Eine Zelle-zu-Zelle-Bewegung tritt auf, wenn ein Übergang von einer Seite einer Speicherzelle zu einer Seite einer nächsten Speicherzelle in der Begrenzungsverfolgungsoperation erfolgt. Eine Seite-zu-Seite-Bewegung tritt während einer Begrenzungsverfolgung auf, wenn eine Bewegung von einer Seite einer Speicherzelle zu einer anderen Seite der gleichen Speicherzelle eingeleitet wurde. Jeder Begrenzungsverfolgungsvorgang beginnt in einem logischen Zustand Null. Die Operation endet entweder im logischen Zustand Null oder im logischen Zustand Eins, abhängig davon, ob eine erste, eine zweite oder dritte Begrenzungsverfolgungsoperation erfolgte.

Während der letzten 110 Nanosekunden des Impulses auf Leitung liefert die Logikeinheit 545 einen 110 Nanosekunden-logischen-

809834/0518

Null-Impuls an den 117-Eingang der Logikeinheit 541 und an Steuerleitung 556. Während einer ersten Begrenzungsverfolgungsoperation und während der Zeitperiode des am Di2-Ausgang der Logikeinheit 545 gelieferten Impulses fühlt die Logikeinheit 545 ihren I9-Eingang ab, um eine Seite-zu-Seite-Bewegung festzustellen. Wenn sich die Leitung 568 auf einem logischen Eins-Pegel befindet, so ist die Seite-zu-Seite-Bewegung angezeigt. Wenn sich die Leitung auf einem Null-Pegel jedoch befindet, so ist eine Zelle-zu-Zelle-Bewegung angezeigt.

Wenn sich die Steuerleitung 568 auf ihrem logischen Null-Niveau befindet, so liefert die Logikeinheit 545 einen 110 Nanosekundenlogischen-Null-Impuls an die Steuerleitung 555, der synchron mit dem Impuls auf Leitung 556 ist. Der Umfangszählerstand des Schleifen/Begrenzungs-Detektors 49 der Fig. 10 wird dadurch weitergeschaltet. Beim Empfang des 110 Nanosekunden-Impulses auf Leitung 556 lädt die Steuereinheit 570 das Anordnungsregister der Einheit mit einem 3x3 Bit-Speichermosaik, geliefert über Kabel 52 und 55, wieder auf. Ferner werden die Steuerleitungen 558 und 559 auf einen logischen Null-Pegel durch die Logikeinheit 545 zum Rückeintritt in den logischen Zustand Null rückgesetzt.

Wenn jedoch Leitung 568 sich auf einem logischen Eins-Pegel befindet, so wird eine Seite-zu-Seite-Bewegung signalisiert. Die D1-Ausgangsgröße der Logikeinheit 545 bleibt gesetzt, während der D2-Ausgang derselben rückgestellt wird, um in den logischen Zustand zurückzukehren. Der logische Entscheidungsprozess setzt sich dann in der zuvor beschriebenen Weise zyklisch durch die logischen Zustände Eins-Drei fort.

Wenn der I7-Eingang der Logikeinheit 541 auf einen logischen Null-Pegel während des logischen ZuStands .Drei der ersten Begrenzungsverf Olgungsoperation übergeht, so erhöht die Logikeinheit 541 den D1-Ausgang auf einen logischen Eins-Pegel. Infolge davon setzt die Logikeinheit 545 die Verfolgung einer darauffolgenden Vier-Begrenzungs-Zellen fort, nachdem eine Endbedingung auftritt. Eine Endbedingung oder ein Endzustand tritt dann auf, wenn ein während einer Begrenzungsverfolgung angetroffener

1 809834/0518

- V&2 -

Begrenzungspunkt Koordinaten äquivalent zu den Koordinaten des Verfolgungsstartpunktes besitzt. Wenn die vier aufeinanderfolgenden Zellen verfolgt sind, so fühlt die Logikeinheit 541 den D11-Ausgang der Logikeinheit 545 ab, um festzustellen, wann die Vier-Zellen-Verfolgung vollendet ist. Danch liefert die Logikeinheit 541 einen 110 Nanosekunden-logischen-Eins-Impuls an Leitung 424, der synchron mit Impuls auf Leitung 556 verläuft. Die Vollendung einer Begrenzungsverfolgung wird dadurch angezeigt.

Synchron mit dem Auftreten der nacheilenden Flanke des Impulses auf Leitung 424 geht die Steuerleitung 434 auf einen logischen Eins-Pegel über. Nach einer Verzögerung von 110 Nanosekunden geht der D8-Ausgang der Logikeinheit 540 auf einen logischen Eins-Pegel über, um die Logikeinheit 545 abzuschalten. Die Vektorsteuerlogikeinheit 27 verbleibt in dem dann existierenden logischen Null- oder Eins-Zustand.

Nach Einleitung einer zweiten Begrenzungsverfolgungsoperation geht die Steuerleitung 4 37 auf einen logischen Null-Pegel über. Während der Begrenzungsverfolgung befindet sich die Leitung 4 34 auf einem logischen Null-Pegel. Auf diese Weise werden keine Signale an den D3- bis D5-Ausgängen der Logikeinheit 540 erzeugt. Nach einer Verzögerung von 110 Nanosekunden darauffolgend auf den Übergang der Leitung 437 auf einen logischen Null-Pegel geht der D8-Ausgang der Logikeinheit 540 auf einen logischen Null-Pegel über, um die Steuerlogikeinheit 545 einzuschalten. Die Logikeinheit 545 leitet infolgedessen einen zweiten Begrenzungsverfolgungsvorgang ein, und zwar von ihrem laufenden Logik zustand aus. Die Vektorsteuerlogikeinheit 27 läuft dann zyklisch durch die logischen Zustände Null-Drei, wie zuvor beschrieben, bis ein nächster Endzustand auftritt.

Synchron mit einem durch Logikeinheit 545 an Steuerleitung 556 gelieferten Impuls, wie zuvor beschrieben, fühlt die Logikeinheit 541 die Steuerleitung 549 ab. Wenn sich die Steuerleitung 549 auf einem logischen Null-Niveau befindet, so geht der D1-Ausgang der Logikeinheit 541 auf einen logischen Eins-Pegel über, um an-

¹tfO0.8347.O518

- 103 -

zuzeigen, daß der gerade angetroffene Begrenzungspunkt weggelassen werden soll. Infolgedessen fühlt die Logikeinheit 545 die Steuerleitung 568 zur Feststellung einer Seite-zu-Seite-Bewegung ab. Wenn Steuerleitung 568 sich auf einem logischen Eins-Pegel befindet, so signalisiert die Logikeinheit 545 das Auftreten eines logischen Eins-Zustandes an die Steuerleitungen 558 und 559. Wenn sich jedoch die Leitung 568 auf einem logischen Null-Pegel befindet, um eine Zellen-zu-Zellen-Bewegung anzuzeigen, so wird ein logischer Null-Zustand durch die Steuerleitungen 558 und 559 angezeigt. Der Logikentscheidungsprozess setzt sich dann wie zuvor beschrieben fort.

Wenn sich die Leitung 549 auf einem logischen Eins-Pegel bei Abfühlung durch Logikeinheit 541 befindet, so braucht der derzeitige oder laufenden Begrenzungspunkt nicht verdünnt zu werden. In diesem Falle geht der D1-Ausgang der Logikeinheit 541 beim Auftreten der hinteren Flanke des Impulses auf Leitung 556 auf einen logischen Null-Pegel über. Die BegrenzungsVerfolgungsoperation befindet sich zu dieser Zeit in den letzten 110 Nanosekunden der durch Impuls auf Leitung 562 angezeigten Zeitperiode. Wenn die vorhergehende während der Begrenzungsverfolgung angetroffene Bildzelle aus den Speicherebeneneinheiten 33-35 weggelassen wurde, so liefert die Logikeinheit 541 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 170. Sodann setzt sich der logische Entscheidungsprozess wie zuvor beschrieben fort.

Wenn sich die Steuerleitung 180 auf einem logischen Eins-Niveau zu der Zeit, wo der D1-Ausgang der Logikeinheit 541 rückgesetzt ist, befindet, so liefert die Logikeinheit 541 einen 110 Nanosekunden-logischen -Null-Impuls an Leitung 424, und zwar synchron mit dem Impuls auf Leitung 556. Infolgedessen setzt die logische Einheit 30 der Fig. 10 die zum 11-Eingang der Vektor-Enablelogikeinheit 540 führende Steuerleitung 437 zurück. Nach einer Verzögerung von 110 Nanosekunden schaltet die Logikeinheit 540 die Logikeinheit 545 ab (DISABLE), um im laufenden logischen Zustand zu verbleiben.

809334/0518

Nach Einleitung einer dritten Begrenzungsverfolgungsoperation wird das Schieberegister 571 wiederum vorgesetzt oder voreingestellt, um eine Seite-4-Bedingung anzuzeigen. Ferner wird die Steuereinheit 570 mit einem neuen 3x3 Bit-Speichermosaik von den Speicherebeneneinheiten 33-35 wieder aufgeladen. Zudem werden die Einheiten 541 und 545 rückgesetzt. Danach liefert die Logikeinheit 570 einen 110 Nanosäkunden-logischen-Null-Impuls an Leitung 170. Die Logikeinheit 545 leitet daraufhin die Begrenzungsverfolgungsoperation ein, und zwar beginnend vom logischen Zustand Null, wie dies zuvor beschrieben wurde. Jedesmal dann, wenn ein Impuls an Leitung 556 durch Logikeinheit 545 abgegeben wird, wird ein synchroner Impuls an Leitung 147 durch Logikeinheit 473 gegeben, um den laufenden Begrenzungspunkt in die Markierungsspeichereinheit 32 einzumarkieren. Es sei bemerkt, daß während der dritten Begrenzungsverfolgungsoperation jeder angetroffene Begrenzungspunkt in der Markierungsspeichereinheit 32 markiert wird.

Die Architektur der Vektorsteuerlogikeinheit 27, wie sie in den Fig. 21a-21c dargestellt ist, berücksichtigt ferner spezielle Bedingungen, die während einer Begrenzungsverfolgungsoperation auftreten können. Solche Bedingungen treten dann auf, wenn ein Stopparm angetroffen wird, der zu kurz ist, um gültig zu sein oder dann, wenn eine Mittelzelle in einem 3x3 Bit-Speichermosaik, gespeichert in Einheit 570, vollständig durch weisse Zellen umgeben ist.

Das Auftreten einer vollständig durch weiße Zellen umgebenen schwarzen Mittelzelle wird als erstes während einer ersten Begrenzungsverfolgungsoperation angezeigt. Speziell setzt die Vektorsceuerlogikeinheit 27 den logischen Entscheidungsprozess wie zuvor beschrieben durch die Logikzustände Null-Drei fort. Nach dem Vergehen der ersten 110 Nanosekunden des logischen Zustands Null erzeugt die Vektorsteuerlogikeinheit 545 einen 110 Nanosekunden-logischen -Null-Impuls am Di2-Ausgang der Einheit. Infolgedessen wertet die Logikeinheit 541 ihren I13-Ausgang aus. Wenn Leitung 552 sich auf einem logischen Eins-Pegel

$09834/0518

befindet, so erzeugt die Logikeinheit 541 einen 110 Nanosekunden logischen Eins-Impuls am D5-Ausgang, der synchron mit dem Impuls auf Leitung 556 verläuft. Die Steuerung geht dann auf die Begrenzungsverfolgungs- und Stopp-Steuerlogikeinheit 30 der Fig. über, welche die Mittelzelle als ein Zeichensegment qualifiziert, welches zu klein ist, um ein gültiges Zeichenstück zu sein. Daraufhin wird die Mittelzelle ignoriert. Die Rasterabtast-Steuerlogikeinheit 29 wird dann eingeschaltet, um einen neuen Startpunkt festzustellen.

Wenn ein Stopparm angetroffen wird, der aus weniger als vier Speicherzellen besteht, so geht die zum I8-Eingang der Logikeinheit 541 führende Leitung 547 auf einen logischen Eins-Pegel über. Infolgedessen geht der D3-Ausgang der Logikeinheit 541 auf einen logischen Eins-Pegel über. Während der Zeitperiode, während welcher der D3-Ausgang der Logikeinheit 541 sich auf einem logischen Eins-Pegel befindet, fühlt die Logikeinheit 545 den Di-Ausgang der Logikeinheit 541 und den D2-Ausgang von PROM 572 ab. Wenn sowohl der D1-Ausgang der Logikeinheit 541 als auch der D2-Ausgang von PROM 572 auf einem logischen Null-Niveau sich befinden, so existiert ein Knoten Α-Zustand (Knoten A-Bedingung). Ein solcher Zustand ist durch einen logischen Eins-Pegel auf Leitung 564 gekennzeichnet. Wenn der D1-Ausgang der Logikeinheit 541 sich auf einem logischen Null-Pegel befindet und der D2-Ausgang von PROM 572 auf einem logischen Eins-Niveau ist, so existiert ein Zustand, der als Knoten B-Zustand bezeichnet wird und durch einen logischen Eins-Pegel auf Leitung 565 gekennzeichnet ist. Die Knoten A- und Knoten B-Zustände werden während einer logischen Zustand-Eins-Operation der dritten Begrenzungs Verfolgungsoperation festgestellt.

Die Knoten Α-Bedingung zeigt der Logikeinheit 545 an, daß der zuvor festgestellte Begrenzungspunkt aus den Speicherebeneneinheit 33-35 weggelassen werden sollte. Wenn die Summe der einen Begrenzungspunkt umgebenden Speicherzellen größer ist als zwei während der BegrenzungsVerfolgung, so ein Knoten angezeigt. Wenn ferner die Speicherzellensummer größer ist als 2 und ein Stopparm angetroffen wird, der aus weniger als 4 Zellen besteht, so wird

809834/0518

eine Entscheidung getroffen, ob ein Knoten vom verbleibenden Zeichenbild weggebrochen werden soll. Das heißt, der Knotenbegrenzungspunkt kann aus den Speicherebeneneinheiten 33-35 weggelassen werden. Im Falle, daß eine Nicht-Bruchbedingung existiert, wenn eine Knoten- und Schlecht-Stopp-Anzeige vorhanden sind, wird der zuvor angetroffene Begrenzungspunkt aus den Speicherebeneneinheiten weggelassen. Wenn jedoch eine Bruchbedingung während der Zeit existiert, wo eine Knoten- und eine Schlecht-Stopp-Bedingung angezeigt sind, so wird der laufenden Begrenzungspunkt aus den Speicherebeneneinheiten weggelassen, und man sagt, daß ein Knoten B-Zustand existiert.

Die Fig. 22a-22k, 22m und 22n der Fig. 22 zeigen Knotenmuster zur Bestimmung eines Knoten-Wegbrechzustandes.

Die eine Mittelzelle eines 3x3 Speichermosaiks von Speicherebeneneinheiten 33-35 umgebenden Zellen werden als Zellen PAO bis PA7 bezeichnet. Ein X bezeichnet einen logischen Eins-Pegel, wohingegen ein Schrägstrich einen Zustand bezeichnet, um den man sich nicht bekümmern braucht, d.h. einen Zustand, wo die Speicherzelle entweder einen logischen Null- oder einen logischen Eins-Pegel wiedergibt. Es sei bemerkt, daß für das Vorhandensein einer Knotenbedingung oder eines Knotenzustandes die Summe der um die Mittelzelle (CENTER CELL = CC) angeordneten Zellen größer sein muß als 2, wie dies zuvor beschrieben wurde.

Wenn eine Mittelzelle von 2 oder 3 schwarzen Zellen umgeben ist, und zwei der schwarzen Zellen eines der Muster erfüllen, so wird die Knotenzelle aus dem Rest des Zeichenbildes entfernt. Ferner ist die Speicherzelle unmittelbar rechts gegenüber dem Knoten in der Markierungsspeichereinheit 32 markiert. Wenn eine Mittelzelle von zwei oder drei schwarzen Zellen umgeben ist, und keinem der Muster Genüge getan ist, so wird der unmittelbar vor der Knotenzelle angetroffene Begrenzungspunkt vom Rest des Zeichenbildes weggebrochen.

809834/0518

- van -

Wenn ein Knoten Α-Zustand im logischen Zustand Eins während einer dritten Begrenzungsverfolgungsoperation festgestellt wird, so liefert die Vektorsteuerlogikeinheit 545 einen 220 Nanosekunden-logischen-Eins-Impuls an Leitung 560. Gleichlaufend mit dem Impuls auf Leitung 560 liefert die Logikeinheit 545 einen 220 Nanosekundenlogischen-Eins-Impuls auf Leitung 564. Infolge davon wird das Schieberegister 571 unter der Steuerung der D7- und D6-Ausgänge der Steuereinheit 570 heruntergeschaltet oder dekrementiert. Wenn die beiden Ausgänge D6 und D7 der Einheit 570 sich auf einem logischen Eins-Pegel befinden, so dekrementiert das Schieberegister 571 zweimal, um die Begrenzungsverfolgung auf die entgegengesetzte Seite der laufenden Speicherzelle rückzupositionieren. Wenn sich jedoch der eine der D6- und D7-Ausgänge auf einem logischen Null-Niveau befindet, so spricht das Schieberegister 571 auf Leitung 567 an. Nach dem Ablauf der ersten 110 Nanosekunden des logischen Zustande Eins liefert die Logikeinheit 545 einen 110 Nanosekunden logischen Eins-Impuls an Leitung 567. Infolgedessen dekrementiert Schieberegister 571 einen Platz zu einer benachbarten Seite der laufenden Speicherzelle.

Danach schreitet die Logikeinheit 545 vom logischen Zustand Eins zum logischen Zustand Zwei. Nach Eintritt in den logischen Zustand Zwei empfängt die Steuereinheit 570 die neue Speicherzellenseiteninformation von Schieberegister 571 und kehrt die Begrenzungs verfolgungsbewegungsrichtung um.Die neue Information wird durch Logiksteuereinheit 570 an die 11- bis I4-Eingänge der Zeilen/Spaltenzählersteuerlogikeinheit 574 geliefert. Nach dem Ablauf der ersten 110 Nanosekunden des logischen Zustande 2 liefert die Logikeinheit 545 einen 110 Nanosekunden logischen Null-Impuls an Steuerleitung 563, die zum I5-Eingang von Logikeinheit 574 führt. Infolgedessen liefert die Logikeinheit 574 Inkrementierungs- und Dekrementierungsbefehle an den Zeilenzähler 151 und den Spaltenzähler 163 der Fig. 14b. Die Vektorsteuerlogikeinheit 545 schreitet daraufhin vom logischen Zustand Zwei zum logischen Zustand Drei.

Am Ende der ersten 110 Nanosekunden des logischen Zustands Drei fühlt die Logikeinheit 541 die Leitungen 550 und 547 ab. Wenn sich beide Leitungen 550 und 547 auf einem logischen Eins-Pegel befinden

009834/0518

so setzt die Logikeinheit 541 den Di-Ausgang auf einen logischen Eins-Pegel. Die Logikeinheit 545 schreitet dann vom logischen Zustand Drei zum logischen Zustand Eins.

Nach dem Eintritt in den logischen Zustand Eins liefert die Logikeinheit 545 einen 220 Nanosekunden logischen Eins-Impuls an Leitung 560. Während der Zeitperiode des logischen Eins-Impulses auf Leitung 560 fühlt die Logikeinheit 545 die D1- und D3-Ausgänge der Logikeinheit 541 und Steuerleitung 557 ab. Wenn sich die D1- und D3-Ausgänge der Logikeinheit 541 auf dem logischen Eins-Pegel befinden und die Steuerleitung 557 sich auf einem logischen Null-Pegel befindet, so bringt die Logikeinheit 545 den Übergang von Steuerleitung 566 auf einen logischen Eins-Pegel zustande. Daraufhin fühlt die Logikeinheit 573 den logischen Eins-Impuls auf Leitung 560 und den logischen Eins-Pegel auf Leitung 566 ab. Infolgedessen liefert die Logikeinheit 573 einen 220 Nanosekunden logischen Null-Impuls an Steuerleitung 156a, um Datenkabel 36 der Fig. 10 zu löschen. Am Ende der ersten 110 Nanosekunden des logischen Zustandes Eins liefert die Logikeinheit 545 einen 110 Nanosekunden-logischen-Eins-Impuls an Steuerleitung 567. Die Logikeinheit 573 fühlt den Impuls auf Leitung 567 und den logischen Eins-Pegel auf Leitung 566 ab und spricht darauf an durch Ausgabe eines 110 Nanosekunden logischen Null-Impulses an Leitung 146. Der logische Null-Pegel auf Datenkabel 36 wird dadurch in die Speicherebeneneinheiten 33-35 an dem Speicherplatz eingeschrieben, der durch den Zeilenzähler 151 und den Spaltenzähler 163 angezeigt ist. Nachdem die Schreiboperation vollendet ist, schreitet die Logikeinheit 545 vom logischen Zustand Eins zum logischen Zustand Drei. Am Ende der ersten 110 Nanosekunden des logischen Zustande Drei fühlt die Logikeinheit 541 den logischen Eins-Pegel an ihrem D1-Ausgang ab. Infolgedessen liefert die logische Einheit 541 einen 110 Nanosekunden-logischen-Eins-Impuls an Steuerleitung 424 während der letzten 110 Nanosekunden des logischen Zustands Drei.

Ö0983A/0Ü18

-KW-

Wenn die Vektorsteuerlogikeinheit 545 in den logischen Zustand Eins eintritt, liefert die Logikeinheit einen 220 Nanosekundenlogischen-Eins-Impuls an Steuerleitung 560. Daraufhin fühlt die Logikeinheit den D3-Ausgang der Logikeinheit 541 und Steuerleitung 557 ab. Wenn beide/ der D3-Ausgang von Logikeinheit 541 und Leitung 547 sich auf einem logischen Eins-Pegel befinden, so geht der D9-Ausgang von Logikeinheit 545 auf einen logischen Eins-Pegel über. Infolge des Impulses auf Leitung 560 und des logischen Pegels auf Leitung 565 liefert die Schreibspeichersteuerlogikeinheit 573 einen 22O Nanosekunden-logischen-Null-Impuls an Steuerleitung 156a, um das Kabel 36 zu löschen. Am Ende der ersten 110 Nanosekunden des logischen Zustands Eins liefert die Logikeinheit 545 einen 110 Nanosekunden-logischen-Eins-Impuls an Steuerleitung 567. Die logische Einheit 573 fühlt Steuerleitung 560 und 567 ab und infolgedessen liefert sie einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 146. Der logische Null-Zustand des Kabels 36 wird daraufhin in die Speicherebeneneinheiten 33-35 an dem Speicherplatz eingeschrieben, der durch den Zeilenzähler 151 und Spaltenzähler 163 angezeigt ist. Daraufhin schreitet die Logikeinheit 545 von dem logischen Zustand Eins zum logischen Zustand Drei.

Nach dem Ablauf der ersten 110 Nanosekunden des logischen Zustands Drei liefert die Logikeinheit 545 einen 110 Nanosekundenlogischen-Null-Impuls an Steuerleitung 556 und an den I17-Eingang von Logikeinheit 541. Infolgedessen fühlt die Logikeinheit 541 ihren D3-Ausgang ab. Wenn ein logischer Eins-Pegel festgestellt wird, so geht der D1-Ausgang der Logikeinheit 541 auf einen logischen Eins-Pegel über. Die Vektorsteuerlogikeinheit 545 schreitet daraufhin vom logischen Zustand Drei zum logischen Zustand Eins.

Nach Feststellung der logischen Einspegel an den D1- und D3-Ausgängen der Logikeinheit 541 und auf Steuerleitung 557 bewirkt die Logikeinheit 545 den übergang ihres D.12-Ausgangs auf einen logischen Eins-Pegel. Nach Eintritt des logischen Zustands Eins liefert die Logikeinheit 545 den zuvor beschriebenen 220 Nano-

809834/0518

- vrtf -

sekunden-logischen-Null-Impuls an Leitung 560. Nach Ablauf der ersten 110 Na.iosekunden des Impulses liefert die Einheit 545 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 567. Infolge des Leitung 567-Impulses und der logischen Eins-Pegels auf Leitung 569 liefert die Logikeinheit 574 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 160 zur Weiterschaltung des Spaltenzählers 163 der Fig. 14b. Nach dem Auftreten der hinteren Flanke des Impulses auf Leitung 560 schreitet die Vektorsteuerlogikeinlieit 545 vom logischen Zustand Eins zum logischen Zustand Drei.

Nach dem Auftreten des logischen Zustands Drei liefert die Logikeinheit 545 einen 220 Nanosekunden-logischen-Null-Impuls an die Steuerleitung 562. Nach Ablauf der ersten 110 Nanosekunden des Impulses auf Leitung 562 liefert die Logikeinheit 545 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 556 und an den 117-Eingang der Logikeinheit 541. Da der Di-Ausgang der Logikeinheit 541 sich auf einem logischen Eins-Pegel befindet, liefert die Logikeinheit 541 einen 110 Nanosekunden logischen Eins-Impuls an Steuerleitung 424. Zudem geht der D4-Ausgang der Logikeinheit 541 auf einen logischen Null-Pegel zur Anzeige eines schlechten Stopps übei Die Knoten B-Operation wird dadurch vollendet.

In Fig. 21c sind die Vektorarithmetik- oder Recheneinheiten der Vektorsteuerlogik 27 dargestellt. Wenn sich die Logikeinheit 545 entweder im logischen Zustand Eins oder im logischen Zustand Drei befindet, wie dies von den Steuerleitungen 434 und 435 decodiert wird, so bringt die Logikeinheit 540 den D8-Ausgang derselben auf einen logischen Null-Pegel zu der Zeit, wo das von Steuerleitung 437 geführte Signal auf einen logischen Null-Pegel übergeht. Synchron damit liefert die Logikeinheit 540 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 544. Infolgedessen wird das Register 586 auf eine binäre 17 vorgesetzt oder voreingestellt. Zudem werden Akkumulator und Register 592 rückgestellt.

009834/0518

-ni-

Wenn sich die Logikeinheit 545 im logischen Zustand Eins oder logischen Zustand Drei befindet, so befindet sich der D2-Ausgang der Logikeinheit 540 auf einem logischen Null-Pegel, um die Vektorstrobe-Steuerlogikeinheit 590 einzuschalten. Ferner liefert die Logikeinheit 545 einen 220 Nanosekunden-logischen-Null-Impuls an Leitung 562. Zudem gehen die D1- und D2-Ausgänge der Logikeinheit 545 auf einen logischen Eins-Pegel über. Während sich die Logikeinheit 545 im logischen Zustand Drei befindet, liefert, die Einheit 570 Bewegungsinformation über Steuerleitungen 583-585 an Addierer 582. Nach dem Ablauf der ersten 110 Nanosekunden des Impulses auf Leitung 562 liefert die Logikeinheit 545 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 556, die zum I2-Eingang von Logikeinheit 590 führt. Gleichlaufend mit dem Impuls auf Leitung 556 taktet (clocks) die Logikeinheit 59O die Ausgangsgröße des Addierers 582 in Register 586. Die von der Steuereinheit 570 empfangene Information ist ein Ausdruck der folgenden Gleichung:

Neuer Vektor = alter Vektor + neue Bewegung + letzte Bewegung (Q10)

Die Steuereinheit 570 liefert den (neue Bewegung + letzte Bewegung)-Ausdruck an Addierer 582. Der Addierer seinerseits kombiniert die laufende Ausgangsgröße des Registers 586 mit dem Einheit 570-Ausdruck oder Term zur Bildung des durch Gleichung Q10 repräsentierten Ausdrucks. Das Register 586 enthält somit gespeichert eine Anzeige des mit der Begrenzungsverfolgung verbundenen Vektors, die gerade vollendet wurde. Der zuvor beschriebene Prozess wird jedesmal dann wiederholt, wenn die Steuerleitung 556 auf einen logischen Null-Pegel übergeht. D.h. der Vektorgleichung Q10 wird jedesmal Genüge getan, wenn die Vektorsteuerlogikeinheit 545 in den logischen Zustand Drei eintritt.

Wenn sich die Steuerleitung 568 auf einem logischen Null-Niveau zu der Zeit befindet, wo die Steuerleitung 556 auf einen logischen Null-Pegel übergeht, so liefert die Vektorsteuerlogikeinheit 545 einen 110 Nanosekunden-Logischen-Null-Impuls an Steuerleitung 555 und an den 116-Eingang der Logikeinheit 541. Der VektorgLeLchung QIO

809834/0518

-WZ-

ist dann, wie zuvor beschrieben, Genüge getan. Ferner wird gleichlaufend mit dem Impuls auf Steuerleitung 555 ein 110 Nanosekunden-logischer-Eins-Impuls durch die Logikeinheit 590 an Steuerleitung 565 abgegeben. Zudem wird der logische Null-Impuls auf Steuerleitung 555 in der Logikeinheit 59O für 110 Nanosekunden gepuffert und daraufhin an die Clockeingänge von Register592 und Akkumulator 588 angelegt. Somit wird jedesmal dann, wenn ein logischer Null-Impuls an der Steuerleitung 555 erscheint, der durch Gleichung Q10 definierte Vektor in Akkumulator 588 eingespeichert und dem Addierer 589 präsentiert. Der Akkumulator 588 ist ein 20 Bit-Schieberegister, welches vier Vektoren akkumulieren oder aufnehmen kann. Der erste der vier aufgenommenen Vektoren wird an den I1-Eingang der Vektordifferenzlogikeinheit 59 1 angelegt. Wenn ferner die Steuerleitung 555 auf einen logischen NuLl-Pecjel übergeht, so ist der Ausgang des Registers 592 äquivalent zur Summe der vier vorhergehenden Vektoren. Die Vektorsumme wird an den Addierer 589 angelegt, dessen Ausgang der laufenden Vektor plus die Summe der vier Vektoren wird. Zudem werden die sechs höchstwertigsten Bit-Leitungen am Ausgang des Registers 592 zur Bit-2-Leitung des Ausgangs der Bandzahlsteuerlogikeinheit 593 addiert. Der Ausgang der Logikeinheit 593 wird daraufhin ein Vier-Vektor-Durchschnitt, gerundet auf eine ganze Zahl. Bei der Durchführung der Rundungsoperation wird Bit 0 und 1 des Register 592-Ausgangs abgefühlt. Wenn die Bit-1-Leitung sich auf einem logischen Eins-Niveau befindet, so wird der Binärquotient um ein 1 inkrementiert und an Kabel 54 angelegt.

Fig. 23 zeigt in der Form eines funktioneilen Blockschaltbildes den Schleifen/Begrenzungs-Detektor 49 der Fig. 1O.

Der D3-Ausgang der Vektorenable-Logikeinheit 540 der Fig. 21a wird über eine Steuerleitung 543 an den Rückstelleingang eines 8-Bit-Umfangszähler 800 angelegt. Der EN1-Einschalteingang von Zähler 800 ist mit Steuerleitung 555 verbunden, die zum Dli-Ausgang von Vektorsteuerlogikeinheit 545 führt, und der EN2-Enableeingang zum Zähler 800 liegt an Steuerleitung 434, die zum I2-Eingang von Vektorenable-Logikeinheit 540 führt. Der C Lecke Lngang zum Zähler 8OO ist verbunden mit der Steuer Ieitung 45 und mit dem Clockeingang zu einer Detektor logikeinheit 80 1. Der

809834/0518

- \ys -

AAS

2.7 5 A 97 2

8-Uit-Ausgang von Zähler 800 liegt am IN-Eingang einer Ausg^be-Treiberlogikeinheit 802 und am IN-Eingang von Logikeinheit 801.

Der Enableeingang zur Logikeinheit 802 ist über eine Steuerleitung 803 mit dem D6-Ausgang von Begrenzungssuch- und Stoppsteuerlogikeinheit 30 der Fig. 10 verbunden, und der Ausgang der Logikeinheit 802 liegt über ein 8-Bit-Datenkabel 804 am Datenkabel 36 der Fig. 10. Der SEL-Wähl (Selektion)-Eingang zur Logikeinheit 8O1 ist über eine Steuerleitung 805 mit Kabel 54 verbunden, und der Rückstelleingang zur Logikeinheit 801 liegt am Rückstelleingang von Zähler 800. Der Di-Ausgang von Logikeinheit 801 liegt über eine Steuerleitung 547 am I8-Eingang von Begrenzungsverfolgungsbeendigungs-Logikeinheit 541 der Fig. 21a. D2-Ausgang der Logikeinheit 801 liegt über Steuerleitung 428 am I7-Eingang von Begrenzungsverfolgungs-Logiksteuereinheit 420 der Fig. 20a.

Der 11-Eingang zu einer Speichersperrlogikeinheit 806 ist über ein Datenkabel 53 mit dem D1-Ausgang von Speicherebeneneinheit 35 verbunden. Der I2-Eingang zur Logikeinheit 806 ist mit Datenkabel 51 verbunden, welches zum D1-Ausgang von Speicherebeneneinheit 33 führt. Der I3-Eingang zur Logikeinheit 806 liegt an Datenkabel 48, welches zum R0W2-Ausgang von Zeilen/Spalten-Steuerlogikeinheit 28 führt. Der Ausgang von Logikeinheit 806 ist mit einem Datenkabel 55 verbunden, welches zum DIN2-Eingang von Vektorsteuerlogikeinheit 27 führt.

Im Betrieb werden der Umfangszähler 800 und Logikeinheit 801 beim Auftreten eines 110 Nanosekunden-logischen-Null-Impulses auf Steuerleitung 543 rückgesetzt. Wenn sich die Leitung 434 auf einem logischen Eins-Pegel befindet und ein 110 Nanosekunden-logischer-Null-Impuls auf Leitung 555 erscheint, so wird der Zähler 800 eingeschaltet, um mit der 9,0 Megahertz Clockrate, geliefert auf Leitung 45, zu zählen. Wenn die Ausgabetreiberlogikeinheit 802 durch einen 110 Nanosekunden-logischen-Null-Impuls auf Leitung 803 eingeschaltet wird, so wird die Ausgangsgröße des Zählers 800 am Kabel 804 angelegt.

Wenn der Umfangszählerstand gleich 4 ist, so geht der D1-Ausgang von Logikeinheit 801 auf einen logischen Eins-Pegel über. Wenn

CRfGSN¹At

ferner das VEC4-Signal auf Leitung 805 sich auf einem logischen Eins-Pegel befindet, so vergleicht die Logikeinheit 801 eine manuell eingestellte Zeichenstückschwelle mit dem laufenden Umfangszählerstand. Wenn der Umfangszählerstand gleich oder grosser als die Zeichenstückschwelle ist, so geht der D2-Ausgang der Logikeinheit 801 auf einen logischen Eins-Pegel über. Wenn jedoch der Umfangszählerstand kleiner ist als die Zeichenstückschwelle, so verbleibt der D2-Ausgang auf einem logischen Null-Niveau.

Wenn das VEC4-Signal auf Leitung 805 ein logischer Null-Pegel ist, so vergleicht die Logikeinheit 801 einen manuell eingestellten Schleifenschwellenwert mit dem Umfangszählerstand. Wenn der Umfangszählerstand gleich oder größer als der Schleifenschwellenwert ist, so geht der D2-Ausgang der Logikeinheit 801 auf einen logischen Eins-Pegel über. Wenn jedoch der Umfangszählerstand kleiner ist als der Schleifenschwellenwert, so verbleibt der D2-Ausgang auf einem logischen Null-Pegel. Im hier beschriebenen bevorzugten Ausführungsbeispiel ist der Schleifenschwellenwert auf einen Wert von 7 und der Zeichenstückschwellenwert auf einen Wert 15 eingestellt.

Die Speichersperrlogikeinheit 806 empfängt den Zeilenzählerstand von Logikeinheit 28 der Fig. 10 über Kabel 48. Bei Feststellung eines Zeilenzählerstandes von Null werden die vom Kabel 53 geführten Daten gesperrt,während die Daten auf Kabel 51 an das Kabel 55 angelegt werden. Wenn ein Zeilenzählerstand von 31 festgestellt wird, so werden die Daten auf Kabel 51 gesperrt und die Daten auf Kabel 53 werden an Kabel 55 angelegt. Wenn ein von Null oder 31 unterschiedlicher Zeilenzählerstand festgestellt wird, so werden die Daten auf beiden Kabeln 51 und 53 am Kabel 55 angelegt.

Fig. 24 veranschaulicht in der Form eines funktioneilen Blockdiagramms die Merkmalsspeichereinheit 31 der Fig. 10.

Das Datenkabel 36 der Fig. 10 ist mit dem Eingang einer Speicherwähllogikeinheit 810 verbunden, deren Ladeeingang an einer Steuerleitung 811 liegt. Die EN1- und EN2-Einschalteingänge der Logik-

&S8.83A/0518

einheit 81O sind mit Steuerleitungen 812 bzw. 813 verbunden. Der 8-Bit-Ausgang (Ausgangsgröße) der Logikeinheit 810 liegt am IN-Eingang der Wähllogikeinheit 814. Der Wähleingang zur Logikeinheit 814 ist mit Leitung 133 verbunden, die zum D1-Ausgang von Befehlssteuerlogikeinheit 130 der Fig. 14a führt. Die D1-Ausgansgröße der Logikeinheit 814 wird an den 11-Eingang einer 256 χ 8 Bit-Speichereinheit 816 geliefert, deren Adresseneingang über ein Datenkabel 817 mit dem D1-Ausgang einer Wähllogikeinheit 818 verbunden ist. Der D2-Ausgang der Logikeinheit 814 ist mit I1-Eingang einer 256 χ 8 Bit-Speichereinheit 820 verbunden. Der Schreibeinschalteingang der Speichereinheit 820 ist mit einer Steuerleitung 822 verbunden. Der Ausgang der Speichereinheit ist mit dem I2-Eingang der Logikeinheit 815 verbunden. Der Adresseneingang der Speichereinheit 820 ist über ein 8 Bit-Datenkabel 821 mit dem D2-Ausgang der Logikeinheit 818 verbunden, und der Schreibeinschalteingang der Speichereinheit 816 liegt an einer Steuerleitung 819. Die 8 Bit-Ausgangsgröße (Ausgang) der Speichereinheit 816 liegt am 11-Eingang der Logikeinheit 815. Der Einschalteingang zur Logikeinheit 815 ist mit Steuerleitung 61 verbunden, die zum Mikroprozessor 14 der Fig. 1 führt. Der Wähleingang zur Logikeinheit 815 ist mit Leitung 133 verbunden und mit dem Wähleingang von Logikeinheit 818. Der Ausgang von Logikeinheit 815 liegt am 8 Bit-Datenkabel 824, bestehend aus Steuerleitungen 38-40, 57-60 und 67 der Fig. 10.

Der 11-Eingang zur Logikeinheit 818 ist mit einem Datenkabel 65a verbunden, welches die acht niedrigstwertigsten Bit-Leitungen des Kabels 65 der Fig. 10 umfaßt. Der I2-Eingang zur Logikeinheit 818 ist mit dem 8 Bit-Ausgang eines Adressenzählers 825 verbunden und mit dem 11-Eingang einer Treiberlogikeinheit 826.

Die PRE1- und PRE2-Voreinstell(Preset)-Eingänge zum Adressenzähler 825 sind mit Steuerleitungen 827 bzw. 828 verbunden. Der Ladeeingang zum Adressenzähler 825 ist mit einer Steuerleitung 829 verbunden und der Einschalt- oder Enableeingang zum Zähler ist mit einer Steuerleitung 830 verbunden. Der Takt- · oder Clockeingang zum Adressenzähler 825 ist mit einem 9,0 Mega-

6,0993 4/0519

hertz-Systemclock oder -takt über Steuerleitung 45 verbunden.

Die EN1- und EN2-Einschalteingänge zur Treiberlogikeinheit 826 sind mit Steuerleitungen 41 bzw. 42 verbunden, die zum Mikroprozessor 14 führen. Der Ausgang der Treiberlogikeinheit 826 ist mit dem Datenkabel 824 verbunden.

Der I1-Eingang zu einer Speicherlogiksteuereinheit 831 ist mit einer Steuerleitung 468 verbunden, die zum D7-Ausgang von Wendepunktsteuerlogikeinheit 462 der Fig. 20c führt. Der I2-Eingang zur Steuereinheit 831 ist mit Steuerleitung 142 verbunden, die zum D1-Ausgang von Zeitsteuerlogikeinheit 135 der Fig. 14a führt, und der I3-Eingang zur Logiksteuereinheit 831 ist mit Steuerleitung 288 verbunden, die zum D5-Ausgang von Merkmalspuffersteuerlogikeinheit 275 der Fig. 17b führt. Der Clockeingang zur Logiksteuereinheit 831 ist mit dem 9,0 Megahertz-Systemclock über Steuerleitung 45 verbunden.

Der Di-Ausgang der Steuereinheit 831 ist mit Steuerleitung 811 verbunden, und der D2-Ausgang ist mit Steuerleitung 812 verbunden. Ferner ist der D3-Ausgang der Steuereinheit 831 mit der Steuerleitung 813 verbunden, der D4-Ausgang ist mit der Steuerleitung 830 verbunden und der D5-Ausgang ist mit der Steuerleitung 828 verbunden. Der D6-Ausgang der Steuereinheit 831 ist mit Steuerleitung 829 verbunden, und der D7-Ausgang ist mit Steuerleitung 827 verbunden. Der D8-Ausgang von Steuereinheit 831 liegt am Eingang einer Speicherlese/Schreib-Einschaltlogikeinheit 832. Der Wähleingang zur Logikeinheit 832 ist mit Steuerleitung 133 verbunden, und der Di-Ausgang liegt Steuerleitung 819. Der D2-Ausgang der Logikeinheit 832 liegt an Steuerleitung 822.

Im Betrieb wird ein Speicherwählsignal von der Zeilen/Spalten-Steuerlogikeinheit 28 auf Steuerleitung 133 empfangen. Wenn das Speicherwählsignal sich auf einem logischen Eins-Pegel befindet, so wird die Ausgangsgröße des Adressenzählers 825 durch die Wähl- oder Selektor-Logikeinheit 818 an den Adresseneingang von Speichereinheit 820 angelegt. Zudem werden Adressendaten vom

809834/0518

27 5 A 97 2

Mikroprozessor 14 durch die Wähllogikeinheit 818 vom Kabel 65a an Kabel 817 geleitet. Ferner wird die Ausgangsgröße der Speicherwähllogikeinheit 810 durch die Wähllogikeinheit 814 an den 11-Eingang von Speichereinheit 820 angelegt/ und der Eingang zur Einschaltlogikeinheit 832 wird an Steuerleitung 822 angelegt. Auf diese Weise werden die Daten am 11-Eingang der Speichereinheit 820 in die Speicherplätze eingeschrieben, die durch die D2-Ausgangsgröße der Wähllogikeinheit 818 anadressiert sind. Während der Zeitperiode, wo die Speichereinheit 820 gefüllt wird, werden die Speicherplätze der Speichereinheit 816 durch den Mikroprozessor über Kabel 65a und angelegt an den 11-Eingang der Treiberlogikeinheit 815 anadressiert. Wenn die Treiberlogikeinheit eingeschaltet ist, so wird die Ausgangsgröße der Speichereinheit 816 an Kabel 824 angelegt.

Bei einer Speicherschreiboperation wird ein 110 Nanosekundenlogischer-Null-Impuls durch die Speicherlogiksteuereinheit über Steuerleitung 142 empfangen. Gleichlaufend damit liefert die Steuereinheit 831 110 Nanosekunden-logische-Eins-Impulse an Steuerleitungen 827 und 828. Zudem liefert die Steuereinheit einen 110 Nanosekunden-logischen Null-Impuls an Steuerleitung 829. Deshalb wird der Adressenzähler 825 mit lauter logischen Einsen geladen.

Jedesmal dann, wenn die Steuereinheit 831 einen 110 Nanosekunden-logischen-Null-Impuls auf Steuerleitung 468 empfängt, liefert die Steuereinheit einen 110 Nanosekunden-logischen-Nullimpuls an Steuerleitung 811. Infolge davon wird die Information auf Kabel 36 in einen der zwei 8 Bit-Puffer gespeichert, die die Speicherwähllogikeinheit 810 enthält. Synchron mit dem 110 Nanosekunden-Impuls auf Leitung 811 liefert die Steuereinheit 831 einen 110 Nanosekunden-logischen-Eins-Impuls an Steuerleitung 830. Infolge davon wird der Adressenzähler 825 eingeschaltet, um mit. der auf Steuerleitung 45 erscheinenden Clockrate oder Taktfrequenz zu zählen.

Nach dem Auftreten der hinteren Flanke des Impulses auf Leitung

7 0 5 1-8

liefert die Steuereinheit 831 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 812. Die Logikeinheit 810 wird dadurch eingeschaltet, um den ersten 8 Bit-Puffer der Logikeinheit zum Eingang der Wähllogikeinheit 814 auszuwählen. Synchron mit dem Impuls auf Steuerleitung 812 liefert Steuereinheit 831 einen 110 Nanosekunden-logischen-Eins-Impuls an den Eingang der Enable-Logikeinheit 832. Infolgedessen liefert die Einschaltlogikeinheit 832 einen 110 Nanosekunden-logischen-Null-Impuls an Leitung 822.

Nach dem Auftreten der hinteren Flanke des Impulses auf Steuerleitung 812 liefert die Steuereinheit 831 einen 110 Nanosekunden-logischen-Eins-Impuls an Steuerleitung 828 zur Weiterschaltung des Adressenzählers 825. Zur Zeit der hinteren Flanke des Impulses auf Leitung 830 liefert die Steuereinheit 831 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 813 zur Auswahl des zweiten der zwei 8 Bit-Puffer der Logikeinheit 810. Synchron mit dem Impuls auf Leitung 813 liefert die Steuereinheit 831 einen 110 Nanosekunden-logischen-Eins-Impuls an den Eingang der Enable-Logikeinheit 832. Die Enable-Logikeinheit liefert daraufhin einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 822.

Zusammenfassend wird also ein 16 Bit-Wort auf Datenkabel 36 in zwei 8 Bit-Puffer der Speicherwähllogikeinheit 810 eingespeichert. Der Adressenzähler 825 wird mit sämtlichen logischen Einsen geladen und dann weitergeschaltet (inkrementiert). Der erster der zwei 8 Bit-Puffer der Logikeinheit 810 wird daraufhin in die Speichereinheit 820 geladen. Daraufhin wird der Adressenzähler wiederum inkrementiert oder weitergeschaltet und der zweite der zwei Puffer der Logikeinheit 810 wird in die Speichereinheit 820 geladen. Diese Operation wird jedesmal dann wiederholt, wenn ein 110 Nanosekunden-logischer-Null-Impuls durch die Steuereinheit 831 über Steuerleitung 468 empfangen wird.

Wenn die Rasterabtaststeuerlogikeinheit 2 9 der Fig. 10 einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 288 wie zuvor beschrieben liefert, dann liefert die Steuereinheit

tO983A/0518

-VW-

einen 110 Nanosekunden-logischen-Eins-Impuls an Steuerleitung 827 und einen 110 Nanosekunden-logischen-Null-Impuls an Steuerleitung 829. Infolgedessen wird der Adressenzähler 825 auf einen Dezimalwert 63 voreingestellt. Danach wird der Adressenzähler 825, wie zuvor beschrieben, inkrementiert und die in den zwei 8 Bit-Puffern der Logikeinheit 810 gespeicherte Information wird in die Speichereinheit 820 eingeschrieben. Nach Vollendung der Merkmalsableitoperation bewirkt der Mikroprozessor 14 den Übergang der Steuerleitungen 41 und 42a auf logische Null-Pegel. Infolgedessen wird die Ausgangsgröße des Adressenzählers 82 5 durch die Treiberlogikeinheit 826 am Kabel 824 angelegt. Der Mikroprozessor 14 ist daher mit der letzten Speicherstelle der Speichereinheit 820 versehen.

Der Mikroprozessor bewirkt abwechselnd den übergang der Steuerleitung 133 auf einen logischen Eins-Pegel und auf einen logischen Null-Pegel. Eine der Speichereinheiten 816 und 820 wird dadurch für eine Schreiboperation ausgewählt, während die andere Einheit für eine Leseoperation ausgewählt ist. Im Falle, daß die Steuerleitung 133 sich auf einem logischen Null-Pegel befindet, wird der I2-Eingang zur Logikeinheit 818 an den Adresseneingang der Speichereinheit 816 angelegt. Ferner wird der 11-Eingang der Logikeinheit 818 an den Adresseneingang der Speichereinheit 820 angelegt. Zudem wird der Eingang zur Logikeinheit 814 an den 11-Eingang der Speichereinheit 816 angelegt, und der Eingang zur Enable-Logikeinheit 832 wird an die Steuerleitung 819 angelegt, um die Speichereinheit 816 für eine Schreiboperation einzuschalten.

Sodann wird die Ausgangsgröße der Logikeinheit 810 in die Speichereinheit 816 an den Speicherplätzen eingeschrieben, die durch den Adressenzähler 825 anadressiert sind. Ferner werden diejenigen Speicherplätze der Speichereinheit 820, die durch den Mikroprozessor anadressiert sind, an den I2-Eingang der Treiberlogikeinheit 815 geliefert. Wenn die Treiberlogikeinheit eingeschaltet ist, wird die Ausgangsgröße der Speichereinheit 820 an Kabel 824 angelegt. Die Speicherbildung für jede der Speichereinheiten 816 und 820 ist in Tabelle 8 gegeben.

809834/0518

Tabelle8 Speicherabbildung

Speicherplatz Merkmalsinformation

0 Vektor Nr. 1

1 Umfangszählerstand

2 Vektor Nr. 2

3 Umfangszählerstand

4 Vektor Nr. 3

5 Umfangszählerstand

6 Vektor Nr. 4

7 Umfangszählerstand

8 Vektor Nr. 5

9 Umfangszählerstand

10 Vektor Nr. 6

11 Umfangszählerstand

12 Vektor Nr. 7

13 Umfangszählerstand

14 Vektor Nr. 8

15 Umfangszählerstand

16 Vektor Nr. 9

17 Umfangszählerstand

18 Vektor Nr. 10

19 Umfangszählerstand

20 Vektor Nr. 11

21 Umfangszählerstand

22 Vektor Nr. 12

2 3 Umfangszählerstand

2 4 Vektor Nr. 13

25 Umfangszählerstand

26 Vektor Nr. 14

27 Umfangszählerstand

28 Vektor Nr. 15

29 Umfangszählerstand

30 Vektor Nr. 16

31 Umfangszählerstand

32 Vektor Nr. 17

33 Umfangszählerstand

34 Vektor Nr. 18

35 Umfangszählerstand

36 Vektor Nr. 19

37 Umfangszählerstand

38 Vektor Nr. 20

39 Umfangszählerstand 43 Vektor Nr. 21

41 Umfangszählerstand

42 Vektor Nr. 22

43 Umfangszählerstand

44 Vektor Nr. 2 3

45 Umfangszählerstand

46 Vektor Nr. 2 4

47 Umfangszählerstand

48 Vektor Nr. 25

49 Umfangszählerstand

50 Vektor Nr. 2 6

83 4AQ518

42h

51 Umfangszählerstand

52 Vektor Nr. 27

53 Umfangszählerstand

54 Vektor Nr. 28

55 Umfangszählerstand

56 Vektor Nr. 29

57 Umfangszählerstand

58 Vektor Nr. 30

59 Umfangszählerstand

60 Vektor Nr. 31

61 Umfangszählerstand

62 Vektor Nr. 32

63 Umfangszählerstand

64 Zeilenminimum

65 Spaltenminimum

66 Zeilenminimum

67 Spaltenminimum

68 alles logische Einsen

69 Umfangszählerstand

70 Wendepunktzählerstand

71 Diff. Vektorzählerstand

72 (Neigungen bei den letzten 7 3 Wendepunkten)

74 alles logische Einsen

75

76

77

78

79

80 Zeilenstoppkoordinate Nr.

81 Spaltenstoppkoordinate Nr. -

82 Zeilenstoppkoordinate Nr.

83 Spaltenstoppkoordinate Nr.

84 Zeilenstoppkoordinate Nr.

85 Spaltenstoppkoordinate Nr.

86 Zeilenstoppkoordinate Nr.

87 Spaltenstoppkoordinate Nr.

88 Zeilenstoppkoordinate Nr.

89 Spaltenstoppkoordinate Nr.

90 alles logische Einsen 91

93 Zählerstopp

94 erste 5 Stopp-

95 Neigungen 96-127 Zeichen Nr. 2

128-159 Zeichen Nr. 3

160-191 Zeichen Nr. 4

192-223 Zeichen Nr. 5

224-253 Zeichen Nr. 6

- VM -

Die Fig. 25 und 26 veranschaulichen schematisch bilder des Buchstabens X bzw. der Zahl

Die Arbeitsweise des erfindungsgemäßen Merkmalableitsystems, wie es hier beschrieben wurde, kann ferner anhand einer Beschreibung der festgestellten Merkmale verstanden werden, wie sie bei der Verfolgung der Begrenzungen der in den Fig. 25 und 26 gezeigten Bilder festgestellt werden. Am Begrenzungspunkt wird - vgl. Fig. 25 - eine Begrenzungssuche eingeleitet und schreitet in einem Uhrzeigersinn um die äußere Begrenzung des Buchstaben X fort. Bei Vollendung der drei Begrenzungsverfolgungsoperationen, wie sie zuvor beschrieben wurden, werden die in Tabelle 9 angegebenen Merkmale festgestellt.

Tabelle 9

Zeichenstücke

Merkmalsdatentabelle

Deζimalumfangszählerstand/ oktale Neigungsdurch-Schleifen schnittspaare

Begrenzungsgrenze

Max/Min Max/Min

Gesamter Umfangszählerstand 56

Gesamtzahl Vektordifferenzen 27

Wendepunkte
6

Neigungen bei den letzten 5 Wendepunkten

0 2

4 3

5-22 7-21 9-20 10-17 16-20 17-21 ;18-22 '19-23 24-22 27-21 28-22 29-23 31-24 32-25 35-24 36-23 38-22 39-23 42-24 43-25 44-26 45-27 49-26 56-27 56-30 56-31

17/7

24/8

Stoppzählerstand 3

Stoppneigungen

7 Stoppkoordinaten

Spalte

16
8

Zeile

9 23

809834

ORIGINAL INSPECTED

- 123 -

^ 275A972

Das Zeichenbild der Fig. 25 besteht aus einem einzigen Zeichenstück mit keinen Schleifen. Die Begrenzung des Zeichenbildes weist 56 Begrenzungspunkte auf. Bei der Verfolgung zwischen den Begrenzungspunkten wurden 27 Zelle-zu-Zelle-Vektordifferenzen festgestellt. Wie zuvor beschrieben, tritt eine Vektordifferenz auf, wenn eine Differenz zwischen aufeinanderfolgenden Zellenzu-Zellen-Vektorwerten festgestellt wird bei der Verfolgung zwischen Begrenzungspunkten. Die die Bewegungen zwischen den Begrenzungspunkten beschreibenden Vektoren sind in Fig. 7a dargestellt.

Sechs Wendepunkte werden ebenfalls bei der Begrenzungsverfolgung festgestellt. Die Begrenzungsneigungen an den letzten fünf der festgestellten Wendepunkte sind Null, 2,2, 4 und 3. Ferner weist das Zeichenbild drei Stopps auf. Das im ganzen mit 851 bezeichnete Segment ist zu kurz, um als ein gültiger Stopp gezählt zu werden. Die Stopprichtungen oder -neigungen beginnen mit dem Stopparm des Begrenzungspunktes 850 und setzen sich im Uhrzeigersinn fort, bezeichnet mit den Zahlen 2, 3 und 7 (vgl. die Tabelle) Die Stopprichtungen können durch eine visuelle Betrachtung der Fig. 7a bestimmt werden. Die Stoppkoordinaten werden durch Zählen der Spalten von links nach rechts und der Zeilen von oben nach unten bestimmt. Die Begrenzungsgrenzen des Zeichenbildes treten zwischen Spalten 7 und 17 und Zeilen 8 und 24 auf. Wenn die Begrenzungsverfolgung in einem Uhrzeigersinn vom Startpunkt 850 aus fortschreitet, so werden die Neigungsdurchschnitte abgeleitet durch Hinzuaddierung des Zellen-zu-Zellen-Vektorwertes eines laufenden Begrenzungspunktes zu den drei unmittelbar vorhergehenden Zellen-zu-Zellen-Vektorwerten, und durch Division der Summe durch vier.

Das Bild der Zahl 9 wird - vgl. Fig. 26 - von einem Startpunkt 852 aus in einem Uhrzeigersinn verfolgt. Zudem wird die Innenschleife der Zahl 8 in einer Richtung entgegen dem Uhrzeigersinn von einem Startpunkt 853 aus verfolgt. Bei Vollendung der drei vorbeschriebenen Begrenzungsverfolgungsoperationen werden die in Tabelle 10 angegebenen Merkmale festgestellt.

- 12-4 -

Tabelle Merkmalsdatentabelle

Zeichenstücke

Schleifen

Dez imalumfangszähler-

stand/Oktalneigungs-

durchschnittspaare

GesamtumfanysZählerstand
46

Gesamtzahlvektordifferenzen
3

Wendepunk te
2

Neigungen bei mindestens
Wendepunkten
O

O
5
5

5-20 9-21 1 1-22 23-23 25-24 26-25 27-26 34-25 36-24 41-25 44-26 45-27 46-30

Begrenzungsgrenze

Spalten Zeilen

Max/Min Max/Min

17/6

24/9

Stoppzahlerstand 1

Stoppneigung 6

Stoppkoordinaten Spalte Zeile 16 23

SchIe i fenumfang 16

Sch ie i fenkoord inaten Spalte Zeile Max/Min Max/Min

15/8

14/10

Das in Fig. 26 dargestellte Binärbild der Zahl 9 besteht aus einem einzigen Zeichenstück, welches eine einzige Schleife umfaßt. Der GesamtumfangsZählerstand der äußeren Begrenzung des Bildes ist 64, und die Gesamtzahl der Vektordifferenz, angetroffen bei der Verfolgung der äußeren Begrenzung ist 13. Ferner wurden zwei Wendepunkte festgestellt, jeder mit einer Begrenzungsneigung von 5. Zudem wurde ein einziger Stopp festgestellt, der eine Neigung von 6 besitzt. Der Startpunkt für eine Verfolgung des Stopparms ist an Spalte 16 und Zeile 23 angeordnet. Die Verfolgung der inneren die Schleife definierenden Begrenzungen ergibt einen Umfangszählerstand von 16. Die Schleife ist zwischen den Spalten 8 und 15 und den Zeilen 10 und 14 lokalisiert. Die Zahl 3 ist zwischen den Spalten 6 und 17 sowie den Zeilen 9 und 24 angeordnet.

Erfindungsgemäß ist somit ein Verfahren sowie ein einfaches logisches System vorgesehen, um in zuverlässiger Weise die Merk-

809834/0518

male von sowohl handgedruckten als auch durch mehrere Typenarten aufweisende Maschinen gedruckten alphanumerischen Zeichen festzustellen. Die handgedruckten Zeichen brauchen nur einander nicht berührend zu sein. Ferner können die Zeichen aus gebrochenen Segmenten bestehen und unterschiedliche Größen aufweisen. Es ist keine Normalisierung erforderlich.

Ein binäres Bild jedes Zeichens wird dabei erfindungsgemäß gebildet, und das Bild wird auf Begrenzungspunkte hin abgetastet, die einer Markierungsbedingung genügen. Die Konturverfolgung von sowohl der äußeren Begrenzung als auch der inneren Schleifen des Bildes werden von derartigen Begrenzungspunkten aus eingeleitet, um eine unnotwendige Redundanz zu vermeiden. Das Bild wird in Einzellenlagen verdünnt, wenn die Bildbegrenzungen verfolgt werden, um eine substantielle Bildverformung zu verhindern. Jede Begrenzungsverfolgung besteht aus schrittweisen Bewegungen zwischen den Begrenzungspunkten, welche die Bildbegrenzungen bilden, und jede Bewegung zwischen Bildzellen ist repräsentiert durch einen von 8 gleichmäßig divergierenden Vektoren. Die Vektorwerte werden ferner erfindungsgemäß gemittelt, um eine Folge von Neigungswerten zu bilden, die für eine Bildbegrenzung repräsentativ sind. Die Neigungsmerkmale einschließlich Umfangszählerständen, Maximum- und Minimum-Bildbegrenzungsgrenzen, Schleifen und Wendepunkten werden aus der Neigungsfolge festgestellt.

Die Erfindung sieht auch die Zeichenbildverdünnung auf eine Einzellenstrich- oder -hubbreite vor, und die Zeichenstopps und -knoten werden lokalisiert. Jeder Stopp wird verfolgt, um gültige Stopps festzustellen, wobei ungültige Stopps am Knoten weggelassen werden. Die Neigung jedes gültigen Stopps wird bestimmt, um den Merkmalssatz für die Zeichenidentifizierung zu vervollständigen.

Zusammenfassend sieht die Erfindung also ein Zeichenmerkmalfeststellsystem vor, bei dem ein Informationsfeld durch eine Fühleranordnung abgetastet wird, wobei die Fühleransprechgrößen zur Bildung eines binären Zeichenbildes digitiert werden; das Bild wird in Einzellenlagen oder -schichten verdünnt, wenn die Bildbegrenzung und Innenschleifen des Bildes von Begrenzungspunkt zu Begrenzungspunkt verfolgt werden; ein Übergang von einem Begrenzungspunkt

wird definiert durch einen von 8 in gleicher Weise divergierenden Vektoren, die die örtliche Neigung einer Begrenzung zwischen verbundenen Punkten anzeigen; die Folge von Vektoren und ihre XY-Lagen werden aufgezeichnet, und die Begrenzungsneigungen werden durch einen laufenden Durchschnitt von 4 Vektoren angezeigt, die repräsentativ für die Zelle-zu-Zelle-Ubergänge sind; Zeichenmerkmale werden aus der Folge der Begrenzungsneigungen festgestellt, um einen Merkmalssatz zu bilden, einschließlich Umfangszählerständen, Maximum- und Minimum-Bildbegrenzungsgrenzen, Wendepunkten und Schleifen; die Bildbegrenzung wird verdünnt auf eine Einzellen-Hub- oder Strichbreite, und die Zeichenstopps und Knoten werden lokalisiert; jeder Stopparm wird zur Identifikation gültiger Stopps verfolgt, und die Neigung jedes gültigen Stopps wird bestimmt zur Vervollständigung des Merkmalssatzes; der Merkmalssatz wird formatiert und in der Speichereinheit zur Zeichenidentifizierung gespeichert.

- Patentansprüche -

809834/0518

Claims

I naohqereioht|
Patentansprüche * /543 /2

System zur Feststellung von Merkmalen eines innerhalb eines Binärspeichers (20, 33, 34 und 35) gespeicherten Zeichens, wobei der Binärspeicher eine Vielzahl von Zellen aufweist, von denen mindestens einige Zellen die das Zeichen repräsentierende Binärinformation enthalten, wobei das Zeichen mindestens eine Begrenzung besitzt, die eine äußere Begrenzung aufweist, wobei andere Begrenzungen innere Schleifen sind, gekennzeichnet durch

a) Mittel (29) zur Abtastung des Speichers zum Lokalisieren von mindestens einer Zelle in dem Speicher, die Information von jeder Begrenzung enthält,

b) Mittel (27, 30) zur Erzeugung von Vektoren, welche repräsentativ sind für die Neigung zwischen benachbarten Zellen, die Information enthalten, welche das Zeichen angeordnet an jeder Begrenzung betreffen, und zwar geschieht dies durch Verfolgung jeder Begrenzung ansprechend auf die Mittel zur Abtastung, welche die erwähnte eine Zelle lokalisieren,

c) Mittel (27) zur Durchschnittsbildung einer bestimmten Anzahl von aufeinanderfolgenden Vektoren, die von den Mitteln (27, 30) zur Erzeugung der Vektoren empfangen wurden, um einen Satz von Vektordurchschnitten für jede Begrenzung zu bilden, und

d) Mittel (30) verbunden mit den Mitteln zur Durchschnittsbildung und zur Lokalisierung von Wendepunkten aus Differenzen zwischen aufeinanderfolgenden Vektordurchschnitten des erwähnten Satzes durch Signalgebung dann, wenn eine Differenz von einem Zeichen gefolgt wird von einer Differenz mit entgegengesetztem Zeichen.
2. System nach Anspruch 1, gekennzeichnet durch

a) Verdünnungsmittel (27) zur Reduzierung des Zeichens durch Entfernung von Informationsteilen betreffend das Zeichen innerhalb der erwähnten Zellen zur Bildung eines reduzierten Zeichens mit einer Zellenbreite,

b) Stoppmittel (27) in elektrischer Verbindung mit dem Speicher zur Lokalisierung von Stopps auf dem reduzierten Zeichen und zur

809834/0518

ORIGINAL INSPECTED

7/

Bestimmung der Länge desselben, η η E / η η *\

c) Schwellenmittel (27, 29) zur Entfernung von Teilen des reduzierten Zeichens aus den erwähnten Zellen, die irgendeinen Stopp repräsentieren, der eine Länge besitzt, die kleiner xst als eine bestimmte vorbestimmte Länge zu einem Knoten, und

d) Knotenmittel (27) verbunden mit den Schwellenmitteln zur Lokalisierung von Schwellen, die einen Teil des reduzierten Zeichens enthalten, der mehr als zwei benachbarte Zellen besitzt, die Information betreffend das reduzierte Zeichen enthalten.
3. System zur Feststellung von Merkmalen nach Anspruch 2, gekennzeichnet durch Speichermittel (31) verbunden mit den Vektordurchschnittsmitteln und den Stoppmitteln zur Speicherung von Vektordurchschnitten und Plätzen jedes Stopps in einem speziellen Format.
4. System nach einem oder mehreren der vorhergehenden Ansprüche , insbesondere nach Anspruch 2, gekennzeichnet durch Mittel (31) zur Speicherung einesZählerstandes der Anzahl von Zellen um den Umfang der äußeren Begrenzung herum.
5. System nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 4, gekennzeichnet durch Mittel (49) zum Vergleichen des Zählerstandes des Umfangs mit einer vorgewählten Anzahl zur Zurückweisung jeglichen Zeichens mit weniger als dem vorgewählten Zählerstand.

809834/0518