DE2802799A1 - Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern - Google Patents

Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern

Info

Publication number
DE2802799A1
DE2802799A1 DE19782802799 DE2802799A DE2802799A1 DE 2802799 A1 DE2802799 A1 DE 2802799A1 DE 19782802799 DE19782802799 DE 19782802799 DE 2802799 A DE2802799 A DE 2802799A DE 2802799 A1 DE2802799 A1 DE 2802799A1
Authority
DE
Germany
Prior art keywords
emitter
additional
base
single crystal
power transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782802799
Other languages
English (en)
Other versions
DE2802799C2 (de
Inventor
Gian Piero Ing Gra Chiavarotti
Mario Ing Grad Conti
Sandro Ing Grad Luciani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ATES Componenti Elettronici SpA filed Critical ATES Componenti Elettronici SpA
Publication of DE2802799A1 publication Critical patent/DE2802799A1/de
Application granted granted Critical
Publication of DE2802799C2 publication Critical patent/DE2802799C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Description

SGS-ATES Component!
Elettronici S.p.Λ.
Via C. Olivetti 2
20041 Agrate Drianza (Milano) Italien
Aus einem Silicium-Einkrlstall hergestellter Leistungstransistor mit Minoritätsträgern.
Priorität: 8. Juli 1977; Italien; Nr. 25 518 A/77
Die Erfindung betrifft Transistoren mit Minoritätsträgern, deren Emitter in der Basiszone von der Art mit "abgestufter" Basis und mit "homogener" Basis enthalten ist und die für den Betrieb mit hohem Kollektorsättigungsstrom und mit kurzer Dämpfungsseit bestimmt sind.
Es ist bekannt, daß bei alles industriellen Anwendungsforrnen rait einem gewöhnlichen Transistor und einer verhältnismässig hohen Dämpfizngsfrequenz die Schaltuna während
der Dämpfung zwischen Kollektor und Emitter eine Spannung liefert, die gleich oder höher als diejenige der Speisespannungsquelle ist, während der Kollektor noch einen nicht vernachlässigbaren Reststrom leitet, und daß gefährliche Bedingungen für den Transistor bestehen, wenn die zu verbrauchende Leistung hoch ist, da der Wert der Spannung (der von der Schaltung abhängt), nicht vermindert v/erden kann, noch die Fähigkeit zum Leistungsverbrauch seitens des Transistors selbst verbessert werden kann, muß der Reststrom herabgesetzt werden. Es ist ferner bekannt, daß dieser Strom im wesentlichen durch die beweglichen Ladungen bedingt ist, die in der Basiszone des Transistors vorhanden sind, sofort nachdem dieser die in der Kollektorzone vorhandenen Ladungen verloren hat, d.h. von dem Augenblick an, in welchem dieser beginnt, in seinem aktiven Bereich zu arbeiten.
In den Ausführungen, welche die Erfindung erläutern, wird das Verhalten des Transistors als Schalter während der Phasen analysiert, welche dem Augenblick des Beginns des Sperrzustandes folgen und als "Speicherzeit" und "Abfallzeit" bezeichnet werden. Die als "Verzögerungszeit" und "Anstiegszeit" bezeichneten Zeiten, welche den Beginn des Leitungszustandes kennzeichnen, werden hier nicht näher erläutert.
Zur Herabsetzung der Speicher- und der Abfallzeit nach dem Stand der Technik werden bei den verschiedenen Möglichkeiten im wesentlichen die Dicke der Kollektor- und Basisschichten, der jeweilige spezifische Widerstand und der Emitterwirkungsgrad in Betracht gezogen. Diese bekannten Ausführungsformen führen jedoch bei der Anwendung auf den Bau eines Transistors, der optimiert werden soll, um im aktiven Bereich mit dem höchstmöglichen Kollektor-Emitter-Spannungswert zu arbeiten, unvermeidlich zu einer
809882/0604
fühlbaren Herabsetzung der maximalen Spannung sowie zur Änderung anderer Parameter (VCE sat/ n FE sat)·
Der Erfindung liegt die Aufgabe zugrunde, die "Abfall"- und "Speicher"-Zeiten des Kollektorstroms herabzusetzen, ohne die maximale Spannung zu verringern, noch die anderen Parameter zu verändern. Dieses Ergebnis wird vorzugsweise durch einfache Varianten erzielt, ohne daß die Schritte des Herstellungsverfahrens geändert werden und daher ohne Kostenerhöhung. Dieses Ergebnis kann jedoch auch mit Varianten des Herstellungsverfahrens erreicht v/erden, ohne die Kosten zu ändern, wie sich aus dem Nachfolgenden ergibt.
Es erscheint daher zweckmässig, die Varianten der Produktionsmittel gesondert und zuerst zu beschreiben, und dann die Varianten des inneren Aufbaus der Vorrichtung, da die ersteren die Beschreibung des letzteren erleichtern. In den Ansprüchen ist jedoch diese Reihenfolge umgekehrt. Die Varianten der Produktionsmittel betreffen gemäß einer ersten bevorzugten Ausführungsform vor allem die sogenannte Emittermaske. Nach dem Stand der Technik ist der Hauptzweck dieser Maske, Bereiche auf der Oberfläche des Silicium-Einkristalls zu schaffen, die zur Aufnahme der Emitterdotierung bestimmt sind, welche nach dem bekannten Herstellungsverfahren durch einen nachfolgenden Verfahrensschritt eindiffundiert wird. Zur wirtschaftlicheren Durchführung der Erfindung wird die Emittermaske dadurch modifiziert, daß die normalen Emitterlöcher durch eine Reihe von zusätzlichen Löchern ergänzt werden, die alle miteinander vereinigt oder zu gesonderten Gruppen vereinigt sind, welche von denjenigen des Emitters isoliert sind, die auf den Basisbereichen vorgesehen werden und zumindest teilweise auf demjenigen Teil dieser Baäs-
80S882/G8Ö4
bereiche, die zur Herstellung der BasisanschLilsse benutzt werden. Diese zusätzlichen Löcher imcerscheiden sich durch ifrren nutzbaren Umfang, der nachfolgend näher definiert wirü und sich in einem bestimmten konstanten oder veränderlichen Abstand von der Umfangslinie des Emitterloches befindet, welche bei den bekannten aufeinanderfolgenden Verfahrensschritten die Linie des Emitter-Basisübergangs auf der Oberfläche des Einkristalls bildet. Außerdem haben die erwähnten zusätzlichen Löcher eine Ausdehnung in der Richtung senkrecht zu der erwähnten Umfangslinie in der Ebene der Maske, die sich zumindest teilweise der Ausdehnung des metallischen Basiskontakts, in der gleichen Richtung gesehen, überlagert. Die Ausdehnung und die Form des metallischen Basiskontakts werden bekanntlich mittels der Metallisierungsmaske in einem nachfolgenden Schritt des Herstellungsverfahrens definiert. Der nutzbare Umfang der zusätzlichen Löcher liegt allen Emitter-Basis-Ubergangslinien gegenüber, die in der Oberfläche des Einkristalls enthalten sind. Zur Erläuterung des Begriffs nutzbarer Umfang der zusätzlichen Löcher ist anzugeben, daß ein zusätzliches Loch ein rechteckiger Infinitesimalbereich ist, der mit den ihm folgenden oder vorausgehenden Löchern zwei Seiten gemeinsam hat, welche nicht nutzbar sind. Die beiden übrigen Seiten sind nutzbar. Die Summe aller nutzbaren Seiten bilden den nutzbaren Umfang. Wenn die zusätzlichen Löcher zu Gruppen vereinigt sind, haben im Bereich der gleichen Gruppe die zusätzlichen Endlöcher drei nutzbare Seiten für jedes Ende.
Diese Art der Darstellung macht die Anwendbarkeit auf beliebige Gestaltungsformen der auf der Oberfläche des Einkristalls vorgesehenen Smitter-Basis-Übergänge deutlich, da der nutzbare Umfang, wie erwähnt, sich in einem bestimmten konstanten
809882/060;
/Linie des oder veränderlichen Abstand von der benachbarten Emitter-Basis-über' ^arifG%indet. Der nutzbare Umfang der erwähnten zusätzlichen Löcher bildet den Umfang der Diffusionszone, die nachfolgend als zusätzliche Diffusionszone bezeichnet wird. Wenn die zusätzlichen Löcher zu Gruppen vereinigt sind, wird auch als zusätzliche Diffusionszone die von diesen Gruppen als Folge der Dotierungs- und Diffusionsvprgänge erhaltene Gesamtheit bezeichnet. Der Grund, weshalb bei der ersten Avisfuhrungsform der Erfindung auf der gleichen Emittermaske auch die zusätzlichen Löcher erzeugt werden, ist durch den Umstand gegeben, daß die Emitter-Diffusions-Zonen und die zusätzlichen Diffusionszonen mit der gleichen Art von Dotierungsmittel dotiert sind und es deshalb zweckmässig ist, sie durch einen gleichzeitigen Arbeitsvorgang zu erzeugen.
Die Durchführung der Erfindung kann jedoch auch nach einem zweiten Verfahren mit teueren Produktionsmitteln geschehen, die aus einer Maske bestehen, welche von derjenigen des Emitters unabhängig ist und hauptsächlich die zusätzlichen Löcher enthält, und damit mit Operationen für die Dotierung und die Diffusion, die verschieden von denjenigen sind, welche den Emitter bilden. Ein weiteres drittes Verfahren geschieht in der Weise, daß der Emitter durch eine Technik gebildet wird, die von der Diffusion verschieden ist,und unter Verwendung einer unabhängigen Maske für die zusätzlichen Löcher.
Die Varianten der inneren Struktur des Einkristalls, bearbeitet als Transistor nach dem ersten oder zweiten oder dritten Modus zur Ausbildung der Masken*werden nachfolgend beschrieben, damit jeder Fachmann sie mit den bekannten Strukturen vergleichen kann. An den erwähnten zusätzlichen Löchern werden im Einkristall zusätzliche Diffusionszonen
809882/0604
2802739
erzeugt, deren Polarität gleich denjenigen der angrenzenden Emitterzonen ist/ die jedoch von den letzteren isoliert sind und sich durch die Basismetallisierung im Kurzschluß mit den umgebenden Basiszonen befinden. Diese Basiszonen v/erden "durch Definition" (Transistor mit Minoritätsträgern) so dotiert, daß sie eine Polarität haben, welche der Emitterpolarität entgegengesetzt ist, während der Basiskontakt "durch Konstruktion" zumindest teilweise die zusätzlichen Diffusionszonen bedeckt. Es wurde der Plural "Emitterzonen", "Basiszonen" verwendet, um klar zu machen, daß diese den jeweiligen zusätzlichen Diffusionszonen entgegengesetzt sind. Hieraus folgt, daß der Basiskontakt sich in Ohmschen Kontakt nicht nur mit der Basisdiffusionszone sondern auch mit der zusätzlichen Diffusionszone befindet, weshalb der relative übergang, der nachfolgend als zusätzlicher übergang bezeichnet wird, kurzgeschlossen ist. Der zusätzliche übergang wird daher durch die als Emitter dotierte Zone, jedoch innerhalb der Basiszone, gebildet und aus der sie umgebenden Basiszone. Dieser erstreckt sich von der Oberfläche des Einkristalls, wo er mit dem Umfang der zusätzlichen Diffusionszonen zusammenfällt, zu allen Punkten, welche in der Tiefe das Volumen der erwähnten Zonen begrenzen. Die Tiefe der erwähnten zusätzlichen Diffusionszonen hängt im Vergleich zur Tiefe der Emitterzone von den vorerwähnten Produktionsmitteln ab. Aus den Varianten zu diesen Mitteln in der ersten Ausfuhrungsform ergibt sich, daß die beiden Tiefen gleich sind, während bei der zweiten und bei der dritten Ausführungsform die beiden Tiefen verschieden oder ungleich sind. Um den Kurzschluß dieses zusätzlichen Übergangs zu erzielen, genügt es, daß der erwähnte Ohmsche Kontakt längs eines Bruchteils des genannten nutzbaren Umfangs hergestellt wird. Der auf diese Weise erhaltene Transistor arbeitet in folgender Weise: bekanntlich wird die Basis des Transistors während des Leitungszustandes von
809882/Q6CU
einer großen Zahl von Minoritätsträgern aufgefüllt, die in diese vom Emitter injiziert werden, welche in einer bestimmten Zeit (Abfallzeit) evakuiert werden müssen, um die Sperrung zu vervollständigen, nachdem die "Speicherzeit" beendet ist, oder nachdem alle Minoritätsträger evakuiert worden sind, welche die Kollektorzone gefüllt hatten. Erfindungsgemäß wird der zusätzliche Übergang kurzgeschlossen, so daß sich sein Gleichgewichtszustand nicht verändern kann, da die Minoritätsträger in der Basis, die der Grenzschicht des zusätzlichen Übergangs am nächsten liegen, an diesem Übergang das Dichtegleichgewicht erreichen. Dieser Dichtewert ist viel niedriger als derjenige, der im Transistor ohne die erfindungsgemäßse zusätzliche Diffusionszone erhalten wird. Hieraus folgt, daß. die Zahl der zu evakuierenden Minoritätsträger verringert ist und damit auch die "Abfallzeit" und in geringerem Maße die "Speicherzeit". Der durch die Erfindung erzielte Vorteil läßt sich durch die Angabe der Mittelwerte beweisen, die bei 50 normalen npn-Transistoren und ebensovielen npn-Transistoren gemessen wurden, welch letztere mit erfindungsgemäßen zusätzlichen Diffusionen dotiert waren und zwar die ersten (1) und die zweiten (2) Produkte gleichzeitig auf ein und demselben SiIiciumplättchen.
Höchstnennwerte der Spannung für (1) und (2) BVCBO1OOOV LVCEO55OV
Meßbedingungen für die Speicherzeit (ts) und für die Abfallzeit (tf) bei der Testschaltung enthaltend einen Widerstand R , der zwischen der Spannungsquelle +VCC und dem Kollektor geschaltet war, während der zweite Pol der Spannungsquelle mit dem Emitter verbunden war und der Generator zur Lieferung an die Basis die Ströme I„on, I_off zwischen der
803882/0804
Basis und dem Emitter geschaltet war: V„„ R„„ I
CC "CC *C +250 V 100 Ohm 2,5 Λ
IBon
IBoff
+ 0,5 A - 1 ,0 Λ
Gemessene Werte
(1)
1,5
/usec
0,35 .usec
1,1
(2)
,usec
0,12 ,usec
Beispiele, die jedoch nicht beschränkend ausgelegt werden sollen, der erfindungsgemäßen Struktur, die auch auf pnp-Transistoren, gewöhnlich mit "abgestufter Basis" angewendet werden können, sind in den nachfolgenden Zeichnungen gegeben, die einen npn-Transistor vom Typ mit abgestufter Basis (graded base) darstellen, und zwar zeigen:
Fig. 1 eine Teilansicht in Draufsicht des Siliciumeinkristalls von der Seite der Emitter- und der Basiszone der in Fig. 2 im Schnitt gezeigten Vorrichtung, welche zwei verschiedene Arten zur Herstellung und Metallisierung des zusätzlichen Übergangs darstellen;
Fig. 2 eine Teilansicht im Schnitt des Siliciumeinkristalls enthaltend die Elemente: Emitter, Basis,
Kollektor, zusätzlicher Übergang
gemäß 2weier Ausffihruncrsformen der Erfindung;
Fig. 3 eine Teilansicht senkrecht zur Oberfläche des Siliciunieinkristails der in Fig. 4 im Schnitt dar-
009882/0604
gestellten Vorrichtung;
Fig. 4 eine Schnittansicht des Siliciumeinkristalls enthaltend die Elemente: Emitter, Basis, Kollektor, zusätzlicher übergang eines Transistors gemäß von den in Fig. 2 dargestellten verschiedenen Formen. Auch in diesem Falle sind zwei verschiedene Arten zur Herstellung und Metallisierung des zusätzlichen Übergangs dargestellt»
Figur 1 ist die Teilansicht in Draufsicht der Oberfläche des Siliciumeinkristalls, nicht maßstabgerecht, für eine der möglichen Ausführungsformen der Erfindung im Falle eines npn-Transistors vom Typ mit abgestufter Basis ("graded base") der zwei geschlossene Linien χ und y für den zusätzlichen übergang aufweist.
Die Linie 10 ist der Emitter-Basis-Ubergang. Die Linie 11 ist der Basis-Kollektor-Übergang. Der Körper des Einkristalls, der den Kollektor um die Basiszone herum bildet, ist mit 6 bezeichnet, die Diffusionszone des Emitters mit 4 und die der Basis mit 5. Die zusätzliche Diffusionszone ist im Ganzen durch 8 und 81 dargestellt, wobei 8 verschieden von 8' ist, da die erste ganz bedeckt ist, während die zweite teilweise durch die Metallisierung des Basiskontakts bedeckt ist, dessen Grenze 9 mit der Grenze des in Fig. 2 mit 12 bezeichneten Dielektrikums zusammenfällt. Die mit 8 und 81 bezeichneten Beispiele brauchen nicht unbedingt bei der gleichen Vorrichtung ausgeführt zu werden. Sie gelten auch für verschiedene Vorrichtungen.
009882/0604
Figur 2 ist eine Ansicht der Vorrichtung im Schnitt nach der Linie Λ-Λ in Fig. 1. Der Kollektor, der mit einem metallischen Kontakt 3 versehen ist, wird durch eine Schicht N+ gebildet, die mit 7 bezeichnet ist, und durch eine Schicht N, die mit 6 bezeichnet ist, in v/elche die Basiszone 5 dotiert mit P+ in einer ersten Phase des Fertigungsverfahrens eindiffundiert worden ist. Innerhalb der Diffusionszone 5 v/erden aufeinanderfolgend zusammen der Emit-t ter 4 und die N++ dotierten Diffusionszonen 8, 8' eindiffundiert. Alle Emitter-Basis-Ubergänge 10 ^ sind durch ein Dielektrikum geschützt und bilden ' daher einen Teil der geochlossenen Linie des zusätzlichen Übergangs x, die in Fig. 1 gezeigt ist. Die Metallisierung der Basis 2 wird durch das Dielektrikum 12 an der geschlossenen Linie 9 begrenzt und bedeckt die ganze Linie y sowie einen guten Teil der Linie x. Die Emittermetallisierung ist mit 1 bezeichnet. Mit Ausnahme der zusätzlichen Diffusionszonen8und 8· ist alles übrige in der Schnittansicht wie bei einem nach der bekannten Technik hergestellten normalen Planartransistor. Die Diffusionstiefe 4 ist gleich derjenigen der Diffusionszonen 8 und 81, könnte jedoch größer oder kleiner sein, wie in Anspruch 5 angegeben.
Figur 3 ist eine Teilansicht in Draufsicht der Oberfläche des Siliciumeinkristalls, nicht maßstabgerecht, für eine der möglichen Ausführungsformen der Erfindung im Falle eines npn-Transistors vom Typ mit abgestufter Basis ("graded base") mit zehn geschlossenen Linien a, b, o, d, e, f, g, h, i, 1 als zusätzlicher übergang und neun gesonderte zusätzliche Diffusionszonen. Die Linie 10 ist der Emitter-Basis-
809882/0604
- 13 - 2802798
übergang. Die Linie 11 ist der Basis-Kollektorübergang. Der Körper des Einkristalls, der den Kollektor im Inneren der Basiszone bildet, ist mit 6 bezeichnet. Die Emitterdiffusionszone ist mit 4 bezeichnet und die der Basis mit 5. Die zusätzlichen Diffusionszonen 8" und 81", die alle v/ie der Emitter dotiert sind, sind Ausführungsbeispiele mit und ohne verschiedene Zusammenstellungen der zusätzlichen Diffusionszonen. In der Tat woisen die Zonen 8" acht geschlossene Linien c, d, e, f, g, h, i, 1 gesonderter zusätzlicher übergänge auf, die der Metallisierung der Basis 2 unterliegen, welche sie erfindungsgemäß vollständig kurzschließen, während die Zone 81" allein ist, von den geschlossenen Linien a, b begrenzt ist, einen zusätzlichen übergang hat, dessen Kurzschluß über den Basiskontaktr ^ilwelse ist, wie durch die Erfindung vorgesehen, während die Grenze des Basiskontakts 9 mit der Grenze des Dielektrikums zusammenfällt, das in der Schnittansicht der Fig. 4 mit 12 bezeichnet ist. Ausserdem ist die Form der Bereiche, die von diesen in Fig. 4 dargestellten Linien begrenzt sind, einer der möglichen beanspruchten Fälle, in welchem der Abstand zwischen dem zusätzlichen Übergang und dem Umfang des Basis-Emitterübergangs veränderlich ist»
Figur 4 ist die Schnittansicht der Vorrichtung nach der Linie B-B in Fig. 3. Diese Schnittansicht behält mit Ausnahme der Bezugsziffern 8" und 81", welche die zusätzlichen Diffusionszonen betreffen, die Numerierung und die Bedeutung der in Fig. 2 verwendeten Bezugsziffern bei. Die Tiefe der Diffusionszonen 4 ist gleich derjenigen der Diffusions-
003882/0804
zonen 8" und 8'", kann jedoch größer oder geringer sein, v/ie in Anspruch 5 ervrähnt.
809882/0604
e e r s e i t e

Claims (6)

Patentansprüche
1. Aus einem Sicicium-Einkristall hergestellter Leistungstransistor mit Minoritätsträgern, dessen Emitter in die Basiszone eindiffundiert ist, gewöhnlich mit abgestufter oder homogener Basis,
dadurch gekennzeichnet, daß außerhalb des an der Oberfläche des Einkristalls endenden Umfangs des Emitter-Basis-Übergangs (10) und in einem bestimmten konstanten oder veränderlichen Abstand von diesem Umfang eine Anzahl zusätzlicher Diffusionszonen (8, 8'; 8", 8IM) vorgesehen ist, welche die gleiche Polarität wie der Emitter (A) haben, von diesem isoliert und innerhalb der Basiszone (5) eingeschlossen sind, welche zusätzlichen Diffusionszonen (8, 8«; 8", 8l!t) auf der Oberfläche dos Einkristalls eine beliebige Anzahl geschlossener Linien (X, Y; a-1) zusätzlichen Übergangs "bilden, von denen jeder zumindest teilweise durch eine Metallisierung (2), die auch den Basiskontakt bildet, kurzgeschlossen ist.
2. Leistungstransxstor nach Anspruch 1, dadurch gekennzeichnet daß die Zahl der geschlossenen Linien (X, Y) Übergangs gleich zwei ist.
zusätzlichen
803382/0664
Bayerische Vsreinsbank 823i01
Pa-tsdieck S47 82-803
ORIGINAL INSPECTED
~λ~ 2802739
3. Leistungstransistor nach den Ansprüchen 1 oder 2, dadurch gekennzeichnet, daß dieser mit Hilfe einer Emittermaske hergestellt worden ist, die modifiziert worden ist, um gleichzeitig den Diffusionsemitter (4) und die zusätzlichen Diffusionszonen (8, 8'; 8", 81 ' » ) zu erhalten.
4. Leistungstransistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zusätzlichen Diffusionszonen (8, 8'; 8», 8·'') durch eine oder mehrere von derjenigendes Emitters (4) unabhängige Masken erhalten worden sind.
5. Leistungstransistor nach Anspruch 4, dadurch gekennzeichnet, daß die Diffusionstiefe der zusätzlichen Diffusionszonen verschieden von derjenigen der Emitterzone ist.
6. Leistungstransistor nach den Ansprüchen 4 und 5, dadurch gekennzeichnet, daß die zusätzlichen Diffusionszonen durch eine oder mehrere Masken erhalten worden sind, während der Emitter mit Hilfe einer hiervon verschiedenen Diffusionstechnik erhalten worden ist.
809882/0604
DE2802799A 1977-07-08 1978-01-23 Planartransistor und Verfahren zu seiner Herstellung Expired DE2802799C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT25518/77A IT1084368B (it) 1977-07-08 1977-07-08 Transistore di potenza con alta velocita' di spegnimento e mezzi per ottenerlo.

Publications (2)

Publication Number Publication Date
DE2802799A1 true DE2802799A1 (de) 1979-01-11
DE2802799C2 DE2802799C2 (de) 1984-06-14

Family

ID=11216937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2802799A Expired DE2802799C2 (de) 1977-07-08 1978-01-23 Planartransistor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US4205332A (de)
DE (1) DE2802799C2 (de)
FR (1) FR2401524A1 (de)
GB (1) GB1588691A (de)
IT (1) IT1084368B (de)
SE (1) SE425201B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2529389A1 (fr) * 1982-06-25 1983-12-30 Thomson Csf Transistor de commutation de puissance a structure digitee
DE3345060A1 (de) * 1982-12-15 1984-08-30 Tokyo Shibaura Denki K.K., Kawasaki Halbleitervorrichtung
US5003367A (en) * 1987-09-23 1991-03-26 Siemens Aktiengesellschaft Sucking electrode for shortening the turn-off time in a semiconductor component

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017750C2 (de) * 1980-05-09 1985-03-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor
EP0064613B1 (de) * 1981-04-30 1986-10-29 Kabushiki Kaisha Toshiba Halbleiteranordnung mit einer Verschiedenheit von Elementen, die parallel funktionieren
US4796073A (en) * 1986-11-14 1989-01-03 Burr-Brown Corporation Front-surface N+ gettering techniques for reducing noise in integrated circuits
GB2204445B (en) * 1987-03-06 1991-04-24 Texas Instruments Ltd Semiconductor switch
US5341020A (en) * 1991-04-12 1994-08-23 Sanken Electric Co., Ltd. Integrated multicellular transistor chip for power switching applications
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US6127723A (en) * 1998-01-30 2000-10-03 Sgs-Thomson Microelectronics, S.R.L. Integrated device in an emitter-switching configuration
GB0318146D0 (en) * 2003-08-02 2003-09-03 Zetex Plc Bipolar transistor with a low saturation voltage
CN102656670A (zh) 2009-12-21 2012-09-05 Nxp股份有限公司 具有多层接触的半导体器件
US20150236090A1 (en) * 2014-02-14 2015-08-20 Nxp B.V. Transistor with reducted parasitic

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510735A (en) * 1967-04-13 1970-05-05 Scient Data Systems Inc Transistor with integral pinch resistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1319037A (en) * 1971-03-26 1973-05-31 Ferranti Ltd Transistors
NL7312547A (nl) * 1973-09-12 1975-03-14 Philips Nv Halfgeleiderinrichting, werkwijze ter vervaardiging daarvan en schakeling bevattende de inrichting.
US4066917A (en) * 1976-05-03 1978-01-03 National Semiconductor Corporation Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510735A (en) * 1967-04-13 1970-05-05 Scient Data Systems Inc Transistor with integral pinch resistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2529389A1 (fr) * 1982-06-25 1983-12-30 Thomson Csf Transistor de commutation de puissance a structure digitee
EP0098209A1 (de) * 1982-06-25 1984-01-11 Thomson-Csf Leistungsschalttransistor mit fingerförmiger Struktur
DE3345060A1 (de) * 1982-12-15 1984-08-30 Tokyo Shibaura Denki K.K., Kawasaki Halbleitervorrichtung
US5003367A (en) * 1987-09-23 1991-03-26 Siemens Aktiengesellschaft Sucking electrode for shortening the turn-off time in a semiconductor component

Also Published As

Publication number Publication date
SE425201B (sv) 1982-09-06
FR2401524B1 (de) 1983-12-09
US4205332A (en) 1980-05-27
GB1588691A (en) 1981-04-29
DE2802799C2 (de) 1984-06-14
FR2401524A1 (fr) 1979-03-23
SE7714902L (sv) 1979-02-08
IT1084368B (it) 1985-05-25

Similar Documents

Publication Publication Date Title
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
DE4013643A1 (de) Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung
DE1639364A1 (de) Integrierte Halbleiterschaltung
DE2518010A1 (de) Ic-halbleiterbauelement mit einer injektions-logikzelle
DE2554296A1 (de) Integrierte schaltung mit komplementaeren feldeffekttransistoren
DE2716123A1 (de) Integrierte injektions-halbleiterschaltung und verfahren zu ihrer herstellung
DE2802799A1 (de) Aus einem silicium-einkristall hergestellter leistungstransistor mit minoritaetstraegern
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE2031082C2 (de) Planares Halbleiterbauelement
DE1764570C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit zueinander komplementären NPN- und PNP-Transistoren
DE2556668A1 (de) Halbleiter-speichervorrichtung
DE3022122C2 (de)
DE1903870A1 (de) Verfahren zum Herstellen monolithischer Halbleiteranordnungen
DE1544228A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen
DE1216435B (de) Schaltbares Halbleiterbauelement mit vier Zonen
DE2940975T1 (de)
DE2048737A1 (de) Verfahren zur Herstellung integrierter Transistoren
DE2604735A1 (de) Integrierter halbleiterbaustein
DE1639549B1 (de) Integrierte Halbleiterschaltung
DE2247911C2 (de) Monolithisch integrierte Schaltungsanordnung
DE3005367C2 (de)
DE2101279C2 (de) Integrierter, lateraler Transistor
DE2527076A1 (de) Integriertes schaltungsbauteil
DE2737503A1 (de) Feldeffekttransistor mit interdigitalstruktur und verfahren zu seiner herstellung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: KADOR, U., DIPL.-CHEM. DR.RER.NAT. KLUNKER, H., DI

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P., DIPL.-ING.,PAT.-ANW., 8000 MUENCHEN