DE2802799C2 - Planartransistor und Verfahren zu seiner Herstellung - Google Patents

Planartransistor und Verfahren zu seiner Herstellung

Info

Publication number
DE2802799C2
DE2802799C2 DE2802799A DE2802799A DE2802799C2 DE 2802799 C2 DE2802799 C2 DE 2802799C2 DE 2802799 A DE2802799 A DE 2802799A DE 2802799 A DE2802799 A DE 2802799A DE 2802799 C2 DE2802799 C2 DE 2802799C2
Authority
DE
Germany
Prior art keywords
zone
base
emitter
diffusion
additional
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2802799A
Other languages
English (en)
Other versions
DE2802799A1 (de
Inventor
Gian Piero Ing.(grad.) Milano Chiavarotti
Mario Ing.(Grad.) Conti
Sandro Ing.(grad.) Saronno Luciani
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
SGS ATES Componenti Elettronici SpA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SGS ATES Componenti Elettronici SpA filed Critical SGS ATES Componenti Elettronici SpA
Publication of DE2802799A1 publication Critical patent/DE2802799A1/de
Application granted granted Critical
Publication of DE2802799C2 publication Critical patent/DE2802799C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/914—Polysilicon containing oxygen, nitrogen, or carbon, e.g. sipos

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)

Description

Die Erfindung betrifft einen Planartransistor mit einem Slliclumhalbielterkörper mit einer Emitter-, einer Basis- und einer Kollektorzone sowie einer Emitter-, einer Basis- und einer Kollektorelektrode und mit mindestens einer außerhalb der an die eine, erste Hauptoberfläche des Siliciumhalbleiterkörpers grenzenden Emitterzone In die Basiszone eingebrachten Diffusionszone des Leitungstyps der Emitterzone, die sich bis an die erste Hauptoberfläche des Siliciumhalbleiterkörpers erstreckt und die an dieser Hauptoberfläche von der die Basiszone ohmisch kontaktierenden Basiselektrode ebenfalls ohmisch kontaktiert Ist.
Um bei Schalttransistoren ein schnelles Einschalten zu erreichen, werden diese beim Einschalten aus dem Sperrzustand in den gesättigten Zustand gebracht. Dies bringt jedoch Probleme beim Ausschalten, das heißt, beim Zurückschalten in den Sperrzustand mit sich. Bei einem im Einschaltzustand im Sättigungsbereich betriebenen Transistor ist die Basiszone stark mit Minoritätsladungsträgern überflutet, und die Erhöhung erstreckt sich über die ganze Basiszone bis an die Kollektorzone. Beim Zurückschalten des Transistors aus dem Sättlgungszustand In den Sperrzustand kommt es zu einer Verzögerung des Kollektorstroms gegenüber dem steuernden Basisstromimpuls. Zunächst müssen die während des Sättigungszustands In die Kollektorzone gebrachten Ladungsträger abfließen. Die dafür benötigte Zeit wird Speicherzeit genannt und ist diejenige Zeit, die der Transistor benötigt, um von der den Sättigungszustand bewirkenden Übersteuerung In denjenigen Zustand zu gelangen, in dem der Koliektorstrom abzusinken beginnt. An die Speicherzeit schließt sich die Abfallzeit an, nämlich diejenige Zeit, die erforderlich Ist, um nach Ablauf der Speicherzelt die noch in der Basiszone verbliebenen überschüssigen Minoritätsladungsträger abzuführen.
Aus der US-PS 35 10 735 ist ein Planartransistor der eingangs angegebenen Art bekannt, bei dem die Spelcherzeit durch Maßnahmen verringert wird, die dafür sorgen, daß dieser Transistor auch bei Ansteuerung seiner Basis mit einem übersteuernden Signal nur bis zum Einsetzen dor Sättigung, nicht jedoch in den eigentlichen Sättigungsbereich gebracht wird. Diese Maßnahmen bestehen darin, daß die Basiszone des Transistors seitlich erweitert ist und in diesen erweiterten Basiszonenteil eine zusätzliche Diffusionszone des Lettungstyps der Emitterzone eingebracht ist. Über dieser zusätzlichen Diffusionszone befindet sich die Basiselektrode des Transistors, die die zusätzliche Diffusionszone kontaktiert. Bei diesem Transistoraufbau befindet sich zwischen der Basiselektrode und dem eigentlichen Basisbereich des Transistors ein einschnürbarer Basiswiderstand, den der Steuerstrom durchlaufen muß, bevor er zum eigentlichen Baslsbereich des Transistors gelangt. Dadurch wird der Basisstrom auf einen solchen Wert begrenzt, daß der Transistor beim Einschalten nur bis zur Sättigungsgrenze, aber nicht in den eigentlichen Sättigungsbereich gebracht werden kann.
Dabei wird der eigentliche Basisbereich des Transistors beim Einschalten weiterhin mit Minoritätsladungsträgern überflutet, so daß sich durch diese bekannte Maßnahme zwar die Speicherzelt verringern läßt, hinsichtlich der Abfallzelt jedoch keine Verbesserung erreicht wird. Für
die Verbesserung hinsichtlich der Speicherzelt muß man bei diesem bekannten Transistor eine Herabsetzung der Stromleistung und eine beträchtliche Erhöhung des Platzbedarfs auf der Halbleiterscheibenfläche in Kauf nehmen. Dies behindert Insbesondere bei hochintegrierten Digitalschaltungen, da aufgrund des zusätzlichen Platzbedarfs bei einer bestimmten Halblelterschelbenfläche nur eine wesentliche geringere Anzahl derartiger Schalttransistoren Integriert werden kann.
Der Erfindung Hegt die Aufgabe zugrunde, bei einem Planartransistor der eingangs angegebenen Art die Abfallzelt zu verringern, und zwar mit Maßnahmen, die keinen zusätzlichen Platz auf der Halblelterschelbenfläche erfordern.
b5 Die Lösung dieser Aufgabe besteht In einem Planartransistor der eingangs angegebenen Art, der dadurch gekennzeichnet 1st, daß die Basiselektrode die gesamte Oberfläche der In die Basiszone zusätzlich eingebrachten, dem Rand des PN-Übergangs der Emitterzone an der
ersten Hauptoberfläche in einem Abstand gegenüberliegenden Diffusionszone ohmisch kontaktiert und die zusätzliche Diffusionszone entlang dem gesamten Rand des PN-Übergangs der zusätzlichen Diffusionszone an der ersten Hauptoberfläche mit dem sie umgebenden Teil der Basiszone kurzschließt.
Bei dieser Lösung wird derjenige Teil des Basisvolumens, der durch die zusätzliche Diffusionszone eingenommen wird, der eigentlichen Basisfunktion entzogen. Das heißt, die zusätzliche Diffusionszone nimmt am Transistorgjrschehen nicht teil. Dadurch wird die Anzahl der Minoritätsladungsträger, die sich in der Basiszone befinden, wenn der Transistor im Sättigungszustand ist, verringert. Deswegen ist die Abfallzelt, während der die überschüssigen Minoritätsladungsträger nach dem Rückschalten in den Sperrzustand aus der Basiszone herausgebracht werden müssen, verringert. Da im Sättigungszustand im Bereich der zusätzlichen Diffusionszone sich die Erhöhung der Minoritätsladungsträger in der Basiszone nicht bis an die Kollektorzone erstreckt und dort somit keine Überschwemmung der Kollektorzone mit Ladungsträgern aus der Basiszone stattfinden kann, wird bei dem Transistor nach der Erfindung auch die Speicherzeit verringert. Dadurch erhält man ebenfalls eine verringerte Ausschaltzeit.
Wendet man die Ausbildung nach der Erfindung bei Einzelleistungstransistoren an, so kann man wegen des kleineren Halbleiterflächenbedarfs als bei dem bekannten Transistor eine größere Anzahl von Einzeltransistoren auf einer Halbleiterscheibe ausbilden. Dies führt zu günstigeren Herstellungskosten pro Einzeltransistor. Bei Anwendung der Ausbildung nach der Erfindung bei integrierten Schaltungen benötigt man keinen zusätzlichen Platz auf der Halbleiterscheibenfläche, so daß man eine viel höhere Integrationsdichte als bei Anwendung der bekannten Maßnahmen zur Verringerung der Speicherzelt erreichen kann.
Vorteilhafte Verfahren zum Herstellen des Planartransistors nach der Erfindung sind in den weiteren Patentansprüchen angegeben.
Die Ausbildung des Transistors nach der Erfindung Ist sowohl für NPN- als auch für PNP-Transistoren anwendbar. Dabei kann die Basiszone eines solchen Transistors eine Dotierung aufweisen, die dort ein Driftfeld ergibt.
Im folgenden wird der Planartransistor nach der Erfindung anhand von Ausführungsbelspielen näher erläutert, und zwar anhand von NPN-Translstoren mit Driftfeldbasis. In den Zeichnungen zeigt:
Fig. 1 eine Draufsicht auf eine erste Ausführungsform des Planartransistors nach der Erfindung;
Fig. 2 eine Schnittansicht des Planartransistors gemäß Flg. 1 entlang der Schnittlinie A-A In Fig. 1;
Flg. 3 eine Draufsicht auf eine zweite Ausführungsform des Planartransistors nach der Erfindung; und
Flg. 4 eine Schnittansicht des Planartransistors nach FI g. 3 entlang der Schnittlinie B-B in F i g. 3.
Flg. 1 zeigt In Draufsicht eine nicht maßstabsgerechte Teilansicht der Oberfläche eines einkristallen Sillciumhalblelterkörpers, in dem ein Planartransistor nach einer ersten Ausführungsform ausgebildet ist. Die Draufsicht zeigt den Planartransistor von der Emitter- und der Basisseite aus. Bei dem Transistor handelt es sich um einen NPN-Translstor mit Driftfeldbasis, der eine zusätzliche Diffusionszone aufweist, die durch die Linien χ und ν begrenzt Ist.
Der Emltter-Basis-Übergang Ist durch eine Linie 10 dargestellt. Eine Linie 11 zelPt den Basls-Kollektor-Übergang. Der Halbleiterkörper, der die die Basiszone umgebende Kollektorzone bildet, ist mit 6 bezeichnet. Diffusionszonen 4 und 5 stellen die Emitterzone beziehungsweise die Basiszone dar. Die zusätzliche Diffusionszone ist mit 8 und 8' bezeichnet und ist gänzlich durch die Basiselektrode 2 (Fig. 2) bedeckt. Die Grenze 9 drr Basiselektrode 2 fällt mit der Grenze der in Fi g. 2 mit 12 bezeichneten dielektrischen Schicht zusammen.
Der Planartransistor braucht nicht beide Formen der sich fingerförmig erstreckenden Teile der zusätzlichen ίο Diffusionszone aufzuweisen, vgl. 8 und 8'. Er kann etwa eine zusätzliche Diffusionszone mit einem nur aus einem Finger bestehenden Teil 8 oder mit einem nur aus einem Fingerpaar bestehenden Teil 8' aufweisen.
Fi g. 2 zeigt eine Schnittansicht des in Fi g. 1 gezeigten Halbleiterkörpers längs der Schnittlinie A-A in Fig. 1. Der mit einer Kollektorelektrode 3 versehene Kollektor wird durch eine N+-leitende Schicht 7 und durch eine N-leitende Schicht 6 gebildet. In letztere ist die P+-leitende Basiszone 5 in einem ersten Schritt des Herstellungsverfahrens eindiffundiert worden. In die Basiszone 5 werden zusammen mit der Emitterzone 4 die N^-dotierten zusätzlichen Diffusionszonen 8, 8' eindiffundiert. Der Emitter-Basis-Übergang 10 ist durch eine dielektrische Schicht 12 geschützt und liegt in einem Teil des HaIbleiterkörpers Innerhalb der geschlossenen Linie des PN-Übergangs χ der zusätzlichen Diffusionszone 8, 8', wie in FI g. 1 gezeigt ist. Die Basiselektrode 2 grenzt längs der geschlossenen Linie 9 an die dielektrische Schicht 12 und bedeckt die ganze Linie y und die ganze Linie x. Die Emitterelektrode ist mit 1 bezeichnet. Mit Ausnahme der zusätzlichen Diffusionszone 8 und 8' stimmt diese Schnittansicht mit der Schnittansicht eines herkömmlichen bekannten Planartransistors überein. Die Diffusionsiiefe der Emitterzone 4 kann gleich derjenigen der J5 zusätzlichen Diffusionszone 8 und 8' sein; sie kann jedoch auch größer oder kleiner als diese Diffusionstiefe sein.
Fig. 3 zeigt in Draufsicht eine nicht maßstabsgerechte Ansicht auf die Oberfläche eines Sllictumhaibleiterkörpers, der einen Planartransistor nach einer zweiten Ausführungsform aufweist. Dabei handelt es sich um einen NPN-Transistor mit Driftfeldbasis, der neun zusätzliche Diffusionszonen 8" und 8'" mit PN-Übergängen entsprechend den zehn geschlossenen Linien α bis / aufweist. Eine Linie 10 bezeichnet den Emitter-Basis-Übergang. Der Basis-Kollektor-Übergang ist durch eine Linie 11 dargestellt. Der Siliciumhalblelterkörper, der die Basiszone umgibt, bildet die Kollektorzone und 1st mit 6 bezeichnet. 4 und 5 bezeichnen die diffundierte Emltterzone beziehungsweise die diffundierte Basiszone. Die zusätzlichen Diffusionszonen 8" und 8'", die alle wie die Emitterzone 4 diffundiert sind, sind Ausführungsbeispiele für unterschiedliche Gestaltungen der zusätzlichen Diffusionszone. Die achtteilige zusätzliche Dlffusionszone 8" weist acht PN-Übergänge entsprechend den geschlossenen Linien c bis 1 auf, die unter der Basiselektrode 2 liegen, von der diese PN-Übergänge kurzgeschlossen werden. Die zusätzliche Diffusionszone 8'" weist zwei PN-Übergänge entsprechend den geschlossenen Linien a, b auf, und auch diese PN-Übergänge sind von der Basiselektrode 2 kurzgeschlossen. Dabei fällt die Grenze der Basiselektrode 9 mit der Grenze der dielektrischen Schicht 12 zusammen; vgl. die Schnittansicht der Fi g. 4. Bei dieser Ausführungsform 1st der Abstand zwlsehen dem einen PN-Übergang der zusätzlichen Diffusionszone 8" und 8'" und dem nächstllegenden PN-Übergang zwischen Basis- und Emitterzone längs dieses PN-Übergangs veränderlich.
Fig. 4 zeigt eine Schnittansicht entlang der Schnittlinie B-B in Fig. 3. Diese Schnittansicht behält die Numerierung und Bedeutung der in Fig. 2 verwendeten Bezugsziffern bei, mit Ausnahme der Bezugsziffern 8" und 8'". mit denen die zusätzlichen Diffusionszonen bezeichnet sind. Die Diffusionstiefe der Emitterzone 4 ist gleich der Diffusionstiefe der zusätzlichen Diffusionszonen 8" und 8'"; sie kann jedoch größer oder kleiner als diese sein.
Die durch die Ausbildung nach der Erfindung erziel- in bare kleine Speicherzeit und Abfallzelt wird durch folgende Messung an fünfzig NPN-Transistoren mit zusätzlichen Diffusionszonen nach einem Ausführungsbeispiel nach der Erfindung bestätigt, die gleichzeitig In ein und demselben Siliciumplättchen hergestellt worden sind. Der Mittelwert der gemessenen maximalen Sperrspannung BVCE0 ist 550 V~
Bei der Testschaltung mit einem Widerstand Rcc, der zwischen die Spannungsquelle +Vcc und den Kollektor geschaltet war, während der zweite Pol der Spannungsquelle mit dem Emitter verbunden war, und mit einem Generator, der an die Basis die Ströme fB „„ IB oj) lieferter und zwischen die Basis und den Emitter geschaltet war, bestanden folgende Meßbedingungen für die Speicherzeit OJ und für die Abfallzeit T1): 2ä
30
Dabei ergaben sich für die gemessenen Transistoren folgende Mittelwerte: ts = 1,1 μ s und /^ = 0,12 μ s. '
Vcc = + 250 V
Rcc = 100 Ohm
Ic = 2,5 A
hon = + 0,5 A
IBoSi = -1,0 A
Hierzu 2 Blatt Zeichnungen
40
55 60 65

Claims (5)

Patentansprüche:
1. Planartransistor mit einem Slllcumhalbleiterkörper mit einer Emitter- (4), einer Basis- (5) und einer Kollektorzone (6) sowie einer Emitter- (1), einer Basis- (2) und einer Kollektorelektrode (3) und mit mindestens einer außerhalb der an die eine, erste Hauptoberfläche des Siliciumhalbleiterkörpers grenzenden Emitterzone (4) in die Basiszone (5) eingebrachten Diffusionszone (8, 8'; 8", 8'") des Leitungstyps der Emitterzone (4), die sich bis an die erste Hauptoberfläche des Siliciumhalbleiterkörpers erstreckt und die an dieser Hauptoberfläche von der die Basiszone (5) ohmisch kontaktierenden Basiselektrode (2) ebenfalls ohmisch kontaktiert ist, dadurch gekennzeichnet, daß die Basiselektrode (2) die gesamte Oberfläche der in die Basiszone (5) zusätzlich eingebrachten, dem Rand des PN-Übergangs (10) der Emitterzone (4) an der ersten Hauptoberfläche in einem Abstand gegenüberliegenden Diffusionszone (8,8'; 8", 8'") ohmisch kontaktiert und die zusätzliche Diffusionszone (8, 8'; 8", 8'") entlang dem gesamten Rand des PN-Übergangs der zusätzlichen Diffusionszone (8, 8'; 8", 8'") an der ersten Hauptoberfläche mit dem sie umgebenden Teil der Basiszone (5) kurzschließt.
2. Verfahren zum Herstellen eines Planartransistors nach Anspruch 1, bei dem einzelne Zonen unter Verwendung von Masken durch Diffusion hergestellt werden, dadurch gekennzeichnet, daß die Emitterzone (4) und die zusätzliche Diffusionszone (8, 8'; 8", 8'") unter Verwendung einer mit den entsprechenden zusätzlichen Öffnungen versehenen Emittermaske durch einen gleichzeitigen Diffusionsschritt erzeugt werden.
3. Verfahren nach dem Oberbegriff des Anspruchs 2, dadurch gekennzeichnet, daß die Emitterzone (4) und die zusätzliche Diffusionszone (8, 8', 8", 8'") durch voneinander unabhängige Masklerungs- und Diffusionsschritte erzeugt werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Diffusionstiefe der zusätzlichen Diffusionszone (8, 8'; 8", 8'") verschieden von derjenigen der Emitterzone (4) gewählt wird.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die zusätzliche Diffusionszone (8,8'; 8", 8'") durch einen oder mehrere Maskierungsund Diffusionsschritte und die Emitterzone (4) durch eine hiervon verschiedene Dotierungsweise erzeugt werden.
DE2802799A 1977-07-08 1978-01-23 Planartransistor und Verfahren zu seiner Herstellung Expired DE2802799C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
IT25518/77A IT1084368B (it) 1977-07-08 1977-07-08 Transistore di potenza con alta velocita' di spegnimento e mezzi per ottenerlo.

Publications (2)

Publication Number Publication Date
DE2802799A1 DE2802799A1 (de) 1979-01-11
DE2802799C2 true DE2802799C2 (de) 1984-06-14

Family

ID=11216937

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2802799A Expired DE2802799C2 (de) 1977-07-08 1978-01-23 Planartransistor und Verfahren zu seiner Herstellung

Country Status (6)

Country Link
US (1) US4205332A (de)
DE (1) DE2802799C2 (de)
FR (1) FR2401524A1 (de)
GB (1) GB1588691A (de)
IT (1) IT1084368B (de)
SE (1) SE425201B (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3017750C2 (de) * 1980-05-09 1985-03-07 Philips Patentverwaltung Gmbh, 2000 Hamburg Halbleiterbauelement vom Planar-Epitaxial-Typ mit mindestens einem bipolaren Leistungstransistor
DE3274035D1 (en) * 1981-04-30 1986-12-04 Toshiba Kk Semiconductor device having a plurality of element units operable in parallel
FR2529389A1 (fr) * 1982-06-25 1983-12-30 Thomson Csf Transistor de commutation de puissance a structure digitee
DE3345060A1 (de) * 1982-12-15 1984-08-30 Tokyo Shibaura Denki K.K., Kawasaki Halbleitervorrichtung
US4796073A (en) * 1986-11-14 1989-01-03 Burr-Brown Corporation Front-surface N+ gettering techniques for reducing noise in integrated circuits
GB2204445B (en) * 1987-03-06 1991-04-24 Texas Instruments Ltd Semiconductor switch
DE3889703D1 (de) * 1987-09-23 1994-06-30 Siemens Ag Absaugelektrode zur Verkürzung der Ausschaltzeit bei einem Halbleiterbauelement.
US5341020A (en) * 1991-04-12 1994-08-23 Sanken Electric Co., Ltd. Integrated multicellular transistor chip for power switching applications
US5847436A (en) * 1994-03-18 1998-12-08 Kabushiki Kaisha Tokai Rika Denki Seisakusho Bipolar transistor having integrated thermistor shunt
US6127723A (en) * 1998-01-30 2000-10-03 Sgs-Thomson Microelectronics, S.R.L. Integrated device in an emitter-switching configuration
GB0318146D0 (en) * 2003-08-02 2003-09-03 Zetex Plc Bipolar transistor with a low saturation voltage
WO2011077181A1 (en) * 2009-12-21 2011-06-30 Nxp B.V. Semiconductor device with multilayer contact and method of manufacturing the same
US20150236090A1 (en) * 2014-02-14 2015-08-20 Nxp B.V. Transistor with reducted parasitic

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3510735A (en) * 1967-04-13 1970-05-05 Scient Data Systems Inc Transistor with integral pinch resistor
GB1319037A (en) * 1971-03-26 1973-05-31 Ferranti Ltd Transistors
NL7312547A (nl) * 1973-09-12 1975-03-14 Philips Nv Halfgeleiderinrichting, werkwijze ter vervaardiging daarvan en schakeling bevattende de inrichting.
US4066917A (en) * 1976-05-03 1978-01-03 National Semiconductor Corporation Circuit combining bipolar transistor and JFET's to produce a constant voltage characteristic

Also Published As

Publication number Publication date
SE7714902L (sv) 1979-02-08
IT1084368B (it) 1985-05-25
US4205332A (en) 1980-05-27
DE2802799A1 (de) 1979-01-11
FR2401524B1 (de) 1983-12-09
SE425201B (sv) 1982-09-06
FR2401524A1 (fr) 1979-03-23
GB1588691A (en) 1981-04-29

Similar Documents

Publication Publication Date Title
DE2802799C2 (de) Planartransistor und Verfahren zu seiner Herstellung
DE2745857A1 (de) Verfahren zur herstellung einer halbleiteranordnung
DE2554296A1 (de) Integrierte schaltung mit komplementaeren feldeffekttransistoren
DE2512737A1 (de) Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung
DE1260029B (de) Verfahren zum Herstellen von Halbleiterbauelementen auf einem Halbleitereinkristallgrundplaettchen
EP0007923A1 (de) Verfahren zur Herstellung eines doppeltdiffundierten, lateralen Transistors und eines mit diesem integrierten komplementären vertikalen Transistors
DE1437435C3 (de) Hochfrequenzverstärker mit Feldeffekttransistor
DE1564218A1 (de) Verfahren zur Herstellung von Transistoren
DE1614300B2 (de) Feldeffekttransistor mit isolierter Steuerelektrode
DE2658090C2 (de) Monolithisch integrierter bipolarer Transistor mit niedrigem Sättigungswiderstand
DE1943302A1 (de) Integrierte Schaltungsanordnung
DE3022122C2 (de)
DE1564829A1 (de) Verfahren zur Herstellung eines Feldwirkungstransistors
DE1216435B (de) Schaltbares Halbleiterbauelement mit vier Zonen
DE1544228A1 (de) Verfahren zur Herstellung von Halbleiterbauteilen
DE2854994C2 (de) Halbleiteranordnung mit einem Transistor und einem mit dem Basisgebiet des Transistors verbundenen Widerstand
DE3001032A1 (de) Halbleiteranordnung und verfahren zu deren herstellung
DE2531367C2 (de)
DE2054863A1 (de) Spannungsverstärker
DE2940975T1 (de)
DE3604173C2 (de)
DE1614827C2 (de) Verfahren zum Herstellen eines Transistors
DE2527076A1 (de) Integriertes schaltungsbauteil
DE3519413C2 (de)
DE3743204C2 (de) Leistungstransistor mit verbesserter Sicherheit gegen zweiten Durchbruch

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8128 New person/name/address of the agent

Representative=s name: KADOR, U., DIPL.-CHEM. DR.RER.NAT. KLUNKER, H., DI

D2 Grant after examination
8364 No opposition during term of opposition
8328 Change in the person/name/address of the agent

Free format text: KLUNKER, H., DIPL.-ING. DR.RER.NAT. SCHMITT-NILSON, G., DIPL.-ING. DR.-ING. HIRSCH, P., DIPL.-ING.,PAT.-ANW., 8000 MUENCHEN