DE2805170A1 - Duennschichtkondensator - Google Patents

Duennschichtkondensator

Info

Publication number
DE2805170A1
DE2805170A1 DE19782805170 DE2805170A DE2805170A1 DE 2805170 A1 DE2805170 A1 DE 2805170A1 DE 19782805170 DE19782805170 DE 19782805170 DE 2805170 A DE2805170 A DE 2805170A DE 2805170 A1 DE2805170 A1 DE 2805170A1
Authority
DE
Germany
Prior art keywords
oxide layer
layer
capacitor according
substrate
thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782805170
Other languages
English (en)
Other versions
DE2805170C2 (de
Inventor
Donelli J Dimaria
Donald R Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2805170A1 publication Critical patent/DE2805170A1/de
Application granted granted Critical
Publication of DE2805170C2 publication Critical patent/DE2805170C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Description

-JLg-
ω ο
— I IXJ I I ca
3»T 		I J I — I
I I I I I UlJ
ZC 		UJ
ce 		C=
— OO
ca
1 		to
ce
U-I
CO
D U _
1
% DURCHSCHL.
— I I I I ca
Ü 		-
— =^ to
ce
U-I
I—I 		—
U-I
_ ^
~~ U-)
CO
ι ι ι ι ι -
- I eg
CZ
I
if?
% DURCHSCHL.
U» LU
BM ίϋ 977 013
809881/0664
ORIGINAL
FIG
K)
,-7
B"
tr"
3 4 5 6
DURCHSCHN. FELDSTÄRKE (mV/cm)
β FIG 6
3 4 5 6 7 8
DURCHSCHN. FELDSTÄRKE (mV/cm)
- 16 -
Unebenheiten oder Rauhigkeiten auf, die die Durchbruchsfeldstärke dieser Dünnschichtkondensatoren einschränkt. Bei dieser Art von Struktur kann durch Ionenimplantation in unmittelbarer Nachbarschaft der Trennfläche zwischen Substrat und Oxidisolationsschicht eine Elektroneneinfangzone hergestellt werden.
YO 977 013
809881/0664
- 15 -
des W-Bereiches von der Trennfläche zwischen polykristallinem Silizium und thermisch aufgewachsenem SiO2 nicht größer sein als etwa 150 S und vorzugsweise in der Größenordnung von weniger als 100 S liegen.
Obgleich die Verwendung eines Metalls, wie z.B. Wolfram, für die Einfangschicht, in der Struktur des Musters C recht wirksam ist, so zeigt doch die Struktur des Musters B, daß andere Einfangschichten benutzt werden können, mit deren Hilfe gemäß der Erfindung die Ströme verringert und die Durchschlagspannung erhöht werden kann. Diese Einfangschichten könnten beispielsweise durch Ionenimplantation, Verdampfung oder chemischen Niederschlag aus der Dampfphase erzeugt werden. Beispielsweise ist die in Fig. 4 gezeigte Struktur im wesentlichen die gleiche wie die Struktur in Fig. 1, mit der Ausnahme, daß in der thermisch aufgewachsenen SiO2-Schicht in einem Bereich entsprechend der Zone W in Fig. 3 Ionen implantiert worden sind. Diese implantierten Ionen können aus Phosphor, Arsen oder Aluminium bestehen. Man hat festgestellt, daß Arsen zur Bildung von Elektronenfangstellen in der thermisch aufgewachsenen SiO2-Schicht besonders wirksam ist. Zur Erhöhung der Durchschlagsspannungsfestigkeit eine Fangschicht zu verwenden, könnte auch in anderen Kondensatorstrukturen, außer den MOS-Strukturen, eingesetzt werden. Es ist beispielsweise bekannt, Dünnschichtkondensatoren aus einem Tantal- oder Aluminiumsubstrat dadurch herzustellen, daß man als Isolierschicht des Kondensators auf dem Substrat chemisch eine Oxidschicht aufwächst. Im Falle eines Tantalsubstrats wäre die Isolierschicht aus Ta3O5, und im Falle eines Aluminiumsubstrats wäre die Isolierschicht aus Al3O3. Die Trennfläche zwischen Substrat und Isolierschicht weist
YO 977 013
809881/0664
Fign. 7 und 8 zeigen die Verteilung von selbstheilenden und zerstörenden Durchschlägen für positive Gate-Vorspannung (Polysiliziuminjektion) bei den Strukturen der Muster A und C. Beide Verteilungen für Muster C in Fig. 8 zeigen sehr wenige Durchschläge bei niedrigen Durchschnittsfeldstärken, die charakteristisch für Trennfächen zwischen oxidiertem ;Silizium und polykristallinem Silizium sind, wie dies für Muster A in Fig. 7 gezeigt ist. Diese Diagramme in Fig. 8 sind tatsächlich sehr eng um eine durchschnittliche Feldstärke von 8,8 Millivolt je cm für solche großflächigen Kondensatoren angeordnet, verglichen mit MOS-Strukturen, die eine thermisch oxidierte Siliziumdioxidschicht auf einem Siliziumeinkristall aufweisen.
Die Lage der W-Einfangschicht wurde dabei nahe der Trennfläche zwischen polykristallinem Silizium und thermisch aufgewachsenem SiO2 gelegt, um die Verringerung der Feldstärke :zwischen der negativen eingefangenen Ladung und dieser Trenn-I fläche herabzusetzen, während gleichzeitig die Möglichkeit ei-! i ner Entladung durch feldunterstützte thermische Emission oder j Feldemission nach dem Oxidleitungsband in der feldangereicherten Region in der chemisch durch Niederschlag aus der Dampf- : I phase erzeugten Oxidschicht möglichst klein gehalten werden [ !sollte. Der W-Bereich wurde jedoch weit genug von der Trennfläche zwischen polykristallinem Silizium und thermisch aufge-' I I
jwachsenem SiO2 entfernt gelegt, um ein Rückwärtstunneln nach
dem polykristallinen Silizium zu verhindern. |
Im allgemeinen sollte der W-Bereich größer als 40 bis 50 Ä ■ sein. Andererseits sollte der W-Bereich nicht so weit von j der Trennfläche zwischen polykristallinem Silizium und i thermisch aufgewachsenem SiO2 liegen, daß die eingefangenen ■ Ladungsträger wegen der Unebenheiten oder Rauhigkeiten der [ Siliziumoberfläche eine verringerte Einwirkung auf die Felder I ausüben. Aus praktischen Überlegungen sollte der Abstand ;
YO 977 013
809881/0664 \
durchschnittlichen Feldstärken verschoben wird. Der rasche Stroiaanstieg für positive Gate-Vorspannung bei der Struktur des Musters C zeigt den Beginn eines stetig anwachsenden Stromes in der Nähe des zerstörenden Durchschlags an.
Wenn die unterschiede zwischen den Strom/Spannungsdaten der Strukturen der Muster B und C gemäß Fig. 5 und 6 auf gleichförmiges Einfangen negativer Ladungen in der W-Schicht zurückzuführen sind/ dann sollte man prinzipiell in der Lage sein/ die Position dieser Schicht aus den Spannungsverschiebungen zwischen den Mustern B und C unter Verwendung eines Verfahrens zu bestimmen/ was von D.J. DiMaria mit dem Titel "Determination of Insulator Bulk Trapped Charged Densities and Centroids From Photocurrent-Voltage Characteristics of MOS Structures" in Journal of Applied Physics/ Band 47, Nr. September 1976, Seiten 4073 bis 4077 beschrieben ist. Diese Foto-Strom/Spannungsbeziehung ist wie folgt:
^T /*· Γ** ■ /Ia TT ""I i-r \ / / I AfT *** I /·*■ * "T^ ■
wobei χ der Flächenschwerpunkt, gemessen von der Al—3 Trennflache, ist, L die gesamte Oxidschichtdicke der Struktur und |AV+| und [AV~| die Größen der Gate-Spannungsverschiebung bei einem konstanten Pegel des Fotostroms für positive bzw. negative Gate-Vorspannung ist. Unter Verwendung dieser Gleichung und der experimentell ermittelten Werte von IAV +|/L und |AV ~|/L aus den Werten der Fign. 5 und 6 wurde die W-Schicht mit einem Abstand von 72 8 von der Trennfläche zwischen polykristallinem Silizium und thermisch aufgewachsenem SiO2 ermittelt, was mit dem gemessenen Wert von 70 a sehr gut übereinstimmt. Dabei wurden nur die Daten für Ströme von weniger als 3 x 1O~"8 A/cm2 benutzt, um in der Struktur des Musters C für positive Gate-Vorspannung den Bereich übermäßig ansteigender Ströme zu vermeiden.
Yö~ 977 013
809881/0664
linien voneinander statt. Die Abweichung stellt sich als eine Art Kante (1,5 bis 2 V/cm breit) dar, bei der der Strom nur
—12 2 langsam bis auf eine Stärke zwischen 7,9 χ 10 A/cm und
—11 2
3,9 χ 10 A/cm zunahm. Diese Kante war für die Struktur des Musters C (mit der W-Schicht) breiter als für die Struktur des Musters B (ohne die W-Schicht). Jenseits dieser Kan-
■ ten scheint ein gleichförmiges Einfangen der beherrschende Faktor für die Bestimmung der Strom/Spannungskennlinie zu sein. Die in Fig. 5 und 6 dargestellten Daten zeigen dieses Verhalten bei gleichförmigen Elektroneneinfang.
Die Hysterese in den in Fig. 5 und 6 dargestellten Daten ist auf das Einfangen von Elektronen zurückzuführen. Ähnlich den in Fign. 5 und 6 wurden Daten für eine HOS-Struktur mit einer 563 £ starken thermisch aufgewachsenen Oxidschicht
■ auf einem einkristallinen, aus entartetem Silizium bestehen- ; den Substrat ermittelt. Sie zeigen eine geringere Hysterese i für Spannungen der beiden verschiedenen Polaritäten, als sie i beispielsweise in der Struktur des Musters A für eine negai tive Gate-Polarität beobachtet worden waren, wie man dies , aus Fig. 6 erkennt. Die Hysterese ist für jede Polarität für die Struktur gemäß Muster C am größten, dann folgt die Struk- ' tür des Musters B, und sie ist am gerinsten für die Struktur
ι des Musters A. Die Hysterese für positive Gate-Vorspannung in i der Struktur des Musters A gemäß Fig. 5 wurde von J.D. DiMaria 1 und D.R. Kerr in dem oben genannten Aufsatz und an anderen j Orten berichtet, und es wird angenommen, daß diese Hysterese auf erhöhtes örtliches Einfangen von Elektronen in der thermisch aufgewachsenen Oxidschicht in der Nähe von Punkten höherer Feldstärke zurückzuführen ist, die durch starke örtliche Stromdichten hervorgerufen sind. Bei nachfolgenden sägezahnförmig ansteigenden Spannungszyklen zeigen alle Strukturen einen Speichereffekt, bei dem durch das Einfangen | negativer Ladungen des vorhergehenden Zyklus die Strom/Span- |
nungskennlinie beim Beginn des nächsten Zyklus zu höheren
Ύ0 977 Ö13—
808381/0664
- 11 -
Muster B und C, die eine 520 2. starke, chemisch aus der Dampfphase niedergeschlagene SiC^-Schicht aufweisen, nach wesentlich höheren durchschnittlichen Feldstärken verschoben, als in der Struktur des Musters A. Der erhöhte Einfang-Wirkungsgrad mit einer chemisch aus der Dampfphase abgeschiedenen Oxidschicht über der thermisch aufgewachsenen Oxidschicht (Muster B) gegenüber der anderen Struktur (Muster A), bei der über dem polykristallinen Siliziumsubstrat nur eine thermisch aufgewachsene Oxidschicht vorhanden ist, wird auf den Wassergehalt einer pyrolithisch oder durch chemische Zersetzung aus der Dampfphase abgeschiedenen Oxidschicht zurückgeführt. Die Strom/Spannungskennlinien der Muster B und C liegen im Bereich derjenigen für MOS-Strukturen, bei denen auf Einkristall-Siliziumsubstraten thermisch Oxidschichten aufgewachsen sind.
Es wird angenommen, daß sich in den Strukturen gemäß der Muster B und C zur Verringerung der Auswirkung von Rauhigkeiten etwa folgendes abspielt:
1) Bei niedrigen Gate-Vorspannungen wird durch örtliches Einfangen von Elektronen rasch die Wirkung von solchen Unebenheiten beseitigt.
2) Bei zunehmender Feldstärke findet ein gleichförmiges Einfangen von Elektronen statt, wodurch die Strom/Spannungskennlinien nach höheren durchschnittlichen Feldstärken
I verschoben werden.
Bei mit schrittweise zunehmender Gate-Vorspannung durchgeführten Strom/Spannungsmessungen tritt das örtliche Einfangen von Elektronen für die Strukturen der Muster B und C bei sehr kleinen Stromstärken (£ 7,9 χ 1O~12 A/cm ) und kleinen angelegten Feldstärken (_< 2 MV/cm) für beide Polaritäten auf. In der Nähe dieser Stromstärke findet jedoch für die Strukturen der Muster B oder C gegenüber der Struktur des Musters A eine merkliche Abweichung der Strom/Spannungskenn-
YO 977 Ö13
809881/0664
- 10 -
_q ο
3,5 χ 10 A/cm ) korrigiert wurden, der auf die Änderungsgeschwindigkeit der Gate-Spannung zurückzuführen ist. Die ursprüngliche Ausgangsspannung für die Versuche mit ansteigender Gate-Vorspannung wurde dahingehend bestimmt, daß bei dieser Spannung die elektronischen Leitungsstrüme größer werden als der Verschiebestrom. In den Versuchen mit schrittweise ansteigender Spannung wurde die durchschnittliche Feldstärke von 0 Volt ausgehend in Schritten von 1 Millivolt je cm für beide Gate-Polaritäten solange erhöht, bis ein die Proben zerstörender Durchschlag erfolgte. Obgleich in den Strom/Spannungskennlinien aufgrund von Unterschieden im Aufbau der negativen Ladung innerhalb der Struktur einige im einzelnen liegende Unterschiede auftraten, so ergaben die beiden experimentellen Verfahren jedoch im allgemeinen die gleichen Ergebnisse.
Fign. 5 bis 8 zeigen ganz klar und eindeutig, daß eine Ladungsträgerfangschicht die Auswirkung örtlich hoher Feldstärken aufgrund von Rauhigkeiten an der Trennfläche zwischen polykristallinem Silizium und thermisch aufgewachsenem Siliziumdioxid wirkungsvoll beseitigt. In den Fign. 5 und 6 ist die für die Messung eines vorgegebenen Stromes in einem äußeren Stromkreis erforderliche durchschnittliche Feldstärke (Größe der Gate-Spannung, geteilt durch die gesamte Dicke eier Oxidschicht der Struktur) , dann größer, wenn eine Elektroneneinfangschicht vorhanden ist. Dies gilt für beide Polaritäten. Es sei darauf hingewiesen, daß die Struktur des Musters C (mit der W-Schicht) besser ist als die Struktur des Musters B (ohne die W-Schicht). Dies stimmt mit der experimentellen Beobachtung überein, daß der Einfangwirkungsgrad der Struktur mit der Wolframschicht (Muster C) größer ist, als in der Struktur, die nur die chemisch aus der Dampf-'phase niedergeschlagene Oxidschicht (Muster B) benutzt. Die Strom/Spannungskennlinien v/erden für beide Strukturen der
YO 977 013
809881/0664
Zur Darstellung der Vorteile der Erfindung vmrden MOS-Strukturen gemiiß Fign. 1,2 und 3 hergestellt und als Muster A, .B bzw. C bezeichnet.
i Muster A
Al-thermisches SiO0 (450 8)-polykristallines Silizium (3,5 χ 10 Ω cm n)
j Muster B
I Al-chemisch aus der Dampfphase niedergeschlagenes SiO2 j (520 8) -thermisch aufgewachsenes SiO „ (70 8)-polykristallines Silizium (3,5 χ 1θ"3 Ω cm n)
Muster C
Al-chemisch aus der Dampfphase niedergeschlagenes SiO-, 520 8)-W (^ 10 Atome/cm )-thermisch aufgewachsenes • SiO2 (70 S)-polykristallines Silizium (3,5 χ 1O~3 ficm n).
Bei jedem der Muster A, B und C hatten die kreisförmigen
2 2 Aluminium-Gate-Elektroden eine Fläche von 1,3 χ 10 cm und waren etwa 3000 8 dick. Die Muster wurden nach der Metallisierung nicht angelassen. Alle Oxiddicken wurden durch die MOS-Kapazität bestimmt. Anschließend wurden an den jungfräulichen Proben unter Verwendung einer stetig ansteigenden Spannung oder einer treppenförmig ansteigenden Spannung die Kennlinie des Dunkelstroms über der angelegten Gate-Spannung aufgenommen. Für eine konstant sägezahnförmig ansteigende Spannung wurden im Versuch Spannungsanstiege von 5,1 χ 10 Millivolt je cm-Sek. oder 9,5 χ 1θ"3 Millivolt je cm-Sek. ! benutzt. Die Spannung wurde dabei in Richtung zunehmender s positiver oder negativer Gate-Vorspannung solange erhöht, :
—7 2
bis ein Strom von 8 χ 10 A/cm erreicht war, worauf die , Neigung des Spannungsverlaufs umgekehrt wurde. Die dabei er- I ^mittelten Werte wurden in den Diagrammen der Fig. 5 und 6 auf- ! 'getragen, die jedoch für den Verschiebestrom (annähernd
YO 977 013
809881/0664

Claims (1)

  1. PATENTANSPRÜCHE
    Dünnschichtkondensator rait zwei auf Abstand stehenden Elektrodenschichten und einer dazwischenliegenden Isolierschicht, dadurch gekennzeichnet, daß die Isolierschicht einen Ladungsträger-Einfangbereich aufweist.
    Kondensator gemäß Anspruch 1, bei dem eine der Elektroden ein Substrat und die Isolierschicht ein Oxid des Substrats ist, dadurch gekennzeichnet, daß der Ladungsträger-Einfangbereich der Trennfläche zwischen Substrat und Oxidschicht unmittelbar benachbart ist.
    Kondensator nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß das Substrat aus einkristallinem Silizium mit einer darüberliegenden Schicht aus polykristallinem Silizium besteht, die zu einem Teil zur Bildung einer relativ dünnen Oxidschicht thermisch oxidiert ist, daß über dieser Oxidschicht eine relativ dicke, chemisch aus der Dampfphase abgeschiedene SiOp-Schicht gebildet ist, über der eine metallische Eleketrode aufgebracht ist.
    4. Kondensator nach Anspruch 3, dadurch gekennzeichnet, j daß die Dicke der thermisch erzeugten Oxidschicht ausreichend groß ist, um im wesentlichen die Möglichkeit eines in umgekehrter Richtung ablaufenden Tunnelns aus der Entladung der Elektronenfangstellen bei Abwesenheit einer angelegten Spannung zu beseitigen.
    . Kondensator nach Anspruch 4, dadurch gekennzeichnet, daß die Dicke der thermisch erzeugten dünnen Oxidschicht größer als 40 R ist.
    YO 977 013
    809881/0664
    28Ö517Q
    6. Kondensator nach Anspruch 5, dadurch gekennzeichnet/ daß zwischen der dünnen thermisch erzeugten Oxidschicht und der durch chemischen Niederschlag aus der Dampfphase erzeugten SiC2-Scliicht eine dünne metallische Schient vorgesehen ist.
    7. Kondensator nach Anspruch 6, dadurch gekennzeichnet,
    daß die dünne metallische Schicht aus Wolfram besteht
    14 2 una etwa 10 Atome /cm auf v/eist.
    8. Kondensator nacn Anspruch 2, dadurch gekennzeichnet, daß der Ladungsträger-Einfangbereich in der Oxidschicht durch Ionenimplantation erzeugt und der Trennfläche zwischen Substrat und Oxidschicht unmittelbar benachbart ist.
    9. Kondensator nach Anspruch 8, dadurch gekennzeichnet, daß zur Ionenimplantation Phosphor-, Arsen- oder AIuininiuiiiionen verwendet sind.
    10. Kondensator nach Anspruch 1 und 2, dadurch gekennzeichnet, daß das Substrat aus Tantal oder Aluminium besteht, daß die darauf chemisch erzeugte Isolierschicht demgemäß aus 1^-O5 bzw. Al_0, besteht und daß der Elektroneneinfangbereich durch Ionenimplantation in der Oxidschicht erzeugt ist.
    YO 977 013
    809881/0664
DE19782805170 1977-06-21 1978-02-08 Duennschichtkondensator Granted DE2805170A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/808,500 US4143393A (en) 1977-06-21 1977-06-21 High field capacitor structure employing a carrier trapping region

Publications (2)

Publication Number Publication Date
DE2805170A1 true DE2805170A1 (de) 1979-01-04
DE2805170C2 DE2805170C2 (de) 1987-09-24

Family

ID=25198950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782805170 Granted DE2805170A1 (de) 1977-06-21 1978-02-08 Duennschichtkondensator

Country Status (12)

Country Link
US (1) US4143393A (de)
JP (1) JPS5849032B2 (de)
AU (1) AU517008B2 (de)
BE (1) BE864116A (de)
BR (1) BR7803753A (de)
CA (1) CA1091312A (de)
DE (1) DE2805170A1 (de)
ES (1) ES467327A1 (de)
GB (1) GB1587022A (de)
IT (1) IT1109956B (de)
NL (1) NL7806558A (de)
SE (1) SE437744B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535349A (en) * 1981-12-31 1985-08-13 International Business Machines Corporation Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing
US4861976A (en) * 1988-06-06 1989-08-29 American Telephone And Telegraph Company, At&T Bell Laboratories Optical or opto-electronic device having a trapping layer in contact with a semiconductive layer
JP2722873B2 (ja) * 1991-07-29 1998-03-09 日本電気株式会社 半導体装置およびその製造方法
KR100335778B1 (ko) 1999-04-08 2002-05-09 박종섭 반도체 소자 및 그 제조 방법
KR100347547B1 (ko) 1999-07-30 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6596617B1 (en) 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6754104B2 (en) * 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6933548B1 (en) 2001-12-21 2005-08-23 Synopsys, Inc. Negative differential resistance load element
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6861707B1 (en) * 2002-06-28 2005-03-01 Progressant Technologies, Inc. Negative differential resistance (NDR) memory cell with reduced soft error rate
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US9712128B2 (en) * 2014-02-09 2017-07-18 Sitime Corporation Microelectromechanical resonator
US10676349B1 (en) 2016-08-12 2020-06-09 Sitime Corporation MEMS resonator

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1133469B (de) * 1959-05-30 1962-07-19 Standard Elektrik Lorenz Ag Elektrischer Kondensator mit Metalloxyd-Dielektrikum und Verfahren zu seiner Herstellung

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4003701A (en) * 1971-02-02 1977-01-18 Scott Paper Company Graft copolymerization processes
JPS4840816A (de) * 1971-09-23 1973-06-15
US4004159A (en) * 1973-05-18 1977-01-18 Sanyo Electric Co., Ltd. Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation
JPS5532040B2 (de) * 1973-08-09 1980-08-22
US3972059A (en) * 1973-12-28 1976-07-27 International Business Machines Corporation Dielectric diode, fabrication thereof, and charge store memory therewith
DE2446088A1 (de) * 1974-09-26 1976-04-01 Siemens Ag Statisches speicherelement und verfahren zu seiner herstellung
US4047974A (en) * 1975-12-30 1977-09-13 Hughes Aircraft Company Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1133469B (de) * 1959-05-30 1962-07-19 Standard Elektrik Lorenz Ag Elektrischer Kondensator mit Metalloxyd-Dielektrikum und Verfahren zu seiner Herstellung

Non-Patent Citations (5)

* Cited by examiner, † Cited by third party
Title
Applied Physics Letters, Bd. 27, Nr. 9, 1975, S. 505-507 *
J. of Applied Physics, Bd. 43, Nr. 3, 1972, S. 1178-1186 *
J. of Applied Physics, Bd. 47, Nr. 9, 1976, S. 4073-77 *
RCA Review, Bd. 31, Nr. 2, Juni 1970, S. 342-354 *
The Bell System Technical Journal, Bd. 53, Nr. 9, 1974, S. 1723-39 *

Also Published As

Publication number Publication date
SE437744B (sv) 1985-03-11
AU517008B2 (en) 1981-07-02
BE864116A (fr) 1978-06-16
DE2805170C2 (de) 1987-09-24
IT1109956B (it) 1985-12-23
IT7821206A0 (it) 1978-03-15
US4143393A (en) 1979-03-06
ES467327A1 (es) 1978-11-01
BR7803753A (pt) 1979-03-20
SE7803097L (sv) 1978-12-22
GB1587022A (en) 1981-03-25
CA1091312A (en) 1980-12-09
JPS548484A (en) 1979-01-22
JPS5849032B2 (ja) 1983-11-01
AU3469478A (en) 1979-10-11
NL7806558A (nl) 1978-12-27

Similar Documents

Publication Publication Date Title
DE2805170A1 (de) Duennschichtkondensator
DE3038187C2 (de) Feldeffekt-Speichertransistor
DE10039327A1 (de) Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2008043A1 (de)
DE2510821A1 (de) Organische substanzen enthaltende elektronische vorrichtungen
DE2210165A1 (de) Ladungsgekoppelte Halbleiteranordnung
DE1965799B2 (de) Verfahren zur herstellung eines halbleiterbauelementes
DE2215470A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2644832A1 (de) Feldeffekt-transistor und verfahren zu seiner herstellung
DE2123595A1 (de) Halbleiteranordnung
DE2429836A1 (de) Verfahren zur bestimmung des stabilitaetsverhaltens von halbleiterschaltungen
DE2541651A1 (de) Ladungsuebertragungsvorrichtung
DE2313211B2 (de) Dünnschichtfestelektrolytkondensator und Verfahren zu seiner Herstellung
DE3105910C2 (de)
DE1464669B1 (de) Halbleiterdiode mit stark spannungsabhaengiger Kapazitaet
DE2261522C3 (de) Durch ein elektrisches Feld schaltbares Haltleiterspeicherelement
DE1950478A1 (de) Halbleiterbauelement mit steuerbarer Kapazitaet
DE2153675C3 (de) Vorrichtung zur Speicherung und Übertragung von Informationen
DE2643446C2 (de)
DE2254754A1 (de) Integrierte ig-fet-eimerkettenschaltung
DE2723738C2 (de) Halbleiterspeicherzelle für das nichtflüchtige Speichern elektrischer Ladung und Verfahren zu deren Programmierung
DE2240249C3 (de) Ladungsgekoppeltes Halbleiterbauelement
DE1279242B (de) Elektronisches Festkoerperbauelement zum Schalten
DE2255025C3 (de) Fotoelektrisches Halbleiterbauelement

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee