DE2805170C2 - - Google Patents

Info

Publication number
DE2805170C2
DE2805170C2 DE2805170A DE2805170A DE2805170C2 DE 2805170 C2 DE2805170 C2 DE 2805170C2 DE 2805170 A DE2805170 A DE 2805170A DE 2805170 A DE2805170 A DE 2805170A DE 2805170 C2 DE2805170 C2 DE 2805170C2
Authority
DE
Germany
Prior art keywords
layer
sio
voltage
silicon
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2805170A
Other languages
English (en)
Other versions
DE2805170A1 (de
Inventor
Donelli J. Mt. Kisco N.Y. Us Dimaria
Donald R. Ossining N.Y. Us Young
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2805170A1 publication Critical patent/DE2805170A1/de
Application granted granted Critical
Publication of DE2805170C2 publication Critical patent/DE2805170C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS

Description

Die Erfindung betrifft einen Kondensator für hohe Feldstär­ ken nach dem Oberbegriff des Anspruchs 1 und 2.
Man nimmt an, daß bei Metalloxid-Halbleiterschaltungen (MOS) Rauhigkeiten oder Störungen in der Siliciumoberfläche zu einer Zunahme der Leckströme an Isolationsschichten und zum Durchschlag bei niedrigen Spannungen führt. Dies wurde in überzeugender Weise an auf der Oberseite eines polykri­ stallinen Siliziumsubstrats thermisch aufgewachsene Oxid­ schichten durch D. J. DiMaria und D. R. Kerr in einem Auf­ satz in Applied Physics Letters, Band 27 Nr. 9 vom 1. Nov. 1975 auf Seite 505 bis 507 mit dem Titel "Interface Effects and High Conductivity in Oxides Grown From Polycrystalline Silicon" dargelegt. Auf der Oberseite von polykristallinem Silizium thermisch aufgewachsene Oxidschichten sind für verschiedene Arten von Halbleitervorrichtungen in Silizium­ technik von Bedeutung. Es wird angenommen, daß diese Rauhig­ keiten örtlich hohe Feldstärken zur Folge haben, die wie­ derum zu örtlich hohen Dunkelstromdichten führen (über auf die Trennfläche beschränkte Fowler-Nordheim Tunnelung) und Durchschlag bei niedriger Spannung.
Man nimmt ferner an, daß Rauhigkeiten auf der Oberfläche von metallischen Substraten bei Dünnfilmkondensatoren in genau der gleichen Weise Durchschläge bei geringen Feldstärken ver­ ursachen, wie dies im Zusammenhang mit auf der Oberseite von polykristallinem Silizium aufgewachsenen thermischen Oxid­ schichten beobachtet worden war. Es mußte also ein Weg ge­ funden werden, die auf diese Rauhigkeiten zwischen dem Substrat und dem Isolator in einem Kondensator zurückzu­ führenden hohen Spitzefeldstärken und ihre Auswir­ kungen zu verringern, um damit sowohl den Leckstrom als auch die Durchschlagspannung eines solchen Kondensators zu verbessern.
So ist beispielsweise aus RCA-Review BD 31, Nr. 2, Juni 1970, Seiten 342 bis 354 ein Dünnschicht-Kondensator bekannt, der aus einem Siliziumsubstrat mit darüber­ liegenden Schichten aus SiO2, Si3N4 und Aluminium besteht, wobei in der Höhe der Trennfläche zwischen der SiO2-Schicht und der Si3N4-Schicht Elektronenfang­ stellen vorhanden sind. Sobald bei dieser bekannten Anordnung die Dicke der SiO2 -Schicht größer ist als 3,5-4 nm, kann eine Tunnelung zwischen den Elektronenfangstellen und dem aus Silizium bestehenden Substrat nicht mehr stattfinden. Aus J. Applied Physics Vol. 43, Nr. 3, März 1972, Seiten 1178 bis 1186 ist es ferner bekannt, daß in thermisch trockenem Sauerstoff aufgewachsenem SiO2 der Ladungsträgereinfang vernachlässigbar ist, in pyrolitisch aufgebrachtem Al2O3 jedoch nicht.
Unter Berücksichtigung der bisher gemachten Erfahrungen besteht die der Erfindung zugrundeliegende Aufgabe darin, bei einem Kondensator der eingangs genannten Art sicherzustellen, daß durch den Aufbau der Schichtenfolge die Gefahr von Durchschlägen auch bei hohen Feldstärken praktisch beseitigt wird.
Diese Aufgabe wird bei einem Kondensator nach dem Oberbegriff des Anspruchs 1 und 2 durch die jeweils in den kennzeichnenden Teilen angegebenen Merkmale gelöst.
Im Fall eines MOS-Aufbaus, bei dem polykristallines Silizium zunächst auf einem einkristallinen Silizium niedergeschlagen und dann zum Teil thermisch oxidiert wird, werden zwei verschiedene Lösungswege im einzelnen beschrieben. Im ersten Fall wird auf der polykristallinen Siliziumschicht zunächst eine dünne thermische SiO2-Schicht gebildet. Diese dünne thermische SiO2-Schicht kann beispielsweise durch thermische Oxidation des polykristallinen Siliziums gebildet werden. Über der dünnen thermischen SiO2-Schicht wird eine relativ dicke Schicht SiO2 chemisch aus der Dampfphase niedergeschlagen. Bei diesem Aufbau wirkt die chemisch aus der Dampfphase niedergeschlagene SiO2-Schicht als Elekronenfangbereich. Die zweite Ausführungsform der Konstruktion, die eine dünne Schicht enthält, ist in der Weise aufgebaut, daß der zwischen dem polykristallinen Silizium und der metallischen Elektrode liegende Isolator vollständig aus thermischem SiO2 besteht. Der Elektronenfangbereich oder die Elektronen­ fangschicht wird in dieser Isolierschicht durch die Ionen­ implantation von Phosphor-, Arsen- oder Aluminiumionen in der Nähe der Trennfläche zwischen polykristallinem Silizium und thermisch aufgewachsenem SiO2 gebildet.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den Zeichnungen im einzelnen beschrieben. In der Zeichnung zeigt
Fig. 1 eine Querschnittsansicht einer typischen MOS-Struktur,
Fig. 2 eine Querschnittsansicht einer MOS-Struktur gemäß einer ersten Ausführungsform der Erfindung,
Fig. 3 eine Querschnittsansicht einer MOS-Struktur gemäß einer zweiten Ausführungsform der Er­ findung,
Fig. 4 ein Diagramm zur Darstellung der Dunkelstrom­ dichte, gemessen als Funktion der durchschnitt­ lichen Feldstärke für eine positive Vor­ spannung der Muster A und B entsprechend den Fig. 1 und 2,
Fig. 5 ein Diagramm zur Darstellung der Dunkelstrom­ dichte, gemessen als Funktion der durchschnitt­ lichen Feldstärke für eine negative Vorspannung für die Muster A und B.
Das Niederschlagen von polykristallinem Silizium auf entar­ tetem, N-leitendem, einkristallinem Silizium, das Dotieren von polykristallinem Silizium und die nachfolgende thermische Oxidation von polykristallinem Silizium ist beispielsweise in dem obengenannten Aufsatz von D. J. DiMaria und D. R. Kerr beschrieben. Fig. 1 zeigt diese Struktur im Querschnitt. Das polykristalline Silizium wird auf einem aus einkristallinem Silizium bestehenden Substrat niedergeschlagen und dann zur Erzeugung einer aus SiO2 bestehenden Isolierschicht thermisch oxidiert. Über dieser SiO2-Schicht wird eine metallische Elekrode, die normalerweise aus Aluminium besteht, niederge­ schlagen. Wie aus Fig. 1 zu erkennen, ist die Trennfläche zwischen polykristallinem Silizium und thermisch aufge­ wachsenem SiO2 ziemlich rauh und ungleichmäßig. Die hervor­ stehenden Punkte, d. h., die Punkte, die der metallischen Elek­ trode am nächsten sind, sind wegen dieser Unebenheiten oder Rauhigkeiten Punkte hoher Feldstärke. Obgleich der über die Trennfläche fließende durchschnittliche Strom relativ klein sein kann, so können doch die örtlich bei hohen Feldstärken an einzelnen Punkten auftretenden hohen Ströme einen örtlichen Durchschlag der SiO2-Isolierschicht bei relativ geringen durchschnittlichen Feldstärken verursachen.
In der in Fig. 2 dargestellten MOS-Struktur ist die thermisch aufgewachsene SiO2-Schicht relativ dünn mit der Dicke a. Über dieser relativ dünnen, thermisch aufgewachsenen SiO2-Schicht wird eine wesentlich dichtere Schicht aus pyrolitisch gebil­ detem oder chemisch aus der Dampfphase niedergeschlagenem SiO2 gebildet. Die Dicke dieser SiO2-Schicht ist mit b be­ zeichnet. Während die thermisch aufgewachsene SiO2-Schicht nicht viele Elektronenfangstellen aufweist, weist eine che­ misch aus der Dampfphase niedergeschlagene SiO2-Schicht ein gewisses Elelktroneneinfangvermögen auf. Es wird angenommen, daß dieses Einfangvermögen für Elektronen der durch chemische Zersetzung aus der Dampfphase niedergeschlagenen SiO2-Schicht auf deren Wassergehalt zurückzuführen ist.
Zur Darstellung der Vorteile der Erfindung wurden MOS-Struk­ turen gemäß Fig. 1 und 2 hergestellt und als Muster A und B bezeichnet.
Muster A
Al-thermisches SiO2 (45 nm)-polykristallines Silizium (3,5 × 10-3 cm n).
Muster B
Al-chemisch aus der Dampfphase niedergeschlagenes SiO2 (52 nm)-thermisch aufgewachsenes SiO2 (7 nm)-poly­ kristallines Silizium (3,5 × 10-3 cm n).
Bei jedem der Muster A und B hatten die kreisförmigen Aluminium-Elketroden eine Fläche von 1,3 × 10-2 cm2 und waren etwa 300 nm dick. Die Muster wurden nach der Metalli­ sierung nicht angelassen. Alle Oxiddicken wurden durch die MOS-Kapazität bestimmt. Anschließend wurden an den jungfräu­ lichen Proben unter Verwendung einer stetig ansteigenden Spannung oder einer treppenförmig ansteigenden Spannung die Kennlinie des Dunkelstroms über der angelegten Spannung aufgenommen. Für eine konstant sägezahnförmig ansteigende Spannung wurden im Versuch Spannungsanstiege von 5,1 × 10-2 MV je cm-Sek. oder 9,5 × 10-3 MV je cm-Sek. benutzt. Die Spannung wurde dabei zunehmender positiver oder negativer Richtung so lange erhöht, bis ein Strom von 8 × 10-7 A/cm2 erreicht war, worauf die Neigung des Spannungsverlaufs umgekehrt wurde. Die dabei er­ mittelten Werte wurden in den Diagrammen der Fig. 5 und 6 auf­ getragen, die jedoch für den Verschiebestrom (annähernd 3,5 × 10-9 A/cm2) korrigiert wurden, der auf die Änderungs­ geschwindigkeit der Spannung zurückzuführen ist. Die ursprüngliche Ausgangsspannung für die Versuche mit an­ steigender Vorspannung wurde dahingehend bestimmt, daß bei dieser Spannung die elektronischen Leitungsströme größer werden als der Verschiebestrom. In den Versuchen mit schrittweise ansteigender Spannung wurde die durchschnitt­ liche Feldstärke von 0 Volt ausgehend in Schritten von 1 MV je cm für beide Polaritäten so lange erhöht, bis ein die Proben zerstörender Durchschlag erfolgte. Obgleich in den Strom/Spannungskennlinien aufgrund von Unterschieden im Aufbau der negativen Ladung innerhalb der Struktur einige im einzelnen liegende Unterschiede auftraten, so ergaben die beiden experimentellen Verfahren jedoch im allgemeinen die gleichen Ergebnisse.
Fig. 4 und 5 zeigen ganz klar und eindeutig, daß eine La­ dungsträgerfangschicht die Auswirkung örtlich hoher Feld­ stärken aufgrund von Rauhigkeiten an der Trennfläche zwischen polykristallinem Silizium und thermisch aufgewachsenem Sili­ ziumdioxid wirkungsvoll beseitigt. In den Fig. 4 und 5 ist die für die Messung eines vorgegebenen Stromes in einem äußeren Stromkreis erforderliche durchschnittliche Feldstärke (Größe der Spannung, geteilt durch die gesamte Dicke der Oxidschicht der Struktur), dann größer, wenn die Elek­ trodeneinfangschicht vorhanden ist. Dies gilt für beide Pola­ ritäten. Die Strom/Spannungskennlinien werden für die Strukturen des Musters B, das eine 52 nm starke, chemisch aus der Dampfphase niedergeschlagene SiO2-Schicht aufweist, nach wesentlich höheren durchschnittlichen Feldstärken verschoben, als in der Struktur des Musters A. Der erhöhte Einfang-Wir­ kungsgrad mit einer chemisch aus der Dampfphase abge­ schiedenen Oxidschicht über der thermisch aufgewachsenen Oxidschicht (Muster B) gegenüber der anderen Struktur (Muster A), bei der über dem polykristallinen Siliziumsubstrat nur eine thermisch aufgewachsene Oxidschicht vorhanden ist, wird auf den Wassergehalt einer pyrolithisch oder durch chemische Zersetzung aus der Dampfphase abgeschiedenen Oxidschicht zurückgeführt. Die Strom/Spannungskennlinie des Musters B liegt im Bereich derjenigen für MOS-Strukturen, bei denen auf Einkristall-Siliziumsubstraten thermisch Oxidschichten aufgewachsen sind.
Es wird angenommen, daß sich in der Struktur gemäß Muster B zur Verringerung der Auswirkung von Rauhig­ keiten etwa folgendes abspielt:
  • 1. Bei niedriger Vorspannung wird durch örtliches Einfangen von Elektronen rasch die Wirkung von solchen Unebenheiten beseitigt.
  • 2. Bei zunehmender Feldstärke findet ein gleichförmiges Ein­ fangen von Elektronen statt, wobei die Strom/Spannungs­ kennlinien nach höheren durchschnittlichen Feldstärken verschoben werden.
Bei mit schrittweise zunehmender Vorspannung durchge­ führten Strom/Spannungsmessungen tritt das örtliche Einfangen von Elektronen für die Strukturen des Musters B bei sehr kleinen Stromstärken (7,9 × 10-12 A/cm2) und kleinen angelegten Feldstärken (2 MV/cm) für beide Polaritäten auf. In der Nähe dieser Stromstärke findet jedoch für die Struktur des Musters B gegenüber der Struktur des Musters A eine merkliche Abweichung der Strom/Spannungskenn­ linien voneinander statt. Die Abweichung stellt sich als eine Art Kante (1,5 bis 2 V/cm breit) dar, bei der der Strom nur langsam bis auf eine Stärke zwischen 7,9 × 10-12 A/cm2 und 3,9 × 10-11 A/cm2 zunahm. Jenseits dieser Kan­ ten scheint ein gleichförmiges Einfangen der beherrschende Faktor für die Bestimmung der Strom/Spannungskennlinie zu sein. Die in Fig. 4 und 5 dargestellten Daten zeigen dieses Verhalten bei gleichförmigem Elektroneneinfang.
Die Hysterese in den in Fig. 4 und 5 dargestellten Daten ist auf das Einfangen von Elektroden zurückzuführen. Ähnlich den in Fig. 4 und 5 wurden Daten für eine MOS-Struktur mit einer 56,3 nm starken thermisch aufgewachsenen Oxidschicht auf einem einkristallinen, aus entartetem Silizium bestehen­ den Substrat ermittelt. Sie zeigen eine geringere Hysterese für Spannungen der beiden verschiedenen Polaritäten, als sie beispielsweise in der Struktur des Musters A für eine nega­ tive Polarität beobachtet worden waren, wie man dies aus Fig. 5 erkennt. Die Hysterese ist für jede Polarität für die Struktur gemäß Muster B größer als für die Struktur des Musters A. Die Hysterese für positive Vorspannung in der Struktur des Musters A gemäß Fig. 4 wurde von J. D.DiMaria und D. R. Kerr in dem obengenannten Aufsatz und an anderen Orten berichtet, und es wird angenommen, daß diese Hysterese auf erhöhtes örtliches Einfangen von Elekronen in der thermisch aufgewachsenen Oxidschicht in der Nähe von Punkten höherer Feldstärke zurückzuführen ist, die durch starke ört­ liche Stromdichten hervorgerufen sind. Bei nachfolgenden sägezahnförmig ansteigenden Spannungszyklen zeigen alle Strukturen einen Speichereffekt, bei dem durch das Einfangen negativer Ladungen des vorhergehenden Zyklus die Strom/Span­ nungskennlinie beim Beginn des nächsten Zyklus zu höheren durchschnittlichen Feldstärken verschoben wird.
Die in Fig. 3 gezeigte Struktur ist im wesentlichen die gleiche wie die Struktur in Fig. 1, mit der Ausnahme, daß in der thermisch aufgewachsenen SiO2-Schicht in einem Bereich nahe der Grenzschicht zur polykristallinen Siliziumschicht Phosphor-, Arsen- oder Aluminium-Ionen implantiert worden sind. Man hat festgestellt, daß Arsen zur Bildung von Elektronenfangstellen in der thermisch aufgewachsenen SiO2-Schicht besonders wirksam ist.

Claims (2)

1. Kondensator für hohe Feldstärken mit einer Elektrode aus einkristallinem Silizium und einer darüberliegenden Schicht aus polykristallinem Silizium, einer Isolierschicht am thermischen Siliziumdioxid und einer anderen, metallischen Elektrode, dadurch gekennzeichnet, daß zwischen der thermischen Siliziumdioxidschicht und der metallischen Elektrode auf der thermischen Siliziumdioxidschicht eine durch Niederschlag aus der Dampfphase gebildete oder pyrolytische Siliziumdixoidschicht aufgebracht ist.
2. Kondensator für hohe Feldstärken mit einer Elektrode aus einkristallinem Silizium und einer darüberliegenden Schicht aus polykristallinem Silizium, einer Isolierschicht aus thermischem Siliziumdioxid und einer anderen, metallischen Elekrode, dadurch gekennzeichnet, daß in die thermische Siliziumdioxidschicht in einem Bereich in der Nähe der Grenzfläche zum polykristallinen Silizium zur Bildung von Elektronenfangstellen Phosphorionen, Arsenionen oder Aluminiumionen implantiert sind.
DE19782805170 1977-06-21 1978-02-08 Duennschichtkondensator Granted DE2805170A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/808,500 US4143393A (en) 1977-06-21 1977-06-21 High field capacitor structure employing a carrier trapping region

Publications (2)

Publication Number Publication Date
DE2805170A1 DE2805170A1 (de) 1979-01-04
DE2805170C2 true DE2805170C2 (de) 1987-09-24

Family

ID=25198950

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782805170 Granted DE2805170A1 (de) 1977-06-21 1978-02-08 Duennschichtkondensator

Country Status (12)

Country Link
US (1) US4143393A (de)
JP (1) JPS5849032B2 (de)
AU (1) AU517008B2 (de)
BE (1) BE864116A (de)
BR (1) BR7803753A (de)
CA (1) CA1091312A (de)
DE (1) DE2805170A1 (de)
ES (1) ES467327A1 (de)
GB (1) GB1587022A (de)
IT (1) IT1109956B (de)
NL (1) NL7806558A (de)
SE (1) SE437744B (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4535349A (en) * 1981-12-31 1985-08-13 International Business Machines Corporation Non-volatile memory cell using a crystalline storage element with capacitively coupled sensing
US4861976A (en) * 1988-06-06 1989-08-29 American Telephone And Telegraph Company, At&T Bell Laboratories Optical or opto-electronic device having a trapping layer in contact with a semiconductive layer
JP2722873B2 (ja) * 1991-07-29 1998-03-09 日本電気株式会社 半導体装置およびその製造方法
KR100335778B1 (ko) 1999-04-08 2002-05-09 박종섭 반도체 소자 및 그 제조 방법
KR100347547B1 (ko) 1999-07-30 2002-08-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
US6596617B1 (en) 2000-06-22 2003-07-22 Progressant Technologies, Inc. CMOS compatible process for making a tunable negative differential resistance (NDR) device
US6512274B1 (en) 2000-06-22 2003-01-28 Progressant Technologies, Inc. CMOS-process compatible, tunable NDR (negative differential resistance) device and method of operating same
US6559470B2 (en) 2000-06-22 2003-05-06 Progressed Technologies, Inc. Negative differential resistance field effect transistor (NDR-FET) and circuits using the same
US6754104B2 (en) * 2000-06-22 2004-06-22 Progressant Technologies, Inc. Insulated-gate field-effect transistor integrated with negative differential resistance (NDR) FET
US6479862B1 (en) 2000-06-22 2002-11-12 Progressant Technologies, Inc. Charge trapping device and method for implementing a transistor having a negative differential resistance mode
US6594193B2 (en) 2000-06-22 2003-07-15 Progressent Technologies, Inc. Charge pump for negative differential resistance transistor
US6518589B2 (en) 2000-06-22 2003-02-11 Progressant Technologies, Inc. Dual mode FET & logic circuit having negative differential resistance mode
US6724655B2 (en) 2000-06-22 2004-04-20 Progressant Technologies, Inc. Memory cell using negative differential resistance field effect transistors
US7453083B2 (en) * 2001-12-21 2008-11-18 Synopsys, Inc. Negative differential resistance field effect transistor for implementing a pull up element in a memory cell
US6933548B1 (en) 2001-12-21 2005-08-23 Synopsys, Inc. Negative differential resistance load element
US6795337B2 (en) * 2002-06-28 2004-09-21 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6861707B1 (en) * 2002-06-28 2005-03-01 Progressant Technologies, Inc. Negative differential resistance (NDR) memory cell with reduced soft error rate
US6567292B1 (en) 2002-06-28 2003-05-20 Progressant Technologies, Inc. Negative differential resistance (NDR) element and memory with reduced soft error rate
US6864104B2 (en) * 2002-06-28 2005-03-08 Progressant Technologies, Inc. Silicon on insulator (SOI) negative differential resistance (NDR) based memory device with reduced body effects
US6847562B2 (en) * 2002-06-28 2005-01-25 Progressant Technologies, Inc. Enhanced read and write methods for negative differential resistance (NDR) based memory device
US7098472B2 (en) * 2002-06-28 2006-08-29 Progressant Technologies, Inc. Negative differential resistance (NDR) elements and memory device using the same
US6912151B2 (en) * 2002-06-28 2005-06-28 Synopsys, Inc. Negative differential resistance (NDR) based memory device with reduced body effects
US7095659B2 (en) * 2002-06-28 2006-08-22 Progressant Technologies, Inc. Variable voltage supply bias and methods for negative differential resistance (NDR) based memory device
US6849483B2 (en) * 2002-12-09 2005-02-01 Progressant Technologies, Inc. Charge trapping device and method of forming the same
US6806117B2 (en) * 2002-12-09 2004-10-19 Progressant Technologies, Inc. Methods of testing/stressing a charge trapping device
US6980467B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Method of forming a negative differential resistance device
US7012833B2 (en) * 2002-12-09 2006-03-14 Progressant Technologies, Inc. Integrated circuit having negative differential resistance (NDR) devices with varied peak-to-valley ratios (PVRs)
US6812084B2 (en) * 2002-12-09 2004-11-02 Progressant Technologies, Inc. Adaptive negative differential resistance device
US6979580B2 (en) * 2002-12-09 2005-12-27 Progressant Technologies, Inc. Process for controlling performance characteristics of a negative differential resistance (NDR) device
US7005711B2 (en) * 2002-12-20 2006-02-28 Progressant Technologies, Inc. N-channel pull-up element and logic circuit
US9712128B2 (en) * 2014-02-09 2017-07-18 Sitime Corporation Microelectromechanical resonator
US10676349B1 (en) 2016-08-12 2020-06-09 Sitime Corporation MEMS resonator

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL252101A (de) * 1959-05-30
US4003701A (en) * 1971-02-02 1977-01-18 Scott Paper Company Graft copolymerization processes
JPS4840816A (de) * 1971-09-23 1973-06-15
US4004159A (en) * 1973-05-18 1977-01-18 Sanyo Electric Co., Ltd. Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation
JPS5532040B2 (de) * 1973-08-09 1980-08-22
US3972059A (en) * 1973-12-28 1976-07-27 International Business Machines Corporation Dielectric diode, fabrication thereof, and charge store memory therewith
DE2446088A1 (de) * 1974-09-26 1976-04-01 Siemens Ag Statisches speicherelement und verfahren zu seiner herstellung
US4047974A (en) * 1975-12-30 1977-09-13 Hughes Aircraft Company Process for fabricating non-volatile field effect semiconductor memory structure utilizing implanted ions to induce trapping states

Also Published As

Publication number Publication date
SE437744B (sv) 1985-03-11
AU517008B2 (en) 1981-07-02
BE864116A (fr) 1978-06-16
IT1109956B (it) 1985-12-23
IT7821206A0 (it) 1978-03-15
US4143393A (en) 1979-03-06
ES467327A1 (es) 1978-11-01
BR7803753A (pt) 1979-03-20
SE7803097L (sv) 1978-12-22
GB1587022A (en) 1981-03-25
CA1091312A (en) 1980-12-09
JPS548484A (en) 1979-01-22
JPS5849032B2 (ja) 1983-11-01
AU3469478A (en) 1979-10-11
DE2805170A1 (de) 1979-01-04
NL7806558A (nl) 1978-12-27

Similar Documents

Publication Publication Date Title
DE2805170C2 (de)
DE69727809T2 (de) Mehrschichtenfilmkondensatoranordnungen und verfahren zur herstellung
DE3038187C2 (de) Feldeffekt-Speichertransistor
DE2822264C2 (de) Halbleiter-Speicherelement
DE3413829C2 (de)
DE2810597A1 (de) Elektrische bauelementstruktur mit einer mehrschichtigen isolierschicht
DE2444160A1 (de) Gleichrichterdiode
DE10039327A1 (de) Elektronisches Bauelement und Herstellungsverfahren für elektronisches Bauelement
DE2736878A1 (de) Photoelektrisches element in einer monolithischen bildaufnahmeeinrichtung
DE2644832A1 (de) Feldeffekt-transistor und verfahren zu seiner herstellung
DE3051063C2 (de)
DE2210165A1 (de) Ladungsgekoppelte Halbleiteranordnung
DE3109074C2 (de)
DE3543937C2 (de)
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE2215470A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3140268A1 (de) Halbleiteranordnung mit mindestens einem feldeffekttransistor und verfahren zu ihrer herstellung
DE2460682C2 (de) Planares Halbleiterbauelement
DE3915594C2 (de) Kondensator, insbesondere für integrierte Halbleiterschaltungen
DE2713479A1 (de) Verfahren zur herstellung von integrierten schaltkreisen
DE2641077A1 (de) Selengleichrichter
DE3150059A1 (de) Kondensator mit veraenderbarer kapazitaet
DE1464669B1 (de) Halbleiterdiode mit stark spannungsabhaengiger Kapazitaet
DE4140173C2 (de) DRAM und Verfahren zu dessen Herstellung
DE2613096A1 (de) Halbleiteranordnung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee