DE2807181A1 - Hochgeschwindigkeits-halbleiterspeicher mit hoher dichte - Google Patents

Description

PATENTANWALT DIPL-ING. 8000 MONCHCN 22

KARLH. WAGNER pkwürzmühlshasse

> ^POSTFACH24628Ü7]81

78-N-3O7O

Zandan Hoj in Handotai Kenkyu Shinkokai, Kawauchi, Sendai-shi, Miyagi-ken, Japan

Hochgeschwindigkeits-Halbleiterspeicher mit hoher Dichte

Die Erfindung bezieht sich auf einen Halbleiterspeicher, und zwar insbesondere auf einen Hochgeschwindigkeits-Halbleiterspeicher mit hoher Dichte.

Derzeit befinden sich Halbleiterspeicher in der Entwicklung, die eine höhere Integrationsdichte und größere Kapazität besitzen. Bei RAM's ist derzeit eine Dichte von 16 Kilobit pro Chip üblich. Da die Integrationsdichte auf ein derartiges Niveau angestiegen ist, wird demgemäß eine Reduktion der Oberflächenbesetzungszone oder -fläche pro Speicherzelle erforderlich. Bei den meisten 4 Kilobit-RAM's wird eine Speicherzelle mit einem Lateraltransistorgebilde gebildet, wobei bei den meisten 16 Kilobit-RAM's das Transistorgebilde ferner in die ladungsgekoppelte Bauart vereinfacht wird. In beiden Fällen ist das Grundkonzept oder die Äquivalentschaltung einer Speicherzelle die "ein Transistor pro Speicherzelle"-Lösung, und dieses Konzept wird nicht weiter vereinfacht. Bei einer Speicherzelle gibt es eine Zone zur Speicherung von Information, eine weitere Zone zur Entnahme dieser Information zur Aussenseite der Zelle und eine weitere Zone zwischen diesen beiden zur Steuerung (oder mindestens zur Mithilfe bei der Steuerung) der Übertragung zum Speicher. Sodann ist die Integrationsdichte

8Q983S/Q689

TELEFON: (089) 298527 TELEGRAMMrPATLAWMONCHEN TELEX: 5-22039 patw d

der Speicherzellen in einem Halbleiterspeicher größtenteils durch die Oberflächenbesetzungsfläche eines Transistors oder dgl.,der als Speicherzelle arbeitet, bestimmt. Die sogenannte MOS-FET-Speicherzelle und die ladungsgekoppelten Speicherzellen können, grob gesagt, als Oberflächenstrukturzellen klassifiziert werden, die unausweichlich eine relativ größe Oberflächenbesetzungsfläche nach sich ziehen. Da ferner die Elektronen- und Loch-Beweglichkeiten in der Oberfläche eines Halbleiterkörpers (Oberflächenbeweglichkeiten oder Mobilitäten) üblicherweise niedriger sind als die in der Masse (Massenbeweglichkeiten), und zwar infolge des unterschiedlichen Oberflächenzustandes, wie beispielsweise Einfangniveaus (beispielsweise ist bei Silicium die Oberflächenbeweglichkeit ungefähr ein Drittel bis ein Fünftel der Massenbeweglichkeit), so wird die Trägerdurchgangs- oder -Übergangszeit in der Oberflächenzone niedrig und dadurch wird der Hochgeschwindigkeitsbetrieb zumindest teilweise beschränkt.

Der Erfinder hatte bereits die neue Art eines Feldeffekttransistors vorgeschlagen, der als statischer Induktionstransistor bezeichnet wird und der einen niedrigen Serienwiderstandswert (Source-zu-Intrinsic-Gate) aufweist und nicht gesättige Drainstrom/Drainspannungs-Kennlinien besitzt, wie dies den U.S. Patentanmeldungen Serial No. 817,052 und 576,541 sowie der folgenden Literaturstelle entnommen werden kann: "IEEE Trans. Electron Devices" ED-22, 185 (1975). Der statische Induktionstransistor hat zahlreiche Vorteile; beispielsweise ist die parasitäre Gate (Source-Gate und Gate-Drain)-Kapazität sehr klein, der Gatezonenwiderstandswert kann sehr niedrig liegen, die Ladungsträger werden durch ein elektrisches Feld bewegt oder gedriftet und der Raumladungsspeichereffekt ist sehr klein. Daher ist die Anwendung des statischen Induktionstransistors auf verschiedenen Gebieten interessant. Obwohl jedoch Entwicklungen auf dem Gebiet integrierter Schaltungen unter Verwendung des statischen Induktionstransistors vorgenommen wurden, so gibt es jedoch kaum irgendeinen Vorschlag hinsichtlich der Speichervorrichtung.

809835/0689

- r-

Die Erfindung hat sich zum Ziel gesetzt,eine hochdichte Halbleiterspeichervorrichtung vorzusehen, und zwar mit einer Vielzahl von Speicherzellen, angeordnet in einer Matrix aus Zeilen und Spalten in einer Halbleitermasse ( der Ausdruck Masse wird hier im Gegensatz etwa zu einer alleinigen Ausbildung an einer Oberfläche verwendet). Die Erfindung bezweckt ferner, eine mit hoher Geschwindigkeit arbeitende Halbleiterspeichervorricntung anzugeben. Ferner schafft die Erfindung eine Halbleiterspeichervorrichtung, die mit niedriger Verlustleistung betreibbar ist. Die Erfindung hat sich ferner zum Ziel gesetzt, eine RAM-Vorrichtung mit hoher Integrationsdichte vorzusehen. Die Erfindung hat sich auch zum Ziele gesetzt, eine permanente oder nichtflüchtige RAM-Vorrichtung mit hoher Integratiönsdichte vorzusehen.

Weitere Vorteile, Ziele und Einzelheiten der Erfindung ergeben sich insbesondere aus den Ansprüchen sowie aus der Beschreibung von Ausführungsbeispielen anhand der Zeichnung; in der Zeichnung zeigt:

Fig. 1 und 2 Querschnitte von konventionellen Speicherzellen

der Bauart mit einem Transistor pro Zelle;

Fig. 3A, 3B und 3C einen Querschnitt durch eine übliche Speicherzelle, eine schematische Darstellung der Änderung des Oberflächenpotentials bezüglich einer an einen Isolatorfilm angelegten Spannung, und eine schematische Darstellung der Oberflächenpotentialverteilungen in der Speicherzelle der Fig. 3A;

Fig. 4A, 4B und 4C einen Querschnitt einer weiteren konventionellen

Speicherzelle und schematische Darstellungen des Oberflächenpotentials der Speicherzelle der Fig. 4A entsprechend der Figuren 3A bis 3C;

809835/0889

Fig. 5A-5D schematische Darstellungen des Grundkon

zepts der erfindungsgemäßen Speicherzelle;

Fig. 6A-6C Energiediagramme der Speicherzelle der

Fig. 5A in drei Betriebszuständen;

Fig. 7A ein grundsätzliches Äquivalentschaltbild

eines Ausführungsbeispiels einer erfinddungsgemäßen Speicherzelle;

Fig. 7B eine weitere Äquivalentschaltung der

Speicherzelle gemäß einem weiteren Ausführungsbeispiel der Erfindung;

Fig. 8A, 8B und 8C die Draufsicht auf eine Speichervorrichtung

gemäß einem Ausführungsbeispiel der Erfindung sowie Querschnitte der Speicherzelle der Fig.8A längs der Linien 8B-8B¹ und 8C-8C in Fig. 8A;

Fig. 9-12 Querschnitte von Ausführungsbeispielen

erfindungsgemäßer Speicherzellen, bei denen eine Speicherzone in der Masse eines Halbleiterkörpers angeordnet ist;

Fig. 13-18 Querschnitte von Ausführungsbeispielen er

findungsgemäßer Speichervorrichtungen, bei denen die Speicherzone nahe der Oberfläche angeordnet ist;

Fig. 19A und 19B Querschnitte einer Speichervorrichtung gemäß einem v/eiteren Ausführungsbeispiel der Erfindung, und zwar in unterschiedlichen Richtungen, wobei die Speicherzone nahe der Oberfläche angeordnet ist ;

809835/0689

Fig. 2OA-2OC eine Draufsicht sowie zwei Querschnitte eines

Halbleiterspeichers mit einem Fühl- oder Sensorelement;

Fig. 21A-22 und Fig. 42 Speichervorrichtungen gemäß weiteren Ausführungsbeispielen der Erfindung, die einen Schreibvorgang durch Verwendung von Licht ausführen können, wobei in den Figuren 21A und 21B Querschnitte von Speichervorrichtungen gemäß einem Ausführungsbeispiel dargestellt sind, während die Figuren 22 und 42 Querschnitte durch die Speichervorrichtung eines anderen Ausführungsbeispiels zeigen;

Fig. 23 und 24 Querschnitte von nichtflüchtigen oder per-

maneten Speichervorrichtungen gemäß weiteren Ausführungsbeispielen der Erfindung;

Fig. 25A-31 vereinfachte Strukturen der Speichervorrich

tung gemäß weiteren Ausführungsbeispielen der Erfindung, wobei die Fig. 25A und 25B eine Draufsicht bzw. einen Querschnitt einer Speichervorrichtung gemäß einem Ausführungsbeispiel zeigen, während die Fig. 26 und 27 Querschnitte durch Speichervorrichtungen weiterer Ausführungsbeispiele darstellen, wobei ferner die Fig. 2 8A und 28B Querschnitte einer Speichervorrichtung gemäß einem weiteren Ausführungsbeispiel sind und schließlich die Fig. 29-31 Querschnitte durch Speichervorrichtungen entsprechender Ausführungsbeispiele sind;

Fig. 32-34 Querschnitte von permanenten Speichervor

richtungen gemäß Ausführungsbeispielen der Erfindung;

809835/0-689

OP f)7 "J Q 1

iffLt Puncn-

Fig. 35-39 Speichervorrichtungen der Bauart

Through-Bipolartransistoren gemäß weiteren Ausführungsbeispielen der Erfindung, wobei Fig. 35 und 36A Querschnitte von Speichervorrichtungen sind, Fig. 36B-36D schematische Querschnittsdarstellungen sind, welche darstellen wie die Speichervorrichtung der Fig. 36A hergestellt wird, während schließlich die Fig. 37-39 Querschnitte von Speicherzellen sind;

Fig. 40 und 41 Querschnittevon Speichervorrichtungen gemäß

Ausführungsbeispielen der Erfindung.

Zur Erleichterung des Verständnisses der vorliegenden Erfindung seien nunmehr zunächst übliche Halbleiterspeicherzellen beschrieben.

Fig. 1 zeigt eine Ein-Transistor/eine Zellen-Struktur, wie sie in dynamischen 4 Kilobit-RAM's verwendet wird. Der Transistor weist η -Type-Sourcezoneni1 und eine η -Type-Speicherzellenzone 13 (die der Drainzone entspricht) auf, und zwar ausgebildet in einer Oberfläche eines p-Type-Halbleiterplättchens oder -chips 5. Zwischen Source- und Zellen-Zonen 13 und 11 ist ein Metall-Isolator-Halbleiter (MIS)-Gategebilde mit einer Metallelektrode 24, einem Isolationsfilm 16 und dem p-Type-Substrat 5 ausgebildet. Eine Inversionslage 2 kann durch die Gatespannung induziert werden, um die beiden η -Type-Zonen zu verbinden. Da die die Zellenzone 11 begleitende Kapazität nicht hinreichend groß ist, erstreckt sich eine Metallelektrode 3 von der Oberfläche der η -Type-Zellenzone zur Aussenseite des Transistors, aber getrennt durch das Halbleiterplättchen 5 durch die Isolationslage oder -schicht 16, um so die Kapazität der Zelle zu erhöhen. Die Sourcezone 13 ist mit der Ziffernleitung 23 verbunden oder wird direkt als Ziffernleitung benutzt. Die Adressiergateelektrode 24 ist mit der Zeilenwählleitung verbunden. Man erkennt, daß üiese Lateraltransistorstruktur eine große Oberflächenbesetzungsfläche oder -zone besitzt.

809835/0689

Eine Verminderung der Oberflächenbesetzungsfläche wird dadurch erreicht/ daß man die in Fig. 2 gezeigte doppelpolykristalline Siliciumstruktur mit Oberflächenladung (ladungsgekoppelt) vorsieht. In Fig. 2 erkennt man, daß die dotierte Zellenzone eliminiert ist und eine weitere Struktur der MIS-Type ausgebildet ist, und zwar sind die polykristallinen Siliciumelektroden 24 und 4 über der Halbleiteroberfläche durch einen Isolierfilm 16 angeordnet, um darunter Inversionslagen 2 und 51 zu induzieren. Diese Zonen 2 und 51 dienen als die Kanalzone und die Speicherzellenzonen. Bei dieser Struktur wird die Oberflächenbesetzungsfläche einer Speicherzelle durch das doppelpolykristalline Siliciumgebilde reduziert.

Weitere, aber ähnliche Abwandlungen der Speicherzellenstruktur sind in den Fig. 3A bis 3C und 4A bis 4C gezeigt.

Fig. 3A zeigt schematisch den Querschnitt einer üblichen Speicherzelle. Eine zum Lesen und Schreiben von Daten verwendete Bitleitung ist an einer n⁺-Type-Streifenzone 13 ausgebildet, die in einem Oberflächenteil eines p-Type-Siliciumsubstrats 15 ausgebildet ist. Eine Adressenleitung (eine Wortleitung) wird gebildet mit einer Elektrodenzone 24 aus Metallen, wie beispielsweise Aluminium (Al), Molybdän (Mo) oder dergleichen oder mit einem einen niedrigen Widerstandswert aufweisenden Halbleiter, wie beispielsweise dotiertem Polysilicium oder dgl. Eine Isolatorlage 16, gebildet mit Siliciumoxid oder dgl., wird zwischen der Elektrodenzone 24 und dem Substrat 15 ausgebildet, um beide zu trennen. p-Type-Störstellen-Ionen, wie beispielsweise Bor (B) oder dgl. werden in eine Oberflächenzone 12 des p-Type-Substrats 15 angeordnet benachbart zu der n⁺-Type-Bitleitungszone 13 implantiert. Auf diese Weise wird die Störstellenkonzentration in der implantierten Zone 12 größer gemacht als die der anderen p-Type-Zone 15, und zwar um ungefähr eine Größenordnung.

Fig. 3B zeigt die Beziehung zwischen Oberflächenpotential und der an die Wortleitung 24 angelegten elektrischen Spannung V"_G, wobei Fig. 3C die Oberflächenpotentialverteilungen in der Speicherzelle der Fig. 3A zeigt.

809835/Ö689

Wenn, wie bereits unter Bezugnahme auf Fig. 3A erwähnt, ein Halbleiter aus einer Vielzahl von Halbleicerteilen mit unterschiedlichen Störstellenkonzentrationen besteht, beispielsweise dann, wenn die Konzentration der p-Type-Speicherzone 11 unterschiedlich von der p-Type-Transportzone 12 der Fig. 3A ist, so ändert sich das Oberflächenpotential des Halbleiters bezüglich der an die Wortleitung angelegten Spannung. Die Kennlinien des Oberflächenpotentials, abhängig von der an die Wortleitung angelegten Spannung V^, sind in Fig. 3B gezeigt. In Fig. 3B zeigen die Kurven 3a und 3b die Änderungen des Oberflächenpotentials einer p-Type-Zone mit einem Widerstandswert von ungefähr

14 -3
15 Ohm-Zentimeter (9 χ 10 cm ) bzw. einer p-Type-Zone mit einem Widerstandswert von ungefähr 1 Ohm-Zentimeter (9 χ 10 cm ) Die Kurve 3c zeigt die Änderung des Oberflächenpotentials einer p-Type-Zone mit einem Widerstandswert von ungefähr 15 Ohm-Zentimeter, wobei aber zusätzlich, wie oben beschrieben, p-Type-Störstellen-Ionen, wie beispielsweise Bor (B) implantiert sind. Wie Fig. 3B zeigt, wird die Änderung des Oberflächenpotentials des Halbleiters kleiner bei einem Anstieg des Widerstandswerts des Halbleiters. In Fig. 3C zeigt die Kurve 3f die Oberflächenpotentialverteilung der Speicherzelle der Fig. 3A. Wenn an die Wortleitung 24 eine Spannung von ungefähr 10 Volt angelegt wird, so erkennt man, daß das Oberflächenpotential φ in einer Speicherzone 11 beträchtlich erhöht wird (d.h. das Potential wird für Elektronen abgesenkt), und zwar bezüglich des Oberflächenpotentials φ in der B-implantierten Transportzone 12 und der Bit-

^s ₊

zone 13. Somit wird gestattet, daß die Elektronen in der η -Type-Bitzone in die Inversions(Speicher)-Zone 11 fließen. In ähnlicher Weise zeigt die Kurve 3e die Oberflächenpotentialverteilung in der Speicherzelle dann, wenn eine kleinere Spannung, beispielsweise ungefähr 5 Volt, an die Wortleitung 24 angelegt wird. Es ist eine klar definierte Potentialsenke in der Speicherzone 11 gezeigt. Somit können in die Speicherzone 11 geflossene Elektronen dort gespeichert werden, da das Oberflächenpotential hinreichend positiv wird, um die Elektronen anzuziehen und zu halten. Wenn die Daten gelesen oder die gespeicherten Elektronen aus der Speicher-

809835/0089

-JT-

zone 11 abgezogen werden sollen, so kann das Potential der Wortleitung auf oder nahe Erdpotential abgesenkt werden. Dabei ergibt sich die Oberflächenpotentialverteilung wie dies durch Kurve 3d dargestellt ist, und somit können die gespeicherten Elektronen aus der Speicherzone zur Bitleitung 13 durch die Transportzone 12 herausfließen. Daher können die gespeicherten Daten aus der Speicherzelle auf diese Weise herausgelesen werden. In der Praxis weist eine Speichervorrichtung eine Vielzahl von in einer Matrix angeordneten Speicherzellen auf. Auf diese Weise ist eine Vielzahl von Speicherzellen mit einer Wortleitung verbunden. Nachdem Daten in einer Speicherzelle gespeichert sind, gibt es andere als die erwähnten Speicherzellen, die mit der gleichen Wortleitung verbunden sind, aber in die nicht eingeschrieben werden soll. Zur Verhinderung des Einschreibens in solche Zellen wird auch das Potential der mit diesen Zellen verbundenen Bitleitungen erhöht. Beispielsweise wird die Bitleitung auf dem gleichen Potential wie das der Wortleitung gehalten.

Auf diese Weise sind die Elektronen nicht in der Lage, in die Speicherzone solcher Zellen aus der Bitzone zu fließen. Auf diese Weise wird das Einschreiben von Daten in nichterwünschte Zellen verboten. Speicherzellen sind an Kreuzungspunkten von Wortleitungen und Bitleitungen angeordnet. In der oben beschriebenen Weise können Daten willkürlich in gewünschte Speicherzellen eingeschrieben und aus diesen abgezogen werden.

Fig. 4A, 4B und AC zeigen einen Querschnitt einer weiteren üblichen Speicherzelle, die Beziehung des Oberflächenpotentials und der an die Wortleitung angelegten Spannung sowie die Oberflächenpotentialverteilung in der Zelle der Fig. 4A. Die Speichervorrichtung gemäß diesen Figuren gehört auch zur Oberflächenladungs-Bauart und die Fig. 4A, 4B und 4C sind jeweils analog den Fig. 3A, 3B und 3C. Bei der in den Fig. 3A, 3B und 3C veranschaulichten Speicherzelle werden drei unterschiedliche Spannungen selektiv an die Wortleitung angelegt, die jeweils zum Lesen, Speichern und Schreiben von Daten verwendet wird. Die in den Fig. 4A, 4B und 4C gezeigte Speicherzelle braucht

809835/0689

jedoch nur zwei unterschiedliche an die Wortleitung angelegte Spannungen für die Operationen des Lesens, Speichers und Schreibens. In Fig. 4A werden Bor (B)-Ionen und Phosphor (P)-Ionen in die p-Type-Speicherzone implantiert, auf welche Weise das flache Bandpotential (d.h. das Potential, welches erforderlich ist, um das sich nahe der Oberfläche biegende Band abzuflacnen), geändert wird, und die Kennlinien der Oberflächenspannung abhängig von der an die Wortleitung angelegten Spannung werden, wie dies durch die Kurven der Fig. 4B dargestellt ist. Wenn eine Spannung an die Wortleitung zum Schreiben oder Lesen von Daten angelegt wird, so wird das Oberflächenpotential der Transport- und Speicher-Zonen höher als das der Bitzone 13, um Elektronen anzuziehen. Obwohl hier das Oberflächenpotential der Transportzone 12 als höher dargestellt ist als dasjenige der Speicherzone 11, wird die Differenz beim Absenken der an die Wortleitung angelegten Spannung fast das Gleiche wie das Erdpotential für den Zweck des Speicherns von Daten, wobei das Oberflächenpotential der Speicherzone in der positiven Polarität höher wird, um dort Elektronen zu speichern. Wenn die an die Wortleitung angelegte Spannung V_G wiederum angehoben wird, so fließen die in der Speicherzone gespeicherten Elektronen aus der Speicherzone 11 heraus zur Transportzone 12. Auf diese Weise können Daten eingeschrieben, gespeichert und gelesen werden. Bei diesen ladungsgekoppelten (Oberflächenladungs-)RAM's kann die Oberflächenbesetzungsfläche jeder Speicherzelle in einem gewissen Ausmaß reduziert werden, wobei sich aber eine Grenze für das Anheben der Integrationsdichte ergibt. Da ferner Ladungsträger nur im Oberflächenteil eines Halbleiterkörpers transportiert werden, begrenzt die niedrige Oberflächenmobilität die potentielle maximale Operationsgeschwindigkeit .

Das Grundkonzept der vorliegenden Erfindung besteht darin, SIT-Gebilde als Speicherzellen zu verwenden. Der SIT hat ein extrem großes Potential für das Vergrößern der Integrationsdichte und der Operationsgeschwindigkeit, verglichen mit konventionellen Transistoren.

809835/0689

- VC-

Darüber hinaus ist festzuhalten, daß dann, wenn eine Struktur der Vertikalbauart verwendet wird, wie dies im folgenden anhand von Ausführungsbeispielen beschrieben wird, der Trägertransport im wesentlichen in der Masse eines Halbleiterkörpers erfolgt. Auf diese Weise kann die Betriebs- oder Operationsgeschwindigkeit infolge der größeren Massenbeweglichkeit erhöht werden.

Bei dem SIT-Gebilde kann nämlich eine Potentialbarriere in der Strombahn zwischen der Source und der Drain gebildet werden. Hierbei wird die Potentialbarriere mit einer im wesentlichen verarmten Zone gebildet, und zwar sowohl in der Struktur der Unipolar-Bauart als auch in der Struktur der Bipolar-Bauart. Wenn eine der Source- und der Drainzonen potentialfrei (erdfrei) ist, kann sie als Speicherzelle arbeiten und es wird dadurch eine vollständige Speicherzelle gebildet. Obwohl es keine Begrenzung hinsichtlich des Punktes gibt, welche der Source- und Drainzonen potentialfrei (schwebend) gehalten werden soll, so wird durch zur Vereinfachung der Beschreibung die potentialfreie Zone Speicherzone und die andere Zone Sourcezone oder Bitzone genannt. Die potentialfreie Speicherzone kann entweder im Oberflächenteil oder in der Massenzone angeordnet sein. In der Tat kann sowohl die Sourcezone als auch die Speicherzone nahe der Oberfläche in einer Lateralstruktur ausgebildet sein. In.einem solchen Fall wird jedoch die Oberflächenbesetzungsfläche groß und die Vorteile der vorliegenden Erfindung werden vermindert. Wenn die Anforderung hinsichtlich der in der Speicherzone zu speichernden Ladungsmenge nicht groß ist, so kann die Störstellenkonzentration in der Speicherzone gleich mit derjenigen der Kanalzone ausgewählt werden, um die Herstellung zu vereinfachen. Es kann ein Substitut für den SIT mit einer Struktur der Bipolartype gebildet werden, und zwar mit einer im wesentlichen verarmten dünnen Basiszone, da eine ähnliche Potentialbarriere durch eine solche Basiszone gebildet werden kann. In diesem Fall ist das Operationsprinzip das gleiche wie oben. Bei dieser bipolaren Struktur kann auch die Speicherzone mit einer Inversionslage,ausgebildet nahe der Halbleiteroberfläche, gebildet werden.

809835/0689

Es ist insbesondere bekannt, daß dann, wenn ein Halbleiterkörper mit einer bestimmten Störstellenkonzentration (der Ausdruck "Halbleiter" sollte auch einen Isolator im üblichen Sinne umfassen) in Kontakt mit einem anderen Körper aus einer unterschiedlichen Substanz oder dem gleichen Material, aber mit unterschiedlicher Störstellenkonzentration oder aber Kontakt mit der ümgebungsatmosphäre gebracht wird, eine Differenz im Kontaktpotential aufgebaut wird, welche eine Potentialbarriere für Elektronen oder Löcher bildet. Erfindungsgemäß wird eine durch eine derartige Potentialbarriere definierte Speicherzelle in einem Halbleiterkörper gebildet, und die Ladungsträger werden in diese Speicherzelle hineingegeben oder herausgenommen, um die Speicheroperation durchzuführen. Der Ausdruck "Speicheroperation" umfaßt Schreiben, Speichern und Lesen. Die Zone zur Lieferung und Abführung der Ladungsträger wird die Sourcezone genannt· Zwischen der Sourcezone und der Speicherzone ist eine Potentialbarriere aufgebaut, von der zumindest ein Teil mit einer Halbleiterzone gebildet wird, die die gleiche Leitfähigkeitsart besitzt wie die Sourcezone, aber eine niedrigere Störstellenkonzentration aufweist oder aber die Bildung erfolgt mit einer Halbleiterzone mit einer Leitfähigkeitsart entgegengesetzt zu derjenigen der Sourcezone, ist aber im wesentlichen eingeschnürt (pinched off), wodurch die Effizienz und die Geschwindigkeit des Trägertransports erhöht wird. Ferner kann die Speicherzone und die Sourcezone im wesentlichen senkrecht zur Halbleiteroberfläche angeordnet werden, um eine Verbesserung der Operationsgeschwindigkeit, der Integrationsdichte und der Speichereffizienz zu erhalten.

Bei einer Klasse von Speichervorrichtungen wird der Widerstand von der Sourcezone zur Speicherzelle bei mindestens den Lese- und Schreiboperationen niedriger gemacht als der Leckwiderstand. Gemäß der Erfindung gibt es eine Potentialbarriere zwischen der Sourcezone und der Speicherzone. Unabhängig von der Art der diese Potentialbarriere bildenden Halbleiterzpne wird die Höhe der Potentialbarriere durch die an die Speicherzone oder die Sourcezone angelegte Spannung abgesenkt, um zu bewirken, daß die

809835/0689

Ladungsträger leicht über die Potentialbarriere gehen. Es gibt verschiedene Möglichkeiten, die Möglichkeit des Hinübergehens der. Ladungsträger zu vergrößern, und zwar beispielsweise die folgenden: Verbreiterung der Breite des Teils mit niedriger Barrierenhöhe, Verkleinerung der Höhe der Potentialbarriere und Verkleinerung der Breite der Zone mit Niedrigdrift-Feldintensität.

Die Fig. 5A, 5B, 5C und 5D sind Diagramme zur Erläuterung der Arbeitsprinzipien typischer Beispiele der erfindungsgemäßen . Speicherzelle.

Die Fig. 6A bis 6C zeigen drei Arten der Potentialverteilung in einer Speicherzelle der Fig. 5A bis 5D. Fig. 5A zeigt ein Beispiel einer Speicherzelle mit einer η -Type-Speicherzone 11, einer η -Type-Kanalzone 12 und einer η -Type-Sourcezone 13, gebildet in der Masse eines p-Type-Substrats 15. Praktisch können die zwei η Type-Zonen in einem p-Type-Substrat 15 mit einem hohen Widerstandswert (d.h. niedriger Störstellenkonzentration) gebildet werden. Auf dieser Stufe bildet das eingebaute Potential zwischen den η -Type-Zonen 11 und 13 und dem p-Type-Substrat Potentialbarrieren, welche die zwei η -Type-Zonen umgeben. Auf diese Weise sind leitende Elektronen in den η -Type-Zonen durch das eingebaute Potential umschlossen. Die Zone zwischen den zwei η -Type-Zonen 11 und 13 wird mit einer η -Type-Siliziumzone von hohem Widerstandswert gebildet, beispielsweise durch Diffusion oder selektives Wachsen. Auf dieser Stufe existiert auch ein eingebautes Potential zwischen der n~-Type-Zone 12 und dem p-Type-' Substrat 15 und auch zwischen der η -Type-Zone 12 und den η -Type-Zonen 11 und 13. Die Potentialverteilung dieser Speicherzelle ist in Fig. 6A gezeigt. Die Potentialbarriere wird zwischen der Sourcezone 13 und der Speicherzone 11 gebildet und besitzt eine Höhe φ. Es sei nun angenommen, daß die Speicherzone 11 und die Sourcezone 13 im wesentlichen senkrecht zur (nicht gezeigten) Halbleiteroberfläche angeordnet sind, und daß die Speicherzone 11 auf der Oberflächenseite angeordnet .ist. Wenn eine positive Spannung an die Halbleiteroberfläche angelegt wird, um das Po-

809835/0689

tential der η -Type-Zone 11 bezüglich desjenigen der n⁺-Type-Zone 13 zu erhöhen, so wird die angelegte Spannung hauptsächlich in der verarmten oder einen hohen Widerstandswert aufweisenden Zone konsumiert, um eine Potentialverteilung, wie in Fig. 6D gezeigt, zu bilden. Die Höhe der Potentialbarriere ψ für Elektronen in der η -Type-Zone 13 in Richtung zur n⁺-Type-Zone 11 hin wird verringert und die Elektronen in der η -Type-Zone 13 fangen an, über die Potentialbarriere in die Speicherzone 11 zu fließen. Sodann wird die Sourcezone 13 positiv geladen (Knappheit an Elektronen) und die Speicherzone 11 wird negativ (Überschuß an Elektronen), und zwar infolge des Stromflusses zwischen der Sourcezone 13 und der Speicherzone 11. Infolgedessen wird die Potentialbarriere φ zwischen der Sourcezone 13 und der η -Typ—Zone 12 vergrößert, und der Potentialabfall zwischen der n~-Type-Zone 12 und der Speicherzone 11 wird verringert. Auf diese Weise wird die Potentialverteilung so,wie dies durch die gestrichelte Linie in Fig. 6B dargestellt ist. Daher wird der Stromfluß allmählich kleiner und hört schließlich auf. Wenn die an die Halbleiteroberfläche angelegte Spannung während des Ladeprozesses abgeschaltet wird, so ist die Speicherzone 11 negativ geladen und die Sourcezone ist positiv geladen. Auf diese Weise ist das Potential (für Elektronen) der Speicherzone 11 höher als das der Sourcezone 13, und zwar im Gegensatz zur Potentialverteilung im Ladeprozeß. Dieser Zustand ist in Fig. 6C gezeigt.

Man erkennt, daß die Source-Zone und die Speicherzone ausgetauscht werden können. In der obigen Beschreibung speichert die Speicherzone freie Ladungsträger, aber die Speicherzone kann auch verarmt sein (freie Ladungsträger verlieren) beim Speichern. Anders ausgedrückt, kann entweder der Überschuß an Ladungsträgern oder die Knappheit an Ladungsträgern als der Speicherzustand verwendet werden. In diesem Falle ändert sich abhängig von der Störstellenkonzentration des Substrats 15 und auch infolge des effektiven Bereichs des durch diese Ladungen aufgebauten elektrischen Feldes die Potentialverteilung von der ausgezogenen Kurve zur gestrichelten Kurve (dies ist der Fall eines idealen Isolators, d.h. unendlicher Debye-Länge).

809835/0689

Betrachtet man den Leckstrom von der Speicherzone, so ist es nicht vorzuziehen, daß sich die einen hohen Widerstandswert aufweisende Zone zu weit zur Außenseite der Speicherzone in das Substrat erstreckt. Für den Hochgeschwindigkeitsbetrieb einer Speicherzelle ist es wichtig, die die pn-Grenzschicht begleitende Kapazität zu vermindern, d.h. die Verarmungsschichtbreite zu vergrößern, und es ist somit effektiv, eine einen hohen Widerstandswert aufweisende Lage oder Schicht benachbart zu und um die n-Type-Zonen 11 und 13 herum auszubilden. Ferner ist es vom Standpunkt der Herstellung einer Halbleitervorrichtung aus gesehen vorzuziehen, die umgebende Zone mit einer Halbleiterzone einer gleichförmigen Störstellenkonzentration auszubilden. Es gibt eine optimale Störstellenkonzentration des Substrats für eine Halbleitervorrichtung mit einer bestimmten (gewünschten) Betriebsgeschwindigkeit. Bei den in den Fig. 5B, 5C und 5D gezeigten Speicherzellengebilden ist die Verhinderung des Leckstroms verbessert. Bei den Fig. 5B und 5C ist die verbindende Kanalzone 12 verglichen mit mindestens einer Speicherzone und Sourcezone schmäler gemacht. In Fig. 5D ist die verbindende Kanalzone 12 in der Weise ausgebildet, daß die sog. "normalerweise aus" -Struktur gebildet wird, bei der die Träger durch die Mittel- oder Zentralzone der Kanalzone 12 fließen, die durch die Schreibspannung geöffnet wird und dann nach der Speicherung von Ladungsgrägern geschlossen wird, was durch das Abschalten der Schreibspannung bewirkt wird.

Das Lesen des gespeicherten Speichers kann auf verschiedene Weisen erfolgen. Der einfachste Weg besteht darin, die Source-Zone zur Außenseite hin zu erstrecken und das Vorhandensein oder Nichtvorhandensein eines Stromes beim Anlegen einer Lesespannung festzustellen. In Fig. 6C erkennt man, daß sich der Effekt der gespeicherten Ladung zur Außenseite der Speicherzelle 11 hin erstreckt, typischerweise zur Debye-Länge. Wenn daher ein Fühler oder Sensor, der auf ein elektrisches Feld oder eine Spannung anspricht, nahe der Speicherzone innerhalb der Debye-Länge angeordnet wird, so ist es möglich, die gespeicherte Information nicht zerstörend abzufühlen. Beispielsweise kann ein FET oder SIT nahe der Speicherzone 11 innerhalb der Debye-Länge angeordnet werden, um die Widerstandsänderung durch das elektrische Feld festzustellen. Alternativ kann fiing ^&VP 1 SÄtS¹»^⁰^ ^m^ Source- und

fiing

2807781

Speicherzonen derart verbunden sein, daß die gespeicherte Ladung nicht durch die Diode fließt. Wenn beispielsweise die Speicherzone mit einer η -Type-Zone gebildet ist und Elektronen speichert, so wird die Anode einer Diode mit der Speicherzone verbunden. In einem solchen Fall wird ein Leseimpuls von negativer Polarität an die Sourcezone angelegt. Wenn keine Speichergröße (kein Überschuß an Elektronen) in der Speicherzone vorhanden ist, so erzeugt der Leseimpuls ein Vorwärtsfeld an der Diode, und ein Strom kann fließen. Wenn ein Speicherwert (Überschußelektronen) in der Speicherzone vorhanden ist, so vermindert der Leseimpuls nur das umgekehrte oder Rückwärtsfeld an der Diode, und es kann kein Strom fließen.Auf diese Weise kann ein nicht zerstörender Lesevorgang erreicht werden durch das Abfühlen des Nichtvorhandenseins eines Stroms. Es können verschiedene übliche Verfahren benutzt werden, um den einen Speicherwert enthaltenden Speicher auszulesen. Eine der effektivsten Lesearten zur Erhöhung der Integrationsdichte und der Diskriminierfähigkeit besteht darin, ein elektrisches Feld entgegengesetzt zu dem beim Speicherverfahren verwendeten anzulegen. Der Speicher kann dadurch ausgelesen werden, daß man den Rückfluß des Stromes von der Speicherzelle 11 zur Sourcezone 13 durch Strom- oder statische Kopplung abfühlt. In diesem Fall ist dann, wenn der Speicher nicht mit einem sehr kleinen Strom ausgelesen wird, der Leseprozeß zerstörend. Ein weiteres destruktives Leseverfahren verwendet eine Lesespannung der gleichen Polarität wie die Speicherspannung und wird an die Speicherzelle angelegt, wobei das NichtVorhandensein oder eine Reduktion im Strom ausgelesen wird als kein Speicherwert.

Aus der obigen Beschreibung ersieht man, daß das Grundprinzip darin besteht, zu speichern oder memorisieren, ob die Ladung auf der einen Seite der Zelle oder auf der anderen Seite der Zelle ist. Man kann dies ein Ping-Pong- oder Volleyball-Speichern nennen. Aus einer Abwandlung dieses Ping-Pong-Speichers kann eine Seitenzelle auf einer gemeinsamen Spannung gehalten werden, und die Spannung der anderen Zelle oder ein Stromfluß von der anderen Zelle kann festgestellt werden, um die gespeicherte Information abzufühlen. Es gibt natürlich viele Abwandlungen dieses Ping-Pong-Speichers, die der Fachmann ohne weiteres erkennt.

809835/0689

- vr-

Es seien nunmehr konkrete Ausführungsbeispiele des erfindungsgemäßen Halbleiterspeichers beschrieben.

Fig. 7A zeigt eine Grund-Äquivalent-Schaltung, die für die meisten der folgenden Ausführungsbeispiele verwendbar ist. Eine Kapazität 101 liegt an einer der Stromelektroden (in der Zeichnung eine Sourcezone) eines statischen Induktionsfeldeffekttransistors 100. Ein Gate des Transistors 100 ist mit der Adressenleitung 124 verbunden, und eine Source liegt an einer Ziffernleitung 123. Die Kapazität 101 wird zumindest teilweise durch die Drain-Kapazität gebildet. Das Gate des Transistors 101 kann potentialfrei sein oder wird auf einer konstanten Spannung gehalten, und die Adressierung erfolgt durch Änderung des Erdpotentials bezüglich der Ziffernleitung, wie in Fig. 7B. Offensichtlich können p-Kanal-Type-Transistoren ebenso wie n-Kanal-Type-Transistoren verwendet werden, vorausgesetzt, daß die Polarität der Spannungen umgekehrt wird. Ferner kann der Transistor 100 der statischen Bauart auch gebildet werden mit einem Punch-Through-Bipolartransistor mit einer im wesentlichen abgeschnürten (pinched off) Basiszone.

Fig. 8A bis 8C zeigen schematisch eine Halbleiterspeichervorrichtung. Fig. 8A ist eine Draufsicht, während die Fig. 8B und 8C Querschnitte längs der Linien 8B-8B' und 8C-8C in Fig. 8A sind. Die Struktur ist teilweise übertrieben. Eine ähnliche Übertreibung wird bei den meisten der Strukturfiguren verwendet. In der Oberfläche eines p-Type-Substrats 115 sind n⁺-Type-Zonen 111 ausgebildet. Jede dieser η -Type-Zonen 111 ist schwimmend oder potentialfrei, und sie dienen als die Speicherzone.. Auf dem Substrat 115 ist eine n~-Type-Lage 112 ausgebildet. Weitere n⁺-Type-Sourcezonen 113 und p-Type-Gate-Zonen 114 umgeben die η -Type-Zonen und sind in der n~-Type-Lage 112 ausgebildet. Man erkennt, daß die Gate-Zonen 114 das Substrat 115 nicht erreichen, aber sich dicht zu dem Substrat 115 hin erstrecken. Die Elektroden 125, und 124 sind zur Berührung der entsprechenden Halbleiterzonen 115, 113 und 114 ausgebildet. Ein Isolierfilm 116 bedeckt die Halbleiteroberfläche mit Ausnahme der Elektfodenkontaktflachen, und ein weiterer Isolierfilm 117 isoliert die kreuzenden Gate-Elektroden (Wortleitungen)124 und die Source-Elektroden (Bit- oder

809835/0689

Ziffernleitungen) 123. Die Wortleitungen und Bit-Leitungen können mit irgendeinem leitenden Material, wie beispielsweise Metall oder dotiertem Halbleiter ausgebildet sein. In ähnlicher Weise können die Isolierlagen oder -schichten 116, 117 mit irgendeinem Isoliermaterial, wie beispielsweise Siliziumoxid, Siliziumnitrit, Aluminiumoxid, Polyimid oder irgendeinem Material mit hohem Widerstandswert ausgebildet sein. Die Auswahl des Materials für die Isolatoren und Elektroden wird durch die beabsichtigten Zwecke bestimmt. Jede Kombination der η -Type-Sourcezone 113, der ρ Type-Gate-Zone 114, der n~-Type-Kanal2one 112 und der n⁺-Type-Speicher(Drain)-Zone 111 bildet einen statischen Induktionstransistor. Die Speicherzone 111 bildet eine pn-Grenzschicht mit dem p-Type-Substrat und trägt somit eine Kapazität (vgl. Fig. 7). Wenn die sich von der Gate-Zone 114 aus erstreckende Verarmungslage die Kanalzone 112 abschnürt und die Speicherzone 111 elektrisch von der Sourcezone 113 und auch von den Nachbarzellen (die Verarmungslage berührt das p-Type-Substrat) isoliert, so bildet die Speicherzone 111 eine potentialfreie oder schwimmende Elektrode und kann Ladung speichern.

Typische Störstellenkonzentrationen in den entsprechenden Zonen bei aus Silizium bestehenden Halbleitern sind die folgenden: ungefähr 1O¹⁷ bis 1O²¹ cm"³ für die Speicherzone 111, ungefähr 10^1Obis 1O¹⁶ cm~³ für die Kanalzone 112, ungefähr 1O¹⁸ bis 1O²¹ cm"³ für die Speicherzone 113, ungefähr 1O¹⁵ bis 1O²¹ cm"³ für die Gate-Zone 114 und ungefähr 1O¹⁴ bis 1O¹⁸ cm"*³ für das Substrat 115. Die Breite (Durchmesser in diesem Ausführungsbeispiel) der Kanalzone 112 umgeben von der Gate-Zone 114 ist hauptsächlich durch die Störstellenkonzentration der Kanalzone 112 in der Weise bestimmt, daß der Kanal vollkommen abgeschnürt (pinched off) ist, um einen "Aus-" Zustand selbst nur durch das eingebaute Potential zwischen Gate- und Kanalzone vorzusehen. Speziell ist die Wahl derart getroffen, daß selbst dann, wenn Ladung in der Speicherzone 111 (die der Speicherkondensator ist) gespeichert ist, um das Potential der Speicherzone 111 auf eine gewisse Höhe anzuheben, die Träger nicht über die Potentialbarriere laufen. Die Polarität der in der Spei-

809835/0689

cherzone zu speichernden Ladung kann + (Mangel an Elektronen) oder - (Überschuß an Elektronen) sein. Wenn beispielsweise die

- 13 —

η -Type-Kanalzone eine Störstellenkonzentration von 1 χ 10 cm ,

14-3 14 -3

1 χ 10 cm und 1 ::. 10 cm besitzt, so wird die Kanalbreite vorzugsweise mit bestimmten Werten weniger als 20 Mikrometer, 6 Mikrometer und 2 Mikrometer ausgewählt. Der Abstand zwischen der Sourcezone 113 und der Speicherzone 111 ist umso besser je kürzer er ist, um die Trägerdurchgangszeit bei den Schreib- und Lesoperationen zu verkürzen. Typische Werte für diesen Source-Speicher-Abstand erstrecken sich oberhalb 1 bis 15 Mikrometer. Die Speicherkapazität wird - vgl. Fig. 7 - mit der Sperrschichtkapazität zwischen Speicherzone 111 und Substrat 115 gebildet.

Beim Schreiben von Daten wird eine vorbestimmte positive Spannung an die Bit-Leitung 123 angelegt. Sodann wird die Höhe der Potentialbarriere, die durch die sich von der Gate 114 aus erstreckende Verarmungslage aufgebaut ist, herabgezogen, um Elektronen in der Speicherzone in die Sourcezone 113 fließen zu lassen. Wenn die Elektronen aus der Speicherzone 111 herausfließen, wird die Speicherzone positiv aufgeladen. Somit wird das Potential der Speicherzone 113 positiv hoch. Der Elektronenfluß hört dann auf, wenn die Schreibspannung und das Speicherzellenpotential einander ausgleichen. Wenn die Schreibspannung abgeschaltet wird, so gewinnt der Kanal 112 eine ausreichende Potentialbarriere zurück, und die Speicherzone 113 wird geladen gehalten.

Das Adressieren der Schreiboperation kann in der folgenden Weise erreicht werden. Wenn die Kanalbreite hinreichend schmal ist und die Störstellenkonzentration in der Kanalzone 112 hinreichend niedrig liegt, so wird eine Potentialbarriere von hinreichend großer Höhe in dem Kanal erzeugt. Die Schreiboperation kann nicht einfach durch Anlegen einer positiven Spannung an die Bit-Leitung 123 erreicht werden, da die Barrierenhöhe nicht hinreichend verringert legen einer positiven Spannung an die Bit-Leitung 123 eine mehr in Vorwärtsrichtung gerichtete (höher positive) Spannung an die Wortleitung 124 angelegt (und somit an die Gatezone 114), um die Potentialbarriere abzusenken und das Schreiben zu erreichen. In einem solchen Falle werden jedoch keine Daten in denjenigen Speicherzellen

S09835/0689

gespeichert, an deren Gatezonen 114 (Wortxeitung) 124 die Vprwärtsspannumj nicht angelegt ist. /öU/ I 0 I

Hierbei wird die an die Wortleitung angelegte Spannung 124 mit einem solchen Wert ausgewählt, daß die hinreichende Absenkung der Barrierenhöhe, aber nicht irgendeine merkliche Injektion von Minoritätsträgern bewirkt wird. Wenn andererseits der Kanalteil 112 eine solche Breite und eine Störstellenkonzentration besitzt, daß ein hinreichender Elektronenfluß einfach durch Anlegen einer positiven Spannung an die Bit-Leitung 123 erreicht wird, so kann in diesem Fall eine umgekehrte Vorspannung (Spannung in Sperrrichtung) an die Gate-Zone 114 über die Wortleitung 124 für diejenigen Speicherzellen angelegt werden, in welche Daten eingeschrieben werden sollen. Man erkennt, daß bei der Schreiboperation die SIT-Struktur invers betrieben wird, da die Zone 113 in dieser Beschreibung "Sourcezone" genannt ist.

Der Lesebetrieb wird wie folgt erreicht. Im Falle einer hohen Barrierenhöhe (erstgenannter Fall) wird eine vorbestimmte negative Spannung an die Bit-Leitung 123 (und somit an die Zone 113) angelegt, und eine Vorwärts- (positiv in diesem Ausführungsbeispiel) -Spannung wird an die Wortleitung 124 (und somit ah die Gate-Zone 114) angelegt. Sodann ist Elektronen der Fluß von der Sourcezone 113 zur positiv geladenen Speicherzone 111 gestattet. Das Vorhandensein oder NichtVorhandensein von Strom wird bei diesem Leseprozeß zum Abfühlen des Speicherinhälts festgestellt. Im Falle einer niedrigeren Barrierenhöhe (letztgenannter Fall) wird das Lesen durch das Anlegen einer vorbestimmten negativen Spannung an die Bit-Leitung erreicht. Eine umgekehrte (in diesem Ausführungsbeispiel negative) Vorspannung (Vorspannung in Sperrrichtung) wird durch die Wortleitung 124 an die Gates der Speicherzellen angelegt, die nicht gelesen werden sollen.

Bei der Struktur gemäß den Fig. 8A bis 8C kann sich dann, wenn das Potential der Speicherzone 111 hoch wird, die Verarmungslage graduell oder allmählich in das Substrat 115 hinein erstrecken, und die Kapazität kann abnehmen. Wenn eine derartige Kapazitätsänderung sehr unerwünscht ist, so kann eine einen hohen Widerstandswert aufweisende Zone 119 zwischen der Speicherzone und dem

809835/0689

Substrat angeordnet werden, wie dies in Fig. 9 gezeigt ist. Die Leitfähigkeitstype einer solchen eine hohe Leitfähigkeit aufweisenden Zone 119 kann entweder von der ρ - oder der η Type sein. Bei der Struktur gemäß Fig. 9 sollte jedoch die Kapazität der pn-Grenzschicht zwischen der Speicherzone 111 und dem Substrat 115 unvermeidbar abnehmen.

In Fig. 9 sind trennende N-Type-Zonen 132 auch zwischen Gate-Zonen. 114 benachbarter Speicherzellen vorgesehen. Solche Trennzonen verhindern den möglichen Punch-Through-Strom zwischen Gate-Zonen 114 von benachbarten Speicherzellen und können bei jedem der in dieser Beschreibung beschriebenen Ausführungsbeispiele angewandt werden.

Fig. 10 zeigt eine herausgeschnittene oder Ausnehmungs-Gate-Struktur, bei der ein Gate in einem herausgeschnittenen oder Ausnehmungsteil einer Halbleiterzone 112 derart ausgebildet ist, daß sich die Verarmungslage sehr tief in den Kanal auf im wesentlichen den Mittelteil der Kanallänge hinein erstreckt, die sich von der Source 113 zur Drain (Speicherzone) 111 erstreckt. In dieser Figur sind die Ausnehmungsteile in der n"~-Type-Zone 112 ausgebildet, und die Gate-Zonen 114 sind in den Bodenteilen dieser Ausnehmungsteile ausgebildet, wohingegen die Sourcezonen 113 in dem Oberteil der vorstehenden n~-Type-Zone 112 ausgebildet sind. Die n~-Type-Zone 112 ist an der Oberseite einer p-Type-Zone 115 ausgebildet, und die Speicherzonen 111 sind in der n~-Type-Zone 112 und auf der p-Type-Zone 115 ausgebildet. Die freiliegenden Seitenwandteile der herausragenden Teile der Kanalzone, die in Fig. 10 zu sehen sind, sind mit einer Oxidlage 116 zur Passivierung der Oberflächen überzogen. Die herausgeschnittenen oder Ausnehmungsteile 118 sind mit einem Isoliermaterial, wie beispielsweise Polyimid oder einen hohen Widerstandswert aufweisendem polykristallinem Silizium gefüllt. Im Kanalteil der η Type-Halbleiterzone 112 ist eine Potentialbarriere gebildet durch die Verarmungslagen, welche sich von den Gatezonen 114 aus erstrecken. Eine Source-Elektrode 123 ist auf der Source-Zone 113 ausgebildet und erstreckt sich senkrecht zur Zeichenebene zur Bildung von Spalteneleketroden (die Elektroden sind in einer Zeilen- und Spaltenmatrix angeordnet). Die Gate-Elektroden sind

809835/0889

nicht gezeigt. Die Speicherzone 111 kann auch in der p-Type-Zone 115 und benachbart zur Kanalzone 112 ausgebildet sein. In einem solchen Fall sollte der Abstand zwischen der ρ -Type-Gate-Zone 114 und der p-Type-Zone 115 klein genug ausgebildet sein, um die entsprechenden Speicherzellen (Transistoren) zu trennen, und zwar durch die Verarmungslagen, die sich von diesen p-Type-Zonen 114 und 115 aus erstrecken. Eine kleine positive Spannung kann an die p-Type-Zone 115 im Speicherzustand angelegt werden. Wenn jedoch ein gewisses Ausmaß an Verringerung der Integrationsdichte zulässig ist/ so kann der Zelle-zu-Zelle-Abstand vergrößert werden, um den Widerstandswert der η -Type-Zone zu vergrößern, die zwischen benachbarten Speicherzellen 111 liegt.

Fig. 11 zeigt schematisch den Querschnitt eines weiteren Ausführungsbeispiels der Ausnehmungs-Gate-Struktur, bei welchem die P -Type-Gate-Zone 114 nur in einem Teil der Seitenwand oder im Eckenteil des Bodens der Ausnehmung ausgebildet ist. Dieser Querschnitt der Fig. 11 ist längs der Spaltenelektrode 123 gelegt. Eine Gate (Zeilen)-Elektrode 124 ist auf der Gate-Zone 114 ausgebildet, welche die Kanalzone 112 umgibt. Die Gate-Elektrode 124 erstreckt sich senkrecht zur Zeichenebene. Die Bodenoberfläche der Ausnehmung (n~-Typen-Zone 112) ist mit einer Oxidlage oder mit einer geeigneten Isolierlage überzogen. Andere Teile sind ähnlich wie beim vorhergehenden Ausführungsbeispiel ausgebildet. Man erkennt, daß die Zeilen(Gate)-Elektrode zur Oberfläche der die Ausnehmung füllenden Isolatorzone 118 herausgeführt sein kann. Dieses Ausführungsbeispiel bringt eine weitere Verminderung der Gate-Kapazität (Gate-Source und Gate-Drain(Speicherzellen)-Kapazitäten). Daher werden weitere Verbesserungen der Betriebsgeschwxndigkext und hinsichtlich der Verminderung der Verlustleistung möglich. Die Auswahl der Abmessungen und der Störstellenkonzentrationen der entsprechenden Zonen ist fast gleich wie beim Ausführungsbeispiel der Fig. 8A bis 8C. Gemäß dem vorliegenden Ausführungsbeispiel ist der Gate-zu-Gate-Durchstoß (Punch-Through) zwischen benachbarten Speicherzellen fast völlig eliminiert.

Fig. 12 zeigt ein weiteres Ausführungsbeis.piel der Ausnehmungs-Gate-Struktur, bei welcher der Ausführungsteil das Substrat berührt. Die n⁺-Type-Speicherzone 111 ist in dem ρ -Type-Substrat

809835/0689

115 ausgebildet, und die η -Type-Kanalzone 112 ist auf der η Type-Speicherzone 111 ausgebildet. Die Oberfläche des p⁺-Type-Substrats 115 einschließlich der η -Type-Zone 111 ist mit einer dicken Isolierlage 116 mit Ausnahme derjenigen Teile bedeckt, die kontinuierlich mit der η -Type-Kanalzone 112 sind. Gemäß diesem Ausführungsbeispiel wird das Fließen von fast keinem Durchbruchsstrom zwischen benachbarten Gates und zwischen dem Gate und dem Substrat gestattet. Da ferner die in der Speicherzone 111 gespeicherte Ladung kaum ein Leck haben kann, können die gewünschten Spannungen an die entsprechenden Elektroden angelegt werden. Insbesondere können die angelegten Spannungen und Ladungsspannungen bis zu solchen Pegeln angelegt werden, welche nicht den Pegel überschreiten, oberhalb von welchem der Durchbruch zwischen den entsprechenden Zonen auftritt. Dies kann zu einem weiteren dynamischen Bereich führen, der für Analogspeicher geeignet sein kann. Die Source-Gate- und die Gate-Drain-Kapazitäten werden ferner reduziert, um die Geschwindigkeit der Schreib- und Lese-Operationen zu erhöhen. In jeder Speicherzelle umgibt die Gate-Zone die Kanalzone. Der Querschnitt der Kanalzone kann irgendeine Form aufweisen und beispielsweise kreisförmig, oval, quadratisch und rechteckig sein. Im übrigen, soweit nicht beschrieben, gleicht dieses Ausführungsbeispiel dem vorhergehenden Ausführungsbeispiel.

Die Datenspeicherung kann sowohl in analoger als auch digitaler Weise erfolgen. Wenn die an die Bit-Leitung angelegte Schreibspannung festliegt, so wird eine konstante Ladung in jeder Speicherzelle gespeichert, und die Speicherzelle arbeitet als ein Digitalspeicher. Wenn die Schreibspannung auf der Bit-Leitung verändert wird, so wird die in der Speicherzone gespeicherte Ladung ebenfalls verändert. Die in der Speicherzone gespeicherte Ladung wird natürlich groß, wenn die Schreibspannung erhöht wird. Das Speicherzellenpotential im Speicherzustand wird also auch hoch. Wenn die Schreibspannung vermindert wird, so nimmt die gespeicherte Ladung und das Speicherzonenpotential ebenfalls ab. Wenn Daten durch Anlegen einer konstanten Spannung an die Bit-Leitung ausgelesen werden, so fließt ein Strom proportional zur gespeicherten Ladung (Speicherspannung). Somit kann das Analoglesen erfolgen. Die oben beschriebenen Halbleiterspeicher können als Analogspeicher

809835/0689

₃₀ 280778?

und auch als Digitalspeicher verwendet werden. Beispielsweise wird im Falle eines Bildspeichers die Helligkeit an jedem Punkt in 16 Grade klassifiziert und memorisiert, d.h. gespeichert. In einem Digitalsystem wird im allgemeinen jedes Signal in einem AD-Umsetzer in ein 4 Bit-Signal digitalisiert und in 4 1-Bit-Speichern gespeichert. Somit sind zur Speicherung eines Punktes 4 Speicherzellen erforderlich. Wenn der Signalpegel 256 Gradierungen haben kann, d.h. 8 Bits, so sind dann 8 Speicherzellen pro Punkt erforderlich, und ferner wird die Struktur des AD-Umsetzers komplizierter und anfälliger. Wenn jedoch die Speicherzellen der vorhergehenden Ausführungsbeispiele für den Bildspeicher verwendet werden, so kann ein Punkt in einer Speicherzelle gespeichert werden. Selbst wenn sich die Helligkeit jedes Punktes mit der Zeit verändert, so kann die Speicherung mit nur einer Tast-(Sampling)- und Halte-Schaltung erfolgen, ohne einen AD-ümsetzer erforderlich zu machen. Auf diese Weise sind die Speichervorrichtungen der vorangegangenen Ausführungsbeispiele recht geeignet für die Analogspeicherung von Bild, Ton u.dgl. Ferner wird der Trägertransport in der Masse (Bulk) und auch in einem elektrischen Feld erreicht, die Schreib- und Lesegeschwindigkeit wird sehr hoch, und zwar deshalb, weil die Innenseitenmobilität hoch ist und weil das elektrische Feld angelegt ist. Da die Zellenstruktur senkrecht zur Halbleiteroberfläche verläuft, kann die Oberflächenbesetzungsfläche einer Speicherzelle reduziert werden. Es ist sehr leicht, jede Zelle in einem Quadrat von 10 Mikrometer Größe unterzubringen, und somit kann leicht eine Kapazität von 1 Mbit/cm erreicht werden. Auf diese Weise ergibt sich ein Analogspeicher mit hoher Geschwindigkeit und großer Kapazität.

Bei den vorangegangenen Ausführungsbeispielen ist die Speicherzone in der Masse des Halbleiterkörpers, d.h. unterhalb der Oberflächenzone, ausgebildet. Es können jedoch ähnliche Effekte auch durch Umkehr der Positionen der Sourcezone und der Speicher(Drain)-Zone erreicht werden, wie man ohne weiteres aus der Tatsache erkennt, daß die Funktionen von Source und Drain bei den Schreib- und Leseoperationen umgekehrt werden. Es seien nunmehr Ausführungsbeispiele beschrieben, bei denen die Speicherzone im Oberflächenteil

809835/0689

positioniert ist.

Fig. 13 zeigt einen schematischen Querschnitt eines dynamischen Halbleiterspeichers gemäß einem Ausführungsbeispiel der Erfindung. Die η -Type-Speicherzone 211 ist an der Oberseite der Kanalzone 212 ausgebildet und die Metall- oder leitende Lage 221 ist über der Speicherzone ausgebildet, wohingegen die Isolierlage 216 zwischen der Metallage 221 und der Speicherzone 211 ausgebildet ist, wodurch eine Metallisolator-Halbleiter(MIS)-Struktur gebildet wird. Die n⁺-Type-Sourcezone 213 ist in das p-Type-Substrat 215 eingebettet und bildet eine sogenannte Spalte der Speicherzellenmatrix, während die Metallage 221 eine sogenannte Zeile der Matrix bildet. Die Seitenoberfläche der Speicherzone 211 und ein Teil der n~-Type-Zone 212 wird durch die p⁺-Type-Gatezone 214 definiert. Die einen hohen Widerstandswert aufweisende η -Type-Zone 212 (diese Zone kann auf der Intrinsic-Halbleiterzone sein) wird gebildet zwischen der Speicherzone 211 und der Sourcezone 213. Der Teil der η -Type-Zone 212, der effektiv von der Gate-Zone 214 (gezeigt durch die gestrichelte Linie) umgeben ist, bildet einen effektiven Stromkanal mit einer Potentialbarriere zur Steuerung des Stromflusses zwischen der Speicherzone 211 und der Sourcezone 213. Diese Potentialbarriere kann auch ohne Verwendung einer Hochwiderstandszone gebildet werden, wenn die Breite der Kanalzone zwischen der Speicherzone 211 und der Sourcezone 213 verschmälert wird, und wenn die Bodenoberflächenzone der ρ -Type-Gate-Zone vergrößert wird. Die Höhe der Potentialbarriere in der Mitte des Kanals ist nämlich definiert durch die Störstellenkonzentration und die Abmessungen (insbesondere die Breite) der Kanalzone. In der Tat kann der hohe Widerstandswert des eingeengten und auch lang sein könnenden Stromkanals zur Bewahrung der gespeicherten Ladung dienen.

Wenn Daten in die Speicherzelle eingeschrieben werden sollen, so kann das Potential der Speicherzelle 211 durch das Potential der Metallage 221 abgesenkt werden, und das Potential der Gate-Zone 214 wird derart angeordnet, daß es die Höhe der Potentialbarriere der Kanalzone zwischen der Sourcezone und der Speicherzone steuert.

809835/0689

Auf diese Weise kann die Tiefe und die Breite und auch die Höhe der Potentialbarriere gesteuert werden, und somit können Elektronen in der Sourcezone 213 durch die Kanalzone 212 in die Speicherzone 211 fließen, um die Speicherzone negativ aufzuladen. Unter den Zellen der gleichen Spalte (der gleichen Wortleitung) können diejenigen Zellen während der Schreiboperation vorhanden sein, wo Elektronen nicht gespeichert werden sollen, d.h. Zellen, in die Daten nicht eingeschrieben werden sollen. Um zu verhindern, daß Daten in solche Zellen eingeschrieben werden, ist es erforderlich, daß keine Schreibspannung an diejenige Gate-Zone 213 angelegt wird, die solchen Zellen entspricht, so daß irgendein Strom nicht zwischen Source-Zone 213 und Speicherzone 211 fließen kann. Daher erfolgt die Schreiboperation selektiv bei den Speicherzellen. Wie zuvor beschrieben kann die Speicherzone Ladungsträger verlieren (das bedeutet Verarmung) anstelle Ladungsträger zu speichern (das bedeutet Ansammlung oder Akkumulation). In der Tat sollte die Polarität der Spannung auf der Bit-Leitung umgekehrt werden. Während des Zustande der Datenspeicherung können die Potentiale sämtlicher Elektrodenzonen, d.h. das Potential der Source-Zone 213, dasjenige der Gate-Zone 14 und das der Metallzone 221 auf Erdpotential oder ein "Abtrenn"-Potential gesetzt werden. Die in der Speicherzone 211 in diesem Haltezustand gespeicherten Elektronen können nicht aus der Speicherzone. 211 herausfließen. Wenn die Daten aus der Speicherzelle ausgelesen werden sollen, so wird die Gate-Spannung an die Gate-Zone 214 angelegt, um so die Kanalzone 212 zu steuern. D.h., die Höhe der Potentialbarriere in der Kanalzone 212 wird durch die Steuerung der an die Gate-Zone 214 angelegten Spannung abgesenkt. Wenn es in einem Fall notwendig sein sollte, so kann das Potential der Source-Zone 213 und somit der Teil der hohen Widerstandszone in der Nachbarschaft der Source-Zone 213 verkleinert werden. In der oben erwähnten Weise können die in der Speicherzone 211 gespeicherten Elektronen aus der Speicherzone 211 durch die Kanalzone 212 in die Source-Zone 213 herausfließen, wodurch die Daten aus der Speicherzelle ausgelesen werden können.

Beim obigen Ausführungsbeispiel ist die Speicherzone 211 in direktem Kontakt mit der Gate-Zone 214 angeordnet, um die Kapazität

809835/0689

der Speicherzelle zu erhöhen. Es besteht jedoch eine gewisse Möglichkeit der Trägerrekombination an der pn-Grenzschicht zwischen der Speicherzone und der Gate-Zone beim Speichern von Elektronen in der Speicherzone. Es besteht jedoch nahezu kein Problem, wenn die gespeicherten Elektronen herausgeholt oder extrahiert werden, oder aber wenn die Löcher angesammelt werden.

Man erkennt, daß dann, wenn die Kapazität der Bit-Leitung (oder Ziffernleitung) und der Ausschlag der Speicherspannung gegeben sind, auch die in jeder Speicherzone zu speichernde Ladung und die erforderliche Kapazität der Speicherzelle bestimmt sind. Zur Erhöhung der Packungsdichte sollte diejenige Fläche reduziert werden, die von einer Speicherzelle mit der erforderlichen Kapazität eingenommen wird. Zu diesem Zweck hat die Speicherzone eine Oberfläche, die so breit als möglich ist. Somit ist die durch die Gate-Zone gemäß Fig. 13 definierte Speicherzone vorteilhaft für eine Erhöhung der Packungsdichte, obwohl die Möglichkeit der Trägerrekombination als Begleiterscheinung auftritt.

Fig. 14 zeigt einen schematischen Querschnitt eines dynamischen RAM gemäß einem anderen Ausführungsbeispiel der Erfindung. Die Speicherzellen sind gebildet mit einer η -Type-Source-Zone 213, die in ein p-Type-Substrat 215 eingebettet ist, eine η -Type-Lage 212 über dem Substrat 215 liegend, einer p⁺-Type-Gate-Zone 214 in der η -Type-Lage 212, und mit einer η -Type-Speicherzone 211 von hoher Störstellenkonzentration, angeordnet in der Oberfläche der n~-Type-Zone 212. Die n~-Type-Zone 212 bildet die entsprechenden Stromkanäle in den durch die Gate-Zonen 214 definierten Teilen. Eine Potentialbarriere wird in dem Kanal aufgebaut. Es ist darauf hinzuweisen, daß zur Bezeichnung der oben erwähnten Kanalzone der Ausdruck "n -Type-Kanalzone 212" verwendet wird. Eine Metallage 221 ist über der Speicherzone 211 durch Isolationslage 216 zur Bildung einer MIS-Struktur ausgebildet. Diese Metallage entspricht der sogenannten Zeile der Speicherzellenmatrix, wohingegen die η -Type-Source-Zone 213 der sogenannten Spalte der Matrix entspricht. Die Speicherzone 211 ist von der Gate-Zone durch die n~-Type-Zone 212 getrennt, wodurch

8(39835/0689

2>Η 2Β07181

die Trägerrekombination verhindert wird, wenn mit der Speicherung von Elektronen begonnen wird.

Da das Potential der n⁺-Type-Speicherzone 211 niedriger ist als das der n~-Type-Zone 212, können von der Source-Zone (Bit-Leitung) 213 injizierte Elektronen in die Speicherzone 211 fließen. Wenn, wie oben erwähnt, eine positive Spannung an die Metallage 221 (die Wortleitung) angelegt ist, so kann die Spannung der Speicherzone 211 höher in der positiven Polarität als die der Source-Zone 213 (Bit-Leitung) werden, und somit können Elektronen in die Speicherzelle fließen und dort gespeichert werden.

Das Betriebsverhalten der Vorrichtung der Fig. 14 zum Zwecke des Schreibens, Speicherns und Lesens der Speicherzelle ist im wesentlichen das gleiche, wie dies unter Bezugnahme auf Fig. 13 beschrieben wurde. Aus diesem Grunde wird eine weitere Beschreibung hier weggelassen. Die Speicherzelle 211 der Fig. 14 hat jedoch keinen Kontakt mit der Oberfläche der Gate-Zone 214, und dies bedeutet, daß die Rekombination der gespeicherten Elektronen mit den Löchern in den Gate-Zonen 214 außerordentlich vermindert werden kann. Daher ist der Trägerverlust infolge Rekombination auf einen sehr niedrigen Wert heruntergedrückt. Wenn notwendig, kann im Speicherzustand der ρ -Type-Gate-Zone 214 eine kleine negative Spannung gegeben werden, um in effektiver Weise die Speicherung oder den Speicherwert zu halten und somit eine hohe Leistungsfähigkeit der Vorrichtung zu erreichen.

Fig. 15 zeigt einen schematischen Querschnitt eines dynamischen RAM gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Speichervorrichtung weist folgendes auf: ein Isolatorsubstrat 235, eine η -Type-Source 213 und eine p-Type-Isolationszone 215, ausgebildet benachbart zueinander auf dem Substrat 235, eine η Type-Zone 212, ausgebildet darauf, eine η -Type-Speicherzone 211 und eine ρ -Type-Gate-Zone 214. Der Ausdruck "Kanalzone" wird im gleichen Sinn wie bei Fig. 14 verwendet. Das Isolatorsubstrat hat den Vorteil, daß die zwischen Sourcezone und Substrat gebil-

809835/0689

dete Kapazität vermindert werden, und somit wird die Betriebsgeschwindigkeit der Vorrichtung beim Schreiben und Lesen der Speicherzellen erhöht. Das Isolatormaterial für das Substrat 2 35 kann Saphir, Spinel od.dgl. sein.

Fig. 16 zeigt eine Abwandlung eines dynamischen Halbleiter-RAM gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Bestandteilskomponenten der Speichervorrichtung sind fast die gleichen wie bei Fig. 14. Die Betriebsweise des Schreibens, Speicherns und Lesens der Speicherzelle ist ebenfalls im wesentlichen so, wie bei Fig. 14. In Fig. 16 ist jedoch die Speicherzone 211 so ausgebildet, daß sie eine Struktur besitzt, daß die Oberfläche der Speicherzone nicht an der Halbleiteroberfläche erscheint und somit nicht die Isolationslage 216 berührt. Dies hat den Vorteil, daß die Verschlechterung der Betriebseigenschaften der Vorrichtung infolge Rekombination von Elektronen und Löchern in der Nähe der Oberfläche der Speicherzone 211, wenn überhaupt vorhanden, jedenfalls vermindert wird.

Fig. 17 zeigt einen schematischen Querschnitt eines dynamischen erfindungsgemäßen RAM der Type mit Ausnehmungs-Gate. Bei dieser Struktur wird ein ρ -Type-Halbleitersubstrat 215 verwendet. Eine Isolatorzone 218 füllt die Ausnehmungszone zwischen den Speicherzonen 211 und dient zur Vermeidung eines Stromes, wie beispielsweise des Punch-Through- oder Durchstoßstromes u.dgl., eines Stromes, der zwischen den Bit-Leitungen 213 (Sourcezonen 213) fließen kann. Die Gate-Zone 214 ist potentialfrei und bildet eine Potentialbarriere im Stromkanal nur durch das eingebaute Potential. Die Sourcezone 213 ist von einer n~- (oder p~-) Type-Zone 231 umgeben, und somit wird die Kapazität zwischen der Sourcezone 213 und dem Substrat 215 vermindert. Die Reduktion der Bit-Leitungs-Kapazität führt zu einer kleineren Zellenkapazität und somit zu einer erhöhten Packungsdichte.

Fig. 18 zeigt ein weiteres Beispiel einer Halbleiterspeichervorrichtung, die ein Isolatorsubstrat 235 verwendet. Diese Struktur ist fast gleich der Struktur der Fig„ 17 mit der Ausnahme des Isolationssubstrats 2 35.

Wie zuvor unter Bezugnahme auf Fig. 15 beschrieben, hat das Isolatorsubstrat den Vorteil, daß die Kapazität zwischen der Source-Zone 213 und dem Substrat 235 reduziert wird, und daß daher die Betriebsgeschwindigkeit der Speicherzelle erhöht wird. Das Betriebsverhalten der Vorrichtung ist fast das gleiche, wie das bei Fig. 17. Daher kann die weitere Erläuterung weggelassen werden.

Fig. 19A und 19B zeigen schematisch eine erfindungsgemäße dynamische Speicherzellenstruktur. Bei diesem Beispiel weist die Speicherzelle folgendes auf: ein Isolatorsubstrat 235, eine n⁺- Type-Source-Zone 213 (Bit-Leitung), eine n~~- (oder p~-) Type-Zone 231, welche die Source-Zone 213 umgibt, eine isolierende p-Type-Zone 215, eine ρ -Type- potential- oder erdfreie Gate-Zone 214 zur Steuerung des Stromflusses zwischen der n⁺-Type-Speicherzone 211 und der η -Type-Source-Zone 213, eine η -Type-Kanalzone 212, eine Isolatorzone des Ausnehmungsteils 218 die Speicherzonen 211 umgebend, eine Isolationslage 216, eine mit Source-Zone 213 verbundene Elektrodenzone 22 3 und eine Metallage 221, welche das Potential der Speicherzone 211 durch die Isolationslage 216 steuert. Bei diesem Ausführungsbeispiel kann der Widerstandswert und auch die Kapazität in der Nähe der Source-Zone reduziert werden, und somit kann die Betriebsgeschwindigkeit der Vorrichtung erhöht werden. Zur Reduzierung des Widerstandes der Source- oder Bit-Zonen 213 ist eine Elektrode 223 mit der Source-Zone 213 verbunden. Das Isolatorsubstrat 235 wird zur Reduktion der Kapazität zwischen Source-Zone 213 und Isolatorsubstrat 235 verwendet. Fig. 19B ist ein Querschnitt längs Bit-Leitung 213, die in Fig. 19A gezeigt ist. Der Kontakt der Source-Zone 213 mit der Elektrodenzone 223 ist deutlich zu sehen.

Die Fig. 2OA, 2OB und 20C sind schematische Darstellungen eines erfindungsgemäßen Halbleiterspeichers. In einer Speichervorrichtung ist eine Speicherzelle mit einem im gleichen Halbleiterkörper ausgebildeten Sensor (Abtaster) verbunden. Fig. 2OA ist eine Draufsicht, während die Fig.. 20B und 2OC Querschnitte längs der Linien 2OB-2OB¹ und 2OC-2OC' sind. Eine n⁺-Type-Speicherzone (Memory Storage Region) 211 ist auf einem Oberflächenteil eines Halbleiter-

809835/0689

körpers ausgebildet und mit einer Metallage 275 kontaktiert, die sich zu einer ρ -Zone 280 erstreckt, die im gleichen Halbleiterkörper ausgebildet ist, wodurch eine Kapazität erzeugt wird, die ausreicht, um Elektronen darin zu speichern. Ferner umgibt eine Gate-Zone 214 die η -Type-Source-Zone 211 und eine η-Type-Zone 211'. Ein Sensor- oder Fühl-FET weist ρ -Type-Zonen 260 und 261 auf, und zwar ausgebildet an einem Zwischenpunkt der Metallelektrode 275.

In Fig. 20B, gesehen längs Linie 2OB-2OB¹ der Fig. 2OA, erkennt man, daß die Metallzone 275 die η -Type-Speicherzone 211 mit der ρ -Type-Zone 280 verbindet, und Stromkanäle sind zwischen der Source-Zone 213 und der Speicherzone 211 durch die n-Type-Zonen 211' und 212 ausgebildet. In Fig. 20C, gesehen längs Linien 20C-20C in Fig. 20A sieht man, daß das Sensor-Element die ρ -Type-Zonen 260 und 261 aufweist, und daß die Metallage 275 mit der Speicherzone 211 oberhalb der Isolatorlage 216 verbunden ist. Die Potentialänderung der Metallage 275 infolge der Änderung des Speicherzellenzustands kann durch den Sensor beobachtet werden, der aus einem MIS-Feldeffekttransistor oder einem statischen Induktionstransistor od.dgl. aufgebaut sein kann. Die Metallage 275 kann auch mit einem leitenden Halbleiter gebildet sein. Die Metalllage 275 kann auch durch eine MIS-Struktur gebildet sein. Als ein Beispiel ist ein Speicher-Sensor, bestehend aus einem MIS-Feldef fekttransistor, in den Fig. 20A, 20B und 20C gezeigt. Wie zuvor erwähnt, können auch andere Detektoren, wie beispielsweise aus einem SIT bestehende, verwendet werden.

Das optische Datenschreiben kann dadurch erreicht werden, daß man die Struktur derart konstruiert, daß Lichtstrahlen von hinreichender Energie in die Nähe der Barrierenhöhe eingegeben werden.

Fig. 21A und 21B zeigen eine Halbleiterspeichervorrichtung zum optischen Einschreiben von Daten. Die Gesamtstruktur ähnelt der gemäß Fig. 12 mit der Ausnahme, daß Fenster auf den Source-Zonen vorgesehen sind. Es ist nämlich ein Teil der Bit-Leitungselektrode 323 durch ein transparentes Fenster 330 ersetzt, welches aus einem Isoliermaterial, wie beispielsweise Siliziumoxid,

809835/0689

Siliziumnitrit, Aluminiumoxid u.dgl. und einer Kombination daraus gebildet sein kann, oder aber, welches mit einer transparenten Elektrode, wie beispielsweise Indiumoxid oder Zinnoxid ausgebildet sein kann. Ferner ist die n⁺-Type-Sourcezone 313 dünn genug ausgebildet, beispielsweise in der Größenordnung von 0,3 bis 0,5 Mikrometer, um hinreichend viel Lichtstrahlen in den η -Type-Kanal 312 durchzulassen. Die Dicke des Fensters kann auf einem solchen Wert eingestellt sein, daß sie als Antireflexionsbelag für die anregenden Lichtstrahlen dient. Der Abstand zwischen der Gate-Zone 314 und der Speicherzone 311 ist auf einem kleinen Wert derart konstruiert, daß der Zusammenbruch bei einer relativ niedrigen Spannung erfolgt, beispielsweise liegt der Wert in der Größenordnung von 0,1 bis 1 Mikrometer. Die Störstellenkonzentrationen der entsprechenden Zonen können ähnlich wie bei Fig. 12 sein.

Die Arbeitsweise der Speichervorrichtung gemäß den Fig. 21A und 21B wird im folgenden beschrieben. Die Wortleitung 324 ist umgekehrt, d.h. in Sperrichtung (bei diesem Ausführungsbeispiel negativ) vorgespannt, und zwar tief unmittelbar unterhalb des Lawinendurchbruchs. Bei der Schreiboperation wird die Bit-Leitung 323 beispielsweise auf dem Potential 0 gehalten. Wenn Lichtstrahlen mit hinreichender Protonenenergie in eine solche Speicherzelle eingegeben werden, so wird die Erzeugung eines Elektronenlochpaars optisch in der Zone einer hohen Feldintensität zwischen der Gate-Zone 314 und der Speicherzone 311 bewirkt. Die auf diese Weise erzeugten Elektronenlochpaare rufen die Lawine hervor. Von den erzeugten Trägern werden Löcher von der Gate-Zone 314 angezogen und hingezogen, während Elektronen in die Speicherzone 311 gezogen werden. Wenn die Lichtbestrahlung gestoppt wird, so wird auch die Lawine gestoppt, und der Trägertransport wird gestoppt. Die Speicherzone 311 ist negativ durch die Elektronen aufgeladen, die in die n⁺-Type-Speicherzone geflossen sind. Wenn die Speicherladung mit -Q angenommen wird und die Speicherkapazität der Speicherzone, die hauptsächlich durch die Kapazität zwischen der Speicherzone und dem Substrat bestimmt ist, mit C,

809835/0689

- 33- -

so wird das Potential der Speicherzone -Q/C. Zum Lesen der gespeicherten Daten kann die Wortleitungsspannung und somit die Gate-Spannung beispielsweise auf Erdpotential verringert werden. Die im Kanal erzeugte Potentialbarriere nimmt ab oder verschwindet. Dann fließen die in der Speicherzone 311 gespeicherten Elektronen in die Source-Zone 313. Daten können ausgelesen werden durch Abfühlen des Vorhandenseins oder Nichtvorhandenseins eines Stroms- Wenn die Vorrichtungsparameter derart ausgewählt sind, daß die Potentialbarriere im Kanal vollständig bei der Gate-Vorspannung 0 verschwindet, so können in der Speicherzone gespeicherte Träger fast vollkommen hinaus in die Source-Zone fließen. Im Falle, daß eine Potentialbarriere im Kanal selbst bei der Vorspannung 0 verbleibt, kann an die Bit-Leitung eine positive Spannung angelegt werden. Diejenigen Bit-Leitungen, die mit anderen Speicherzellen als denjenigen,die ausgelesen werden sollen, verbunden sind, können eine negative Spannung angelegt erhalten, wenn die Wortleitungsspannung vermindert wird.

Die erfindungsgemäße Halbleiterspeichervorrichtung kann aufeinanderfolgend durch einen Lichtstrahl eingeschrieben werden, der einen Durchmesser von annähernd entsprechend einer Speicherzelle aufweist. Da ferner die Größe der in der Speicherzone gespeicherten Ladung sich mit der Intensität des einfallenden Lichtes ändert, kann das Lichtmuster in· einer Ebene direkt auf einmal aufgezeichnet werden. D.h_r ein Bildspeicher kann in einem Zeitpunkt vorgesehen werden. Die räumliche Genauigkeit und Auflösung des gespeicherten Bildes ist durch die Abmessungen jeder Speicherzelle und durch den Abstand zwischen benachbarten Speicherzellen bestimmt. Speicherzellen mit einem Durchmesser von 2 bis 3 Mikrometer und einem (Mitte-zu-Mitte-) Abstand von 5 bis 10 Mikrometer, können hergestellt werden» In der obigen Beschreibung wird die Lawine durch Saat-Elektronen-Lochpaare, angeregt durch das einfallende Licht, hervorgerufen. Wenn das einfallende Licht hinreichend intensiv ist und hinreichend viele Elektronenlochpaare durch optische Anregung erzeugt werden, so besteht jedoch keine Notwendigkeit, eine Lawine hervorzurufen,· und zur Feststellung ausreichende Träger können in die Speicherzone gedriftet oder getrieben werden. Die Wortleitungsspannung kann nämlich unter die

Spannung, welche die Lawine hervorrufen würde, abgesenkt werden.

Es sei bemerkt, daß zahlreiche der bereits beschriebenen oder der noch zu beschreibenden Ausführungsbeispiele derart abgewandelt werden können, daß sie Lichtstrahlen benutzen können, um in den Speicher einzuschreiben, und zwar geschieht dies durch das Vorsehen von transparenten Fenstern und durch eine Verminderung der Dicke der stark dotierten Zone, angeordnet in einem Oberflächenteil. Die Source-Zone kann weggelassen werden, und eine transparente Elektrode kann direkt mit der hohen Widerstandszone zur Bildung einer Schottky-Elektrode in Berührung gebracht werden.

Die Fig. 22 und 42 zeigen weitere Strukturen zur Durchführung des optischen Schreibens. In Fig. 22 ist die Speicherzone 311 im Oberflächenteil positioniert, und die Isolatorlage 316 bedeckt die Oberfläche derselben. Die Gate-Zone 314 ist mit der Wortleitung 324 verbunden. Die Source-Zone 313 ist in das ρ -Type-Substrat eingebettet und dient als eine Bit-Leitung. Die Gate(Metall) Elektrode 324 ist nicht notwendigerweise vorgesehen, wenn die Gate-Zone 314 einen niedrigen Widerstandswert besitzt.

Die Elektrode 321 ist eine transparente Elektrode mindestens im Teil auf der Speicherzelle und erhält eine gegebene konstante Spannung (einschließlich Erdpotential).

Fig. 42 zeigt eine Struktur der Bauart mit Ausnehmungs-Gate. Ebenfalls vorgesehen ist eine metallische Source-Elektrode 323 zur Reduzierung des Widerstandswerts der Bit-Leitung 313 und eine einen hohen Widerstandswert aufweisende Zone 331, welche die Bit-Leitung umgibt, um die Kapazität der Bit-Leitung zu reduzieren. Die Source-Elektrode 323 kann weggelassen werden, wenn der Spannungsabfall in der Bit-Leitung nicht irgendein Problem hervorruft.

Der Betrieb dieser Ausführungsbeispiele ergibt sich aus den vorangegangenen Erläuterungen. Beispielsweise wird eine umgekehrte Vorspannung zwischen Gate- und Speicherzonen durch entsprechende Elektroden 324 und 321 angelegt, und ein Lichtstrahl wird durch

80983S/Q689

- 3-r -

ein Fenster und/oder eine transparente Elektrode angelegt. Angeregte Elektroden laufen in die Speicherzone 311 und angeregte Löcher fließen in die Gate-Zone.

Die Fig. 23 und 24 zeigen schematische Querschnitte von nicht flüchtigen Speicherzellen gemäß der Erfindung. In Fig. 23 weist die Speicherzelle folgendes auf: ein n-Type-Substrat 415, eine ρ -Type-Source-Zone (Bit-Leitung) 413, eine p~-Type-Kanalzone 412, angeordnet zwischen Source-Zone 413 und einer ρ -Type-Speicherzone 411, eine n⁺-Type-Gate-Zone 414, die in Berührung mit der Wortleitung 424 steht, Isolatorzonen 416 und 417 und eine potentialfreie Gate-Zone 440, umgeben von Isolatorzonen 416 und 417. Da die Betriebsgrundsätze dieser Vorrichtungen gemäß Fig. und 24 im wesentlichen die gleichen sind, sei im folgenden nur auf Fig. 23 Bezug genommen. Die Bit-Leitung 413 ist im Substrat 415 eingebettet, und die potentialfreie (floating) Gate-Zone 4 40 besteht aus einem Metall, wie beispielsweise Al und Mo oder dgl., oder, aus einem Material, wie beispielsweise polykristallinem Silizium mit einem niedrigen Widerstandswert. Die Dicke der Isolatorlage 416 zwischen der unteren Oberfläche des potentialfreien Gate 440 und der ρ -Type-Speicherzone 411 wird vorzugsweise zwischen 1000 Angström und ungefähr 2000 Angström ausgewählt. Die Dicke der Isolatorlage ist jedoch nicht definitiv auf die oben erwähnte Zone beschränkt. Die p~-Type-Zone 412 zwischen den η -Type-Gate-Zonen 414 ist fast vollständig mit der Verarmungslage besetzt, erzeugt durch das eingebaute Potential der η p~-Grenzschicht, angeordnet zwischen p~-Type-Zone 412 und n⁺-Type-Zone 414, auf welche Weise eine Potentialbarriere gegenüber dem Stromfluß zwischen der Source-Zone 413 und der Speicherzone 411 vorgesehen wird. Da eine hohe Spannung zwischen Ziffernleitung 413 und Gate-Zone 414, die mit Wortleitung 424 verbunden ist, angelegt ist, erkennt man, daß zur Speicherung von Elektronen in der potentialfreien Gate-Zone 440 der Zustand unmittelbar bevor einer Lawine erzeugt wird. Sodann werden durch die auf diese Weise erzeugte Lawine Elektronenlochpaare in die ρ -Type-Zone induziert. Von den erzeugten Elektronen gewinnen einige Elektronen ein höheres Potential als eine bestimmte Schwelle, und zwar genug, um durch die Isola-

80983S/0689

torzone 416 hinauf zur potentialfreien Zone 440 vorzudringen. Infolge der hohen Spannung zwischen der p⁺-Type-Source-Zone und der Wortleitung 424, an die eine hohe positive Spannung angelegt ist, werden Elektronen in effektiver Weise in die potentialfreie Gate-Zone 440 injiziert. Wenn das elektromagnetische Feld zwischen dem potentialfreien Gate und dem Halbleiterkörper so hoch als möglich gemacht wird, so werden die durch die Lawine erzeugten Träger (in diesem Fall Elektronen) in effektiver Weise in die potentialfreie Gate-Zone 440 injiziert. Wenn daraufhin die an die Source-Zone 413 und die Gate-Zone 414 angelegte Spannung entfernt wird, so werden die Elektronen in der potentialfreien Gate-Zone 440 gespeichert und eingeschlossen, da die potentialfreie Gate-Zone 440 von den Isolatorlagen 16 und 17 umgeben ist, die aus einem einen hohen Widerstandswert aufweisenden Oxid od.dgl. bestehen. Das Oberflächenpotential der p⁺-Zone steigt somit in der negativen Polarität entsprechend den gespeicherten Elektronen im potentialfreien Gate an, und somit werden Löcher in der Nachbarschaft der Oberfläche der p⁺-Zone 411 angesammelt. Selbst wenn die angelegte Spannung entfernt wird, bleibt der oben erwähnte Zustand,ohne irgendeine Störung im Speicher (Gate-Zone) 440 hervorzurufen. Auf diese Weise kann gemäß obigen Ausführungsbeispielen eine nicht flüchtige Speicherzelle vorgesehen werden. Wenn es erforderlich ist, die in einer Speicherzelle enthaltenden Daten zu lesen, so wird eine Rückwärts-Spannung, in diesem Falle eine negative Spannung, an die η -Type-Gate-Zone 414 angelegt, worauf die Potentialbarriere gegenüber Löchern vermindert wird, und darüber hinaus kann eine negative Spannung von geeigneter Größe an die Bit-Leitung 413 angelegt werden, um das Potential dieser Bit-Leitung weiter (in diesem Falle) abzusenken. Wenn die in dem potentialfreien Gate 440 gespeicherten Daten gelöscht werden sollen, oder wenn die im potentialfreien Gate 440 befindlichen gespeicherten Elektronen verschwinden sollen, so können Ultraviolettstrahlen auf das potentialfreie Gate aufgestrahlt werden, oder eine hohe Spannung kann an die Wortleitung 424 angelegt werden.

Fig. 24 zeigt weitere nicht flüchtige Halbleiterspeicherzellen.

809835/13689

260718]

Bei diesem Gebilde sind Isolatorzonen 418 und 416 zwischen Speicherzellen ausgebildet, und eine η -Type (oder ρ -Type) -Zone 431 ist um den Boden und die Seitenoberfläche der ρ -Type-Source-Zone 413 herum ausgebildet. Daher wird der Punch-Through-Strom zwischen benachbarten Gate-Zonen fast vollständig bei dieser Struktur verglichen mit der der Fig. 2 3 verhindert. Da dieses Beispiel mit der Struktur der Fig. 2 3 verglichen wird, so erkennt man, daß im vorliegenden Fall eine höhere Spannung zwischen den Gate-Zonen 414 angelegt werden kann, und daß man eine höhere Effizienz für das Einschreiben in eine Speicherzelle erhält. Die Ziffernleitungs(Source)-Zone 413 besitzt einen in die Kanalzone 412 ragenden Vorsprung. Dieser Vorsprung sieht eine höhere Effizienz bei der Injektion von Elektronen in das potentialfreie Gate vor und bedeutet auch eine Verbesserung hinsichtlich höherer Betriebsgeschwindigkeit beim Lesen und Schreiben einer Speicherzelle. Man erkennt, daß dieser Vorsprung in der ρ -Zone 413 nicht notwendigerweise in der Vorrichtung vorgesehen ist, sondern vorzugsweise vorgesehen sein kann, um eine höhere Leistungsfähigkeit der Vorrichtung zu erreichen. Infolge des Vorsehens der Speicherzellenzone 411 in den Fig. 23 und 24 wird die Speichereffizienz der Träger erhöht, und das Zeitintervall zum Auffrischen der Speicherzellen kann auch vergrößert werden.

Wie bereits oben beschrieben, kann die Speicherzone Ladungsträger zum Zwecke der Datenspeicherung ansammeln oder an Ladungsträgern verarmen. Wenn die Ladungsträger aus der Speicherzone verarmt werden sollen, so sollte die Speicherzone praktisch mit einer stark dotierten Zone ausgebildet sein, da eine an Trägern knappe Zone keine Träger liefern kann. Wenn die Speicherzone verarmt ist, wird eine Umkehrvorspannung (Vorspannung in Sperrichtung) zwischen Gate- und Speicherzonen aufgebaut. Wenn jedoch die Speicherzone Ladungsträger ansammelt, so würden diese eine Vorwärtsspannung für die pn-Grenzschicht oder Sperrschicht zwischen der Gate-Zone und der Speicherzelle (oder dem Kanal) aufbauen. Daher sollte die Gate-Zone umgekehrt vorgespannt sein. Hier kann jedoch die Speicherzone nicht eine stark dotierte Zone "sein, wenn das Band durch eine externe Kraft in der Speicherzone gebogen wird. Ausführungsbeispiele von Speicherzellen ohne stark dotierte Speicherzone werden im folgenden beschrieben.

Fig. 25Α und 25 B zeigen eine schematische Draufsicht bzw. einen Querschnitt eines Beispiels von dynamischen RAM-Zellen gemäß der Erfindung. Die Speicherzellen sind gebildet mit einem p-Type-Substrat 515, einer η -Source-Zone (der Bit-Leitung) 513, einer η -Type-Zone 512, die eine Kanalzone 512 zwischen Source-Zone und n-Type-Speicherzone 511 vorsieht, eine p-Type-Gate-Zone 514, angeordnet benachbart zur Speicherzone 511, eine Isolatorlage 516, ausgebildet über der Oberfläche und eine Metallage (der Wortleitung). 521 oberhalb der Isolatorlage 516. Diese Struktur hat die Vorteile, daß Träger mit der Mobilität oder Beweglichkeit in der Halbleitermasse verschoben oder gedriftet werden können, und daß sie durch den Effekt des eingebauten Potentials des Halbleiters gesteuert werden, und daß ferner die von einer Zelle eingenommene Oberfläche praktisch sehr klein wird, so daß eine hochintegrierte Halbleitervorrichtung möglich ist.

Fig. 25A zeigt, daß an der Kreuzungszone der Bit-Leitungszone 513 und der Wortleitungszone 521 durch Kreise die Speicherzonen 511 der Vorrichtung angedeutet sind. In Fig. 25B ist die η -Type-Kanalzone fast vollständig verarmt, und zwar durch das Diffusionspotential der ρ η -Grenzschicht zwischen Gate-Zone 514 und Kanalzone 512. Die Bit-Leitung 513 ist im Substrat 515 eingebettet. Das Betriebsverhalten der Vorrichtungen sei - im folgenden beschrieben. Wenn es erforderlich ist, Daten in den Speicher einzuspeichern oder einzuschreiben, so wird eine Spannung zum Schreiben von Daten, beispielsweise ungefähr 10 Volt, an Wortleitung 521 angelegt. Daraufhin werden Elektronen von Bit-Leitung 513 injiziert und in der Nachbarschaft der Oberflächenzone (der Speicherzone) 511 gespeichert. Während des Zustandes der Datenspeicherung wird das Potential der Wortleitung 521 auf ungefähr 1/2 der Spannung der Schreibdaten reduziert, so daß die gespeicherten Elektronen nicht aus der Speicherzone 511 herausfließen. Unter den Speicherzellen gibt es einige Speicherzellen, wo Daten nicht gespeichert werden sollen. Für solche Zellen wird die an die Bit-Leitung 513 angelegte Spannung auf fast dem gleichen Potential gehalten, wie das an die Wortleitung 521 angelegte, und auf diese Weise werden die Elektronen nicht injiziert und auch'nicht in diesen Zellen gespeichert. Das Auslesen von Daten aus den Speicherzellen kann

809835/0689

nur erreicht werden durch Verminderung des Potentials^fcd leitung 521 auf Erdpotential. Daraufhin fließen die gespeicherten Elektronen aus der Speicherzone 511 heraus, und ferner können infolge des eingebauten Potentials der ρ η -Grenzschicht od. dgl. die Elektronen durch Drift und auch durch Diffusion fließen, und es ergibt sich somit ein Lesevorgang mit hinreichend hoher Geschwindigkeit. Nach dem Einschreiben von Daten in die Speicherzellen fließen die Elektronen aus der Bit-Leitung 513 durch die Potentialbarriere 512 in die Speicherzone 511. Zwischen der Potentialbarriere und der Speicherzone ist ein hohes elektrisches Feld angelegt und die Elektronen fließen mit einer hohen Geschwindigkeit in die Speicherzone 511. Dies ergibt eine sehr hohe Schreibgeschwindigkeit für die Vorrichtung. Verglichen mit den üblichen Speicherzellen, deren Leistungsfähigkeit hauptsächlich durch den Oberflächentransport oder die Oberflächenleitung bestimmt ist, hat die erfindungsgemäße Struktur die genannten vorteilhaften Eigenschaften, daß nämlich die Träger durch eine Halbleitermasse zum Zwecke der Ausnutzung der Massenmobilität transportiert werden, wodurch die Betriebsgeschwindigkeit beim Schreiben und Lesen erhöht wird, und wobei ferner die Packungsdichte vergrößert werden kann. Hinsichtlich der Störstellenkonzentrationen der p⁺-Gate-Zone 514, der n~-Type-Kanalzone 512, usw. und auch hinsichtlich des Abstandes zwischen den Bit-Zonen sei bemerkt, daß diese in entsprechender Weise derart ausgewählt werden, daß die Zone zwischen den Bit-Zonen vollständig verarmt und somit kein Strom dazwischen fließen kann.

Fig. 26 ist eine schematische Darstellung dynamischer Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung-Die Vorrichtung wird in einer Struktur ausgebildet, die fastderjenigen der Fig. 25B gleicht, allerdings mit Ausnahme des Isolatorsubstrats 535 und der flachen Oberflächenausrichtung der Bit-Zone 513 bezüglich der isolierenden p-Type-Zone 515. Das Isolatorsubstrat reduziert die Kapazität zwischen der n⁺-Type-Bit-Zone 513 und Substrat 5 35, und darüber hinaus trennt die p-Type-Zone 515 die Bit-Zonen in effizienter Weise, wodurch der Hochge-

ORlGINAL INSPECTED

8Ö983S/0689

schwindigkeitsbetrieb der Vorrichtung erhöht wird. Das Substrat 535 kann aus Isolatormaterialien wie Saphir, Spinell und dgl. gebildet werden. Die Arbeitsprinzipien dieser Vorrichtung sind fast die gleichen wie der Vorrichtung gemäß Fig. 25B.

Fig. 27 zeigt einen schematischen Querschnitt eines dynamischen Halbleiterspeichers gemäß einem weiteren Ausführungsbeispiel der Erfindung. Diese Vorrichtung ist gebildet mit einem p-Type-Substrat 515, einer η '-Type-Sourcezone 513 und einer n~-Type-Zone 512 auf der Sourcezone 513, und zwar hergestellt durch Epitaxialwachstum. Der Umfang der Kanalzone 512 ist herausgeschnitten oder weist eine Aufnehmung auf, und sodann wird die Gatezone 514 durch das Akzeptorendiffusionsverfahren hergestellt und Isolatormaterial füllt die Ausnehmung. Da die Speicherzelle inmitten der Isolatorzone 516 angeordnet ist, ist der Leckstrom und auch die elektrostatische Kapazität wirkungsvoll vermindert. Die Speicherzone ist auf der Kanalzone 512 ausgebildet, wobei über dieser eine Metallelektrode 521 durch die Isolatorzone 512 zur Bildung einer MIS-Struktur ausgebildet ist. Die Arbeitsprinzipien dieser Vorrichtung sind fast die gleichen wie bei der Vorrichtung gemäß Fig. 26. Bei dieser Struktur wird eine Metall-Isolator-Halbleiter-Typestruktur (MIS) verwendet. Wenn eine zweidimensionale Matrix von Speicherzellen gebildet werden soll, so kann die xMetallzone 521 als Wortleitung und die η -Type-Sourcezone 513 als Bit-Leitung verwendet werden. In diesem Falle kann anstelle der Bit-Leitung 513 die Gatezone verwendet werden beim Adressieren der Zelle, wenn die Spannung derselben in entsprechender Weise gesteuert wird bezüglich derjenigen der Wortleitung 521. Die Gatezonen 514 können nämlich durch die Metallzone verbunden sein. Eine derartige Struktur kann durch bekannte Verfahren der Halbleiterherstellung ausgebildet werden, wie beispielsweise Diffusion, Ätzen, Ionenimplantation, Vakuumabscheidung, Molekularstrahlverdampfung oder ähnliche Verfahren. Die Matrix einer derartigen Speicherzelle weist die Wortleitungen 521 und die Bit-Leitung 514 auf.

Fig. 28A und 28B zeigen schematische Querschnitte einer Struktur, die in Speicherzellen gemäß einem anderen Ausführungsbeispiel

80983S/0689

der Erfindung verwendet werden. Fig. 28A ist eine Ansicht längs einer Wortleitung 521 und Fig. 28B ist eine Ansicht längs einer Bit-Leitung 513. Die Vorrichtung wird gebildet mit einem p-Type-Substrat 515, η (ρ )-Type-Umhüllungszonen 531 um die Sourcezonen 513 (Bit-Leitungen) herum, η Type-Kanalzonen 512, Gatezonen 514 zur Steuerung des Stromflusses zwischen Sourcezone 513 und Speicherzone 511, Metallelektroden 523 zur Reduktion des Widerstandswerts der Bit-Zonen 513, eine Isolationslage 516 zur Passivierung der Oberfläche und Trennung jeder Zelle von der Metallelektrode der Wortleitungen 521. Wie zuvor erwähnt, ist die Kanalzone 512 fast vollständig durch das eingebaute Potential der ρ η -Grenzschicht, gebildet durch Gatezonen 514 und Kanalzone 512, verarmt. Der Stromfluß zwischen der Bit-Leitung 513 und der Speicherzone 511 wird durch die Potentiale gesteuert, welche der Wortleitung 521, der Bit-Leitung 513 und der Gatezone 514 aufgeprägt sind, und auch durch die Potentialbarriere in der Kanalzone 512. Die Isolatorzonen 516 sind mit Siliciumoxid (SiO₂), Siliciumnitrit (Si^N.), Aluminiumoxid

₂O-) oder dergleichen oder mit Kombinationen daraus gebildet. Die Wortleitung besteht aus einem Metall wie Aluminium (Al), Molybdän (Mo) oder dergleichen oder aus einem einen niedrigen Widerstandswert aufweisenden Material wie dotiertem polykristallinem Silicium oder dergleichen. Die Isolatorzone 518 besteht aus dem gleichen Material wie die Isolatorzone 515 oder aus Polyimid oder einem Isolatorharz oder dergleichen. Die Störstellenkonzentration der entsprechenden Halbleiter (Silicium)-Zo-

17 21 — ^ nen sind ungefähr die folgenden: 10 bis 10 cm für die

Bit-Leitung 513, 10¹¹ bis 10¹⁶ cm"³ für die Speicherzone 511, 10¹⁵ bis 1O^2Ocm~³ für das Substrat 515, 10¹⁵ bis 10²¹cm~³ für die Gatezone 514 und 10 bis 10 cm für die n~ (oder ρ )-Zone 531. Die Gatezone 514 kann in einer potentialfreien Gatestruktur ausgebildet sein. Die Kanalbreite zwischen der Gatezone 514 ist bestimmt durch die Störstellenkonzentration der Zonen 512 und 514, und durch den Abstand zwischen der Bit-Leitung 513 und der Oberfläche der n-Type-Speicherzone oder dergleichen. Die η Type-Zone zwischen den Gatezonen 514 muß fast verarmt sein, wenn

- MT-

daher die Störstellenkonzentration der Speicherzone 511 aus 1 x 10 cm" bzw. 1 χ 10 cm bzw. 1 χ 10 cm ausgewählt ist, dann ist der Abstand der Kanalzone 512 fast 20 Mikrometer bzw. 6 Mikrometer bzw. 2 Mikrometer.

Fig. 29 zeigt eine Querschnittsdarstellung längs einer Wortleitung der Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Struktur der Vorrichtung und auch die Arbeitsprinzipien sind fast die gleichen wie bei der Vorrichtung gemäß Fig. 28A und 28B. In diesem Falle ist jedoch das Isolatorsubstrat 535 mit einem Isolatormaterial wie beispielsweise Saphir, Spinell oder dergleichen hergestellt, und ferner umgibt eine n~(oder.p )-Type-Zone 531 die Bit-Zone 513 zur Reduzierung der Kapazität, welche die n⁺-Type-Zone 513 begleitet. Daher wird ein Hochgeschwindigkeitsbetrieb der Vorrichtung erreicht. Die Gatezone 514 ist als beispielsweise zur Sperrschicht-Bauart gehörend dargestellt, es sind aber auch die Metall-Isolator-Halbleitertype (einschließlich Metall-Oxid-Halbleitertype) und die Schottky-Type verwendbar, um eine Potentialbarriere in der Kanalzone vorzusehen.

Die Zugriffszeit einer Halbleiterspeicherzelle hängt fast vollständig von den Pufferschaltungen der Eingangs- und Ausgangs-Logikschaltungen ab. Der durch den Erfinder vorgeschlagene statische Induktionstransistor besitzt eine hohe Eingangsimpedanz und eine kleine Gatekapazität (zwischen Gate und Source und zwischen Gate und Drain) und kann als Eingangs- oder Ausgangs-Schaltung verwendet werden, um so den Hochgeschwindigkeitsbetrieb der Speicherzelle zu verbessern. Es können natürlich bipolare Transistoren in den Pufferschaltungen verwendet werden. Ferner verstärken die Fühlverstärker die Auslesesignale und führen einen großen Teil der gesamten Verlustleistung der Halbleiterspeichervorrichtung aus. Da die Anzahl der erforderlichen Fühlverstärker notwendigerweise identisch mit der der Bit-Leitungen ist, steigt die Zahl entsprechend dem Anstieg der Speicherkapazität an und somit steigt auch die Verlustleistung an. Daher hat der statische Induktionshalbleiter große Vorteile, wie große Spannungsverstärkung und ausgezeichnete Kennlinien, die selbst in der Zone niedrigen Stroms sich nicht verschlechtern, und deshalb findet dieser stati-

809835/0689

sehe Induktionshalbleiter auch bevorzugt beim Abfühlverstärker Verwendung, um die Verlustleistung zu minimieren.

Fig. 30 zeigt einen schematischen Querschnitt einer Speichervorrichtung gemäß einem weiteren Ausführungsbeispiel der Erfindung. Bei dieser Struktur wird ein Isolatorsubstrat 535 verwendet, welches aus Saphir, Spinell oder einem anderen Isolatorkristall oder aus einem einen hohen Widerstandswert besitzenden Silicium, Galliumphosphor, usw. besteht. Die Speicherzone 511 ist auf der Oberseite ausgebildet und elektrisch gegenüber der Wortleitung 521 mit einer p-Type-Lage 520 isoliert. Die Gatezone 514 ist in der Mitte einer n-Type-Kanalzone 512 ausgebildet, so daß die Potentialbarriere in der Kanalzone 512 zwischen Speicherzone 511 und Sourcezone 513 ausgebildet ist, die ihrerseits mit der Elektrodenzone 523 in Verbindung steht (vgl. Fig. 30). Die Speicherzone 511 kann in der p-Type-Zone ausgebildet sein, sollte aber darin nicht eingebettet sein und muß freiliegend gegenüber der unteren Oberfläche der p-Type-Zone 520. Der Abstand zwischen den Speicherzellen ist derart ausgewählt, daß er hinreichend lang ist, um den großen Widerstandswert dazwischen zu erhöhen. In einem solchen Falle wird während des Zustands der Datenspeicherung eine kleine an die p-Type-Zone 520 angelegte Spannung in effektiver Weise einen Trägerverlust minimieren.

Fig. 31 zeigt einen Querschnitt von Halbleiterspeicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung, wobei die Speicherzellen in unteren Teilen angeordnet sind. Die Vorrichtung weist ein p-Type-Substrat 515 auf, n-Type-Speicherzonen 511, η -Type-Kanalzonen 512, η -Type-Sourcezonen 513, auf denen Bit-Leitungen 523 ausgebildet sind, Gatezonen 514 und eine Isolatorzone 518. Wie zuvor erwähnt, ist in der Kanalzone 512 eine Potentialbarriere durch das eingebaute Potential der ρ η Grenzschicht der Gatezone 514 und der Kanalzone 512 aufgebaut. Der Strom zwischen der η -Type-Sourcezone 513 und der Speicherzone 511 wird durch die Potentialbarriere in der Kanalzone 512 und auch durch das Potential gesteuert, welches auf die Bit-Leitung 523 und das Substrat 515 aufgebracht wird. Elektronen

- 44Γ -

werden von der η -Type-Sourcezone 513 durch die Kanalzone 512 in die Speicherzone 511 injiziert.

Fig. 32 zeigt einen schematischen Querschnitt eines nichtflüchtigen Speichers mit stark dotierter Speicherzone gemäß einem weiteren Ausführungsbeispiel der Erfindung. Jede Speicherzelle besitzt ein n-Type-Substrat 615, eine ρ -Type-Sourcezone 613, eine p~-Type-Kanal- und Speicherzone 612, eine n⁺-Type-Gatezone 614, eine potentialfreie Gatezone 640, eingebettet in Isolatorzonen 616 und 617, und eine Metallelektrodenzone 624. Die potentialfreie Gatezone 640 kann mit einem Metall, wie beispielsweise Aluminium (Al) und Molybdän (Mo) oder dgl. hergestellt sein oder aber mit einem gut leitenden Material,wie beispielsweise polykristallinem Silicium oder dgl. Die Dicke der Isolatorlage 616, angeordnet zwischen der unteren Oberfläche und der potentialfreien Gatezone 640 und der oberen Oberfläche und der p~-Type-Zone 612, kann mit ungefähr 1000 Angström ausgewählt sein. Wenn die p~-Type-Kanalzone 612 fast vollständig verarmt ist infolge des eingebauten Potentials der η ρ -Grenzschicht zwischen der η -Type-Gatezone 614 und der ρ -Type-Kanalzone 612, so wird die Potentialbarrxere gegenüber Trägern (in diesem Fall Löchern) in dem Kanal zwischen der p⁺-Type-Sourcezone 613 und der potentialfreien Gatezone vorgesehen. Eine Lawine kann durch eine hohe zwischen Sourcezone

613 und Gatezone 614 angelegte Spannung hervorgerufen werden. Dann werden einige der durch die Lawine erzeugten Elektronen hinreichend Energie erreichen, um durch die Isolatorzone 616 zu gelangen und sie werden in die potentialfreie Gatezone 640 fließen. Um einen hohen Wirkungsgrad bei der Injektion von Trägern (in diesem Falle Elektronen), erzeugt durch die Lawine, in die potentialfreie Gatezone 640 zu erhalten, ist es erforderlich, ein hohes elektrisches Feld zwischen der potentialfreien Gatezone 640 und der Halbleiterzone 612, angeordnet unter dem Isolator 616, aufzubauen. Wenn die zwischen Sourcezone 613 und Gatezone

614 angelegte Spannung entfernt wird, so werden, da die potentialfreie Gatezone 640 durch ein Isolatormaterial aus einer einen hohen Widerstandswert aufweisenden Oxidlage oder dergleichen umgeben ist, die gespeicherten Elektronen in der potentialfreien Gatezone 640 eingeschlossen. Entsprechend dem negativ geladenen Zustand der potentialfreien Gatezone 640 steigt das Oberflächen-

809835/0689

potential der ρ -Type-Zone 612 in negativer Polarität an. Daher werden die Löcher in der Oberflächenzone der ρ -Type-Zone 612 entsprechend den gespeicherten Elektronen gespeichert. Dieser gespeicherte Zustand verbleibt selbst dann, wenn die Leistungsversorgung für die Speicherzellen abgeschaltet wird. Um die Speicherzelle auszulesen, wird eine negative Spannung an die η Type-Zone 614 angelegt, die mit der Metallage 6 24 verbunden ist. Daraufhin wird die Potentialbarriere in der Kanalzone 612 reduziert und ein Stromfluß kann durch diese Kanalzone 612 erfolgen. Wenn eine bestimmte positive Spannung an die Bit-Leitung 613 (die Sourcezone) angelegt wird, so wird eine höhere Betriebsgeschwindigkeit beim Lesen der Speicherzellen vorgesehen. Zum Löschen der Daten in der potentialfreien Gatezone 640 können ultraviolette Strahlen auf die schwimmende Gatezone 640 aufgestrahlt werden. In ähnlicher Weise kann eine hohe Spannung an die Wortleitung 614 angelegt werden, um die gespeicherten Ladungsträger von dem potentialfreien Gate 640 abzustoßen.

Fig. 33 zeigt einen schematischen Querschnitt einer permanenten Speichervorrichtung gemäß der Erfindung. Die Speicherzelle besitzt ein n-Type-Substrat 615, eine einen hohen Widerstandswert aufweisende n~(oder p~)-Type-Zone 631, eine p⁺-Type-Sourcezone 613, eine p~-Type-Kanal- und Speicherzone 612, eine potentialfreie Gatezone 640, ausgebildet zwischen Isolatorlagen 616 und 617, eine metallische Lage 690, ausgebildet auf der Isolatorlage 617,und eine Isolatorzone 618, die die Ausnehmung füllt, welche zur Trennung jeder der Speicherzellen vorgesehen ist. Die Isolatorlagen 616 und 617 bestehen beispielsweise aus Siliciumoxid (SiO ) oder dgl.', und die Isolatorzone 618 besteht beispielsweise aus polykristallinem Silicium oder dgl. Die Störstellenkonzentration der entsprechenden Siliciumzonen sind folgende:

18 20 —3 +

Ungefähr 10 bis 10 cm für die ρ -Type-Sourcezone, ungefähr 10 bis 10 cm" für die p~-Type-Kanalzone 612 und ungefähr 10

* 1 6 —3

bis 10 cm für die einen hohen Widerstandswert aufweisende n~(oder p~)-Type-Zone 6 31. Die einen hohen Widerstandswert aufweisende Zone 631 ist vorgesehen, um die Kapazität der Bit-Leitung 613 (Sourcezone) zu vermindern und um somit einen Hochgeschwindigkeitsbetrieb beim Lesen und Schreiben der Speicherzellen

809835/0689

- MT-

zu erreichen. Diese einen hohen Widerstandswert aufweisende Zone 631 kann entweder mit einem n~-Type- oder einem ρ -Type-Halbleiter gebildet sein. Wenn ein derartiger Hochgeschwindigkeitsbetrieb nicht erforderlich ist, so kann diese Zone aus der Vorrichtung eliminiert werden. In Fig. 33 ist ein p~Type-Kanal und eine Speicherzone direkt mit der Isolatorzone 616 verbunden. Die Gatezonen können jedoch, wie bei der Struktur der Fig. 34 gezeigt, dazwischen vorgesehen sein. Da die Arbeitsprinzipien der Vorrichtung gemäß Fig. 33 nahezu die gleichen sind wie bei der gemäß Fig. 34, wird auf die folgende Beschreibung der Fig. verwiesen.

Fig. 34 zeigt einen schematischen Querschnitt von nichtflüchtigen Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung. Diese Struktur ist eine Verbesserung der Struktur der Fig. 32 im Hinblick auf den Aspekt, daß der Punch-Through-Strom zwischen der Gatezone 614 und dem Substrat 615 in ausreichendem Maß verhindert wird. In Fig. 34 sind die nichtflüchtigen Speicherzellen querschnittsmäßig längs der Wortleitung 624 dargestellt. Ein n-Type-Substrat 615 wird verwendet und jede Zelle ist gebildet mit einer η -Type(oder ρ -)Type-Zone 631, welche eine ρ -Type-Sourcezone 613 umgibt, eine ρ Kanal- und Speicherzone 612, eine n⁺-Type-Gatezone 614, eine potentialfreie Gatezone 640, gebildet zwischen Isolatorlagen 617 und 616, eine Metallage 624, ausgebildet auf der Isolatorlage 617, und Isolatorzone 618 und 616, die zur Trennung der Speicherzellen vorgesehen sind. Die Isolatorzonen 616 und 617 sind mit Siliciumoxid (SiO₂) oder dgl. hergestellt, wohingegen die Isolatorzone 618 mit polykristallinem Silicium oder dgl. ausgebildet ist. Die Störstellenkonzentratxonen der entsprechenden Zonen

■jo 21 —3 +

sind die folgenden: Ungefähr 10 bis 10 'cm für ρ -Type-Sourcezone 613, ungefähr 10 ' bis IO cm für die p~-Type-

17 21 —3 Kanal- und Speicherzone 612, ungefähr 10 bis 10 cm für die η -Type-Gatezone 614 und ungefähr 10 bis 10 cm für die η (oder p~)-Type-Zone 631 mit hohem Widerstandswert. Die einen hohen Widerstandswert aufweisende Zone 631 ist zur Reduzierung der Kapazität der Bit-Leitung 613 (der Sourcezone) vorgesehen, so daß eine hohe Betriebsleistungsfähigkeit beim

809835/0689

Lesen und Schreiben der Speicherzellen vorgesehen wird. Somit kann diese Zone entweder mit einem n~-Type- oder mit einem ρ Type-Halbleiter hergestellt sein. Wenn ein derartiger Hochgeschwindigkeitsbetrieb nicht erforderlich ist, so kann die einen hohen Widerstandswert aufweisende Zone 631 nicht zwischen Sourcezone 613 und Substrat 615 ausgebildet sein. Der vorstehende Teil 613' der p⁺-Type-Sourcezone 613 ist vorgesehen, um die Trägerdurchlaufzeit zu reduzieren, und um einen hohen Wirkungsgrad beim Injizieren von Elektronen in das potentialfreie Gate zu erhalten. Auf diese Weise wird der Hochgeschwindigkeits-Lese- und Schreibvorgang der Speicherzelle verbessert. Wenn ein derartiger Hochgeschwindigkeitsbetrieb nicht speziell erforderlich ist, so kann diese Zone weggelassen werden.

Zur Speicherung von Daten in dem potentialfreien Gate wird eine hohe Spannung zwischen Wortleitung 624 und Bit-Leitung angelegt. In diesem Falle wird eine hohe positive Spannung an die Wortleitung 624 angelegt und eine Lawine wird dazwischen erzeugt. Unter den durch die Lawine zwischen der Gatezone 614 und der Kanalzone 612 erzeugten Elektronen gibt es einige Elektronen, die eine Energie erreichen, die hoch genug ist, um durch die Isolatorzone 616 zu gelangen und die potentialfreie Gatezone 640 zu erreichen. Solche Elektronen werden in dem potentialfreien Gate gespeichert, welches dementsprechend in der negativen Polarität aufgeladen wird. Hinsichtlich der Speicherzellen, in die keine Daten eingespeichert werden sollen, d.h. der Speicherzellen, in welche keine Elektronen hineininjiziert werden sollen, wird an die entsprechenden Bit-Leitungen dieser Zellen eine bestimmte positive Spannung angelegt, welche die Lawine verhindert. Daher werden die potentialfreien Gates entsprechend diesen Speicherzellen nicht mit der negativen Polarität aufgeladen. Dies bedeutet, daß in solchen Zellen keine Daten gespeichert werden. Nachdem das gewünschte potentialfreie Gate mit der negativen Polarität aufgeladen ist, wenn eine vorbestimmte Vorwärtsspannung, beispielsweise -0,5 Volt, an die entsprechende Wortleitung 624 angelegt ist, wird die Potentialbarriere in der Kanalzone reduziert und Löcher fließen in die Speicherzelle entsprechend dem negativ geladenen potentialfreien Gate und sie werden

-AV-

280718?

in der Speicherzone gespeichert, die von dem potentialfreien Gate 640, der Potentialbarriere und der Gatezone 614 umgeben ist. Zum Auslesen der Speicherzelle wird eine Vorwärtsspannung an die Wortleitung 624 angelegt, und eine negative Spannung wird an die Bit-Leitung gleichzeitig angelegt. Die gespeicherten Elektronen in der Speicherzone fließen in die Bit-Leitung 613 und somit wird ein Strom festgestellt. Dieser Speicher gehört zur nichtflüchtigen Bauart. Jedoch können in der Speicherzelle gespeicherte Ladungsträger, wenn sie einmal ausgelesen sind, verbraucht werden. Zur Wiedereinspeicherung von Ladungsträgern in die Speicherzelle muß die Vorwärtsspannung periodisch an die Wortleitungen 624 mit dem Intervall der Zykluszeit angelegt werden. Der sogenannte Punch-Through-Bipolartransistor kann als ein Ersatz für den statischen Induktionstransistor dienen, wenn die Basiszone im wesentlichen verarmt (pinched off ,abgeschnürt) ist, und doch eine Potentialbarriere für Ladungsträger in der Emitterzone bildet.

Daher können bipolare Strukturen auch anstelle unipolarer Strukturen der beschriebenen Art verwendet werden. Obwohl die Bipolarstruktur Zonen von zwei Leitfähigkeitstypen in der Strombahn (d.h. Emitter- und Kollektorzonen einer Leitfähigkeitstype und eine Basiszone einer anderen Leitfähigkeitstype) aufweist, ist die Basiszone des Punch-Through-Bipolartransistors gemäß Ausführungsbeispielen der Erfindung im wesentlichen verarmt. Daher verliert die Leitfähigkeitstype der Basiszone den größten Teil ihrer Bedeutung, mit der Ausnahme, daß die Basiszone ionisierte Störstellenatome einer solchen Polarität enthält, wie sie Ladungsträger von Emitter- und Kollektorzonen ausstößt. Daher kann der Punch-Through-Bipolartransistor gemäß dem Ausführungsbeispiel der Erfindung als analog zum Unipolartransistor betrachtet werden. Wenn eine nichtverarmte Zone der gleichen Leitfähigkeitstype benachbart zu einer im wesentlichen verarmten Basiszone gebildet wird, so wird eine solche nichtverarmte Zone eine "Gatezone" in dieser Beschreibung genannt.

Fig. 35 zeigt einen schematischen Querschnitt von erfindungsgemäßen Speicherzellen der Punch-Through-Bipolartransistor-Bauart.

809835/0689

Ss

7,₅, MPMU-

Jede Speicherzelle besitzt ein p-Type-Substrat Sourcezone 713, eine η -Type-Zone 713' (die als eine Sourcezone verwendet werden kann, aber diese Zone kann in dieser Struktur, wenn gewünscht, weggelassen werden), eine η -Type-Zone 711', eine η -Type-Speicherzone 711, eine p-Type-Basiszone 754, angeordnet zwischen der η -Type-Zone 711'und 713", eine Metallage 721, angeordnet auf der η -Type-Speicherzone 711 durch eine Isolatorzone 716, eine Isolatorzone 718, angeordnet zwischen und trennend benachbarte der Speicherzellen, eine p-Type-Gatezone 714, angrenzend an die p-Type-Basiszone 754, und eine Metallzone 724, verbunden mit der p-Type-Gatezone 714.

Wenn die Schreiboperation ausgeführt werden soll, so wird das Potential der Speicherzelle 711 durch die Spannung an der Metallelektrode 721 vermindert, und gleichzeitig wird eine solche Vorwärtsspannung an die Gateelektrode 724 angelegt, daß die in der Kanalzone gebildete Potentialbarriere vermindert wird durch Einengung oder Absenkung der Barrierenzone in der Kanalzone zwischen der Sourcezone 713 und der Speicherzone 711. Daher werden die Ladungsträger in die Speicherzone hineingedriftet und in der Speicherzone durch einen Stromfluß durch die Kanalzone gespeichert. Für derartige Speicherzellen, in der Träger (Elektronen) nicht gespeichert werden sollten, wird eine solche Spannung nicht an die Gateelektrode 724 angelegt. Wenn Speicherzellen eine zweidimensionale Matrix bilden, so können die Speicherzellen durch die an die sogenannte Spaltenelektrode 721 und die sogenannte Zeilenelektrode 724 angelegte Spannung gesteuert werden.

Während des Speicherzustandes der Speicherzellen kann jede Elektrode geerdet werden oder die Leistungsversorgung kann abgeschaltet werden.

Wenn die Speicherzellen ausgelesen werden sollen, so wird die Potentialbarriere dor Kanalzone durch die an die Gateelektrode 754 angelegte Spannung reduziert, und darüber hinaus kann - wenn notwendig - das Potential der Sourcezonen 713 und 713' leicht vermindert werden.

809835/0689

ORJGfNAL JNSPfECTED

rrinaungs-

Fig. 36A zeigt einen schematischen Querschnitt von errinaungs gemäßen Speicherzellen der Punch-Through-Bipolar-Bauart. Die Speichervorrichtung besitzt ein p-Type-Substrat 715, η -Type-Sourcezonen 713, eingebettet in Substrat 715, eine n~-Type-Zone 713', p-Type-Basiszonen 754 zwischen Sourcezone 713 und Speicherzonen 711, Isolatorzonen 718 zwischen Speicherzellen und Metallzonen 721, angeordnet auf der Speicherzone 711 durch die Isolatorlage 718. In diesem Falle ist eine Elektrode für die Basiszone 754 nicht vorgesehen. Die Basiszone 754 ist mit einem p-Type-(oder Intrinsic), einen hohen Widerstandswert aufweisenden Halbleiter ausgebildet. Die Speicherzelle ist mit einer Metall-Isolator-Halbleiter-Struktur vorgesehen.

Die Einschreiboperation in die Speicherzelle wird hauptsächlich durch eine positive Spannung erreicht, die an die sogenannte Spaltenelektrode 721 angelegt ist, wohingegen der Lesevorgang hauptsächlich ausgeführt wird durch die an die sogenannte Zeilenelektrode 713 (Sourcezone) angelegte positive Spannung. Wenn zusätzliche Elektroden in der Gatezone 754 vorgesehen sind, so kann die Betriebsleistungsfähigkeit der Speicherzelle weiter verbessert werden.

Die Fig. 36B, 36C und 36D zeigen schematisch Herstellungsschritte der Speicherzellen der Fig. 36A.

Fig. 36B zeigt den Schritt, wo die η -Type-Sourcezone 713 ausgebildet wird durch die selektive Diffusion eines n-Type-Störstellenmaterials, wie Arsen (As), Stibium oder Antimon (Sb) und Phosphor (P) oder dgl. unter Verwendung einer Siliciumoxid (SiO-)-Lage 785 ausgebildet auf dem p-Type-Siliciumsubstrat 715 als eine Maske. Das Substrat besitzt eine Störstellenkonzentration von unge fähr 1O¹^ bis 10 cm . Die Siliciumoxidlage 785 in Fig. 36B wird nach der Diffusion entfernt. In Fig. 36C wird unter Verwendung des bekannten Epitaxialwachstumsverfahrens eine n-Type-Lage 713'mit einer Störstellenkonzentration von ungefähr 10 bis

809835/0689

1 7 — 3
10 cm ausgebildet, ferner eine p-Type-Lage 754 mit einer Stör-

10 17 ~3 Stellenkonzentration von ungefähr 10 bis 10 cm und eine n-Type-Lage 711 mit einer Störstellenkonzentration von ungefähr 10 bis 10 cm , worauf dann die Siliciumoxid (SiO₂)-Lage 716 durch Oxidation ausgebildet wird. In der Oxidlage 716 wird ein Maskenmuster (oder Fenster) ausgebildet durch das fotolithographische Verfahren, und der Ausnehmungsteil wird durch die p-Type-Lage 754 (in einigen Fällen kann die p-Type-Lage 754 verbleiben) ausgebildet durch Verwendung des Richtungsätzverfahrens, wie beispielsweise des Plasmaätzens, des chemischen Ätzens, oder des Sprühätzens oder dgl. Sodann kann ein Isoliermaterial ausgebildet oder abgeschieden werden und eine Oberflächenelektrode kann darauf abgeschieden werden. Derartige Gateelektroden, wie in Fig. 35 gezeigt, können ausgebildet werden durch eine Richtungsabscheidung eines Isolatormaterials, selektives Ätzen des Isolators und Verdampfung oder Abscheidung von Metall oder polykristallinem Silicium.

Fig. 37 zeigt schematisch einen Querschnitt von Speicherzellen der Punch-Through-Bipolar-Bauart gemäß einem weiteren Ausführungsbeispiel der Erfindung, wobei jede Bit-Leitung von anderen getrennt ist, und zwar umgeben durch eine Zone mit hohem Widerstandswert. Die Vorrichtung besitzt ein p-Type-Substrat 715, η (oder ρ )-Type-Zonen 731 zwischen n⁺-Type-Sourcezonen 713 und Substrat 715, ρ -Type-Gatezonen 714, ρ -Type-Basiszonen 754, Metallagen 723, η -Type-Kanalzonen 711', η -Type-Speicherzone 711, Isolatorzonen 716 und 718, ausgebildet zwischen und um die entsprechenden Speicherzellen herum, und Metallzonen 721, ausgebildet auf der Speicherzone 711 durch die Isolatorlage 716. Die Sourcezone (Bit-Leitung) 713 ist mit der Metallzone 723 außerhalb der Zelle derart verbunden, daß das Potential der Sourcezone 713 durch die an die Metallzone 723 angelegte Spannung gesteuert werden kann. Die Struktur gebildet durch die η -Type-Sourcezone 713, die ρ -Type-Kanalzone 754 und die η -Type-Kanalzone 711* kann ein Transistor der Bipolar-Type genannt werden, aber die ρ -Type-Kanalzone 754 und die n~-Type-Kanalzone sind fast vollständig durch das eingebaute Potential abgeschnürt (pinched off). Die Dimensionen dieser Zonen und auch die Störstellenkonzentrationen sind in entsprechender Weise ausgewählt,

809835/0689

um eine entsprechende Potentialbarriere durch das eingebaute Potential zu bilden. Die Metallzone 721 (die Wortleitung) wird auf der Speicherzone 711 durch die Isolatorzone 716 gebildet. Die Isolatorzone 718 in dem Ausnehmungsteil ist zur Trennung der Speicherzellen vorgesehen. Die η (oder ρ )-Type- einen hohen Widerstandswert aufweisende Zone 731, angeordnet zwischen der Sourcezone 713 und dem Substrat 715, ist vorgesehen, um die Bit-Leitungskapazität zu reduzieren und den Hochgeschwindigkeitsbetrieb der Vorrichtung zu erhöhen.

Fig. 38 zeigt ein Querschnittsdiagramm einer erfindungsgemäßen Speicherzelle der Punch-Through-Bipolar-Bauart, wobei die Speicherzone in einem unteren Teil der Speicherzelle ausgebildet ist. Die Speicherzelle besitzt eine Metallage 725, ein p⁺-Type-Substrat 715, eine η -Type-Speicherzone 711, eine p~-Type-Kanalzone 754, eine η -Type-Sourcezone 713, eine Metallzone 723, die mit der η -Type-Zone 713 verbunden ist, eine ρ -Type-Gatezone 714 und eine n-Type-Zone 732. Die Struktur, gebildet mit der n⁺-Type-Sourcezone 713, der ρ -Type-Kanalzone 754 und der η -Type-Speicherzone 711, kann die Bipolartransistor-Type genannt werden. Die ρ -Type-Zone 754 kann die Basiszone genannt werden, ist aber fast vollständig abgeschnürt (pinched off) durch die Verarmungslage, gebildet durch das eingebaute Potential. Der Strom fließt zwischen der Speicherzone 711 und der Sourcezone 713 durch die Kanalzone 754,und dieser Strom wird hauptsächlich durch die Potentialbarriere gesteuert, die durch die Gatezone 714 und die an die Metallzone 723 angelegte Spannung gebildet wird.

Fig. 3 9 zeigt schematisch einen Querschnitt von Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung, wobei ein Ausnehmungsteil um die Zelle herum vorgesehen ist. Die Speicherzelle besteht aus einer Metallage 725, einem ρ -Type-Substrat 715, einer n⁺-Type-Speicherzone 711, einer ρ -Type-Kanalzone 754, einer p⁺-Type-Gatezone 714, einer η -Type-Sourcezone 713, Isolatorzonen 716, 717 und 718, gebildet zwischen den Speicherzellen, und einer Metallage 72 3, die mit der Sourcezone 713 verbunden ist. Die Arbeitsgrundsätze dieser Speicherzelle der Fig. 39 sind ähnlich denjenigen der Fig. 38. Jedoch

809835/0689

- -&3Γ -

wird der Punch-Through-Strom zwischen Speicherzellen durch die Gatezone 714, die mit der Metallzone 724 verbunden ist, oder zwischen der Gatezone 724. und dem Substrat 715 effektiv verhindert. Ferner wird auch der Leckstrom von der Sourcezone 713 verhindert. Daher kann eine gewünschte Spannung angelegt werden, ohne einen solchen Leckstrom und Punch-Through-Strom zu erzeugen. Dieses Merkmal ist besonders effektiv, um einen großen Betriebsbereich dann vorzusehen, wenn diese Speicherzelle auf dem Gebiet des Analogspeichers angewandt wird.

Bei den obigen Punch-Through-Bipolar-Type-Speicherzellen wird die Speicherzone durch eine stark dotierte Zone oder Region gebildet. Die Speicherzone oder Region kann keine stark dotierte Zone sein, kann aber mit einer Inversionslage ausgebildet sein, wie man dies bei ladungsgekoppelten Vorrichtungen sieht.

Fig. 40 zeigt einen schematischen Querschnitt von Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung. Die Speicherzelle besitzt ein p-Type-Substrat 815, eine η -Type-Sourcezone 813, ausgebildet im p-Type-Substrat, eine ρ -Type-Kanalzone 854, eine ρ -Type-Speicherzone 851,eine ρ -Type-Gatezone 814, eine Isolatorzone 816, ausgebildet auf der Halbleiteroberfläche, und eine Metallage 821, die.mit der Speicherzone 851 durch die Isolatorzone 816 gekoppelt ist.

Die ρ -Type-Kanalzone 854 ist fast vollständig durch das eingebaute Potential infolge der η ρ -Grenzschicht zwischen der P -Type-Zone 854 und der n⁺-Type-Zone 813 verarmt.¹ Die Störstel-

- 12

lenkonzentration der ρ -Type-Zone 854 ist ungefähr 10 bis

1O¹⁶Cm"³.

Wenn Daten in die Speicherzelle eingeschrieben werden sollen, so wird eine Spannung von beispielsweise 10 Volt an die Metallage 821 (Wortleitung) angelegt. Daraufhin werden Elektronen von der Sourcezone 813 (Bit-Leitung) injiziert und in der Speicherzone 851 gespeichert.

809835/0689

- 5-r -

Im Speicherzustand der Vorrichtung wird das Potential der Wortleitung auf der Hälfte des Schreibpotentials gehalten, wodurch die Elektronen in der Speicherzone 851 eingeschlossen sind.

Für diejenigen Speicherzellen, in welche Daten nicht eingeschrieben werden sollen (Speicherzellen, wo Elektronen nicht injiziert werden sollen), wird das Potential der Bit-Leitung 831 entsprechend diesen Speicherzellen erhöht und auf nahezu dem gleichen Potential wie das der Wortleitung 821 gehalten, auf welche Weise das Injizieren von Elektronen in die Speicherzelle verhindert wird.

Zum Auslesen der Daten aus der Speicherzelle wird das Potential der Wortleitung 821 reduziert und auf Erdpotential gehalten. Daraufhin fließen die in der Speicherzone 851 gespeicherten Elektronen in die Bit-Leitung 813. Die Elektronen werden zum Fließen durch Diffusion und auch durch Drift gesteuert, und zwar infolge des Effekts des eingebauten Potentials der ρ η -Grenzschicht, und daher wird eine hohe Elektronengeschwindigkeit erhalten und es kann ein Hochgeschwindigkeitsbetrieb beim Lesen und Schreiben der Speicherzelle vorgesehen werden. Besonders das elektrische Driftfeld zwischen der Oberfläche des Halbleiters und der Sourcezone 813 erhöht in wirkungsvoller Weise die Betriebsgeschwindigkeit der Speicherzelle.

Fig. 41 zeigt ein Querschnittsdiagramm von Speicherzellen gemäß einem weiteren Ausführungsbeispiel der Erfindung. Diese Struktur ist ähnlich der Fig. 40. Jedoch ist das Substrat 835 mit einem isolierenden oder einem einen hohen Widerstandswert aufweisenden Material ausgebildet. Das Isolatormaterial kann Saphir, Spinell oder dgl. sein. Die Operationsprinzipien sind ähnlich wie bei der Vorrichtung gemäß Fig. 40. Jedoch erhöht das Isolationssubstrat 835 die hohe Arbeitsgeschwindigkeit der Vorrichtung. Wie bereits erwähnt, ergibt sich bei einem Vergleich mit üblichen Halbleiter-Speicherzellen, die hauptsächlich die Oberflächenleitung von Ladungsträgern verwenden, daß die Speicherzellen gemäß Fig. 40 und 41 hauptsächlich die Massenleitung benutzen, die durch die Massen-

809835/0689

2007)81 -

mobilität dominiert ist. Daher kann eine höhere Betriebsgeschwindigkeit erreicht werden. Der Abstand zwischen der Metalleektrode 821 und der Bit-Leitung 813 wird mit ungefähr 4 bis 5 Mikrometer gewählt, die Durchgangszeit der Elektronen, d.h. die Zeit, die notwendig ist, damit die Elektronen durch die Kanalzone fließen, kann bis zu 0,1 Nanosekunden reduziert werden. Ferner wird bei dem Gebilde gemäß Fig. 40 und 41, wie auch bei den anderen gezeigten Gebilden, die Kapazität jeder Speicherzelle stark verbessert. Es sei beispielsweise angenommen, daß der Durchmesser der Speicherzone 851 5 Mikrometer ist, und daß der Mitte-zu-Mitte-Abstand zwischen solchen Speicherzonen 10 Mikrometer ist. Dann

2 kann eine Speicheranordnung mit einer Dichte von 1 000 000 Bits/cm realisiert werden, wenn nur Speicherzellen betrachtet werden.

Erfindungsgemäß weist gemäß den verschiedenen beschriebenen Ausführungsbeispielen eine erfindungsgemäße Speicherzelle eine Source- und eine Speicherzone auf, von denen die eine potentialfrei ist, und wobei ferner eine Kanalzone vorgesehen ist, welche die Source- und die Speicherzonen verbindet und eine Potentialbarriere besitzt, deren Höhe mindestens durch die Spannung der Sourcezone relativ zu der der Speicherzone steuerbar ist. Es ist offensichtlich, daß die Potentialbarriere durch die Gatespannung gesteuert wird. Die pn-Grenzschichttype-Gatestruktur ist offensichtlich durch die Schottkey-Barrieren- oder MIS-Struktur einschließlich MOS-Struktur ersetzt. Das Halbleitermaterial kann eines der folgenden sein: Silicium, Germanium, Verbindungen der Gruppen III-V des periodischen Systems, Verbindungen der Gruppen II-VI des periodischen Systems und andere Halbleiter. Einen breiten Spalt aufweisende Halbleiter sind geeignet für die Erzeugung hoher Potentialbarrieren. Auch ist das Isolationsmaterial nicht auf das beschriebene beschränkt. Jedes Isolationsmaterial mit geeigneten Isolationseigenschaften kann benutzt werden. Ferner erkennt man, daß die in den Figuren gezeigten Strukturen ziemlich schematische Darstellungen sind, die das Verständnis der erfindungsgemäßen Konzepte erleichtern sollen, wobei aber keine genauenKonzepte dargestellt sind. Beispielsweise behält eine eingebettete η -Zone in einem ρ -Type-Substrat nicht genau

28U7 ΙβΓ

ihre Form, sondern deformiert sich in einem gewissen Ausmaß durch Diffusion nach aussen oder Wiederverteilung dotierter Störstellen. Auch kann der mit einem Isolator gefüllte Ausnehmungsteil irgendeine Form besitzen, wie auch die gezeigte quadratische Form. Ferner sind die genannten Störstellenkonzentrationen der entsprechenden Halbleiterzone lediglich solche in einigen Ausführungsbeispielen. Dem Fachmann ist jedoch klar, daß Störstellenkonzentrationen und die Abmessungen der entsprechenden Zonen leicht entsprechend dem gewünschten Zweck bestimmt werden können, und zwar unter Berücksichtigung der beschriebenen Ausführungsbeispiele·

Das Ausnehmungs-Gate-Gebilde, die metallische Elektrode, die sich längs der Bit-Leitung erstreckt, und die einen hohen Widerstandswert aufweisende Zone, welche die Bit-Leitung umgibt, sind zur Erhöhung des Hochgeschwindigkeitsbetriebs vorgesehen. Sie können daher in dem Falle weggelassen werden, wenn keine derart hohe Geschwindigkeit erforderlich ist.

Zusammenfassend sieht die Erfindung somit eine Vielzahl von Feldeffekt-Halbleiterspeicherelementen vor, die senkrecht zu einer Oberfläche eines Halbleiterwafer ausgebildet sind. Ladungsträger werden in der Halbleitermasse senkrecht zur Oberfläche transportiert und eine Potentialsperre ist in der Strombahn zur Erreichung der Speicherung ausgebildet. Da die Massenmobilität eines Halbleiters wesentlich größer ist als die Oberflächenmobilität, wird die Durchgangszeit der Träger stark verbessert. Da ferner jede Struktur der Speicherzellen senkrecht zur Halbleiteroberfläche ausgebildet ist, wird die Oberflächenbesetzungsfläche pro Speicherzelle reduziert. Auf diese Weise schafft die Erfindung eine Halbleiterspeichervorrichtung mit hoher Arbeitsgeschwindigkeit und hoher Dichte. Der in der Beschreibung und den Ansprüchen verwendete Ausdruck "potentialfrei" oder "schwimmend" bedeutet, daß die so bezeichneten Zonen oder Elektroden isoliert sind, ohne mit einer externen Elektrode elektrisch in Verbindung zu sein.

809835/0689

Leerse ite

Claims (30)

1. ΓΙy> Halbleiterspeichervorrichtung mit einem Halbleiterkörper und mindestens einer Speicherzelle, die wie folgt gekennzeichnet ist: eine Sourcezone (13) zur Lieferung und Zurückgewinnung von Ladungsträgern,
   eine Speicherzone (11)/

   eine Kanalzone (12), welche die Sourcezone und die Speicherzone verbindet und eine Potentialbarriere für Ladungsträger bildet, wobei die Source-Kanal- und Speicher-Zonen in dem Halbleiterkörper angeordnet sind,und die Potentialbarriere durch mindestens die an die Sourcezone(13)angelegte Spannung steuerbar ist.
2. 2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Source- und die Speicher-Zonen im wesentlichen senkrecht zur Oberfläche des Halbleiterkörpers angeordnet sind.
3. 3. Vorrichtung nach Anspruch 1 und/oder 2, dadurch gekennzeichnet, daß eine der Source- und Speicher-Zonen in der Nachbarschaft der Oberfläche des Halbleiterkörpers angeordnet ist, und daß die andere der Source- und Speicherzonen in der Masse des Halbleiterkörpers angeordnet ist.
4. 4. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß mindestens eine Speicherzelle ferner eine Gatestruktur aufweist, und zwar angeordnet in der Nachbarschaft der Kanalzone.
5. 5. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzone mit einer hochdotierten Zone einer Leitfähigkeitstype gebildet ist.
6. 6. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 5, dadurch gekennzeichnet, daß mindestens eine Speicherzelle ferner eine erste Halbleiterzone der anderen Leitfähigkeitstype entgegengesetzt zur erwähnten einen Leitfähigkeitstype aufweist, und zwar angeordnet benachbart

   009835/0689

   ORIGINAL INSPECTED

   - JefT -

   zu der erwähnten Speicherzone und zur Bildung einer pn-Grenzschicht dazwischen.
7. 7. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper auf einem isolierenden Substrat ausgebildet ist.
8. 8. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 7, dadurch gekennzeichnet, daß die Sourcezone benachbart zum Isoliersubstrat angeordnet ist, und daß die Speicherzone in der Nachbarschaft der anderen Seitenoberfläche des Halbleiterkörpers angeordnet ist.
9. 9. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzone in der Nachbarschaft der Oberfläche des erwähnten Halbleiterkörpers angeordnet ist, und daß die erwähnte Speicherzelle ferner eine Isolierlage,angeordnet auf der Oberfläche des Halbleiterkörpers, aufweist, und eine leitende Elektrodenlage, angeordnet auf der Isolierlage.
10. 10. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 9, dadurch gekennzeichnet, daß der Isolierfilm eine reduzierte Dicke mindestens auf einem Teil der Speicherzone besitzt.
11. 11. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Speicherzone eine Leitfähigkeitstype besitzt und in der Masse des Halbleiterkörpers angeordnet ist, und daß der Halbleiterkörper eine erste Halbleiterzone der anderen Leitfähigkeitstype entgegengesetzt zur erwähnten einen Leitfähigkeitstype aufweist, und daß die Speicherzone und die erste Halbleiterzone benachbart zueinander zur Bildung einer pn-Grenzschicht dazwischen angeordnet sind.

    -JST-
12. 12. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 4, dadurch gekennzeichnet, daß die Gatestruktur eine pn-Grenzschicht mit der Kanalzone bildet.
13. 13. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 4, dadurch gekennzeichnet, daß die Gatestruktur eine Schottky-Elektrode auf der Kanalzone bildet.
14. 14. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 4, dadurch gekennzeichnet, daß die Gatestruktur eine isolierte Elektrode auf der Kanalzone bildet.
15. 15. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Kanalzone und die Sourcezone eine Leitfähigkeitstype besitzen.
16. 16. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 1, dadurch gekennzeichnet, daß die Sourcezone eine Leitfähigkeitsty.pe besitzt, und daß die Kanalzone eine niedrige Störstellenkonzentration der anderen Leitfähigkeitstype aufweist und im wesentlichen verarmt ist.
17. 17. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 16, dadurch gekennzeichnet, daß die Speicherzelle ferner eine Gatezone aufweist mit einer hohen Störstellenkonzentration der anderen Leitfähigkeitstype, und zwar angeordnet benachbart zu der Kanalzone.
18. 18. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 4, dadurch gekennzeichnet, daß die Gatestruktur eine Oberfläche im wesentlichen koplanar mit der Oberfläche des Halbleiterkörpers besitzt.

    809835/0889
19. 19. Vorrichtung nach einem oder mehreren der vot'lrii Ansprüche, insbesondere nach Anspruch 4, dadurch gekennzeichnet, daß der Halbleiterkörper mindestens einen Ausnehmungsteil besitzt, und daß die Gatestruktur in dem Ausnehmungsteil des Halbleiterkörpers ausgebildet ist.
20. 20. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 19, dadurch gekennzeichnet, daß eine Isolatorzone den Ausnehmungsteil anfüllt.
21. 21. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 9, dadurch gekennzeichnet, daß die Speicherzelle ferner ein "potentialfreies" Gate angeordnet in der Isolierlage und eine Gatestruktur angeordnet in Nachbarschaft der Kanalzone aufweist.
22. 22. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 21, dadurch gekennzeichnet, daß die Isolierlage eine kleinere Dicke zwischen dem potentialfreien Gate una der Oberfläche des Halbleiterkörpers besitzt als zwischen dem potentialfreien Gate und der leitenden Elektrode.
23. 23. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 22, dadurch gekennzeichnet, daß die Speicherzone und die Sourcezone eine Leitfähigkeitstype besitzen, und daß die Gatestruktur eine Halbleiterzone der anderen Leitfähigkeitstype aufweist.
24. 24. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 4, dadurch gekennzeichnet, daß die Sourcezone eine Leitfähigkeitstype besitzt,und daß die Kanalzone und die Speicherzone die andere Leitfähigkeitstype aufweisen, und daß die Speicherzone in der Nachbarschaft der Oberfläche des Halbleiterkörpers angeordnet ist, und daß die Speicherzelle ferner eine Isolierlage ausgebildet auf der Oberfläche des Halbleiterkörpers besitzt, und wobei eine leitende Elektrode auf der Isolierlage ausgebildet ist.

    S Π 9 8 3 5 / 0 ß % 3
25. 25. Halbleiterspeicheranordnung mit einem Halbleiterkörper, einer Vielzahl von Bit-Leitungen und einer Vielzahl von Wortleitungen und mindestens einer Halbleiterspeicherzelle angeordnet an Kreuzungspunkten der Bit-Leitungen und Wortleitungen, insbesondere nach einem oder mehreren der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Halbleiterzelle eine Sourcezone, eine Speicherzone und eine Kanalzone aufweist, welch letztere die Sourcezone und die Speicherzone verbindet, und wobei eine Potentialbarriere aufgebaut wird, welche durch mindestens die Spannung der Sourcezone steuerbar ist, und wobei eine Gatezone in der Nachbarschaft der Kanalzone angeordnet ist.
26. 26. Vorrichtung nach Anspruch 25, dadurch gekennzeichnet, daß die Sourcezone elektrisch mit einer der Bit-Leitungen und die Gatezone elektrisch mit einer der Wortleitungen verbunden ist.
27. 27. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 26, dadurch gekennzeichnet, daß die Sourcezone die erwähnte eine Bit-Leitung bildet.
28. 28. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 26, dadurch gekennzeichnet, daß die Gatezone die erwähnte eine Wortleitung bildet.
29. 29. Vorrichtung nach einem oder mehreren der vorhergehenden Ansprüche, insbesondere nach Anspruch 25, dadurch gekennzeichnet, daß die Speicherzone in der Nachbarschaft der Oberfläche des Halbleiterkörpers angeordnet ist, daß die Sourcezone elektrisch mit einer der Bit-Leitungen verbunden ist und daß die Halbleiter-Speicherzelle ferner eine Isolierlage ausgebildet auf der Oberfläche des Halbleiterkörpers aufweist und eine leitende Elektrode ausgebildet auf der Isolierlage und elektrisch verbunden mit den Wortleitungen.

    80983S/Q689

    - (ήΤ-

    ⁶ 28U/181
30. 30. Vorrichtung nach einem oder mehreren der vornergehenden Ansprüche, insbesondere nach Anspruch 29, dadurch gekennzeichnet, daß die Sourcezone die erwähnte eine Bit-Leitung bildet.

    809835/0689