DE2810054A1 - Elektronische schaltungsvorrichtung und verfahren zu deren herstellung - Google Patents
Elektronische schaltungsvorrichtung und verfahren zu deren herstellungInfo
- Publication number
- DE2810054A1 DE2810054A1 DE19782810054 DE2810054A DE2810054A1 DE 2810054 A1 DE2810054 A1 DE 2810054A1 DE 19782810054 DE19782810054 DE 19782810054 DE 2810054 A DE2810054 A DE 2810054A DE 2810054 A1 DE2810054 A1 DE 2810054A1
- Authority
- DE
- Germany
- Prior art keywords
- resin film
- electronic circuit
- circuit device
- holes
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/145—Organic substrates, e.g. plastic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/4822—Beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
- H01L2224/241—Disposition
- H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01011—Sodium [Na]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01024—Chromium [Cr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01027—Cobalt [Co]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01028—Nickel [Ni]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01038—Strontium [Sr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01055—Cesium [Cs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01057—Lanthanum [La]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01058—Cerium [Ce]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0106—Neodymium [Nd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01061—Promethium [Pm]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01067—Holmium [Ho]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19043—Component type being a resistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Description
DIPL-CHEM. DR. ELISABETH JUNG DIPL-PHYS. DR. JÜRGEN SCHIRDEWAHN
D R.-IN G. GERHARD SCH M ITT-NILSON PATENTANWÄLTE
81 Όϋ Mt-NCHEN 40,
OLEMENbSTRASSE 30 TELEFON 34 50 67
telegramm-adresse: invent/monchen ihbc». 2810054
L 755 M1 (Dr.S/hi/k)
8. März 1978
Matsushita Electric Industrial Co. Ltd. Osaka, Japan
Elektronische Schaltungsvorrichtung und Verfahren zu deren Herstellung
Prioritäten: 1) 8. März 1977 Japan Sho 52-256o3
2) 7. April 1977 Japan Sho 52-4oo22
3) 13. Mai 1977 Japan Sho 52-55624
4) 21. September 1977 Japan Sho 52-114296
5) 28. September 1977 Japan Sho 52-117o68
Die Erfindung betrifft elektronische Schaltungsvorrichtungen mit wenigstens einer elektronischen Vorrichtung sowie ein Verfahren
zur Herstellung solcher elektronischer Schaltungsvorrichtungen.
Ein Beispiel einer bekannten elektronischen Schaltungsvorrichtung mit einer oder mehreren Halbleitervorrichtungen, wie einer oder
mehreren integrierten Schaltungen (IC), ist gepäß Fig. 1 aufgebaut.
809837/08 89
Dabei sind in mehreren Schichten angeordnete Verdrahtungsleiterschichten
2 und 3 unter Verwendung einer Technologie für gedruckte Schaltungen auf einer Seite eines Keramiksubstrats 1
gebildet. Die Verdrahtungsleiter 2 und 3 sind mit Hilfe einer
isolierenden Schicht 4, beispielsweise aus SiO2, isoliert. Halbleitervorrichtungen 5,5, wie IC's,sind auf das Keramiksubstrat 1 gebondet, und Elektroden 6,6 der Halbleitervorrichtungen 5,5 sind mittels der bekannten Drahtbondtechnologie durch dünne Aluminiumdrähte 7 mit den Verdrahtungsleitern 2 oder 3 verbunden. Da ein
solches herkömmliches Beispiel gemäß Fig. 1 viele Bondpunkte
(Befestigungspunkte) aufweist und diese einer nach dem anderen
gebondet werden müssen, erfordert die Herstellung viele Arbeitsschritte und einen großen Zeitaufwand für das Bonden (Befestigen der Drähte). Da das Bonden der Drähte 7,7 Punkt für Punkt erfolgt, ist die Zuverlässigkeit nicht zufriedenstellend. Da das Keramiksubstrat teuer ist, wird die resultierende Vorrichtung ebenfalls teuer. Bei der Formgebung des Substrats muß ferner berücksichtigt werden, daß das Verdrahtungsleitermuster und die Anordnung der
Halbleitervorrichtungen 5,5 derart sein müssen, daß die Längen
der Bonddrähte 7,7 kurz werden. Folglich ist die Wahrscheinlichkeit groß, daß das Substrat aufgrund einer solchen Beschränkung
groß wird.
gebildet. Die Verdrahtungsleiter 2 und 3 sind mit Hilfe einer
isolierenden Schicht 4, beispielsweise aus SiO2, isoliert. Halbleitervorrichtungen 5,5, wie IC's,sind auf das Keramiksubstrat 1 gebondet, und Elektroden 6,6 der Halbleitervorrichtungen 5,5 sind mittels der bekannten Drahtbondtechnologie durch dünne Aluminiumdrähte 7 mit den Verdrahtungsleitern 2 oder 3 verbunden. Da ein
solches herkömmliches Beispiel gemäß Fig. 1 viele Bondpunkte
(Befestigungspunkte) aufweist und diese einer nach dem anderen
gebondet werden müssen, erfordert die Herstellung viele Arbeitsschritte und einen großen Zeitaufwand für das Bonden (Befestigen der Drähte). Da das Bonden der Drähte 7,7 Punkt für Punkt erfolgt, ist die Zuverlässigkeit nicht zufriedenstellend. Da das Keramiksubstrat teuer ist, wird die resultierende Vorrichtung ebenfalls teuer. Bei der Formgebung des Substrats muß ferner berücksichtigt werden, daß das Verdrahtungsleitermuster und die Anordnung der
Halbleitervorrichtungen 5,5 derart sein müssen, daß die Längen
der Bonddrähte 7,7 kurz werden. Folglich ist die Wahrscheinlichkeit groß, daß das Substrat aufgrund einer solchen Beschränkung
groß wird.
Fig. 2 zeigt ein weiteres Beispiel einer eine oder mehrere Halbleitervorrichtungen
aufweisenden elektrischen Schaltungsvorrich-
809837/0889
tung, die entsprechend der Filmträgertechnologie hergestellt ist; ein repräsentatives Beispiel der Filmträgertechnologie ist die
(von der General Electric Company, USA) sog. Mini-Mod-Technologie.
Fig. 3 zeigt eine Schnittansicht eines Teils der elektronischen Schaltungsvorrichtung, und zwar längs der Schnittlinie A-A
in Fig. 2. Bei der Filmträgertechnologie kann die elektronische Schaltungsvorrichtung durch gleichzeitiges Bonden vieler Beamleads
(Flachanschlüsse, Trägeranschlüsse) auf die entsprechenden
ι
Elektroden auf der Halbleitervorrichtung ohne zeitraubendes Bonden der Reihe nach hergestellt werden. Die Beam-leads werden auf einem Polyimidfilm gebildet, indem der Polyimidfilm mit einer Cu-Schicht bedeckt und anschließend mit Hilfe der Photolithographie ein selektives Ätzen durchgeführt wird. Auf diese werden die Elektroden eines LSI (integrierte Schaltung hohen Integrationsgrades) mit Hilfe thermischen Kompressionsbondens befestigt. Fig. 2 zeigt einen Teil einer elektronischen Schaltungsvorrichtung mit mehreren Halbleitervorrichtungen 14,14,.und zwar entsprechend der Filmträgertechnologie, angewendet auf ein LSI mit vielen Kontaktierungsflecken. In Fig. 2 besitzt ein Polyimidfilm 8 eine festgelegte Anzahl Öffnungen 9,9. Beara-leads 1o, ... sind unter Verwendung einer Ätztechnologie derart hergestellt worden, daß sie sich von der Oberfläche des Polyimidfilms 8 in die Öffnungen 9,9 erstrecken, und die Beam-leads 1o,1o bilden Teile erster Verdrahtungsleiter. Dann wird auf dem Polyimidfilm 8 und auf den ersten Verdrahtungsleitern 1o,1o eine Isolierschicht 11 mit einem
Elektroden auf der Halbleitervorrichtung ohne zeitraubendes Bonden der Reihe nach hergestellt werden. Die Beam-leads werden auf einem Polyimidfilm gebildet, indem der Polyimidfilm mit einer Cu-Schicht bedeckt und anschließend mit Hilfe der Photolithographie ein selektives Ätzen durchgeführt wird. Auf diese werden die Elektroden eines LSI (integrierte Schaltung hohen Integrationsgrades) mit Hilfe thermischen Kompressionsbondens befestigt. Fig. 2 zeigt einen Teil einer elektronischen Schaltungsvorrichtung mit mehreren Halbleitervorrichtungen 14,14,.und zwar entsprechend der Filmträgertechnologie, angewendet auf ein LSI mit vielen Kontaktierungsflecken. In Fig. 2 besitzt ein Polyimidfilm 8 eine festgelegte Anzahl Öffnungen 9,9. Beara-leads 1o, ... sind unter Verwendung einer Ätztechnologie derart hergestellt worden, daß sie sich von der Oberfläche des Polyimidfilms 8 in die Öffnungen 9,9 erstrecken, und die Beam-leads 1o,1o bilden Teile erster Verdrahtungsleiter. Dann wird auf dem Polyimidfilm 8 und auf den ersten Verdrahtungsleitern 1o,1o eine Isolierschicht 11 mit einem
809837/0 8 8*9
speziellen Muster erzeugt, und auf der Isolierschicht 11 werden
zweite Verdrahtungsleiter 12, ... gebildet. Bestimmte der ersten
Verdrahtungsleiter 1o, ... und bestimmte der zweiten Verdrahtungsleiter 12, ....werden durch Metallschichten eines Teils der zweiten
Verdrahtungsleiter, welche die ersten Verdrahtungsleiter 1o, ... durch Löcher 13, ... erreichen, verbunden. In den öffnungen
9,9 werden Halbleitervorrichtungen 14,14 gehalten, indem die Beam-leads 1o, ... auf die Elektroden 15, ... der Halbleitervorrichtungen
14,14 gebondet werden.
Die erläuterte Filmträgertechnologie ist mangelhaft, wenn eine große Anzahl von Halbleitervorrichtungen 14, ... auf einen PoIyiraidfilm
8 gebondet wird. Denn deren gleichzeitiges Bonden mit hoher Genauigkeit und hoher Zuverlässigkeit ist schwierig, und
eine Haltevorrichtung oder Lehre für das gleichzeitige Bonden ist kompliziert. Da Polyimidharz sehr teuer ist, ist der bei der Filmträgertechnologie
verwendete herkömmlich dicke (etwa 125 pm) Kunststoffilm 8 sehr teuer. Da die Verdrahtungsleiter durch eine
recht dicke (etwa 35 μΐη) Kupferschicht gebildet sind, ist es
schwer, ein sehr feines Verdrahtungsleitermuster zu erhalten. Da die Beam-leads 1o, ... Längen besitzen, die jenen der dünnen
Drähte bei der Drahtbondtechnologie vergleichbar sind, ist es schwierig, das Substrat aus dem Polyimidfilm 8 genügend klein
zu machen. Da es die Filmträgertechnologie überdies erfordert, daß die Halbleitervorrichtung Elektroden besitzt, die für das
809837/0889
Bonden mit den Beam-leads an deren Umfangsteil angeordnet sind, ist für die Halbleitervorrichtung eine spezielle Anordnung des
Elektrodenmusters erforderlich. Da die Wärme der Halbleitervorrichtung nur durch die Beam-leads übertragen wird, ist die Wärmeableitung
der Vorrichtung nicht ausreichend. Schließlich ist die Filmträgertechnologie nicht dafür geeignet, elektronische Vorrichtungen
anzubringen, die schwerer als Halbleitervorrichtungen sind, da das Gewicht einer solchen Vorrichtung lediglich von den
Beam-leads getragen wird.
Aufgabe der vorliegenden Erfindung ist es, die Dichte der Verdrahtung
einer elektronischen Schaltungsvorrichtung zu erhöhen und dadurch deren Abmessungen zu verringern. Weiterhin soll die
erforderliche Menge teuren Materials und die Anzahl Arbeitsschritte für das Herstellen der elektronischen Schaltungsvorrichtung
verringert werden.
Die Lösung dieser Aufgabe besteht in einer Vorrichtung, wie sie im Anspruch 1 gekennzeichnet ist, und in einem Verfahren, wie es
im Anspruch 24 gekennzeichnet ist. Vorteilhafte Weiterbildungen dieser Lösungen sind in den übrigen Ansprüchen gekennzeichnet.
Im folgenden wird die Erfindung anhand von Ausführungsformen
näher erläutert. In der Zeichnung zeigen:
809837/0889
Fig. 1 eine Querschnittsansicht eines Teils eines Beispiels einer durch eine bekannte Drahtbondtechnologie hergestellten
herkömmlichen elektronischen Schaltungsvorrichtung;.
Fig. 2 eine Draufsicht auf einen Teil einer Vorrichtung, die durch Kombinieren der Filmträgertechnologie und einer
bekannten Mehrschichtverdrahtungstechnologie hergestellt worden ist;
Fig. 3 eine Querschnittsansicht längs der Schnittebene Λ-Α in
Fig. 2;
Fig. 4 eine Draufsicht auf ein Beispiel einer erfindungsgemäßen elektronischen Schaltungsvorrichtung;
Fig. 5 eine Querschnittsansicht in der Schnittebene I-I der
Fig. 4;
Fig. 6 eine Draufsicht auf ein weiteres Beispiel einer erfindungsgemäßen
elektronischen Schaltungsvorrichtung, die einen ähnlichen Aufbau wie die der Fig. 4 aufweist, jedoch
mehr Halbleitervorrichtungen besitzt;
Fig. 7 (a) bis (i) Querschnittsansichten zur Darstellung verschiedener
Schritte eines Herstellungsverfahrens für ein Beispiel einer erfindungsgemäßen elektronischen
8098377 0 889
Schaltungsvorrichtung;
Fig. 8 (a) bis (f) Querschnittsansichten zur Erläuterung verschiedener
Schritte eines Beispiels eines Herstellungsverfahrens für eine andere Ausführungsform einer erfindungsgemäßen
elektronischen Schaltungsvorrichtung;
Fig. 9 eine Querschnittsansicht eines weiteren Beispiels einer erfindungsgemäßen elektronischen Schaltungsvorrichtung;
Fig. 1o eine Querschnittsansicht eines weiteren Beispiels einer
erfindungsgemäßen elektronischen Schaltungsvorrichtung;
Fig. 11 (a) eine fragmentarische Perspektivansicht eines weiteren
Beispiels einer erfindungsgemäßen elektronischen Schaltungsvorrichtung;
Fig. 11 (b) eine Querschnittsansicht längs der Schnittlinie II-II
in Fig. 11 (a) ;
Fig. 12 (a) eine Perspektivansicht eines Beispiels eines Metallrahmens,
der als Verstärkung verwendet wird und auf einer Fläche eines wärmebeständigen und flexiblen Kunststofffilms
befestigt wird;
Fig. 12 (b) eine Perspektivansicht eines wärmebeständigen und
809837/0889
flexiblen Kunststoffilms mit dem Metallrahmen nach Fig.
12 (a) , der auf der unteren Oberfläche des Kunststofffilms befestigt ist;
Fig. 12 (c) eine Perspektivansicht einer halbfertig gestellten Anordnung mit dem Kunststoffilm der Fig. 12 (b) und
einer Zeitanzeigevorrichtung, wobei eine darüberliegende Glasplatte lediglich strichpunktiert dargestellt ist;
Fig. 13 eine Querschnittsansicht eines weiteren erfindungsgemäßen
Beispiels mit einer Flüssigkristallanzeigevorrichtung;
Fig. 14 eine Querschnittsansicht eines weiteren erfindungsgemäßen . Beispiels; und
Fig. 15 (a) bis (d) Schnittseitenansichten zur Darstellung verschiedener
Schritte eines Herstellungsverfahrens für ein weiteres Beispiel einer Halbleitervorrichtung gemäß vorliegender
Erfindung.
Die vorliegende Erfindung wird nun anhand von Einzelheiten unter Bezugnahme auf die Darstellung der Fig. 4 erläutert, und danach
werden verschiedene bevorzugte Ausführungsformen der vorliegenden Erfindung dargestellt.
809837/0889
Ein erstes Beispiel wird anhand der Fig. 4, die eine Draufsicht auf das erste Beispiel zeigt, und der Fig. 5, die eine Querschnittsansicht
längs der Schnittlinie I-I in Fig. 4 zeigt, erläutert.
In den Fig. 4 und 5 kennzeichnet die Bezugsziffer 16 einen dünnen Harzfilm aus wärmebeständigem flexiblem Kunststoff.
Ein bevorzugtes Beispiel ist ein 1o ,um bis 5o pm dicker Polyimidfilm.
Ein Polyamidfilm oder ein Polyesterfilm der gleichen Dicke kann ebenfalls verwendet werden. Auf der unteren Oberfläche des
Kunststoffilms 16 ist eine Befestigungsschicht 17 gebildet. Für das Material der Befestigungsschicht 17 wird FEP (fluoriertes
Äthylenpropylen-)Harz oder Epoxyharz bevorzugt. Bei der vorliegenden
Erfindung ist es vorteilhaft, aus zwei oder drei Schichten zusammengesetzte Folien zu verwenden, die. einen Polyimidfilm
aufweisen sowie einen FEP-FiIm (und von der E. I. du Pont de Nemours and Company in den USA unter der Bezeichnung KAPTON
auf den Markt gebracht worden sind). Beispielsweise besitzt KAPTON einen Dreischichtenaufbau aus FEP(2,5 pm)-Polyimid(25 pm) FEP(2,5
pm). Eine der FEP-Schichten wurde durch Ätzen entfernt, um die Doppelschicht für die erfindungsgemäßen Zwecke zu erzeugen.
Die Dicke der Befestigungsschicht 17 liegt im Bereich von 1 bis 5 pm und sollte sehr dünn sein. Auf der Oberfläche des Harzfilms
16 ist eine Kupferschicht durch bekanntes Niederschlagen gebildet worden, und eine Verdrahtungsschicht 22 mit einem spezifischen
Muster ist erzeugt worden, indem die Kupferschicht unter Verwendung
einer bekannten Photolithographie selektiv geätzt worden ist. Im Harz- oder Kunststoffilm 16 sind an speziellen Stellen
809837/08 8.9
durch bekanntes chemisches Ätzen mit einer starken Alkalilösung Löcher gebildet worden. Ferner sind durch Verwendung einer Plasmaätzung
Löcher in der Befestigungsschicht 17 erzeugt worden, wodurch
durchgehende Löcher 18, die sowohl den Harzfilm 16 wie auch die Befestigungsschicht 17 durchdringen, gebildet worden sind.
Beim Bilden der durchgehenden Löcher 18 ist es zu bevorzugen, die Lösungskonzentration, die Lösungstemperatur und die Zeit zu
steuern, damit die Wände der durchgehenden Löcher 18 eine Schräge mit einem Winkel von 3o° bis 6o° gegenüber der Achse der Löcher
18 aufweisen. Der Halbleiterchip 19 mit der integrierten Schaltung besitzt auf einer Oberfläche Elektroden 2o, und die nicht von den
Elektroden 2o belegten Teile dieser Oberfläche sind durch eine bekannte gewöhnliche Schutzschicht 21 aus SiO2, die durch CVD
(chemische Gasphasenabscheidung) gebildet sind, bedeckt.
Die Halbleitervorrichtung 19 wird durch thermisches Pressen bei 3öo°C bis 35o°C auf der Befestigungsschicht 17 befestigt, nachdem
die Elektroden 2o auf den durchgehenden Löchern 18 positioniert worden sind. Da der Harzfilm 16 dünn und folglich meist transparent
ist, ist die Positionierung leicht. Es ist auch recht wirkungsvoll, daß eine Anzahl von Halbleitervorrichtungen 19
gleichzeitig gebondet oder befestigt werden kann.
In der Fig. weist die obere Oberfläche des Harzfilms 16 das Verdrahtungsschal
tungsmuster 22 auf, und auf der entgegengesetzten
809837/0889
Oberfläche, nämlich der unteren Oberfläche, sind mit Hilfe der
Befestigungsschicht 17 mehrere Halbleitervorrichtungen 19, ... befestigt. Bei den Verdrahtungsmusterschichten handelt es sich
um doppelschichtige Metallschichten, wobei die untere, auf dem Harzfilm 16 gebildete dünne Schicht aus Ti oder Cr und die darüberliegende
dickere Schicht aus Cu gebildet ist. Die untere Schicht aus Cr oder Ti dient als Verunreinigungssperrschicht, die verhindert,
daß das darüberliegende Kupfer durch die Al-Elektrodenschicht 2o in die Halbleitervorrichtung 19 diffundiert, und
gleichzeitig verbessert die untere Cr- oder Ti-Schicht die Haftung des Cu-Verdrahtungsleiters 22 auf dem Harzfilm 16. Beispielsweise
werden die doppelschichtigen Verdrahtungsleiter 22 durch einen
bekannten Niederschlag gebildet, wobei der Harzfilm 16 eine Temperatur von 15o bis 25o°C aufweist, und durch ein (folgendes)
Plattieren, um die Dicke der oberen Cu-Schicht zu erhöhen. Für die vorliegende Erfindung bedeutet Niederschlagen eine Methode
wie Aufdampfen, Aufstäuben, nichtelektrolytisches Plattieren und Ionenpiattieren. Jede der genannten Methoden kann verwendet werden.
Dann wird die doppelschichtige Leiterschicht unter Verwendung der bekannten Photolithographie selektiv geätzt, um ein spezielles
Verdrahtungsmuster zu bilden. Dieses Verdrahtungsmuster kann durch Verwendung einer Metallmaske erzeugt werden, wenn keine hohe
Genauigkeit erwartet wird. In diesem Stadium sind die Verdrahtung 22 und die Elektroden 2o der Halbleitervorrichtung 19 verbunden
durch die doppelschichtige Metallschicht, die in den durchgehenden
809837/0889
Löchern 18 gebildet ist/ die sich durchgehend von dem Verdrahtungsleiter 22 zum Kontaktierungsteil der Elektroden 2o erstrecken.
Eine Schutzbedeckungsschicht 23 für die Halbleitervorrichtung kann aus Siliconharz oder Epoxyharz bestehen oder aus Metall,
wenn eine Wärmesenke zur Wärmeableitung erwogen wird. Diese Bedeckungsschicht
23 mag für manche Fälle nicht erforderlich sein. Auf der unteren Oberfläche des Harzfilms 16, nämlich der Oberfläche,
die jener mit dem Verdrahtungsleiter 22 gegenüberliegt,
ist ein Versteifungsträger 24 zum Tragen des Films 16 gebildet. Der Versteifungsträger 24 besteht beispielsweise aus einem Metallrahmen,
und er ist rund um die Vorrichtung 19 mittels der Befestigungsschicht 17 befestigt. Die Notwendigkeit für die Abschrägung
der Wand des durchgehenden Loches ergibt sich, wenn eine elektrische Verbindung unter Verwendung des durchgehenden Loches 18 zwischen
dem Verdrahtungsmuster 22 und anderen Teilen hergestellt wird. Die schräge Wand, aufgrund welcher die Durchbohrung an der
oberen Oberfläche der Verdrahtung 22 einen größeren Durchmesser aufweist als auf der entgegengesetzten (unteren) Oberfläche des
Harzfilms 16, ermöglicht die Bildung einer dickeren und zuverlässigeren Metallschicht durch Niederschlagen und Plattieren in einem
Umfangsteil der Durchbohrungen 18. Wenn die Neigung der Schräge zu steil ist, entsteht ein Schattenproblem bei der Bildung der
Metallschicht und außerdem ein Spaltproblem beim nachfolgenden Plattieren. Wenn die Schräge der Durchbohrung dagegen zu flach
ist, wird der Durchmesser an der Oberfläche des Verdrahtungsleiters 22 zu groß, wodurch ein Verbindungsproblem mit der benachbarten
809837/08 8.9
Durchbohrung entsteht.
Wenn bei einem praktischen Beispiel der Erfindung die Halbleitervorrichtungen
19 auf dem Harzfilm 16 befestigt werden, kann eine Anzahl Halbleitervorrichtungen 19 durch die Befestigungsschicht
17 gleichzeitig befestigt werden. Der bequemste Weg der Befestigung besteht darin, die Vorrichtungen 19 durch einen Erwärmungsofen zu schicken, während mit einer großen Preßplatte ein gleicher Druck auf eine Anzahl von Vorrichtungen 19 ausgeübt wird, nachdem die Halbleitervorrichtungen 19 mittels einer einfachen Lehre
positioniert worden sind. Wenn der Verdrahtungsleiter 22 durch
Niederschlagen gebildet ist, werden Verbindungen zwischen den Verdrahtungsleitern 22 und den Elektroden 2o auf den Halbleitervorrichtungen 19 durch die Durchbohrungen 18 hindurch erzeugt.
17 gleichzeitig befestigt werden. Der bequemste Weg der Befestigung besteht darin, die Vorrichtungen 19 durch einen Erwärmungsofen zu schicken, während mit einer großen Preßplatte ein gleicher Druck auf eine Anzahl von Vorrichtungen 19 ausgeübt wird, nachdem die Halbleitervorrichtungen 19 mittels einer einfachen Lehre
positioniert worden sind. Wenn der Verdrahtungsleiter 22 durch
Niederschlagen gebildet ist, werden Verbindungen zwischen den Verdrahtungsleitern 22 und den Elektroden 2o auf den Halbleitervorrichtungen 19 durch die Durchbohrungen 18 hindurch erzeugt.
Entsprechend der erfindungsgemäßen Methode ist die Anzahl dsr
Herstellungsschritte im Vergleich zur oben erwähnten Filmträgertechnologie beträchtlich verringert, und die Zuverlässigkeit ist außerdem erheblich besser.
Herstellungsschritte im Vergleich zur oben erwähnten Filmträgertechnologie beträchtlich verringert, und die Zuverlässigkeit ist außerdem erheblich besser.
Bei dem Verfahren unter Verwendung der Filmträgertechnologie ist als Film 8 in den Fig. 2 und 3 gewöhnlich ein recht dicker PoIyimidfilrn
8 mit einer Dicke von etwa 125 μπι verwendet worden.
Dies deshalb, weil der Film 8 selbst eine ausreichende Stärke
haben muß, um eine recht dicke Kupferfolie von 35 pm für die
Verdrahtungsleiter (erste Schicht) und die Beam-leads 1o auf der
Dies deshalb, weil der Film 8 selbst eine ausreichende Stärke
haben muß, um eine recht dicke Kupferfolie von 35 pm für die
Verdrahtungsleiter (erste Schicht) und die Beam-leads 1o auf der
809837/0889
2 6 10054
Oberfläche des Polyimidfilms 8 zu tragen, und weil der Film mehrere
große Öffnungen 9 für die Aufnahme der Halbleitervorrichtungen besitzt und zudem noch die Halbleitervorrichtungen 19 mit den
darauf gebondeten Beam-leads 1o halten muß. Bei dem in den Fig. 4 und 5 gezeigten erfindungsgemäßen Beispiel sind die Halbleitervorrichtungen
19 und der Harzfilm 16 mit der Befestigungsschicht 17 dazwischen Seite an Seite befestigt, und es existieren keine
großen öffnungen, welche die Festigkeit des Films 16 beeinträchtigen,
und folglich reicht ein recht dünner Harzfilm 16 mit einer
Dicke von 1o bis 5o pm für diesen Zweck aus. Dies ermöglicht es,
die Gesamtdicke der Anordnung noch dünner zu machen, und Materialkosten, die im wesentlichen durch den teuren Polyimidfilm für den
Harzfilm 16 verursacht werden, können beträchtlich verringert werden.
Die Verdrahtungsleiter 22 des praktischen Beispiels gemäß Fig. 4
und 5 sind durch Niederschlagen gebildet, dem meist ein anschließendes Plattieren folgt, und ihre Dicke beläuft sich auf 2 bis
15 um. Die Dicke der Kupferfolie, wie sie bei dem die Filmträgertechnologie
verwendenden Verfahren benutzt wird, beläuft sich auf eine beachtliche Dicke von 35 pm, und daher wird die Rauhigkeit
der Oberfläche der ersten Verdrahtungsleiterschicht groß. Eine solche rauhe Oberfläche der Filmträgertechnologie-Vorrichtung
führt zu dem Problem der Wahrscheinlichkeit, daß am Verbindungsteil mit dem Verdrahtungsleiter 12 der zweiten (darüberliegenden)
Schicht, d.h. an der Kreuzungsstelle von zweitem und erstem Ver-
8098377088.3
drahtungsleiter, eine Unterbrechung auftritt. Dies ist ein zu einer
geringen Zuverlässigkeit führender Mangel einer Filmträgertechnologie-Vorrichtung.
Beim erfindungsgemäßen Beispiel dagegen brauchen die Verdrahtungsleiter 22 das Gewicht der Halbleitervorrichtungen 19 nicht zu tragen,
und deshalb weisen die Verdrahtungsleiter 22 keine mechanische
Stärke auf. Deshalb ist es möglich, die Verdrahtungsleiter 22 aus dünnen Metallschichten zu bilden. Der Metallträger für die Versteifung,
d.h. der Metallrahmen 24, erstreckt sich zu Umfangsteilen des Harzfilms 16, wie es Fig. 4 zeigt. Der Zweck dieses Trägers
ist es, den Harzfilm 16 zu versteifen und dessen Krümmung oder Verwerfung zu verhindern. Wenn die Filmfläche groß ist, sollte sich
der Rahmen vorzugsweise zu den Mittelteilen erstrecken, um den Umfang der Halbleitervorrichtung 19 zu umgeben, wie es durch Fig. 4
gezeigt ist.
Wenn der Metallrahmen 24 so konstruiert ist, daß er die Halbleitervorrichtung
19 umgibt, führt dies nicht nur zu einer Versteifung des Harzfilms 16, sondern der Metallrahmen hat auch die Wirkung
einer Barriere gegen Spritzer eines geschmolzenen Harzbreis, der vorzugsweise zur dauernden Bedeckung der Halbleitervorrichtungen
19 und benachbarter Teile aufgetragen wird, um eine Schutzschicht 23 zu erzeugen. Die Dicke des versteifenden Metallrahmens 24
reicht vorzugsweise von 3o pm bis 5oo pm, und bevorzugtes Material für den Metallrahmen 24 ist Cu, rostfreier Stahl oder Fe.
80983 7/0889
Die Auswahl des Materials hängt vom Verdrahtungsmaterial ab. Wenn
es sich bei dem Material für den Verdrahtungsleiter 22 beispielsweise
um Cu handelt und das Verdrahtungsmuster durch Photolithographie und Ätzen gebildet wird, muß man ein Metallmaterial wie
rostfreien Stahl verwenden, der beständig gegenüber der FeCl3-Losung
ist, die als Ätzlösung für den Cu-Verdrahtungsleiter 22 benutzt
wird.
Wenn ein dünner Metallrahmen 24 verwendet wird, werden zwischen dem Film 16 und dem Metallrahmen 24 beim Befestigungsvorgang keine
Blasen eingeschlossen, und die Befestigung ist sehr stark. Auch kann ein dünner Rahmen in kurzer Zeit leicht auf eine Platte mit
einer gedruckten Schaltung gelötet werden, da ein solcher dünner Rahmen keine unnötig große Wärmekapazität aufweist.
Fig. 6 zeigt ein abgewandeltes Beispiel der vorliegenden Erfindung,
bei dem sich mehr als eine Halbleitervorrichtung 19 auf dem Harzfilm 16 befinden, während die Grundstruktur derjenigen der Fig. 4
und 5 ähnelt. Für diesen Fall können die gleichen Wirkungen erwartet werden wie sie für den in den Fig. 4 und 5 dargestellten
Fall erläutert worden sind.
Als Träger 24 sind auch isolierendes Harz, Keramik usw. verwendbar.
Wie zuvor beschrieben, kann bei den Fig. 4, 5 und 6 durch die
809837/0889
Befestigungsschicht 17 mehr als eine Halbleitervorrichtung auf einer der Oberflächen des hitzebeständigen und flexiblen Kunststoff
ilms 16 befestigt werden. Eine Vielschichtverdrahtung kann auf derjenigen Oberfläche gebildet werden,die jener entgegengesetzt
ist, auf der sich die Halbleitervorrichtungen befinden. Elektroden 2o der Halbleitervorrichtungen 19 und spezielle Teile
der Verdrahtungsleiter 22 sind elektrisch verbunden, und zwar
mit Hilfe der Metallschichten, die auf den geneigten Wänden der Durchbohrungen 18 gebildet worden sind. Dieser Prozeß führt zu
extrem dünnen und zuverlässigen IC-Vorrichtungen auf Massenproduktionsbasis, und zwar mit einer Verringerung bezüglich der
Arbeitsschritte. Das erfindungsgemäße Verfahren hat die Vorteile, daß die Materialkosten billig sind und daß durch Erhöhung der
Verdrahtungsdichte eine hohe Integration möglich wird.
In den Fig. 4 und 5 kann das Harzfilmsubstrat 16, das für sich alleine nicht leicht zu handhaben ist, durch Kombinieren mit dem
Träger 24 dünner und leicht zu handhaben gemacht werden.
Speziell wenn eine elektrische Messung durchgeführt wird oder die elektronische Schaltungsvorrichtung gemäß diesem Beispiel
auf einer Druckschaltungsplatte befestigt wird, ist der Wirkungsgrad für diese Arbeit verbessert, und folglich ist eine Gesamtkostenreduzierung
möglich. Dieser Faktor wirkt sich stark aus beim Einbau der Halbleitervorrichtung durch das drahtlose Bonden.
809837/0889
-JW-
überdies macht es die erfindungsgemäße Struktur mit dem Versteifungsrahmen aufgrund von dessen Barrierenwirkung gegen geschmolzenes
Beschichtungsharz möglich, die elektronische Schaltungsvorrichtung mit einer gleichmäßigeren Qualität herzustellen, wenn die
Harzbeschiehtung auf dem Halbleiter verwendet wird.
Untersuchungen der Erfinder haben ergeben: Wenn die Verdrahtung
auf der Isolierschicht durch Aufdampfen erzeugt wird, ist die Wahrscheinlichkeit, daß eine elektrische Unterbrechung auftritt,
gegeben, wenn Umfangsteile der Durchbohrung 18 im Film 16 eine
scharfe Kante aufweisen. Um diesen Mangel zu überwinden, wird ein spitzer Winkel des Umfangsteils rund um die Durchbohrung 18 in
einen sanft abfallenden Umfang geändert, und eine Unterbrechung ist vermieden. Die Methode zur Entfernung der spitzen Randkante
an der Umfangsstelle der Durchbohrung 18 wird anhand verschiedener
Schritte der Fig. 7 erläutert, die eine Querschnittsansicht verschiedener
Stufen des Durchbohrungsteils des Harzfilms 16 zeigt.
Als erstes wird mit Hilfe einer bekannten Methode eine Photoresistmaske
(Photolackmaske) 31 mit einem speziellen Muster, das eine öffnung 315 aufweist, auf dem Harzfilm 16 erzeugt (Fig. 7 (c)).
Dann wird derjenige Teil des Harzfilms 16, der durch die Öffnung 315 belichtet worden ist, durch eine bekannte Ätzmethode selektiv
entfernt, um eine Durchbohrung 32 (Fig. 7 (d)) zu erzeugen.
809837/0889
Ein zu bevorzugendes Ätzmittel für diesen Prozeß ist eine Alkalilösung,
als typische Lösung NaOH. Die Durchbohrung 32 kann gebildet werden, indem bei einem Harzfilm 16 mit einer Dicke von
25 pm etwa 1o bis 15 Minuten geätzt wird. Der Durchmesser der
Durchbohrung sollte für die integrierten Halbleiterschaltungen etwa 1oo um sein. Die FEP-Schicht 17 bleibt nach dem Ätzen zurück,
da sie von Alkali nicht gelöst wird. Die Wand der Durchbohrung 32 sollte gegenüber der Oberfläche des Harzfilms 16 einen Winkel von
vorzugsweise 3o bis 6o° aufweisen.
Wird als Ausgangsmaterial ein Harzfilm 16 verwendet, der mit einer
dünnen Metallschicht (beispielsweise 2 bis 2o μπι Cu oder Ni) bedeckt
ist, wie es in Fig. 7 (a) gezeigt ist, ist eine Photolackschicht 31 mit einem speziellen Muster auf der dünnen Metallschicht
3o zu bilden. Anschließend wird die Metallschicht 3o unter Verwendung der darauf gebildeten Photolackmaske 31 geätzt, um eine
Öffnung 3o5 zu erzeugen. Dann wird der Harzfilm 16 in dem Teil 165,
der durch die öffnung 3o5 freigelegt worden ist, auf bekannte Art in ähnlicher Weise, wie sie für den in Fig. 7 (d) gezeigten Fall
dargestellt ist, weggeätzt.
Nach diesem Vorgang wird die Photolackschicht 31 (im Fall der Fig.
7 (a) und 7 (b) auch die Metallschicht 3o) entfernt, wie es in Fig. 7 (e) dargestellt ist.
8O9837/O8B0
- .26 -
Der Rand 33 des Umfangs der Durchbohrung 32 besitzt eine scharfe
Querschnittskante, die für die elektrische Unterbrechung der später auf ihr gebildeten Verdrahtungsmetallschicht verantwortlich
ist. Deshalb wird dieser scharfe Rand 33 in einer späteren Herstellungsstufe vorzugsweise in eine runde, v/eiche Kante geändert.
Dann wird die Halbleitervorrichtung 19 auf der FEP-Schicht 17, einer Befestigungsschicht, befestigt, so daß sie sich bezüglich
des Harzfilms 16 auf der der Durchbohrung 32 entgegengesetzten Oberfläche befindet (Fig. 7 (f)). Alle Verdrahtungen 2o sind vor
dieser Befestigung auf der befestigten Oberfläche der Halbleitervorrichtung 19 gebildet worden. Die Halbleitervorrichtung 19 wird
bei etwa 3oo°C unter Druckanwendung an der FEP-Schicht 16 befestigt.
Als nächstes wird auf dem Polyimidfilm 16 eine Metallmaske 34 zum Maskieren eines spezifizierten Teils gegen eine Oxidplasmaätzung
gebildet. Die öffnung 34' der Maske 34 wird etwas größer
gemacht als der Durchmesser des oberen Endteils der zuvor erzeugten
Durchbohrung 32. Diese Maske wird nach ihrer Positionierung bezüglich der Durchbohrung 32 festgeheftet. Ein geeignetes
Material für die Maske 34 ist rostfreier Stahl, der oxidationsbeständig ist, und die geeignete Dicke ist 3o pm bis 3oo pm,
was vom Durchmesser abhängt. Dann folgt ein Plasmaätzprozeß. Wenn der Harzfilm 16 genügend dick ist, kann die Plasmaätzung
ohne die Verwendung der Maske 34 durchgeführt werden.Es gibt zwei
809837/0889
Ziele für diesen PlasmaätzVorgang. Ein Ziel besteht darin, jenen
Teil der FEP-Befestigungsschicht 17 zu entfernen, welcher am Boden der Durchbohrung 32 frei liegt. Das andere Ziel besteht
darin, die Schräge des ümfangsteils der Durchbohrung 32 sanfter und dadurch den Rand runder zu machen. Fig. 7 (h) zeigt den Zustand
nach dem Entfernen des frei liegenden Teils der Befestigungsschicht 17. Als Folge der Plasmaätzung besitzt die abgeschrägte
Wand der Durchbohrung 32 nun zwei Teile: einen unteren, steileren Teil 35 und einen oberen, flacheren Teil 36. Dadurch ist der Umfangsrand
der Durchbohrung abgerundet.
Bei dieser mit Hilfe einer Maske durchgeführten Plasmaätzung ist es eine notwendige Bedingung, daß die Metallmaske 34 eine weitere
öffnung aufweist als die Durchbohrung 32, und es ist wichtig, eine geeignete Ätzgeschwindigkeit durch das Sauerstoffplasma zu
wählen. Selbst wenn das Loch 32 keine Durchbohrung darstellt und eine restliche dünne Schicht des Harzfilms 16 am Boden des Lochs
32 übriggeblieben ist, kann der restliche dünne Teil durch den Sauerstoffplasmaätzvorgang entfernt werden. Folglich ist es nicht
wichtig, ob es sich beim Loch 32 um eine Durchbohrung oder um ein Loch mit Boden handelt.
Schließlich wird mit Hilfe eines bekannten Prozesses die Metallmaske
34 entfernt, und auf dem spezifizierten Teil der Oberfläche
der frei liegenden Elektrode 2o des Halbleiters 19 und auf der
8098 3 7/0889
schrägen Wand 35,36 der Durchbohrung 32 im Polyimidfilm 16 wird
selektiv eine Metallverdrahtungsschicht 22 gebildet, und zwar durch Niederschlagen und/oder Plattieren, um eine gewünschte Dicke
zu erhalten. Die Verdrahtungsschicht 22 stellt eine elektrische Verbindung zwischen den Elektroden 20 der Halbleitervorrichtung
und der Verdrahtungsschicht 22 her. Für die Metallschicht 22 ist eine Doppelschicht aus einer unteren Cr- oder Ti-Schicht und
einer darüberliegenden Cu-Schicht geeignet.
Bei der vorausgehend beschriebenen Methode wird, nachdem das Loch 32 mit einer schrägen Wand durch selektives Ätzen des Harzfilms
16 gebildet ist, die Halbleitervorrichtung 19 an der Befestigungsschicht
17 befestigt, die eine Schicht des doppelschichtigen Harzfilms 16 darstellt. Der Teil der Befestigungsschicht,
die am Boden des Lochs 32 frei liegt, und der Teil des Films 16
rund um den Umfang des Lochs werden entfernt, um den Umfangsrand des Lochs abzurunden. Durch das Entfernen des Teils der Befestigungsschicht
17 und durch das Abrunden der Umfangskante der schrägen Wand des Lochs kann eine Unterbrechung der Metallverdrahtung
22 für die äußere Verbindung der Halbleitervorrichtung 19 verhindert werden, und daher kann man die elektronische Schaltungsvorrichtung
mit hoher Zuverlässigkeit herstellen.
Anhand der Fig. 8 wird im folgenden eine Herstellungsmethode für eine elektronische Schaltungsvorrichtung erläutert, die den Rahmen
809837/0 88
24, mehr als eine Halbleitervorrichtung 19 und andere elektronische
Teile enthält. Gemäß Fig. 8 (a) wird zunächst ein Harzfilm
16 als Substrat mit einer Befestigungsschicht 17 auf seiner unteren
Oberfläche am Träger 24 mit großen durchgehenden öffnungen befestigt. Wie zuvor beschrieben, sind typische Materialien:
für den Harzfilm 16 ein Polyimidfilm; für die Befestigungsschicht
17 FEP; und für den Träger 24 Metall, wie Kupfer, Eisen, rostfreier
Stahl, Nickel usw., oder ein dicker Polyimidfilm oder ein Keramiksubstrat. Um mit geringen Kosten einen Wärmeabieitungseffekt
zu schaffen, ist ein geeignetes Material Eisen oder Kupfer. Fig. 8 (b) zeigt den Zustand nach der Befestigung. Zu bevorzugende
Dicken sind: 15 bis 5o um für den Polyimidfilm 16, 2,5 bis 12,5 pm für die FEP-Schicht 17 und 1oo bis 5oo um für den Träger
24. Die im Träger 24 gebildeten durchgehenden Löcher 4o können die gleiche Größe wie die Halbleitervorrichtungen oder passive
Bauelemente, die später befestigt werden sollen, haben. Die Lochabmessungen sind jedoch vorzugsweise etwas größer als diejenigen
der Halbleitervorrichtungen und passiven Bauelemente, um deren Einsetzen leicht zu machen. Dann werden gemäß Fig. 8 (c>
im Harzfilm 16 Durchbohrungen 32 für die Verdrahtung gebildet, genau wie bei dem Vorgang ger.äß Fig. 7 (c) . Die Stellen der Durchbohrungen
32 für das Befestigen der Vorrichtung sollen mit den Positionen der Elektrodenteile der Halbleitervorrichtungen und
passiven Bauelemente übereinstimmen^ Eine Herstellungsmethode für die Durchbohrung 32 ist eine bekannte Plasmaätzung oder
SÜ9837/088&
chemische Ätzung.
Anschließend werden mehrere Vorrichtungen 19, ... nach deren Einsetzen
in die durchgehenden Löcher 4o an der Befestigungsschicht befestigt, wie es in Fig. 8 (d) gezeigt ist. Eine Positionierung
zur Festlegung der Vorrichtungen wird automatisch durch die Verwendung der im Träger 24 gebildeten durchgehenden Löcher 4o als Führungsvorrichtung
erreicht. Die Erzeugung der Durchbohrungen 32 zur Befestigung und das Befestigen der Vorrichtungen muß nicht notwendigerweise
in dieser Reihenfolge durchgeführt werden.
Dann wird die am Boden des Befestigungslochs 32 frei liegende FEP-Befestigungsschicht 17 durch den Plasmaätzprozeß entfernt,
um die Vorrichtung gemäß Fig. 8 (e) zu schaffen. Dieser Prozeß ist nicht immer erforderlich, wenn das Plasmaätzen bereits in dem
zuvor erwähnten Schritt zur Bildung der durchgehenden Löcher 4o angewendet worden ist. Wenn jedoch beim Vorgang der Erzeugung der
durchgehenden Löcher 4o ein chemisches Ätzen durchgeführt worden ist, bleibt die FEP-(Befestigungs-)Schicht 17 am Boden der Durchbohrungen
32 stehen, da die FEP-Schicht 17 gegenüber Chemikalien stabil ist, und folglich ist der Plasmaätzvorgang erforderlich, um
die Verdrahtungsbedingung zu erfüllen. In den Löchern 32 werden Elektrodenverdrahtungen 22, ... von den Elektroden mehrerer Vorrichtungen
19, ... erzeugt, wie es Fig. 8 (f) zeigt.
809837/0889
2810064
Entsprechend dem zuvor beschriebenen Prozeß können die Elektrodenverdrahtungen
22 nach dem Befestigen der elektronischen Teile, wie Vorrichtungen 19, ..., auf dem Harzsubstrat 16 erzeugt werden,
Dies bedeutet, daß die ElektrodenVerdrahtungen aller elektronischen
Teile gleichzeitig mit hohem Wirkungsgrad ausgeführt werden können, und die Positionierung mehrerer Vorrichtungen kann man
leicht und korrekt durch Verwendung des Trägers 24 als eine Lehre für das Einsetzen ausführen.
Fig. 9 zeigt ein weiteres erfindungsgemäßes Beispiel, bei dem . die Verdrahtungen 22 des Films 16 einen Vielschichtaufbau haben,
wie es im folgenden erläutert ist. Bei diesem Beispiel wird eine Isolierschicht 5o auf Erstschichtverdrahtungen 22 gebildet, und
zwar unter Verwendung einer Lösung aus Polyimidharz oder Parylene (Handelsbezeichnung der Union Carbide Corporation), und durch
selektives Ätzen der Schicht 5o wird eine öffnung 51 gebildet. Zweitschichtverdrahtungen 52 werden durch die gleiche Methode,
wie sie für die Erstschichtverdrahtungen benutzt worden ist, auf der Isolierschicht 5o erzeugt und bestehen aus Cu, Ni, Al, Au usw.
Die Zweitschichtverdrahtungen 52 und die Erstschichtverdrahtungen 22 sind durch die öffnungen 51 in der Isolierschicht 5o verbunden,
wobei die öffnungen an den Kreuzungspunkten der ersten und der zweiten Verdrahtungen gebildet sind.
«09837/0889
Schutzschichten 53 auf der rückwärtigen Oberfläche der Vorrichtungen
19,19 sind nicht immer erforderlich. Eine hohe Integration wird leicht erreicht durch Verwendung der zuvor als erfindungsgemäßes
Beispiel beschriebenen Vielschichtverdrahtungsstruktur.
Ein weiteres Beispiel zeigt Fig. 1o. Dabei wird als Halbleitervorrichtung
19 ein Transistor 19 benutzt, und eine Kollektorzone
6o des Transistors 19 ist mit einer Metallschicht 63 und durch eine Durchbohrung 18' mit dem Verdrahtungsleiter 22 verbunden.
Der Transistor 19 besitzt eine Kollektorzone 6o am unteren Teil, eine Basiszone 61 und eine Emitterzone 62 dagegen am oberen Teil.
Die Kollektorzone 6o ist mit dem Verdrahtungsleiter 22 durch eine
Metallschicht 63 verbunden, welche die untere Oberfläche des Transistors 19 bedeckt und sich unter der Befestigungsschicht 17
zum unteren Teil der Durchbohrung 18' erstreckt und weiter durch
die Durchbohrung 18' zum Verdrahtungsleiter 22. Eine Elektrode der Basiszone 61 und eine Elektrode 67 der Emitterzone 62 sind
durch Metallschichten 64 und 65 in den Durchbohrungen mit speziellen Verdrahtungsleitern auf der oberen Oberfläche des Films 16
verbunden. Die Verbindungsmetallschichten 22, 64 und 65 sind gleichzeitig gebildet. Bei diesem Beispiel ist auch eine drahtlose
Bondung für solche Halbleitervorrichtungen anwendbar, die Elektrodenmetallsehichten auf ihren beiden Seiten aufweisen»
Erie Elektrode 63 erstreckt sich von der Halbleitervorrichtung weg
zur Befestigun-gsschicht 17 und kann folglich für eine Wärmeableitungsvarrich-tung
benutzt werden^ Dies ist bequem, wenn als
■609837/088-9
Halbleitervorrichtung 19 irgendwelche Leistungsbauelemente verwendet
werden. Diese Elektrode 63 dient auch als Verdrahtungsleiter, da sie mit Hilfe einer Metallschicht durch eine andere
Durchbohrung 18' mit dem Verdrahtungsleiter 22 verbunden ist.
Ein weiteres Beispiel wird anhand der Fig. 11 (a) und 11 (b) erläutert.
Dabei ist ein Metallrahmen 24 als Versteifungsträger vorgesehen, der auch als weiterer Verdrahtungsleiter auf der
Rückseite benutzt wird. Verdrahtungsleiter 22a und 22b
eines spezifizierten Leiters sind durch Niederschlag auf einem Harzfilm 16 gebildet. Der Leiter 22a ist über Durchgangslöcher
18a mit der Halbleitervorrichtung 19 verbunden. Der Verdrahtungsleiter 22b ist über ein Durchgangsloch 18b, das in einem vorbestimmten
Teil des Films 16 gebildet ist, elektrisch mit der geeigneten Stelle eines versteifenden Metallträgerrahmens 24 auf
der Rückseite des Films 16 verbunden. Bei diesem Aufbau kann der Rahmen 24 als Verdrahtungsleiter verwendet werden, und dies führt
dazu, daß man eine höhere Integrationsdichte erhält. Innerhalb der durch gestrichelte Linien 7o und 71 in Fig. 11 (a) gezeigten
Bereiche sind eine Halbleitervorrichtung 19 und andere elektronische Teile 72' festgebondet bzw. befestigt. Wenn eine Anzahl
elektrischer Teile auf dem Film 16 festgebondet und befestigt ist, ist eine Installation mit einem hohen Integrationsgrad in
der Struktur nach Fig. 11 möglich, wobei der Metallrahmen 24 für den Versteifungsträger als Verdrahtungsleiter einer Mehrschichtverdrahtungsstruktur
benutzt werden kann. Bei dieser Mehrschicht-
809837/0889
Verdrahtungsstruktur wird die Verbindung zwischen dem Versteifungsträger
24 und dem Verdrahtungsmuster 22 durch die Durchgangslöcher 18a gleichzeitig mit der Erzeugung der Niederschlagsverdrahtungsleiter
22a und 22b ausgeführt, so daß die Struktur korrekt verwirklicht werden kann, ohne daß mehrere Niederschlagsätzungen
wiederholt werden.
Ein mit der Struktur der Fig. 11 (a) und 11 (b) hergestelltes konkretes Beispiel wird anhand der Fig. 12 (a) , 12 (b) und 12 (c)
erläutert. Fig. 12 (c) zeigt eine dünne elektronische Schaltungsanordnung (für die Konstruktion einer Flüssigkristallanzeigevorrichtung)
, die mit einer Anzahl elektronischer Teile versehen ist, die mit hoher Dichte untergebracht sind. Die Fig. 12 (a) und
12 (b) zeigen Schritte beim Herstellungsvorgang.
Fig. 12 (a) zeigt einen gerahmten Träger 214, bei dem viele Metallrahmen
24 in einem rechteckigen Umfangsrahmen gebildet sind.
Ein Teil des Trägers, der sich innerhalb des durch gestrichelte Linien 8o gezeigten Bereichs befindet, wird auf der Rückseite
eines Harz- oder Kunststoffilms 16 befestigt, und die Rahmen 24,
die als Verdrahtungsleiter dienen sollen, v/erden anschließend
durch Abschneiden des Umfangsrechteckteils 24o (Fig. 12 (a)) des Rahmens in mehrere Teile unterteilt, wie es in Fig. 12 (b) gezeigt
ist. An den durch gestrichelte Linien gezeigten Stellen werden auf der Rückseite des Harzfilms 16 elektronische Teile
installiert.
809837/0889
Fig. 12 (b) zeigt den Zustand, in welchem der Versteifungsrahmen
24 auf der Rückseite des Harzfilms 16 befestigt ist. In Fig. 12(b)
sind die elektronischen Teile, eine Halbleitervorrichtung 19,wie
ein LSI, ein Chipwiderstand 81 und ein Chipkondensator 82, auf derselben Hauptfläche (untere Oberfläche) des Harzfilms 16 befestigt,
an welcher der Rahmen 24 befestigt worden ist.
Im folgenden wird der Herstellungsvorgang bis zum Zustand gemäß Fig. 12 (b) erläutert. Auf einer der Hauptflächen (untere Oberfläche)
eines 1o bis 5o um dicken Polyimidfilms 16 ist eine
Befestigungsschicht 17 aus FEP-Harz oder Epoxyharz angeordnet.
Ein etwa 15o pm dicker Trägerrahmen 24 (Fig. 12 (a)) aus Nickel, rostfreiem Stahl oder Kovar (Legierung aus Fe-Ni-Co) wird durch
Pressen bei einer erhöhten Temperatur von etwa 3oo°C befestigt.
Der Ausdehnungskoeffizient des isolierenden Harzfilms 16 ist größer als der des tragenden Metallrahmens 24. Daher schrumpft
der isolierende Harzfilm 16, wenn seine Temperatur nach dem Befestigungsvorgang
auf Raumtemperatur zurückkehrt. Dies ermöglicht den Erhalt einer straffen Ilarzfilmoberflache, was ein recht
wichtiger Faktor für den folgenden Prozeß ist.
Durch selektives Ätzen der bestimmten Stellen durch chemisches Ätzen und Plasmaätzen wird eine vorbestimmte Zahl von Durchgangs-
8098 3 7/0889
281U0b4
löchern 18 mit schrägen Wänden im isolierenden Harzfilm 16 und
in der darunterliegenden Befestigungsschicht 17 gebildet. Die Halbleitervorrichtung 19 und der Chipwiderstand 81 werden bei
erhöhter Temperatur auf die Befestigungsschicht 17 gepreßt. Der isolierende Harzfilm 16 und die Befestigungsschicht 17 des Substrats
sind transparent, und folglich kann die Positionierung der Durchgangslöcher 18 bezüglich der Elektroden der Halbleitervorrichtung
19 leicht ausgeführt werden. Die Dicke des Versteifungsträgers 24 beläuft sich auf 5o bis 25o pm. Aus Gründen der
mechanischen Stärke sollte er dick sein. Wenn die elektronischen Teile, wie die Halbleitervorrichtung 19, und der Verstärkungsträger
24 auf derselben Seite der Befestigungsschicht 17 liegen, wie bei dem zuvor erwähnten Beispiel, sollte die Dicke des Versteifungsträgers
.24 im Hinblick auf den Arbeitsablauf dünner als die der elektronischen Teile sein.
Cr oder Ti und Cu zur Erzeugung der Verdrahtungsleiter 22 im
späteren Herstellungsstadium werden auf der gesamten Oberfläche des isolierenden Harzfilms 16,die der den Träger haltenden Oberfläche
entgegengesetzt ist, kontinuierlich (im selben Vakuumzustand) aufgedampft. Danach folgt eine Plattierungsbehandlung, wenn
ein dickerer Verdrahtungsleiter erforderlich ist. In diesen Zustand werden Elektroden der Halbleitervorrichtung 19, Anschlüsse
eines Chipwiderstands 81 und einige Teile des Trägers 24 über Durchgangslöcher 18 und 18' mit den durch CVD (chemische Dampfphasenabscheidung)
erzeugten Metallleitern verbunden. Dann wird
809837/0889
ein bestimmtes Verdrahtungsrauster 22 erzeugt, indem unnötige Teile der niedergeschlagenen Metallschicht durch einen bekannten
photochemischen Ätzvorgang abgeätzt v/erden. Die zu bevorzugende Breite eines jeden der Verdrahtungsleiter 22 des Verdrahtungsmusters
beträgt etwa 75 um, und deren zu bevorzugende mittlere Abstandsbreite beträgt 75 pm.
Obwohl bei dem vorliegenden Beispiel ein Niederschlag benutzt wird, um die Leiter auf der Vorderseite und auf der Rückseite
des isolierenden Harzfilms 16 durch die Durchgangslöcher 18 und
18' zu verbinden, sind auch andere Verbindungsmittel, beispielsweise
Löten, die Benutzung leitender Paste oder nichtelektrolytisches Plattieren, annehmbar.
Wie zuvor erläutert, kann erfindungsgemäß die Vielschichtverdrahtungsstruktur
mit beachtlich wenigen Schritten leicht erhalten werden, da die elektrische Verbindung zu beiden Seiten
des Harzfilms 16 (durch diesen hindurch) gleichzeitig mit der Erzeugung der Verdrahtungsleiterschicht hergestellt werden kann.
Die Dicke des Trägerrahmens 24 kann extrem dünn sein und unter mechanischer Spannung stehen, indem der Trägerrahmen 24 ursprünglich
in eine Form gebracht wird, in der er einen recht breiten rechteckigen Umfangsrahmen 24o am äußersten Teil aufweist,
wie es Fig. 12 (a) zeigt. Dies führt zu einer leichten
8098 3 7/0889
. 281Ü0S4
Mi
und sicheren Handhabung. Am Ende des Herstellungsvorgangs wird der Rahmen an der unterbrochenen Linie 80 zerschnitten, wie es
beispielsweise in Fig. 12 (b) gezeigt ist, um das vollendete Harzfilmstück mit den Verdrahtungsleitern und dem versteifenden
Träger zu bilden.
Wie die Zeichnung klar erkennen läßt, erstrecken sich Teile des Versteifungsträgers 24 vom isolierenden Harzfilm 16 nach außen,
und sie können als Außenanschlüsse der Vorrichtung verwendet werden, da sie über die Durchgangslöcher mit dem Verdrahtungsmuster 22 verbunden sind. Die Vorrichtung erhält einen Feuchtigkeitsschutz,
wenn eine Deckschicht aus Silicongummi auf der Seite der elektronischen Vorrichtungen gebildet wird.
Beim vorausgehenden Beispiel dient der Versteifungsträger 24 als
Versteifungsrahmen zur Zeit der Herstellung und danach, und Teile von ihm können auch für die Verdrahtung benutzt werden. Dies zeigt,
daß eine Vielschichtverdrahtung, auf die nicht verzichtet werden kann, wenn eine Anzahl von Halbleitervorrichtungen 19 verwendet
wird, und eine resultierende hochgradige Integration leicht zu verwirklichen sind. Für die Vielschichtstruktur wird die Verbindung
zwischen den Schichten auf verschiedenen Niveaus durch die Durchgangslöcher 18 zur gleichen Zeit hergestellt, zu welcher die
Aufdampfschicht auf einer Oberfläche des isolierenden Harzfilms
gebildet wird. Diese Erzeugung wird leicht und korrekt ausgeführt, ohne daß Mustermasken einige Male gewechselt werden oder ohne
wiederholtes Niederschlagen und Ätzen.
809837/0889
Nachdem der Versteifungsträger 24 aus dem Rahmen geschnitten ist, ist er in einer komplizierten Form auf einer Oberfläche des isolierenden
Harzfilms 16 befestigt, und somit besitzt der Träger der in Fig. 12 (b) gezeigten vollendeten Vorrichtung genügend
Stärke, und er wird bei der Handhabung kaum verbogen oder zerbrochen. Es ist auch recht praktisch, daß ein Teil des Versteifungsträgers
24 für Ausgangsanschlüsse der Vorrichtung dient.
Fig. 12 (c) zeigt den Fall, in welchem eine Flüssigkristallanzeigevorrichtung
9o, welche eine Ilauptglasplatte 92 und eine größere, darüberliegende Glasplatte 91 (strichpunktiert dargestellt)
aufweist, derart installiert ist, daß die Hauptglasplatte 92 von dem in Fig. 12 (b) gezeigten ausgeschnittenen Teil
95 des Harzfilms 16 aufgenommen wird. Die aufliegende Glasplatte
91 besitzt transparente Elektroden für eine numerische Anzeige
über der Stelle, an welcher Flüssigkristallsegmente 93 auf dem unteren Glassubstrat 92 angeordnet werden, und die Flüssigkristallsegmente
93 werden dicht zwischen den beiden Glasplatten 91 und
92 eingeschlossen. Der Harzfilm 16 ist auf der unteren Oberfläche der Glasplatte 91 befestigt. Eine (strichpunktiert gezeigte)
andere Glasplatte 94, die zusammen mit der aufliegenden Glasplatte 91 eine weitere Flüssigkristallanzeigevorrichtung bildet, ist
ebenfalls auf dem Harzfilm 16 angeordnet. Die Flüssigkristallanzeigeplatte 9 2 kann an der ausgeschnittenen Stelle 85 des
Harzfilms 16 befestigt v/erden, indem die auf dem Glassubstrat
809837/0889
95
gebildete Elektrode'und der leitende Träger 24 mit Lot, leitender
gebildete Elektrode'und der leitende Träger 24 mit Lot, leitender
Paste usw. verbunden und befestigt werden.
Die Vorrichtung gemäß diesem Beispiel ist dadurch gekennzeichnet, daß die elektronischen Vorrichtungen auf einer (unteren) Oberfläche
des dünnen Harzfilms 16 und das Verdrahtungsmuster 22 auf der anderen (oberen) Oberfläche des Harzfilms 16 angeordnet sind,
daß die Verbindung zwischen diesen über die im Harzfilm 16 gebildeten Durchgangslöcher 18 hergestellt wird, daß der Metallträger
24 auf wenigstens einer Oberfläche des Films 16 gebildet ist, daß ein Teil des Trägers für die Verdrahtung oder Zuleitungsanschlüsse
benutzt wird und daß folglich die Vielschichtverdrahtung mit einer geringen endgültigen Dicke von einigen hundert pm verwirklicht
wird.
Folglich wird es möglich, die elektronische Schaltungsvorrichtung
mit dem Flüssigkristall kompakt und dünn herzustellen, indem der Versteifungsrahmen 24 mit mehreren Elektroden 9 5 des Flüssigkristallelementes
9o auf dem Glassubstrat 9 2 für den Flüssigkristall verbunden wird. Es ist auch leicht, die Vorrichtung auf
dem Harzfilm 16 zu handhaben, da sie kaum bricht, und daher ist es nicht erforderlich, sie in herkömmlicher Weise in einem
Keramikgehäuse dicht einzuschließen.
Die Vorrichtung gemäß vorausgehend beschriebenem Beispiel belegt
809837/0889
It
eine Fläche, die nur so groß ist wie die Gesamtfläche der elektronischen
Vorrichtungen, nämlich die Gesamtfläche der Halbleitervorrichtung 19 und der Chipwiderstände 81, und folglich ist
sie recht klein im Vergleich zu herkömmlichen elektronischen Schaltungsvorrichtungen, bei denen auf herkömmliche ein Keramikgehäuse
benutzt wird, und darüber hinaus kostet sie nicht viel.
Die Flüssigkristallanzeigevorrichtung 9o und die Vorrichtungen auf dem Harzfilm 16 sind durch die flexiblen Metallschichten der
Zuleitungsanschlüsse 95 und 24 verbunden und befestigt, und deshalb führt eine thermische Ausdehnung und Schrumpfung dieser
Vorrichtungen, anders als beim Stand der Technik, keine unnötige Verformung durch eine auf diese Vorrichtung wirkende Spannung.
Beim Stand der Technik, bei dem ein Keramikgehäuse für den elektronischen Schaltungsteil benutzt wird, überlappen sich ein die
Anzeigevorrichtung haltendes Glassubstrat und das Keramikgehäuse, und Elektroden an der Bodenfläche des Keramikgehäuses sind mit
den Elektroden auf dem Glassubstrat verbunden. Bei einer solchen herkömmlichen Vorrichtung wirkt die Verformungskraft aufgrund
des Unterschieds der thermischen Ausdehnungskoeffizienten von
Glas und Keramik direkt auf die Verbindungsstelle, und dies führt zu Schwierigkeiten, wie Aufhebung der Verdrahtungsverbindung,
Unterbrechung, Unvollständigkeit der Verdrahtung usw. Beim zuvor beschriebenen praktischen Beispiel können solche
Schwierigkeiten an den Verbindungsstellen aus strukturellen
809837/0889
-χ- 28 ί U0b4
Ι,ζ
Gründen kaum auftreten, und die Zuverlässigkeit ist hoch.
Bei dem praktischen Beispiel nach Fig. 12 ist der Träger 24 nur auf einer der Oberflächen des isolierenden Harzfilms 16 gebildet.
Dieser Träger 24 kann jedoch auf beiden Oberflächen erzeugt werden, Es kann nämlich eine Befestigungsschicht 17, wie FEP-Harz, auf
beiden Oberflächen eines isolierenden Harzfilms 16 erzeugt werden, und ein versteifender Träger 24 aus Nickel wird auf der Rückseite
(unteren Oberfläche) befestigt.
Andererseits wird auf die Vorderseite (obere Oberfläche) eine dünne Kupferfolie gepreßt und auf der gesamten Vorderseite befestigt.
Esi wird eine Ätzung durchgeführt, um für den Träger auf der oberen Fläche ein bestimmtes Muster zu erhalten. Dann
wird die auf der oberen Fläche befindliche Befestigungsschicht an den Teilen, die nicht mit der oberen Trägerfläche bedeckt sind,
durch Plasmaätzen entfernt.
Die nachfolgenden Prozeßschritte nach der Herstellung der Durchgangslöcher
78 ähneln denen der vorausgehenden Beispiele.
Es ist auch eine teilweise Photoätzung anwendbar und ein genaues Verdrahtungsmuster erhältlich.
Daher ist es möglich, eine Installation mit einer höheren Dichte zu verwirklichen.
809837/0889
28 i u0b4
Die Vorrichtung nach Fig. 12 (c) umfaßt den Harzfilm 16, den Rahmen 17, der den isolierenden Ilarzfilm 16 verstärkt und auf
einer oder beiden Oberflächen des isolierenden Harzfilms 16 gebildet ist, elektronische Vorrichtungen, wie LSI, die auf einer
Hauptfläche des Substrats befestigt sind, und die Verdrahtungsschicht, die auf der anderen Oberfläche des Harzfilms 16 mit
einem speziellen Muster gebildet ist. Bestimmte Anschlüsse der elektronischen Vorrichtungen und Verdrahtungsschichten sind durch
die im isolierenden Harzfilm 16 gebildeten Durchgangslöcher
verbunden.
Auch sind bestimmte Anschlüsse der elektronischen Vorrichtungen oder der Verdrahtungsschicht mit bestimmten Teilen des Trägers
verbunden.
Diese Verbindungsmethode verringert die Herstellungskosten, da das recht dünne Substrat verwendet wird, und stellt eine ausreichende
Festigkeit sicher.
überdies kann eine Vielschichtverdrahtungsstruktur leicht hergestellt
werden, und es ist möglich, die elektronischen Teile mit einer höheren Dichte zu installieren.
Fig. 13 zeigt ein weiteres Installationsbeispiel unter Verv/endung
einer Flüssigkristallanzeigevorrichtung. Dabei sind Elektroden auf einer (unteren) Oberfläche des Glassubstrats 91 der Flüssig-
809837/08 8.9
281Ü054
kristallanzexgevorrichtung und Verdrahtungsleiter 22 auf einem
Film 16 elektrisch miteinander durch einen elastischen Verbinder 1oo, beispielsweise leitenden Gummi, verbunden. Was weitere
Einzelheiten betrifft, ist der Harzfilm 16 unterhalb der Flüssigkristallanzeigevorrichtung
9o angeordnet, und die Vorrichtung 9o und der Film 16 werden durch eine (nicht gezeigte) Feder aneinandergepreßt
und befestigt, und sie sind elektrisch über den zwischen ihnen angeordneten elastischen Verbinder 1oo verbunden.
Daher wird die elektrische Verbindung durch den elastischen Verbinder 1oo zwischen den Elektroden 9 5 auf der Glasplatte 9o und
den Verdrahtungsleitern 22 auf dem Film 16 hergestellt.
Die Gesamtdicke der endgültigen gesamten Vorrichtung kann 2 bis 3 mm betragen, so daß diese Vorrichtung nur etwas dicker als die
nach Fig. 12 ist. Die Vorrichtung gemäß diesem Beispiel ist jedoch leicht zusammenzusetzen oder auseinanderzunehmen, da die
elektrische Verbindung durch den elastischen Verbinder 1oo hergestellt wird.
Die Vorrichtung der Fig. 13 wird beispielsweise an einer ausgeschnittenen
(ausgenommenen) Stelle eines (nicht gezeigten) gedruckten Substrats installiert und durch Träger 24 elektrisch
mit einem gedruckten Substrat verbunden. Eine isolierende Harzschicht
1o1 dient dem Schutz der Rückseite der Vorrichtungen 19 und 21 gegen Feuchtigkeit oder verunreinigendes Gas.
809837/0889
2Ö1
Em weiteres Beispiel der vorliegenden Erfindung ist in Fig.
gezeigt. Eine Halbleitervorrichtung 19 und eine elektronische Vorrichtung 111 anderer Art sind durch eine Befestigungsschicht
17 auf derselben Oberfläche eines Harzfilms 16 befestigt, und deren elektrische Verbindungen zu den Verdrahtungsleitern sind
dadurch hergestellt, daß die Anschlüsse der Halbleitervorrichtung 19 und der elektronischen Teile 111 durch eine Metallschicht verbunden
sind, die durch im Film 16 gebildete Durchgangslöcher hindurch gebildet ist. Die Erzeugung der Metallschicht durch die
Durchgangslöcher hindurch wird während des Herstellungsvorgangs
des Verdrahtungsmusters auf dem Harzfilm 16 durchgeführt. Wenn die Elektroden von Chipwiderständen der elektronischen Teile einer
Tauchlötung ausgesetzt werden, besteht die Wahrscheinlichkeit, daß das Lot aus den Durchgangslöchern des Harzfilms 16 fließt
und die Verdrahtungsleiter 22 elektrisch kurzschließt, während
die Temperatur der Vorrichtung beim späteren Vorgang des thermischen Befestigens der elektronischen Teile auf einer Befestigungsschicht 17 auf 25o bis 3 5o°C erhöht ist.
Dieses Problem kann man überwinden durch Verwendung einer in Fig. 14 gezeigten modifizierten Struktur. Bei dieser sind die
elektronische Vorrichtung 19 und Metallblöcke 11o, beispielsweise
goldplattiertes Ni oder goldplattiertes Cu, auf der Befestigungsschicht 17 befestigt, und die größeren Teile 111 werden unter
Verwendung einer Lotschicht 112 an die Metallblöcke 11o angelötet.
8 0 9 8 :i 7 / η ö « ΐί
Die Metallblöcke 11o sind so ausgewählt, daß sie sich leicht und
stabil an der Befestigungsschicht 17 befestigen lassen. Durch Verwendung eines solchen Metallblöcke 11o zwischen den Elektroden
114 der elektronischen Teile 111 und dem sich durch die Durchgangslöcher
18 erstreckenden Teil der Metallschicht 22 wird verhindert, daß Lot 112 durch die Durchgangslöcher 18 aufwärts zu
den Verdrahtungsleitern 22 fließt. Bei dieser Struktur können
die Metallblöcke 11o gut an elektronischen Teilen festgebondet werden, selbst für einige Arten elektronischer Teile, die sich
schwer an der Befestigungsschicht 17 befestigen lassen, und es ist eine starke, haltbare Installation möglich. Falls erforderlich,
kann die Elektrode 114 des Chipwiderstands durch Löten am Versteifungsträger 24 befestigt werden.
Schließlich wird die Erfindung durch ein Beispiel erläutert, das eine Anwendung für eine Vorrichtung des Flip-Chip-Typs beim
drahtlosen Bondungsprozeß darstellt. Die vorliegende Erfindung ist auch wirkungsvoll bei der Anwendung für eine Flip-Chip-Vorrichtung.
Gemäß Fig. 15 (a) ist eine Halbleitervorrichtung 19 auf die Befestigungsschicht
17 gebondet, die auf einer Oberfläche des mehrere Durchgangslöcher 18 aufweisenden Harzfilms 16 befestigt
ist. Die Halbleitervorrichtung 19 ist so angeordnet, daß bestimm-
809837/0889
te Elektroden 2o von ihr auf vorbestimmte, entsprechende Durchgangslöcher
18 treffen.
Nach der Erzeugung von Verdrahtungsleitern 122 eines bestimmten
Musters auf dem Harzfilm 16 (Fig. 15 (b)) wird die gesamte Oberfläche des Harzfilms 16 mit einer Metallplatte 12o bedeckt, wie
es Fig. 15 (c) zeigt.
Dann wird unter Verwendung der Halbleitervorrichtung 19 als Ätzmaske
eine Plasmaätzung mit einem aufwärts gerichteten Plasma ausgeführt, um den Film 16 und die Befestigungsschicht 17 dort, wo
sie nicht von der Halbleitervorrichtung 19 bedeckt sind, zu entfernen. Nach der Plasmaätzung bleiben die Verdrahtungsmetallschichten
122 zurück, und daher sind der äußeren Verbindung dienende Zuleitungsverdrahtungen 122, die sich von der Vorrichtung
aus nach außen erstrecken, gebildet, wie es Fig. 15 (d) zeigt.
Bei der Methode nach Fig. 15 wird das Ätzen des Harzfilms 16 und der Befestigungsschicht 17 unter Verwendung der Halbleitervorrichtung
19 als Maske zur Herstellung der äußeren Zuleitungsdrähte 122 durchgeführt. Folglich kann der Vorgang der Ätzungen
zur Bildung der äußeren Zuleitungen und zur Entfernung des Films 16 und der Schicht 17 vereinfacht werden. Da überdies die Halbleitervorrichtung
19 selbst als Ätzmaske verwendet wird, können
809837/0889
die Größe und die Form des zurückbleibenden Harzfilms 16 und der
zurückbleibenden Befestigungsschicht 17 genaue Maße haben, die gleich oder kleiner sind als die der Halbleitervorrichtung 19.
Daher kann die vollständige Vorrichtung mit ihren Abmessungen als sehr kompakte integrierte Schaltung mit Außenverbindungselektroden
verwendet werden.
Bei der Struktur nach Fig. 15 (d) ist eine Halbleitervorrichtung gewöhnlichen Typs verwendbar, und es wird kein.Anschluß auf einer
Anschlußfläche gebildet.
809837 / η8 R 9
e e r s e i t e
Claims (1)
- 281U054Patentansprüche1.J Elektronische Schaltungsvorrichtung mit einemFilm aus wärmebeständigem und flexiblem Kunstharz, auf dessen einer Oberfläche sich ein spezielles Muster aus Verdrahtungsleitern befindet und der wenigstens eine Halbleitervorrichtung hält, dadurch gekennzeichnet , daß die Halbleitervorrichtung (19) mit ihrer Hauptfläche mittels einer Befestigungsschicht (17) auf der anderen Oberfläche des Harzfilms (16) befestigt ist, daß der Harzfilm (16) einen Versteifungsrahmen (24) auf der anderen Oberfläche aufweist sowie eine bestimmte Anzahl Durchgangslöcher (32) mit schräger Wand (35,36), deren größerer Durchmesser auf der einen und deren kleinerer Durchmesser auf der anderen Oberfläche des Harzfilms (16) liegt, und daß bestimmte Elektroden (2o) auf der Hauptfläche der Halbleitervorrichtung (19) mit bestimmten Teilen der Verdrahtungsleiter (22) mittels Metallschichten, die sich durch die Durchgangslöcher mit der schrägen Wand hindurch erstrecken, verbunden sind.2. Elektronische Schaltungsvorrichtung nachAnspruch 1, dadurch gekennzeichnet, daß der Versteifungsrahmen aus Metall besteht und durch wenigstens ein Durchgangsloch mit schräger Wand, dessen größerer Durchmesser auf der einen und dessen kleinerer Durchmesser auf der anderen Oberfläche des Harz-0 9 8 3 7/0889 original inspectedOCffilms liegt, rait dem Verdrahtungsleiter elektrisch verbunden ist.3. Elektronische Schaltungsvorrichtung nach Anspruch 1 oder. 2, dadurch gekennzeichnet, daß der Versteifungsrahmen die Halbleitervorrichtung umgibt.4. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß wenigstens ein anderes elektronisches Teil mittels einer Befestigungsschicht auf der anderen Oberfläche des Harzfilms befestigt ist und daß bestimmte Elektroden des elektrischen Teils mit einem bestimmten Teil der Verdrahtungsleiter mit Hilfe von Metallschichten verbunden sind, die sich durch Durchgangslöcher mit schräger Wand, die in dem Harzfilm gebildet sind, erstrecken.5. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß wenigstens ein anderes elektrisches Teil über wenigstens einen elastischen Leiter mit den Leitern auf dem Harzfilm elektrisch verbunden ist.6. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Harzfilm wenigstens einen Leiterblock aufweist, mit dem wenigstens ein anderes elektrisches Teil elektrisch und mechanisch verbunden ist.7. Elektronische Schaltungsvorrichtung nach einen809837/0980der Ansprüche t bis 6, dadurch gekennzeichnet, daß der Harzfilm über den Verdrahtungsleitern wenigstens einen weiteren Verdrahtungsleiter aufweist und daß zwischen diesen eine Isolierschicht angeordnet ist.8. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, daß wenigstens ein weiterer Verdrahtungsleiter (63) vorgesehen ist, der sich von der entgegengesetzten Oberfläche der Halbleitervorrichtung zur anderen Oberfläche des Harzfilms erstreckt, und daß der weitere Verdrahtungsleiter mit den bereits genannten Verdrahtungsleitern mit Hilfe von Metallschichten verbunden ist, die sich durch im Harzfilm gebildete Durchgangslöcher mit schräger Wand erstrecken.9. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß die Halbleitervorrichtung durch eine Schutzschicht (23,53) bedeckt ist.10. . Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß die Befestigungsschicht aus fluoriertem Äthylenpropylen und Epoxyharz ausgewählt ist.11. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 1o, dadurch gekennzeichnet, daß der Harzfilm ausgewählt ist aus einem Polyimidfilm, einem Polyamidfilm und einem Polyesterfilm.80 9837/0889'12. Elektronische Schaltungsvorrichtung nach An-' spruch 11, dadurch gekennzeichnet, daß der Versteifungsrahmen aus Metall besteht und durch wenigstens ein Durchgangsloch mit schräger Wand, dessen größerer Durchmesser auf der einen und dessen kleinerer Durchmesser auf der anderen Oberfläche des Harzfilms liegt, mit dem Verdrahtungsleiter elektrisch verbunden ist.13. Elektronische Schaltungsvorrichtung nach Anspruch 11 oder 12, dadurch gekennzeichnet, daß der Versteifungsrahmen die Halbleitervorrichtung umgibt.14. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 13, dadurch gekennzeichnet, daß wenigstens ein weiteres elektrisches Teil mit Hilfe einer Befestigungsschicht auf der anderen Oberfläche des Harzfilms befestigt ist und daß bestimmte Elektroden des elektrischen Teils mit einem bestimmten Teil der Verdrahtungsleiter mit Hilfe von Metallschichten verbunden sind, die sich durch im Harzfilm gebildete Durchgangslöcher mit schräger Wand erstrecken.15. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 14, dadurch gekennzeichnet, daß wenigstens ein anderes elektrisches Teil über wenigstens einen elastischen Leiter mit Leitern auf dem Harzfilm elektrisch verbunden ist.809837/0889ORIGINAL INSPECTED16. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 15, dadurch gekennzeichnet, daß der Harzfilm wenigstens einen Leiterblock aufweist, mit dem wenigstens ein anderes elektrisches Teil elektrisch und mechanisch verbunden ist.17. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß der Harzfilm über den Verdrahtungsleitern wenigstens einen weiteren Verdrahtungsleiter aufweist und daß zwischen diesen eine Isolierschicht angeordnet ist.18. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 17, dadurch gekennzeichnet, daß wenigstens ein weiterer Verdrahtungsleiter gebildet ist, der sich von der entgegengesetzten Oberfläche der Halbleitervorrichtung zur anderen Oberfläche des Harzfilms erstreckt, und daß der weitere Verdrahtungsleiter mit den bereits genannnten Verdrahtungsleitern mit Hilfe von Metallschichten verbunden ist, die sich durch im Harzfilm gebildete Durchgangslöcher mit schräger Wand erstrecken.19. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 18, dadurch gekennzeichnet, daß die Halbleitervorrichtung mit einer Schutzschicht bedeckt ist,20. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 11 bis 19, dadurch gekennzeichnet, daß die Befesti-809837/0889gungsschicht ausgewählt ist aus fluoriertem Äthylenpropylen und Epoxyharz.21. Elektronische Schaltungsvorrichtung nach einem der Ansprüche 1 bis 2o, dadurch gekennzeichnet, daß eine Flüssigkristallanzeigevorrichtung mit dem Harzfilm derart verbunden ist, daß deren Elektroden mit bestimmten Teilen des Verstärkungsrahmens verbunden sind.22. ■ Elektronische Schaltungsvorrichtung nach einem der Ansprüche 5 bis 2o, dadurch gekennzeichnet, daß wenigstens eines der weiteren elektrischen Teile eine Flüssigkristallanzeigevorrichtung ist, die eine elastische Leiter aufweisende Verbindungseinrichtung aufweist.23. Elektronische Schaltungsvorrichtungmit einem Harzfilm aus wärmebeständigem undflexiblem Kunstharz mit wenigstens einer Halbleitervorrichtung, deren Hauptfläche Elektroden aufweist, die mit Hilfe einer zwischen der Halbleitervorrichtung und dem Harzfilm angeordneten Befestigungsschicht auf einer Oberfläche des Harzfilms befestigt sind, wobei der Harzfilm eine bestimmte Anzahl von Verdrahtungsleitern auf der anderen Oberfläche aufweist und wobei der Harzfilm und die Befestigungsschicht eine bestimmte Anzahl gemeinsamer Durchgangslöcher aufweisen, dadurch gekennzeichnet, daß jedes der Durchgangslöcher (18) eine schräge Wand aufweist, derart, daß der809837/0889größere Durchmesser auf der anderen Oberfläche des Harzfilms (16) und der kleinere Durchmesser auf der Befestigungsschicht (17) liegt, daß der Harzfilm (16) äußere Zuführungsleiter (122) aufweist, die auf dessen anderer Oberfläche gebildet sind, daß die äußeren Zuführungsleiter sich von bestimmten Positionen auf dem Harzfilm aus erstrecken, über den Umfang des Harzfilms um eine bestimmte Länge hinausragen und mit bestimmten Elektroden (2o) der Halbleitervorrichtung (19) mit Hilfe von Metallschichten verbunden sind, die sich durch die Durchgangslöcher hindurch erstrecken.24. Verfahren zur Herstellung einer elektronischenSchaltungsvorrichtung, dadurch gekennzeichnet, daßeine erste Ätzmaske mit einem bestimmten Musterauf einem ersten Harzfilm eines aus einem ersten und einem zweiten Harzfilm zusammengesetzten Harzfilms erzeugt wird, wobei der erste Harzfilm und der zweite Harzfilm durch unterschiedliche Ätzmittel ätzbar sind,der erste Harzfilm unter Benutzung der erstenÄtzmaske selektiv geätzt wird, so daß Ausnehmungen oder Löcher erzeugt werden,wenigstens eine Halbleitervorrichtung auf demzweiten Harzfilm an dem Teil befestigt wird, an welchem die Ausnehmungen oder Löcher auf der entgegengesetzten Seite des zusammengesetzten Harzfilms gebildet sind, und zwar unter Verwendung des zweiten Harzfilms als Befestigungsschicht,der erste Harzfilm an den Teilen, die nicht809837/088-0von der Ätzmaske bedeckt sind, und der aufgrund der Ausnehmungen oder Löcher freiliegende Teil des zweiten Harzfilms mittels Plasmaätzens geätzt werden, so daß Durchgangslöcher erzeugt werden, die eine schräge Wand mit einem abgerundeten Umfangsteil aufweisen,und ein ein bestimmtes Muster aufweisenderVerdrahtungsleiter aus einer Metallschicht auf dem ersten Harzfilm gebildet wird, der sich in den Durchgangslöchern fortsetzt, wodurch bestimmte Teile der Halbleitervorrichtung und des Verdrahtungsleiters elektrisch verbunden werden.25. Verfahren nach Anspruch 24, dadurch gekennzeichnet, daß der zusammengesetzte Harzfilm einer Plasmaätzung unter Verwendung der Halbleitervorrichtung als Ätzmaske unterzogen wird.26. Elektronische Schaltungsvorrichtung mit einem Harzfilm aus wärmebeständigem und flexiblem Kunstharz, der auf seiner einen Oberfläche Verdrahtungsleiter mit einem bestimmten Muster aufweist und wenigstens eine elektronische Vorrichtung hält, dadurch gekennzeichnet, daß die elektronische Vorrichtung durch Befestigen ihrer Hauptfläche mit Hilfe einer Befestigungsschicht auf der anderen"Oberfläche des Harzfilms festgehalten ist, daß der Harzfilm einen auf seiner anderen Oberfläche gebildeten Verstärkungsfahmen aufweist sowie eine bestimmte Anzahl Durchgangslöcher mit schräger Wand, wobei die größeren Durch-809 8 37/0 889messer der Durchgangslöcher auf der einen und deren kleinere Durchmesser auf der anderen Oberfläche des Harzfilms liegen, und daß bestimmte Elektroden auf der Hauptfläche der elektronischen Vorrichtung mit bestimmten Teilen der Verdrahtungsleiter mit Hilfe von Metallschichten verbunden sind, die sich durch die Durchgangslöcher mit schräger Wand erstrecken.27. Elektronische Schaltungsvorrichtung nach Anspruch 26, dadurch gekennzeichnet, daß der Harzfilm ausgewählt ist aus einem Polyimidfilm, einem Polyamidfilm und einem Polyesterfilm.28. Elektronische Schaltungsvorrichtung nach Anspruch 26 oder 27, dadurch gekennzeichnet, daß die Befestigungsschicht ausgewählt ist aus fluoriertem Äthylenpropylen und Epoxyharz.809837/08 8-9
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP52025603A JPS5826667B2 (ja) | 1977-03-08 | 1977-03-08 | 半導体装置 |
JP52040022A JPS5929145B2 (ja) | 1977-04-07 | 1977-04-07 | 電子部品の装着方法 |
JP5562477A JPS53139972A (en) | 1977-05-13 | 1977-05-13 | Production of semiconductor device |
JP52114296A JPS5811113B2 (ja) | 1977-09-21 | 1977-09-21 | 電子回路装置 |
JP52117068A JPS586951B2 (ja) | 1977-09-28 | 1977-09-28 | 電子回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2810054A1 true DE2810054A1 (de) | 1978-09-14 |
DE2810054C2 DE2810054C2 (de) | 1987-02-12 |
Family
ID=27520752
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19782810054 Granted DE2810054A1 (de) | 1977-03-08 | 1978-03-08 | Elektronische schaltungsvorrichtung und verfahren zu deren herstellung |
Country Status (4)
Country | Link |
---|---|
US (2) | US4246595A (de) |
CA (1) | CA1108305A (de) |
DE (1) | DE2810054A1 (de) |
GB (1) | GB1588377A (de) |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
FR2439438A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux |
FR2527036A1 (fr) * | 1982-05-14 | 1983-11-18 | Radiotechnique Compelec | Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative |
FR2547939A1 (fr) * | 1983-06-13 | 1984-12-28 | Hitachi Ltd | Panneau de temoins d'affichage electronique, monte dans un vehicule |
US4670770A (en) * | 1984-02-21 | 1987-06-02 | American Telephone And Telegraph Company | Integrated circuit chip-and-substrate assembly |
EP0257801A2 (de) * | 1986-08-04 | 1988-03-02 | The BOC Group, Inc. | Verfahren zum Herstellen einer biegsamen Mikroschaltung |
EP0260141A2 (de) * | 1986-09-11 | 1988-03-16 | Kabushiki Kaisha Toshiba | Flüssigkristalleinrichtung |
EP0283546A1 (de) * | 1987-03-27 | 1988-09-28 | Ibm Deutschland Gmbh | Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben |
US4810865A (en) * | 1985-11-08 | 1989-03-07 | Eurotechnique | Method for recycling a card having an incorporated component, and a card designed to permit recycling |
US4822988A (en) * | 1985-11-08 | 1989-04-18 | Eurotechnique | Card containing a component and a micromodule having side contacts |
EP0506526A1 (de) * | 1991-03-26 | 1992-09-30 | Thomson-Csf | Hybridmodul und sein Herstellungsverfahren |
EP0540247A2 (de) * | 1991-10-28 | 1993-05-05 | International Business Machines Corporation | Herstellungsverfahren von Mehrchipmodulen |
US5355102A (en) * | 1990-04-05 | 1994-10-11 | General Electric Company | HDI impedance matched microwave circuit assembly |
EP0670596A2 (de) * | 1994-03-01 | 1995-09-06 | Shinko Electric Industries Co. Ltd. | Filmträger für integrierten Schaltkreis |
EP0683520A2 (de) * | 1994-05-13 | 1995-11-22 | ANT Nachrichtentechnik GmbH | Verfahren zur Herstellung einer Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen und Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen |
US5811879A (en) * | 1996-06-26 | 1998-09-22 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
US5899705A (en) * | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
US6119675A (en) * | 1996-11-12 | 2000-09-19 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
WO2000055915A1 (en) * | 1999-03-16 | 2000-09-21 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
US6493934B2 (en) | 1996-11-12 | 2002-12-17 | Salman Akram | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
FR2843485A1 (fr) * | 2002-08-06 | 2004-02-13 | Thales Sa | Procede de fabrication d'un module de circuits integres et module correspondant |
US7838892B2 (en) | 2004-04-29 | 2010-11-23 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for forming a contact structure for making electrical contact with an optoelectronic semiconductor chip |
US8471709B2 (en) | 2004-11-22 | 2013-06-25 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
US8516683B2 (en) | 2001-05-31 | 2013-08-27 | Alien Technology Corporation | Methods of making a radio frequency identification (RFID) tags |
EP2184777B1 (de) * | 2008-11-07 | 2017-05-03 | General Electric Company | Verbindungsstruktur |
WO2017139285A1 (en) * | 2016-02-10 | 2017-08-17 | Qualcomm Incorporated | Integrated device comprising flexible connector between integrated circuit (ic) packages |
Families Citing this family (108)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4549247A (en) * | 1980-11-21 | 1985-10-22 | Gao Gesellschaft Fur Automation Und Organisation Mbh | Carrier element for IC-modules |
DE3104623A1 (de) * | 1981-02-10 | 1982-08-26 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zum befestigen von bauelementen mit flaechigen anschlusskontakten und bauelement hierfuer |
FR2521350B1 (fr) * | 1982-02-05 | 1986-01-24 | Hitachi Ltd | Boitier porteur de puce semi-conductrice |
US4761681A (en) * | 1982-09-08 | 1988-08-02 | Texas Instruments Incorporated | Method for fabricating a semiconductor contact and interconnect structure using orientation dependent etching and thermomigration |
US4920454A (en) * | 1983-09-15 | 1990-04-24 | Mosaic Systems, Inc. | Wafer scale package system and header and method of manufacture thereof |
US4613891A (en) * | 1984-02-17 | 1986-09-23 | At&T Bell Laboratories | Packaging microminiature devices |
EP0174950A4 (de) * | 1984-02-21 | 1988-02-05 | Mosaic Systems Inc | Packungssystem auf halbleiterscheibenskala und leiter und verfahren zum herstellen derselben. |
JPS61111561A (ja) * | 1984-10-05 | 1986-05-29 | Fujitsu Ltd | 半導体装置 |
JPH06105721B2 (ja) * | 1985-03-25 | 1994-12-21 | 日立超エル・エス・アイエンジニアリング株式会社 | 半導体装置 |
US4862245A (en) * | 1985-04-18 | 1989-08-29 | International Business Machines Corporation | Package semiconductor chip |
US4647959A (en) * | 1985-05-20 | 1987-03-03 | Tektronix, Inc. | Integrated circuit package, and method of forming an integrated circuit package |
SE447318B (sv) * | 1985-05-21 | 1986-11-03 | Nils Goran Stemme | Integrerad halvledarkrets med fog av termiskt isolerande fogemne, sett att framstella kretsen samt dess anvendning i en flodesmetare |
US5917707A (en) | 1993-11-16 | 1999-06-29 | Formfactor, Inc. | Flexible contact structure with an electrically conductive shell |
US4884122A (en) * | 1988-08-05 | 1989-11-28 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
US4937203A (en) * | 1986-09-26 | 1990-06-26 | General Electric Company | Method and configuration for testing electronic circuits and integrated circuit chips using a removable overlay layer |
JPS63271944A (ja) * | 1987-04-28 | 1988-11-09 | Sumitomo Electric Ind Ltd | 半導体装置 |
US5175060A (en) * | 1989-07-01 | 1992-12-29 | Ibiden Co., Ltd. | Leadframe semiconductor-mounting substrate having a roughened adhesive conductor circuit substrate and method of producing the same |
JP3280394B2 (ja) * | 1990-04-05 | 2002-05-13 | ロックヒード マーティン コーポレーション | 電子装置 |
DE4115043A1 (de) * | 1991-05-08 | 1997-07-17 | Gen Electric | Dichtgepackte Verbindungsstruktur, die eine Kammer enthält |
JP2848682B2 (ja) * | 1990-06-01 | 1999-01-20 | 株式会社東芝 | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア |
US5161093A (en) * | 1990-07-02 | 1992-11-03 | General Electric Company | Multiple lamination high density interconnect process and structure employing a variable crosslinking adhesive |
US5157589A (en) * | 1990-07-02 | 1992-10-20 | General Electric Company | Mutliple lamination high density interconnect process and structure employing thermoplastic adhesives having sequentially decreasing TG 's |
US5148265A (en) | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies with fan-in leads |
US7198969B1 (en) | 1990-09-24 | 2007-04-03 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5679977A (en) * | 1990-09-24 | 1997-10-21 | Tessera, Inc. | Semiconductor chip assemblies, methods of making same and components for same |
US5258330A (en) * | 1990-09-24 | 1993-11-02 | Tessera, Inc. | Semiconductor chip assemblies with fan-in leads |
US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
WO1992011743A2 (en) * | 1990-12-19 | 1992-07-09 | Vlsi Technology, Inc. | An interconnect structure for connecting electronic devices |
FR2672427A1 (fr) * | 1991-02-04 | 1992-08-07 | Schiltz Andre | Procede et dispositif d'insertion de puces dans des logements d'un substrat par film intermediaire. |
DE4135654A1 (de) * | 1991-10-29 | 2003-03-27 | Lockheed Corp | Dichtgepackte Verbindungsstruktur, die eine Abstandshalterstruktur und einen Zwischenraum enthält |
JPH06163958A (ja) * | 1992-02-21 | 1994-06-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JPH06151685A (ja) * | 1992-11-04 | 1994-05-31 | Mitsubishi Electric Corp | Mcp半導体装置 |
US5820014A (en) | 1993-11-16 | 1998-10-13 | Form Factor, Inc. | Solder preforms |
US5614377A (en) | 1994-02-28 | 1997-03-25 | Myco Pharmaceuticals, Incorporated | Methods for identifying inhibitors of fungal pathogenicity |
US5766972A (en) * | 1994-06-02 | 1998-06-16 | Mitsubishi Denki Kabushiki Kaisha | Method of making resin encapsulated semiconductor device with bump electrodes |
US6093970A (en) * | 1994-11-22 | 2000-07-25 | Sony Corporation | Semiconductor device and method for manufacturing the same |
JPH08288424A (ja) * | 1995-04-18 | 1996-11-01 | Nec Corp | 半導体装置 |
US5994152A (en) | 1996-02-21 | 1999-11-30 | Formfactor, Inc. | Fabricating interconnects and tips using sacrificial substrates |
US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
JP2891665B2 (ja) | 1996-03-22 | 1999-05-17 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
US20040061220A1 (en) * | 1996-03-22 | 2004-04-01 | Chuichi Miyazaki | Semiconductor device and manufacturing method thereof |
US6093971A (en) * | 1996-10-14 | 2000-07-25 | Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. | Chip module with conductor paths on the chip bonding side of a chip carrier |
US5907769A (en) * | 1996-12-30 | 1999-05-25 | Micron Technology, Inc. | Leads under chip in conventional IC package |
US6551857B2 (en) | 1997-04-04 | 2003-04-22 | Elm Technology Corporation | Three dimensional structure integrated circuits |
US6040624A (en) * | 1997-10-02 | 2000-03-21 | Motorola, Inc. | Semiconductor device package and method |
RU2133522C1 (ru) | 1997-11-03 | 1999-07-20 | Закрытое акционерное общество "Техно-ТМ" | Способ изготовления и контроля электронных компонентов |
JP3116897B2 (ja) * | 1998-03-18 | 2000-12-11 | 日本電気株式会社 | 微細配線形成方法 |
US6982475B1 (en) | 1998-03-20 | 2006-01-03 | Mcsp, Llc | Hermetic wafer scale integrated circuit structure |
US7205181B1 (en) | 1998-03-20 | 2007-04-17 | Mcsp, Llc | Method of forming hermetic wafer scale integrated circuit structure |
US7215025B1 (en) * | 1998-03-20 | 2007-05-08 | Mcsp, Llc | Wafer scale semiconductor structure |
JP2000012607A (ja) * | 1998-05-28 | 2000-01-14 | Xerox Corp | 集積回路装置、及びフリップチップボンディングされたコンビネ―ションを作成する方法 |
JP3214470B2 (ja) * | 1998-11-16 | 2001-10-02 | 日本電気株式会社 | マルチチップモジュール及びその製造方法 |
SG82591A1 (en) * | 1998-12-17 | 2001-08-21 | Eriston Technologies Pte Ltd | Bumpless flip chip assembly with solder via |
US6492600B1 (en) * | 1999-06-28 | 2002-12-10 | International Business Machines Corporation | Laminate having plated microvia interconnects and method for forming the same |
JP4268349B2 (ja) * | 2000-08-01 | 2009-05-27 | 富士フイルム株式会社 | 半導体デバイスおよびその製造方法 |
US6346481B1 (en) * | 2000-08-12 | 2002-02-12 | Applied Materials, Inc. | Method of reducing pitting of a coated heater |
FR2816107B1 (fr) * | 2000-10-30 | 2003-11-28 | Gemplus Card Int | Module de circuit integre sur film et son procede de fabrication |
FR2819935B1 (fr) * | 2001-01-19 | 2003-04-25 | Ela Medical Sa | Procede de fabrication de circuits electroniques hybrides pour dispositifs medicaux implantables actifs |
JP4749656B2 (ja) * | 2001-02-09 | 2011-08-17 | 台湾積體電路製造股▲ふん▼有限公司 | 半導体デバイスの製造方法及びこの方法により得られる半導体デバイス |
US6571468B1 (en) * | 2001-02-26 | 2003-06-03 | Saturn Electronics & Engineering, Inc. | Traceless flip chip assembly and method |
US6458683B1 (en) * | 2001-03-30 | 2002-10-01 | Taiwan Semiconductor Manufacturing Co., Ltd | Method for forming aluminum bumps by CVD and wet etch |
US20020185121A1 (en) * | 2001-06-06 | 2002-12-12 | Farnworth Warren M. | Group encapsulated dicing chuck |
US6890864B2 (en) * | 2001-07-12 | 2005-05-10 | Nec Electronics Corporation | Semiconductor device fabricating method and treating liquid |
FI115285B (fi) * | 2002-01-31 | 2005-03-31 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi |
US8455994B2 (en) * | 2002-01-31 | 2013-06-04 | Imbera Electronics Oy | Electronic module with feed through conductor between wiring patterns |
FI119215B (fi) * | 2002-01-31 | 2008-08-29 | Imbera Electronics Oy | Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli |
US6506632B1 (en) * | 2002-02-15 | 2003-01-14 | Unimicron Technology Corp. | Method of forming IC package having downward-facing chip cavity |
WO2004015764A2 (en) | 2002-08-08 | 2004-02-19 | Leedy Glenn J | Vertical system integration |
FI20030293A (fi) * | 2003-02-26 | 2004-08-27 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
FI119583B (fi) * | 2003-02-26 | 2008-12-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US7253735B2 (en) | 2003-03-24 | 2007-08-07 | Alien Technology Corporation | RFID tags and processes for producing RFID tags |
US8704359B2 (en) | 2003-04-01 | 2014-04-22 | Ge Embedded Electronics Oy | Method for manufacturing an electronic module and an electronic module |
US8222723B2 (en) | 2003-04-01 | 2012-07-17 | Imbera Electronics Oy | Electric module having a conductive pattern layer |
FI115601B (fi) * | 2003-04-01 | 2005-05-31 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
US6921975B2 (en) * | 2003-04-18 | 2005-07-26 | Freescale Semiconductor, Inc. | Circuit device with at least partial packaging, exposed active surface and a voltage reference plane |
JP3940694B2 (ja) * | 2003-04-18 | 2007-07-04 | 株式会社東芝 | 半導体装置及びその製造方法 |
US7400040B2 (en) * | 2003-06-10 | 2008-07-15 | Intel Corporation | Thermal interface apparatus, systems, and methods |
CN1308758C (zh) * | 2003-07-01 | 2007-04-04 | 友达光电股份有限公司 | 薄膜晶体管面板制造方法、蚀刻槽清洗方法及强碱用途 |
FI20031201A (fi) * | 2003-08-26 | 2005-02-27 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi ja elektroniikkamoduuli |
FI20031341A (fi) * | 2003-09-18 | 2005-03-19 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
FI117814B (fi) | 2004-06-15 | 2007-02-28 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US8487194B2 (en) * | 2004-08-05 | 2013-07-16 | Imbera Electronics Oy | Circuit board including an embedded component |
FI117812B (fi) * | 2004-08-05 | 2007-02-28 | Imbera Electronics Oy | Komponentin sisältävän kerroksen valmistaminen |
EP1628347A1 (de) * | 2004-08-19 | 2006-02-22 | Optimum Care International Tech. Inc. | Leiterrahmenmodul für Halbleiterchips |
US20060278976A1 (en) * | 2004-09-02 | 2006-12-14 | Koninklijke Phillips Electronics N.C. | Semiconductor device, method and manufacturing same, identification label and information carrier |
KR100618343B1 (ko) * | 2004-10-28 | 2006-08-31 | 삼성전자주식회사 | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. |
FI117369B (fi) * | 2004-11-26 | 2006-09-15 | Imbera Electronics Oy | Menetelmä elektroniikkamoduulin valmistamiseksi |
US20060138626A1 (en) * | 2004-12-29 | 2006-06-29 | Tessera, Inc. | Microelectronic packages using a ceramic substrate having a window and a conductive surface region |
JP4558539B2 (ja) * | 2005-03-09 | 2010-10-06 | 日立協和エンジニアリング株式会社 | 電子回路用基板、電子回路、電子回路用基板の製造方法および電子回路の製造方法 |
FI122128B (fi) * | 2005-06-16 | 2011-08-31 | Imbera Electronics Oy | Menetelmä piirilevyrakenteen valmistamiseksi |
DE112006001506T5 (de) * | 2005-06-16 | 2008-04-30 | Imbera Electronics Oy | Platinenstruktur und Verfahren zu ihrer Herstellung |
FI119714B (fi) * | 2005-06-16 | 2009-02-13 | Imbera Electronics Oy | Piirilevyrakenne ja menetelmä piirilevyrakenteen valmistamiseksi |
KR20080045206A (ko) | 2005-09-19 | 2008-05-22 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 접착력이 개선된 복합 층, 및 이를 통합하는 유체 포커스렌즈 |
JP5035519B2 (ja) * | 2007-02-22 | 2012-09-26 | ブラザー工業株式会社 | 回路素子実装フレキシブル配線材 |
TWI360207B (en) * | 2007-10-22 | 2012-03-11 | Advanced Semiconductor Eng | Chip package structure and method of manufacturing |
US20090155948A1 (en) * | 2007-12-18 | 2009-06-18 | National Applied Research Laboratories | Methods for manufacturing cmos compatible bio-sensors |
US7741194B2 (en) * | 2008-01-04 | 2010-06-22 | Freescale Semiconductor, Inc. | Removable layer manufacturing method |
US8259454B2 (en) * | 2008-04-14 | 2012-09-04 | General Electric Company | Interconnect structure including hybrid frame panel |
FI123205B (fi) | 2008-05-12 | 2012-12-31 | Imbera Electronics Oy | Piirimoduuli ja menetelmä piirimoduulin valmistamiseksi |
KR101031010B1 (ko) * | 2008-10-29 | 2011-04-25 | 삼성메디슨 주식회사 | 피씨비 및 이를 구비하는 프로브 |
US8569894B2 (en) | 2010-01-13 | 2013-10-29 | Advanced Semiconductor Engineering, Inc. | Semiconductor package with single sided substrate design and manufacturing methods thereof |
TWI411075B (zh) | 2010-03-22 | 2013-10-01 | Advanced Semiconductor Eng | 半導體封裝件及其製造方法 |
CN102348324B (zh) * | 2010-07-23 | 2016-02-10 | 伊姆贝拉电子有限公司 | 布线图案之间具有馈通导体的电子模块 |
US8927339B2 (en) | 2010-11-22 | 2015-01-06 | Bridge Semiconductor Corporation | Method of making thermally enhanced semiconductor assembly with bump/base/flange heat spreader and build-up circuitry |
US9406658B2 (en) | 2010-12-17 | 2016-08-02 | Advanced Semiconductor Engineering, Inc. | Embedded component device and manufacturing methods thereof |
TWI446501B (zh) * | 2012-01-20 | 2014-07-21 | 矽品精密工業股份有限公司 | 承載板、半導體封裝件及其製法 |
US10433413B2 (en) * | 2014-08-15 | 2019-10-01 | Unimicron Technology Corp. | Manufacturing method of circuit structure embedded with heat-dissipation block |
CN111788694A (zh) * | 2018-03-08 | 2020-10-16 | 三菱电机株式会社 | 半导体元件、半导体装置、电力变换装置以及半导体元件的制造方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3343256A (en) * | 1964-12-28 | 1967-09-26 | Ibm | Methods of making thru-connections in semiconductor wafers |
US3761782A (en) * | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
DE2307754A1 (de) * | 1973-02-16 | 1974-08-22 | Hitachi Ltd | Verfahren zur herstellung mehrschichtiger verbindungen |
DE2330161A1 (de) * | 1973-06-08 | 1974-12-19 | Minnesota Mining & Mfg | Verbesserte schaltkreise und verfahren zu deren herstellung |
US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3759767A (en) * | 1971-10-08 | 1973-09-18 | Western Electric Co | Mask alignment methods |
US4017886A (en) * | 1972-10-18 | 1977-04-12 | Hitachi, Ltd. | Discrete semiconductor device having polymer resin as insulator and method for making the same |
US4040891A (en) * | 1976-06-30 | 1977-08-09 | Ibm Corporation | Etching process utilizing the same positive photoresist layer for two etching steps |
US4141712A (en) * | 1977-07-18 | 1979-02-27 | Diacon Inc. | Manufacturing process for package for electronic devices |
-
1978
- 1978-02-28 US US05/882,152 patent/US4246595A/en not_active Expired - Lifetime
- 1978-03-03 GB GB8586/78A patent/GB1588377A/en not_active Expired
- 1978-03-06 CA CA298,234A patent/CA1108305A/en not_active Expired
- 1978-03-08 DE DE19782810054 patent/DE2810054A1/de active Granted
-
1980
- 1980-07-10 US US06/168,418 patent/US4356374A/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3343256A (en) * | 1964-12-28 | 1967-09-26 | Ibm | Methods of making thru-connections in semiconductor wafers |
US3761782A (en) * | 1971-05-19 | 1973-09-25 | Signetics Corp | Semiconductor structure, assembly and method |
DE2307754A1 (de) * | 1973-02-16 | 1974-08-22 | Hitachi Ltd | Verfahren zur herstellung mehrschichtiger verbindungen |
DE2330161A1 (de) * | 1973-06-08 | 1974-12-19 | Minnesota Mining & Mfg | Verbesserte schaltkreise und verfahren zu deren herstellung |
US3868724A (en) * | 1973-11-21 | 1975-02-25 | Fairchild Camera Instr Co | Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier |
Non-Patent Citations (1)
Title |
---|
US-Z: "Electronics", Bd. 44, Nr. 3 (01.02.1971) S. 44 - 48 * |
Cited By (54)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2439438A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Ruban porteur de dispositifs de traitement de signaux electriques, son procede de fabrication et application de ce ruban a un element de traitement de signaux |
FR2439478A1 (fr) * | 1978-10-19 | 1980-05-16 | Cii Honeywell Bull | Boitier plat pour dispositifs a circuits integres |
FR2527036A1 (fr) * | 1982-05-14 | 1983-11-18 | Radiotechnique Compelec | Procede pour connecter un semiconducteur a des elements d'un support, notamment d'une carte portative |
EP0094716A1 (de) * | 1982-05-14 | 1983-11-23 | Rtc-Compelec | Verfahren zur Verbindung eines Halbleiters mit Elementen eines Trägers, insbesondere einer tragbaren Karte |
FR2547939A1 (fr) * | 1983-06-13 | 1984-12-28 | Hitachi Ltd | Panneau de temoins d'affichage electronique, monte dans un vehicule |
US4670770A (en) * | 1984-02-21 | 1987-06-02 | American Telephone And Telegraph Company | Integrated circuit chip-and-substrate assembly |
US4810865A (en) * | 1985-11-08 | 1989-03-07 | Eurotechnique | Method for recycling a card having an incorporated component, and a card designed to permit recycling |
US4822988A (en) * | 1985-11-08 | 1989-04-18 | Eurotechnique | Card containing a component and a micromodule having side contacts |
EP0257801A2 (de) * | 1986-08-04 | 1988-03-02 | The BOC Group, Inc. | Verfahren zum Herstellen einer biegsamen Mikroschaltung |
EP0257801A3 (de) * | 1986-08-04 | 1988-07-06 | The BOC Group, Inc. | Verfahren zum Herstellen einer biegsamen Mikroschaltung |
EP0260141A3 (en) * | 1986-09-11 | 1989-07-26 | Kabushiki Kaisha Toshiba | Liquid crystal apparatus |
EP0260141A2 (de) * | 1986-09-11 | 1988-03-16 | Kabushiki Kaisha Toshiba | Flüssigkristalleinrichtung |
EP0283546A1 (de) * | 1987-03-27 | 1988-09-28 | Ibm Deutschland Gmbh | Verfahren zum Herstellen beliebig geformter mikromechanischer Bauteile aus planparallelen Platten aus Polymermaterial oder beliebig geformter Duchführungsöffnungen in denselben |
US5355102A (en) * | 1990-04-05 | 1994-10-11 | General Electric Company | HDI impedance matched microwave circuit assembly |
EP0506526A1 (de) * | 1991-03-26 | 1992-09-30 | Thomson-Csf | Hybridmodul und sein Herstellungsverfahren |
FR2674682A1 (fr) * | 1991-03-26 | 1992-10-02 | Thomson Csf | Module hybride et procede de realisation. |
EP0540247A3 (en) * | 1991-10-28 | 1994-10-19 | Ibm | Formulation of multichip modules |
EP0540247A2 (de) * | 1991-10-28 | 1993-05-05 | International Business Machines Corporation | Herstellungsverfahren von Mehrchipmodulen |
US6274391B1 (en) * | 1992-10-26 | 2001-08-14 | Texas Instruments Incorporated | HDI land grid array packaged device having electrical and optical interconnects |
EP0670596A2 (de) * | 1994-03-01 | 1995-09-06 | Shinko Electric Industries Co. Ltd. | Filmträger für integrierten Schaltkreis |
EP0670596A3 (de) * | 1994-03-01 | 1996-03-27 | Shinko Electric Ind Co | Filmträger für integrierten Schaltkreis. |
US6011300A (en) * | 1994-03-01 | 2000-01-04 | Shinko Electric Industries Co., Ltd. | Semiconductor integrated circuit device |
US5904488A (en) * | 1994-03-01 | 1999-05-18 | Shinko Electric Industries Co. Ltd. | Semiconductor integrated circuit device |
EP0683520A2 (de) * | 1994-05-13 | 1995-11-22 | ANT Nachrichtentechnik GmbH | Verfahren zur Herstellung einer Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen und Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen |
EP0683520A3 (de) * | 1994-05-13 | 1998-02-25 | Robert Bosch Gmbh | Verfahren zur Herstellung einer Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen und Anordnung zur Kontaktierung von planaren Hochfrequenzleitungen |
US6091143A (en) * | 1996-06-26 | 2000-07-18 | Micron Technology, Inc. | Stacked leads-over chip multi-chip module |
US5811879A (en) * | 1996-06-26 | 1998-09-22 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
US6707141B2 (en) | 1996-06-26 | 2004-03-16 | Micron Technology, Inc. | Multi-chip module substrate for use with leads-over chip type semiconductor devices |
US6104089A (en) * | 1996-06-26 | 2000-08-15 | Micron Technology, Inc. | Stacked leads-over chip multi-chip module |
US6300163B1 (en) * | 1996-06-26 | 2001-10-09 | Micron Technology, Inc. | Stacked leads-over-chip multi-chip module |
US6578458B1 (en) | 1996-11-12 | 2003-06-17 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6631662B2 (en) | 1996-11-12 | 2003-10-14 | Micron Technology, Inc. | Apparatus for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6279563B1 (en) * | 1996-11-12 | 2001-08-28 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6119675A (en) * | 1996-11-12 | 2000-09-19 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6401580B1 (en) | 1996-11-12 | 2002-06-11 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6423616B2 (en) | 1996-11-12 | 2002-07-23 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6427676B2 (en) | 1996-11-12 | 2002-08-06 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6459105B2 (en) | 1996-11-12 | 2002-10-01 | Micron Technology, Inc. | Apparatus for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6932077B2 (en) | 1996-11-12 | 2005-08-23 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions and dicing apparatus |
US6493934B2 (en) | 1996-11-12 | 2002-12-17 | Salman Akram | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6897571B2 (en) | 1996-11-12 | 2005-05-24 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6691696B2 (en) | 1996-11-12 | 2004-02-17 | Micron Technology, Inc. | Method for sawing wafers employing multiple indexing techniques for multiple die dimensions |
US6687990B2 (en) | 1996-11-12 | 2004-02-10 | Micron Technology, Inc. | Sawing method employing multiple indexing techniques and semiconductor device structures fabricated thereby |
US5899705A (en) * | 1997-11-20 | 1999-05-04 | Akram; Salman | Stacked leads-over chip multi-chip module |
US5936305A (en) * | 1997-11-20 | 1999-08-10 | Micron Technology, Inc. | Stacked leads-over chip multi-chip module |
WO2000055915A1 (en) * | 1999-03-16 | 2000-09-21 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US6468638B2 (en) | 1999-03-16 | 2002-10-22 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US7070851B2 (en) | 1999-03-16 | 2006-07-04 | Alien Technology Corporation | Web process interconnect in electronic assemblies |
US8516683B2 (en) | 2001-05-31 | 2013-08-27 | Alien Technology Corporation | Methods of making a radio frequency identification (RFID) tags |
FR2843485A1 (fr) * | 2002-08-06 | 2004-02-13 | Thales Sa | Procede de fabrication d'un module de circuits integres et module correspondant |
US7838892B2 (en) | 2004-04-29 | 2010-11-23 | Osram Opto Semiconductors Gmbh | Optoelectronic semiconductor chip and method for forming a contact structure for making electrical contact with an optoelectronic semiconductor chip |
US8471709B2 (en) | 2004-11-22 | 2013-06-25 | Alien Technology Corporation | Radio frequency identification (RFID) tag for an item having a conductive layer included or attached |
EP2184777B1 (de) * | 2008-11-07 | 2017-05-03 | General Electric Company | Verbindungsstruktur |
WO2017139285A1 (en) * | 2016-02-10 | 2017-08-17 | Qualcomm Incorporated | Integrated device comprising flexible connector between integrated circuit (ic) packages |
Also Published As
Publication number | Publication date |
---|---|
US4246595A (en) | 1981-01-20 |
CA1108305A (en) | 1981-09-01 |
GB1588377A (en) | 1981-04-23 |
US4356374A (en) | 1982-10-26 |
DE2810054C2 (de) | 1987-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2810054A1 (de) | Elektronische schaltungsvorrichtung und verfahren zu deren herstellung | |
DE3125518C2 (de) | Verfahren zur Herstellung einer dünnen Verdrahtungsanordnung | |
DE69938582T2 (de) | Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat | |
DE112006002516B4 (de) | Chip-Widertand und Befestigungsstruktur für einen Chip-Widerstand | |
DE69728234T2 (de) | Verfahren zur herstellung von erhöhten metallischen kontakten auf elektrischen schaltungen | |
DE69812179T2 (de) | Gedruckte schaltungsplatine mit integrierter schmelzsicherung | |
DE19541334C2 (de) | Verfahren zur Herstellung einer Vielzahl von Leiterplatten sowie Leiterplattenanordnung | |
DE19745575A1 (de) | Struktur einer Anschlußelektrode und Verfahren für ihre Bildung | |
DE19940633A1 (de) | IC-Gehäuse | |
DE2355471A1 (de) | Aus mehreren ebenen bestehende packung fuer halbleiterschaltungen | |
DE2554691C2 (de) | Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung | |
DE1614872A1 (de) | Vielschichtiges Leitungssystem mit ohmischen Kontakten fuer integrierte Schaltkreise | |
EP0358867A1 (de) | Flip-Chip-Montage mit einer Lötstoppschicht aus einem oxidierbaren Metall | |
EP0193127A1 (de) | Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung | |
DE4203114C2 (de) | Verfahren zum Herstellen einer Bandträgervorrichtung für Halbleitereinrichtungen | |
DE3640248A1 (de) | Halbleitervorrichtung | |
DE1817434B2 (de) | Verfahren zur Herstellung einer elektrischen Leitungsanordnung | |
EP2170026B1 (de) | Metall-Keramik-Substrat für elektrische Schaltkreise- oder Module, Verfahren zum Herstellen eines solchen Substrates sowie Modul mit einem solchen Substrat | |
DE19811870A1 (de) | Thermistorelement | |
DE19828386A1 (de) | Halbleiterbauelement und Verfahren zur Ausbildung von Löterhebungen | |
DE4023776C2 (de) | Mehrschichtige Halbleiterstruktur, insbesondere Wandler und Verfahren zur Bildung von Kontaktflächen an Halbleiterbereichen solcher mehrschichtiger Halbleiterstrukturen | |
DE3343367A1 (de) | Halbleiterbauelement mit hoeckerartigen, metallischen anschlusskontakten und mehrlagenverdrahtung | |
DE3445690A1 (de) | Verfahren zur herstellung eines substrates mit einem oder mehreren durchgehenden loechern | |
DE19501693C2 (de) | Verfahren zum Herstellen von elektronischen Bauelementen und mit diesem Verfahren hergestelltes elektronisches Bauelement | |
EP0193128A2 (de) | Filmmontierter Schaltkreis und Verfahren zu seiner Herstellung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: JUNG, E., DIPL.-CHEM. DR.PHIL. SCHIRDEWAHN, J., DI |
|
D2 | Grant after examination | ||
8381 | Inventor (new situation) |
Free format text: NOYORI, MASAHARU FUJIMOTO, HIROAKI, NEYAGAWA, JP |
|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) |