DE2812834C2 - - Google Patents

Description

Die Erfindung betrifft eine Schaltungsanordnung gemäß dem Oberbegriff des Patentanspruchs 1.

Bei einer derartigen Schaltungsanordnung ermöglichen die in Digitalsignale umgesetzten Analogsignale der Analogsignalgebereinrichtung nach entsprechender Verar­ beitung eine zugeordnete Führung der Steuereinrichtung zum Steuern des Aufzeichnungsgeräts. Hierbei stellt sich das Problem, eine hohe Integrationsdichte der einzelnen Komponenten zu erreichen und Übertragungs­ fehler bei der Übermittlung der Digitaldaten bestmöglich zu unterdrücken.

Die Literaturstelle "Elektronische Datenverarbeitung", Heft 1/1970, S. 1 bis 11, beschreibt allgemein den Aufbau und die Funktionsweise hybrider Rechnersysteme. Bei derartigen Rechnersystemen sind ein Digitalrechner und ein hybrider Analogrechner über ein Koppelwerk verbunden, das den Datenaustausch zwischen dem Digital­ rechner und dem hybriden Analogrechner unter ent­ sprechender Umsetzung der analogen Signale in Digital­ daten bzw. umgekehrt sowie die Zuführung entsprechender Steuerbefehle zum hybriden Analogrechner steuert. Über die Implementierung der als Blockschaltbild gezeigten einzelnen Komponenten des hybriden Rechnersystems sind keine näheren Angaben entnehmbar.

In der US-PS 30 27 079 ist ein Datenaufbereitungssystem gezeigt, bei dem die Eingangsdaten zunächst einer Mul­ tiplikation und einer anschließenden Addition mit aus­ gewählten Faktoren unterzogen werden, um eine Kalibrie­ rung der aufgenommenen Werte und dgl. zu erreichen. Hierzu sind in einem Programmspeicher für die einzelnen Eingangsgrößen jeweils entsprechende Korrekturfaktoren gespeichert, die selektiv entsprechend dem jeweils verarbeiteten Wert ausgelesen werden. Diese korrigier­ ten verarbeiteten Eingangswerte werden anschließend einer Analog-Digital-Umsetzung unterzogen und stehen hiernach am Ausgang des Datenaufbereitungssystems für die Abgabe an eine Schreibmaschine, einen Computer und dergleichen bereit. Das bekannte Datenaufbereitungs­ system verfügt hierbei lediglich über Analogsignalein­ gänge, Digitaldaten-Eingangskanäle sind nicht vorgesehen.

Der Erfindung liegt die Aufgabe zugrunde, eine Schaltungs­ anordnung gemäß dem Oberbegriff des Patentanspruchs 1 derart auszugestalten, daß eine hohe Integration der Steuerkomponenten bei geringer Gefahr von Übertra­ gungsfehlern bei der Digitaldatenübertragung gewähr­ leistet ist.

Diese Aufgabe wird mit den im kennzeichnenden Teil des Patentanspruchs 1 genannten Merkmalen gelöst.

Bei der erfindungsgemäßen Schaltungsanordnung sind somit die Umsetzeinrichtungen und die Verarbeitungsein­ richtungen auf einem einzigen Halbleitersubstrat ausgebildet, das weiterhin Digitaldaten- und Analogdaten-Eingangskanäle, einen Analogschalter und eine Sammelleitung umfaßt. Hierbei werden die durch die Umsetzeinrichtung umgesetzten Daten nicht über die Digitaldaten-Eingangskanäle, son­ dern über die Sammelleitung zur Verarbeitungseinrichtung übertragen. Diese Umgehung der Digitaldaten-Eingangs­ kanäle ermöglicht nicht nur das Ausschalten von an­ sonsten möglichen Übertragungsfehlern, sondern auch eine äußerst hohe Integration der Bauelemente, d. h. eine hohe Packungsdichte.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.

Die Erfindung wird nachstehend anhand von Ausführungs­ beispielen unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigt

Fig. 1 ein schematisches Blockschaltbild eines Ausführungsbeispiels der Schaltungsanordnung,

Fig. 2 ein schematisches Schaltbild eines Befehls­ decodierers,

Fig. 3 den Zusammenhang zwischen der in Fig. 1 dar­ gestellten Schaltungsanordnung und unterschiedlichen peripheren Geräten sowie Eingabe- und Ausgabesignalen und

Fig. 4 ein Schaltbild eines Analogschalters.

In den Figuren sind gleichartige Teile jeweils mit den gleichen Bezugszeichen bezeichnet.

Nachstehend wird anhand Fig. 1 ein Ausführungsbeispiel der Schaltungsanordnung mit einem Analog-Digital-Umsetzer 30 beschrieben. Ein Mikrocomputer 32 enthält einen Programmzähler 100 für die Speicherung von Adressen von Programmfolgen, die in einem Festspeicher (ROM) 105 gespeichert sind, ein Stapelregister (STACK) 101 für die Sicherstellung der Inhalte des Programmzählers 100 bei der Ausführung eines Unterprogramms, eine Datenkennzeichnungs- oder -adressierschaltung (DP) 102, mit der ein Eingriff zu einer Adresse eines Schreib-Lese-Speichers (RAM) 103 erfolgt, welcher Daten speichert, eine Zeitgebeschaltung 104, ein Rechenwerk (ALU) 106, dessen Ausgangssignale in einem Sammelspeicher bzw. Akkumulator (ACC) 107 gespeichert werden und zum Setzen eines Zustandsanzeigeflipflop 108 verwendet werden, sowie Eingabe- und Ausgabeschaltungen bzw. Kanäle 109 bis 117. Die Schaltungen 109 und 110 sind Eingabeschaltungen, die Schaltungen 111 und 112 sind Eingabe-Ausgabe-Schaltungen und die Schaltungen 113 bis 117 sind Ausgabeschaltungen bzw. -kanäle. Die Ausgabe­ schaltung 117 besteht aus 3-Bit-Flip-Flops, während die übrigen Schaltungen 109 bis 116 jeweils durch 4-Bit-Flip-Flops gebildet sind. Die Eingabeschaltungen oder -kanäle sind an Anschlüsse PA, PB und A gemäß der Darstellung in Fig. 3 ange­ schlossen, während die Ausgangsschaltungen an Anschlüsse PI, PH und PE angeschlossen sind. Der in Fig. 2 gezeigte Mikro­ computer ist ein Einchip-Mikrocomputer, bei welchem die Schaltungen 100 bis 117 auf einem einzelnen Chip bzw. Substratblättchen ausgebildet sind und der in eine Steuerschaltung für ein elektronisches Kopiergerät eingebaut werden kann.

Nach Fig. 1 werden analoge Signale 1, 2 und 3, die bestimmte analoge Werte darstellen an Analogdaten-Eingangskanäle A 1, A 2 bzw. A 3 angelegt. Gemäß der Darstellung in Fig. 3 kann ein erstes analoges Signal durch eine Schaltung aus einem Widerstand R 3, einem veränderbaren Widerstand VR 3 und einem Thermistor 37′ erzeugt werden. Auf ähnliche Weise kann ein zweites analoges Signal über eine Schaltung aus einem Widerstand R 2, einem veränderbaren Widerstand VR 2, einer CdS-Einheit oder -zelle 36 und einer Lampe 38 erzeugt werden, während ein drittes analoges Signal durch eine Schaltung aus einem Widerstand R 1, einem veränderbaren Widerstand VR 1, einer CdS-Zelle 34 und einer Lampe 37 erzeugt werden kann.

Die Analogsignal-Eingangskanäle A 1, A 2 und A 3 sind jeweils an Analogschalter 15, 16 und 17 angeschlossen, die ihrerseits über Ausgangsleitungen an einem gemeinsamen A-D-Umsetzer 30 angeschlossen sind.

Das an den A-D-Umsetzer 30 angelegte analoge Signal wird innerhalb einer kurzen Zeitdauer in ein digitales Signal umge­ setzt. Der A-D-Umsetzer 30 gibt ein 4-Bit-Ausgangssignal ab. Damit erfolgt die Auflösung des Ausgangssignals mit vier Binärstellen, was be­ deutet, daß ein analoges Signal mit einem Maximalwert von bei­ spielsweise 10 V in 10 × 1/2⁴ diskrete Stufen aufgeteilt werden kann.

Fig. 4 zeigt ein Schaltbild der Analogschalter 15, 16 und 17. Jeder Analogschalter weist P-Kanal-MOS-Transistoren Q 1 und Q 3 und N-Kanal-MOS-Transistoren Q 2 und Q 4 auf. Wenn eine Bezugsspannung an einem Steueranschluß 26 auf niedrigem Pegel "L" liegt, wird der Transistor Q 1 gesperrt, während der Tran­ sistor Q 2 durchgeschaltet wird, so daß die Spannung an einer Signalleitung 27 auf hohen Pegel "H" ansteigt. Als Folge davon wird der Transistor Q 3 gesperrt. Da der Steueranschluß 26 auf dem niedrigen Pegel "L" liegt, bleibt der Transistor Q 4 gesperrt. Daher wird das analoge Signal an einem Eingangs­ anschluß 28 nicht zu einem Ausgangsanschluß 29 übertragen.

Wenn jedoch an dem Steueranschluß 26 der Pegel auf den hohen Pegel "H" ansteigt, wird der Transistor Q 1 gesperrt, während der Transistor Q 2 durchgeschaltet wird, so daß der Pegel an der Signalleitung 27 auf den niedrigen Pegel "L" abfällt. Folglich werden die beiden Transistoren Q 3 und Q 4 durchgeschaltet, so daß das analoge Signal an dem Eingangs­ anschluß 28 zu dem Ausgangsanschluß 29 übertragen wird.

Die Analogschalter 15, 16 und 17 der vorstehend unter Bezugnahme auf Fig. 4 beschriebenen Art sind mit dem A-D-Umsetzer 30 und dem Mikrocomputer 32 kompatibel, die beide mit MOS-Feldeffekttransistoren aufgebaut sind. Die Schaltungen sind auf einem einzigen Chip bzw. Substrat­ blättchen als integrierte Schaltung mit hohem Integrations­ grad aufgebaut.

Das Ausgangssignal des A-D-Umsetzers 30 ist an eine Datensammelleitung 31 angelegt.

Die Übertragung der analogen Signale 1, 2 und 3 von den Eingangskanälen A 1, A 2 und A 3 über die Analogschalter 15, 16 und 17 zu dem A-D-Umsetzer 30 und die Übertragung des digitalen 4-Bit-Ausgangssignals des A-D-Umsetzers 30 zu der Daten­ sammelleitung 31 werden durch Steuersignale gesteuert, die durch Decodierung von aus dem Festspeicher 105 ausgelesenen Befehlscodes in einem Befehlsdecodierer 118 erzeugt und von dem Befehls­ decodierer 118 über Signalleitungen C 1 , C 2, C 3 und C 4 übertragen werden.

Der Festspeicher 105 enthält hierfür weitere zusätzliche Befehlscodes:

• a) einen Befehlscode für das Einschalten des ersten Analog­ schalters 15 und damit das Übertragen des ersten analogen Signals 1 am Eingangskanal A 1 zu dem A-D-Umsetzer 30,
• b) einen Befehlscode für das Einschalten des zweiten Ana­ logschalters 16 und damit das Übertragen des zweiten analogen Signals 2 am zweiten Eingangskanal A 2 zu dem A-D-Umsetzer 30,
• c) einen Befehlscode für das Einschalten des dritten Ana­ logschalters 17 und damit das Übertragen des dritten analogen Signals 3 am dritten Eingangskanal A 3 zu dem A-D-Umsetzer 30, sowie
• d) einen Befehlscode für die Einspeicherung des Ausgangs­ signals des A-D-Umsetzers 30 in den Akkumulator 107.

Diese Befehlscodes können aus nicht genutzten Codes des Mikrocomputers 32 gewählt sein. Beispielsweise kann der Befehlscode (a) "11010000", der Befehlscode (b) "11010001", der Befehlscode (c) "11010010" und der Befehlscode (d) "11010011" sein.

Daher muß der Befehlscodierer 118 gemäß der Darstellung in Fig. 2 aufgebaut werden. Ein aus dem Festspeicher (ROM) 105 ausgelesener Befehlscode mit acht Binärstellen tritt an acht Signalleitungen L 1 bis L 8 auf. Die Matrix ist so ange­ ordnet, daß beim Auslesen des Befehlscodes (a) aus dem Fest­ speicher 105 nur an der Signalleitung C 1 ein Signal mit dem hohen Pegel "H" auftritt (während die übrigen drei Signal­ leitungen C 2, C 3 und C 4 auf dem niedrigen Pegel "L" verbleiben). Wenn der Befehlscode (b) ausgelesen wird, nimmt auf gleiche Weise nur die Signalleitung C 2 den hohen Pegel "H" an, so daß der zweite Analogschalter 16 eingeschaltet wird, wodurch das zweite analoge Signal 2 in den A-D-Umsetzer 30 eingebracht wird. Wenn der Befehlscode (c) ausgelesen wird, nimmt die Signal­ leitung C 3 den hohen Pegel "H" an, so daß der dritte Analog­ schalter 17 eingeschaltet wird und folglich das dritte analoge Signal 3 zu dem A-D-Umsetzer 30 übertragen wird. Wenn der Be­ fehlscode (d) ausgelesen wird, nimmt nur die vierte Signal­ leitung C 4 den hohen Pegel "H" an, wodurch das digitale Aus­ gangssignal des A-D-Umsetzers 30 in den Akkumulator 107 einge­ lesen wird.

Bei dem Festspeicher 105 ist der erste Befehlscode (a) "11010000" in der Speicherstelle mit der Adresse 100 gespeichert, während der Befehlscode (d) "11010011" in der Speicherstelle mit der Adresse 105 gespeichert ist. Demgemäß werden die Befehls­ codes (a) und (d) nach vier Zeitsteuerungs-Leerbefehlen NOP auf­ einanderfolgend ausgelesenen, wobei das erste analoge Signal 1 an dem ersten Eingangsanschluß A 1 in ein digitales 4-Bit-Signal umgesetzt wird, welches seinerseits zu dem Akkumulator 107 über­ tragen wird. Auf gleiche Weise können das zweite und das dritte analoge Signal 2 und 3 jeweils in ein digitales 4-Bit-Signal umgesetzt werden, das dann wiederum in dem Akkumulator 107 ge­ speichert wird.

Fig. 3 zeigt schematisch eine Steuereinheit eines Kopier- oder Aufzeichnungsgeräts der in der US-PS 38 04 512 beschriebenen Art; die Steuereinheit enthält die anhand der Fig. 1 beschriebene integrierte Schaltungsanordnung mit hohem Inte­ grationsgrad. An dem ersten Analogsignal-Eingangskanal A 1 der Schaltungsanordnung ist das Ausgangssignal eines Hintergrund­ dichte-Meßfühlers 33 für die Ermittlung der Dichte des Hinter­ grunds einer zu kopierenden Vorlage ange­ legt, und zwar die an einer CdS- Zelle 34 anliegende Spannung. An den zweiten Eingangskanal A 2 ist das Ausgangssignal bzw. die Spannung einer CdS-Zelle 36 eines Tonerdichte-Meßfühlers 35 angelegt, welcher die Dichte des Toners ermittelt, der zur Entwicklung eines auf einer fotoempfindlichen Trommel ausge­ bildeten elektrostatischen Ladungsbilds in ein sichtbares Bild verwendet wird. An dem dritten Eingangskanal A 3 ist das Ausgangssignal bzw. die Spannung an einem Thermistor 37′ angelegt, der die Temperatur eine Fixierheizers erfaßt, welcher den auf ein Kopierpapierblatt übertragenen Toner schmilzt.

Daher kann eine Mehrzahl von analogen Signalen, die an die Schaltungsanordnung angelegt sind, sequentiell bzw. seriell ausge­ lesen werden und in ein Digitalsignal umgesetzt werden, mit Hilfe dessen ein Steuersignal wie ein Signal "Ladersteuerung", "Tonernachfüllung", "Fixierheizersteuerung" o. dgl. abgeleitet werden kann.

Claims (6)

1. Schaltungsanordnung für ein Aufzeichnungsgerät mit einer Analogsignalgebereinrichtung zum Erzeugen mehrerer Analogsignale, wobei die Schaltungsanordnung eine Umsetz­ einrichtung zum Umsetzen der Aalogsignale in Digital­ signale, eine Verarbeitungseinrichtung zum Verarbeiten der Digitalsignale und eine Steuereinrichtung zum Steuern des Aufzeichungsgeräts entsprechend dem Verarbeitungser­ gebnis besitzt, dadurch gekennzeichnet, daß die Umsetz­ einrichtung (30) und die Verarbeitungseinrichtung (106, 107) auf einem einzigen Halbleitersubstrat ausgebildet sind, daß das Halbleitersubstrat weiterhin mehrere jeweils eine vorbestimmte Anzahl parallele Bits aufnehmende Digi­ taldaten-Eingangskanäle (109, 110) zum Eingeben von Digital­ daten, mehrerer Analogdaten-Eingabekanäle (A 1 bis A 3) zum Eingeben der Analogsignale, einen Analogschalter (15, 16, 17) zum Auswählen desjenigen Analogdaten-Eingangs­ kanals (A 1 bis A 3), dessen Analogsignal der Umsetzeinrich­ tung (30) zum Umsetzen in Digitalsignale zuzuführen sind, und eine Sammelleitung (31) zum Übertragen der Daten von den Digitaldaten-Eingangskanälen (109, 110) zur Verar­ beitungseinrichtung (106, 107) umfaßt, und daß die durch die Umsetzeinrichtung (30) in Digitalsignale umgesetzten Analogsignale über die Sammelleitung (31) zur Verarbei­ tungseinrichtung (106, 107) übertragen werden, ohne die Digitaldaten-Eingangskanäle (109, 110) zu durchlaufen.

2. Schaltungsanordnung nach Anspruch 1, dadurch gekenn­ zeichnet, daß die Verarbeitungseinrichtung (106, 107) von einem Speicher (105) zum Speicher eines die Ablauf­ folge der Digitaldatenverarbeitung definierenden Programms angesteuert wird.

3. Schaltungsanordnung nach Anspruch 2, dadurch gekenn­ zeichnet, daß das Haltleitersubstrat weiterhin einen Befehlsdecodierer (118) zur Erzeugung von Steuersignalen über Signalleitungen (C 1 bis C 4) für die Steuerung des Analogschalters (15, 16, 17) und der Übertragung der Digitalsignale von der Umsetzeinrichtung (30) zur Verarbeitungseinrichtung (106, 107) aufweist.

4. Schaltungsanordnung nach Anspruch 3, dadurch ge­ kennzeichnet, daß der Befehlsdecodierer (118) am Ausgang des Spei­ chers (105) angeschlossen ist.

5. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Analogschalter (15, 16, 17), die Umsetzeinrichtung (30) und die Verar­ beitungseinrichtung (106, 107) in MOS-Technologie aufge­ baut sind.

6. Schaltungsanordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß mit den Analogdaten- Eingangskanälen (A 1 bis A 3) ein Analogsignalgeber (37′) zur Umsetzung einer bei dem Aufzeichnungsgerät auftreten­ den Temperatur in ein zugehöriges Analogsignal und/oder ein Analogsignalgeber zur Erzeugung eines die Eigenschaf­ ten eines zu beleuchtenden, fotooptisch abgetasteten Ma­ terials darstellenden Analogsignals verbunden sind.