DE2815710A1 - Anordnung zum darstellen von daten auf einem wiedergabegeraet - Google Patents

Description

PHN 8775 STRY/CB 15.1.1978

Anordnung zum Darstellen von Daten auf einem Wiedergabegerät.

Die Erfindung betrifft eine Anordnung

zum gleichzeitigen Darstellen von Daten während eines Zeitintervalls auf einem Wiedergabegerät in Art einer Druckseite, mit einer Datenverbindung für den Empfang von Datensignalen, einem Vordergrundspeicher zum Aufnehmen von Daten einer Druckseite, dessen einer Eingang mit clei-Datenverbindung und dessen einer Ausgang mit einem Eingang des Wiedergabegeräts verbunden ist und einem Bedienorgan, dessen einer Ausgang mit einem Eingang einer Steueranordnung verbunden ist, um dadurch den Eingang des Vordergrundspeichers freizugeben.

8 0 Q^l?S⁰^/ft³¹^?)^^⁰ Anordnung ist aus der Veröffentlichung von B. Norris et al, Teletext Data

ORIGINAL INSPECTED

-t- HIN 8775

15.1.1978

Decoding, the LSI. Approach, I.E.E.E. Transactions on Consumer Electronics (76O8), S. 2^7-252 bekannt. In diesem Artikel ist Teletext die allgemeine Bezeichnung für Systeme, in denen die üblichen Fernsehkanäle zum Übertragen von geschriebener oder graphischer Information benutzt werden, wonach diese Information an den üblichen einfachen Empfängern dargestellt werden kann, gegebenenfalls nach einer einfachen Zwischenbearbeitung. Die darzustellende Information ist in Druckselten organisiert, wobei am Wiedergabegerät jeweils eine Druckseite dargestellt werden kann. Im Prinzip könnten auch mehrere Seiten zusammen dargestellt werden, sie würden jedoch dabei kleiner sein. Die Druckseiten werden von einer Sendestation abgesandt, beispielsweise in einer vorbestimmten Reihenfolge. Der Benutzer wählt eine Druckseite der darzustellenden Information entiireder willkürlich oder an Hand von Verweisungsinformationen, die auf einer zuvor dargestellten Druckseite geschrieben ist, oder er wählt die Druckseiten nacheinander reihenfolgemassig wie beim Lesen eines Buchs aus. Wenn die Anzahl der zu wählenden Druckseiten sehr gross ist, ist die Zeit zum Aussenden dieser Druckseiten entsprechend.

Der Krfindtmg liegt die Aufgabe zugrunde, die erforderliche Zeit zum Auswählen einer nächsten Druckseite dadurch zu verkürzen,,dass nicht immer das

809843/0725

-3- ΡΐίΝ 8775"

15.1.1978

Empfangen dieser Druckseite von aussen her abgewartet zu werden braucht., indem eine Anzahl potentiell darzustellender Druckseiten vorrätig gehalten wird.

Die Erfindung ist dazu dadurch gekennzeichnet, dass die Anordnung weiterhin einen Hintergrundspeicher zwischen der luttenverbindung und dem Vordergrundspeicher enthält, die Informationen mindestens zweier Druckseiten durch Freigabe seines mit der Informationsverbindung verbundenen Eingangs durch ein Ausgangssignal der Steueranordnung aufnimmt, dass der Hintergrundspeicher mindestens zwei parallel geschaltete serielle Teilspeicher enthält, die zusammen alle Informationen einer einzigen Druckseite und je für sich mindestens einen Teil der Informationen mindestens zweier Druckseiten enthalten, und dass der Hintergrundspeicher unter der Steuerung eines relativen Anfangsadressensignals aus der Steueranordnung aufeinanderfolgend die Informationen einer Druckseite mit einer vorbestimmten Länge dieser Informationen dem Vordergrundspeicher durch Freigäbe seines Eingangs zum Speichern der zugeführten Informationen progressiv ab einer vorbestimmten Anfangsadresse im Vordergrundspeicher zuführt. Im Teletext-System ist die erwähnte Datenverbindung einseitig : die aufeinanderfolgenden Druckseiten werden seriell beispielsweise durch eine Sendeanlage ausgesbrah.lt. Dies

809843/0725

PUN 8775 15.1.1978

beschränkt keineswegs die Erfindung, denn dabei kann die Datenquelle auch beispielsweise ein Rechner oder eine Datenbank sein, der bzw. die nur für einen Bruchteil der Zeit in Anspruch genommen werden darf. Das Füllen des Hintergrundspeichers kann auch durch die erwähnte Steueranordnung in einer Frage/Antwortsituation in bezug auf die Datenquelle ausgelöst werden. Die Informationen sind im Hintergrundspeicher in Einheiten einer Druckseite organisiert, von denen jeweils eine Einheit zum Vordergrundspeicher abgerufen wird. Dadurch können serielle Teilspeicher verwendet werden, die in einer preisgünstigeren Technologie als beispielsweise Speicher mit wahlfreiem Zugriff hergestellt werden können.

Es ist vorteilhaft, wenn der Hintergrundspeicher mindestens einen Modul enthält, der genau soviel parallel geschaltete serielle Teilspeicher wie ein am Wiedergabegerät darzustellendes Zeichen Bits in seinem Kode enthält, wobei die seriellen Teilspeicher die Bits jeweils eines Zeichens an einem Eingang bzw. Ausgang des Moduls parallel austauschen. Auf diese ¥eise erscheinen alle Kodebits eines Zeichens zusammen am Ausgang eines Moduls. Damit werden eine hohe Übertragungsgeschwindigkeit une eine vorteilhafte Organisationsmöglichkeit für Paritätskontrollen und dergleichen erreicht. Andererseits ist es weiterhin möglich, dass die Zeichen anders gespei-

009843/0725

PHN 8775 15.1.1978

chert sind. So können bei acht Bits pro Zeichen diese Bits in vier seriellen Teilspeichern gespeichert sein, die je zwei Bits enthalten, oder sogar in einem einzigen seriellen Teilspeicher. Im letzten Fall erfolgt die Speicherung durch zeichenweise Verschachtelung zwischen den seriellen Teilspeichern.

Es ist vorteilhaft, wenn die seriellen

Teilspeicher aus magnetischen Speicherschichten mit Domänen aufgebaut sind. Solche Speicherschichten bilden ein preisgünstiges Speichermedium. Ausserdem ist die Speicherung energieunabhängig, wenn in einer Ruhelage keine Energie zugeführt wird.

Es ist vorteilhaft, wenn die seriellen

Teilspeicher in der Technik der ladungsgekoppelten An-Ordnungen (CCD) aufgebaut sind. Derartige CCD-Anordnungen bilden ein anderes preisgünstiges serielles Speichermedium.

Es ist vorteilhaft, wenn der Hintergrundspeicher weiterhin einen Zähler enthält, dessen Zähleingang Schiebeimpulsen für die erwähnten seriellen Teilspeichern als Zählimpulse empfängt und dessen Zählerstellung dadurch einer Verschiebung der Informationen in den seriellen Teilspeichern entspricht, und dass eine Zugriffseinrichtung des Hinterg.rundspeichers ausschliessuch durch ein Signal der Steueranordnung

809843/0725

-<>- PHN 8775

15.1.1978

44

und ab einer von diesem Signal gewählten vorbestimmten Zählerstellung einer Menge genau so vieler Zählerstellungen, wie Druckseitenteile in einem seriellen Teilspeicher Platzfinden freigabbar ist. Durch eine derartige Steuerung kommen die Informationen einer darzustellenden Druckseite nach einer festen Reihenfolge zu oder aus dem Hintergrundspeieher zur Verfugung und braucht leine weitere Umsetzung dieser Reihefolge zu erfolgen. Veiter ist es eine einfache Methode zum Detektieren des Anfangs einer Druckseite.

Es ist vorteilhaft, wenn die Zugriffseinrichtung des Hintergrundspeichers nach dem Empfang eines freigabenden Signals anschliessend erneut blockierend von einem Ausgangssignal des erwähnten Zählers nach einer der Speicherlänge eines Drucksätenteils in einem seriellen Teilspeicher entsprechenden Schiebeimpulsanzahl für den Hintergrundspeicher ansteuerbar ist. Dabei ist ein direkter Speieherzugriff(DMA) verwirlicht, um unter sehr einfacher Steuerung eine Druckseite der Textinformation zu übertragen. Insbesondere können dabei grosse Teile der Steueranordnung zum Durchführen anderer Funktionen freigehalten werden.

Es ist vorteilhaft, wenn der erwähnte Zähler eine erste Zykluslänge entsprechend der Kapazität eines seriellen Teilspeichers hat und ein partiell frei-

809843/0725

PHN 8775 15.1.1978

gebendes bzw. ein unter Ausschliessung weiterer Signale erneut blockierendes Signal beim Erreichen d?s Anfangs bzw. des Endes eines Teilzyklus in dem erwähnten ersten Zyklus liefert, wobei die Länge des Teilzyklus der Kapazität für einen Druckseitenteil in einem seriellen Teilspeicher entspricht. Die Detektion des Anfangs und des Endes eines derartigen Teilzyklus kann auf sehr seinfache Weise erfolgen, wodurch ein direkter Zugriff zum Hintergrundspeicher stark erleichtert wird.

Es ist vorteilhaft, wenn der Zähler "Jnterzyklen mit einer Länge einer Zelle der Druckseite enthält und der Vordergrundspeicher ein Speicher mit wahlfreiem Zugriff und einer vorbestimmten Kapazität ist und dass der Zähler neben den Unterzyklen gleicher Länge einen zusätzlichen Unterzyklus abweichender Länge enthält, wodurch die summierten Längen der Unterzyklen in einem Teilzyklus, dessen Länge der Kapazität für einen Druckseitenteil in einem seriellen Teilspeicher entspricht, der vorbestimmten Kapazität des Vordex'grundspeichers entsprachen. So ist eine einfache Übersetzung zur Wiedergabe nach dem Format einer Druckseite möglich. Durch die Summierung der Unterzyklen kann die Kapazität des Vordergrundspeichers vollständig benutzt werden. Diese Kapazität wird im allgemeinen fü* -eine Anzahl vollständiger Textzeilen durch Unterschiede in den Entwurfskriterien zu gross sein.

S09843/Ö725

-Sl- PHN 8775

15.1.1978

Es ist vorteilhaft, wenn der Vordergrundspeicher einen Adressenumsetzer besitzt, der eine aus Zeilen- bzw. Zeichennummer bestehende Adresse von der Steueranordnung bzw. vom Ausgang des Zählers am Eingang in eine direkte Speiheradresse für den Vordergrundspeicher umsetzt, von dem ein Adresseneingang weiter mit einem Adressenausgang des Wiedergabegeräts verbunden ist. So ist der Vordergrundspeicher auf zwei ¥±sen zugänglich: einerseits beispielsweise durch eine Wortnummer für die sequentielle Übertragung einer Anzahl von Zeichenkodes und zum anderen durch Zeilen/-Zeichen-auf-der-Zeile-Nummer zum spezifischen Adressieren eines bestimmten Zeichens, beispielsweise in der Weise einer zweidimensionalen Positionsanzeigeanordnung, die sich bei Wiedergabegeräten vorteilhaft gezeigt hat.

Es ist vorteilhaft, wenn der Vordergrundspeicher eine Wechselanordnung enthält, um in aufeinanderfolgenden Speicherzyklen des Vordergrundspeichers den Adresseneingang des Vordergrundspeichers abwechselnd für den Adressenausgang des Wiedergabegeräts zum Abgeben einer Zeicheninformation für die Darstellixng bzw. für einen Adressenausgang des Adressenumsetzers für eine Informationsaustauschübertragung zugänglich zu machen. Durch eine derartige elementare Zeitmultiplexorganisation. wird der Zugriff des Vordergrundspeichers

809843/0725

PHN 8775

15.1.1978

optimal ausgenutzt.

Es ist vorteilhaft, wenn im Vordergrund-Speicher die Rückkehrzeii; eines Speicherzyklus für eine Informationsaustauschübertragung kleiner als die Wiederliolungszeit für die Schiebe impulse für den Hintergrund-Speicher ist und dass eine Hilfstakteinrichtung vorgesehen ist, um jedesmal bei der Bereitstellung einer Datenwortstelle, insbesondere eines Zeichenkodes, durch den Hintergrundspeicher für die Übertragung einen Speicherzyklus des Vordergrundspeichers zum Durchführen der· erwähnten Übertragung zu aktivieren. Die für den Hintergrundspeicher belegten Speicherzyklen des Vordergrundspebhers werden dabei auf geeignete Weise angesteuert, so dass auch langsamere serielle Teilspeicher eingesetzt werden können.

Ausführungsbeispiele der Erfindung werden

nachstehend an Hand einiger in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen Fig. 1 eine erste Blockschaltung einer erfindungsgemässen Anordnung,

Fig. 2 eine zweite Blockschaltung dieser Anordnung nach Fig. 1,

Fig. 3 die Organisation der Adressierung eines Vordergrundspeichers,

309843/0725

Λ'δ

PHN 8775 15.1.1978

speicher, Information, Unterzyklen,

Steuersignalen, Anordnung, nale.

Fig. h eine Addiex-anordnung,

Fig. 5 einen einzigen seriellen Teil-

Fig. 6 eine Organisation der seriellen Fig. 7 einen Zähler mit unterschiedlichen

Fig. 8 eine Tastenfeldanordnung,

Fig. 9 einen Teil einer Anpassungseinheit,

Fig. 10 die Bildung einer Anzahl von Fig. 11 "bis 13 einige weitere Teile der Fig. 15 eine Anzahl zeitabhängiger Sig-Fig. 2 zeigt eine Bloclcschaltung einer

erfindungsgemässen Anordnung. Die Anordnung enthält eine Datenverbindung 13, einen Datenempfänger 1, eine Daten~ BUS-Leitung 8, eine Adressen-Bus-Leitung 9» eine Steueranordnung 2, einen Hir> rgrundspeieher 3> eine Anpassungseinheit 14, einen Vordergrundspeicher 6, einen Signalumsetzer 7 j ein Bedienungsorgan k mit Tastenelementen einen Anschluss 11 und ein Wiedergabegerät 12. Parallel zur Adressen-BUS-Leitung verläuft eine in dieser Figur nicht gesondert dargestellte Kontroll-BUS-Leitung.

809843/0725

-K- PHN 8775

15.1.1978

Die darzustellende Information wird auf

der Leitung 13 zugeführt. Sie kann eine Antennenanlage sein, um die von einem Sender ausgestrahlte Informationen zu empfangen. Die Informationen werden beispielsweise Seite für Seite von einem Fernsehsender ausgestrahlt, gegebenenfalls verschachtelt mit übrigen Fernsehbildern. Dies ist weiterhin der Einfachheit halber nicht angegeben. Der Datenempfänger enthält eine übliche Abstimmeinheit und einen Dekoder. Den ausgestrahlten Druckseiteninformationen gehen jeweils Verweisungsdaten voran, wodurch auf bekannte Weise eine Verweisungsdatensuche durch Vergleichen dekodierter Verweisungsdaten mit einer gewünschten Verweisung (Druckseitennummer beispielsweise) möglich ist, die von dex-Steueranordnung 2 auf der Leitung 8 übertragen wird. Der Einfachheit halber ist dieser Vergleichsvorgang nicht weiter dargestellt. Im Ausführungsbeispiel hat weiterhin die Daten-BUS-Leitung 8 eine Breite von 8 Bits, die Adressen-BUS-Leitung 9 eine Breite von 16 Bits. Die Daten einer von einem Benutzer gewünschten Druckseite wird nach dem Empfang in und nach dem Durchlassen von der Einheit 1 über die Leitung 8 der Anpassungseinheit 14 zugesandt. Die Einheit 14 versorgt auf bekannte Weise die elektrische Anpassung der Signalform und synchronisiert weiterhin die Operation des Hintergrundspeichers 3 mit den envpf angenen Daten zum synchronen Speichern. Eine darzu-

809843/0725

PHN 8775 15.1.1978

stellende Druckseite wird von einem Signal der Steueranordnung 2 auf der Kontroll-BUS-Leitung und durch ein Druckseitenadressensignal auf der Leitung 8 im Hintergrundspeicher 3 adressiert. Die Steueranordnung kann dazu aus dem Bedienungsorgan k ein Auslösesignal über die Kontroll-BUS-Leitung empfangen. Die auf diese Weise adressierte Druckseite wird Zeichen für Zeichen über die Leitung 8 auf den Vordergrundspeicher 6 unter Anpassurgund Synchronisierung in der Anpassungseinheit lh übertragen. Die im Empfänger 1 empfangenen Daten können übrigens auch direkt auf der Leitung 8 dem Vordergrundspeicher 6 zugeführt werden.

Die im Vordergrundspeicher 6 gespeicherten Daten werden im Signalumsetzer 7 in einen Virdeosignal umgesetzt, das über die Leitung 11 dem Wiedergabegerät 12 zugeführt wird. Der Adressenbus 9 kann Adressensignale übertragen, und parallel damit sind andere Steuersignale auf der erwähnten Kontroll-BUS-Leitung übertragbar, die im Prinzip von jedem d?r Elemente 1, 2, k, 6, 14 sowohl empfangen als auch abgesandt werden können, Im Ausführungsbeispiel sind nur die Elemente 2 und lh zum Absenden eingerichtet. Wie weiter unten näher erläutert wird, sind die Leitungen 8a und 9A zwischen den Elementen 6 und 7 nicht direkt mit den entsprechenden Leitungen 8 und 9 verbunden. Ent-

809843/0725

-KJ- PiIN 8775

15.1.1978

sprechende Anschlüsse sind bei der Daten-BUS-Leitung 8 vorhanden. Das Tastenfeld 5 kann dazu benutzt werden, sowohl im Hintergrundspeicher 3 als auch in bezug auf die im Empfänger 1 ankommenden Daten eine oder mehrere Druckseiten auszuwählen.

Fig. 1 zeigt eine Blockechaltung, bei

der die wichtigsten Ubertragungsrichtungen betont worden sind. Die Antenne 50 ist mit der Blockier/Empfangseinheit 51 verbunden. Die durchgelassenen Daten gelangen zum Hintergrundspeicher 52 und zur Bloc&iereinheit 53· Die Daten des Hintergrundspeichers 52 gelangen auch zur Blockiereinheit 53· Die durchgelassenen Daten gelangen zum Vordergrundspeicher/Signalumsetzer 57· Die dort gespeicherten Daten gelangen zur Darstellung zum ¥iedergabegerät 58. Die Daten des Vordergrundspeichers 57 können über die Rückleitung 57A zum Hintergrundspeicher 53 zurückkehren. Die Einheiten 51/53 werden von der Steuereinheit $k gesteuert. Sie empfängt Signale aus dem Tastenfeldorgan 55 j wie bereits bei Fig. 2 beschrieben. Eine weitere Möglichkeit ist, dass das Tastenfeldorgan auf bekannte Weise die Daten im Vordergrundspeicher 57 mit Hilfe einer Organisation mit zweidimensioualer einstellbarer Positionsanzeigeanordnung ändert. Dies ist der Einfachheit halber nicht dargestellt. So können bestimmte Fernsehspiele ausgeführt werden, beispielsweise

809843/0725

PHN 8775
15.1.1978

dadurch, dass über die Leitung 59 Programmdaten aus dem
Hintergrundspeicher der Steuereinheit $k zugeführt werden. Die Daten im Hintergrundspeicher 52 können dabei beispielsweise ein eine Druckseite darstellendes Spielbrett,
beispielsweise ein Damebrett mit verschiebbaren und

wegnehmbaren (löschbaren) Steinen, drei Seiten darzustellende Spielregeln, Beispiele u.dgl. und vier Programmseiten betreffen. Das Programm führt eine Anzahl Vorgänge
aus. So kann ein "geschlagener" Stein automatisch gelöscht oder eine unzulässige Spielbewegung nachgewiesen werden,
möglicherweise unter Hinweis auf die Spielregeln. ¥enn
statt einer Antenne eine Datenübermittlungsleitung vorgesehen ist, können auch die in einer Hintergrundanordnung vorhandenen Daten (zum Beispiel Plattenspeicher) aufgear-

feitet werden. Die Elemente 57 und 58 sind in einem Wiedergabegerät 56 zusammengefasst. Nachstehend werden die Teile der Anordnung näher erläutert.
Das Wiedergabegerät.

Das Wiedergabegerät 12 in Fig. 2 kann

ein übliche Schwarz-Weiss- oder Farbfernsehempfanger sein,
bei dem die Eingangsleil g 11 dazu geeignet ist, ein komplettes Videosignal zu empfangen, beispielsweise nach einem PAL- oder NTSC-System kodiert, was im Wiedergabegerät
auf bekannte Weise Färb-, Synchron- und Helligkeitssignale steuert. Auch kann die Leitung 11 mehrfach ausgeführt sein,

809843/0725

■ 1\5- PHN 8775

15.1.1978

.2 tr

wobei die Helligkeit ssignal e Tür die roten, gi'ünen und blmen Farben und die Synchronsignale gesondert zugeführt, worden. Im letzten Fall wird dabei eine verbesserte Abbildungsgüte erreicht. Im Fall eines Schwarz— Weiss—Fernsi?h.omi)fäiigers genügt selbstverständlich ein einziges Ilelli.gkei t ssignal. Zum anderen kann das Wiedergabegerät beispielsweise als ein Feld ausgeführt sein, das aus einem Raster wahlweise aufleuchtender Kasterelemente besteht. Kin Hei spiel eines derartigen Rast ereleinents kann mit einem sogenannten Flüssigkristall ausgeführt sein. \)ic. Wiedergabe kann statisch sein, wobei für jede neu darzustellen!» Druckseite jede leuchtende Position nur einmal geschrieben zu werden braucht. Dadurch bildet jeweils eine Speicherzelle des Vordergrundspeichers mit dem ent sprechenden IJi 1 del einent des Wiedergabegeräts nach obiger Beschreibung eine Fuiii j ons einheit. Auch kann die Wiedergabe dynamisch sein, wie bei Kathodenstrahlröhren. Dabei ist das periodische Auffrischen nach einer Abtastfolge notwendig. Der Kurze halber ist die Organisation dieses Auffriscliens nicht näher dargestellt. Nach dem bereits herangezogenen Artikel von Norris et al ist die Darstellung nach 24 Zeilen von je höchstens hO Zeichen organisiert. Dies bedeutet keine Beschränkung für die betreffende Erfindung, denn sie kann auch bei anderen Organisationen verwendet

»?5 v.erden, bei denen eine geringere oder auch eine viel grös-

809843/072S

BAD ORIGINAL

15710

3 λ

PIIN

15.1.1978

sere Zeicheiiaiizahl zusammen diirgestellt worden kann. Bei beispielsweise. 2't Zeilen von 8() Zeichen könnte die Organisation auch nach 2 χ (',lh Zeilen von je 'K) Zeichen) sein, wobei, zwei, getrennt in den Voi-dergi-imdspeieher zuschreibende Druckseiten die wiederzugebende InΓοignation sein würde.
Der

Der S ignalumse tzer 7 ist in diesem AusiJiel mit dem Vordergrunds].>eicher 6 durch eine Datenleitung 8Λ und eine Adressenleitung 9 A verbunden, die den gleichen Aufbau wie die Daten-I3US--Lei tuiig 8 bzw. die Adressen-BUS-Lei lung 9 im übrigen Teil des Systems liabnn. Der S i gnalumse t '/,er J enthält weiterhin einen Oszillator 7A mit einer SchviiiigungHfrequenz von '30 MIIz.

Durch Teilung werden daraus mehi'ere Syiichi'oiiB ignale für das Fei'iisehwiedergabegerät 12 abgeleitet, die dem Wiedergabegerät atxf einer· nicht gesondert dargestellten Leitung zugeführt werden. Abgeleitete Teilerfrequenzen sind u.a. 12, 6, 2, 1 und 0,h MIIz. Dieser Oszillator auch kann an einer anderen Stille in der Anlage angeordnet sein, beispielsweise in der Steueranordnung 2.

Einige Einzelheiten des Signa!umsetzers

7 sind in Fig. '3 dargestellt. Hierbei ist das Element der Frequenzto iJ er. Die Leitung K)! führt die Synchron-

2."5 impulse für dat; Wiedergabegerät 12. Der Signalumsetzer

8098A3/0725
BAD ORIGINAL

8775 15.1.1978

liefert über die Leitungen 111 und 103 Taktimpulse mit je einer Frequenz von 1 MFIz und einem gügense i L igen Phasenuiiterschied von etxva 18O°. Weiter gibt es eine Adressenzälilleitung 117» um bei einem Fernsehmonifor einmal pro Bildzeile (beispielsweise am Anfang dieser Zeile) einen Adressenzähler 113 um eine Einheit weiterzahlen zu lassen. Diesel" Adressenzähler hat genau ho viele Stellungen, wie eine Zeichenzeile (eiiischliesslich. des Zwischenraums zwischen den Zeilen) Bildzeilen hat, und zählt damit während der Darstellung ununterbrochen

weiter. Die Leitung 103 führt nunmehr einen Synchroiiimpu.l s, um einmal pro MikroSekunde eine Datenübertragung des Vordergruiidspeiehers 0 auslösen zu können. Dies geschieht, solange durch ein "1"- Signal aus dem Flipflop 1Oo das UND-Gatter IO7 durchlässig ist. Dieser Flipflop befindet sich in dex¹ "!"-Stellung während der Darstellung einer Zei.clienzei.le, also jeweils während eines später zu beschreibenden Unterzyklus von ^O Impulsen auf der Leitung 10'3. Ein Impuls auf der " 1 "-Steuerleitimg des Flipflops bringt dieses zu einem vorbestimmten Zeitpunkt nach dem Anfang eines Einlaufs des Elektronenstrahls im Wiedergabegerät in die "!"-Stellung: So ist der Rand bestimmt. Dieses Signal kann gleich dem auf der Leitung I 17 sein. Ein Signal auf der "O"-Steu<?i- !5 leitung setzt den Flipflop I06 am Ende des darzustellenden

809843/0725

-T8- PHN 8775

15-1.1978

Zeilenteils (also einmal pro Fernselizeile) wieder zurück. In diesem Beispiel hat der Vordergrundspeiclior eine Zykluszeit von weniger als 5^tJO nsek. Diese Eigenschaft wird näher erläutert.

Der Vordergrundspeicher besitzt in diesem Beispiel ausreichende Kapazität für eines der erwähnten 2h χ hO = 960 Zeichen bzw. Zwischenraumzeichen. Die Zeichen sind in einem Zeichenfeld von 6 χ 10 Punkten organisiert. Das eigentliche Zeichen belegt davon ein Gebiei von 5x7 Punkten. Aufeinanderfolgende Zeichen in einer Zeile werden durch einen Zwischenraum von 1x7 Punkten voneinander getrennt. Aufeinanderfolgende Zei™ chenteilen werden durch einen Zwischenraum von drei BiIdzedLen voneinander getrennt. S&bstverständlieli ist die angegebene Organisation des Zeichenfeldes nur ein Beispiel. Es ist nach Bedarf zulässig, dass bestimmte Minuskelzeichen (beispielsweise p, q) um zwei Bildlinien unter die Zeile ausragen. Es ist bekannt, einen sogenannten "graphischen Modus" zu verwenden. Die "Zeichen" darin brauchen keine Bii^hstaben, Ziffern oder dgl. darzustellen, sondern sie können beispielsweise Elemantarteile einer Landkarte sein. Diese "Zeichen" können das ganze Feld von 6 χ 10 Bildpunkten ausfüllen. Dieses Feld wird dabei beispielsweise in 6 Fächer von etwa gleicher Grosse eingeteilt, die wahlweise beleuchtet sind. Der

809843/Ü72G

PHN 8775 15.1.1978

Vordergrundspeieher 6 liefert beim Empfang des erwähnten Taktimpulses über das Gatter 107 und einer Adresse eines Adressenzählers 102 (siehe weiter bei Fig. h) ein Datenwort von sieben Bits, wobei die Zählerstellung des Zählers 102 über ein Verzögerungselement 1θ4 beispielsweise um ns später um eine Einheit erhöht wird. Das erwähnte Datenwort enthält den Kode eines Zeichens, beispielsweise nach dem ASCIX-Kode oder nach einem davon abgeleiteten Kode. Die sieben Zeichenbits werden über die Datenleitung 8Azusamnien mit der Adresse der Bildzeilenzähler 113 dem Zeichengenerator 105 zugeführt, der auf bekannte Weise Zeichensignale liefert, um sie dem Wiedergabegerät 12 zuzuführen. Je Adressierung liefert der Zeichengenerator 105 parallel die Bildinformation von sechs Bildpunkten (wenn nötig einschliesslich eines Zwischenraumbildpunktes). Diese Informationen werden anschliessend über die Leitung 116 und mit Hilfe von Parallel/Serienumsetzung unter der Steuerung einer Impulsfolge mit der bereits erwähnten Wiederholungsfrequenz von 6 MHz dem Wiedergabegerät seriell als Videosignal zugeführt. Je Femsehzeile zählt der Zähler also 40 Impulse. Am Ende einer Bildzeile wird er dadurch zurückgestellt, dass die letzten sechs Bitstellen (1O2A) dieses Zählers ringgekoppelt sind, um einen Ringzähler mit k0 Schritten auf eine Weise zu bilden, wie

809843/0725

-2S- PHN 8775

15. 1.1978

dies bei Fig. 7 näher erläutert wird. Bei einer Folge von 10 aufeinanderfolgenden Fernsehzeilen wird das Ubertragsausgangssignal dieser 6 unbedeutsamsten Bits neunmal unterdrückt. Bei einer Bildzeile, beispielsweise bei der zehnten, wird es durchgelassen, um die bedeutsamsten 5 Bitstellen (1O2B) um einen Schritt weiterzählen zu lassen. Dieses Signal kann beispielsweise das Ausgangsübertragssignal des Zehnzählers 113 sein, wie mit der gestrichelten Linie 113A angegeben ist. Nach Bedarf kann dieses Signal ohne weitere mitarbeitende Signale benutzt werden. Das Übertragausgangssignal des Vierzigzählers *kann dabei auch benutzt werden, den Flipflop 1θ6 über die Leitung 102C in die ^"-Stellung zurückzubringen. So wird nach jeweils zehn Bildzeilen das Videosignal für eine Zeile von höchstens vierzig Zeichen erzeugt.

Mit dem Siebenbit-ASCII-Kode können im

Prinzip 128 verschiedene Zeichen gebildet werden. Davon sind 96 für spezifische Zeichenformen bestimmt. Die 32 zusätzlichen Steuerzeichen können zusätzliche Auswahl angeben, wie den Übergang von der alphanumerischen Betriebsart auf die graphische Betriebsart, die Änderung der darzustellenden Farbe u.dgl. An sich bezieht sich die Erfindung nicht darauf und diese Steuerung wird nicht näher erläittert.

809843/0725

' I

-24- PHN 8775

15.1.1978

Neben den erwähnten ErhöhungsSteuerungen kann am Ende der letzten Zeilen/Bildzeile des Bildes am Wiedergabegerät noch ein Rucksteilsignal für die Adressierung des Vordergruiidspeichers bzw. kann die Stellung des Bildzeilenzählers zum Adressieren des Zeichengenerators an der Klemme 115 vom Wiedergabegerät erzeugt werden. Das Wiedergabegerät empfängt also Synchronsignale auf der Leitung 101 und liefert selbst Steuersignale auf der Leitung 117· Die Parallel-Serien-Umsetzung auf der Leitung 116 ist nicht dargestellt. Das Setzen des Flipflops 106 kann aber einer vorbestimmten Höhe im Bilde zugelassen werden und dabei nur für 24 Zeilen. Ein Ubertragungsausgangssignalrdes Zählers 102B kann wieder blockierend arbeiten.

Der Vordergrundspeicher.

Der Vordergrundspeicher 6 empfängt über

die Adressenleitung 9A Adressen und gibt über die Leitung 8a Daten ab. Vom Signalumsetzer 7 aus gesehen erscheint der Vordergrundspeicher als ein Festwertspeicher. Der Vordergrundspeicher 6 ist weiterhin mit der Adressen-BUS-Leitung 9 zum Empfangen -von Adressen und mit der Daten-BUS-Leitung 8 für Datenübertragung verbunden. In einer einfachen Konfiguration wird dabei die Leitung 8 nur zum Zuführen von Daten benutzt. Dies geschieht alternierend mit dem Lesen durch den Signal-

809843/0725

-20,- PHN 8775

15.1.1978

umsetzer 7> nähmlich synchron mit den Impulsen, die auf der Leitung 111 in Fig. 3 erscheinen: dies kann ununterbrochen und somit auch ausserhalb der Abtastzeit der Fernsehlinien erfolgen. So arbeitet der Vordergrundspeicher also nach einem Zeitmultiplexsystem. Durch die 500-ns-Zykluslänge gäbt es keine Interferenz. An sich ist die Steuerung von Speichern in Zeitmultiplex schon bekannt

Der Vordergrundspeicher 6 ist weiterhin in einer bevorzugten Ausführungsform bitorganisiert und enthält dabei sieben integrierte Speicherchips, die je 1024 Bitstellen enthalten, so dass also je Chip grundsätzlich noch 6k Bitpositionen nicht für die Speicherung der 960 darzustellenden Zeichen benutzt werden.

In diesem Zusammenhang zeigt Fig. 4 Einzelheiten über die Steuerung des Vordergrundspeichers und namentlich eines Adressenumsetzers. Der Vordergrundspeicher ist selbstverständlich als ein Auffrischungsspeicher ausgeführt. Der Adressenumsetzer wird dazu ver- wendet, den Vordergrur* !speicher durch das Ausgeben der Zeilennummer (mit dem ¥ertbereich 0 ... 23) und der Zeichennummer (mit dem Wertbereich 0 ... 39) adressieren zu können. So sind also zwei verschiedene Adressenarten dem Vordergrundspeicher 6 zuführbar : einerseits Adressen nach einer vollständigen Rangordnung, beispiels-

809843/0725

PH-V 8775 15.1.197S

weise ab Null bis zur Obergrenze, die von der Kapazität dieses Speichers bestimmt wird (hier IO23)> und zum anderen Adressen in Form einer Kombination der Zeilennummer und der Zeichennummer. Die letztgenannte Adressenart kann mit Vorteil von der TastenfeIdanordnung 4 erzeugt werden und wird wie erwähnt auch bei der Adressierung.zur Darstellung benutzt. Die erste Adressenart wird in dem Beispiel nur intern im Vordergrundspdeher benutzt. Der (die) Adressenumsetzer arbeitet (arbeiten) wie folgt : Eingang 15 ist mit der Adressen-BUS-Leitung 9A verbunden und empfängt Elfbitwörter, deren bitweise Organisation wie folgt ist : r^ r„rje r_ok_ kik k k k„, wobei die Bedeutsamkeit der Bits von links

M^- ^j ti. I \J

nach rechts abnimmt. Um den Vordergrundspeicher wirksam zu adressieren, können die fünf Bits r....r_Q, die die Zeilenadresse enthalten, einen ¥ertbereich im Intervall L 0,25 J haben. Die Zeilenadressen 24 und 2.5 gehören dabei nicht zum normalen Darstellungsgebiet, Die letzten sechs Bits k_c....k_{-. enthalten die Zeichenadresse, die für die Zeilenwerte im Intervall £ 0,24J im Intervall j", O,39j und für die Zeilenadresse 25 im Interval Γθ,23Ί liegt. Dadurch ist der ganze Vordergrundspeicher eindeutig adressierbar. Die Zeile 24 ist für intern zu verwendende Information bezweckt, die u.a.

809843/0725

PHN 8775 15.1.1978

die Identität der darzustellenden Druckseite angeben kann. Diese Zeile wird auch beim Austauschen von Informationen mit einer datenliefernden Anlage benutzt. Die Zeile 25 wird nicht benutzt, aber könnte auch auf gleiche Weise wie die Zeile 2k benutzt werden. Die Zeilen mit den Zeilenadressen 2k und 25 werden im allgemeinen nicht am Wiedergabegerät dargestellt, aber dies kann auch anders sein.

Der Adressenumsetzer setzt die erwähnte Elfbitadresse jetzt in eine Zehnbitadresse für den Vordergrundspeicher um. Aus der erwähnten Organisation lässt sich weiter noch schliessen, dass alle Speicherstellen des Vordergrundspeichers eine spezifische Funktion haben. Der Mehrfacheingang 15 ist mit einem Etfbitregister 16 verbunden, in dem die logische Adresse (rr...k-.) gespeichert wird, wobei das bedeutsamie Bit T[ ganz links vorhanden ist. Jetzt wird also berechnet (r....r_o) χ kO + (k_...k_ft). Dies wird behandelt als (r^...r_Q) χ 32 + (r^ ..^₀) χ 8 + (k ...k_Q). Die Bits der logischen Zeilenadresse werden jeweils zwei Addierstufen des Addierers 17 zugeführt, welche Stufen um genati den Faktor k (zwei Dnaisteilen) auseinander liegen. Die drei unbedeutsamsten Bits (k₂...k₀) gelängen an die drei unbedeutsamsten Stufen des Addierers 17» Die Bits k4 und Ic^ erreichen über die ODER-Gatter 18 die Stufen des Ad-

109843/0725

PHN 8775

dierers 17 mit nächst höherer Bedeutsamkeit. ¥enn die Zeichenadresse höchstens 31 ist, ist das Bit k- = O und tritt keine Interferenz zwischen verschiedenen Bits auf. Wenn Ic^ = 1 (mit einem Dezimalwert von 32) , wird dieses Bit erneut als (31+1) kodiert, und der Wert 31 gelangt dabei (als 11111) zu dem fünf unbedeutsamsten Stufen des Addierers 17, und ausserdem gelangt noch ein "1"-Bit zum sonst nicht benutzten Eingang 19 j der für das Eingangsübertragssignal der unbedeutsamsten Addierstufe bestimmt ist.

In diesem Falle ist k· = k„ =0, so dass ebenfalls keine Interferenz auftritt. So wird die physikalische Adresse mit einem Zweieingangaddierer berechnet und erscheint am Mehrfachausgang 20. Die Wirkung des Addierers kann durch einen Taktimpuls an der Klemme 60 synchronisiert werden.

Dies kann beispielsweise der Taktimpuls auf der Leitung in Fig. 3 mit einer Impulsfrequenz von 1 MHz sein. Dadurch wird das Ergebnis der Addition im Adressenregister 6i der in dieser Figur nint gesondert angegebenen Speichermoduln-· des Vordergrundspeichers geschrieben. Der Addierer 17 arbeitet also einmal in der Mikrοsekunde, um wiederholt die gleiche Adresse im Vordergrundspeieher zu adressieren. Ein Signal an dem Anschluss 67 löscht den Registerinhalt. Wie Aireiter unten näher erläutert wird, erfolgt auch die Adressierung durch die Anpassungseinheit des Vordergrund-

Speichers auf der Basis der Zeilen- und Zeichennummer, so

809843/0725

PHN 8775 15.1.1978

stets der Eingang 15 für die gleiche Adressenart benutzt wird. Die Ausgangsimpulse des UND-Gatters 107 in Fig.3 steuern das Erhöhen des Zählers 102, der auf gleiche Weise eine Zeilen/Zeichen-auf-der-Zeile-Adresse liefert, die also auf analoge Weise umgesetzt wird. Dies kann in dem symbolisch dargestellten Element 63 erfolgen. Aus den Signalen auf den Leitungen 111 und 103 werden noch auf bekannte Weise Freigabesignale zum Lesen/Schreiben im Vordergrundspeicher erzeugt. So kann also abwechselnd im Vordergrundspeicher gelesen (für das Wiedergabegerät) und geschrieben (für das Bedienungsorgan bzw. den Hintergrundspeicher) werden. Die Einheiten 17, 61 und 63 sind also als ein Zehhbitmultiplexer organisiert. Es ist weiter möglich, nur einen Adressenumsetzer zu verwenden und seinen Eingang als einen Elfbitmultiplexer auszuführen. Es ist weiter möglich, den Vordergrundspeicher vom Wiedergabegerät aus direkt mit einem Zehnbitzähler zu adressieren, der dabei stets am Ende einer Zeile in die zugeordnete Anfangsbedingung zurückgesetzt wird. Schliesslich sind de Datenregister des Vordergrund Speichers mit den BUS-Leitungen und 8a verbündten.
Der Hintergrundspeicher.

Zunächst wird jetzt der Hintergrundspeicher 3 beschrieben. Der Hintergrundspeicher 3 hat im beschriebenen Ausführungsbeispiel eine Kapazität von 8192 (Z ) Wörtern von 7 Bits

609843/0725

PHN 8775 15.1.1978

plus 1 Paritätsbit und ist bitorganisiert. Jedes Wort enthält die Information eines Zeichens (oder eines gesonderten Kodes), und die Zeichen werden ihrersäts als ein Siebenbitkode in den Vordergrundspeicher 6 geschrie— ben. Der Speicher 3 enthält acht Speicherchips mit je 8192 Bits an Speicherkapazität Er Besteht aus einer magnetischen Schicht mit Domänen. Solche magnetischen Schichten sind als 'Speichermedium bekannt geworden und bieten den Vorteil eines verhältnismässig niedrigen Preises je Bit und einer verhältnismässig hohen Bitgeschwindigkeit beim Zugriff zu einem Speicherchip. Weiterhin wird unter dem Einfluss eines Hintergrundmagnetfeldes, beispielsweise eines Dauermagneten, die Information energieunabhängig gespeichert. So wird keine ununterbrochene Energiezuführung benötigt, um die Daten ungestört aufrechtzuerhalten.

Fig. 5 zeigt ein Bild eines der Speicher-

chips des Hintergrundspeichers. Die Speicherstellen sind alle seriell auf einer einzigen Schleife geordnet. Der Chip ist in einem einheitlichen Magnetfeld mit einer für eine derartige Verwendung üblichen Intensität angeordnet, das quer zur Chipebene gerichtet ist. Das Material des Chips ist beispielsweise Yttriumeisengranat mit zugesetzten Substitutioiismaterialien. Die Speicherstruktur wird durah diskrete T—, I—Elemente aus weichmagnetischem Material, beispielsweise Permalloy, gebildet. Diese Elemente bilden

809843/0725

$- HIN 8775

On 15 A 1978

den Grossteil der Abbildung nach Fig. 5· Unter dem Einfluss eines auf bekannte Weise erzeugten Drehmagnetfeldes, dessen magnetischer Vektor in der Plattenebene rotiert, bilden sich Prioritätsstellen für Domänen auf den diskreten Elementen. Diese Prioritätsstellen werden pro Periode des Drehmagnetfeldes über eine räumliche Periode der diskreten Domänenführungsstruktur angetrieben, wobei gegebenenfalls vorhandene Domänen mitgenommen werden. Bei einer Drehung im Gegenuhrzeigersinn ist an der betreffenden Stelle die ntriebsrichtung in Richtung der Pfeilspitze 21.

Im allgemeinen zeigt Fig. 5 ^nur bekannte

Elemente, die deshalb nachstehend nur kurz erwähnt werden. Das Element bei 23 ist ein Domänen- (Blasen)-Generator, der bei jeder Periode des Drehmagnetfeldes im Gegenuhrzeigersinn eine Blase von einer ununterbrochen vorhandenen Residenzblase unter der Mitsteuerung von einem Stromimpuls auf den schlängelnd dargestellten Stromleitern abtrennt, die mit einer nicht dargestellten Stromquelle verbunden sind.

Diese zusätzliche Erregung ist eine notwendige Bedingung. Abhängig vom Erregen kann also eine binäre "1" oder "O¹I gespeichert werden. Diese datenhaltige Blase bzw. Leerstelle in einer Blasenfolge wird unter der Steuerung der erwähnten Rotation im Gegenuhrzeigersinn längs der Bahn

27 angetrieben und erreicht über eine Sammelweiche die

809843/0725

-29- PHN 8775

15. 1.1978

Hauptbahn und geht anschH.essend in Richtung der Pfeilspitze 28 weiter.

Das Element 22 ist ein Blasenver-

nichtungselement. Normalerweise bewegt sicli eine Blase zunächst längs der Pfeilspitze 21, passiert das Element

22 unter dem Antrieb durch das im Gegenuhrzeigersinn rotierende Drehmagnetfeld und geht in Richtung der Pfeilenspitze 28 weiter. Wenn die schlangelnd dargestellten Stromleiter durch einen geeigneten Stromimpuls aus einem nicht näher dargestellten Stromimpulsgenerator erregt werden, arbeitet das Element 22 als Wählweiche und biegt eine passierende Blase rechts ein. Diese Blase wird dabei weiter in Richtung des Elements 29 angetrieben, das als Absorptionselement arbeitet. Die Blase ist damit vernichtet. Die erwähnten Stromimpulse in Elementen 22 nnd

23 treten zusammen auf, wenn das Drehmagnetfeld die Richtung des Pfeiles 30 hat : Die abzutrennende Blasendomäne befindet sich dabei am linken Ende des ersten "T"-Elements neben dem "viereckigen" Element bei 23· Zwischen diesen Positionen und der früher erwähnten Sammelweiche gibt es in beiden Fällen eine Strecke von sechszehn Perioden der Domänenführungsstruktur. Wenn das Element 22 erregt wird und das Element 23 nicht, wird eine mögliche Blase abgeleitet und damit eine logische "0" geschrieben.

«09843/0725

-30- PHN 8775

15·1.1978

Wenn das Element 22 und auch, das Element 23 erregt wird, wird eine mögliche Blase abgeleitet und durch eine andere ersetzt, und damit wird eine logische "1" geschrieben. Das Element 23 kann auch nur zum Schreiben einer "1" erregt werden, wenn mindestens eine Leerstelle verfügbar ist. Dabei sind die Elemente 22 und 23 unabhängig

Das Element Zh empfängt Blasen, die

sich in Richtung der Pfeilspitze 28 bewegen. Sie werden in der Längsrichtung der Chevronstreifenserie vergrösscrt.

Nach dem Passieren der mittleren langen Chevronstreifenreihe wird die Blase geteilt. Die beiden Teile werden weiter über die Strecken 31 bzw. 32 angetrieben. Die Strecke 32 setzt sich in eine Anzahl sich progressiv verlängernder Chevronstreifenreiehcn fort. Die ankommenden Blasen werden stark auseinandergezogen. Wenn sie den Leiter 25 erreichen, können siemLt Hilfe des Magnetowiderstandseffekts detektiert werden. Zwei Chevronstreifenreihen Aireiter wird die Blase in hj (Anzahl beliebig) Teile aufgeteilt, welche Teile allen entsprechenden Blasenabsorptionselementen zu: /ernichtung zugeführt werden. Das Abtrennungselement 2k enthält zwei weitere Absorptionselemente. Wenn das Drehfeld in der entgegengesetzten Richtung rotieren würde, wird damit vermieden, dass einerseits die Anordnung 25 und die Umgebung als Blasengenerator arbeiten würde : diese Blasen werden'vernichtet, bevor sie das Ab-

309843/0725

PHN 8775 15.1.1978

trennungselement 24 erreichen. Zum anderen arbeitet das Abtrennungselement 2h analog durch seinen symmetrischen Aufbau in beiden Richtungen. Aber dabei wird das überflüssige Abtrennungsprodukt wieder vernichtet. Die zuletzt genannten zwei Absorptionselemente können nicht unter der Steuerung einer Drehfeldrotierung im Gegenuhrzeigersinn erreicht werden. Der beschriebene Hintergrundspeicher kann mit Blasen mit einem Durchschnitt von ungefähr:r5 Mikrometer bei einer Drehfeldfrequenz von 100 KHg arbeiten. Der Hintergrundspeicher 3 kann auch anders ausgeführt werden. So können die Speicherstellen in ladungsgekoppelten Zellen (CCD) verkörpert sein. An sich sind Speicher mit derartigen Zellen bekannt. Sie bieten den Vorteil, dass oft eine höhere Arbeitsfrequenz erreichbar ist, und sie haben den Nachteil, dass eine ununterbrochene Auffrischungsorganisation zum Ausgleichen des Ladungsleckens erforderlich ist. Sie können nach gleichartigen Schleifenstrukturen organisiert sein. Der Hintergrund-Speicher kann 8 Druckseiten enthalten, die je den Vordergrundspeicher vollständig ausfüllen können. Die Schleif— ennnzahl kann anders sein, beispielsweise 2x8 Schleifen mit der halben Länge, oder gerade mit der gleichen Länge, so dass der Hintergrundspeicher 16 Druckseiten speichern kann. Bei dieser Speicherart besteht der Vorteil darin, dass der Antrieb und das Schreiben/Lesen von Informatinnen

009843/0725

PHN 8775

15.1.1978

einfach, ist. So braucht der Drehsinn des Drehmagnetfeldes beim Betreiben des Speichers nicht geändert zu werden. Auch die weitere Steuerung ist einfach. Bei dieser Art serieller Speicher ist keine wahlfreie Adressierung möglich, weil die Stelle der Informationen in bezug auf die geometrische Konfiguration des Speichers nicht festliegt. Es ist deshalb notwendig, dass bestimmte Adressen oder Signale als Referenzpunkte arbeiten. Darauf werden andere Adressen mittels eines bekannten Adressenunterschieds bezogen.

Der Speicher enthält acht Druckseiten

mit je 9^0 Wörtern (Zeichen). Jeder Block (Druckseite) enthält dabei 6h ¥örter. In diesem Zusammenhang zeigt Fig. 6 die Organisation eines gespeicherten Blocks im Hintergrundspeicher, wobei jedes Fach ein Achtbitwort (ein Bit in jedem der acht Speicherchips) darstellt. Jeder Block beginnt mit acht P-Wörtern (P0...P7). Diese Wörter besitzen eine, beispielsweise geradzahlige Parität, während alle anderen Worter die andere, in diesem Beispiel also die ungeradzahlige Parität besitzen. Die Parität wird durch das achte Bit bestimmt , das den sieben Datenbits, beispielsweise die nach dem erwähnten ASCII-Kode, zugesetzt worden ist. Diese achten Bits befinden sich jeweils im achten seriellen Teilspeicher (Chip) und sind durch die Datenquelle (Sender) auf bekannte

809843/0725

-33- ^pHN 8775

15.1.1978

¥eise hinzugefügt worden. Die erwähnten acht Bits können auf der Daten-BUS-Leitung 8 übertragen werden, die Paritätsbits werden jedoch nicht im Vordergrundspeicher geschrieben. Das Auftreten der erwähnten geradzahligen Parität während einer vorausbestimmten Anzahl aufeinanderfolgender Wörter gibt damit den Beginn eines Blocks an. Eines oder zwei dieser Wörter, beispielsweise P6, P7, enthalten die "locknummer N, die in diesem Beispiel einen Wert im Intervall Γ 0,7 J haben kann. Die darauf folgenden 5^ Wortstellen können Steuerwörter enthalten, teispfelsweise eine Druckseitennummer zwischen weiteren Grenzen als 0...7» oder sonstige Informationen : 10-155· Diesen folgen die "Wiedergabewörter" DO...D959.

In diesem Zusammenhang zeigt Fig. 7 eine ebenfalls der Anpassungseinheit 14 des Hintergrundspeichers zugeordneten Zähler. Er zählt zynchron mit dem Rotieren des Drehmagnetfeldes, um so mit dem "Stand" der Informationen im Hintergrundspeicher gleichen Schritt zu halten und die lineare Zählstellung ausserdem in Druckseiten-, Zeilen- und Zeichennummer umzusetzen. Der Zähler zählt mit 8192 Zählimpulsen über einen Zyklus voll und enthält 14 Untersetzer 22 ...35, ein UND-Gatter 36 und drei NICHT-UND-Gatter 37» 38 und 39« Die Zählimpulse an der Klemme 21 werden vom Impulsgeber 120 jeweils in einer vorbestimmten Phase des Drehfeldes geliefert. Das Drehfeld wird von zwei Generatoren

809843/0725

8775 15.1.1978

mit sinusförmigen Strömen· geliefert, und die Impulse können aus einem derartigen Strom hergeleitet werden. In der Anfangsstellung enthalten alle Untersetzer den Wert "0". Die Untersetzer 22, 23 und Zh arbeiten als ein Achtteiler. Die Untersetzer 25, 2.6 und 27 arbeiten als ein Fünfteiler. Wenn sie die entsprechenden Informationen 1,0, 1 abgeben, empfängt das NICHT-UND-Gatter 37 zum ersten Male zwei logische "1"-Signale und gibt über das UND-Gatter 36 eine logische "0" ab, um die Untersetzer 25» 26 und 27 in die Nullstellung zurückzubringen. Durch das Rückstellen des Untersetzers 27 tritt andererseits der Untersetzer 28 in die folgende Stellung, in diesem Fall also in die "1"-Stellung. Auf diese Weise zählen die Untersetzer 22 bis 27 nach einem Unterzyklus von vierzig Zählimpulsen (also die Zeichenanzahl) auf einer Zeile). Wenn weiterhin die Untersetzer 28, 3I und 32 die "1" Stellung erreichen (die Dezimalzählstellung dieser Zweiteilergruppe beträgt dabei 25) und auch die Untersetzer 25 und 26 ein "1"-Signal abgeben, empfängt das NICHT-UND-Gatter 38 fünf loische "1"-Signale und gibt sofort ein Rückstelleignal zu den Untersetzern 28, 3I und 32 und über das UND-Gatter 36 ein Rückstellsignal zu den Untersetzern 25, 26 und 27 (in diesem Fall war es für den Untersetzer 27 überflüssig, aber so wird das Gatter also zweifach verwendet).. Die 1-1—Ausgangsinformation der

8098Ü3/0725

-35- PHN 8775

15.1.1978

Untersetzer 31 und 32 war kurz zu vor über das UND-Gatter 39 dem Untersetzer 33 zugeführt, um die Stellung der Untersetzergruppe 33» 34, 35 um eine zu erhöhen. So zählen die Untersetzer 28 bis 32 also nach einem Zählzyklus von 25 Zählimpulsen, wobei ausserdem der Zyklus von Untersetzern 22 bis 27 ausserdem 24 Zählimpulse zählt. So ist ein Teilzyklus von 25 χ 4θ + 24 = 1024 Zählimpulsen am Eingang 21 verwirklicht, von welchem Teilzyklus sich 960 Impulse auf ein Zeichen beziehen. Die Stellungen der Untersetzer 28 bis 32 und 27 bis 22 werden ausserdem jeweils der Anordnung 42 zugeführt. Diese Stellungen bilden also selbst auch die Zeilen- bzw. Zeichenadresse auf einer Wiedergabezeile für das Wiedergabegerät und können als solches auf der Adressen-BUS-Leitung zugeführt werden, beispielsweise zur Steueracrdnung 2 oder zum Register 16 im Vordergrundspeicher 6. Die Untersetzer 33 bis 35 zählen nach einem Zählzyklus von acht Zählimpulsen. So empfängt also die Anordnung 42 eine Fünfbit-Zeilenadresse für die Wiedergabe und eine Sechsbit-Zeichenadresse auf der Zeile.

Die Ausgänge 4θ liefern eine Dreibit-Druckseitenadresse.

Zählimpulse an der Klemme 4i können noch zum Erhöhen eines Modulzählers benutzt werden, wenn mehrere Moduln von 8k-Wörtern von acht Bits vorgesehen sind. Weitere Einzelheiten der Anordnung 14 werden weiter unten erläutert.

Tastenfeldanordnung-Steueranordnung.

809843/07Z5

PHN 8775 15.1.1978

Die Tastenfeldanordnung k zeigt einen

einfachen Aufbau. Fig. 8 stellt ein Prinzipschaltbild dar. Die Anordnung enthält Zifferntasten O...9 und Kontrolltasten x1...xn. Die Betätigung einer Taste setzt den Flipflop 132 in die "!»-Stellung. Diese "1»-Stellung meldet über eine Leitung der Kontroll-BUS-Leitung der Steueranordnung 2, dass Informationen bereitstehen. Ausserdem ergibt dabei die Betätigung einer oder mehrerer Zifferntasten die Bildung eines Binärkodes vom Dekoder 131 im Register 13^ zum Abführen längs der mehrfachen BUS-Leitnng 8. Die Tasten x1.., xn sind Kontroll-(Funktions)-Tasten, die direkt eine Datenmenge für einen oder mehrere Leiter der Kontroll-BUS-Leitung bereitstellen. Das Tastenfeld ist über eine Anpassungseinheit für Peripheriegeräte (PIA 3) angeschlossen, die beispielsweise der Einheit 152 in Fig. 9 hinsichtlich des Aufbaus und Anschlusses entspricht. Weiterhin ist ein Dekoder I3IA vorgesehen, der mit der Adressen-BXJS-Leitung 9 verbunden ist und beim Empfang eines oder mehrerer vorausbestimmter Adressenkodes ein Freigabesignal für das Element

20- PIA3 abgibt. Dieses Element arbeitet als eine Adressenstele im Adressenbereich eins Mikroprozessors und kann bei der Adressierung die Daten im Register 13^ auf der Leitung 8 erzeugen. Das Zurückstellen des Flipflops 132 erfolgt unter dem Einfluss eines Signals aus der Steueranordnung auf der Leitung 132A.

809843/0725

8775 . 15.1.1978

Die Steueranordnung 2 enthält einen

bekannten Mikroprozessor vom Typ MOTOROLA M 6800, der nicht getrennt in einer Figur dargestellt ist. Von diesem Mikroprozessor sind die zwei Achtbitaus gangs adr essenpuff erspeicher mit der Adressen-BUS-Leitung 9 und dem bitdirektionalen Achtbit-Ein-Aus-Datenpufferspeicher mit der Datenbusleitung 8 parallel verbunden. Der Mikroprozessor enthält weiterhin eine "Verweisungsdekoder und Kontrolleinheit", die einerseits mit dem Verweisungsregister und zum anderen mit externen Steuerleitungen verbunden ist. Sofern sie verwendet werden, sind diese Steuerleitungen Teile der bereite erwähnten Kontroll-BUS-Leitung, die zur Adressen-BUS-Leitung 9 mit weiteren Teilen der Anordnung parallel verbunden ist.

Nach den Spezifikationen des erwähnten Mikro-Prozessors gibt es folgende Eingangsleitungen : die erste Taktimpulsleitung und die zweite Taktimpulsleitung sind mit den Leitungen 111 bzw. 103 in Fig. 3 verbunden. Die Rückstelleitung dient dazu, das Programm im Mikroprozessor in eine Anfangsstellung einzustellen. Auf der nicht maskierbaren Unterbrechungsleitung ist ein Signal erzeugbar, wenn durch ein nicht dargestelltes Messelement* detektiert wird, dass die Ausgangsspannung einer Speisequelle für die übrigen Teile zu niedrig ist. Dieses Unterbrechungssignal hat höchste Priorität. Die "Halte"-

809843/0725

-38- PHN 8775

15.1.1978

Leitung wird in dieser Verwendung des Mikroprozessors dadurch nicht verwendet, dass darauf ein hohes Signal stä ndig vorhanden ist. Auf der maskierbaren Unterbrechungsleitung ist ein Signal vom Datenempfänger 1 und vom Tastenfeld erzeugbar. Diese Unterbrechung ist von der bereits erwähnten maskierbar und dabei unwirksam, in anderen Fällen kann dadurch ein interner Daten- bzw. Adressenübertrag ausgelöst werden. Durch ein Signal auf der Drei-Statussteuerleitung erhalten die Ausgangsadressenleitungen des Mikroprozessors eine hohe Impedanz* dies gilt auch für die noch zu beschreibende Lese/Schreibsteuerleitung. So kann der Mikroprozessor als aktives Element übergangen werden, und eben dadurch kann der weiter unten zu beschreibende "direkte Speicherzugriff" (DMA) leicht erfolgen, nähmlich zwischen dem Hintergrund- und dem Vordergrundspeicher.

Durch ein Signal auf der Daten-BUS-Bereitstellungsleitung wird der Datenpufferspeicher des Mikroprozessors mit einer hohen Impedanz abgeschlossen, um auch hier eine Beiseitestellung zur verwirklichen.

Weite- enthält der Mikroprozessor folgende mit der Kontroll-BUS-Leitung verbundene Ausgangsleitungen: die Adressen-BUS-Bereitschaftsleitung. Ein

Signal auf dieser Leitung gibt an, dass im Datenausgangspufferspeicher des Mikroprozessors ein Datensignal für

Abführung verfügbar ist. Die Gültigkeitsleitung für eine

809843/0725

-39- PHN 8775

15.1.1978

Adresse gibt, an, ob im Adressenausgangspuff erspeicher eine gültige Speicheradresse verfügbar ist. Die Lese/ Schreibleitung 151 gibt an, ob sich der Mikroprozessor in der Lese— oder in der Schreibphase befindet.

Weiter enthält die Steueranordnung einen Programmspeicher (nüit gesondert dargestellt), der eine Kapazität von 3 kiloBytes hat und parallel zu den Airessen- und Daten-BUS-Leitungen und insofern anwendbar an die Kontroll-BUS-Leitung angeschlossen ist. Dieser Speicher kann als Festwertspeicher ausgeführt sen und dient zur Speicherung von Programmschritten und weiter unten zu beschreibende spezielle Standardnachrichten für die Wiedergabe. Schliesslich enthält die Steueranordnung einen Arbeitsspeicher (auch nicht gesondert dargestellt), der eine Kapazität von 256 Bytes (-jj: kiloByte) hat. Er ist als Auffrischungsspeieher ausgeführt und dient dazu, eine oder mehrere Variable zu speichern (Beispielsweise eine Zwischenadresas, eine Sfellung des Programmzählers des Mikroprozessors ein Datenwort für verzögerte Abführung aus der Daten-BUS-Leitung usw). Die Einführung eines derartigen Mikroprozessors erlaubt viele Funktionen, die jedoch nicht spezifisch beschrieben werden, weil sie sich nicht auf die Erfindung beziehen, die im wesentlichen die Organisation des Vordergrund- und Hintergrundspeichers und ihre Zusammenarbeit betrifft.

809843/072S

-kO,- PHN 8775

. 15.1.1978

Die Anpassungseinheit»

Schon früher in der Beschreibung ist

im Zusammenhang mit dem Adressenzähler nach Fig. 7 auf die Anpassungseinheit 14 verwiesen. Die Funktion dieser Anpassungseinheit ist es, die Datenübertragung von und saun Hintergrundspeieher zu steuern, namentlich hinsichtlich seiner seriellen Organisation.

Fig. 9 zeigt eine Eingangsstufe für diese Anpassungseinheit. Das Element 152 ist vom gleichartigen Typ wie beim Tastenfeldorgan erwähnt und als "Anpassungseinheit für Peripheriegeräte " (peripheral interface adapter of PIA) bekannt, Herstellungstyp MOTOROLA MC 6820. Das Element 152 hat sechsehn Eingänge, von denen die ersten acht mit den Leitungen der Daten-BUS-Leitung 8 verbunden sind, um die entsprechenden Datenbits Do-7 zu empfangen. Dabei hat D7 den höchsten Bedeutsamkeit spegel. Die folgenden acht Eingänge des Elements (PIA 1) empfangen nacheinander die Signale RWjf dies kann einerseits von der Leitung 151 des Mikroprozessors gemäss der Beschreibung erzeugt werden, zum anderen können sie auch intern von der Anpassungseinheit erzeugt werden), ENPIA 1 (siehe weiter unten), H (zweimal, festes hohes Signal), 0 2 (Taktimpuls wie bereits beschrieben), RESET (von 2, hier ist der invertierte Wert aktivierend)

und schliesslich A1 und AO, die die zwei unbedeutsamsten

809843/0725 .

^PHN 15.1.1978

Bits der Adressen-BUS-Leitung 9 sind. Jm Element 152 arbeiten die Signale auf entsprechende ¥eise. Weiter arbeiten die Signale H¹', H¹ und ENPIA 1 als Freigabesignale. In dieser einfachen Ausführungsform betrifft es nur ein einziges Bit, weil die zwei anderen unveräadei-lich sind. In einer erweiterten Ausführungsform kann der Hintergrundspeicher eine achtfach grössere Kapazität (64 Druckseiten in acht Modulen) mit genau so vielen Anordnungen 152 bekommen, die dabei von einem Dreibit— signal an diesen drei Anschl.üjssen freigegeben werden können. 'Das Taktsignal 0 2 arbeitet als Freigabesignal. Das Bitsignal A1 arbeitet intern als Signal RS1, es ist dabei ein Teil der Eingangs/Ausgangsauswahl. Das Element 152 hat in dieser Ausführungsform (siehe Typennummer) zwei nahezu identische Hälften, wobei der Wert von RSI stets eine der beiden Hälften auswählt. Das Bit AO arbeitet intern als Signal RSO, wobei dieses Signal Jb erwähnter'Halfte die Register aktiviert, wodurch das Element 152 in bezug auf ein Steuerregister oder in bezug auf ein Datenregister gesteuert wird. Das Element 153 ist eine 16-Bit-Pufferspeicherstufe, deren interner Aufbau als Bildelement einmal pro vier Bits angegeben ist.

Von oben nach unten liefern die sechzehn Ausgänge des Elements 153 Ausgangssignale einerseits an die sechzehn Eingänge des vierfachen Vierbit-

809843/0725

PHN 8775

!comparators 15^- und zum anderen in der gleichen Reihenfolge an die sechzehn Eingänge iO..i15 des voreinstellbaren Zählers 155· Funktionell erfüllt dieser Zähler die gleiche Funktion wie der in Fig. 7 dargestellte Zähler, der dort aus lh Zählstufen besteht. In dieser alternativen Verwirliehungsform besteht er hintereinander aus einem voreinsteilbaren binären (Teil)-Zähler I56, (siehe weiter die zwölfte Bitposition), einem weiteren voreinstellbaren Binärzähler 157 und weiter zwei weiteren voreinstellbaren Binärzählern I58 und 159 vom erstgenannten Typ. Eine Anzahl der jeweils von den Nummern ihrer Anschlussstifte angegebenen Zählstufenausgänge sind zur Bildung der betreffenden Unterzyklen bzw. Teilzyklen mit den nächstfolgenden verbunden. Die letzten zwei Bitausgänge des Elements 159 sind für die erwähnte Speicherkapazität von acht Druckseitenim Hintergrundspeicher gemäss Angabe nicht verbunden, aber sie können bei seiner Erweiterung benutzt werden. Die elf bedeutsamsten Bitausgänge der Zähler liefern die Bitsignale qO..q1O, die näher erläutert werden.

Fig. 10 zeigt hier die Bildung einer

Anzahl von Steuersignalen für die Schaltung nach Fig. 9 sowie das Abgreifen und Zuführen einiger Signale an diese ,Schaltung. Dabei wird auf spätere Figuren verwiesen. Der Eingang 171 empfängt das Signal A (siehe

809843/0725

-kQ~ ' PHN 8775

15.1.1978

Fig. 12). Der Eingang 172 empfängt das Signal DMA 1; diese zwei Signale gelangen an das NICHT-UND-Gatter 16O. Der Eingang 173 empfängt das von dem Anschluss 190 (siehe weiter unten) herkommende Signal AC, das mit dem Ausgangssignal des Gatters 16O dem NICHT-UND-Gatter 161 zugeführt wird. Über die Umkehrstufe 162 erreicht das Ausgangssignal vom Gatter 161 den Ausgang I85, der (nicht dargestellt) mit dem "6"-AnschLissstift des Elements I56 in Fig. 9 verbunden ist. Der Eingang 17^- empfängt ein Signal CLR, das über die Umkehrstufe I63 dem Anschluss 186 zugeführt wird. Sie liefert so das Signal CL, das als Rückstellsignal den "13"-Anschlussstiften der Elemente 156 und 159 in Fig. 9 zugeführt wird» Die numerierten Anschlussstifte sind in den technischen Daten der erwähnten Elementen beschrieben. Das Signal CLR entstammt dem Element 227 nach Fig. 12 und wird so über ein kleines Intervall verzögert. Die Anschlüsse 175 t>is 179 empfangen aus dem Zähler die entsprechenden Signale q10, q9, q.6, q4, q3» wie sie in Fig. 9 analog dem Gatter 38 in Fig. 7 dargestellt sind. Diese Signale gelangen über das NICHT-UND-Gatter und zusammen mit dem Signal CL von dem Anschluss 186 zum UND-Gatter 65. Das UND-Gatter I65 liefert an den Anschluss I87 ein Signal, das den " 13'f Anschlussstiften (siehe Anschluss I85) der Elemente 157 und I58 in Fig.9 zugeführt wird. Weiterhin empfangen alle Elemente I56, 157>

B09843/0725 .

PHN 8775 15.1.1978

158 und 159 an ihrem Anschlussstift "1" das Signal LD, das die Voreinstellung steuert und über eine nicht dargestellte Umkehrstufe des Signals LAC erhalten wird; das genannte Signal wird bei Fig. 11 näher erläutert. Dem mit K bezeichneten Anschluss des Elements 156 wird das über eine UND-Funktion erreichte Ergebnis der Signale q9 und q1O analog dem Gatter 39 in Fig. 7 zugeführt. Dieses Signal K arbeitet für den Zähler als Taktsignal. Der "6"-Anschlussstift der durOhgeschalteten (vierfachen) Vergleicher 15^ wird mit dem Dateneingang des Flipflops 166 über den Anschluss 181 verbunden. Dieses Signal gibt an, dass in beiden Registern eine gleiche Stellung erreicht worden ist. Es kann zur Meldung benutzt werden, dass ein direkter Speicherzugriff bezüglich des HintergrundSpeichers (DMA) beendet ist. Es kann auch dazu verwendet werden zu signalisieren, dass das Veiterschieben (ROT) der Informationen im Hintergrundspeicher bis zu einer voreingestellten Position (unabhängig von der geplanten DMA-Funktion) stattgefunden hat. Der Takteingang des Flipflops 166 wird über NICHT-UND-Gatter 167 und I68 mit folgenden Signalen gespeist : RT1 an dem Anschluss I83 , das von der Anordnung nach Fig. 12 erzeugt wird; A an dem Anschluss I83, das in der Anordnung nach Fig. 12 erzeugt wird; DMAEND an dem Anschluss 184, das von der Schaltung nach Fig. I3 erzeugt wird. Letztgenanntes Signal gibt jeweils an, dass eine

809843/0725

PHN 8775 15.1.1978

Elementaroperation des direkten Speicherzugriff-Übertrags eines einzigen Wortes im Zusammenhang mit dem Unterschied in der Bitfrequenz zwischen dem Vordergrund und dem Hintergrundspeicher beendet worden ist. Der Flipflop 166 wird von Signal CLE (clear) an dem Anschluss 191 des Ausgangs des Elements 226 in Fig. 12 zurückgestellt. Das Ausgangssignal END an dem Anschluss 188 gelangt weiter zur monostabilen Kippstufe 169 mit einer Impulsdauer von 100 ns.. .. Der Anschluss 192 führt ununterbrochen ein "hohes" Potential, hier ein Speisepotential von ungefähr 5 Volt. Das "hohe" Signalpotential an den EingangsSignalanschlüssen beträgt minimal 2,4 V. Der Anschluss f?3 enthält ununterbrochen ein "niedriges" Potential, das maximal 0,8 V beträgt. So erscheint an dem Anschluss 189 das Impulsförmige Signal END1, das mit einer Änderung im Signal END an dem Anschluss 188 verbunden ist. Die monostabile Kippstufe 170 ist auf entsprechende Weise geschaltet und bildet während einer astabilen Zeit von 100 ns das Signal AC an dem Anschluss 190.

Die Anpassungseinheit 14 enthält weiter folgende Teile gemäss Fig. 11. Das Element 200 hat den gleichen Aufbau wie das Element 153 in Fig. 9· Seine Ausgänge sind mit den Adressen-BUS-Leitungsleitern verbunden und geben die von AO bis A15 in der Bedeutsamkeit ansteigenden 16 Adressenbits daran ab. Die Steueranschlüsse des

809843/0725

PHN 8775 15.1.1978

DreiStellungen-Pufferspeichers (hoch, niedrig, bzw. über einen hohen Impedanzwert abgeschlossen), die im Element 153 gemäss der Darstellung mit Erdpotential verbundensind, empfangen jetzt an der Klemme 201 das gemeinsame Steuersignal AOD, was bedeutet, dass eine Adresse für den direkten Speicherzugriff erzeugt werden muss. ¥enn dieses Signal hoch ist, entsteht der früher beschriebene Hochimpedanzzustand. Die sechzehn Primäranschlüsse empfangen die Ausgangsbits qO bis q10 der betreffenden Ausgänge des Adressenzählers 155 in Fig.9« Die letzten fünf Anschlüsse des Elements 200 führen die angegebenen "hohen" bzw. "niedrigen" ¥erte. Diese ziemlich beliebig ausgewählte Bitkombination gibt die Adresse des Vordergrundspexchers auf der Adressen-BUS-Leitung 9 an, wie sie im Adressenbereich der Steueranordnung 2 auftritt.

Das Element 202 ist ein bbidirektLonal

geschalteter Pufferspeicher, der wie die Elemente 153 und 200 gebildet ist. Dieser Pufferspeicher empfängt jeweils an vier Eingängen die Datenbits DO...D3 und gibt sie an der sekundären Seite ab. Die Aktivierung der einen bzw. der anderen Durchlassrichtung erfolgt durch die Ausgangssignale der NICHT-UND-Gatter 203 und 204. Das Element 202 besteht so aus zwei Vierbit-Dreizustandspufferspeicher, bei denen die Bitkanäle, jeweils paarweise antiparallel

809843/0725

PHN" 8775 15.1.1978

geschaltet sind. Die Gatter 203 und 20^ werden direkt bzw. über die Umkehrstufe 205 vom Signal RV gesteuert, das eine Lese-Schreibbetriebsart steuert. Das Signal ENPIA2 tritt dabei als parallel zügeführtes Wählsignal über die Umkehrstufen 206 auf (siehe weiter unten für das Signal ENPIA2 ). Das Element 207 entspricht baulich der Anpassungseinheit für Peripheriegeräte PIA 152 in Fig. 9. Die ersten acht Anschlüsse führen die Datensignale DO...D7· Das Einführen eines Pufferspeichers in die unbedeutsamsten vier Stufen vergrössert die Belastbarkeit der entsprechenden Signalquellen.

Gemäss der Beschreibung führen die

weiteren Anschlüsse an der linken Seite des Elements 207 genau die gleichen Signale wie die entsprechenden Anechlüsse des Elements 153 in Fig. 9 mit Ausnahme des Signals ENPIA2, das jetzt zusammen mit den benachbarten zwei "hohen" Signalen die ¥ahl steuert. Die Signale ENPIAI,2 können aus einer in ddr Steueranordnung 2 gebildeten Adresse abgeleitet werden.
An der sekundären Seite dbs Elements 207 werden folgende Signale geführt:

SS steuert eine einfache Drehfeldperiode

für den Hintergrundspeicher; ROT gibt die Aktivierung der Drehfeidspulen frei. DMA für die Steuerung eines direkten Speicherzugriffs; DMWR, wobei eine logische "0" angibt, dass bei diesem direkten Speicherzugriff der Übertrag vom

—809843/0725

2816710

*e- PHN 8775

to 15.1.1978

Hintergrundspeicher zum Vordergrundspeicher erfolgt; W/R , wobei bei dem erwähnten "einfachen Schritt" (SS) eine logische "0" angibt, dass ein Datenübertragung vom Hintergrundspeicher zum Vordergrundspeicher erfolgt; ANN, um ein Vernichtungssignal für eine magnetische Domäne zu erzeugen; LAC für die Steuerung des Aufladens des Adressenzählers 155 in Fig. 9 (nach der Inversion zum Signal LD) ; END, wodurch (Anschluss 188 in Fig. 10) das Ende einer Speicherübertragung gemeldet wird, bzw. das Ende einer Drehung bei entsprechenden Adressendaten; una^vPAR, wobei eine logische "0" eine gleiche Parität zwischen den acht Datenbits angibt, wie bereits früher genannt wurde ο Die letzte η sechs Anschlüsse werden nicht benutzt.

Fig. 12 zeigt weitere Teile der Anpassungseinheit. Das Element 210 bildet als Teil eines mehrfachen Dreistatuspufferspeichers (siehe beispielsweise das Element 153) ein nicht invertierendes Durchgangse'lement für das Signal ROT unter Mitsteuerung von einem Signal "L" am S+euereingang. Das Ausgangssignal gelangt über eine Serienschaltung zweier Umkehrstufen und 212 zum Einführen einer Zeitverzögerung am Takteingang des Flipflops 213, der am Dateneingang ununterbrochen ein"hohes" Signal empfängt. Das Signal des Elements wird weiterhin dem UND-Gatter 21*1 zugeführt, dessen Aus-

809843/0725

PHN 8775 " 15.1.1978

tjang mit der Rückstelleingang des Flipflops 213 verbunden ist. Das Signal DMA nach Fig. 11 gelangt an eine dem Element 210 entsprechende nicht-invert!erende ¥eiterleitungsschaltung 215t die das Signal DM abgibt. Dieses Signal gelangt an den Takteingang des Flipflops 216, der am Dateneingang ein ununterbrochenes "hohes" Signal empfängt. Das invertierte Ausgangssignal des Flipflops 216 liefert das Signal DMA1, das dem Anschluss 172 in Fig. 10 zugeführt wird. Das nicht invertierte Ausgangssignal des Flipflops 216 gelangt an den Dateneingang des Flipflops 217 und an das NICHT-UND-Gatter 218. Der Takteingang des Flipflops 217 empfängt ein Taktsignal T^OO mit einer Frequenz von 400 kHz. Der erste Ausgang des Flipflops 217 ist mit dem ersten Eingang der monostabilen Kippstufe 219 verbunden. Diese empfängt an einem zweiten Eingang ein ununterbrochen "niedriges" Signal und hat eine Zeitkonstante von 1 MikrοSekunde mit Hilfe eines hinzugefügten Kondensators von 5^0 pF und eines mit einem ununterbrochen hohen Speisepotential verbundenen Wider— stands von k,"7 kOhm. Der zweite Ausgang des Flipflops ist mit einem Eingang des NICHT-UND-Gatters 220 verbunden. Die Flipflops 216 und 217 können durch das Atisgangs signal des UND-Gatters 221 zurückgestellt werden, das auch dem UND-Gatter 21k zugeführt wird, um auf diese Weise das Rückstellsignal des Flipflops 213 zu liefern. Das Aus-

809843/0725

-SO- PHN 8775

55 13.1.1978

gangssignal der monostabilen Kippstufe 217 gelangt an das NICHT-UND-Gatter 222. Dieses Gatter empfängt weiterhin das Signal D. Das Signal DM gelangt zum ersten Eingang der monostabilen Kippstufe 223, die an einem zweiten Eingang ein ununterbrochen "niedriges" Signal empfängt und mit Hilfe eines an eine Speisespannung von 5 V angeschlossenen Widerstands von 4,7 kohm und einer Kapazität von 330 pF eine Impulsdauer von 100 nsv hat. Das Signal am "12»-Anschlussstift des Elements 223 ist an den Taktimpulseingang des Flipflops 224 angeschlossen, der am Dateneingang das Signal DMWR des Elements 207 empfängt. Dieser Flipflop wird vom Signal P zurückgestellt, dass der Flipflop 229 liefert, wie weiter unten beschrieben wird. Der nicht invertierte Ausgang des Flipflops 224 liefert das Signal DWR, das zum NICHT-UND-Gatter 222 und zur Schaltung nach Fig. 13 gelangt. Der invertierte Ausgang des Flipflops 224 gelangt weiter zur Schaltung nach Fig. 13 als das Signal DWR und zum NICHT-UND-Gatter 225, das an seinem anderen Eingang das Signal C empfängt.

Die Ausgangssignale der Gatter 222 und 225 gelangen zum NICHT-UND-Gatter 218, das so das Signal DMAST liefert, das der Schaltung nach Fig. 13 zugeführt wird. Die Umkehrstufe 226 empfängt das Signal RES; dieses Signal liefert die Anordnung 207 in Fig. 11, und es dient zum Erzeugen eines Anfangszustandes. Die Umkehrstufe 226

809843/0725

Sfo

phn 8775 15.1.1978

liefert das Signal CLR, das besser definierte Impulsflanken als das Signal RES sowie das darauf von der Umkehrstufe 227 gelieferte Signal c£r besitzt. Letztgenanntes Signal gelangt zur Schaltung nach Fig. 10. Das Signal CLR erreicht das UND-G-atter 221, das weiterhin das Signal END1 von dem Anschluss 189 in Fig. 10 empfängt und dessen Ausgangssignal bereits behandelt worden ist. Das Signal CLR gelangt weiterhin zum UND-Qatter 228, das an seinem anderen Eingang das Signal A empfängt und dessen Ausgangssignal als Ruckstellsignal für den Flipflop 229 benutzt wird. Letztgenannter Flipflop empfängt an seinem Dateneingang ein ununterbrochen "hohes" Signal und an seinem Takteingang das Signal SS des Elements 207 in Fig. 11. Der invertierte Ausgangvdes Flipflops liefert das Signal P auch zum NICHT-UND-Gatter 220. Das nicht invertierte Ausgangssignal des Flipflops 229 gelangt als Eingangsinformation zum Element 230. Die Elemente 230, 231 und 232 sind Teile eines Vierbitschieberegisters mit parallelem Eingang. Das Element 231 empfängt als Eingangsinformation das Signal W/R des ElemEnts in Fig. 11. Das Element 232 empfängt aus dem Element als Eingangsinformation das Signal ANN. Das Signal des NICHT-UND-Gatters 220 erreicht das NICHT-UND-Gatter und die monostabilen Kippstufen 23^ und 235· Die monostabile Kippstufe 23^ ist mit einem anderen Ausgang mit einem

809843/072.5

PHN. 8775· 16.1.1978.

ununterbrochen "niedrigen " Signal und mit einer Zeitkonstante von 100 ns über einen Widerstand von 4.7 kOhm und einen Kondensator von 330 pF auf bereits beschriebene Weise verbunden. Die Ausgangssignale der Kippstufe 23^ arbeiten als Steuersignale für die Elemente 230, 23I und 232. Das erste Ausgangssignal des Elements 230 gelangt zum NICHT-UND-Gatter 235A. Das erste (nicht invertierte) Ausgangssignal des Elements 23I gelangt zu den NICHT-UND-Gattern 235A und 238. Das zweite Ausgangssignal des Elements 231 gelangt zu den NICHT-UND-Gattern 236 und 237. Das erste Ausgangssignal des Elements 232 liefert das Signal ANN1. Das Signal DMA1 (vom Flipflop 216 geliefert) gelangt an die NICHT-UND-Gatter 235A und 236. Das Signal DWR (vom Flipflop 224 geliefert) erreicht das NICHT-UND-Gatter 237. Das Signal A (siehe weiter unten) wird zusammen mit einem ununterbrochen "hohen" Signal dem NICHT-UND-Gatter 238 zugeführt. So liefert das Gatter 235A das Signal DW, das Gatter 236 das Signal DR, das Gatter 237 das Signal WR und das Gatter 238 das Signal WRA. Das Signal WR gibt das Schreiben im Hintergrundspeicher während einer Drehfeldperiode an, wie bei Fig. beschrieben wurde. Das Signal WRA erreicht die Schaltung nach Fig. 13· Die Signale DW bzw. DR geben das Schreiben bzw. Lesen im Hintergrundspeicher während einer Drehfeldperiode an, insofern es sich um eine Operation hinsieht-

809843/0725

->3- PHN 8775

B ·§ 15.1.T978

lieh, eines direkten Speicherzugriffs handelt. Das NICHT-UND-Gatter 246 empfängt die invertierten Ausgangssignale der Flipflops 240, 24i und 242. Das Ausgangssignal dieses Gatters 246 wird nach der . Inversion im Element 247 dem NICHT-UND-Gatter 233 zugeführt, das weiterhin noch das Signal PWRON aus dem Element 244 empfängt. Das Ausgangssignal des Gatters 233 wird zusammen mit zwei ununterbrochen "hohen" Signalen dem NICHT-UND-Gatter 239 zugeführt, das also nur als Umkehrstufe arbeitet. Das Ausgangssignal des Gatters 239 erreicht den Dateneingang des Flipflops 240. Die Flipflops 24θ, 24i, 242 und 243 bilden einen Ringszähler. Die nicht invertierten Ausgänge führen die Signale A, B, C bzw. D und sind jeweils mit dem Dateneingang des nächsten Flipflops verbunden. Die Takteingänge empfangen am. Anschluss Τ4θθ ein ;Taktsignal mit einer Taktfrequenz von 400 kHz, das weiter unten beschrieben wird. Als Ruckste11signal arbeitet das Signal CLR, das gemäss der Beschreibung von der Umkehrstufe 226 gebildet wird. Die Flipflops liefern die Signale A. ..D und A...D. Das nicht invertierte Ausgangssignal des Flipflops 243 gelangt zum zweiten Eingang der monostabilen Kippstufe 235· Diese Kippstufe hat mittels eines an einem ununterbrochen "hohen" Signal liegenden Widerstandes von 4,7 kohm, eines Kondensators von 4,7 mF

809843/072.5

PHN 8775 15.1.1978

und eine Diode eine Impulsdauer von etwa 3 ms. Das Ausgangssignal der monostabilen Kippstufe 235 gelangt zum Dateneingang des Flipflops 244. Dieser Flipflop empfängt an seinem Takteingang das erwähnte Signal Τ4θθ und wird mit den Flipflops 24Ο...243 vom Signal CLR zurückgestellt. Das Ausgangssignal des Flipflops Zkk liefert das Signal PWRON, das den Erregungszustand der Drehmagnetfeldspulen angibt. Wenn dieses Signal "niedrig¹' wird, ist die neu triggerbare monostabile Kippstufe nicht innerhalb von 3 ms neu aktiviert, und es ist also für diese Dauer kein Zugriff zum Hintergrundspeicher erfolgt: zur Verringerung der Verlustleistung wird dabei die Erregung des Drehmagnetfeldes gestoppt. Die Zeit von 3 ms ist ziemlich beliebig gewählt. Der erwähnte Zugriff kann sich auf einen Einzelschrittspeicherzugriff oder auf einen direkten Speicherzugriff beziehen, und der 3-ms-Zeitraum liegt somit zwischen der Ausführung eines ersten Zugriffs und der Anfrage zum • nächsten. Hiermit sind alle Elemente der Fig. 12 beschrieben worden.

Fig. 13 zeigt noch einige Teile der Anpassungseinheit. Am Eingang 26Ο erscheint ein vom Mikroprozessor erzeugtes Signal DMAGRA, das angibt,· dass ein direkter Speicherzugriff nach einer betreffenden Anfrage, beispielsweise aus der Tastenfeldanordnung, zulässig ist. Damit gibt der Mikroprozessor hinsichtlich

809843/0725

->5- PHN 8775

15.1.1978

dieses Speieherzugriffs die Behandlung ab und wird der Zugriff weiter von den auf Gatterniveau detaillierter dargestellten Schaltungen weiter gesteuert. Das Signal gelangt über die Umkehrstufe 263 zum Takteingang des Flipflops 264, der am Dateneingang ein ununterbrochen

hohes Signal empfängt. Der nicht invertierte Ausgang des Flipflops 264 gelangt zum Dateneingang des Flipflops ·· 265₅ der vom bereits früher erwähnten Taktimpuls 0 2 mit einer Frequenz von 1 MHz getaktet wird. Das invertierte Ausgangssignal dieses Flipflops gelangt zum Rückstelleingang des Flipflops 26k, zum Steuereingang der nicht invertierenden ¥eiterleitungsschaltung 266, zum ersten Eingang der monostabilen Kippstufe 267 und zum UND-Gatter 268. Das nicht invertierte Signal des Flipflops £65 erreicht die Umkehrstufe 269, die an ihrem Eingang das Signal AOD liefert. Dieses Signal erreicht das Element 200 in Fig. 11, wodurch dieses Element die Bits q0...q10 und die fünf dort erwähnten festen Signale als Adresse an den Adressenbus 9 liefert. Das bereits erwähnte Signal VRA erreicht den zweiten Eingang der monostabilen Kippstufe 270, die am ersten Eingang ein ununterbrochen "hohes" Signal empfängt. Mit Hilfe eines Fiderstandes von k,7 kOhm und eines Kondensators von 56O pF hat sie eine Impulsdauer von 1 ms. Ihr Ausgangssignal gelangt zum UND-Gatter 268. Dieses Gatter erzeugt am Ausgang 271 das

809843/0725

PHN 8775 15.1.1978

Signal DISTR, wodurch beim Lesen von Informationen im Eingangsdatenregister der Anpassungseinheit und beim änschliessenden Erregen der Blasengeneratoren Synchronisation bewirkt wird. Die monostabile Kippstufe 267 empfängt am

_5 zweiten Eingang ein ununterbrochen "niedriges" Signal und hat mit Hilfe eines Widerstandes von 4,7 kOhm und eines Kondensators von 330 pF eine Impulsdauer von 100 ns. Die Ausgangsimpulse werden als DMAEND nach jedem übertragenen Wort (Zeichenkode) dem Anschluss 184 in Fig. 10 zugeführt. Der Anschluss 261 empfängt das Signal DWR des Flipflops 224 in Fig. 12, der Anschluss 262 empfängt davon den irsertierten Wert DWR. Der nicht invertierte Ausgang des Flipflops 265 wird ausser der Umkehrstufe 262 weiter noch den NICHT-UND-Gattern 272 und 273 zugeführt. Unter der Mitsteuerung von den Signalen DWR und DWR liefern sie die Signale DDW bzw. DDR. Diese Signale melden, ob der Datenbus (8)hinsichtlich des direkten Speicherzugriffs (DMA) in der Schreib- bzw. in der Lesebetriebsart steht. Dabei liefert die nicht invertierende Weiterleitungsschaltung 266 ein Signal, das auf der bereits erwähnten Kontroll.-BUS-Leitung zum Anzeigen der Lese- bzw. Schreibbetriebsart dient. Das Signal DMAEND wird als Rückstellsignal dem Flipflop. 274 zugeführt. Dieser Flipflop empfängt an "seinem Dateneingang ein ununterbrochen "hohes" Signal. Die monostabile Kippstufe 275 empfängt am ersten Eingang ein ununterbrochen "hohes" Signal und am zweiten Eingang das Sdgpal IMS

809843/0725

CA

PHN 8775 15.1.1978

(Start des direkten SpeicherZugriffs) des Gatters 218 in Fig. 12. Durch einen Widerstand von 4,7 kOhm und einen Kondensator von 120Θ pF hat das Element 275 eine Impulsdauer von 1,8 ms. Die invertierten Ausgangssignale der monostabilen Kippstufe gelangen als Taktimpulse zum Flipflop 274. Dieser Flipflop liefert an seinen invertierten Ausgang eir Signal DMAREQ(REQ = request), wodurch jeweils eine erneute Anfrage zum Fortsetzen des direkten Speicherzugriffs gemeldet wird (siehe Fig. 15). So ist die Schaltung nach Fig. 13 beschrieben.

In dem oben beschriebenen System

arbeiten die Anpassungseinheiten für Peripheriegeräte (PIA 207 und 152 in Fig. 8, 9, 11) so, dass sie vier Speicherstellen im Adressenbereich für den Mikroprozessor übertragen, nähmlich stets 2 Speicher-(Adressen-)Stellen für Datenübertragung und zwei weitere für die Steuerung. Soweit nicht früher besprochen, haben die durch Buchstaben bezeichneten Signal folgende Bedeutungen: BMI : Anpassung für Hintergrundspeicher AC : Adressenzähler im Hintergrundspeicher, der alle

Drehfeldperioden zählt,
AR : Adressenregister, das die Endstellung enthält, bei

der die Steuerung des Drehmagnetfeite stoppt ROT: Es startet das Drehmagnetfeld, bis die Stellung in AR erreicht wird.

809843/0725

8775 /η 15.1.1978

ROT : dieses Signal stoppt das Erzeugen des Drehmagnetfeldes, DMA : dieses Signal startet den direkten Speicherzugriff in der Anpassungseinheit,

SS : (Einzelschritt) dieses Signal startet eine einzige Periode der Drehung des Drehmagnetfeldes,

END : Dieses Signal hat den Wert "1", wenn der Adressenzähler AC und das Adressenregister AR gleiche Stellungen haben,

PAR : Signal der Anpassungseinheit, das den Wert "1" erreicht, wenn die nicht dargestellte Detektoranordnung (8 Detektoren in Parallelschaltung ) ein Wort mit geradzahliger Parität detektiert. Die Anordnung zum Erzeugen dieses Signals wird nicht getrennt dargestellt; es ist nach dem "bekannten Prinzip von EXKLUSIV-ODER-Gattern aufgebaut. Es gibt jeweils eine logische 1, wenn ungeradzahlige Parität zwischen seinen zwei Eingängen besteht. Inversion dieser "1" meldet eine geradzahlige Parität.

MESS(i).: Unterprogramm, das eine Nachricht (i) am Wiedergabegerät mit einem aus einer Anzahl vorausbestimmter

Texte bringt,
WAIT(i): Es wird eine Aktion durch das Bedienungsorgan (Tastenfeld) abgewartet, wobei (i) die Ursache angibt (unter einer vorausbestimmten Anzahl von Ur-Sachen.

809843/0725

-53- PHN 8775

15.1.1978

Fig. 14a, B und C geben ein Stromdiagramm eines Testverfahrens für den Hintergrundspeicher. Folgende Blöcke enthalten einen nicht dargestellten Programmschritt: 30° : I/O-Register aktivieren; 301 : h. Versuch; 302: den Inhalt der ¥örter P3...P8 kontrollieren; 303: Blocktrennstufe?; 3O4: Blocknummer Bj bestimmen; 305: Bj zugeordnete Adresse Aj bestimmen (im Hintergrundspeicher) 306: 8 Wörter P1...P8 lesen; 307 : den Inhalt P1....P8 kontrollieren; 3O7A: sind alle acht Blöcke kontrolliert?; 308: merken: Fehler im Block Bj; 309 : aus jedem Block j die I-Information nehmen und in die Datentabelle im Arbeitspeieher stellen; 310 : mit Hilfe von DMA aus dem Block B1 die Wiedergabeinformation D nehmen und zum Vordergrund speicher transportieren. Fig. 14C gibt die Akti"vderung des Hiiatergrundspeichers; 311: ist das Wort gleich Null? 312: merken, vrelche(s) Bit(s) ungleich Null ist (sind); 313* dritter Vernichtungsversuch?; 31^·! kontrollieren, ob es Bits 0 0 gibt; 315 : SS, WR für Block Bj, Muster P1... P8; 3.16: letzter Block?; 317 kontrollieren, ob alle P1...P8 Muster einwandfrei sind; 318 : dritter Schreibversuch?; 319! Datentabelle im Arbeitsspeicher aktivieren. Fig. lh gibt damit die Aktivierung und die Prüfung des Hintergrundspeichers. Nach der Wiedergabe von MESS(6) ist die Anordnung fertig. Hiernach folgt eine Liste von Standardnachrichten:

e09843/0725

-oil- PHN 8775

15.1.1978

MESS(i): Die Blockköpfe werden nicht detektiert
MESS(2): einige Blockköpfe enthalten Fehler: Block....
MESS(3): Thema wählen

MESS(^): Vernichtung nicht möglich: Chip....
MESS(5)s es ist nicht möglich, den Blasenspeicher zu

aktivieren.
MESS(6): Blasenspeicher fertig.

Fig. 15A stellt ein Zeitdiagramm für die
verschiedenen Signale bei einer Schreiboperation im Hinter-

grundspeicher mit direktem Speicherzugriff (DMA) dar.

Die linke Hälfte bezieht sich auf den Anfang, die rechte
Hälfte auf das Ende der Behandlung einer einzigen Druckseite. Die Zeile 400 zeigt den Taktimpuls 0 2 mit einer Frequenz von 1 MHz. Die Zeile kOI zeigt eine damit zusammenhängende Taktfrequenz von 400 kHz. Die Zeile 402 zeigt das im Element 207 erzeugte Signal DMA, das von der Steueranordnung erzeugt wird. Die Zeile 403 liefert das Signal DVR, das vom Signal DMWR
(Element 207) abgeleitet und von der Richtung der Datenübertragung abgeleitet ist. Beim Erscheinen des Signals DMA kann sich das Signal DWR ändern. Die Zeile 4θ4 liefert das nichtinvertierte Ausgangssignal des Flipflops 216 in Fig. 12, das mit DMA eingestellt und mit dem Signal END1 zurückgestellt wird. Die Zeile hO5 zeigt das invertierte Ausgangssignal des Flipflops 217 iⁿ Fig. 12, das unter der Steuerung eines Taktimpulses der T400-Folge übernommen wird, Die Zeilen k06...

809843/0725

-on.- PHN 8775

(L 15.1.1978

zeigen die entsprechenden Signale A, B, C und D nach Fig. 12, die sich unter der Steuerung des Gatters 220 zyklisch wiederholen. Die Zeile 41O zeigt das Ausgangssignal (invertierter ¥ert) der monostabilen Kippstufe 209 in Fig. 12 mit einer Impulslänge von 1 /us, die vom Signal der Zeile 4O5 gestartet wird. Dieses Signal gibt die Bereitschaft eines Zeichenkodes durch eine externe Quelle an. Die Zeile 4i1 zeigt das Signal DMAST, das unter der Steuerung des Signals auf der Zeile 4iO oder synchron mit folgenden D - Signalen für die Dauer des direkten Speicherzugriffs erzeugt wird. Am Ende eines D— Signals ist eine vollständige Drehfeldrotation beendet und gegebenenfalls ein Zeichenkode gespeichert. Die Zeile 412 zeigt das Signal DMAREQ, das nach Fig. 13 jeweils um 1,8 /Us verzögert durch das Signal DMAST einsetzt und vom Signal DMAEND nach jeder Zeichenübertragung wieder beendet wird. Die Zeile 413 zeigt das Signal DMAGRA(NT), das um eine MikroSekunde verzögert vom Signal auf der Zeile 412 einsetzt und gleichzeitig damit beendet wird. Die Zeile kik zeigt das kurze impulsförmige Signal am nichtinvertierten Ausgang des Flipflops 264 in Fig.13j der sofort wieder zurückgestellt wird. Die Zeile 415 zeigt das Signal am invertierten Ausgang des Flipflops 265, das den Signalen AOD, DDW und DIST entspricht.

Ziemlich am Anfang einer Drehfeldperiode ist damit der

809843/0725

PHN 8775 15.1.1978

Zeichenkode für Speicherung verfügbar. Die Zeile 4i6 zeigt das nadelförmige Signal, das von der monostabilen Kippstufe 267 daraus als DMAEND abgeleitet wird. Die Zeile 417 zeigt ein alternierendes, von den B- und D-Impulsen gestartetes Signal, um die Blasengeneratoren der Hälfte der äeriellen Teilspeicher (jeweils als k Stück) zu erregen. Hier erfolgt also Zeitverschachtelung, da die acht Speicherchips nach Fig. 5 identisch sind, jedoch über 18O° paarweise gedreht sind und also gegenseitig um 18O° in der Phase verschiede! betrieben werden. Die Zeile 418 zeigt entsprechende Erregungssignale für die Vernichter dieser seriellen Teilspeicher: diese Impulse haben Längen von 2 ,us, Die Zeile 419 zeigt das Signal I8I nach Fig. 10, das das Erreichen der "letzten Adresse" angibt. Die Zeile h2O gibt das Signal END (Anschluss I88 in Fig. 10), das durch das folgende Signal DMAEND hoch wird. Die Zeile zeigt das daraus abgeleitete,, nadeiförmige Signal END1 (Element 16°·). Nach diesem letzen Vorgang sind die Signale auf den Zeilen 4ij; 412, 413, kih, ki5 und 4i6 bis zu einem folgenden direkten Speicherzugriff ungeändert.

Fig. 15B zeigt ein Zeitdiagramm von

Signalen, wie sie bei einer Leseoperation (nicht löschend) im Hintergrundspeicher mit direktem Speiherzugriff auftreten. Die meisten Signale entsprechen denen nach Fig. 15A«

a09843/0725

PHN 8775 15.1.1978

Es gibt jedoch folgende charakteristische Unterschiede, Das Signal auf der Zeile kO3 hat die andere Polarität, weil jetzt gelesen stattgeschrieben wird. Im Zusammenhang damit fehlen auch die Zeilen 417 und 4i8. Ein weiterer ünterschied basiert darauf, dass die Information für Ausgabe erst am Ende einer Drehfeldperiode für Ausgabe verfügbar ist. Auch das Signal der Zeile 4iO fehlt also sowie der erste Signalimpuls auf den in übrigen vorhandenen Zeilen 411, 4i4, k-15, 4i6, 412 und 413. Die Impulse des Signals DMAST auf der Zeile 411 werden vom Signal C (Gatter 225 in Fig.

12) synchronisiert. Davon werden wieder die Impulse auf den Zeilen 4i2...4i6 abgeleitet. Das Signal auf der Zeile den invertierten Ausgang des Flipflops 265 und die Signale AOD und DDR gibt an: die Impulslänge von 0,8 /Us des letzten Signals gibt das Intervall der Datenausgabe an. Das Beenden des direkten Speicherzugriffs im rechten Teil der Figur erfolgt entsprechend der Fig. 15-A..

809843/0725

Claims (1)

1. •I.V. Philips' G!o3ihT,p3nfa!r:'"!-::-n_! Γ¹;=-·¹; -;:.) 2815710

   PHN. 8775. 16.1.1978.

   PATENTANSPRÜCHE.

   (iJ Anordnung zum gleichzeitigen Darstellen

   von Daten während eines Zeitintervalls auf einem Wiedergabegerät in Art einer Druckseite, mit einer Datenverbindung für den Empfang von Datensignalen, einem Vordergrundspeicher zum Aufnehmen der Daten einer· Druckseite und zum Speichern dieser Informationen während des erwähnten Intervalls, dessen einer Eingang mit der Datenverbindung verbunden ist und dessen einer Ausgang mit einem Eingang des ¥iedergabe-geräts verbunden ist und einem Bedienungsorgan, dessen einer Ausgang mit einem Eingang einer Steueranordnung verbunden 1st, um dadurch den Eingang des Vordergrxmdspeichers freizugeben, dadurch gekennzeichnet, dass die Anordnung weiterhin einen Hintergrundspeicher zwischen der Datenverbindung und dem Voi^dergrxmdspeicher enthält, der die Informationen mindestens zweier Druckseiten durch Freigabe seines mit der Informationsverbindung verbxmdenen Eingangs durch ein Ausgangssignal aus der Steueranordnung aufnimmt, dass der Hintergrxuidspeicher mindestens zwei parallel geschaltete serielle TeilspeJeher enthält, die zusammen die ganze Information einer Druckseite enthalten, und dass die Information eines Charakterfelds auf mindestens zwei parallelgeschaltete serielle Teilspeicher verteilt ist, und .dass sich der Ilintergrundspeicher· dazu eignet, unter der Steuerung eines relativen Anfaiigsaclressaiisigmils aus der Steueranordnung aufeinanderfolgend die Informationen einer

   309843/0725

   ORlGSHAL INSPECTED

   PHN. 8775-16.1.1978.

   Druckseite mit einer vorausbestimmten Länge dieser Informationen dem Vordergrundspeicher durch Freigabe seines Eingangs zum Speichern der zugeführten Informationen progressiv ata einer vorbestimmten Anfangsadresse im Vordergrundspeicher zuzuführen.

   2. Anordnung nach Anspruch 1, dadurch gekennzeichnet, dass der Hintergrundspeicher mindestens einen Modul enthält, der genau so viele parallel geschaltete serielle Teilspeicher wie ein am Wiedergabegerät darzustellendes Zeichenfeld Bitsignale in seinem Kode enthält, wobei die seriellen Teilspeicher die Bits jeweils eines Zeichens an einem Eingang bzw. Ausgang des Moduls parallel austauschen.

   3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die seriellen Teilspeicher aiis magnetischen Speicherschleifen mit Domänen aufgebaut sind. h. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die seriellen Teilspeicher in der Technik der ladungsgekoppelten Anordnungen (CCD) a.ufgebaut sind.

   5· - Anordnung nach einem der Ansprüche 1

   bis k, bei der der Hintergrundspeicher als ein von Schiebeimpulsen antreibbarer Schiebespeicher ausgeführt ist. dadurch gekeiinzelehnet, dass der Hintergrundspeicher weiterhin einen Zähler enthält, dessen Zähleingang Schiebeimpulsen für die erwähnten seriellen Teilspeicher als

   809843/0725

   PJJN 8775 15.-1. 1978

   Zählimpulse empfängt und dessen Zähler st ellung, dadurch, einer Verschiebung der Informationen in den seriellen Teilspeichern entspricht, und dass eine Zugriffsanordnung des Hintergrundspeichers ausschliesslich durch ein Signal der Steueranordnung und ab einer von diesem Signal ausgewählten, vorbestimmten Zählerstellung einer Menge genau so vieler Zählerstellungen, wie Druckseitenteile in einem seriellen Teilspeicher Plaiz ,Anden, freigebbar ist.

   6. Anordnung nach Anspruch 51 dadurch gekenn— zeichnet, dass die Zugriffsanordnung des Hintergrundspeichers nach dem Empfang eines freigebenden Signals erneut blockierend durch ein Ausgangssignal des erwähnten Zählers nach einer der Speicherlänge eines Druckseitenteils in einem seriellen Tel!speicher entsprechenden Anzahl von Schiebeimpulsen für den Hintergrundspeicher ansteuerbar ist.

   7. Anordnung nach Anspruch 6, bei der der Zähler eine erste Zykluslänge entsprechend der Kapazität eines seriellen Teilspeichers hat, dadurch gekennzeichnet, dass der Zähler ein partiell freigebendes bzw. ein unter Aus-Schliessung weiterer Signale erneut blockierendes Signal beim Erreichen des Anfangs bzw. des Endes eines Teilzyklus in dem ersten Zyklus abgibt, wobei die Länge des Teilzyklus der Kapazität für einen Druckseitenteil innerhalb eines seriellen Teilspeichers entspricht.

   009843/0725

   PHN 8775 15.1.1978

   8. Anordnung nach Anspruch 5> 6 oder 7

   dadurch gekennzeichnet, dass der Zähler Unterzyklen mit einer Länge einer Zeile der Druckseite enthält. 9· Anordnung nach Anspruch 8, dadurch

   gekennzeichnet, dass der erwähnte Vordergrundspeicher ein Speicher mit wahlfreiem Zugriff und einer vorbestimmten Kapazität ist und dass der Zähler* neben den Unterzyklen gleicher Länge einen zusätzlichen Unterzyklus abweichender Länge enthält, wodurch die summierten Längen der Unterzyklen in einem Teilzyklus, dessen Länge der Kapazität füreinen Druckseitenteil innerhalb eines seriellen Teilspeichers entspricht, der vorausbestimmten Kapazität des Vordergrundspeichers entsprechen.

   10. Anordnung nach Anspnch 8 oder 9> dadurch gekennzeichnet, dass der Vordergrundspeicher einen Adressenumsetzer besitzt, der eine aus Zeilenbzw. Zeichennummer bestehende Adresse von der Steueranordnung bzw. vom Ausgang des erwähnten Zählers an einem Eingang in eine direkte Speicheradresse für den Vordergrundspeicher umsetzt, von dem ein Adresseneingang weiterhin mit einem Adressenausgang des Wiedergabegeräts verbunden ist.

   11. Anordnung nach Anspruch 10, dadurch gekennzeichnet, dass der Vordergrundspeicher eine Vechselanordnung enthält, um in aufeinanderfolgenden Speicherzyklen des Vordergrundspeichers den Adresseneingang des

   809843^0725

   PHN 8775 15.1.1978

   Vordergrundspeiehers abwechselnd für den Adressenausgang des Wiedergabegeräts zum Abgeben einer Zeicheninformation für die Darstellung bzw. für einen Adressenausgang des
   Adressenumsetzers für eine Jnformationsaustauschübertragung zugänglich zu machen.

   12. Anordnung nach einem der Ansprüche 5

   bis 11, dadurch gekennzeichnet, dass im Vordergrundspeicher die Rückkehrzeit eines Speicherzyklus für eine
   Informationsaustauschubeirtragung kleiner als die Wiederholungszeit für die Schiebeimpulse für den Hintergrundspeicher ist und dass eine Hilfstaktanordnung vorgesehen ist, um jedesmal bei der Bereitstellung einer Datenwortstelle insbesondere eines Zeichenkodes durch den Hintergrundspeicher für die Übertragung einen Speicherzyklus des Vordergrundspeichers ziim Durchführen der erwähnten Übertragung zu aktivieren.

   809843/0725