DE2815710C2 - Anordnung zum Darstellen von Daten auf einem Wiedergabegerät - Google Patents

Description

Die Erfindung betrifft eine Anordnung der im Oberbegriff des Patentanspruches 1 bezeichneten Art.

Eine derartige Anordnung ist aus der Veröffentlichung von B. Norris et al, Teletext Data Decoding, the LSI. Approach, I.E.E.E. Transactions on Consumer Electronics (7608), S. 247 — 252 bekannt. In diesem Artikel ist Teletext die allgemeine Bezeichnung für Systeme, in denen die üblichen Fernsehkanäle zum Übertragen von

geschriebener oder graphischer Information benutzt werden, wonach diese Information an den üblichen einfachen Empfängern dargestellt werden kann, gegebenenfalls nach einer einfachen Zwischenbearbeitung. Die darzustellende Information ist in Druckseiten organisiert, wobei am Wiedergabegerät jeweils eine Druckseite dargestellt werden kann. Im Prinzip könnten auch mehrere Seiten zusammen dargestellt werden, sie würden jedoch dabei kleiner sein. Die Druckseiten werden von einer Sendestation abgesandt, beispielsweise in einer vorbestimmten Reihenfolge. Der Benutzer wählt eine Druckseite der darzustellenden Information entweder willkürlich oder an Hand von Verweisungsinformationen, die auf einer zuvor dargestellten Druckseite geschrieben ist, oder er wählt die Druckseiten nacheinander reihenfolgemäßig wie beim Lesen eines Buches aus. Wenn die Anzahl der zu wählenden Druckseiten sehr groß ist, ist die Zeit zum Aussenden dieser Druckseiten entsprechend.

Aus der US-PS 32 42 472 ist ein System zum Abrufen von Druckseiten von einer Zentralstelle bekannt, wobei diese Zentralstelle einen Massenspeicher für eine große Anzahl von Druckseiten enthält, die wahlweise einzeln abgerufen werden können. Die Übertragung der abgerufenen Daten erfolgt dabei über Telefonleitungen, und entsprechend übermittelt ein Benutzer eine Druckseitenanforderung über Telefonleitung an die Zentrale. Dort wird die entsprechende Druckseite ausgewählt, was über mehrere Stufen mit Hilfe von Indexspeichern erfolgt. Grundsätzlich ist bei der bekannten Anordnung jedoch der Zugriff zu einer Druckseite wahlfrei, d. h. eine beliebige Druckseite kann praktisch unmittelbar ausgewählt werden, und nur die Daten dieser Druckseite werden zum auswählenden Benutzer übertragen. Dadurch ist der Zugriff eine gewünschte Druckseite ohne nennenswerten Zeitverlust möglich.

Der Erfindung liegt die Aufgabe zugrunde, die erforderliche Zeit zum Auswählen einer nächsten Druckseite bei einer Anordnung der eingangs bezeichneten Art dadurch zu verkürzen, daß nicht immer das Empfangen dieser Druckseite von außen her abgewartet zu werden braucht, indem eine Anzahl potentiell darzustellender Druckseiten vorrätig gehalten wird.

Die Lösung dieser Aufgabe besteht in den im kennzeichnenden Teil des Patentanspruches 1 genannten Maßnahmen.

Im Teletext-System ist die erwähnte Datenverbindung einseitig: die aufeinanderfolgenden Druckseiten werden seriell beispielsweise durch eine Sendeanlage ausgestrahlt. Dies beschränkt keineswegs die Erfindung, denn dabei kann die Datenquelle auch beispielsweise ein Rechner oder eine Datenbank sein, der bzw. die nur für einen Bruchteil der Zeit in Anspruch genommen werden darf. Das Füllen des Hintergrundspeichers kann auch durch die erwähnte Steueranordnung in einer Frage/Antwortsituation in bezug auf die Datenquelle ausgelöst werden. Die Informationen sind im Hintergrundspeicher in Einheiten einer Druckseite organisiert, von denen jeweils eine Einheit zum Vordergrundspeicher abgerufen wird. Dadurch können serielle Teilspeicher verwendet werden, die in einer preisgünstigeren Technologie als beispielsweise Speicher mit wahlfreiem Zugriff hergestellt werden können.

Es ist vorteilhaft, wenn der Hintergrundspeicher mindestens einen Modul enthält, der genau soviel parallel geschaltete serielle Teilspeicher wie ein am Wiedergabegerät darzustellendes Zeichen Bits in seinem Kode enthält, wobei die seriellen Teilspeicher die Bits jeweils eines Zeichens an einem Eingang bzw. Ausgang des Moduls parallel austauschen. Auf diese Weise erscheinen alle Kodebits eines Zeichens zusammen am Ausgang eines Moduls. Damit werden eine hohe Übertragungsgeschwindigkeit und eine vorteilhafte Organisationsmöglichkeit für Paritätskontrollen und dergleichen erreicht Andererseits ist es weiterhin möglich, daß die Zeichen anders gespeichert sind. So können bei acht Bits pro Zeichen diese Bits in vier seriellen Teilspeichern gespeichert sein, die je zwei Bits enthalten, oder sogar in einem einzigen seriellen Teilspeicher. Im letzten Fall erfolgt die Speicherung durch zeichenweise Verschachtelung zwischen den seriellen Teilspeichern.

Es ist vorteilhaft, wenn die seriellen Teilspeicher aus magnetischen Speicherschichten mit Domänen aufgebaut sind. Solche Speicherschichten bilden ein preisgünstiges Speichermedium. Außerdem ist die Speicherung energieunabhängig, wenn in einer Ruhelage keine Energie zugeführt wird.

Es ist vorteilhaft, wenn die seriellen Teilspeicher in der Technik der ladungsgekoppelten Anordnungen (CCD) aufgebaut sind. Derartige CCD-Anordnungen bilden ein anderes preisgünstiges serielles Speichermedium.

Es ist vorteilhaft, wenn der Hintergrundspeicher weiterhin einen Zähler enthält, dessen Zähleingang Schiebeimpulsen für die erwähnten seriellen Teilspeichern als Zählimpulse empfängt und dessen Zählerstellung dadurch einer Verschiebung der Informationen in den seriellen Teilspeichern entspricht, und daß eine Zugriffseinrichtung des Hintergrundspeichers ausschließlich durch ein Signal der Steueranordnung und ab einer von diesem Signal gewählten vorbestimmten Zählerstellung einer Menge genau so vieler Zählerstellungen, wie Druckseitenteile in einem seriellen Teilspeicher Platz finden freigebbar ist Durch eine derartige Steuerung kommen die Informationen einer darzustellenden Druckseite nach einer festen Reihenfolge zu oder aus dem Hintergrundspeicher zur Verfügung und braucht keine weitere Umsetzung dieser Reihenfolge zu erfolgen. Weiter ist es eine einfache Methode zum Detektieren des Anfangs einer Druckseite.

Es ist vorteilhaft, wenn die Zugriffseinrichtung des Hintergrundspeichers nach dem Empfang eines freigebenden Signals anschließend erneut blockierend von einem Ausgangssignal des erwähnten Zählers nach einer der Speicherlänge eines Druckseitenteils in einem seriellen Teilspeicher entsprechenden Schiebeimpulsanzahl für den Hintergrundspeicher ansteuerbar ist. Dabei ist ein direkter Speicherzugriff (DMA) verwirklicht, um unter sehr einfacher Steuerung eine Druckseite der Textinformation zu übertragen. Insbesondere können dabei große Teile der Steueranordnung zum Durchführen anderer Funktionen freigehalten werden.

Es ist vorteilhaft, wenn der erwähnte Zähler eine erste Zykluslänge entsprechend der Kapazität eines seriellen Teilspeichers hat und ein partiell freigebendes bzw. ein unter Ausschließung weiterer Signale erneut blockierendes Signal beim Erreichen des Anfangs bzw. des Endes eines Teilzykius in dem erwähnten ersten Zyklus 'liefert, wobei die Länge des TeilzyKlus der Kapazität für ei.ien Druckseitenteil in einem seriellen Teilspeicher entspricht. Die Detektion des Anfangs und des Endes eines derartigen Teilzyklus kann auf sehr einfache Weise erfolgen, wodurch ein direkter Zugriff zum Hintergrundspeicher stark erleichtert wird.

Es ist vorteilhaft, wenn der Zähler Unterzyklen mit einer Länge einer Zeile der Druckseite enthält und der

Vordergrundspeicher ein Speicher mit wahlfreiem Zugriff und einer vorbestimmten Kapazität ist und daß der Zähler neben den Unterzyklen gleicher Länge einen zusätzlichen Unterzykius abweichender Länge enthält, wodurch die summierten Längen der Unterzyklen in einem Teilzyklus, dessen Länge der Kapazität für einen Druckseitenteil in einem seriellen Teilspeicher entspricht, der vorbestimmten Kapazität des Vordergrundspeichers entsprechen. So ist eine einfache Übersetzung zur Wiedergabe nach dem Format einer Druckseite möglich. Durch die Summierung der Unterzyklen kann die Kapazität des Vordergrundspeichers vollständig benutzt werden. Diese Kapazität wird im allgemeinen für eine Anzahl vollständiger Textzeilen durch Unterschiede in den Entwurfskriterien zu groß sein.

Es ist vorteilhaft, wenn der Vordergrundspeicher einen Adressenumsetzer besitzt, der eine aus Zeilen- bzw. Zeichennummer bestehende Adresse von der Steueranordnung bzw. vom Ausgang des Zählers am Eingang in eine direkte Speicheradresse für den Vordergrundspeieher umsetzt, von dem ein Adresseneingang weiter mit einem Adressenausgang des Wiedergabegeräts verbunden ist. So ist der Vordergrundspeicher auf zwei Weisen zugänglich: einerseits beispielsweise durch eine Wortnummer für die sequentielle Übertragung einer Anzahl von Zeichenkodes und zum anderen durch Zeilen/Zeichen-auf-der-Zeile-Nummer zum spezifischen Adressieren eines bestimmten Zeichens, beispielsweise in der Weise einer zweidimensionalen Positionsanzeigeanordnung, die sich bei Wiedergabegeräten vorteilhaft gezeigt hat.

Es ist vorteilhaft, wenn der Vordergrundspeicher eine Wechselanordnung enthält, um in aufeinanderfolgenden Speicherzyklen des Vordergrundspeichers den Adresseneingang des Vordergrundspeichers abwechselnd für den Adressenausgang des Wiedergabegeräts zum Abgeben einer Zeicheninformation für die Darstellung bzw. für einen Adressenausgang des Adressenumsetzers für eine Informationsaustauschübertragung zugänglich zu machen. Durch eine derartige elementare Zeitmultiplexorganisation wird der Zugriff des Vordergrundspeichers optimal ausgenutzt

Es ist vorteilhaft, wenn im Vordergrundspeicher die Rückkehrzeit eines Speicherzyklus für eine Informationsaustauschübertragung kleiner als die Wiederholungszeit für die Schiebeimpulse für den Hintergrundspeicher ist und daß eine Hilfstakteinrichtung vorgesehen ist. um jedesmal bei der Bereitstellung einer Datenwortsteile, insbesondere eines Zeichenkodes, durch den Hintergrundspeicher für die Übertragung einen Speicherzyklus des Vordergrundspeichers zum Durchführen der erwähnten Übertragung zu aktivieren. Die für den Hintergrundspeicher belegten Speicherzyklen des Vordergrundspeichers werden dabei auf geeignete Weise angesteuert, so daß auch langsamere serielle Teilspeieher eingesetzt werden können.

Ausführungsbeispiele der Erfindung werden nachstehend an Hand einiger in der Zeichnung dargestellten Figuren näher erläutert. Es zeigt

Fig. 1 eine erste Blockschaltung einer erfindungsgemäßer. Anordnung,

F i g. 2 eine zweite Blockschaltung dieser Anordnung nach Fig. 1.

F i g. 3 die Organisation der Adressierung eines Vordergrundspeichers, F i g. 4 eine Addieranordnung,

F i g. 5 einen einzigen seriellen Teilspeicher,

F i g. 6 eine Organisation der seriellen Information,

F i g. 7 einen Zähler mit unterschiedlichen Unterzy klen,

F i g. 8 eine Tastenfeldanordnung,
F i g. 9 einen Teil einer Anpassungseinheit,
F i g. 10 die Bildung einer Anzahl von Steuersignalen F i g. 11 bis 13 einige weitere Teile der Anordnung,
Fig. 14 ein Flußdiagramm eines Testverfahrens fü den Hintergrundspeicher,

F i g. 15 eine Anzahl zeitabhängiger Signale.
Fig.2 zeigt eine Blockschaltung einer erfindungsge mäßen Anordnung. Die Anordnung enthält eine Daten verbindung 13, einen Datenempfänger 1, eine Daten BUS-Leitung 8, eine Adressen-Bus-Leitung 9, ein Steueranordnung 2, einen Hintergrundspeicher 3, ein Anpassungseinheit 14, einen Vordergrundspeicher 6, ei nen Signalumsetzer 7, ein Bedienungsorgan 4 mit Ta stenelementen 5, einen Anschluß 11 und ein Wiederga begerät 12. Parallel zur Adressen-BUS-Leitung verlauf eine in dieser Figur nicht gesondert dargestellte Kon troll-BUS-Leitung.
Die darzustellende Information wird auf der Leitun,

13 zugeführt. Sie kann eine Antennenanlage sein, um di von einem Sender ausgestrahlten Informationen zi empfangen. Die Informationen werden beispielsweis Seite für Seite von einem Fernsehsender ausgestrahl gegebenenfalls verschachtelt mit übrigen Fernsehbil dem. Dies ist weiterhin der Einfachheit halber nicht an gegeben. Der Datenempfänger enthält eine übliche Ab Stimmeinheit und einen Dekoder. Den ausgestrahlter Druckseiteninformationen gehen jeweils Verweisungs daten voran, wodurch auf bekannte Weise eine Verwei sungsdatensuche durch Vergleichen dekodierter Ver weisungsdaten mit einer gewünschten Verweisung (Druckseitennummer beispielsweise) möglich ist, di von der Steueranordnung 2 auf der Leitung 8 übertra gen wird. Der Einfachheit halber ist dieser Vergleichs Vorgang nicht weiter dargestellt Im Ausführungsbei spiel hat weiterhin die Daten-BUS-Leitung 8 eine Breit von 8 Bits, die Adressen-BUS-Leitung 9 eine Breite voi 16 Bits. Die Daten einer von einem Benutzer gewünsch ten Druckseite wird nach dem Empfang in und nach dem Durchlassen von der Einheit 1 über die Leitung J der Anpassungseinheit 14 zugesandt. Die Einheit 14 versorgt auf bekannte Weise die elektrische Anpassung de Signalform und synchronisiert weiterhin die Operatior des Hintergrundspeichers 3 mit den empfangenen Da ten zum synchronen Speicher. Eine darzustellende Druckseite wird von einem Signal der Steueranordnung 2 auf der Kontroll-BUS-Leitung und durch ein Druck seitenadressensignal auf der Leitung 9 im Hintergrund speicher 3 adressiert Die Steueranordnung kann dazi aus dem Bedienungsorgan 4 ein Auslösesignal über di« Kontroll-BUS-Leitung empfangen. Die auf diese Weis« adressierte Druckseite wird Zeichen für Zeichen übei die Leitung 8 auf den Vordergrundspeicher 6 unter An passung und Synchronisierung in der Anpassungsein heit 14 übertragen. Die im Empfänger 1 empfangener Daten können übrigens auch direkt auf der Leitung i dem Vordergrundspeicher 6 zugeführt werden.

Die im Vordergrundspeicher 6 gespeicherten Dater werden im Signalumsetzer 7 in ein Videosignal umge setzt, das über die Leitung 11 dem Wiedergabegerät Ii zugeführt wird. Der Adressenbus 9 kann Adressensignale übertragen, und parallel damit sind andere Steuersignale auf der erwähnten Kontroll-BUS-Leitung übertragbar, die im Prinzip von jedem der Elemente 1,2,4,6

14 sowohl empfangen als auch abgesandt werden kön nen. Im Ausführungsbeispiel sind nur die Elemente ί

und 14 zum Absenden eingerichtet. Wie weiter unten näher erläutert wird, sind die Leitungen 9A und 9A zwischen den Elementen 6 und 7 nicht direkt mit den entsprechenden Leitungen 8 und 9 verbunden. Entsprechende Anschlüsse sind bei der Daten-BUS-Leitung 8 vorhanden. Das Tastenfeld 5 kann dazu benutzt werden, sowohl im Hintergrundspeicher 3 als auch in bezug auf die im Empfänger 1 ankommenden Daten eine oder mehrere Druckseiten auszuwählen.

F i g. 1 zeigt eine Blockschaltung, bei der die wichtigsten Übertragungsrichtungen betont worden sind. Die Antenne 50 ist mit der Blockier/Empfangseinheit 51 verbunden. Die durchgelassenen Daten gelangen zum Hintergrundspeicher 52 und zur Blockiereinheit 53. Die Daten des Hintergrundspeichers 52 gelangen auch zur Blockiereinheit 53. Die durchgelassenen Daten gelangen zum Vordergrundspeicher/Signalumsetzer 57. Die dort gespeicherten Daten gelangen zur Darstellung zum Wiedergabegerät 58. Die Daten des Vordergrundspeichers 57 können über die Rückleitung 57Λ zum Hintergrundspeicher 53 zurückkehren. Die Einheiten 51/53 werden von der Steuereinheit 54 gesteuert Sie empfängt Signale aus dem Tastenfeldorgan 55, wie bereits bei F i g. 2 beschrieben. Eine weitere Möglichkeit ist, daß das Tastenfeldorgan auf bekannte Weise die Daten im Vordergrundspeicher 57 mit Hilfe einer Organisation mit zweidimensionaler einstellbarer Positionsanzeigeanordnung ändert Dies ist der Einfachheit halber nicht dargestellt. So können bestimmte Fernsehspiele ausgeführt werden, beispielsweise dadurch, daß über die Leitung 59 Programmdaten aus dem Hintergrundspeicher der Steuereinheit 54 zugeführt werden. Die Daten im Hintergrundspeicher 52 können dabei beispielsweise ein eine Druckseite darstellendes Spielbrett, beispielsweise ein Damebrett mit verschiebbaren und wegnehmbaren (löschbaren) Steinen, drei Seiten darzustellende Spielregeln, Beispiele u. dgl. und vier Programmseiten betreffen. Das Programm führt eine Anzahl Vorgänge aus. So kann ein »geschlagener« Stein automatisch gelöscht oder eine unzulässige Spielbewegung nachgewiesen werden, möglicherweise unter Hinweis auf die Spielregeln. Wenn statt einer Antenne eine Datenübermittlungsleitung vorgesehen ist, können auch die in einer Hintergrundanordnung vorhandenen Daten (zum Beispiel Plattenspeicher) aufgearbeitet werden. Die Elemente 57 und 58 sind in einem Wiedergabegerät 56 zusammengefaßt Nachstehend werden die Teile der Anordnung näher erläutert

Das Wiedergabegerät

Das Wiedergabegerät 12 in F i g. 2 kann ein üblicher Schwarz-Weiß- oder Farbfernsehempfänger sein, bei dem die Eingangsleitung 11 dazu geeignet ist ein komplettes Videosignal zu empfangen, beispielsweise nach einem PAL- oder NTSC-System kodiert, was im Wiedergabegerät auf bekannte Weise Färb-, Synchron- und Helligkeitssignale steuert Auch kann die Leitung 11 mehrfach ausgeführt sein, wobei die Helligkeitssignale für die roten, grünen und blauen Farben und die Synchronsignale gesondert zugeführt werden. Im letzteren Fail wird dabei eine verbesserte Abbildungsgüte erreicht Im Fall eines Schwarz-Weiß-Fernsehempfängers genügt selbstverständlich ein einziges Helligkeitssignal. Zum anderen kann das Wiedergabegerät beispielsweise als ein Feld ausgeführt sein, das aus einem Raster wahlweise aufleuchtender Rasterelemente besteht Ein Beispiel eines derartigen Rasterelements kann mit einem sogenannten Flüssigkristall ausgeführt sein. Die Wiedergabe kann statisch sein, wobei für jede neu darzustellende Druckseite jede leuchtende Position nur einmal geschrieben zu werden braucht. Dadurch bildet jeweils eine Speicherzelle des Vordergrundspeichers mit dem entsprechenden Bildelement des Wiedergabegeräts nach obiger Beschreibung eine Funktionseinheit. Auch kann die Wiedergabe dynamisch sein, wie bei Kathodenstrahlröhren. Dabei ist das periodische Auffrisehen nach einer Abtastfolge notwendig. Der Kürze halber ist die Organisation dieses Auffrischens nicht näher dargestellt. Nach dem bereits herangezogenen Artikel von Norris et al ist die Darstellung nach 24 Zeilen von je höchstens 40 Zeichen organisiert. Dies bedeutet keine Beschränkung für die betreffende Erfindung, denn sie kann auch bei anderen Organisationen verwendet werden, bei denen eine geringere oder auch eine viel größere Zeichenanzahl zusammen dargestellt werden kann. Bei beispielsweise 24 Zeilen von 80 Zeichen könnte die Organisation auch nach 2 χ (24 Zeilen von je 40 Zeichen) sein, wobei zwei getrennt in den Vordergrundspeicher zu schreibende Druckseiten die wiederzugebende Information sein würde.

Der Signalumsetzer

Der Signalumsetzer 7 ist in diesem Ausführungsbeispiel mit dem Vordergrundspeicher 6 durch eine Datenleitung 8A und eine Adressenleitung 9/4 verbunden, die den gleichen Aufbau wie die Daten-BUS-Leitung 8 bzw. die Adressen-BUS-Leitung 9 im übrigen Teil des Systems haben. Der Signalumsetzer 7 enthält weiterhin einen Oszillator 7 A mit einer Schwingungsfrequenz von 30 MHz. Durch Teilung werden daraus mehrere Synchronsignale für das Fernsehwiedergabegerät 12 abgeleitet, die dem Wiedergabegerät auf einer nicht gesondert dargestellten Leitung zugeführt werden. Abgeleitete Teilerfrequenzen sind u.a. 12, 6, 2, 1 und 0,4 MHz. Dieser Oszillator kann auch an einer anderen Stelle in der Anlage angeordnet sein, beispielsweise in der Steueranordnung 2.

Einige Einzelheiten des Signalumsetzers 7 sind in F i g. 3 dargestellt. Hierbei ist das Element 100 der Frequenzteiler. Die Leitung 101 führt die Synchronimpulse für das Wiedergabegerät 12. Der Signalumsetzer liefert über die Leitungen 111 und 103 Taktimpulse mit je einer Frequenz von 1 MHz und einem gegenseitigen Phasenunterschied von etwa 180°. Weiter gibt es eine Adressenzählleitung 117, um bei einem Fernsehmonitor einmal pro Büdzcüc (beispielsweise air. Anfang dieser Zeile) einen Adressenzähler 113 um eine Einheit weiterzählen zu lassen. Dieser Adressenzähler hat genau so viele Stellungen, wie eine Zeichenzeile (einschließlich des Zwischenraums zwischen den Zeilen) Bildzeilen hat, und zählt damit während der Darstellung ununterbrochen weiter. Die Leitung 103 führt nunmehr einen Synchronimpuls, um einmal pro Mikrosekunde eine Datenübertragung des Vordergrundspeichers 6 auslösen zu können. Dies geschieht solange durch ein »1 «-Signal aus dem Flipflop 106 das UND-Gatter 107 durchlässig ist Dieser Ripflop befindet sich in der »1 «-Stellung während der Darstellung einer Zeichenzeile, also jeweils während eines später zu beschreibenden Unterzyklus von 40 Impulsen auf der Leitung 103. Ein Impuls auf der »!«-Steuerleitung des Flipflops bringt dieses zu einem vorbestimmten Zeitpunkt nach dem Anfang eines Hinlaufs des Elektronenstrahls im Wiedergabegerät in die »!«-Stellung: So ist der Rand bestimmt Dieses Signal

kann gleich dem auf der Leitung 117 sein. Ein Signal auf der »O«-Steuerleitung setzt den Flipflop 106 am Ende des darzustellenden Zeilenteils (also einmal pro Fernsehzeile) wieder zurück. In diesem Beispiel hat der Vordergrundspeicher eine Zykluszeit von weniger als 500 nsek. Diese Eigenschaft wird näher erläutert.

Der Vordergrundspeicher besitzt in diesem Beispiel ausreichende Kapazität für eines der erwähnten 24 χ 40 = 960 Zeichen bzw. Zwischenraumzeichen. Die Zeichen sind in einem Zeichenfeld von 6 χ 10 Punkten to organisiert. Das eigentliche Zeichen belegt davon ein Gebiet von 5x7 Punkten. Aufeinanderfolgende Zeichen in einer Zeile werden durch einen Zwischenraum von 1 χ 7 Punkten voneinander getrennt. Aufeinanderfolgende Zeichenzeilen werden durch einen Zwischenraum von drei Bildzeilen voneinander getrennt. Selbstverständlich ist die angegebene Organisation des Zeichenfeldes nur ein Beispiel. Es ist nach Bedarf zulässig, daß bestimmte Minuskelzeichen (beispielsweise p, q) um zwei Bildlinien unter die Zeile ausragen. Es ist bekannt, einen sogenannten »graphischen Modus« zu verwenden. Die »Zeichen« darin brauchen keine Buchstaben, Ziffern oder dgl. darzustellen, sondern sie können beispielsweise Elementarteile einer Landkarte sein. Diese »Zeichen« können das ganze Feld von 6x10 Bildpunkten ausfüllen. Dieses Feld wird dabei beispielsweise in 6 Fächer von etwa gleicher Größe eingeteilt, die wahlweise beleuchtet sind. Der Vordergrundspeicher 6 liefert beim Empfang des erwähnten Taktimpulses über das Gatter 107 und einer Adresse eines Adressenzählers 102 (siehe weiter bei F i g. 4) ein Datenwort von sieben Bits, wobei die Zählerstellung des Zählers 102 über ein Verzögerungselement 104 beispielsweise um 500 ns später um eine Einheit erhöht wird. Das erwähnte Datenwort enthält den Kode eines Zeichens, beispielsweise nach dem ASC!I-Kode oder nach einem davon abgeleiteten Kode. Die sieben Zeichenbits werden über die Datenleitung SA zusammen mit der Adresse des Bildzeilenzählers 113 dem Zeichengenerator 105 zugeführt, der auf bekannte Weise Zeichensignale liefert, um sie dem Wiedergabegerät 12 zuzuführen. Je Adressierung liefert der Zeichengenerator 105 parallel die Bildinformation von sechs Bildpunkten (wenn nötig einschließlich eines Zwischenraumbildpunktes). Diese Informationen werden anschließend über die Leitung 116 und mit Hilfe von Parallel/Serienumsetzung unter der Steuerung einer Impulsfolge mit der bereits erwähnten Wiederholungsfrequenz von 6 MHz dem Wiedergabegerät seriell als Videosignal zugeführt. Je Fernsehzeile zählt der Zähler 102 also 40 Impulse. Am Ende einer Bildzeile wird er dadurch zurückgestellt, daß die letzten sechs Bitsteiler. (102A) dieses Zählers ringgekoppelt sind, um einen Ringzähler mit 40 Schritten auf eine Weise zu bilden, wie dies bei F i g. 7 näher erläutert wird. Bei einer Folge von 10 aufeinanderfolgenden Fernsehzeilen wird das Obertragsausgangssignal dieser 6 unbedeutsamsten Bits neunmal unterdrückt. Bei einer Bildzeile, beispielsweise bei der zehnten, wird es durchgelassen, um die bedeutsamsten 5 Bitstellen (1025,} um einen Schritt weiterzählen zu lassen. Dieses Signal kann beispielsweise das Ausgangsübertragssignal des Zehnzählers 113 sein, wie mit der gestrichelten Linie 113Λ angegeben ist Nach Bedarf kann dieses Signa! ohne weitere mitarbeitende Signale benutzt werden. Das Übertragausgangssignal des Vierzigzählers kann dabei auch benutzt werden, den Flipflop 106 über die Leitung 102C in die »O«-Stellung zurückzubringen. So wird nach jeweils zehn Bildzeilen das Videosignal für eine Zeile von höchstens vierzig Zeichen erzeugt.

Mit dem Siebenbit-ASCII-Kode können im Prinzip 128 verschiedene Zeichen gebildet werden. Davon sind 96 für spezifische Zeichenformen bestimmt. Die 32 zusätzlichen Steuerzeichen können zusätzliche Auswahl angeben, wie den Übergang von der alphanumerischen Betriebsart auf die graphische Betriebsart, die Änderung der darzustellenden Farbe u. dgl. An sich bezieht sich die Erfindung nicht darauf und diese Steuerung wird nicht näher erläutert.

Neben den erwähnten Erhöhungssteuerungen kann am Ende der letzten Zeilen/Bildzeile des Bildes am Wiedergabegerät noch ein Rückstellsignal für die Adressierung des Vordergrundspeichers bzw. kann die Stellung des Bildzeilenzählers zum Adressieren des Zeichengenerators an der Klemme 115 vom Wiedergabegerät erzeugt werden. Das Wiedergabegerät empfängt also Synchronsignale auf der Leitung 101 und liefert selbst Steuersignale auf der Leitung 117. Die Parallel-Serienumsetzung auf der Leitung 116 ist nicht dargestellt. Das Setzen des Flipflops 106 kann ab einer vorbestimmten Höhe im Bilde zugelassen werden und dabei nur für 24 Zeilen. Ein Übertragungsausgangssignal des Zählers 102/? kann wieder blockierend arbeiten.

Der Vordergrundspeicher

Der Vordergrundspeicher 6 empfängt über die Adressenleitung 9Λ Adressen und gibt über die Leitung 8/4. Daten ab. Vom Signalumsetzer 7 aus gesehen erscheint der Vordergrundspeicher als ein Festwertspeicher. Der Vordergrundspeicher 6 ist weiterhin mit der Adressen-BUS-Leitung 9 zum Empfangen von Adressen und mit der Daten-BUS-Leitung 8 für Datenübertragung verbunden. In einer einfachen Konfiguration wird dabei die Leitung 8 nur zum Zuführen von Daten benutzt. Dies geschieht alternierend mit dem Lesen durch den Signalumsetzer 7, nämlich synchron mit den Impulsen, die auf der Leitung 111 in Fig.3 erscheinen: dies kann ununterbrochen und somit auch außerhalb der Abtastzeit der Fernsehlinien erfolgen. So arbeitet der Vordergrundspeicher also nach einem Zeitmultiplexsystem. Durch die 500-ns-Zykluslänge gibt es keine Interferenz. An sich ist die Steuerung von Speichern in Zeitmultiplex schon bekannt.

Der Vordergrundspeicher 6 ist weiterhin in einer bevorzugten Ausführungsform bitorganisiert und enthält dabei sieben integrierte Speicherchips, die je 1024 Bitstellen enthalten, so daß also je Chip grundsätzlich noch 64 Bitpositionen nicht für die Speicherung der 960 dar-

Tiir^ollanridn 7ainKan Koniitif «for/lort

In diesem Zusammenhang zeigt F i g. 4 Einzelheiten über die Steuerung des Vordergrundspeichers und namentlich eines Adressenumsetzers. Der Vordergrundspeicher ist selbstverständlich als ein Auffrischungsspeicher ausgeführt Der Adressenumsetzer wird dazu verwendet den Vordergrundspeicher durch das Ausgeben der Zeilennummer (mit dem Wertbereich 0 ... 23) und der Zeichennummer (mit dem Wertbereich 0 ... 39) adressieren zu können. So sind also zwei verschiedene Adressenarten dem Vordergrundspeicher 6 zuführbar: einerseits Adressen nach einer vollständigen Rangordnung, beispielsweise ab Null bis zur Obergrenze, die von der Kapazität dieses Speichers bestimmt wird (hier 1023), und zum anderen Adressen in Form einer Kombination der Zeilennummer und der Zeichennummer. Die letztgenannte Adressenart kann mit Vorteil von der Tastenfeldanordnung 4 erzeugt werden und wird wie er-

wähnt auch bei der Adressierung zur Darstellung benutzt Die erste Adressenart wird in dem Beispiel nur intern im Vordergrundspeicher benutzt

Der (die) Adressenumsetzer arbeitet (arbeiten) wie folgt: Eingang 15 ist mit der Adressen-BUS-Leitung 9A verbunden und empfängt Elfbitwörter, deren bitweise Organisation wie folgt ist:

wobei die Bedeutsamkeit der Bits von links nach rechts abnimmt Um den Vordergrundspeicher wirksam zu adressieren, können die fünf Bits r*... ro, die die Zeilenadresse enthalten, einen Wertbereich im Intervall [0,25] haben. Die Zeilenadressen 24 und 25 gehören dabei nicht zum normalen Darstellungsgebiet Die letzten sechs Bits Ars · · - Ao enthalten die Zeichenadresse, die für die Zeilenwerte im Intervall [0,24] im Intervall [039] und für die Zeilenadresse 25 im Intervall [023] liegt Dadurch ist der ganze Vordergrundspeicher eindeutig adressierbar. Die Zeile 24 ist für intern zu verwendende Information bezweckt, die u. a. die Identität der darzustellenden Druckseite angeben kann. Diese Zeile wird auch beim Austauschen von Informationen mit einer datenliefernden Anlage benutzt Die Zeile 25 wird nicht benutzt aber könnte auch auf gleiche Weise wie die Zeile 24 benutzt werden. Die Zeilen mit den Zeilenadressen 24 und 25 werden im allgemeinen nicht am Wiedergabegerät dargestellt aber dies kann auch anders sein.

Der Adressenumsetzer setzt die erwähnte Elfbitadresse jetzt in eine Zehnbitadresse für den Vordergründspeicher um. Aus der erwähnten Organisation läßt sich weiter noch schließen, daß alle Speicherstellen des Vordergrundspeichers eine spezifische Funktion haben. Der Mehrfacheingang 15 ist mit einem Elfbitregister 16 verbunden, in dem die logische Adresse fa... ko) gespeichert wird, wobei das bedeutsamste Bit r* ganz links vorhanden ist. Jetzt wird also berechnet (r* ... ro)χ40 + (ks ... ko). Dies wird behandelt als fa ... ro)χ32 + (r_A ... r₀)χ8 + (ks... Ic₀)- Die Bits der logischen Zeilenadresse werden jeweils zwei Addierstufen des Addierers 17 zugeführt welche Stufen um genau den Faktor 4 (zwei Dualstellen) auseinander liegen. Die drei unbedeutsamsten Bits (k₂ ... Jt₀) gelangen an die drei unbedeutsamsten Stufen des Addierers 17. Die Bits k_A und fa erreichen über die ODER-Gatter 18 die Stufen des Addierers 17 mit nächst höherer Bedeutsamkeit. Wenn die Zeichenadresse höchstens 31 ist, ist das Bit Jt₅ ** 0 und tritt keine Interferenz zwischen verschiedenen Bits auf. Wenn ks = 1 (mit einem Dezimalwert von 32), wird dieses Bit erneut als (31 + 1) kodiert, und der Wert 31 gelangt dabei (als 11111) zu dem fünf unbedeutsamsten Stufen des Addierers 17, und außerdem gelangt noch ein »1 «-Bit zum sonst nicht benutzten Eingang 19, der für das Eingangsübertragssignal der unbedeutsamsten Addierstufe bestimmt ist In diesem Falle ist k_A = fa — 0, so daß ebenfalls keine Interferenz auftritt. So wird die physikalische Adresse mit einem Zweieingangaddierer berechnet und erscheint am Mehrfachausgang 20. Die Wirkung des Addierers kann durch einen Taktimpuls an der Klemme 60 synchronisiert werden. Dies kann beispielsweise der Taktimpuls auf der Leitung 111 in F i g. 3 mit einer Impulsfrequenz von 1 MHz sein. Dadurch wird das Ergebnis der Addition im Adressenregister 61 der in dieser Figur nicht gesondert angegebenen Speichermoduln des Vordergrundspeichers geschrieben. Der Addierer 17 arbeitet also einmal in der Mikrosekunde, um wiederholt die gleiche Adresse im Vordergrundspeicher zu adressieren. Ein Signal an dem Anschluß 67 löscht den Registerinhalt Wie weiter unten näher erläutert wird, erfolgt auch die Adressierung durch die Anpassungseinheit des Vordergrundspeichers auf der Basis der Zeilen- und Zeichennummer, so daß stets der Eingang 15 für die gleiche Adressenart benutzt wird Die Ausgangsimpulse des UND-Gatters 107 in Fig.3 steuern das Erhöhen des Zählers 102, der auf gleiche Weise eine Zeilen/Zeichen-auf-der-Zeile-Adresse liefert, die also auf analoge Weise umgesetzt wird. Dies kann in dem symbolisch dargestellten Element 63 erfolgen. Aus den Signalen auf den Leitungen IiI und 103 werden noch auf bekannte Weise Freigabesignale zum Lesen/Schreiben im Vordergrundspeicher erzeugt So kann also abwechselnd im Vordergrundspeicher gelesen (für das Wiedergabegerät) und geschrieben (für das Bedienungsorgan bzw. den Hintergrundspeicher) werden. Die Einheiten 17, 61 und 63 sind also als ein Zehnbitmultiplexer organisiert Es ist weiter möglich, nur einen Adressenumsetzer zu verwenden und seinen Eingang als einen Elfbitmultiplexer auszuführen. Es ist weiter möglich, den Vordergrundspeicher vom Wiedergabegerät aus direkt mit .inem Zehnbitzähler zu adressieren, der dabei stets am Ende einer Zeile in die zugeordnete Anfangsbedingung zurückgesetzt wird. Schließlich sind die Datenregister des Vordergrundspeichers mit den BUS-Leitungen 8 und SA verbunden.

Der Hintergrundspeicher

Zunächst wird jetzt der Hintergrundspeicher 3 beschrieben. Der Hintergrundspeicher 3 hat im beschriebenen Ausführungsbeispiel eine Kapazität von 8192

(2¹³) Wörtern von 7 Bits plus 1 Paritätsbit und ist bitorganisiert. Jedes Wort enthält die Information eines Zeichens (oder eines gesonderten Kodes), und die Zeicher werden ihrerseits als ein Siebenbitkode in den Vordergrundspeicher 6 geschrieben. Der Speicher 3 enthält acht Speicherchips mit je 8192 Bits an Speicherkapazität. Er besteht aus einer magnetischen Schicht mit Domänen. Solche magnetischen Schichten sind als Speichermedium bekannt geworden und bieten den Vorteil eines verhältnismäßig niedrigen Preises je Bit und einer verhältnismäßig hohen Bitgeschwindigkeit beim Zugriff zu einem Speicherchip. Weiterhin wird unter dem Einfluß eines Hintergrundmagnetfeldes, beispielsweise eines Dauermagneten, die Information energieunabliänf»ig gespeichert. So wird keine ununterbrochene Energiezuführung benötigt, um die Daten ungestört aufrechtzuerhalten.

F i g. 5 zeigt ein Bild eines der Speicherchips des Hintergrundspeichers. Die Speicherstellen sind alle seriell auf einer einzigen Schleife geordnet. Der Chip ist in einem einheitlichen Magnetfeld mit einer für eine derartige Verwendung üblichen Intensität angeordnet, das quer zur Chipebene gerichtet ist. Das Material des Chips ist beispielsweise Yttriumeisengranat mit zugesetzten Substitutionsmaterialien. Die Speicherstruktur wird durch diskrete T-, !-Elemente aus weichmagnetischem Material, beispielsweise Permaloy, gebildet. Diese Elemente bilden den Großteil der Abbildung nach F i g. 5. Unter dem Einfluß eines auf bekannte Weise erzeugten Drehmagnetfeldes, dessen magnetischer Vektor in der Plattenebene rotiert, bilden sich Prioritätsstellen für Domänen auf den diskreten Elementen. Diese Prioritätsstellen werden pro Periode des Drehmagnetfeldes über eine räumliche Periode der diskreten

Domänenführungsstruktur angetrieben, wobei gegebenenfalls vorhandene Domänen mitgenommen werden. Bei einer Drehung im Gegenuhrzeigersinn ist an der betreffenden Stelle die Antriebsrichtung in Richtung der Pfeilspitze 21.

Im allgemeinen zeigt F i g. 5 nur bekannte Elemente, die deshalb nachstehend nur kurz erwähnt werden. Das Element bei 23 ist ein Domänen-(Blasen)-Generator, der bei jeder Periode des Drehmagnetfeldes im Gegenuhrzeigersinn eine Blase von einer ununterbrochen vorhandenen Residenzblase unter der Mitsteuerung von einem Stromimpuls auf den schlängelnd dargestellten Stromleitern abtrennt, die mit einer nicht dargestellten Stromquelle verbunden sind. Diese zusätzliche Erregung ist eine notwendige Bedingung. Abhängig vom Erregen kann also eine binäre »1« oder »0« gespeichert werden. Diese datenhaltige Blase bzw. Leerstelle in einer Blasenfolge wird unter der Steuerung der erwähnten Rotation im Gegenuhrzeigersinn längs der Bahn 27 angetrieben und erreicht über eine Sammelweiche die Hauptbahn und geht anschließend in Richtung der Pfeilspitze 28 weiter.

Das Element 22 ist ein Blasenvernichtungselement. Normalerweise bewegt sich eine Blase zunächst längs der Pfeilspitze 21, passiert das Element 22 unter dem Antrieb durch das im Gegenuhrzeigersinn rotierende Drehmagnetfeld und geht in Richtung der Pfeilenspitze 28 weiter. Wenn die schlängelnd dargestellten Stromleiter durch einen geeigneten Stromimpuls aus einem nicht näher dargestellten Stromimpulsgenerator erregt werden, arbeitet das Element 22 als Wählweiche und biegt eine passierende Blase rechts ein. Diese Blase wird dabei weiter in Richtung des Elements 29 angetrieben, das als Absorptionselement arbeitet. Die Blase ist damit vernichtet. Die erwähnten Stromimpulse in Elementen

22 und 23 treten zusammen auf, wenn das Drehmagnetfeld die Richtung des Pfeiles 30 hat: Die abzutrennende Blasendomäne befindet sich dabei am linken Ende des ersten »T«-Elements neben dem »viereckigen« Element bei 23. Zwischen diesen Positionen und der früher erwähnten Sammelweiche gibt es in beiden Fällen eine Strecke von sechszehn Perioden der Domänenführungsstruktur. Wenn das Element 22 erregt wird und das Element 23 nicht, wird eine mögliche Blase abgeleitet und damit eine logische »0« geschrieben.

Wenn das Element 22 und auch das Element 23 erregt wird, wird eine mögliche Blase abgeleitet und durch eine andere ersetzt, und damit wird eine logische »1« geschrieben. Das Element 23 kann auch nur zum Schreiben einer »1« erregt werden, wenn mindestens eine Leerstelle verfügbar ist. Dabei sind die Elemente 22 und

23 unabhängig.

Das Element 24 empfängt Blasen, die sich in Richtung der Pfeilspitze 23 bewegen. Sie werden in der Längsrichtung der Chevronstreifenserie vergrößert. Nach dem Passieren der mittleren langen Chevronstreifenreihe wird die Blase geteilt. Die beiden Teile werden weiter über die Strecken 31 bzw. 32 angetrieben. Die Strecke 32 setzt sich in eine Anzahl sich progressiv verlängender Chevronstreifenreihen fort. Die ankommenden Blasen werden stark auseinandergezogen. Wenn sie den Leiter 25 erreichen, können sie mit Hilfe des Magnetowiderstandseffekts detektiert werden. Zwei Chevronstreifenreihen weiter wird die Blase in 43 (Anzahl beliebig) Teile aufgeteilt, welche Teile allen entsprechenden Blasenabsorptionselementen zur Vernichtung zugeführt werden. Das Abtrennungselement 24 enthält zwei weitere Absorptionselemente. Wenn das Drehfeld in der entgegengesetzten Richtung rotieren würde, wird damit vermieden, daß einerseits die Anordnung 25 und die Umgebung als Blasengenerator arbeiten würde: diese Blasen werden vernichtet, bevor sie das Abtrennungselement 24 erreichen. Zum anderen arbeitet das Abtrennungselement 24 analog durch seinen symmetrischen Aufbau in beiden Richtungen. Aber dabei wird das überflüssige Abtrennungsprodukt wieder vernichtet. Die zuletzt genannten zwei Absorptionselemente können nicht unter der Steuerung einer Drehfeldrotierung im Gegenuhrzeigersinn erreicht werden. Der beschriebene Hintergrundspeicher kann mit Blasen mit einem Durchschnitt von ungefähr 5 Mikrometer bei einer Drehfeldfrequenz von 100 kHz arbeiten.

is Der Hintergrundspeicher 3 kann auch anders ausgeführt werden. So können die Speicherstellen in ladungsgekoppelten Zellen (CCD) verkörpert sein. An sich sind Speicher mit derartigen Zellen bekannt Sie bieten den Vorteil, daß oft eine höhere Arbeitsfrequenz erreichbar ist und sie haben den Nachteil, daß eine ununterbrochene Auffrischungsorganisation zum Ausgleichen des Ladungsleckens erforderlich ist Sie können nach gleichartigen Schleifenstrukturen organisiert sein. Der Hintergrundspeicher kann 8 Druckseiten enthalten, die je den Vordergrundspeicher vollständig ausfüllen können. Die Schleifenanzahl kann anders sein, beispielsweise 2x8 Schleifen mit der halben Länge, oder gerade mit der gleichen Länge, so daß der Hintergrundspeicher 16 Druckseiten speichern kann. Bei dieser Speicherart besteht der Vorteil darin, daß der Antrieb und das Schreiben/Lesen von Informationen einfach ist So braucht der Drehsinn des Drehmagnetfeldes beim Betreiben des Speichers nicht geändert zu werden. Auch die weitere Steuerung ist einfach. Bei dieser Art serieller Speicher ist keine wahlfreie Adressierung möglich, weil die Stelle der Informationen in bezug auf die geometrische Konfiguration des Speichers nicht festliegt Es ist deshalb notwendig, daß bestimmte Adressen oder Signale als Referenzpunkte arbeiten. Darauf werden andere Adressen ||

mittels eines bekannten Adressenunterschieds bezogen. Der Speicher enthält acht Druckseiten mit je 960 Wörtern (Zeichen). Jeder Block (Druckseite) enthält dabei noch zusätzliche 64 Wörter. In diesem Zusammenhang zeigt F i g. 6 die Organisation eines gespeicherten Blocks im Hintergrundspeicher, wobei jedes Fach ein Achtbitwort (ein Bit in jedem der acht Speicherchips) darstellt. Jeder Block beginnt mit acht P-Wörtern (Po... Pi). Diese Wörter besitzen eine, beispielsweise geradzahlige Parität, während alle anderen Wörter die andere, in diesem Beispiel also die ungeradzahlige Parität besitzen. Die Parität wird durch das achte Bit bestimm t,|| das den sieben Datenbits, beispielsweise die nach dem U erwähnten ASCII-Kode, zugesetzt worden ist. Diese|| achten Bits befinden sich jeweils im achten seriellen Ii

Teilspeicher (Chip) und sind durch die Datenquelle |l (Sender) auf bekannte Weise hinzugefügt worden. Die f| erwähnten acht Bits können auf der Daten-BUS-Lei- |J tung 8 übertragen werden, die Paritätsbits werden je- J,i doch nicht im Vordergrundspeicher geschrieben. Das ^:

Auftreten der erwähnten geradzahligen Parität wäh-^ rend einer vorausbestimmten Anzahl aufeinanderfol-;' gender Wörter gibt damit den Beginn eines Blocks an.«¹ Eines oder zwei dieser Wörter, beispielsweise P6, PT, enthalten die Blocknummer N, die in diesem Beispiel einen Wert im Intervall [0,7] haben kann. Die darauf folgenden 56 Wortstellen können Steuerwörter enthalten, beispielsweise eine Druckseitennummer zwischen weiteren Grenzen als 0 ... 7, oder sonstige Informati-

onen: /0—/55. Diesen folgen die »Wiedergabewörter« D0...D959.

In diesem Zusammenhang zeigt F i g. 7 eine ebenfalls der Anpassungseinheit 14 des Hintergrundspeichers 3 zugeordneten Zähler. Er zählt synchron mit dem Rotieren des Drehmagnetfeldes, um so mit dem »Stand« der Informationen im Hintergrundspeicher gleichen Schritt zu halten und die lineare Zählstellung außerdem in Druckseiten-, Zeilen- und Zeichennummer umzusetzen. Der Zähler zählt mit 8192 Zählimpulsen über einen Zyklus voll und enthält 14 Untersetzer 22... 35, ein UND-Gatter 36 und drei NICHT-UND-Gatter 37,38 und 39. Die Zählimpulse an der Klemme 21 werden vom Impulsgeber 120 jeweils in einer vorbestimmten Phase des Drehfeldes geliefert Das Drehfeld wird von zwei Generatoren mit sinusförmigen Strömen geliefert, und die Impulse können aus einem derartigen Strom hergeleitet werden. In der Anfangsstellung enthalten alle Untersetzer den Wert »0«. Die Untersetzer 22,23 und 24 arbeiten als ein Achtteiler. Die Untersetzer 25, 26 und 27 arbeiten als ein Fünfteiler. Wenn sie die entsprechenden Informationen 1, 0, 1 abgeben, empfängt das NICHT-UND-Gatter 37 zum ersten Male zwei logische »1 «-Signale und gibt über das UND-Gatter 36 eine logische »0« ab, um die Untersetzer 25,26 und 27 in die Nullstellung zurückzubringen. Durch das Rückstellen des Untersetzers 27 tritt andererseits der Untersetzer 28 in die folgende Stellung, in diesem Fall also in die »1 «-Stellung. Auf diese Weise zählen die Untersetzer 22 bis 27 nach einem Unterzyklus von vierzig Zählimpulsen (also die Zeichenanzahl auf einer Zeile). Wenn weiterhin die Untersetzer 28, 31 und 32 die »1« Stellung erreichen (die Dezimalzählstellung dieser Zweiteilergruppe beträgt dabei 25) und auch die Untersetzer 25 und 26 ein »!«-Signal abgeben, empfängt das NICHT-UND-Gatter 38 fünf logische »1 «-Signale und gibt sofort ein Rückstellsignal zu den Untersetzern 28, 31 und 32 und über das UND-Gatter 36 ein Rückstellsignal zu den Untersetzern 25,26 und 27 (in diesem Fall war es für den Untersetzer 27 überflüssig, aber so wird das Gatter 36 also zweifach verwendet). Die 1-1-Ausgangsinformation der Untersetzer 31 und 32 war kurz zuvor über das UND-Gatter 39 dem Untersetzer 33 zugeführt, um die Stellung der Untersetzergruppe 33,34,35 um eins zu erhöhen. So zählen die Untersetzer 28 bis 32 also nach einem Zählzyklus von 25 Zählimpulsen, wobei außerdem der Zyklus von Untersetzern 22 bis 27 außerdem 24 Zählimpulse zählt. So ist ein Teilzyklus von 25x40 + 24 = 1024 Zählimpulsen am Eingang 21 verwirklicht, von welchem Teilzyklus sich 960 Impulse auf ein Zeichen beziehen. Die Stellungen der Untersetzer 28 bis 32 und 27 bis 22 werden außerdem jeweils der Anordnung 42 zugeführt. Diese Stellungen bilden also selbst auch die Zeilen- bzw. Zeichenadresse auf einer Wiedergabezeile für das Wiedergabegerät und können als solches auf der Adressen-BUS-Leitung zugeführt werden, beispielsweise zur Steueranordnung 2 oder zum Register 16 im Vordergrundspeicher 6. Die Untersetzer 33 bis 35 zählen nach einem Zählzyklus von acht Zählimpulsen. So empfängt also die Anordnung 42 eine Fünfbit-Zeilenadresse für die Wiedergabe und eine Sechsbit-Zeichenadresse auf der Zeile. Die Ausgänge 40 liefern eine Dreibit-Druckseitenadresse. Zählimpulse an der Klemme 41 können noch zum Erhöhen eines Modulzählers benutzt werden, wenn mehrere Moduln von 8k-Wörtern von acht Bits vorgesehen sind. Weitere Einzelheiten der Anordnung 14 werden weiter unten erläutert.

Tastenfeldanordnung — Steueranordnung

Die Tastenfeldanordnung 4 zeigt einen einfachen Aufbau. F i g. 8 stellt ein Prinzipschaltbild dar. Die An-5 Ordnung enthält Zifferntasten 0... 9 und Kontrolltasten χ 1... xn. Die Betätigung einer Taste setzt den Flipflop 132 in die »1«-Stellung. Diese »!«-Stellung meldet über eine Leistung der Kontroll-BUS-Leitung der Steueranordnung 2, daß Informationen bereitstehen. Außerdem

ίο ergibt dabei die Betätigung einer oder mehrerer Zifferntasten die Bildung eines Binärkodes vom Dekoder 131 im Register 134 zum Abführen längs der mehrfachen BUS-Leitung 8. Die Tasten χ 1 ...xn sind Kontroll-(Funktions)-Tasten, die direkt eine Datenmenge für einen oder mehrere Leiter der Kontroll-BUS-Leitung bereitstellen. Das Tastenfeld ist über eine Anpassungseinheit, für Peripheriegeräte (PIA 3) angeschlossen, die beispielsweise der Einheit 152 in F i g. 9 hinsichtlich des Aufbaus und Anschlusses entspricht Weiterhin ist ein Dekoder 131A vorgesehen, der mit der Adressen-BUS-Leitung 9 verbunden ist und beim Empfang eines oder mehrerer vorausbestimmter Adressenkodes ein Freigabesignal für das Element PIA 3 abgibt. Dieses Element arbeitet als eine Adressenstelle im Adressenbereich eines Mikroprozessors und kann bei der Adressierung die Daten im Register 134 auf der Leitung 8 erzeugen. Das Zurückstellen des Flipflops 132 erfolgt unter dem Einfluß eines Signals aus der Steueranordnung auf der Leitung 132A

Die Steueranordnung 2 enthält einen bekannten Mikroprozessor vom Typ MOTOROLA M 6800, der nicht getrennt in einer Figur dargestellt ist. Von diesem Mikroprozessor sind die zwei Achtbitausgangsadressenpufferspeicher mit der Adressen-BUS-Leitung 9 und dem bitdirektionalen Achtbit-Ein-Aus-Datenpufferspeicher mit der Datenbusleitung 8 parallel verbunden. Der Mikroprozessor enthält weiterhin eine »Verweisungsdekoder- und Kontrolleinheit«, die einerseits mit dem Verweisungsregister und zum anderen mit externen Steuerleitungen verbunden ist. Sofern sie verwendet werden, sind diese Steuerleitungen Teile der bereits erwähnten Kontroll-BUS-Leitung, die zur Adressen-BUS-Leitung 9 mit weiteren Teilen der Anordnung parallel verbunden ist.

Nach den Spezifikationen des erwähnten Mikro-Prozessors gibt es folgende Eingangsleitungen: die erste Taktimpulsleitung und die zweite Taktimpulsleitung sind mit den Leitungen 111 bzw. 103 in Fi g. 3 verbunden. Die Rückstelleitung dient dazu, das Programm im

so Mikroprozessor in eine Anfangsstellung einzustellen. Auf der nicht maskierbaren Unterbrechungsleitung ist ein Signal erzeugbar, wenn durch ein nicht dargestelltes Meßelement detektiert wird, daß die Ausgangsspannung einer Speisequelle für die übrigen Teile zu niedrig ist. Dieses Unterbrechungssignal hat höchste Priorität. Die »Halte«-Leitung wird in dieser Verwendung des Mikroprozessors dadurch nicht verwendet, daß darauf ein hohes Signal ständig vorhanden ist. Auf der maskierbaren Unterbrechungsleitung ist ein Signal vom Datenempfänger 1 und vom Tastenfeld erzeugbar. Diese Unterbrechung ist von der bereits erwähnten maskierbar und dabei unwirksam, in anderen Fällen kann dadurch ein interner Daten- bzw. Adressenübertrag ausgelöst werden. Durch ein Signal auf der Drei-Statussteuerleitung erhalten die Ausgangsadressenleitungen des Mikroprozessors eine hohe Impedanz, dies gilt auch für die noch zu beschreibende Lese/Schreibsteuerleitung. So kann der Mikroprozessor als aktives Element überean-

gen werden, und eben dadurch kann der weiter unten zu beschreibende »direkte Speicherzugriff« (DMA) leicht erfolgen, nämlich zwischen dem Hintergrund- und dem Vordergrundspeicher. Durch ein Signal auf der Daten-BUS-Bereitstellungsleitung wird der Datenpuff erspeieher des Mikroprozessors mit einer hohen Impedanz abgeschlossen, um auch hier eine Beiseitestellung zu verwirklichen.

Weiter enthält der Mikroprozessor folgende mit dsr Kontroll-BUS-Leitung verbundene Ausgangsleitungen: die Adressen-BUS-Bereitschaftsleitung. Ein Signal auf dieser Leitung gibt an, daß im Datenausgangspufferspeicher des Mikroprozessors ein Datensignal für Abführung verfügbar ist Die Gültigkeitsleitung für eine Adresse gibt an, ob im Adressenausgangspufferspeicher eine gültige Speicheradresse verfügbar ist Die Lese/ Schreibleitung gibt an, ob sich der Mikroprozessor in der Lese- oder in der Schreibphase befindet

Weiter enthält die Steueranordnung einen Programmspeicher (nicht gesondert dargestellt), der eine Kapazität von 3 kiloBytes hat und parallel zu den Adressen- und Daten-BUS-Leitungen und insofern anwendbar an die Kontroll-BUS-Leitung angeschlossen ist Dieser Speicher kann als Festwertspeicher ausgeführt sein und dient zur Speicherung von Programmschritten und weiter unten zu beschreibende spezielle Standardnachrichten für die Wiedergabe. Schließlich enthält die Steueranordnung einen Arbeitsspeicher (auch nicht gesondert dargestellt), der eine Kapazität von 256 Bytes (V4 kiloByte) hat Er ist als Auffrischungsspeicher ausgeführt und dient dazu, eine oder mehrere Variable zu speichern (beispielsweise eine Zwischenadresse, eine Stellung des Programmzählers des Mikroprozessors ein Datenwort für verzögerte Abführung aus der Daten-BUS-Leitung usw.). Die Einführung eines derartigen Mikroprozessors erlaubt viele Funktionen, die jedoch nicht spezifisch beschrieben werden, weil sie sich nicht auf die Erfindung beziehen, die im wesentlichen die Organisation des Vordergrund- und Hintergrundspeichers und ihre Zusammenarbeit betrifft.

Die Anpassungseinheit

Schon früher in der Beschreibung ist im Zusammenhang mit dem Adressenzähler nach F i g. 7 auf die Anpassungseinheit 14 verwiesen. Die Funktion dieser Anpassungseinheit ist es, die Datenübertragung von und zum Hintergrundspeicher zu steuern, namentlich hinsichtlich seiner seriellen Organisation.

F i g. 9 zeigt eine Eingangsstufe für diese Anpassungseinheit. Das Element 152 ist vom gleichartigen Typ wie beim Tastenfeldorgan erwähnt und als »Anpassungseinheit für Peripheriegeräte« (peripheral interface adapter of PIA) bekannt, Herstellungstyp MOTOROLA MC 6820. Das Element 152 hat sechszehn Eingänge, von denen die ersten acht mit den Leitungen der Daten-BUS-Leitung 8 verbunden sind, um die entsprechenden Datenbits DO—7 zu empfangen. Dabei hat DJ den höchsten Bedeutsamkeitspegel. Die folgenden acht Eingänge des Elements 152 (PIA 1) empfangen nacheinander die Signale /?W(dies kann einerseits von der Lese/ Schreibleitung des Mikroprozessors gemäß der Beschreibung erzeugt werden, zum anderen können sie auch intern von der Anpassungseinheit erzeugt werden). ENPIA 1 (siehe weiter unten), H (zweimal, festes hohes Signal), Φ 2 (Taktimpuls wie bereits beschrieben), RESET(von 2, hier ist der invertierte Wert aktivierend) und schließlich A 1 und A 0, die die zwei unbedeutsamsten Bits der Adressen-BUS-Leitung 9 sind. Im Element 152 arbeiten die Signale auf entsprechende Weise. Weiter arbeiten die Signale H". H' und ENPIA 1 als Freigabesignale. In dieser einfachen Ausführungsform betrifft es nur ein einziges Bit, weil die zwei anderen unveränderlich sind In einer erweiterten Ausführungsform kann der Hintergrundspeicher eine achtfache größere Kapazität (64 Druckseiten in acht Modulen) mit genau so vielen Anordnungen 152 bekommen, die dabei von einem Dreibitsignal an diesen drei Anschlüssen freigegeben werden können. Das Taktsignal Φ2 arbeitet als Freigabesignal. Das Bitsignal A 1 arbeitet intern als Signal RS1, es ist dabei ein Teil der Eingangs/Ausgangsauswahl. Das Element 152 hat in dieser Ausführungsform (siehe Typennummer) zwei nahezu identische Hälften, wobei der Wert von ÄS 1 stets eine der beiden Hälften auswählt. Das Bit A 0 arbeitet intern als Signal RSO, wobei dieses Signal je erwähnter Hälfte die Register aktiviert, wodurch das Element 152 in bezug auf ein Steuerregister oder in bezug auf ein Datenregister gesteuert wird. Das Element 153 ist eine 16-Bit-Pufferspeicherstufe, deren interner Aufbau als Bildelement einmal pro vier Bits angegeben ist

Von oben nach unten liefern die sechzehn Ausgänge des Elements 153 Ausgangssignale einerseits an die sechzehn Eingänge des vierfachen Vierbitkomparators 154 und zum anderen in der gleichen Reihenfolge an die sechzehn Eingänge /0... /15 des voreinstellbaren Zählers 155. Funktionell erfüllt dieser Zähler die gleiche Funktion wie der in F i g. 7 dargestellte Zähler, der dort aus 14 Zählstufen besteht. In dieser alternativen Verwirklichungsform besteht er hintereinander aus einem voreinstellbaren binären (Teil)-Zähler 156, (siehe weiter die zwölfte Bitposition), einem weiteren voreinsteübaren Binärzähler 157 und weiter zwei weiteren voreinstellbaren Binärzählern 158 und 159 vom erstgenannten Typ. Eine Anzahl der jeweils von den Nummern ihrer Anschlußstifte angegebenen Zähistufenausgänge sind zur Bildung der betreffenden Unterzyklen bzw. Teilzyklen mit den nächstfolgenden verbunden. Die letzten zwei Bitausgänge des Elements 159 sind für die erwähnte Speicherkapazität von acht Druckseiten im Hintergrundspeicher gemäß Angabe nicht verbunden, aber sie können bei seiner Erweiterung benutzt werden. Die elf bedeutsamsten Bitausgänge der Zähler liefern die Bitsignale q 0... q 10, die näher erläutert werden.

F i g. 10 zeigt hier die Bildung einer Anzahl von Steuersignalen für die Schaltung nach F i g. 9 sowie das Abgreifen und Zuführen einiger Signale an diese Schaltung. Dabei wird auf spätere Figuren verwiesen. Der Eingang 171 empfängt das Signal Ä (siehe F i g. 12). Der Eingang 172 empfängt das Signal DMA 1; diese zwui Signale gelangen an das NICHT-UKD-Gatter 160. Der Eingang 173 empfängt das von dem Anschluß 190 (siehe weiter unten) herkommende Signal AC, das mit dem Ausgangssignal des Gatters 160 dem NICHT-UND-Gatter 161 zugeführt wird. Über die Umkehrstufe 162 erreicht das Ausgangssignal vom Gatter 161 den Ausgang 185, der (nicht dargestellt) mit dem »6«-Anschlußstift des Elements 156 in F i g. 9 verbunden ist. Der Eingang 174 empfängt ein Signal CLR, das über die Umkehrstufe 163 dem Anschluß 186 zugeführt wird. Sie liefert so das Signal CL, das als Rückstellsignal den »13«-Anschlußstiften der Elemente 156 und 159 in F i g. 9 zugeführt wird. Die numerierten Anschlußstifte sind in den technischen Daten der erwähnten Elemente beschrieben. Das Signal CLR entstammt dem Element 227 nach Fi e. 12 und wird so über ein kleines Intervall

verzögert. Die Anschlüsse 175 bis 179 empfangen aus dem Zähler die entsprechenden Signale q 10, q 9, q6, q 4, q 3, wie sie in F i g. 9 analog dem Gatter 38 in F i g. 7 dargestellt sind. Diese Signale gelangen über das

bedeutet, daß eine Adresse für den direkten Speicherzugriff erzeugt werden muß. Wenn dieses Signal hoch ist, entsteht der früher beschriebene Hochimpedanzzustand. Die sechzehn Primäranschlüsse empfangen die

NICHT-UND-Gatter 164 und zusammen mit dem Si- 5 Ausgangsbits qO bis ς IO der betreffenden Ausgänge gnal OL von dem Anschluß 186 zum UND-Gatter 65. des Adressenzählers 155 in F i g. 9. Die letzten fünf An-Das UND-Gatter 165 liefert an den Anschluß 187 ein Schlüsse des Elements 200 führen die angegebenen »ho-Signal, das den »13« Anschlußstiften (siehe Anschluß hen« bzw. »niedrigen« Werte. Diese ziemlich beliebig 185) der Elemente 157 und 158 in F i g. 9 zugeführt wird. ausgewählte Bitkombination gibt die Adresse des Vor-Weiterhin empfangen alle Elemente 156, 157, 158 und 10 dergrundspeichers auf der Adressen-BUS-Leitung 9 an, 159 an ihrem Anschlußstift »1« das Signal LD, das die wie sie im Adressenbereich der Steueranordnung 2 auftritt.

Das Element 202 ist ein bidirektional geschalteter Pufferspeicher, der wie die Elemente 153 und 200 gebil-

K bezeichneten Anschluß des Eiements 156 wird das 15 det ist. Dieser Pufferspeicher empfängt jeweils an vier über eine UND-Funktion erreichte Ergebnis der Signa- Eingängen die Datenbits DO ... D3 und gibt sie an der

sekundären Seite ab. Die Aktivierung der einen bzw. der anderen Durchlaßrichtung erfolgt durch die Ausgangssignale der NICHT-UND-Gatter 203 und 204. Das EIe-

fachen) Vergleicher 154 wird mit dem Dateneingang des 20 ment 202 besteht so aus zwei Vierbit-Dreizustandspuf-Flipflops 166 über den Anschluß 181 verbunden. Dieses ferspeicher, bei denen die Bitkanäle jeweils paarweise Signal gibt an, daß in beiden Registern eine gleiche Stel- antiparallel geschaltet sind. Die Gatter 203 und 204 werlung erreicht worden ist Es kann zur Meldung benutzt den direkt bzw. über die Umkehrstufe 205 vom Signal werden, daß ein direkter Speicherzugriff bezüglich des K ^gesteuert, das eine Lese-Schreibbetriebsart steuert. Hintergrundspeichers (DMA) beendet ist Es kann auch 25 Das Signal ENPIA 2 tritt dabei als parallel zugeführtes dazu verwendet werden zu signalisieren, daß das Wei- Wählsignal über die Umkehrstufen 206 auf (siehe weiter terschieben (ROT) der Informationen im Hintergrund- unten für das Signal ENPIA 2). Das Element 207 entspeicher bis zu einer voreingestellten Position (unab- spricht baulich der Anpassungseinheit für Peripheriegehängig von der geplanten DMA-Funktion) stattgefun- rate PIA 152 in F i g. 9. Die ersten acht Anschlüsse fühden hat. Der Takteingang des Flipflops 166 wird über 30 ren die Datensignale DO ... D7. Das Einführen eines NICHT-UND-Gatter 167 und 168 mit folgenden Signa- Pufferspeichers ist die unbedeutsamsten vier Stufen len gespeist: RTi an dem Anschluß 182, das von der vergrößert die Belastbarkeit der entsprechenden Si-Anordnung nach Fig. 12 erzeugt wird; A an dem An- gnalquellen.

Voreinstellung steuert und über eine nicht dargestellte Umkehrstufe des Signals LAC erhalten wird; das genannte Signal wird bei F i g. 11 näher erläutert. Dem mit

Ie q 9 und q 10 analog dem Gatter 39 in F i g. 7 zugeführt. Dieses Signal K arbeitet für den Zähler als Taktsignal. Der »6«-Anschlußstift der durchgeschalteten (vier-

schluß 183, das in der Anordnung nach Fig. 12 erzeugt id DMAEND d hlß

emäß der Beschreibung führen die weiteren An

g g g g An wird; DMAEND an dem Anschluß 184, das von der 35 Schlüsse an der linken Seite des Elements 207 genau die Schaltung nach Fig. 13 erzeugt wird. Letztgenanntes gleichen Signale wie die entsprechenden Anschlüsse des Signal gibt jeweils an, daß eine Elementaroperation des Elements 153 in F i g. 9 mit Ausnahme des Signals direkten Speicherzugriff-Übertrags eines einzigen Wor- ENPIA 2, das jetzt zusammen mit den benachbarten tes im Zusammenhang mit dem Unterschied in der Bit- zwei »hohen« Signalen die Wahl steuert. Die Signale frequenz zwischen dem Vordergrund und dem Hinter- 40 ENPIA 1,2 können aus einer in der Steueranordnung 2 grundspeicher beendet worden ist Der Flipflop 166 gebildeten Adresse abgeleitet werden, wird von Signal CLR (clear) an dem Anschluß 191 des An der sekundären Seite des Elements 207 werden Ausgangs des Elements 226 in Fig. 12 zurückgestellt folgende Signale geführt:

Das Ausgangssignal END an dem Anschluß 188 gelangt SS steuert eine einfache Drehfeldperiode für den Hinweiter zur monostabilen Kippstufe 169 mit einer Im- 45 tergrundspeicher; ROT gibt die Aktivierung der Drehpulsdauer von 100 ns. Der Anschluß 192 führt ununter- feldspulen frei. DMA für die Steuerung eines direkten brochen ein »hohes« Potential, hier ein Speisepotential Speicherzugriffs; DMWR, wobei eine logische »0« anvon ungefähr 5 Volt Das »hohe« Signalpotential an den gibt daß bei diesem direkten Speicherzugriff der Über-Eingangssignalanschlüssen beträgt minimal 2,4 V. Der trag vom Hintergrundspeicher zum Vordergrundspei-Anschluß 193 enthält ununterbrochen ein »niedriges« 50 eher erfolgt; WIR, wobei bei dem erwähnten »einfachen Potential, das maximal 0,8 V beträgt So erscheint an Schritt« (SS) eine logische »0« angibt, daö eine Datendem Anschluß 189 das impulsförmige Signal END I₁ das übertragung vom Hintergrundspeicher zum Vordermit einer Änderung im Signal END an dem Anschluß grundspeicher erfolgt; ANN, um ein Vernichtungssignal 188 verbunden ist Die monostabile Kippstufe 170 ist auf für eine magnetische Domäne zu erzeugen; LAC für die entsprechende Weise geschaltet und bildet während ei- 55 Steuerung des Aufladens des Adressenzählers 155 in ner astabilen Zeit von 100ns das Signal AC an dem Fig.9 (nach der Inversion zum Signal LD); END, wo-Anschluß 190. durch (Anschluß 188 in Fig. 10) das Ende einer Spei-Die Anpassungseinheit 14 enthält weiter folgende cherübertragung gemeldet wird, bzw. das Ende einer Teile gemäß F i g. 11. Das Element 200 hat den gleichen Drehung bei entsprechenden Adressendaten; und ~PAR, Aufbau wie das Element 153 in F i g. 9. Seine Ausgänge 60 wobei eine logische »0« eine gleiche Parität zwischen sind mit den Adressen-BUS-Leitungsieitern verbunden den acht Datenbits angibt wie bereits früher genannt und geben die von A 0 bis A 15 in der Bedeutsamkeit wurde. Die letzten sechs Anschlüsse werden nicht beansteigenden 16 Adressenbits daran ab. Die Steueran- nutzt

Schlüsse des Dreistellungen-Pufferspeichers (hoch, nied- Fig. 12 zeigt weitere Teile der Anpassungseinheit

rig, bzw. über einen hohen Impedanzwert abgeschlos- 65 Das Element 210 bildet als Teil eines mehrfachen Drei-

sen), die im Element 153 gemäß der Darstellung mit Statuspufferspeichers (siehe beispielsweise das Element

Erdpotential verbunden sind, empfangen jetzt an der 153) ein nicht invertierendes Durchgangselement für

Klemme 201 das gemeinsame Steuersignal AOD, was das Signal ROT unter Mitsteuerung von einem Signal

»L« am Steuereingang. Das Ausgangssignal gelangt über eine Serienschaltung zweier Umkehrstufen 211 und 212 zum Einführen einer Zeitverzögerung am Takteingang des Flipflops 213, der am Dateneingang ununterbrochen ein »hohes« Signal empfängt. Das Signal des Elements 210 wird weiterhin dem UND-Gatter 214 zugeführt, dessen Ausgang mit dem Rückstelleingang des Flipflops 213 verbunden ist. Das Signal DMA nach Fig. 11 gelangt an eine dem Element 210 entsprechende nicht-invertierende Weiterleitungsschaltung 215, die das Signal DM abgibt. Dieses Signal gelangt an den Takteingang des Flipflops 216, der am Dateneingang ein ununterbrochenes »hohes« Signal empfängt. Das invertierte Ausgangssignal des Fiipflops 216 liefert das Signal DMA 1, das dem Anschluß 172 in Fig. 10 zugeführt wird. Das nicht invertierte Ausgangssignal des Flipflops

216 gelangt an den Dateneingang des Flipflops 217 und an das NICHT-UND-Gatter 218. Der Takteingang des Flipflops 217 empfängt ein Taktsignal 7"400 mit einer Frequenz von 400 kHz. Der erste Ausgang des Flipflops

217 ist mit dem ersten Eingang der monostabilen Kippstufe 219 verbunden. Diese empfängt an einem zweiten Eingang ein ununterbrochen »niedriges« Signal und hat eine Zeitkonstante von 1 Mikrosekunde mit Hilfe eines hinzugefügten Kondensators von 560 pF und eines mit einem ununterbrochen hohen Speisepotential verbundenen Widerstands von 4,7 kOhm. Der zweite Ausgang des Fiipflops 217 ist mit einem Eingang des NICHT-UND-Gatters 220 verbunden. Die Fiipflops 216 und 217 können durch das Ausgangssignal des UND-Gatters 221 zurückgestellt werden, das auch dem UND-Gatter 214 zugeführt wird, um auf diese Weise das Rückstellsignal des Fiipflops 213 zu liefern. Das Ausgangssignal der monostabilen Kippstufe 219 gelangt an das NICHT-UND-Gatter 222. Dieses Gatter empfängt weiterhin das Signal D. Das Signal DM gelangt zum ersten Eingang der monostabilen Kippstufe 223, die an einem zweiten Eingang ein ununterbrochen »niedriges« Signal empfängt und mit Hilfe eines an eine Speisespannung von 5 V angeschlossenen Widerstands von 4,7 kOhm und einer Kapazität von 330 pF eine Impulsdauer von 100 ns hat. Das Signal am »12«-Anschlußstift des Elements 223 ist an den Taktimpulseingang des Fiipflops 224 angeschlossen, der am Dateneingang das Signal DMWR des Elements 207 empfängt. Dieser Flipflop wird vom Signal P zurückgestellt, daß der Flipflop 229 liefert, wie weiter unten beschrieben wird. Der nicht invertierte Ausgang des Fiipflops 224 liefert das Signal DWR, das zum NICHT-UND-Gatter 222 und zur Schaltung nach Fig. 13 gelangt. Der invertierte Ausgang des Fiipflops 224 gelangt weiter zur Schaltung nach Fig. 13 als das Signal DWR und zum NICHT-UND-Gatter 225, das an seinem anderen Eingang das Signal C empfängt Die Ausgangssignale der Gatter 222 und 225 gelangen zum NICHT-UND-Gatter 218, das so das Signal DMAST liefert, das der Schaltung nach Fig. 13 zugeführt wird. Die Umkehrstufe 226 empfängt das Signal RES; dieses Signal liefert die Anordnung 207 in F i g. 11, und es dient zum Erzeugen eines Anfangszustandes. Die Umkehrstufe 226 liefert das Signal CLR, das besser definierte Impulsflanken als das Signal RES sowie das darauf von der Umkehrstufe 227 gelieferte Signal CLR besitzt Letztgenanntes Signal gelangt zur Schaltung nach Fig, 10. Das Signal CLR erreicht das UND-Gatter 221, das weiterhin das Signal END 1 von dem Anschluß 189 in Fig. 10 empfängt und dessen Ausgangssignal bereits behandelt worden ist. Das Signal CLR gelangt weiterhin zum UND-Gatter 228, das an seinem anderen Eingang das Signal Ä empfängt und dessen Ausgangssignal als Rück- Ϊ-! Stellsignal für den Flipflop 229 benutzt wird. Letztge-||! nannter Flipflop empfängt an seinem Dateneingang ein?,?! ununterbrochen »hohes« Signal und an seinem Taktein-|| gang das Signal SS des Elements 207 in Fig. 11. Der|l invertierte Ausgang des Fiipflops 229 liefert das Signal^ Fauch zum NICHT-UND-Gatter 220. Das nicht inver- * tierte Ausgangssignal des Fiipflops 229 gelangt als Eingangsinformation zum Element 230. Die Elemente 230, 231 und 232 sind Teile eines Vierbitschieberegisters mit parallelem Eingang. Das Element 231 empfängt als Eingangsinformation das Signal WIR des Elements 207 in
Fig. 11. Das Element 232 empfängt aus dem Element 207 als Eingangsinformation das Signal ANN. Das Si-1| gnal des NICHT-UND-Gatters 220 erreicht dasf NICHT-UND-Gatter 233 und die monostabilen Kipp-g stufen 234 und 235. Die monostabile Kippstufe 234 ist-^ mit einem anderen Ausgang mit einem ununterbrochen || »niedrigen« Signal und mit einer Zeitkonstante von m 100 ns über einen Widerstand von 4,7 kOhm und einen M Kondensator von 330 pF auf bereits beschriebene Wei-1| se verbunden. Die Ausgangssignale der Kippstufe 234 |f arbeiten als Steuersignale für die Elemente 230,231 und ^ 232. Das erste Ausgangssignal des Elements 230 gelangt || zum NICHT-UND-Gatter 235A Das erste (nicht mver-S tierte) Ausgangssignal des Elements 231 gelangt zu den|/; NICHT-UND-Gattern 235Λ und 238. Das zweite Aus-| gangssigna! des Elements 231 gelangt zu den NICHT-1| UND-Gattern 236 und 237. Das erste Ausgangssignalp des Elements 232 liefert das Signal ANNi. Das Signal ;| DMA 1 (vom Flipflop 216 geliefert) gelangt an dieSii NICHT-UND-Gatter 235Λ und 236. Das Signal ZJWKl (vom Flipflop 224 geliefert) erreicht das NICHT-UND-Jg Gatter 237. Das Signal A (siehe weiter unten) wird zu- f§ sammen mit einem ununterbrochen »hohen« Signalp dem NICHT-UND-Gatter 238 zugeführt. So liefert dasll Gatter 235Λ das Signal DW, das Gatter 236 das Signal ;| DR, das Gatter 237 das Signal WR und das Gatter 23810 das Signal WRA. Das Signal WR gibt das Schreiben im i Hintergrundspeicher während einer Drehfeldperiode p an, wie bei F i g. 5 beschrieben wurde. Das Signal WRA *§ erreicht die Schaltung nach Fig. 13. Die Signale DW^ bzw. DR geben das Schreiben bzw. Lesen im Hinter-if, grundspeicher während einer Drehfeldperiode an, inso-1-fern es sich um eine Operation hinsichtlich eines direk- |ij ten Speicherzugriffs handelt Das NICHT-UND-Gatter f|; 246 empfängt die invertierten Ausgangssignale der Flip- ^v flops 240, 241 und 242. Das Ausgangssignal dieses Gatters 246 wird nach der Inversion im Element 247 dem
NICHT-UND-Gatter 233 zugeführt, das weiterhin noch
das Signal PWRON aus dem Element 244 empfängt
Das Ausgangssignal des Gatters 233 wird zusammen
mit zwei ununterbrochen »hohen« Signalen dem
NICHT-UND-Gatter 239 zugeführt das also nur als §' Umkehrstufe arbeitet Das Ausgangssignal des Gatters fj' 239 erreicht den Dateneingang des Fiipflops 240. Die ^ Fiipflops 240,241,242 und 243 bilden einen Ringzähler, g Die nicht invertierten Ausgänge führen die Signale A, B, ?i; C bzw. D und sind jeweils mit dem Dateneingang des j| nächsten Fiipflops verbunden. Die Takteingänge emp-1| fangen am Anschluß Γ400 ein Taktsignal mit einer g Taktfrequenz von 400 kHz, das weiter unten beschrie- |J ben wird. Als Rückstellsignal arbeitet das Signal CLR^, das gemäß der Beschreibung von der Umkehrstufe 226 |l gebildet wird. Die Fiipflops liefern die Signale A ... £>|| und Ä ... D. Das nicht invertierte Ausgangssignal des£| Fiipflops 243 gelangt zum zweiten Eingang der mono-fgstabilen Kippstufe 235. Diese Kippstufe hat mittels einesK

an einem ununterbrochen »hohen« Signal liegenden Widerstandes von 4,7 kOhm, eines Kondensators von 4,7 mF und eine Diode eine Impulsdauer von etwa 3 ms. Das Ausgangssignal der monostabilen Kippstufe 235 gelangt zum Dateneingang des Flipflops 244. Dieser riipflop empfängt an seinem Takteingang das erwähnte Signal 7"400 und wird mit den Flipflops 240... 243 vom Signal CLR zurückgestellt. Das Ausgangssignal des Flipflops 244 liefert das Signal PWRON, das den Erregungszustand der Drehmagnetfeldspulen angibt. Wenn dieses Signal »niedrig« wird, ist die neu triggerbare monostabile Kippstufe nicht innerhalb von 3 ms neu aktiviert, und es ist also für diese Dauer kein Zugriff zum Hintergrundspeicher erfolgt: zur Verringerung der Verlustleistung wird dabei die Erregung des Drehmagnetfeldes gestoppt. Die Zeit von 3 ms ist ziemlich beliebig gewählt. Der erwähnte Zugriff kann sich auf einen Einzelschrittspeicherzugriff oder auf einen direkten Speicherzugriff beziehen, und der 3-ms-Zeitraum liegt somit zwischen der Ausführung eines ersten Zugriffs und der Anfrage zum nächsten. Hiermit sind alle Elemente der F i g. 12 beschrieben worden.

Fig. 13 zeigt noch einige Teile der Anpassungseinheit. Am Eingang 260 erscheint ein vom Mikroprozessor erzeugtes Signal DMAGRA, das angibt, daß ein direkter Speicherzugriff nach einer betreffenden Anfrage, beispielsweise aus der Tastenfeldanordnung, zulässig ist. Damit gibt der Mikroprozessor hinsichtlich dieses Speicherzugriffs die Behandlung ab und wird der Zugriff weiter von den auf Gatterniveau detaillierter dargestellten Schaltungen weiter gesteuert Das Signal gelangt über die Umkehrstufe 263 zum Takteingang des Flipflops 264, der am Dateneingang ein ununterbrochen hohes Signal empfängt. Der nicht invertierte Ausgang des Flipflops 264 gelangt zum Dateneingang des Flipflops 265, der vom bereits früher erwähnten Taktimpuls Φ 2 mit einer Frequenz von 1 MHz getaktet wird. Das invertierte Ausgangssignal dieses Flipflops gelangt zum Rückstelleingang des Flipflops 264, zum Steuereingang der nicht invertierenden Weiterleitungsschaltung 266, zum ersten Eingang der monostabilen Kippstufe 267 und zum UND-Gatter 268. Das nicht invertierte Signal des Flipflops 265 erreicht die Umkehrstufe 269, die an ihrem Ausgang das Signal AOD liefert. Dieses Signal erreicht das Element 200 in Fig. 11, wodurch dieses Element die Bits q 0... q 10 und die fünf dort erwähnten festen Signale als Adresse an den Adressenbus 9 liefert Das bereits erwähnte Signal WRA erreicht den zweiten Eingang der monostabilen Kippstufe 270, die am ersten Eingang ein ununterbrochen »hohes« Signal empfängt Mit Hilfe eines Widerstandes von 4.7 kOhm und eines Kondensators von 560 pF hat sie eine Impulsdauer von 1 ms. Ihr Ausgangssignal gelangt zum UND-Gatter 268. Dieses Gatter erzeugt am Ausgang 271 das Signal DISTR, wodurch beim Lesen von Informationen im Eingangsdatenregister der Anpassungseinheit und beim anschließenden Erregen der Blasengeneratoren Synchronisation bewirkt wird. Die monostabile Kippstufe 267 empfängt am zweiten Eingang ein ununterbrochen »niedriges« Signal und hat mit Hilfe eines Widerstandes von 4,7 kOhm und eines Kondensators von 330 pF eine Impulsdauer von 100 ns. Die Ausgangsimpulse werden als DMAEND nach jedem übertragenen Wort (Zeichenkode) dem Anschluß 184 in Fig. 10 zugeführt Der Anschluß 261 emfängt das Signal DWR des Flipflops 224 in Fig. 12, der Anschluß 262 empfängt davon den invertierten Wert DWR. Der nicht invertierte Ausgang des Flipflops 265 wird außer der Umkehrstufe 269 weiter noch den NICHT-UND-Gattern 272 und 273 zugeführt. Unter der Mitsteuerung von den Signalen DWR und DWR liefern sie die Signale DDWbzw. DDR. Diese Signale melden, ob der Datenbus (8) hinsichtlich des direkten Speicherzugriffs (DMA) in der Schreib- bzw. in der Lesebetriebsart steht. Dabei liefert die nicht invertierende Weiterleitungsschaltung 266 ein Signal, das auf der bereits erwähnten Kontroll-BUS-Leitung zum Anzeigen der Lese- bzw. Schreibbetriebsart dient. Das Signal DMAEND wird als Rückstellsignal dem Flipflop 274 zugeführt. Dieser Flipflop empfängt an seinem Dateneingang ein ununterbrochen »hohes« Signal. Die monostabile Kippstufe 275 empfängt am ersten Eingang ein ununterbrochen »hohes« Signal und am zweiten Eingang das Signal £>M/4S(Start des direkten Speicherzugriffs) des Gatters 218 in F i g. 12. Durch einen Widerstand von 4,7 kOhm und einen Kondensator von 120OpF hat das Element 275 eine Impulsdauer von 1,8 ms. Die invertierten Ausgangssignale der monostabilen Kippstufe gelangen als Taktimpulse zum Flipflop 274. Dieser Flipflop liefert an seinen invertierten Ausgang ein Signal DMAREQ (REQ = request), wodurch jeweils eine erneute Anfrage zum Fortsetzen des direkten Speicherzugriffs gemeldet wird (siehe Fig. 15). So ist die Schaltung nach F i g. 13 beschrieben.

In dem oben beschriebenen System arbeiten die Anpassungseinheiten für Peripheriegeräte (PIA 207 und 152 in Fig. 8, 9, 11) so, daß sie vier Speicherstellen im Adressenbereich für den Mikroprozessor übertragen, nämlich stets 2 Speicher-(Adressen-)Stellen für Datenübertragung und zwei weitere für die Steuerung. Soweit nicht früher besprochen, haben die durch Buchstaben bezeichneten Signale folgende Bedeutungen:

BMI: Anpassung für Hintergrundspeicher,
AC: Adressenzähler im Hintergrundspeicher, der alle Drehfeldperioden zählt,
Adressenregister, das die Endstellung enthält, bei der die Steuerung des Drehmagnetfelds stoppt,

Es startet das Drehmagnetfeld, bis die Stellung in AR erreicht wird.

dieses Signal stoppt das Erzeugen des Drehmagnetfeldes,

dieses Signal startet den direkten Speicherzugriff in der Anpassungseinheit,
(Einzelschritt) dieses Signal startet eine einzige Periode der Drehung des Drehmagnetfeldes,
Dieses Signal hat den Wert »1«, wenn der Adressenzähler AC und das Adressenregister AR gleiche Stellungen haben.
Signal der Anpassungseinheit, das den Wert »1« erreicht, wenn die nicht dargestellte Detektoranordnung (8 Detektoren in Parallelschaltung) ein Wort mit geradzahliger Parität detektiert Die Anordnung zum Erzeugen dieses Signals wird nicht getrennt dargestellt; es ist nach dem bekannten Prinzip von EXKLU-SIV-ODER-Gattern aufgebaut Es gibt jeweils eine logische 1, wenn ungeradzahlige Parität zwischen seinen zwei Eingängen besteht Inversion dieser »1« meldet eine geradzahlige Parität

MESS(i):Unterprogramm, das eine Nachricht (i) am Wiedergabegerät mit einem aus einer Anzahl vorausbestimmter Texte bringt,

wird eine Aktion durch das Bedienungsorgan (Tastenfeld) abgewartet, wobei (i) die Ur-

ROT: ROT:

DMA:

END:

sache angibt (unter einer vorausbestimmten Anzahl von Ursachen.

Fig. 14A, B und C geben ein Flußdiagramm eines Testverfahrens für den Hintergrundspeicher. Folgende Blöcke enthalten einen nicht dargestellten Programmschritt: 300: //O-Register aktivieren; 301: 4. Versuch; 302: den Inhalt der Wörter P3...PS kontrollieren; 303: Blocktrennstufe?; 304: Blocknummer Bj bestimmen; 305: Bj zugeordnete Adresse Aj bestimmen (im Hintergrundspeicher)306: 8 Wörter Pi ... PS lesen;307: den Inhalt P1... PS kontrollieren; 307A: sind alle acht Blökke kontrolliert?; 308: merken: Fehler im Block Bj; 309: aus jedem Block/die /-Information nehmen und in die Datentabelle im Arbeitsspeicher stellen; 310: mit Hilfe von DMA aus dem Block B1 die Wiedergabeinformation D nehmen und zum Vordergrundspeicher transportieren. F i g. 14C gibt die Aktivierung des Hintergrundspeichers; 311: ist das Wort gleich Null?; 312: merken, welche(s) Bit(s) ungleich Null ist (sind); 313: dritter Vernichtungsversuch?; 314: kontrollieren, ob es Bits 0 gibt; 315: SS, WR für Block Bj, Muster Pl... PS; 316: letzter Block?; 317: kontrollieren, ob alle Pt ...PS Muster einwandfrei sind; 318: dritter Schreibversuch?; 319: Datentabelle im Arbeitsspeicher aktivieren. Fig. 14 gibt damit die Aktivierung und die Prüfung des Hintergrundspeichers. Nach der Wiedergabe von MESS (6) ist die Anordnung fertig. Hiernach folgt eine Liste von Standardnachrichten:

30

AfESS(I): Die Block^öpfe werden nicht detektiert,
MESS (2): einige Blockköpfe enthalten Fehler:

Block...

MESS (3): Thema wählen,

MESS (4): Vernichtung nicht möglich: Chip..., MESS (5): es ist nicht möglich, den Blasenspeicher zu

aktivieren,
MESS (6): Blasenspeicher fertig.

F i g. 15A stellt ein Zeitdiagramm für die verschiedenen Signale bei einer Schreiboperation im Hintergrundspeicher mit direktem Speicherzugriff (DMA) dar. Die linke Hälfte bezieht sich auf den Anfang, die rechte Hälfte auf das Ende der Behandlung einer einzigen Druckseite. Die Zeile 400 zeigt den Taktimpuls Φ 2 mit einer Frequenz von 1 MHz. Die Zeile 401 zeigt eine damit zusammenhängende Taktfrequenz von 400 kHz. Die Zeile 402 zeigt das im Element 207 erzeugte Signal DMA, das von der Steueranordnung erzeugt wird. Die Zeile 403 liefert das Signal DWR, das vom Signal DMWR (Element 207) abgeleitet und von der Richtung der Datenübertragung abgeleitet ist Beim Erscheinen des Signals DMA kann sich das Signal DWR ändern. Die Zeile 404 liefert das nichtinvertierte Ausgangssignal des Flipflops 216 in Fig. 12, das mit DMA eingestellt und mit dem Signal END 1 zurückgestellt wird. Die Zeile 405 zeigt das invertierte Ausgangssignal des Flipflops 217 in Fig. 12, das unter der Steuerung eines Taktimpulses der Γ400- Folge übernommen wird. Die Zeilen 406 ... 409 zeigen die entsprechenden Signale A, B, C und D nach Fig. 12, die sich unter der Steuerung des Gatters 220 zyklisch wiederholen. Die Zeile 410 zeigt das Ausgangssignal (invertierter Wert) der monostabilen Kippstufe 209 in Fi g. 12 mit einer Impulslänge von 1 μ5, die vom Signal der Zeile 405 gestartet wird. Dieses Signal gibt die Bereitschaft eines Zeichenkodes durch eine externe Quelle an. Die Zeile 411 zeigt das Signal DMAST, das unter der Steuerung des Signals auf der Zeile 410 oder synchron mit folgenden D-Signalen für die Dauer des direkten Speicherzugriffs erzeugt wird. Am Ende eines D-Signals ist eine vollständige Drehfeldrotation beendet und gegebenenfalls ein Zeichenkode gespeichert. Die Zeile 412 zeigt das Signal DMAREQ, das nach F i g. 13 jeweils um 1,8 μ5 verzögert durch das Signal DMAST einsetzt und vom Signal DMAEND nach jeder Zeichenübertragung wieder beendet wird. Die Zeile 413 zeigt das Signal DMAGRA(NT), das um eine Mikrosekunde verzögert vom Signal auf der Zeile 412 einsetzt und gleichzeitig damit beendet wird. Die Zeile 414 zeigt das kurze impulsförmige Signal am nichtinvertierten Ausgang des Flipflops 264 in Fig. 13, der sofort wieder zurückgestellt wird. Die Zeile 415 zeigt das Signal am invertierten Ausgang des Flipflops 265, das den Signalen .4OD, DDW und DlSTentsprächt. Ziemlich am Anfang einer Drehfeldperiode ist damit der Zeichenkode für Speicherung verfügbar. Die Zeile 416 zeigt das nadeiförmige Signal, das von der monostabilen Kippstufe 267 daraus als DMAEND abgeleitet wird. Die Zeile 417 zeigt ein alternierendes, von den B- und D-Impulsen gestartetes Signal, um die Blasengeneratoren der Hälfte der seriellen Teilspeicher (jeweils als 4 Stück) zu erregen. Hier erfolgt also Zeitverschachtelung, da die acht Speicherchips nach F i g. 5 identisch sind, jedoch über 180° paarweise gedreht sind und also gegenseitig um 180° in der Phase verschieden betrieben werden. Die Zeile 418 zeigt entsprechende Erregungssignale für die Vernichter dieser seriellen Teilspeicher: diese Impulse haben Längen von 2 μ-S. Die Zeile 419 zeigt das Signal 181 nach F i g. 10, das das Erreichen der »letzten Adresse« angibt Die Zeile 420 gibt das Signal END (Anschluß 188 in Fig. 10), das durch das folgende Signal DMAEND hoch wird. Die Zeile 421 zeigt das daraus abgeleitete, nadeiförmige Signal ENDX (Element 169). Nach diesem letzten Vorgang sind die Signale auf den Zeilen 411, 412, 413, 414, 415 und 416 bis zu einem folgenden direkten Speicherzugriff ungeändert

Fig. 15B zeigt ein Zeitdiagramm von Signalen, wie sie bei einer Leseoperation (nicht löschend) im Hintergrundspeicher mit direktem Speicherzugriff auftreten. Die meisten Signale entsprechen denen nach F i g. 15A.

Es gibt jedoch folgende charakteristische Unterschiede. Das Signal auf der Zeile 403 hat die andere Polarität, weil jetzt gelesen statt geschrieben wird. Im Zusammenhang damit fehlen auch die Zeilen 417 und 418. Ein weiterer Unterschied basiert darauf, daß die Information für Ausgabe erst am Ende einer Drehfeldperiode für Ausgabe verfügbar ist. Auch das Signal der Zeile 410 fehlt also sowie der erste Signalimpuls auf den im übrigen vorhandenen Zeilen 411,414,415,416,412 und 413. Die Impulse des Signals DMA.STzüi der Zeile 41! werden vom Signal C(Gatter 225 in F i g. 12) synchronisiert. Davon werden wieder die Impulse auf den Zeilen 412... 416 abgeleitet. Das Signal auf der Zeile 415 den invertierten Ausgang des Flipflops 265 und die Signale AOD und DDR gibt an: die Impulslänge von 0,8 μς des letzten Signals gibt das Intervall der Datenausgabe an. Das Beenden des direkten Speicherzugriffs im rechten Teil der Figur erfolgt entsprechend der F i g. 15A.

Hierzu 13 Blatt Zeichnungen

Claims (12)

>·■'■■ Patentansprüche:

1. Anordnung zum Darstellen einer vorgegebenen Anzahl von Zeichen entsprechend einer Druckseite auf einem Wiedergabegerät wobei die Zeichen einer Anzahl Druckseiten von einem Sender zu vorgegebenen Zeiten zyklisch aufeinanderfolgend einem Eingang der Anordnung zugeführt werden,

mit einem Vordergrundspeicher zum Aufnehmen der Daten für die Zeichen einer Druckseite und zum Abgeben dieser Daten seriell an das Wiedergabegerät

mit einem Bedienorgan und

mit einer daran angeschlossenen Steueranordnung, die abhängig von den über das Bedienorgan eingegebene Information das Aufnehmen der Daten in den Vordergrundspeicher steuert
dadurch gekennzeichnet, daß ein dem Vordergrundspeicher vorgeschalteter Hintergrundspeicher vorgesehen ist, der unter Steuerung der Steueranordnung die Daten mindestens zweier Druckseiten aufnimmt und wahlweise die Daten jeweils einer Druckseite dem Vordergrundspeicher zuführt und der mindestens zwei parallel geschaltete, bitseriell organisierte Teilspeicher enthält, von denen jeder einen Teil der Daten jedes Zeichens enthält

2. Anordnung nach Anspruch 1, dadurch gekennzeichnet daß der Hintergrundspeicher mindestens einen Modul enthält, der genau so viele parallel geschaltete serielle Teilspeicher wie ein am Wiedergabegerät darzustellendes Zeichenfeld Bitsignale in seinem Kode enthält, wobei die seriellen Teilspeicher die Bits jeweils eines Zeichens an einem Eingang bzw. Ausgang des Moduls parallel austauschen.

3. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die seriellen Teilspeicher aus magnetischen Speicherschichten mit Domänen aufgebaut sind.

4. Anordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet daß die seriellen Teilspeicher in der Technik der ladungsgekoppelten Anordnungen (CCD) aufgebaut sind.

5. Anordnung nach einem der Ansprüche 1 bis 4, bei der der Hintergrundspeicher als ein von Schiebeimpulsen antreibbarer Schiebespeicher ausgeführt ist, dadurch gekennzeichnet daß der Hintergrundspeicher weiterhin einen Zähler enthält, dessen Zähleingang Schiebeimpulse für die erwähnten seriellen Teilspeicher als Zählimpulse empfängt und dessen Zählerstellung dadurch einer Verschiebung der Informationen in den seriellen Teilspeichern entspricht, und daß eine Zugriffsanordnung des Hintergrundspeichers ausschließlich durch ein Signal der Steueranordnung und ab einer von diesem Signal ausgewählten, vorbestimmten Zählerstellung einer Menge genau so vieler Zählerstellungen, wie Druckseitenteile in einem seriellen Teilspeicher Platz finden, freigebbar ist.

6. Anordnung nach Anspruch 5, dadurch gekennzeichnet, daß die Zugriffsanordnung des Hintergrundspeichers nach dem Empfang eines freigebenden Signals erneut blockierend durch ein Ausgangssignal des erwähnten Zählers nach einer der Speicherlänge eines Druckseitenteils in einem seriellen Teilspeicher entsprechenden Anzahl von Schiebeimpulsen für den Hintergrundspeicher ansteuerbar ist.

7. Anordnung nach Anspruch 6, bei der der Zähler eine erste Zylkuslänge entsprechend der Kapazität eines seriellen Teilspeichers hat dadurch gekennzeichnet daß der Zähler ein partiell freigebendes bzw. ein unter Ausschließung weiterer Signale erneut blockierendes Signal beim Erreichen des Anfangs bzw. des Endes eines Teilzyklus in dem ersten Zyklus abgibt wobei die Länge des Teilzyklus der Kapazität für einen Druckseitenteil innerhalb eines seriellen Teilspeichers entspricht

8. Anordnung nach Anspruch 5,6 oder 7, dadurch gekennzeichnet daß der Zähler Unterzyklen mit einer Länge einer Zeile der Druckseite enthält

9. Anordnung nach Anspruch 8, dadurch gekennzeichnet daß der erwähnte Vordergrundspeicher ein Speicher mit wahlfreiem Zugriff und einer vorbestimmten Kapazität ist und daß der Zähler neben den Unterzyklen gleicher Länge einen zusätzlichen Unterzyklus abweichender Länge enthält, wodurch die summierten Längen der Unterzyklen in einem Teilzyklus, dessen Länge der Kapazität für einen Druckseitenteil innerhalb eines seriellen Teilspeichers entspricht der vorausbestimmten Kapazität des Vordergrundspeichers entsprechen.

10. Anordnung nach Anspruch 8 oder 9, dadurch gekennzeichnet daß der Vordergrundspeicher einen Adressenumsetzer besitzt, der eine aus Zeilen- bzw. Zeichennummer bestehende Adresse von der Steueranordnung bzw. vom Ausgang des erwähnten Zählers an einem Eingang in eine direkte Speicheradresse für den Vordergrundspeicher umsetzt von dem ein Adresseneingang weiterhin mit einem Adressenausgang des Wiedergabegeräts verbunden ist.

11. Anordnung nach Anspruch 10, dadurch gekennzeichnet daß der Vordergrundspeicher eine Wechselanordnung enthält, um in aufeinanderfolgenden Speicherzyklen des Vordergrundspeichers den Adresseneingang des Vordergrundspeichers abwechselnd für den Adressenausgang des Wiedergabegeräts zum Abgeben einer Zeicheninformation für die Darstellung bzw. für einen Adressenausgang des Adressenumsetzers für eine Informationsaustauschübertragung zugänglich zu machen.

12. Anordnung nach einem der Ansprüche 5 bis 11, dadurch gekennzeichnet daß im Vordergrundspeicher die Rückkehrzeit eines Speicherzyklus für eine Informationsaustauschübertragung kleiner als die Wiederholungszeit für die Schiebeimpulse für den Hintergrundspeicher ist und daß eine Hilfstaktanordnung vorgesehen ist, um jedesmal bei der Bereitstellung einer Datenwortsteile insbesondere eines Zeichenkodes durch den Hintergrundspeicher für die Übertragung einen Speicherzyklus des Vordergrundspeichers zum Durchführen der erwähnten Übertragung zu aktivieren.