DE2818085A1

DE2818085A1 - INTEGRATED SEMI-CONDUCTOR CIRCUIT

Info

Publication number: DE2818085A1
Application number: DE19782818085
Authority: DE
Inventors: Tatsushi Asakawa; Shinji Morozumi
Original assignee: Suwa Seikosha KK
Current assignee: Seiko Epson Corp
Priority date: 1977-04-26
Filing date: 1978-04-25
Publication date: 1978-11-09
Also published as: FR2412850A1; CH639810GA3; HK52284A; DE2818085C2; CH639810B; US4258310A; US4498040A; FR2412851A1; GB1602898A; FR2412851B1; US4377781A; FR2412850B1

Abstract

A voltage detection integrated circuit including a voltage regulation circuit for controlling the operation thereof is provided. The voltage detection integrated circuit includes a reference voltage circuit for producing a predetermined reference voltage, a voltage converter for converting a detected voltage for measurement and a comparator circuit for comparing the level of the reference voltage to the level of the converted voltage and for producing a comparison signal representative of the difference in voltage levels compared thereby. The voltage regulation circuit is coupled to the comparator circuit and the reference voltage circuit and/or voltage conversion circuit for selectively adjusting the level of the reference voltage produced by the reference voltage circuit and/or the converted voltage produced by the voltage converter, to thereby control the comparison signal produced by the comparator circuit.

Description

INTEGRIERTE HALBLEITERSCHALTUNGINTEGRATED SEMI-CONDUCTOR CIRCUIT

description

Die Erfindung betrifft eine integrierte Halbleiterschaltung sowie eine insbesondere mit dieser aufgebaute Spannungsmeß schaltung, die vorzugsweise in einer elektronischen Uhr Verwendung finden kann.The invention relates to an integrated semiconductor circuit as well as a voltage measuring device constructed in particular therewith circuit that can preferably be used in an electronic watch.

Betrachtet man den Fall der Spannungsmeßschaltung, so
wurde diese bisher gegenüber einer gegebenen eingestellten Spannung, die gemessen werden soll, aufgrund der gemessenen Spannung mit Hilfe eines variablen Widerstandes oder eines geeignet gewählten Widerstandes reguliert, und zwar beim oder nach dem Einbau der Spannungsmeßschaltung in ein elektronisches Gerät. Der komplizierte Reguliervorgang war eine Selbstverständlichkeit, und je genauer die Regulierung der eingestellten Spannung war, umso höher wurden die Kosten für die Regulierung, so daß dieser Reguliervorgang ein hartnäckiger Kostenfaktor war. Dies ist speziell Schwankungen von passiven und aktiven Elementen zuzuschreiben, die in der Spannungsmeßschaltung verwendet werden, undConsidering the case of the voltage measuring circuit, so
this has hitherto been regulated in relation to a given set voltage which is to be measured on the basis of the measured voltage with the aid of a variable resistor or a suitably selected resistor, namely during or after the voltage measuring circuit is installed in an electronic device. The complicated regulating process was a matter of course, and the more precise the regulation of the set voltage, the higher the cost of the regulation became, so that this regulating process was a stubborn cost factor. This is particularly attributable to variations in passive and active elements used in the voltage measuring circuit, and

45/079445/0794

folglich stehen die Kosten für den Einstellvorgang in umgekehrtem Verhältnis zur Ausbeutequote der Elemente. Bedenkt man, daß in elektronischen Geräten gewöhnlich passive und aktive Elemente, die in dem elektronischen Gerät einschließlich der Spannungsmeßschaltung arbeiten und funktionieren, in einem öderen mehreren Chips als integrierte Schaltung bzw. Schaltungen (IC) zusammengefaßt sind, reflektiert die Ausbeute oder Nutzbarkeit der Spannungsneßschaltung selbst exakt diejenige der integrierten Schaltung, und man hat lange darauf gewartet, die Schaltungsanordnung so zu erstellen, daß die Regulierung der eingestellten Spannung einfach ist und nichts gegen irgendwelche möglichen Schwankungen bezüglich der einzelnen Eigenschaften dieser Elemente, und daß die Ausbeute der integrierten Schaltung auch verbessert werden kann. Wenn eine integrierte Schaltung vorgesehen wäre, in der auf leichte Weise vor deren Einbau eine Einstellung möglich wäre, trotz der Schwankungen der Eigenschaften eines jeden Elementes in der integrierten Schaltung, könnten die Kosten für die Einstellung in großem Maß reduziert werden und wäre zusätzlich eine Verbesserung der Ausbeute oder Verwendungsquote der integrierten Schaltungen möglich.consequently, the cost of the adjustment process is in inversely related to the recovery rate of the elements. Considering that in electronic devices usually passive and active elements working in the electronic device including the voltage measuring circuit and work in a barren multiple chips as an integrated Circuit or circuits (IC) are combined, reflects the yield or usability of the voltage measurement circuit itself exactly that of the integrated circuit, and one has waited a long time for the circuit arrangement to be created in such a way that the regulation of the set voltage is easy and nothing against any possible Fluctuations in the individual properties of these elements, and that the yield of the integrated circuit can also be improved. If an integrated circuit would be provided in which an adjustment would be easily possible before their installation, despite the fluctuations the properties of each element in the integrated Circuit, the cost of adjustment could be greatly reduced and would be an improvement in addition the yield or utilization rate of the integrated circuits possible.

Aufgabe der vorliegenden Erfindung ist es daher, eine Spannungsmaßschaltung verfügbar zu machen, bei der sich die Ein-The object of the present invention is therefore to provide a voltage measuring circuit to make available, in which the input

^2/3 609845/0794 ^2/3 609845/0794

Stellspannung sehr leicht und kostensparend einstellen läßt, insbesondere durch die Einstellbarkeit einer integrierten Schaltung. Dabei soll die Ausbeute oder Verwendbarkeit einer integrierten Schaltung selbst durch eine einfach Einstelleinrichtung verbessert werden. Damit soll auch die Möglichkeit eröffnet werden, die Ausbeute oder Nutzbarkeit einer die Spannungsmeßschaltung umfassenden integrierten Schaltung zu verbessern. Weiterhin besteht das Bestreben, damit die Kosten einer elektronischen uhr zu senken.Adjusting voltage can be set very easily and cost-effectively, in particular due to the adjustability of an integrated Circuit. The yield or usability of an integrated circuit itself should be achieved by a simply adjusting device can be improved. This should also open up the possibility of the yield or To improve the usability of an integrated circuit comprising the voltage measuring circuit. Still exists the endeavor to reduce the cost of an electronic watch.

Um zu einer Lösung zu kommen, müssen Auslegung und Aufbau der Schaltungen derart sein, daß Schwankungen der Eigenschaften von passiven und aktiven Elementen, welche die integrierte Schaltung bzw. die Spannungsmeßschaltung bilden, nicht die Schwankungen für die gesamte integrierte Schaltung bzw. Spannungsmeßschaltung sind, d. h., daß im Idealfall die Werte der Einstellspannungen der integrierten Schaltung bzw. Spannungsmeßschaltung in der beabsichtigten Weise festliegen.In order to come to a solution, the design and construction of the circuits must be such that fluctuations in the properties of passive and active elements that form the integrated circuit or the voltage measuring circuit, are not the fluctuations for the entire integrated circuit or voltage measuring circuit, d. i.e. that im Ideally the values of the setting voltages of the integrated Circuit or voltage measuring circuit are fixed in the intended manner.

Die Lösung dieser Aufgabe ist in den Ansprüchen gekennzeichnet bzw. vorteilhaft weitergebildet.The solution to this problem is characterized or advantageously developed in the claims.

Im folgenden wird die Erfindung anhand von Ausführungsformen näher erläutert. In den Zeichnungen zeigen:The invention is explained in more detail below on the basis of embodiments. In the drawings show:

809845/0794809845/0794

Fig. 1 ein Blockschaltbild einer erfindungsgemäßen Spannungsmeßschaltung, die insbesondere mit der erfindungsgemäßen integrierten Halbleiterschaltung aufgebaut ist;Fig. 1 is a block diagram of a voltage measuring circuit according to the invention, in particular with the semiconductor integrated circuit according to the invention is constructed;

Fig. 2 eine Ausführungsform der erfindungsgemäßenFig. 2 shows an embodiment of the invention

Spannungsmeßschaltung, bei der die erfindungsgemäße Einstellvorrichtung für eine integrierte Schaltung vorgesehen ist;Voltage measuring circuit in which the inventive Integrated circuit adjustment device is provided;

Fig. 3-a eine Ausführungsform eines C-MOS-Transistoren3-a shows an embodiment of a C-MOS transistor

aufweisenden Operationsverstärkers oder Differenzverstärkers in dem als Spannungsmeßschaltung ausgebildeten erfindungsgemäßen Ausführungsbeispiel;having operational amplifier or differential amplifier in the embodiment of the invention designed as a voltage measuring circuit;

Fig. 3-b eine Schnittansicht einer integrierten MOS-Schaltung; Fig. 3-b is a sectional view of a MOS integrated circuit;

Fig. 4-a eine Schnittansicht einer integrierten MOS-Schaltung; Fig. 4-a is a sectional view of a MOS integrated circuit;

Fig. 4-b eine Darstellung von Widerständen in der integrierten Schaltung;Fig. 4-b shows a representation of resistors in the integrated Circuit;

Fig. 4-c einen Widerstand in MOS-Ausführung;4-c shows a resistor in MOS design;

809845/0794809845/0794

Fig. 4-d einen durch eine Diode gebildeten Widerstand; Fig. 4-d shows a resistor formed by a diode;

Fig. 4-e eine Ausführungsform einer Bezugsspannungsschaltung in der erfindungsgemäßen Spannungsmeß schaltung;Figure 4-e shows an embodiment of a reference voltage circuit in the voltage measurement according to the invention circuit;

Fig. 5-a eine Ausführungsform einer Steuerschaltung der Regulierschaltung der erfindungsgemäßen Spannungsmeßschaltung, insbesondere mit der erfindungsgemäßen integrierten Schaltung mit Einstellvorrichtung;Fig. 5-a shows an embodiment of a control circuit of the regulating circuit of the invention Voltage measuring circuit, especially with the integrated circuit according to the invention with adjusting device;

Fig. 5-b eine Schnittansicht einer integrierten Schaltung mit einem MOS und einem FAMOS; *)Figure 5-b is a sectional view of an integrated circuit with a MOS and a FAMOS; *)

Fig. 5-c eine Draufsicht auf die integrierte Schaltung der Steuerschaltung in Fig. 5-a;Fig. 5-c is a plan view of the integrated circuit of the control circuit in Fig. 5-a;

Fig. 6 eine Ausführungsform eines Schieberegisters oder Flipflop in der erfindungsgemäßen Spannung smeß schaltung;6 shows an embodiment of a shift register or flip-flop in the voltage according to the invention smeß circuit;

Fig. 7-a eine Zeitfolgedarstellung von Impulsen zumFig. 7-a is a timing diagram of pulses for

Abtasten und Halten in einer Impulsgeneratorschaltung für die erfindungsgemäße Spannungsmeß schaltung;
*) (siehe Seite 10a)Sampling and holding in a pulse generator circuit for the voltage measuring circuit according to the invention;
*) (see page 10a)

809845/0794809845/0794

-TQa--TQa-

FAMOS (floating gate avalanche injection metal oxide semiconductor: MOS mit schwebendem Gate und Lawinendurchbruchinjection).FAMOS (floating gate avalanche injection metal oxide semiconductor: MOS with floating gate and avalanche breakthrough injection).

809845/0794809845/0794

Fig. 7-b eine andere Ausführungsform der Impulsgeneratorschaltung der erfindungsgemäßen Spannungsmeßschaltung;Fig. 7-b shows another embodiment of the pulse generator circuit of the invention Voltage measuring circuit;

Fig. 7-c eine Zeitfolgedarstellung von Impulsen zum Abtasten und Halten in der Impulsgeneratorschaltung nach Fig. 7-b der erfindungsgemäßen Ausführungsform einer Spannungsmeßschaltung;Fig. 7-c is a timing diagram of pulses to the Sampling and holding in the pulse generator circuit of Fig. 7-b of the invention Embodiment of a voltage measuring circuit;

Fig. 8 eine Ausführungsform einer automatischen Regulierschaltung für die gemessene Einstellspannung in der erfindungsgemäßen Spannungsmeß schaltung, die vorzugsweise mit der internen Einstellvorrichtung der erfindungsgemäßen integrierten Schaltung versehen ist;8 shows an embodiment of an automatic regulating circuit for the measured setting voltage in the voltage measurement according to the invention circuit, which is preferably integrated with the internal adjustment device of the invention Circuit is provided;

Fig. 9 eine Ausführungsform eines automatischen9 shows an embodiment of an automatic

Einstellsystems, das die Ausführungsform der Fig. 8 umfaßt, das die interne Einstellvorrichtung für die erfindungsgemäße integrierte Schaltung in der automatischen Regulierschaltung der gemessenen Einstellspannung in der erfindungsgemäßen Spannungsmeßschaltung aufweist; Adjustment system comprising the embodiment of FIG. 8 having the internal adjustment device for the integrated circuit according to the invention in the automatic regulation circuit the measured setting voltage in the voltage measuring circuit according to the invention;

809845/0794809845/0794

ΙόΙό

Pig. 10 eine weitere Ausführungsform der erfindungs-Pig. 10 another embodiment of the invention

gemäßen Einstellvorrichtung in der erfindungsgemäßen Spannungsmeßschaltung;according adjustment device in the invention Voltage measuring circuit;

Fig. 11 eine Ausführungsform, bei der die erfindungsgemäße Spannungsmeßschaltung, die eine erfindungsgemäße Einstellvorrichtung für die integrierte Schaltung aufweist, in einer elektronischen Uhr untergebracht ist;11 shows an embodiment in which the voltage measuring circuit according to the invention, which is a according to the invention Has adjusting device for the integrated circuit, in an electronic Clock is housed;

Fig. 12-a eine Ausführungsform, in der das Ausführungsbeispiel der erfindungsgemäßen Spannungsmeßschaltung die Spannung zweier Pegel feststellt;Fig. 12-a shows an embodiment in which the embodiment of the voltage measuring circuit according to the invention detects the voltage of two levels;

Fig. 12-b eine Zeitfolgedarstellung von Impulsen zumFig. 12-b is a timing diagram of pulses to the

Abtasten und Halten in der erfindungsgemäßen Spannungsmeßschaltung, welche die Spannung zweier Pegel feststellt.Scanning and holding in the inventive Voltage measuring circuit, which shows the voltage detects two levels.

Der Aufbau einer erfindungsgemäßen integrierten Halbleiterschaltung ist in Blockdarstellung in Fig. 1 gezeigt, wobei als besondere Ausführungsform eine Spannungsmeßschaltung gewählt ist. Eine Bezugsspannungsschaltung 1 erzeugt eine Bezugsspannung Vst, die kaum oder gar nicht von der zu über-The structure of an integrated semiconductor circuit according to the invention is shown in a block diagram in Fig. 1, a voltage measuring circuit being selected as a special embodiment is. A reference voltage circuit 1 generates a reference voltage Vst which hardly or not at all depends on the

809845/0794809845/0794

wachenden Meßspannung abhängt, und bei dieser Schaltung handelt es sich um eine solche zur direkten Erzeugung einer Einstellspannung zum Messen der Meßspannung mit einer gegebenen Spannung oder zur Erzeugung einer Bezugsspannung, die stark von der Einstellspannung abhängt. 2 ist eine Schaltung zum Umwandeln der Meßspannung, welche die Ausgabe der Meßspannung selbst erzeugt oder ein Ausgangssignal, das stark von der Meßspannung abhängt. Eine Vergleichsschaltung 3 vergleicht die Bezugsspannung in Schaltung 1 mit der aus der Meßspannung in Schaltung 2 erhaltenen umgewandelten Spannung Vd. Die Einstellspannung ist tatsächlich eine Spannung, die mit der Spannung übereinstimmt, die aus dem Vergleich zwischen der Bezugsspannung und der umgewandelten Spannung, die der Vergleichsspannung als Eingaben geliefert werden, hervorgegangen ist, und in einem umgekehrten Sinn ist eine geeignete Methode zum Umwandeln der Bezugsspannung und der Meßspannung gewählt, wenn die gewünschte Einstellspannung bestimmt ist. Bedingt durch das Erfordernis der Genauigkeit der Einstellspannung kann die Regulierung natürlich manchmal aufgrund der tatsächlichen Eigenschaften der Elemente für die Einstellspannung erforderlich sein. 4 ist eine Regulierschaltung einschließlich einer Reguliervorrichtung, insbesondere entsprechend der erfindungsgemäßen Einstellvorrichtung, mit dem System zur Regulierung der Bezugsspannungsschaltung 1 und dem System zur Regulierung der Meßspannungs-monitoring voltage depends, and with this circuit it is one for the direct generation of a setting voltage for measuring the measuring voltage with a given one Voltage or to generate a reference voltage, which strongly depends on the setting voltage. 2 is a Circuit for converting the measuring voltage, which generates the output of the measuring voltage itself or an output signal, which strongly depends on the measuring voltage. A comparison circuit 3 compares the reference voltage in circuit 1 with the converted one obtained from the measurement voltage in circuit 2 Voltage Vd. The set voltage is actually a voltage that is the same as the voltage obtained from the comparison between the reference voltage and the converted Voltage provided as inputs to the equivalent voltage, and in an inverse sense is a suitable method of converting the reference voltage and the measuring voltage selected when the desired setting voltage is determined. Due to the requirement of the accuracy of the setting voltage, the regulation can of course sometimes due to the actual properties of the items may be required for the setting voltage. 4 is a regulating circuit including a regulating device, in particular according to the adjusting device according to the invention, with the system for regulating the reference voltage circuit 1 and the system for regulating the measuring voltage

809845/0794809845/0794

wandlerschaltung 2, d. h., der Schaltung zum Regulieren bzw. Einstellen der Bezugsspannung oder der umgewandelten Spannung, die miteinander zu vergleichen sind, oder beider. In diesen genannten Schaltungen 1, 2, 3 und 4 wird laufend eine Energieversorgung, d. h., Stromzuführung, durchgeführt und daher wird bei tragbaren elektronischen Geräten, die als Energiequelle eine Batterie begrenzter Energie aufweisen, diese Spannungsmeßschaltung in Abtastweise betrieben, um den Stromverbrauch möglichst niedrig zu bekommen.converter circuit 2, d. i.e., the circuit for regulating or setting the reference voltage or the converted Tension to be compared, or both. In these circuits 1, 2, 3 and 4 mentioned, is ongoing a power supply, d. i.e., power supply, and therefore portable electronic devices which have a battery of limited energy as an energy source, this voltage measuring circuit operated in scanning mode, to get the power consumption as low as possible.

Eine Impulsgenera tor schaltung 5 erzeugt Impulse O₃ (0-, 5L, o'.,, Φο) t die für diesen Abtastbetrieb erforderlich sind, und die Abtastimpulse werden auf alle oder einige der Schaltungen 1, 2, 3 und 4 übertragen, wobei die entsprechenden Schaltungen im Abtastbetrieb arbeiten. In den meisten Fällen wird jedoch das Ausgangssignal der Vergleichsschaltung 3 in der üblichen Art benötigt, und aus diesem Grund ist es erforderlich, eine Halteschaltung vorzusehen, um das Ausgangssignal der Vergleichsschaltung für die Zeiträume festzuhalten, zu denen keine Abtastung durchgeführt wird. 6 ist diese Halteschaltung, und die für diese Halteschaltung erforderlichen Impulse werden von der Impulsgeneratorschaltung 5 geliefert, gleicherweise wie beim Abtasten. In der Spannungsmeßschaltung als Ganzes umfaßt der Kernteil die Bezugsspannungsschaltung 1, die Meßspannungswandlerschaltung 2 und die Vergleichsschaltung 3, und erfindungsgemäß ist jede von diesen so aufgebaut, daß sie nicht von den Eigenschaften der einzelnen Elemente ab-A pulse generator circuit 5 generates pulses O ₃ (0-, 5L, o '. ,, Φο) t required for this scanning operation, and the scanning pulses are transmitted to all or some of the circuits 1, 2, 3 and 4, wherein the corresponding circuits operate in scanning mode. In most cases, however, the output of the comparison circuit 3 is required in the usual manner, and for this reason it is necessary to provide a hold circuit to hold the output of the comparison circuit for the periods when no sampling is performed. 6 is this holding circuit, and the pulses required for this holding circuit are supplied from the pulse generating circuit 5, in the same way as in the case of scanning. In the voltage measuring circuit as a whole, the core part comprises the reference voltage circuit 1, the measuring voltage converter circuit 2 and the comparison circuit 3, and according to the invention, each of these is constructed in such a way that it does not depend on the properties of the individual elements.

4/5 609845/07944/5 609845/0794

IbIb

hängt, sondern die Einstellspannung nahezu in der beabsichtigten Weise bestimmt und insbesondere umfaßt der Kernteil die Regulierschaltung 4,und die erfindungsgemäße Einstellvorrichtung ist in der integrierten Schaltung solchermaßen vorgesehen. Im besonderen Fall der Spannungsmeßschaltung beispielsweise ist die Einstellspannung durch die Einstelleinrichtung nahezu in der beabsichtigten Weise bestimmt.depends, but determines the setting voltage almost in the intended manner and in particular includes the Core part of the regulating circuit 4, and the inventive Adjustment device is provided in the integrated circuit in such a way. In the special case of the voltage measuring circuit for example, the setting voltage by the setting means is almost as intended Way determined.

Eine Ausführungsform der vorliegenden Erfindung ist in Fig. 2 gezeigt. In der besonderen Ausführungsform handelt es sich dabei um eine Spannungsmeßschaltung mit der erfindungsgemäßen Einstellvorrichtung. Durch strichpunktierte Linien eingegrenzte Blöcke entsprechen gleich nummerierten Blöcken in Fig. 1. Als Beispiel für die zu verwendenden aktiven Elemente ist ein Feldeffekttransistor mit isoliertem Gate (nachstehend als MOS bezeichnet) gewählt.An embodiment of the present invention is shown in FIG. In the particular embodiment acts it is a voltage measuring circuit with the inventive Adjustment device. Blocks delimited by dash-dotted lines correspond to those with the same number Blocks in Fig. 1. An example of the active elements to be used is a field effect transistor with insulated Gate (hereinafter referred to as MOS) is selected.

Als erstes folgt eine Erläuterung der Impulsgeneratorschaltung 5. Diese setzt sich aus einem Schieberegister 7 und einer NAND-Schaltung 8 zusammen. Wenn Signale, wie sie in Fig. 7-a gezeigt sind, in Anschlüsse φ. und φ~ einlaufen, dann wird Signal ό_ mittels eines Schieberegisters 7 (Flipflop) für einen Halbtaktteil des Signals p' verschoben, und bei Q tritt ein Signal $' aus. Demgemäß erscheint aus Ausgang ?LAn explanation of the pulse generator circuit 5 follows first. This is composed of a shift register 7 and a NAND circuit 8. When signals as shown in Fig. 7-a are entered into terminals φ. and φ ~ enter, then signal ό_ is shifted by means of a shift register 7 (flip-flop) for a half-clock part of signal p ' , and at Q a signal $' emerges. Accordingly, the output? L appears

^5/6 809845/0794 ^5/6 809845/0794

AtAt

der NAND-Schaltung 8 ein Differenzimpuls, wie er in Fig. 7-ä gezeigt ist. Wenn beispielsweise cL eine Frequenz von 64 Hz und φ_ eine Frequenz von 1/2 Hz besitzt, dann erscheint bei φ₃ ein Impuls niedrigen Pegels in 1/128 s und ein hoher Pegel in (2 - 1/128) s, nämlich ein Impuls niedrigen Pegels, der eine sehr geringe Breite aufweist (Differenzimpuls). Die einzelnen Schaltungen 1, 2, 3, 4 und 6 werden mit einem solchen Differenzimpuls betrieben.the NAND circuit 8 a differential pulse as shown in Fig. 7-a. For example, if cL has a frequency of 64 Hz and φ_ has a frequency of 1/2 Hz, then at φ ₃ a low level pulse appears in 1/128 s and a high level in (2 - 1/128) s, namely a pulse low level, which has a very small width (differential pulse). The individual circuits 1, 2, 3, 4 and 6 are operated with such a differential pulse.

Das erwähnte Schieberegister (Flipflop) 7 ist gemäß Fig. 6 aufgebaut. Da ein Signal CL durch einen Inverter 93 entgegensetzte Phase CL erhält, werden Schalttransistoren in Form eines N-Kanal-Transistors (nachstehend mit NT bezeichnet) 94 und eines P-Käiial-Transistors (nachstehend mit PT bezeichnet) 95 eingeschaltet, wenn CL hoch liegt. Dadurch wird W invertiert und als W eingespeichert, mit Hilfe eines NT 96 und PT 97 aufweisenden Inverters. Daher ist dann Q = W. NT 102 und PT 103 bilden einen Inverter, durch den Q invertiert wird, so daß Q =w ist. Dann sind NT 98 und PT 99 aus. Da NT 98 und PT 99 nur eingeschaltet werden, wenn CL niedrig wird, wird dieses Q =W durch einen NT 100 und PT 101 aufweisenden Inverter zu Q = Q = W invertiert, und das Ausgangssignal Q wird erhalten. NT 94 und PT 95 sind dann aus. Das heißt, Q unterliegt keiner Änderung, selbst wenn W sich ändert, wenn CL nie-The shift register (flip-flop) 7 mentioned is shown in FIG. 6 built up. Since a signal CL opposed by an inverter 93 Phase CL is obtained, switching transistors in the form of an N-channel transistor (hereinafter referred to as NT) 94 and a P-type transistor (hereinafter referred to as PT) 95 on when CL is high. This inverts W and stores it as W with the help of an NT 96 and PT 97 having inverters. Therefore Q = W. NT 102 and PT 103 form an inverter through which Q is inverted, so that Q = w. Then NT 98 and PT 99 are off. Since NT 98 and PT 99 only turn on when CL goes low, will this Q = W is inverted to Q = Q = W by an inverter comprising NT 100 and PT 101, and the output signal Q becomes obtain. NT 94 and PT 95 are then off. That is, Q is not subject to change even if W changes when CL never-

809845/0794809845/0794

drig ist, und nur wenn CL hoch wird, wird die Änderung von W zu Q übertragen. So erscheint bei Q das Signal, das von W für einen Halbtaktteil von CL verschoben worden ist, und das von W verschobene und invertierte Signal W erscheint bei Q. Aus diesem Grund ist das Schieberegister(Flipflop) so wie in Fig. 6 aufgebaut.drig, and only when CL goes high will the change from W to Q be carried over. So at Q the signal appears that of W has been shifted for half a clock portion of CL, and the W shifted and inverted signal W appears at Q. For this reason, the shift register (flip-flop) constructed as in FIG. 6.

Nur wenn j>- niedrig ist, fließt Strom durch die einzelnen Schaltungen 1, 2, 3, und 4, die für den erforderlichen Zweck betrieben werden. Aus dem obigen Beispiel kann man ersehen, daß für jede dieser Schaltungen ein niedriger Stromverbrauch erreicht wird, i^as im Mittel 1/256 erlaubt. Im Fall der Spannungsmeßschaltung wird diese mit diesem Differenzimpuls betrieben .Only when j> - is low does current flow through the individual circuits 1, 2, 3, and 4, which are operated for the required purpose. From the above example it can be seen that a low current consumption is achieved for each of these circuits, i ^ as allows 1/256 on average. In the case of the voltage measuring circuit, it is operated with this differential pulse.

Als nächstes folgt eine Erläuterung der Bezugsspannungsschaltung 1. NT 10 ist aus, wenn <i>₃ niedrig ist, und PT 11 ist dann aus, da φ_ aufgrund des Inverters 9 hoch (nachstehend mit H bezeichnet) liegt. Demgemäß haben statische Eigenschaften der Bezugsspannungsschaltung 1 zu dieser Zeit keine Verbindung zu den Transistoren 10 und 11. Auch ein Operationsverstärker 16 besitzt ebenfalls keine Verbindung mit Transistoren 4 2 und 54, da NT 42 und PT 54 aus sind, wie Fig. 3-a zeigt. Wenn p^ dagegen auf H ist, ist PT 12 aus und ist NT 10 ein und dessen Drainpotential nie-Next is an explanation of the reference voltage circuit 1. NT 10 is off when <i> _{3 is} low, and PT 11 is off because φ_ is high (hereinafter referred to as H) due to the inverter 9. Accordingly, static properties of the reference voltage circuit 1 have no connection to the transistors 10 and 11 at this time. An operational amplifier 16 also has no connection to transistors 4 2 and 54, since NT 42 and PT 54 are off, as FIG. 3-a shows . If , on the other hand, p ^ is at H, PT 12 is off and NT 10 is on and its drain potential is low

45/079445/0794

- te -- te -

drig (nachstehend mit L bezeichnet), und NT 14 ist aus und PT 11 ein. Dann fließt kein Strom durch leitende Wege. Im Operationsverstärker 16 ist PT 43 aus und ist NT 4 2 ein, und deshalb sind NT's 44, 45 und 50 aus, woraufhin kein Strom fließt. Gleichzeitig ist PT 54 ein und daher PT 51 aus, und gleicherweise fließt kein Strom durch Widerstände 17 und 18, worin man ein erstes wesentliches Merkmal sehen kann.IDie Bezugsspannung, die erzeugt wird, wenn <p^ auf L ist, muß so gebildet werden, daß sie in keinem näheren Verhältnis zur Meßspannung und zur Versorgungsspannung (V ) steht, und derart, daß sie keine Temperaturabhängigkeiten aufweist. Aus diesem Grund wird bei der vorliegenden Ausführungsform die Differenz der MOS-Schwellenspannungen als Bezugsspannung bestimmt. Um unterschiedliche MOS-Schwellenspannungen zu erzeugen, macht man die Schwellenspannungen verschieden, indem man den Gateteil des Kanals miLtels Ionenimplantation dotiert. Denn wie bei einer Differenz in der Gateschichtdicke oder bei einer unterschiedlichen Substratkonzentration bewirken die Temperaturabhängigkeiten von SchwellenSpannung und Leitwertkoeffizient (cc Beweglichkeit) für die Charakterisierung eines MOS einen großen Unterschied zwischen MOS mit unterschiedlichen Schwellenwerten. Das Dotieren des Gate , dasdrig (hereinafter referred to as L), and NT 14 is off and PT 11 is on. Then no current flows through conductive paths. In operational amplifier 16, PT 43 is off and NT 4 2 is on, and therefore NT's 44, 45 and 50 are off, whereupon no current flows. At the same time PT 54 is on and therefore PT 51 is off, and likewise no current flows through resistors 17 and 18, in which one can see a first essential feature: The reference voltage which is generated when <p ^ is at L must be established in this way that it has no closer relationship to the measuring voltage and the supply voltage (V), and in such a way that it has no temperature dependencies. For this reason, in the present embodiment, the difference in MOS threshold voltages is determined as the reference voltage. In order to generate different MOS threshold voltages, the threshold voltages are made different by doping the gate part of the channel by means of ion implantation. This is because, as with a difference in the gate layer thickness or with a different substrate concentration, the temperature dependencies of threshold voltage and conductance coefficient ( cc mobility) for the characterization of a MOS cause a large difference between MOS with different threshold values. Doping the gate that

Dotieren von Donatorionen in einen PT oder von Akzeptorionen in einen NT, hat ebenfalls eine große Wirkung auf dieDoping donor ions into a PT, or acceptor ions into a NT, also has a great effect on the

809845/0794809845/0794

Temperatureigenschaften, gleichermaßen wie die Differenz der Substratikonzentrationen. Nach allem ist es beim Kanal dotieren das Beste, Akzeptorionen in einen PT und Donatorionen in einen NT zu dotieren.Temperature properties, as well as the difference in substrate concentrations. After all, it's the canal dope the best of dope acceptor ions into a PT and donor ions into an NT.

Die Verschiebungsspannung des durch Dotieren abgesenkten Schwellenwertes ist durch eine Formel —-^- gegeben, wobei q die resultierende Ladungsmenge ist, £ox die relative Dielektrizitätskonstante der Gateisolierschicht, £o die Vakuum-Dielektrizitätskonstante, Tox die Dicke der Gateisolierschicht und Nnet die Menge der implantierten Ionen, da man sagen kann, daß keine Temperaturabhängigkeit der verschiebenden Größe selbst besteht. Auch was den Leitwertkoeffizienten ('->- Beweglichkeit) betrifft, kann die Veränderung von dessen absolutem Wert in derselben geometrischen Dimension experimentell korrigiert werden und ist eine Änderung der Temperatureigenschaften ebenfalls viel kleiner als in oben erwähnten anderen Fällen. Das Akzeptorion zum PT-Dotieren ist beispielsweise B , und das Donatorion zum NT-Dotieren ist beispielsweise P . In den Figuren nach Fig. 2 sind Transistoren mit Schwellenwerten, die durch derartige Kanaldotierung verschoeben sind, durch zusätzliche gestrichelte Linien unter den Gates gezeigt. Da die Dotierung bei der vorliegenden Ausführungsform lediglich für PT verwendet wird, ist NT gegen-The displacement voltage of the threshold value lowered by doping is given by a formula - - ^ - , where q is the resulting amount of charge, £ ox is the relative dielectric constant of the gate insulating layer, £ o is the vacuum dielectric constant, Tox is the thickness of the gate insulating layer and Nnet is the amount of implanted Ions, since it can be said that there is no temperature dependence of the shifting quantity itself. Also with regard to the conductance coefficient ('-> - mobility), the change in its absolute value can be corrected experimentally in the same geometric dimension and a change in the temperature properties is also much smaller than in the other cases mentioned above. The acceptor ion for PT doping is, for example, B, and the donor ion for NT doping is, for example, P. In the figures according to FIG. 2, transistors with threshold values which are shifted by such channel doping are shown by additional dashed lines under the gates. Since the doping is only used for PT in the present embodiment, NT is against-

809845/0794809845/0794

über seiner Substratkonzentration bestimmt, um zur Schwellenspannung des dotierten PT zu passen. Zur Erläuterung: gemäß Fig. 4-a ist bei einem gewöhnlichen komplementären MOS-(nachstehend als C-MOS bezeichnet) IC eine P~-Mulde auf einem N -Siliciumsubstrat 55 gebildet. Eine Isolierschicht 63 für NT ist durch eine P-Diffusion oder Ionenimplantation zusammen oder getrennt mit bzw. von einer Source 57 und einer Drain 58 für PT gebildet. Eine Isolierschicht 6 2 für PT ist durch eine N-Diffusion oder Ionenimplantation zusammen mit oder getrennt von einer Source und einer Drain 61 für NT gebildet. 59 ist eine reine Gateisolierschicht. 64 ist eine Feldisolierschicht, bei 65 handelt es sich um eine Gateelektrode, eine Substrat-Source-Drain-Elektrode oder Verdrahtungsmetalle, beispielsweise aus Aluminium. Nachdem die Gateisolierschicht 59 erzeugt ist, werden alle Kanäle bis auf einen mit Maskierlack bedeckt, um sie einer Dotierungsbehandlung auszusetzen, und es werden in den gewünschten Kanal durch die geöffnete Gateisolierschicht hindurch Ionen dotiert, wodurch der Transistor mit einer zuvor erwähnten niedrigen Schwellenspannung geschaffen werden kann, und die mit Maskierungslack bedeckten Transistoren werden keiner Änderung unterzogen. Natürlich ist es auch möglich, diese Kanaldotierung zunächst an allen Kanälen von Transistoren gleicher Polarität durchzuführen und dann nur am gewünschten Transistor. Worauf es ankommt, ist lediglich die Differenz zwischen den Schwellen-determined via its substrate concentration in order to reach the threshold voltage of the endowed PT to match. To explain: according to FIG. 4-a, an ordinary one is complementary MOS (hereinafter referred to as C-MOS) IC is a P ~ -well formed on an N -silicon substrate 55. An insulating layer 63 for NT is by P diffusion or ion implantation together or separate with or from one Source 57 and a drain 58 for PT are formed. An insulating layer 6 2 for PT is by N diffusion or ion implantation formed together with or separately from a source and a drain 61 for NT. 59 is a pure gate insulating layer. 64 is a field insulating layer, 65 is a gate electrode, a substrate-source-drain electrode or wiring metals such as aluminum. After the gate insulating layer 59 is produced is, all channels except for one are covered with masking lacquer in order to expose them to a doping treatment, and ions are doped into the desired channel through the opened gate insulating layer, whereby the Transistor with a previously mentioned low threshold voltage can be provided, and the transistors covered with masking lacquer are not subjected to any change. It is of course also possible to initially apply this channel doping to all channels of transistors of the same polarity and then only on the desired transistor. What matters is only the difference between the threshold

9/10 809845/07949/10 809845/0794

spannungen.tensions.

Um den Schwellenwert von NT so zu bestimmen, daß er zum PT mit einem niedrigen Schwellenwert paßt, besteht eine gute Möglichkeit darin, lediglich die Konzentration der P -Mulde 56 geeignet herabzusetzen, wenn diese gebildet wird, oder eine gute Möglichkeit besteht auch darin, allen NT-Kanälen eine Donatorionendotierung zu verpassen, nachdem die Gateisolierschicht gebildet ist, trotz der Tatsache, daß die P -Mulde 56 eine vergleichsweise hohe Konzentration besitzt. In jedem Fall liegt der Vorteil dann, wenn die Differenz der Schwellenspannungen durch Kanaldotierung als Bezugsspannung gebildet ist, zum einen in der Stabilität gegenüber Temperaturänderungen und Energiequellenänderungen und zum anderen darin, daß man aufgrund des Herstellungsverfahrens eine gleichförmige Spannung als Bezugsspannung erhält, wenn man nur di°. Stabilität lediglich von Nnet und Tox sicherstellt, da lediglich die Differenz problematisch ist.To determine the threshold of NT to match the PT with a low threshold, there is one good way of just appropriately lowering the concentration of P well 56 as it is formed or a good option is to don donor ion doping to all NT channels after the gate insulating layer is formed in spite of the fact that the P well 56 has a comparatively high concentration owns. In any case, the advantage is when the difference in the threshold voltages is due to channel doping is formed as a reference voltage, on the one hand in the stability with respect to temperature changes and changes in energy source and on the other hand in the fact that, due to the manufacturing process, a uniform voltage as Reference voltage is obtained if only di °. Only the stability of Nnet and Tox ensures, since only the difference is problematic.

Ein zweites entscheidendes Merkmal der erfindungsgemäßen Spannungsmeßschaltung besteht darin, daß die Bezugsspannung stabil ist gegen Temperaturschwankungen, Energieversorgungsschwankungen und Herstellungsverfahrensschwankungen. A second key feature of the invention Voltage measuring circuit is that the reference voltage is stable against temperature fluctuations, power supply fluctuations and manufacturing process fluctuations.

809845/0794809845/0794

Als nächstes wird eine Erläuterung der Schaltung gegeben. Ein Verhältnis des Leitwertkoeffizienten = BeweglichkeitNext, an explanation will be given of the circuit. A ratio of the conductance coefficient = mobility

Leitwertkoeffizienten Conductance coefficients

fox Kanallangefox canal length

im PT 15 wird gleich dem Verhältnis des Leitwertkoeffizienten im NT 13 zum Leitwertkoeffizienten im NT 14 gemacht, und NT 13 und NT 14 sind nebeneinander auf dem IC-Chip angeordnet. Dann sind die Schwellenwerte in hoher Anpassung verbessert.in the PT 15 is equal to the ratio of the conductance coefficient in NT 13 made the conductance coefficient in NT 14, and NT 13 and NT 14 are arranged side by side on the IC chip. Then the threshold values are improved in high adjustment.

Als Folge erhält man die Differenz VTP - VGTP = Vst zwischen der Schwellenspannung VTP von PT 12 und der Schwellenspannung VGTP von PT 15 in positiver Richtung gegenüber Massepotential als ein Normal. Beispielsweise kann man das Verhältnis dieses Leitwertkoeffizienten als 1 nehmen. Natürlich werden die Kanallängen von PT 12 und PT 15 sowie NT 13 und NT 14 gleich gemacht. Sonst ist es schwierig, das Verhältnis der Leitwertkoeffizienten in Übereinstimmung zu bringen, da unterschiedliche Tiefenschwankungen bestehen, die von unterschiedlichen Diffusionsarten usw. herrühren. Die solchermaßen er-As a result, one obtains the difference VTP - VGTP = Vst between the threshold voltage VTP of PT 12 and the threshold voltage VGTP of PT 15 in a positive direction with respect to ground potential than a normal. For example, the ratio of this conductance coefficient can be taken as 1. Of course they will Channel lengths of PT 12 and PT 15 as well as NT 13 and NT 14 are the same made. Otherwise it is difficult to determine the ratio of the conductance coefficients to bring in agreement, since there are different depth fluctuations that of different Diffusion types, etc. originate. The

halteneBezugsspannung Vst wird generell durch den Spannungsfolger 16 gepuffert, dessen Ausgangssignal theoretisch gleichholding reference voltage Vst is generally determined by the voltage follower 16 buffered, the output signal of which is theoretically the same

Vst ist. Da dieses durch Widerstände 17 und 18 hohen Widerstandswertes geteilt wird, erhält man letztlich eine Bezugs-Vst is. Since this by resistors 17 and 18 high resistance value is shared, you ultimately get a reference

R~ οR ~ ο

Spannung Vst =^g——=— Vst.
R₁ + R₂ Voltage Vst = ^ g —— = - Vst.
R ₁ + R ₂

Der den Spannungsfolger bildende Operationsverstärker ist gemäß Fig. 3-a aufgebaut. Wenn Vc niedrig (L) ist, ist NT 42The operational amplifier forming the voltage follower is constructed as shown in FIG. 3-a. When Vc is low (L), NT is 42

809845/0794809845/0794

aus, und PT 54 ist dann aufgrund eines Inverters 53 aus. Somit wird Strom in die einzelnen leitenden Wege geliefert. Wenn PT 43 eine höhere Schwellenspannung und einen niedrigeren Leitwertkoeffizienten als NT 44 besitzt, muß die Vorspannung VB auf einem Wert etwas oberhalb der Schwellenspannung von NT liegen. NT 46, der Transistor für den invertierten Eingang, und NT 47, der Transistor für den nicht-invertierten Eingang, sind Elemente mit den gleichen geometrischen Abmessungen und den gleichen elektrischen Eigenschaften. PT 48 und PT 49, komplementäre Lasttransistoren, sind ebenfalls Elemente mit den gleichen geometrischen Abmessungen und den gleichen elektrischen Eigenschaften. Wenn die Potentiale von V und V höher als dieoff, and PT 54 is then off due to an inverter 53. Thus, current is supplied in the individual conductive paths. If PT 43 has a higher threshold voltage and a lower conductance coefficient than NT 44, must the bias voltage VB are at a value slightly above the threshold voltage of NT. NT 46, the transistor for the inverted input, and NT 47, the transistor for the non-inverted input, are elements with the same geometrical dimensions and the same electrical properties. PT 48 and PT 49, complementary load transistors, are also elements with the same geometrical dimensions and the same electrical properties. When the potentials of V and V are higher than that

I NII NI

Schwellenwerte von NT 4 6 und NT 4 7 sind, ist der durch NT fließende Strom unabhängig von deren Potentialen konstant, und daher wird das Leitwertkoeffizientenverhältnis für PT und PT 51 doppalt so groß wie das Leitwertkoeffizientenverhältnis für NT 4 5 und NT 50, und indem man PT 49 und PT 51 sowie NT 4 5 und NT 50 nebeneinander anordnet, so daß deren Schwellenspannungen gleich werden können, ist es möglich, einen Operationsverstärker zu bilden, der lediglichAre threshold values of NT 4 6 and NT 4 7, the current flowing through NT is constant regardless of their potentials, and therefore the conductance coefficient ratio for PT and PT 51 becomes twice as large as the conductance coefficient ratio for NT 4 5 and NT 50, and by placing PT 49 and PT 51 as well as NT 4 5 and NT 50 side by side so that whose threshold voltages can be equal, it is possible to form an operational amplifier that only

die Spannungsdifferenz zwischen V und V verstärkt. Es * I NIthe voltage difference between V and V increases. It * I NI

erweist sich als gut, das Verhältnis durch die Kanalbreite zu bestimmen, wobei die Kanallänge von PT 49 und PT 51 so-proves to be good to determine the ratio through the channel width, whereby the channel length of PT 49 and PT 51

809845/0794809845/0794

wie NT 45 und NT 50 gleich gemacht wird. Wenn die Leitwertkoeffizienten von NT 50 und PT 51 viel größer gemacht werden als jene der Transistoren 45, 46, 47, 48 und 49, besitzt die NT 50 und PT 51 aufweisende Verstärkerausgangsstufe eine niedrige Impedanz, und der Frequenzkennlinienschnitt mit der Verstärkung 1 liegt um einen beträchtlichen Teil höher als der entsprechende Schnittpunkt der die Transistoren 45, 46, 47, 48 und 49 aufweisenden Differenzverstärkerstufe, und an dem Schnittpunkt ist der Phasennachlauf kleiner als 180 Grad, so daß ein Spannungsfolger wie 16 nicht schwingt. Wenn der Leitwertkoeffizient größer gemacht wird, ist es überdies unvermeidlich erforderlich, die Kanalbreite größer zu machen. Da, wenn man die Kanalbreite größer macht, die Gesamtkapazität C₁ + C„ χ (Verstärkerausgangsstufenverstärkung), einschließlich der Rückkopplungskapazität C₂, die parasitär zwischen Drain und Gate von 51 vorhanden ist, und der Gateschichtkapazität C₁, die dem Gate von 51 zu eigen ist, als an der Drain von 49 haftend zu sehen ist, können die Frequenzeigenschaften mehr stabilisiert werden.how NT 45 and NT 50 are made the same. If the conductance coefficients of NT 50 and PT 51 are made much larger than those of transistors 45, 46, 47, 48 and 49, the amplifier output stage comprising NT 50 and PT 51 has a low impedance and the frequency characteristic cross section with gain 1 is around one considerably higher than the corresponding point of intersection of the differential amplifier stage comprising the transistors 45, 46, 47, 48 and 49, and at the point of intersection the phase lag is less than 180 degrees, so that a voltage follower such as 16 does not oscillate. Moreover, when the conductance coefficient is made larger, it is inevitably necessary to make the channel width larger. Since, if the channel width is made larger, the total capacitance C ₁ + C "χ (amplifier output stage gain), including the feedback _{capacitance C 2} , which is parasitic between the drain and gate of 51, and the gate layer capacitance C ₁ , which is to the gate of 51 peculiar to what can be seen adhering to the drain of 49, the frequency characteristics can be more stabilized.

Wenn, zur Erläuterung, gemäß Fig. 3-b eine Überlappung zwischen Gate und Drain von PT 51, wie bei einem Transistor 52, vorgesehen ist, die größer als bei 59 in Fig. 4-a ist, wird die Kapazität C₂ groß, da die Kanalbreite groß ist. Die zu-If, for explanation, according to FIG. 3-b, an overlap between the gate and drain of PT 51 is provided, as in the case of a transistor 52, which is greater than at 59 in FIG. 4-a, the capacitance C ₂ becomes large, because the channel width is large. The to-

809845/0794809845/0794

sammengesetζte Kapazität C₁, welche die Summe aus der Kapazität C zwischen Gate und Source und der Kapazität C^ zwischen Gate und Substrat, die parallel geschaltet sind, ist, wird als Kapazität zwischen Gate und Energiequelle genommen, die ebenfalls groß wird, da die Kanalbreite groß ist. Bei einem Versuch, eine Verbesserung durch höhere Stabilität gegen Schwingung zu erreichen, sollte die Überlappung von Gate und Drain im Transistor 52 erhöht werden, wodurch die Rückkopplungskapazität nach Wahl erhöht werden kann. In Fig. 4-a bezeichnen Bezugsziffern, die mit solchen in Fig. 3-b übereinstimmen, gleiche Elemente.sammengesetζte capacitance C ₁ , which is the sum of the capacitance C between gate and source and the capacitance C ^ between gate and substrate, which are connected in parallel, is taken as the capacitance between gate and energy source, which is also large because the channel width is great. In an attempt to achieve an improvement through greater stability against oscillation, the gate and drain overlap in transistor 52 should be increased, whereby the feedback capacitance can be increased at choice. In Fig. 4-a, reference numerals corresponding to those in Fig. 3-b denote the same elements.

Ein weiteres Problem hinsichtlich des Operationsverstärkers gemäß Fig. 3-a ist die Offset-Spannung (F?hlspannung, Anlaufspannung), die in den Differenzstufen entsteht. Diese liegt theoretisch im Bereich von einigen mV,und nur indem man das niedrigpeglige Signal des Differenzimpulses der Impulsgeneratorschaltung 5 mit einer großen Impulsbreite in einem bestimmten Ausmaß vorsieht, kann der Zuflußstrom der Konstantstromquelle 45 für den Operationsverstärker minimal gemacht werden, wodurch die Offset-Spannung auf einen möglichst kleinen Wert reduziert wird, da das Ansprechen des Operationsverstärkers nur herabgesetzt werden kann, wenn die Impulsbreite in einem bestimmten Ausmaß groß ist. Andererseits sind die Temperaturabhängigkeit und die Spannungsabhängigkeit derAnother problem with regard to the operational amplifier according to FIG. 3-a is the offset voltage (sensing voltage, starting voltage), which arises in the difference stages. This is theoretically in the range of a few mV, and only by adding that low level signal of the differential pulse of the pulse generator circuit 5 with a large pulse width to a certain extent, the inflow current of the constant current source 45 for the operational amplifier can be made minimal, whereby the offset voltage to a possible small value is reduced, since the response of the operational amplifier can only be reduced if the pulse width is large to some extent. On the other hand, the temperature dependence and the voltage dependence are the

809845/0794809845/0794

Offset-Spannung des in Fig. 3-a gezeigten Operationsverstärkers sehr klein und vernachlässigbar. Of fset of the voltage in Fig. 3-a shown the operational amplifier is very small and negligible.

Die Widerstände 17 und 18 können wie in Fig. 4-b aufgebaut sein. Als Widerstände für C-MOS werden nämlich eine durch Diffusion oder Ionenimplantation gebildete P -Muldenschicht, eine durch Diffusion oder Ionenimplantation erzeugte P- oder N-leitende Schicht zur Bildung einer Source-Drain-Isolierschicht und polykristallines Silicium verwendet. Fig. 4-b zeigt den Fall, in dem der Widerstand durch eine P^-Mulde gebildet ist. Der Widerstand kann auch durch einen MOS gebildet sein, wie 71 in Fig. 4-c, und durch Dioden, wie 7 2 in Fig. 4-d, was vom Herstellungsverfahren abhängt. Bei der in Fig. 2 gezeigten Ausführungsform kann Vst nur entsprechend dem Widerstandswerteverhältnis der Widerstände gebildet werden, und dieses Verhältnis besitzt natürlicherweise keine Temperatur- und Spannungsabhängigkeit. The resistors 17 and 18 can be constructed as in Fig. 4-b. As resistors for C-MOS are namely one through A P -well layer formed by diffusion or ion implantation, a P- or P-well layer formed by diffusion or ion implantation N-conductive layer for forming a source-drain insulating layer and polycrystalline silicon are used. Fig. 4-b shows the case in which the resistance is provided by a P ^ well is formed. The resistor can also be formed by a MOS, such as 71 in FIG. 4-c, and by diodes, such as 7 2 in Fig. 4-d, which depends on the manufacturing process. In the embodiment shown in FIG. 2, Vst can only correspond the resistance value ratio of the resistors are formed, and this ratio naturally has no temperature and voltage dependence.

Wie erwähnt liegt das dritte entscheidende Merkmal der erfindungsgemäßen Spannungsmeßschaltung in der Wahl der linearen Umwandlung der Schwellenspannungsdifferenz für die Bezugsspannung und in der Bestimmung dieser linearen Umwandlung entsprechend dem Widerstandsverhältnis. Das heißt, es beruhtAs mentioned, the third key feature is the one according to the invention Voltage measuring circuit in the choice of linear Conversion of the threshold voltage difference for the reference voltage and in the determination of this linear conversion according to the resistance ratio. That is, it is based

R- O OR- O O

auf Vst = —=—=—= Vst und wird für R₁ = O zu Vst = Vst. to Vst = - = - = - = Vst and becomes Vst = Vst for R ₁ = O.

R₁ + R₂ 1R ₁ + R ₂ 1

809845/0794809845/0794

Es gleicht dem Fall, in dem die Widerstände 17 und 18 nicht vorgesehen sind,und auch der Tatsache, daß die Aus-It is similar to the case in which the resistors 17 and 18 are not provided, and also to the fact that the output

gäbe Vst von NT 14 und NT 15 als Ausgabe Vst geliefert wird. Bedenkt man, daß der Komparator 40 der vorliegenden Ausführungsform einen hochohmigen MOS-Eingang aufweist, wie in Fig. 3-a, ist eine solche Ausgangsform auch möglich.there would be Vst supplied by NT 14 and NT 15 as output Vst will. Considering that the comparator 40 of the present embodiment has a high-resistance MOS input, As in Fig. 3-a, such an initial shape is also possible.

Es kann zusätzlich hierzu die Ausgangsspannung einer Silberoxidbatterie, einer Nickelcadmiumbatterie, einer Queck-In addition to this, the output voltage of a silver oxide battery, a nickel cadmium battery, a mercury

Silberbatterie usw. als Bezugsspannung Vst oder Vst aufSilver battery, etc. as the reference voltage Vst or Vst

werden außerdem kann den Eingang des Komparators 40 gegeben/, und/die Durchlaßanstiegsspannung einer Diode oder die Zenerspannung einer Zenerdiode kann auch als eine Größe verwendet werden, die eine Ähnlichkeit zum MOS-Schwellenwert tragt. Bekanntlich ist die Temperaturabhängigkeit einer Zenerspannung entgegengesetzt zur Temperaturabhängigkeit der Anstiegsspannung einer Diode, und aus diesem Grund werden diese in Reihe geschaltet, wie beispielsweise 74, 75 in Fig. 4-e, und NT 73, der mit (}>., als ein Widerstand ein- und ausgeschaltet wird, ist in Reihe zu diesen geschaltet, wodurch die Durchlaßanstiegsspannung von Zenerdiode plus Diode als die Bezugsspannung verwendet werden kann.the input of the comparator 40 can also be given /, and / the forward rise voltage a diode or the zener voltage of a zener diode can also be used as a quantity that bears a similarity to the MOS threshold value. As is well known, the temperature dependence of a Zener voltage is opposite to the temperature dependence of the rise voltage of a diode, and for this reason these are in series switched, such as 74, 75 in Fig. 4-e, and NT 73, which is switched on and off with (}>., as a resistor, is connected in series with these, making the forward voltage rise of the zener diode plus diode as the reference voltage can be used.

Als nächstes folgt eine Erläuterung der Meßspannungswandlerschaltung 2. Wenn der Verstärker 19 wie der Verstärker 16Next follows an explanation of the measuring voltage converting circuit 2. If the amplifier 19 is like the amplifier 16

809845/0794809845/0794

gemäß Fig. 3-a aufgebaut ist, arbeitet er im wesentlichen, wenn φ₃ niedrig (L) ist, und wenn ^₃ hoch (H) ist, fließt kein Strom durch die einzelnen Strom führenden Wege und Widerstände 20, 21, 22, 23 und 24. 19 ist ein Spannungs-3-a, it works essentially when φ _{3 is} low (L), and when ^ _{3 is} high (H), no current flows through the individual current-carrying paths and resistors 20, 21, 22, 23 and 24. 19 is a tension

folger. Daher wird die gemessene Spannung Vd bei Vo in Fig. 3-a ausgegeben und durch einen hohen Widerstandswert geteilt. Wenn r.. + r_? + r., + r. = r ist, unterliegen die Meßspannungen linearen Umwandlungen in folgender Weise:followers. Therefore, the measured voltage Vd is outputted at Vo in Fig. 3-a and divided by a high resistance value. If r .. + r _? + r., + r. = r, the measuring voltages are subject to linear conversions in the following way:

1 Ί· ^ννΊ ~ ΈΓ 1 Ί · ^νν Ί ~ ΈΓ

am Punkt c: Vc₁ = ^r-j^— Vd,at point c: Vc ₁ = ^ rj ^ - Vd,

^r1 ^{+ r}2 ° ^r 1 ^{+ r} 2 °

am Punkt c_: Ve» = —=:—_; · Vdat point c_: Ve »= - =: - _; · Vd

δ δ κ + r δ δ κ + r

r₁ + r + r
am Punkt c,: Vc^ =r ₁ + r + r
at point c,: Vc ^ =

'3* ^v"3 R + r'3 * ^v "3 R + r

am Punkt C₄: Vc₄ =at point C ₄ : Vc ₄ =

₄: Vc₄ = ₄ : Vc ₄ =

Die für diese linearen Umwandlungen benutzten Widerstände sind gemäß Fig. 4-b wie im Fall der Widerstände 17 und 18 aufgebaut. 55 ist ein N -Siliciumsubstrat und 56 ist eine P~-Muldenschicht, die gleichlaufend mit dem Substrat des NT erzeugt wird. 63, 66, 67, 68, 69 und 70 sind je P-leitende Schichten, die gleichzeitig mit der Erzeugung von Source und Drain des PT gebildet werden. 63 ist, beispielsweiseThe resistors used for these linear conversions are as in the case of resistors 17 and 18, as shown in FIG. 4-b built up. 55 is an N silicon substrate and 56 is a P ~ well layer that is coincident with the substrate of the NT is generated. 63, 66, 67, 68, 69 and 70 are each P-type layers that occur simultaneously with the creation of source and drain of the PT are formed. 63 is, for example

809845/0794809845/0794

über eine Aluminiumverdrahtung, mit Masse verbunden, 67 entspricht c. , 68 entspricht c», 69 entsprich C₃ und 70 entspricht c.. 66 ist mit dem Ausgang des Verstärkers 19 verbunden, beispielsweise durch eine Aluminiumverdrahtung. Der Widerstandswert zwischen 63 und 67 entspricht r.. des Widerstands 24, der Widerstandswert zwischen 67 und 68 entspricht r„ des Widerstandes 23, der Widerstandswert zwischen 68 und 69 entspricht r., des Widerstandes 22, der Widerstandswert zwischen 69 und 70 entspricht r. des Widerstands 21, und der Widerstandswert zwischen 70 und 66 entspricht R des Widerstands 20. 64 ist eine Feldisolierschicht und mit 65 sind Aluminiumkontaktierungen für die P-leitenden Schichten bezeichnet.connected to ground via aluminum wiring, 67 corresponds to c. , 68 corresponds to c », 69 corresponds to C ₃ and 70 corresponds to c .. 66 is connected to the output of amplifier 19, for example by aluminum wiring. The resistance value between 63 and 67 corresponds to r. Of the resistor 24, the resistance value between 67 and 68 corresponds to r “of the resistor 23, the resistance value between 68 and 69 corresponds to r., Of the resistor 22, the resistance value between 69 and 70 corresponds to r. of resistor 21, and the resistance value between 70 and 66 corresponds to R of resistor 20. 64 is a field insulating layer and 65 is aluminum contacts for the P-conductive layers.

Wenn man die Widerstände durch eine gleichförmige P -Muldenschicht herstellt, entsteht auch ein Vorteil aus der Tatsache, daß das Widerstandsverhältnis weder Temperaturabhängigkeit noch Spannungsabhängigkeit aufweist, und ein weiterer Vorteil liegt darin, daß das Widerstandsverhältnis einfach und genau durch geometrische Abmessungen bestimmt werden kann, da lediglich das Verhältnis problematisch ist. In diesem Fall erweist es sich auch als gut, die Breite der Widerstände gleichmäßig zu machen und das Widerstandsverhältnis durch deren Längen zu bilden, wie es Fig. 4-b zeigt.If you put the resistors through a uniform P -well layer also takes advantage of the fact that the resistance ratio is neither temperature dependent still has voltage dependence, and another advantage is that the resistance ratio can be easily and precisely determined by geometric dimensions, since only the ratio is problematic is. In this case, it also turns out to be good to make the width of the resistors uniform and the resistance ratio by their lengths as shown in Fig. 4-b.

809845/079A809845 / 079A

Daneben liegt der Grund dafür, daß die vier Punkte wie C₁, C₂, C- und c. vorgesehen sind, darin, daß bei der Ausführungsform nach Fig. 2 eine Regulierschaltung vorgesehen ist, in der die Einstellung, im Fall der Spannungsmeßschaltung die Einstellung der zu überwachenden Einstellspannung oder Spannungsschwelle, bei zwei Bits durchgeführt wird. Das vierte Merkmal der Erfindung im Fall der Spannungsmeßschaltung besteht darin, daß die Meßspannungwandlerschaltung die zu messende Spannung umwandelt und daß diese lineare Umwandlung durch ein Widerstandsver-Besides that, the reason is that the four points like C ₁ , C ₂ , C- and c. are provided, in that in the embodiment according to FIG. 2, a regulating circuit is provided in which the setting, in the case of the voltage measuring circuit, the setting of the setting voltage or voltage threshold to be monitored, is carried out with two bits. The fourth feature of the invention in the case of the voltage measuring circuit is that the measuring voltage converter circuit converts the voltage to be measured and that this linear conversion is carried out by means of a resistance conversion

hältnis bestimmt wird. Wenn R=O ist, ist überdies Vc. = Vd, und die zu messende Spannung selbst kann in den Schalter gegeben werden. Somit können die Bezugsspannung und die umgewandelte Meßspannung eine Vergleichsspainung für den Komparator werden.ratio is determined. Moreover, when R = O, then Vc. = Vd, and the voltage to be measured itself can be in the switch are given. Thus, the reference voltage and the converted measurement voltage can be used as a comparison voltage for the Become a comparator.

Als nächstes folgt eine Erläuterung der Regulierschaltung mit der erfindungsgemäßen Einstellvorrichtung. 4 ist eine Vergleichsspannungsregulierschaltung zum Einstellen einer oder beider Vergleichsspannungen, die dem Komparator 3 eingegeben werden. Die Ausführungsform gemäß Fig. 2 ist eine Einrichtung, mit der die Meßspannungswandlerschaltung 2 reguliert wird. Durch zwei Bits, die für den Betrieb zum Ausdruck kommen, besteht die Möglichkeit, die vier Zustände von I) bis IV) digital in Abhängigkeit vom Zustand von SignalenNext follows an explanation of the regulating circuit with the adjustment device according to the invention. 4 is a Comparison voltage regulation circuit for setting one or both comparison voltages which are input to the comparator 3 will. The embodiment according to FIG. 2 is a device with which the measuring voltage converter circuit 2 regulates will. With two bits, which are expressed for the operation, there is the possibility of the four states from I) to IV) digital depending on the status of signals

809845/0794809845/0794

(b.., b₂) zu regulieren. O bedeutet niedrig (L) und 1 bedeutet hoch (H).(b .., b ₂ ) to regulate. O means low (L) and 1 means high (H).

I) (h_v b₂) = (1, 1), Vd = Vc₁ I) (h _v b ₂ ) = (1, 1), Vd = Vc ₁

II) (b.,, b₂) = (1, 0), Vd = Vc₂ II) (b. ,, b ₂ ) = (1, 0), Vd = Vc ₂

III) (D₁, b₂) = (0, 1), Vd = Vc₃ III) (D ₁ , b ₂ ) = (0, 1), Vd = Vc ₃

IV) (b.j, b₂) = (0, O), Vd = Vc₄ IV) (bj, b ₂ ) = (0, O), Vd = Vc ₄

Im Fall von I) sind die Eingänge eines NAND-Gatters 28 (1, 1). Deshalb ist dessen Ausgangssignal 0, und das Eingangssignal des PT-Gates des Übergabeschalters 33 ist O, das Eingangssignal des NT-Gates ist 1, und zwar aufgrund eines Inverters 'i2, so daß der Schalter 33 ein wird und das Potential Vc₁ an Vd übertragen wird. Die Eingabe für ein NAND-Gatter 29 wird ET = 0, d. h., (1,0), und zwar aufgrund eine.= Inverters 27, und dessen Ausgabe ist 1 , und das Eingangssignal des PT-Gates eines Übergabeschalters ist 1 und das Eingangssignal des NT-Gates ist aufgrund eines Inverters 34 0, so daß der Schalter 35 aus wird. Aufgrund eines Inverters 26 wird die Eingabe eines NAND-Gatters zu b₁ = 0, d. h. (0,1), und dessen Ausgabe ist 1. Daher ist das Eingangssignal des PT-Gates eines Übergabeschalters 37 1, und der Schalter 3 7 ist aus, da das Eingangssignal des NT-Gates aufgrund eines Inverters 36 0 ist. Und die EingabeIn the case of I), the inputs of a NAND gate 28 are (1, 1). Therefore, its output signal is 0 and the input signal of the PT gate of the transfer switch 33 is 0, the input signal of the NT gate is 1 due to an inverter 'i2, so that the switch 33 becomes on and the potential Vc ₁ at Vd is transmitted. The input to a NAND gate 29 becomes ET = 0, ie, (1,0) due to an = inverter 27, and its output is 1, and the input of the PT gate of a transfer switch is 1 and the input of the NT gate is due to an inverter 34 0, so that the switch 35 is off. Due to an inverter 26, the input of a NAND gate becomes b ₁ = 0, ie (0,1), and its output is 1. Therefore, the input to the PT gate of a transfer switch 37 is 1 and the switch 37 is off , since the input signal of the NT gate is 36 0 due to an inverter. And the input

809845/0794809845/0794

eines NAND-Gatters 31 wird b₁ = O, fc>₂ = O, d. h. (O, 0), aufgrund der Inverter 26, 27, und dessen Ausgabe ist 1. Daher ist das Eingangssignal des PT-Gates eines übergabeschalters 39 1, und aufgrund eines Inverters 38 ist das Eingangssignal von dessen NT-Gate O. Daher ist der Schalter 39 aus. Schließlich wird nur das Potential Vc₁ vom Schalter 33 übertragen, wenn dieser eingeschaltet ist. Im Fall II) ist gleicherweise nur der Schalter 35 ein, und dann wird Vc₂ übertragen. Gleichermaßen ist im Fall von III) lediglich Schalter 37 ein und wird Vc₃ übertragen. Und im Fall von IV) ist lediglich Schalter 9 ein und wird Vc. übertragen.of a NAND gate 31 becomes b ₁ = O, fc> ₂ = O, ie (O, 0), due to the inverters 26, 27, and its output is 1. Therefore, the input signal of the PT gate of a transfer switch 39 is 1, and due to an inverter 38, the input from its NT gate is O. Therefore, switch 39 is off. Finally, only the potential Vc _{1 is} transmitted from switch 33 when it is switched on. Similarly, in case II) only switch 35 is on, and then Vc _{2 is} transmitted. Similarly, in the case of III) only switch 37 is on and Vc _{3 is} transmitted. And in the case of IV) only switch 9 is on and becomes Vc. transfer.

Um solche Einstellungen innerhalb eines IC durchführen zu können, ist die Steuerschaltung 25 in Fig. 2 erfindungsgemäß unter Verwendung nicht-flüchtiger Speicherelemente gemäß Fig. 5-a aufgebaut. 76, 77, 81 und 82 sind FAMOS. Die Gates der FAMOS weisen keine Elektroneninjektion auf, bei einer Schaltungsanordnung mit FAMOS umgekehrter Polarität keine Löcherinjektion, und ferner ist Vc gleich φ^, wenn cj>, auf L ist. Dann sind NT 79 und NT 84 eingeschaltet und werden (a.., a«) = (0, 0), und deren Ausgaben werden von Invertern 80, 85 invertiert. Daher ist Vd = Vc₁, wie es (b.., b ) = (1, 1) entspricht. Wenn ^₃ auf H ist, sind PT 78 und PTIn order to be able to carry out such settings within an IC, the control circuit 25 in FIG. 2 is constructed according to the invention using non-volatile memory elements according to FIG. 5-a. 76, 77, 81 and 82 are FAMOS. The gates of the FAMOS have no electron injection, no hole injection in the case of a circuit arrangement with FAMOS reversed polarity, and furthermore Vc is equal to φ ^ if cj> is L. Then NT 79 and NT 84 are switched on and (a .., a «) = (0, 0), and their outputs are inverted by inverters 80, 85. Hence, Vd = Vc ₁ , as corresponds to (b .., b) = (1, 1). When ^ ₃ is high, PT is 78 and PT

609845/0794609845/0794

ein, was (a.., a₂) = (1, 1) bedeutet, und dann findet in den Strom führenden Wegen der einzelnen Schaltungen 1, 2, 3, wie sie in den Fig. 2 gezeigt sind, kein Stromfluß stattj und deren eigentliche Operationen werden nicht ausgelöst. Kurz, das Ausgangssignal der Schaltung 25 dann, wenn φ, auf L ist, ist vorteilhaft. Es wird nun die Regulierschaltung 25 für die oben genannten Fälle I) bis IV) betrachtet. Für den Fall I) ist (a., a ) = (O, O), welches der Zustand ist, in welchem die Gateelektroden der FAMOS 76, 77, 81, 82 mit Doppelgates keiner Elektroneninjektion unterliegen. Im Fall II) ist (a.. , a₂) = (O, 1), welches der Zustand ist, in dem die Gateelektroden der FAMOS 81, 82 einer Elektroneninjektion unterliegen. Im Fall III) ist (a.., a„) = (1, 0), welches der Zustand ist, in dem Elektronen in die Gateelektroden der FAMOS 76, 77 injiziert werden. Im Fall IV) ist (a.. , a_) = (1, 1), welches der Zustand ist, in" dem die Gateelektroden der FAMOS 76, 77, 81, 82 zusammen einer Elektroneninjektion unterliegen.a, which means (a .., a ₂ ) = (1, 1), and then there is no current flow in the current-carrying paths of the individual circuits 1, 2, 3, as shown in FIG their actual operations are not triggered. In short, the output of circuit 25 when φ i is low is advantageous. The regulating circuit 25 for the above-mentioned cases I) to IV) will now be considered. For case I), (a., A) = (O, O), which is the state in which the gate electrodes of the FAMOS 76, 77, 81, 82 with double gates are not subject to any electron injection. In case II), (a .., a ₂ ) = (O, 1), which is the state in which the gate electrodes of the FAMOS 81, 82 are subject to electron injection. In case III), (a .., a ") = (1, 0), which is the state in which electrons are injected into the gate electrodes of the FAMOS 76, 77. In case IV), (a .., a_) = (1, 1), which is the state "in which the gate electrodes of the FAMOS 76, 77, 81, 82 together are subject to electron injection.

Der Aufbau eines solchen FAMOS ist in Fig. 5-b gezeigt. Dabei bedeuten: 55 ein N -Siliciumsubstrat, 57 und 58 P-leitende Schichten für Source und Drain eines PT, 87 und 88 P-leitende Schichten für Source und Drain eines FAMOS. Weiterhin bedeuten: 62 N-leitende Schichten, die als Iso-The structure of such a FAMOS is shown in Fig. 5-b. Where: 55 denotes an N silicon substrate, 57 and 58 denote P-type substrates Layers for the source and drain of a PT, 87 and 88 P-conductive layers for the source and drain of a FAMOS. Furthermore: 62 N-conductive layers, which are used as iso-

809845/0794809845/0794

lierung und Substratkontaktierung dienen, 89 reine Isolierschichten im Gate, 64 feldisolierende Schichten und 65 Gateelektroden, Source-Drain-Substrat-Elektroden oder Metallschichten zur Verdrahtung, beispielsweise aus Aluminium. 90 ist eine schwebende (floating) Gateelektrode des FAMOS, die mit P- oder N-leitend dotiertem polykristallinem Silicium oder nicht dotiertem polykristallinen Silicium aufgebaut ist. Die Elektroneninjektion in die Gateelektroden des FAMOS wird durchgeführt, indem ein Lawinendürchbruch erwirkt wird zwischen 65 (62) und 88, d. h., in der Verarmungsschicht (gestrichelter Bereich in der Figur) zwischen Substrat und Drain des FAMOS zum Schreiben, und indem die dann erzeugten Elektronen durch das Beschleunigungsfeld (in der Zeichnung durch einen Pfeil angedeutet) in die Gateelektroden injiziert werden. Aus diesem Grund muß der Abstand 92 zwischen Isolierzone 86 und Drain 88 des FAMOS zum Schreiben größer gemacht werden als der Abstand 91 zwischen Drain 58 und Isolierzone 86 des gewöhnlichen MOS, so daß die Lawinendurchbruchsspannung am PN-Übergang zwischen Drain und Substrat des FAMOS zum Schreiben nicht durch die Sperrdurchbruchsspannung des PN-Übergangs zwischen Drain und dessen Isolierzone gehindert wird. Natürlich ist es möglich, die Länge von 91 der von 92 anzupassen. Was betrifft, so kann das polykristalline Silicium für einelation and substrate contacting are used, 89 pure insulating layers in the gate, 64 field-insulating layers and 65 gate electrodes, source-drain-substrate electrodes or metal layers for wiring, for example made of aluminum. 90 is a floating gate electrode of the FAMOS, which is constructed with P- or N-conductively doped polycrystalline silicon or undoped polycrystalline silicon. The electron injection into the gate electrodes of the FAMOS is carried out by causing an avalanche breakthrough between 65 (62) and 88, that is, in the depletion layer (dashed area in the figure) between the substrate and drain of the FAMOS for writing, and by using the electrons then generated be injected into the gate electrodes by the acceleration field (indicated by an arrow in the drawing). For this reason, the distance 92 between the insulating region 86 and the drain 88 of the FAMOS for writing must be made larger than the distance 91 between the drain 58 and the insulating region 86 of the ordinary MOS, so that the avalanche breakdown voltage at the PN junction between the drain and the substrate of the FAMOS for writing is not hindered by the reverse breakdown voltage of the PN junction between the drain and its isolation region. Of course, it is possible to adapt the length of 91 to that of 92. As far as can the polycrystalline silicon for a

809845/0794809845/0794

Vielschichtverdrahtung als schwebende Gateelektrode verwendet werden, und umgekehrt kann das polykristalline Silicium für das schwebende Gate für eine Vielschichtverdrahtung benutzt werden. Und in Fig. 5-a unterliegt FAMOS 77 oder 82 einer Injektion, und die Impedanz bei 79, 84 ist so ausgelegt, daß sie hoch ist, während 79 und 84 ein sind, so daß die Potentiale von a.. , a„ hoch werden, wenn i> auf L ist und 79, 84 ein sind. Da die Impedanz genügend niedrig wird, selbst für den Fall, daß 77, 82 die gleiche Größe (gleiche Kanallänge, gleiche Kanalbreite und gleiche Gateisolierschichtdicke) wie 79, 84 aufweisen, können 77, 82 nur gleich groß wie 79, 84 gemacht werden, wenn 77, 8 2 völlig Gegenstand der Injektion sind. Fig. 5-c zeigt ein Musterbeispiel für 76, 77, 78 unter Berücksichtigung dieser Absichten. Das in der Figur gezeigte Muster ist das gleiche wie in Fig. 5-b. Der schräg schraffierte Teil ist eine N-leitende Schicht, die als Isolierung und Substratkontaktierung dient, der weiß gelassene Teil ist eine P-leitende Schicht oder das Substrat, der kreuzschraffierte Teil ist eine Gateelektrode des FAMOS, beispielsweise polykristallines Silicium, und der punktierte Bereich zeigt Metallschichten, beispielsweise aus Aluminium, die als Elektroden für Gate, Source, Drain und Substrat dienen. H zeigt den Kontakt zwischen Metallschichten und P- oder N-leitenden Schichten. Im FAMOS 76 für das Schreiben ist der Abstand 9Multi-layer wiring can be used as the floating gate electrode, and conversely, the polycrystalline silicon for the floating gate can be used for multi-layer wiring. And in Fig. 5-a, FAMOS 77 or 82 is under injection and the impedance at 79, 84 is designed to be high while 79 and 84 are on so that the potentials of a ..., a "are high when i> is on L and 79, 84 are on. Since the impedance becomes sufficiently low even in the case that 77, 82 are the same size (same channel length, same channel width and gate insulating layer thickness) as 79, 84, 77, 82 can only be made the same as 79, 84 if 77, 8 2 are entirely the subject of the injection. Figure 5-c shows a paradigm for 76, 77, 78 with these intentions in mind. The pattern shown in the figure is the same as in Fig. 5-b. The obliquely hatched part is an N-conductive layer that serves as insulation and substrate contacting, the part left white is a P-conductive layer or the substrate, the cross-hatched part is a gate electrode of the FAMOS, e.g. polycrystalline silicon, and the dotted area shows Metal layers, for example made of aluminum, which serve as electrodes for the gate, source, drain and substrate. H shows the contact between metal layers and P or N conductive layers. In the FAMOS 76 for writing, the distance is 9

_21/22 809845/0794 _21/22 809845/0794

zwischen Drain und Isolierung größer gemacht als der Abstand 91 zwischen Drain und Isolierung beim FAMOS zum Lesen oder gewöhnlichen MOS 78.made between drain and insulation larger than the distance 91 between drain and insulation in the FAMOS for reading or ordinary MOS 78.

Die Verwendung nicht-flüchtiger Speicherelemente wie FAMOS oder dergleichen in der Regulierschaltung eröffnet auf diese Weise einen Vorteil beim Herstellungsverfahren als fünftes Merkmal der vorliegenden Erfindung, da eine Einstellung oder Regulierung im Fall der Spannungsmeßschaltung direkt von einem Tester durchgeführt wird, wenn er die integrierte Schaltung im Zustand auf dem Wafer (Halbleiterscheibe) überprüft, und da hinsichtlich dieser integrierten Schaltung bzw. Spannungsmeßschaltung keine weitere Einstellung erforderlich ist.The use of non-volatile storage elements such as FAMOS or the like in the regulating circuit opens up an advantage in the manufacturing process in this way as a fifth feature of the present invention as adjustment or regulation in the case of the voltage measuring circuit is carried out directly by a tester when he sees the integrated circuit in the state on the wafer (semiconductor wafer) checked, and there no further with regard to this integrated circuit or voltage measuring circuit Adjustment is required.

Es folgt eine Erläuterung im Hinblick auf die Vergleichsschaltung 3. Die einen Komparator 40 aufweisende Schaltung beginnt ihren wesentlichen Betrieb, wenn φ~ auf (L) niedrig ist. Der Komparator 40 ist mit einem Differenzverstärker (Operationsverstärker) gemäß Fig. 3-a aufgebaut und vergleicht eine invertierte Eingabe V_T mit einer nicht-invertierten Eingabe v"_NI· Im Fall von V₁ > V ist Vo = L (0), und bei V₁ < V_NI ist Vo = H (1) .Explanation follows regarding the comparison circuit 3. The circuit including a comparator 40 starts its essential operation when φ ~ is low at (L). The comparator 40 is constructed with a differential amplifier (operational amplifier) as shown in FIG. 3-a and compares an inverted input V _T with a non-inverted input v " _NI · In the case of V ₁ > V, Vo = L (0), and if V ₁ <V _NI , Vo = H (1).

Das Auflösungsvermögen ist bestimmt durch eine offene Verstärkung (mit offener Schleife) des in Fig. 3-a gezeigten Verstärkers. Da die Verstärkung typischerweise bei 70 dB bis 80 dB liegt, können sehr kleine Spannungen von 1/3000 bis 1/10000 der Versorgungsspannung verglichen werden. Es gibt kein Problem hinsichtlich des Schwingens des Komparators und es ist zulässig, die Kapazität C₁, C_ klein zu machen, d. h., man muß nicht den Gate-Aufbau 52 gemäß Fig. 3-b wählen, sondern man kann den Gate-Aufbau 59 gemäß Fig. 4-a nehmen. Das Leitwertkoeffizientenverhältnis wie für 45, 50 kann auch von ähnlichem Grad sein. Die Offenverstärkung des Differenzverstärkers (Operationsverstärkers) gemäß Fig. 3-a kann höher sein, wenn die Kanallänge der die Verstärkerstufen je bildenden Transistoren lang, die Substratkonzentration hoch und die Dicke der Gateschicht dünn gemacht werden. Um beim Entwurf des IC dafür zu sorgen, daß die Verstärkung hoch wird, sollte die Kanallänge der den Verstärker bildenden Transistoren lang gemacht werden. Die Kanallänge der Transistoren für den Verstärker ist dadurch gekennzeichnet, daß sie länger ist als diejenige der Transistoren, die nicht für den Verstärker vorgesehen sind, im Fall der Spannungsmeßschaltung oder die Kanallänge von Transistoren in anderen integrierten Schaltungen als der Spannungsmeßschaltung in elektronischen Geräten.The resolving power is determined by an open gain (open loop) of the amplifier shown in Fig. 3-a. Since the gain is typically 70 dB to 80 dB, very small voltages from 1/3000 to 1/10000 of the supply voltage can be compared. There is no problem with the oscillation of the comparator and it is permissible to make the capacitance C ₁ , C_ small, that is, one need not choose the gate structure 52 shown in FIG take according to Fig. 4-a. The conductance coefficient ratio as for 45, 50 can also be of a similar degree. The open gain of the differential amplifier (operational amplifier) shown in Fig. 3-a can be higher if the channel length of the transistors forming the amplifier stages are made long, the substrate concentration is made high, and the thickness of the gate layer is made thin. In order to make the gain high when designing the IC, the channel length of the transistors constituting the amplifier should be made long. The channel length of the transistors for the amplifier is characterized in that it is longer than that of the transistors not provided for the amplifier in the case of the voltage measuring circuit or the channel length of transistors in integrated circuits other than the voltage measuring circuit in electronic devices.

22/23 809845/079422/23 809845/0794

In dieser Ausführungsform ist nun die Vergleichsspannung V_T = Vd, V = Vst. Wenn sich die Regulierschaltung 4 imIn this embodiment, the comparison voltage is now V _T = Vd, V = Vst. If the regulating circuit 4 is in

Zustand I) befindet, ist Vd = ^ Vd und Vst =State I), Vd = ^ Vd and Vst =

ρ τ?ρ τ?

-—i-= Vst, und daher Vd = . Bei - - Vst-— i- = Vst, and therefore Vd =. At - - Vst

•K.. + κ« K₁ + K— r j, • K .. + κ «K ₁ + K— r j,

als Grenze wird das Ausgangssignal des Komparators bei Vd ^> Vd niedrig (Massepotential)_t und es wird hoch (V )as a limit, the output signal of the comparator goes low at Vd ^> Vd (ground potential ) _t and it goes high (V)

O- O*O- O *

bei Vd <C Vd . Dagegen sind ein Verhältnis von R-ZR₁ , ri I R + r (i = 1, 2, ) und Vst ( = V_Tp - ν_βΤρ) so eingestellt, daß die Messung oder Feststellung von Vd beim geo* at Vd <C Vd. On the other hand, a ratio of R-ZR ₁ , ri I R + r (i = 1, 2,) and Vst (= V _Tp - ν _βΤρ) are set so that the measurement or determination of Vd at geo *

wünschten Vd gemacht wird.desired Vd is made.

Das sechste Merkmal der vorliegenden Erfindung im Fall der Spannungsmeßschaltung besteht darin, daß der Vergleich der Bezugsspannung, wenn die Spannungsumschaltung mit der umgewandelten Meßspannung gebildet wird, mittels des Komparators durchgeführt wird, d. h. des Differenzverstärkers.The sixth feature of the present invention in the case of the voltage measuring circuit is that the comparison of the reference voltage, if the voltage switching with the converted measurement voltage is formed, is carried out by means of the comparator, d. H. of the differential amplifier.

Schließlich ist die Halteschaltung 6 mit einem Daten-Halte-Flipflop (Schieberegister) 41 gemäß Fig. 6 aufgebaut. Es handelt sich dabei um eine Speicherschaltung zum Einschreiben einer Ausgabe Vcomp des Komparators 40, wenn <J>₃ auf L ist, und zum Halten der Ausgabe, wenn <J>_ auf H ist. Vcomp wird ferner auf ein Ausgangssignal Vh verstärkt, und zwar durch Inverter in der Halteschaltung, beispielsweise 96 und 97 oder 102 und 103. In der Halteschaltung 6 in Fig. 2 sind der Im-Finally, the holding circuit 6 is constructed with a data holding flip-flop (shift register) 41 according to FIG. It is a memory circuit for writing in an output Vcomp of the comparator 40 when <J> ₃ is low and holding the output when <Y> _ is high. Vcomp is further amplified to an output signal Vh by inverters in the holding circuit, for example 96 and 97 or 102 and 103. In the holding circuit 6 in FIG.

_23/24 309845/0794 _23/24 309845/0794

puls 9., zum Betreiben der einzelnen Schaltungen 1, 2, 3, 4 für die Messung von Spannungen und der Taktimpuls für die Halteschaltung mit demselben o, ausgedrückt. Wenn das Ausgangssignal dieser Halteschaltung vollständig zu allen Zeiten benötigt wird, bereiten die dynamischen Eigenschaften der einzelnen Schaltungen dann, wenn der Impuls <f>_ von H auf L wechselt, nämlich die Übergangseigenschaften, Schwierigkeiten. In diesem Fall wird beispielsweise die Zeit £*d, die vergeht, bis die einzelnen Schaltungen 1, 2, 3, 4 für die Spannungsmessung statisch gleichförmig werden können, von φ-, abgezogen. Dann wird die Halteschaltung durch einen in Fig. 7-c gezeigten Impuls O₁. getrieben. ^₁- ist ein Impuls, bei dem das Impulsäquivalent zu einer Zeit £"b (> Td) für einen Halbtakt von ώ. von φ- abgezogen, und er wird gemäß Fig. 7-b durch ein Schieberegister (Flipflop) 104 und ein NOR-Gatter 105 erzeugt.pulse 9th, for operating the individual circuits 1, 2, 3, 4 for measuring voltages and the clock pulse for the holding circuit with the same o, expressed. If the output signal of this holding circuit is required completely at all times, the dynamic properties of the individual circuits cause difficulties when the pulse <f> _ changes from H to L, namely the transition properties. In this case, for example, the time £ * d which elapses until the individual circuits 1, 2, 3, 4 can become statically uniform for the voltage measurement, is subtracted from φ-. Then, the hold circuit is activated by a pulse O ₁ shown in Fig. 7-c. driven. ^ ₁ - is a pulse in which the pulse equivalent at a time £ "b (> Td) for a half cycle of ώ. Is subtracted from φ-, and it is shown in FIG. 7-b by a shift register (flip-flop) 104 and a NOR gate 105 generated.

Neben dem Erwähnten verursacht das übergangsverhalten der Spannungsmeßschaltung und der Halteschaltung dann, wenn der Impuls p^ von L nach H wechselt, in ähnlicher Weise Schwierigkeiten, in welchem Fall die Halteschaltung mit o,-In addition to the above, the transition behavior causes the The voltage measuring circuit and the holding circuit when the pulse p ^ changes from L to H in a similar manner Difficulties, in which case the hold circuit with o, -

das ' ^b the ' ^b

getrieben wird, bei dem /cmpulsäquivalent zu einer bestimmten festen Zeit Ta (für einen Takt von <p.) von φ subtrahiert wird. 0, kann gemäß Fig. 7-b durch ein Schiebergister (Flipflop) 106,is driven, in which / cmpulse equivalent at a certain fixed time Ta (for a cycle of <p.) is subtracted from φ. 0, can according to Fig. 7-b by a slide register (flip-flop) 106,

809845/0794809845/0794

ein NAND-Gatter 107 und einen Inverter 108 erzeugt werden. Die Schaltung gemäß Fig. 7-b ist in der Impulsgeneratorschaltung 5 untergebracht. Obwohl bei der in Fig. 2 gezeigten Ausführungsform der Erfindung Einstellungen unter Verwendung der Schaltung 2 durchgeführt werden, kann die Einstellung auch unter Verwendung der Schaltung 1 erzielt werden. Dies ist eine Art, um Vst einzustellen, beispielsweise dadurch, daß die Widerstände 17 und 18 anstelle der Widerstände 20, 21, 22, 23 und 24 mit dem Ausgang des Ver-a NAND gate 107 and an inverter 108 are generated. The circuit of Fig. 7-b is in the pulse generator circuit 5 housed. Although in the embodiment of the invention shown in Fig. 2, settings below Using the circuit 2, the adjustment can also be achieved using the circuit 1 will. This is one way of adjusting Vst, for example by having resistors 17 and 18 instead of the Resistors 20, 21, 22, 23 and 24 to the output of the

Rp οRp ο

stärkers 19 verbunden und auf Vd = ———=r— Vd festgelegtstronger 19 connected and set to Vd = ——— = r— Vd

R₁ + R₂ R ₁ + R ₂

werden, und daß umgekehrt die Widerstände 20, 21, 22, 23 und 24 anstelle der Widerstände 17 und 18 angeschlossen werden und die Regulierschaltung 4 mit dem Ausgang des Verstärkers 16 verbunden wird.and that, conversely, resistors 20, 21, 22, 23 and 24 are connected instead of resistors 17 and 18 and the regulating circuit 4 is connected to the output of the amplifier 16.

Was die Spannungsmeßschaltung betrifft, so ist es überdies in Abhängigkeit von der Genauigkeit der Spannungen möglich, ohne Einstellung zu arbeiten. Wenn man Fig. 2 betrachtet, so geschieht das, indem man die Schaltung 4 wegläßt, den Wert des an den Ausgang des Verstärkers 19 angeschlossenen Widerstandes festlegt und das Ausgangssignal Vd vorsieht. Hierfür besteht das einzige darin, beispielsweise r₂ = r₃ = r₄ = 0 zu machen, RZr₁ geeignet zu bestimmen und den Ausgang C₁ als Vd direkt mit dem invertierten Eingang des Komparators 40 zu verbinden. Wie bereits erwähnt, ist es für das IC fürMoreover, as for the voltage measuring circuit, depending on the accuracy of the voltages, it is possible to operate without adjustment. Referring to Figure 2, this is done by omitting circuit 4, setting the value of the resistor connected to the output of amplifier 19, and providing the output signal Vd. The only thing for this is to make _{r 2} = r ₃ = r ₄ = 0, for example _{, to determine RZr 1 in a} suitable manner and _{to connect the output C 1} as Vd directly to the inverted input of the comparator 40. As mentioned earlier, it's for the IC for

24/25 80984S/G79424/25 80984S / G794

die Spannungsmeßschaltung der Erfindung charakteristisch, daß sie zusammen mit anderen Schaltungen vorhanden ist, die das elektronische Gerät bilden und leicht integriert sind.characteristic of the voltage measuring circuit of the invention, that it coexists with other circuits that constitute the electronic device and are easily integrated are.

Was jedoch den Fall betrifft, in dem die erfindungsgemäße Einstellung durchgeführt wird, so ist die vorliegende Erfindung insoweit charakteristisch dafür, daß die Einstellung innerhalb der integrierten Schaltung in einfacher Weise vor deren Einbau durchgeführt wird und daß für eine solche Einstellung nicht-flüchtige Speicherelemente als praktikable Vorrichtung verwendet werden.However, as for the case in which the invention Adjustment is performed, the present invention is characteristic of that adjustment is carried out within the integrated circuit in a simple manner before its installation and that for such an adjustment non-volatile memory elements can be used as a practical device.

Überdies kann die erfindungsgemäße Vorrichtung zur Einstellung der integrierten Schaltung deren automatische Einstellung erlauben.In addition, the device according to the invention for adjustment allow the integrated circuit to be set automatically.

Die integrierte Schaltung (IC) für die Spannungsmeßschaltung gemäß Erfindung kann ebenfalls ein automatisches Einstellsystem für die Meßeinstellspannungen zu lassen, wie nun ausgeführt wird. Die in Fig. 8 gezeigte Schaltung ist aufgebaut mit nicht-flüchtigen Speicherelementen 110 bis 114, 115 bis 119 (die im vorliegenden Fall mit FAMOS bezeichnet werden), mit Injektionssteuerungstransistoren 120 bis 124 zur EIN- oder AÜS-Steuerung der FAMOS und mit einem Schieberegister 125,The integrated circuit (IC) for the voltage measurement circuit according to the invention can also have an automatic adjustment system for the measurement adjustment voltages, as now stated will. The circuit shown in FIG. 8 is constructed with non-volatile memory elements 110 to 114, 115 to 119 (which are referred to in the present case as FAMOS), with injection control transistors 120 to 124 for ON or AÜS control of the FAMOS and with a shift register 125,

25/26 809845/079*25/26 809845/079 *

- 4s? -- 4s? -

mit dem die FAMOS durch diese Steuertransistoren leitend gemacht werden, und zwar über den Taktimpulse aufweisenden Eingang Ci. Der Anschluß Vd, der als ein zu vergleichender Eingang für den Komparator dient, unterliegt dann einer variablen Spannung, wenn von den Widerständen r» bis r einige oder alle kurzgeschlossen werden, nachdem die entsprechenden FAMOS ihrerseits ein sind. Es handelt sich um eine Doppelgatekonstruktion, wie bereits erwähnt, wie bei den FAMOS 110 und 115 oder 111 und 116. Der Anschluß Vp kann ein Schreibeingang zum Zweck einer Ladungsinjektion in die FAMOS sein, und es werden Spannungen von etwa -30 bis -50 in Impulsform angelegt.with which the FAMOS are made conductive by these control transistors, via the input Ci, which has clock pulses. The connection Vd, which serves as an input to be compared for the comparator, is subject to a variable voltage when some or all of the resistors r »to r are short-circuited after the corresponding FAMOS are themselves on. It is a double gate construction, as already mentioned, as in the FAMOS 110 and 115 or 111 and 116. The terminal Vp can be a write input for the purpose of charge injection into the FAMOS, and voltages of about -30 to -50 in Pulse shape applied.

Fig. 9 zeigt ein Beispiel eines wirklichen Systems zur automatischen Einstellung unter Verwendung der automatischen Regulierschaltung 109 in Fig. 8. Dieses Beispiel betrifft das Feststellen der Versorgungsspannung beim Erreichen einer gewünschten Spannung, demgemäß ist Vdo = V_nn. Als erstes wird die Versorgungsspannung V_nn etwas niedriger als die überwachte Einstellspannung oder Spannungsschwelle festgelegt. Dann wird das Ausgangssignal Vcomp des Komparators 3 auf einen hohen Wert gebracht. Eine Steuervorrichtung bestätigt dies, hebt die Rücksetzung auf, gibt das Eingangssignal Cg vom Eingang des Taktes C£_Q über einen Zähler auf die Regulierschaltung 109 und betätigt das Schiebere-Fig. 9 shows an example of an actual system for automatic adjustment using the automatic regulating circuit 109 in Fig. 8. This example concerns the detection of the supply voltage when a desired voltage is reached, accordingly Vdo = V _nn . First, the supply voltage V _{nn is set} somewhat lower than the monitored setting voltage or voltage threshold. Then, the output Vcomp of the comparator 3 is made high. A control device confirms this, cancels the reset, gives the input signal Cg from the input of the clock C £ _Q via a counter to the regulating circuit 109 and actuates the slider

26 809845/079426 809845/0794

gister 125. Dann gehen die Ausgänge Q₁ bis Q des Registers auf niedrige Pegel, und wenn 2U dieser Zeit der Injektionsimpuls auf Vp gegeben wird, schalten die FAMOS 110 bis 114 ein. Genau dann verringert sich das Potential der zu messenden Spannung Vd schrittweise synchron mit den Taktimpulsen und wenn es den Wert des Bezugspotentials Vst durchläuft, wechselt das Ausgangs signal Vcomp des !Comparators zu niedrigem Pegel. Dann beendet die Steuervorrichtung 127 unverzüglich die Takt- und Injektionsimpulse und beendet damit die Einstellung. Wenn diese Schaltung gewöhnlich verwendet wird, stellt der Komparator 3 demgemäß unmittelbar fest, wenn die Versorgungsspannung die eingestellte Spannung oder Spannungsschwelle erreicht. Die Regulierelemente, die in einer solchen integrierten Schaltung verwendet werden können, umfassen Elemente vom Tunnelinjektionstyp, wie MNOS, usw. und sind nicht speziell auf FAMOS begrenzt.register 125. Then the outputs Q ₁ to Q of the register go low, and when 2U of this time the injection pulse is given to Vp, the FAMOS 110 to 114 turn on. Exactly then the potential of the voltage to be measured Vd decreases step by step in synchronism with the clock pulses and when it passes through the value of the reference potential Vst, the output signal Vcomp of the comparator changes to a low level. Then the control device 127 immediately terminates the clock and injection pulses and thus terminates the setting. When this circuit is usually used, the comparator 3 accordingly determines immediately when the supply voltage reaches the set voltage or voltage threshold. The regulating elements that can be used in such an integrated circuit include tunnel injection type elements such as MNOS, etc., and are not particularly limited to FAMOS.

Die Einstellvorrichtung gemäß vorliegender Erfindung kann auch folgendes umfassen. Fig. 10 zeigt eine Regulierschaltung, bei der eine Sicherung 130 (aus Metall oder Silicium usw. hergestellt) verwendet wird, durch welche die überwachte Spannung eingestellt wird, indem eine thermische Trennung durch-The adjusting device according to the present invention may also comprise the following. Fig. 10 shows a regulating circuit, which uses a fuse 130 (made of metal or silicon, etc.) through which the monitored voltage is set by creating a thermal separation through

809845/0794809845/0794

geführt wird oder nicht, und zwar mit einem hohen Strom zwischen einem Eingang 134 und V_nn- Diese Regulierschaltung gemäß Fig. 10 umfaßt einen Widerstand 131 und einen Inverter 132. Wenn der Stromverbrauch stark begrenzt ist, besteht eine gute Praxis darin, die Abtastmessung durch NT 133 vorzunehmen, wobei der Differenzimpuls wie φ₃ verwendet wird. Andere Einrichtungen sind möglich, wenn der der Sicherung entsprechende Teil entfernt wird, unter Verwendung eines Lasers usw. Das heißt, alle Elemente wie FAMOS, MNOS, Sicherung usw. sind nicht-flüchtig, und die erfindungsgemäße Einstellvorrichtung ist mit allen nicht-flüchtigen Speicherelementen realisierbar, überdies erlauben alle genannten Vorrichtungen eine Einstellung vor dem Einbau der integrierten Schaltung oder wenn diese erst im Wafer-(Scheiben) oder Chip-Zustand vorliegt. Allerdings ist die Einstellung auch durch eine Anschlußansteuerung möglich, selbst beim oder nach dem Bonden (Anbringen von Zuleitungsdrähter») oder dem mechanischen Kontaktieren.is performed or not and _nn, though with a high current between an input 134 and V -. This regulation circuit of FIG 10 includes a resistor 131 and an inverter 132. When the power consumption is greatly restricted, there is a good practice by the fact that scanning measurement NT 133 using the differential pulse such as φ ₃ . Other devices are possible if the part corresponding to the fuse is removed, using a laser etc. That is, all elements such as FAMOS, MNOS, fuse etc. are non-volatile and the setting device according to the invention can be implemented with all non-volatile memory elements In addition, all of the devices mentioned allow adjustment before the integrated circuit is installed or when it is only in the wafer (disk) or chip state. However, the setting is also possible by means of a connection control, even during or after bonding (attachment of lead wires ”) or mechanical contact.

Fig. 11 ist eine Ausführungsform, bei der die interne Einstellvorrichtung für die integrierte Schaltung bei einer Spannungsmeßschaltung bei einer elektronischen Uhr angewendet wird. In Fig. 11 bedeuten:Fig. 11 is an embodiment in which the internal adjustment device applied to the integrated circuit in a voltage measuring circuit in an electronic watch will. In Fig. 11:

809845/om809845 / om

Pf: Rückkopplungswiderstand eines Oszillatorinverters Pf: feedback resistance of an oscillator inverter

R^: Ausgangswiderstand des Oszillatorsinverters Cp. C : Kondensatoren der Oszillator schaltung Rr: Ableitungswiderstand eines Rücksetzanschlusses 144, 146, 151, 153, 157, 159, 162: Inverter 142, 145, 155: NAND-SchaltungenR ^: output resistance of the oscillator inverter Cp. C: Capacitors of the oscillator circuit Rr: leakage resistance of a reset terminal 144, 146, 151, 153, 157, 159, 162: inverter 142, 145, 155: NAND circuits

149, 161: UND-Schaltungen149, 161: AND circuits

150, 160: NOR-Schaltungen 147, 152: Motortreiberinverter150, 160: NOR circuits 147, 152: motor driver inverters

Sg: Ausgang der 9. Stufe einer Frequenzteilerschaltung mit 16 BinärzählerstufenSg: output of the 9th stage of a frequency divider circuit with 16 binary counter levels

Die Fig. 11 zeigt eine Schaltung, die eine Verringerung der Batteriespannung feststellt und den Benutzer der Uhr das Ende der Batteriebetriebslebensdauer durch eine geeignete Anzeige wissen läßt, durch welche die Aufmerksamkeit des Benutzers darauf gelenkt wird, daß die Batterie ersetzt werden muß. Die Regulierschaltung 4 mit den Bezugsspannungserzeugungsschaltungen (10 bis 15), der Komparator 3, ein Datenhaite-Flipflop 41, Schaltungen 7 und 8 zur Erzeugung des Abtastimpulses φ., und äußere Verbindungsanschlüsse W₁ und W_? sind nahezu wie in Fig. 2 aufgebaut. In diesem Fall wird die Bezugsspannung Vsto direkt zum Komparator 3 geliefert,Fig. 11 shows a circuit which detects a decrease in battery voltage and lets the user of the watch know the end of battery life by means of a suitable indicator which draws the user's attention to the fact that the battery must be replaced. The regulating circuit 4 with the reference voltage generating circuits (10 to 15), the comparator 3, a data-holding flip-flop 41, circuits 7 and 8 for generating the sampling pulse φ., And external connection terminals W ₁ and W _? are constructed almost as in FIG. In this case the reference voltage Vsto is supplied directly to the comparator 3,

33/34/2833/34/28

809845/079*809845/079 *

und die gemessene Spannung ist die Versorgungsspannung. 154 ist ein Inverter für eine Quarzkristallschwingung und 156 ist eine Frequenzteilerschaltung mit 16 Binärzählerstufen. Eine Einstellung dieser Schaltung wird folgendermaßen durchgeführt. Zunächst wird der Anschluß "Rückstellung" auf Η-Wert gebracht. Sobald die Niederfrequenzstufen der Frequenzteilerschaltung zurückgesetzt sind, gehen die Flipflops (Schieberegister) 7, 140 und 143 alle auf W = Qi (i = 2,4), da sie als 1/2-Bit-Elemente aufgebaut sind, und demgemäß gehen die Ausgangssignale O₁ und 0„ des Motors zum Drehen der Zeiger auf Η-Werte. Wenn der Anschluß Ο- von außerhalb auf L gezwungen wird, werden die Gatter und 158 geöffnet, und die Abtastimpulse cj>- und <£_ der Spannungsmeßschaltung öffnen alle Gatter, und norm«?¹.erweise ist nun die Bereitschaft zur Messung oder überwachung gegeben. Das Datenhalte-Flipflop 41 wird durch ώ~ schreibbereit gemacht und liefert den gemessenen Datenwert als Ausgangssignal durch das Gatter 148 an O₁. Danach ändert sie die Versorgungsspannung V_nn, bestimmt eine geeignete Meßeinstellspannung oder Überwachungsspannungsschwelle aus der Spannung, bei der das Ausgangssignal von O₁ zu ändern ist, und schreibt über die Anschlüsse W und W- in FAMOS ein. Danach wird die Energiequelle wieder in ihren ursprünglichen Zustand gebracht und der Anschluß "Rückstellung" wird offengelassen, die Rückstel-and the measured voltage is the supply voltage. 154 is an inverter for quartz crystal oscillation and 156 is a frequency dividing circuit having 16 binary counter stages. Adjustment of this circuit is carried out as follows. First the connection "Reset" is brought to the Η value. As soon as the low frequency stages of the frequency divider circuit are reset, the flip-flops (shift registers) 7, 140 and 143 all go to W = Qi (i = 2.4), since they are constructed as 1/2 bit elements, and the output signals go accordingly O ₁ and 0 “of the motor to turn the pointer to Η values. If the connection Ο- is forced to L from outside, the gates and 158 are opened, and the sampling pulses cj> - and <£ _ of the voltage measuring circuit open all gates, and norm «? ^1. Usually the readiness for measurement or monitoring is given. The data hold flip-flop 41 is made ready for writing by ώ ~ and supplies the measured data value as an output signal through the gate 148 to O ₁ . It then changes the supply voltage V _nn , determines a suitable measurement setting voltage or monitoring voltage threshold from the voltage at which the output signal from O _{1 is} to be changed, and writes it to FAMOS via the connections W and W-. The energy source is then returned to its original state and the "reset" connection is left open, the reset

809845/0794809845/0794

WiWi

lung wird aufgehoben und Treibimpulse werden als Ausgangssignale in jeder Sekunde abwechselnd auf O₁ und 0_ gegeben. Da der Dateneingang W des Flipflop (Schieberegisters) 7 ein Leitsignal M_{1 fi} der 16. Stufe benutzt, wird der Abtastimpuls ώ- mit einer Zeitnacheilung von 0,5 Sekunden gegenüber dem obigen Motortreibsignal erzeugt, wobei die Spannungsmessung in einer sehr kurzen Zeit je einmal in zwei Sekunden durchgeführt und der Datenwert im Flipflop 41 gespeichert wird. Wenn die Batteriespannung abnimmt und die festgesetzte Spannung erreicht, wird der Ausgang des Komparators invertiert, woraufhin das Gatter 141 aktiviert wird, wodurch das Signal des Eingangs W des Flipflops 143 ein Signal mit kleinem Einschalttastverhältnis wird, das durch den Takt S₁„ bescimmt ist. Folglich liefern diement is canceled and drive pulses are given as output signals in every second alternately on O ₁ and 0_. Since the data input W of the flip-flop (shift register) 7 _{uses a control signal M 1 fi of} the 16th stage, the sampling pulse ώ- is generated with a time lag of 0.5 seconds compared to the above motor drive signal, the voltage measurement once in a very short time carried out in two seconds and the data value is stored in the flip-flop 41. When the battery voltage decreases and reaches the set voltage, the output of the comparator is inverted, whereupon the gate 141 is activated, whereby the signal of the input W of the flip-flop 143 becomes a signal with a small duty cycle, which is determined by the clock S ₁ ". Hence they deliver

Ausgänge O₁ und 0~ derartige Zeitbasissignale, bei denen es sich nicht um in jeder Sekunde wechselnde Signale handelt, bei denen der Sekundenzeiger der Uhr sich in jeder Sekunde bewegt, daß der Sekundenzeiger augenscheinlich am Ende von je zwei Sekunden zwei Schritte durchführt, wodurch der Benutzer der Uhr gewarnt wird.Outputs O ₁ and 0 ~ such time base signals, which are not every second changing signals, in which the second hand of the watch moves every second that the second hand apparently takes two steps at the end of every two seconds, whereby the User of the watch is warned.

Ferner vermag die erfindungsgemäße Spannungsmeßschaltung zwei oder mehr Pegel zu überwachen. Fig. 12-a, in der 166 ein Inverter und 167 eine NAND-Schaltung ist, zeigt eineFurthermore, the voltage measuring circuit according to the invention can monitor two or more levels. Fig. 12-a, in the 166 is an inverter and 167 is a NAND circuit, FIG

809845/0794809845/0794

Schaltung zur überwachung zweier Spannungspegel.φ_ und φο sind Signale, die zueinaner phasenverschoben sind, wie Fig. 12-b zeigt. Die Spannungsmeßschaltung arbeitet bei jeder Zeitfolgesteuerung gleichermaßen. Da bei der Eingabe von φο ein Transistor 165 ausgeschaltet ist, wird Vsto als Bezugspotential verwendet, und wenn φ_ eingegeben wird, wird Transistor 165 eingeschaltet und man hat dann als Bezugspotential (R₂ZR₁ + R₂) * Vsto, so daß eine Zwei-Pegel-Überwachung möglich ist. Die Ausgangssignale des Komparators 3, die bei jedem Takt gemessen werden, werden im Speicher durch Flipflops 163 bzw. 164 gespeichert. Erforderlichenfalls wird für das zu messende Potential Vd eine Regulierschaltung zugefügt, wie zuvor beschrieben. Die Schaltung gemäß Fig. 12-a wird für eine Uhr verwendet, beispielsweise für eine mit Solarzellen versehene aufladbare Uhr. Ein Taktsignal φ_ ermittelt das Absinken der Spannung einer Sekundärbatterie, und über den Ausgang Q,. wird dem Benutzer rechtzeitig die Warnung gegeben, daß eine Aufladung erforderlich ist. Dagegen ermittelt ein Taktsignal d>g einen Spannungsanstieg der Sekundärbatterie aufgrund einer überladung und beendet das Aufladen durch das Ausgangssignal am Ausgang Q_fi. Die zu überwachende Spannung bedeutet in dieser mit Solarzellen versehenen elektronischen Uhr die Spannung der Sekundärbatterie.Circuit for monitoring two voltage levels. Φ_ and φο are signals which are phase-shifted with respect to one another, as FIG. 12-b shows. The voltage measuring circuit works in the same way for every timing control. Since a transistor 165 is switched off when entering φο, Vsto is used as the reference potential, and when φ_ is entered, transistor 165 is switched on and the reference potential (R ₂ ZR ₁ + R ₂ ) * Vsto, so that a two -Level monitoring is possible. The output signals of the comparator 3, which are measured at each cycle, are stored in the memory by flip-flops 163 and 164, respectively. If necessary, a regulating circuit is added for the potential Vd to be measured, as described above. The circuit according to Fig. 12-a is used for a watch, for example a rechargeable watch provided with solar cells. A clock signal φ_ determines the drop in the voltage of a secondary battery, and via the output Q i. the user is given a timely warning that a charge is required. On the other hand, a clock signal d> g determines a voltage increase in the secondary battery due to overcharging and terminates charging by means of the output signal at output Q _fi . The voltage to be monitored means the voltage of the secondary battery in this electronic watch equipped with solar cells.

8Q9845/07948Q9845 / 0794

Die integrierte Schaltung mit der erfindungsgemäßen Einstellvorrichtung, die vorzugsweise in der erfindungsgemäßen Spannungsmeßschaltung vorgesehen ist, ist auf einem monolithischen IC untergebracht und kann, speziell wie die integrierte Schaltung für eine Uhr, zusammen mit anderen Punktionen auf einem einzigen Chip (Halbleiterplättchen) integriert sein. Die Regulierschaltung der Meßspannung erlaubt auch ein Trimmen der integrierten Schaltung, beispielsweise in der Spannungsmeßschaltung, in dem Sinn, daß Schwankungen gemessener Spannungen zwischen den integrierten Schaltungen kompensiert werden.The integrated circuit with the adjusting device according to the invention, which is preferably used in the inventive Voltage measuring circuit is provided is housed on a monolithic IC and can, specifically like the integrated circuit for a clock, together with other punctures on a single chip (semiconductor wafer) be integrated. The regulating circuit for the measuring voltage also allows the integrated circuit to be trimmed, for example in the voltage measuring circuit, in the sense that fluctuations in measured voltages between the integrated Circuits are compensated.

Die erfindungsgemäße abstimmbare integrierte Schaltung,und insbesondere die erfindungsgemäße Spannungsmeßschaltung, ist bahnbrechend im Hinblick darauf, daß keinerlei Trimmvorrichtung wie ein extern montierter, platzraubender Widerstand usw. erforderlich ist, und charakteristischerweise ist sie sehr stabil gegen Temperaturänderungen und Versorgungsspannungsänderungen. Bei Verwendung in der integrierten Schaltung für eine Uhr hilft sie bei der Miniaturisierung und Kostenreduzierung aufgrund der Möglichkeit, daß extern zu montierende Justierelemente wegfallen können, was von besonderer Bedeutung ist.The tunable integrated circuit according to the invention, and in particular the voltage measuring circuit according to the invention, is groundbreaking in the fact that no trimming device like an externally mounted, bulky resistor etc. is required, and characteristically it is very stable against temperature changes and supply voltage changes. When used in the integrated circuit for a clock, it helps in miniaturization and cost reduction due to the possibility that adjustment elements to be mounted externally can be omitted, which of is of particular importance.

809845/0794809845/0794

Claims

BLUMBACH -WESER BERGEN. KRAMER ZWIRNER · HIRSCH -BREHM

PATENT LAWYERS IN MÖNCHEN AND WIESBADEN

Patentconsult RadeckestraBe 43 800G Munich 60 Telephone (089) 883603/883604 Telex 05-212313 Telegrams Patentconsult Patentconsult Sonnenberger Straße 43 6200 Wiesbaden Telephone (06121) 562943 / 56199B Telex 04-186237 Telegrams Patentconsult

KABUSHIKIKAISHASUWASEIKOSHA 78/87 22

3-4, .4-chöme, Ginza, Chou-ku, Tokyo, Japan

PATENT APPLICATIONS

T. Integrated semiconductor circuit;

characterized by an adjusting device for Adjust the circuit before installing it.

2. Integrated semiconductor circuit according to claim 1,. characterized in that the setting device uses non-volatile memory elements for the circuit-internal Having adjusting the integrated circuit.

3. Integrated semiconductor circuit according to claim 2, characterized in that the non-volatile elements are integrated by FAMOS ffc *} 9% eeSer <aaf eOnejr

Munich: R. Kramer Dipl.-Ing. · W. Weser Dipl.-Phys. Dr. rer. nat. · P. Hirsch Dipl.-Ing. . H. P, Brehm Dipl.-Chem. Dr. phil. nät. Wiesbaden: P. G. Blumbach Dipl.-lng.-P. Bergen Dipl.-Ing., Dr. jur. · G. Zwirner Dipl.-lng.Dipl.-W.-lng.

Semiconductor circuit integrated fuses in the form of specific amperage or laser irradiation separable conductor tracks are formed.

Γ

4 J Integrated semiconductor circuit according to one of the claims 1 to 3,

characterized in that the integrated circuit has an input signal or a supply voltage dividing voltage divider has that individual voltage divider sections can be bridged with switching transistors are, if they are in the switched-on state, that the switching transistors are in their switching states are adjustable by means of a logic circuit, and that the control of the logic circuit via a The memory containing the non-volatile elements occurs, its various memory states via memory input connections are adjustable (circuit 4 in Fig. 2).

5. Integrated semiconductor circuit according to one of claims 1 to 3,

characterized in that the integrated circuit has an input signal or a supply input voltage dividing voltage divider has that individual

Voltage divider lines can be bridged with FAMOS, when they have been switched on and that the switched on in a non-volatile manner or FMlOS which can be brought off-state for the purpose of automatic Adjustment of the integrated circuit with the aid of the output signals for each assigned stage Shift registers are controllable (Fig. 8).

6. voltage _{measuring circuit r} in particular with an integrated semiconductor circuit according to one of claims 1 to 5, characterized in that a reference voltage circuit, a measuring voltage converter circuit, a comparison circuit and a comparison voltage regulation circuit are integrated on a substrate.

7. Voltage measuring circuit according to claim S, characterized in that the comparison circuit has a differential amplifier and the reference voltage or the measuring voltage is converted according to the ratio of resistors.

8. voltage measuring circuit according to claim 6 or 7, characterized in that the non-volatile memory elements act as a regulating device for the Comparison voltage regulation circuit are provided.

9. voltage measuring circuit according to one of claims 6 to 8, characterized in that the reference voltage circuit, the measuring voltage converter circuit, the comparison circuit and the comparison voltage regulating circuit operate in a pulse-like scanning mode.

10 »voltage measuring circuit according to one of claims 6 to 9, characterized in that the reference voltage or the converted measuring voltage can be regulated digitally.

11. Voltage measuring circuit according to one of claims 6 to 1O, characterized in that the reference voltage or the converted measuring voltage by means of an integrated circuit according to one of claims 1 to 5 can be adjusted prior to their installation.

809845/0794809845/0794

12. Voltage measuring circuit according to one of claims 6 to 10, characterized in that the reference voltage or the converted measuring voltage by means of an integrated circuit according to one of claims 1 to 5 during or after their installation by controlling certain of their connections is adjustable.

13. Electronic clock with an integrated circuit according to one of claims 1 to 5.

14, electronic watch with a voltage measuring circuit according to any one of claims 6 to 12.

809 8 4 5707