DE2828855C2

DE2828855C2 - Wortweise elektrisch umprogrammierbarer, nichtflüchtiger Speicher sowie Verfahren zum Löschen bzw. Einschreiben eines bzw. in einen solchen Speicher(s)

Info

Publication number: DE2828855C2
Application number: DE2828855A
Authority: DE
Inventors: Hartmut Dipl.-Phys. Dr.rer.nat. 8013 Haar Schrenk
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-06-30
Filing date: 1978-06-30
Publication date: 1982-11-18
Also published as: DE2828855A1; US4279024A; GB2028615A; GB2028615B; JPH0123878B2; JPS558696A; FR2430065B1; FR2430065A1

Description

Die Erfindung betrifft einen wortweise elektrisch umprogrammierbaren, nichtflüchtigen Speicher mit matrixförmig angeordneten Speicherzellen.

Aus »IEEE Transactions on Electron Devices«, VoL ED-24. Nr. 5. Mai 1977, Seiten 606 bis 610 ist eine Floating-Gate-Speicherzelle zur Herstellung von nichtflüchtigen, elektrisch umprogrammierbaren Speichern bekannt Bei diesen Feldeffektransistoren ist ein allseitig isoliertes floatendes Speichergate und ein steuerbares Steuergate vertikal über der Kanalstrecke angeordnet wobei das Steuergt <e die gesamte Kanalstrecke überdeckt während das floatende Gate nur einen Teil davon überlagert Die sogenannte Splitgate-Struktur vermeidet Fehler beim Auslesen gelöschter Speicherzellen mit Depletioncharakter. Das Laden des floatenden Speichergates erfolgt mittels Kanalinjektion. Dazu werden Elektronen in einem kurzen Kanal beschleunigt und mittels eines zusätzlichen elektrischen Querfeldes zum Speichergate befördert Das Entladen oder Löschen des floatenden Gates erfolgt durch ein Rücktunneln der Elektronen bei einer hohen angelegten elektrischen Spannung zwischen dem Steuergate und einem Diffusionsgebiet

In der deutschen Patentanmeldung V 27 43 422.6 wird ein wortweise löschbarer, nichtflüchtiger Speicher in Floating-Gate-Technik vorgeschlagen. Sowohl das Laden als auch das Entladen der floatenden Gates erfolgt mittels eines direkten Übergangs von Elektronen zwischen floatendem Gate und Substrat wobei ein hohes elektrisches Feld geeigneter Polarität zwischen dem floatenden Gate und dem Substrat angelegt wird.

Als Beispiel für einen Haftstellenspeicher ist aus Siemens Forschungs· und Entwicklungsberichte, Springer-Verlag, Band 4 (1975) Nr. 4 Seiten 213 bis 219 eine MNOS-Speicherzelle zur Herstellung von nichtflüchtigen Speichern bekannt Eine Ladungsspeicherung erfolgt hierbei durch ein elektrisches Umladen von Haftstellen an der Grenzfläche zwischen einer Nitrid- und einer Oxydschicht Das Laden wie auch das Entladen der Haftstellen erfolgt mittels Elektronenübergängen durch Tunneln bei großen elektrischen Feldstärken.

Aus IEEE Transaction on Electron Devices.

Vol. ED-24, Nr. 5. Mai 1977, Seiten 584 bis 586, sind Speicherzellen bekannt, die in ähnlicher Weise wie MNOS'Transistoren arbeiten, bei denen jedoch die Schichtenfolge metallische Gate-Elektrode, Nidrid, Oxyd durch Transistoren ersetzt wird, die eine Schichtenfolge Polysilicium, Oxiilitrid, Nidrid, Oxid aufweisen.

Bei allen bisher bekannten Speichern, die aus den angegebenen Speicherzellen aufgebaut sind, wird die

Lösch- bzw. Programmierzeit über ein externes Zeitglied fest vorgegeben und eingestellt Die Löschbzw. Programmierzeiten sind dabei so groß zu wählen, daß fertigungstechnisch bedingte Schwankungen der Lösch- und Programmiereigenschaften der einzelnen Zellen nicht nur innerhalb eines Chips, sondern auch hinsichtlich verschiedener Fertigungschargen berücksichtigt werden. Außerdem müssen auch die durch das Zeitglied selbEt bedingten Töleranzschwanki.mßen der Zeitdauer einbezogen werden. Hohe Programmier- und ίο Löschzeiten bergen die Gefahr von Nachbarwortstörungen und bedeuten oftmals auch eine Verschlechterung der Programmiereigenschaften, insbesondere bei Speicherzellen, bei denen der Schreibvorgang mittels Kanalinjektion erfolgt Hohe Schreib-LöFchzeiten verringern die Zahl der zulässigen Schreib-Löschzyklen. Um zu minimalen Schreib-Lösch-Zeiten zu gelangen und somit die Lebensdauer und die Qualität entsprechender Halbleiterspeicher heraufzusetzen, wäre es wünschenswert. Halbleiterspeicher so auszustatten, daß sich ein externes Zeitglied erübrigt und bei der Festsetzung der Schreib-Löschdauer nur '.'ie Schwankungen innerhalb ein- und desselben Chips Einfluß besitzen, während Schv/ankungen hinsichtlich verschiedener Halbleiterchargen außer Betracht bleiben. Damit kann eine wesentliche Verringerung der Schreib-Löschzeiten erreicht werden, und die Qualität wie die Lebensdauer der betreffenden Speicher entsprechend heraufgesetzt werden.

Aufgabe der vorliegenden Erfindung ist es daher, einen wortweise elektrisch umprogrammierbaren, nichtflüchtigen Speicher so auszustatten, daß sich e^:n externes Zeitglied erübrigt und die effektiven Programmier- bzw. Schreibzeiten der Einzelzellen gegenüber Speichern mit externen Zeitgliedern herabgesetzt werden.

Diese Aufgabe wird bei einem Speicher der eingangs genannten Art erfindungsgemäß dadurch gelöst, daß die Ansteuerschaltung für Löschen und Schreiben mit für jede Spei.herzelle variabler Lösch- b?w. Schreibdauer arbeitet, deren Ende durch die Kontrolle des Erreichens eines vorgegebenen Lösch- bzw. Schreibzustandes einer oder mehrerer Speicherzellen aus der zu löschenden bzw. zu schreibenden Speicherzelle festlegbar ist.

Ausgestaltungen des vorstehend definierten Spei chers sowie Ver/ahrensmaßnahm;n zu diesem Betrieb sind in Unteransprüchen gekennzeichnet.

Der erfindungsgemäße Speicher hat gegenüber den bekannten Speichern den Vorteil, daß das äußere Zeitglied eingespart v.ird, wodurch die Gesamtanordnung zum Betrieb des Speichers einfacher und billiger wird. Die Toleranzschwankungen aller zu einem Zeitglied gehörenden Bauteile, denen bei der Bestimmung der Zeitkonstante Rechnung getragen werden muß, gehen nicht mehr in die Schreib- bzw. Löschdauer des erfindungsgemäßen Speichers ein und tragen somit auch nicht zu einer Vergrößerung der Schreib- und Löschdauer bei.

Bei der Auslegung eines externen Zeitgliedes sind auch Toleranzschwankungen hinsichtlich der Programmier- bzw, Löschzeiten von Speicherchips aus verschiedenen Fertigungschargen zu beachten. Da in die Programmier- b?,w. Löschzeiten des erfindungsgemäßen Speichers rfiaximal die Schwankungen innerhalb eines HalbleiterGhips eingehen, verringern sich auch deshalb in vorteilhafter Weise die Programmier- bzw. Löschzeiten des erfi/dungsgemäßen Speichers gegenüber herkömmlichen Speichern mit externem Zeitglied.

Eine Verringerung der Programmier- bzw. Löschzeit eines Speichers ist zum ersten für den Betrieb eines solchen Speichers von Vorteil. Zum zweiten hat eine verkürzte Umprogrammierdauer wiederum Rückwirkungen auf die Lebensdauer der Speicher. Es ist bekannt, daß die Programmier- und Löscheigenschaften eines Speichers ist mit zunehmender Zahl der Schreib-Löschzyklen verschlechtern. Bewirkt werden diese Verschlechterungen z. B. durch die Oxydvergiftungen, welche heiße Ladungsträger bewirken können, oder durch Ermüdungserscheinungen von Nidridschichten. Verkürzte Umprogrammierzeiten bedeuten somit eine erhöhte Zahl von möglichen Schreib-Lösch-Zyklen und eine erhöhte Lebensdauer des erfindungsgemäßen Speichers.

Durch Verringerung der Löschzeiten wird außerdem bei Floating-Gate-Speichern die Gefahr eines Überlöschens, d. h. das Verschieben der Schwellspannungen zu stark negativen Werten hin reduziert Dadurch können wiederum mögliche Schwierigkeiten beim anschließenden Programmiervorgang mitte! Kanalinjektion verringert werden.

Schließlich führt die Verringerung der Umprogrammierdauer eines Speichers auch zu einer geringeren Nachbarwortstörung als das bei längeren Umprogrammier^eiten der Fall ist Längere Umprogrammierzeiten bewirken in einzelnen Zellen von Nachbarworten oftmals das ungewollte Einschreiben oder Löschen einer Information, was zu Fehlern beim Betrieb von Speichern führt

Eine Verkürzung der Programmier- und Löschzeiten hat weiterhin den Vorteil einer kürzeren Strombelastung und damit einer geringeren Aufheizung des Halbleiterkristalls.

Dieser Vorteil ist für solche Schieber von besonderer Bedeutung, bei denen beim Programmieren oder Löschen erhebliche Ströme fließen, wie z. B. beim Programmieren von Speicherzellen mittels Kanalinjektion.

Eine Weiterbildung des erfindungsgemäßen Verfahrens besteht darin, daß die an den Speicherzellen anliegenden Löschspannungen in eine zeitliche Folge von Einzelimpulsen aufgeteilt sind und in den Impulspausen jeweils ein Kontroll-Lesevorgang durchgeführt wird.

Bei Speicherzellen, die keinen vom Kanalbereich elektrisch isolierten Löschbereich aufweisen, ist ein gleichzeitiges Löschen und Kontrollesen insofern nicht möglich, als z. B. bei n-Kanal-Speicherzellen zum Löschen eine hohe positive Spannung am Source anliegen muß, vährend zum Kontrollesen das Source auf Masse liegen muß. In p-Kanaltechnik gilt Entsprechendes mit vertauschten Vorzeichen der anliegenden Spannungen. Diese beiden Bedingungen sind gleichzeitig nicht erfüllbar. Ein Aufteilen der Löschspannung in eine zeitliche Folge von Einzelimpuissn ermöglicht jedoch ein Kontrollesen während der Löschimpulspausen. Für die genannte Art von Speicherzellen ist das Aufteilen der l/jschspannung in eine zeitliche Folge ran Einzelimpulsen von besonderer Bedeutung.

Das schließt jedoch nicht aus, daß auch Zellen, die über ein vom Kanalbereich elektrisch isoliertes Löschfenster verfügen (siehe Patentanmeldung P 26 43 987.2), auch mittels einer Folge von Löschimpulsen gelöscht wrden können, wenn auch für solche Zellen ein Löschen mittels einer zeitlich konstanten Löschspannung möglich ist Da durch impulsweises Löschen die Kristallaufheizung geringer ist, kann z. B.

■ I i!

' die Anwendung von Löschimpulsen auch bei Zellen mit isoliertem Löschfenster von Vorteil sein.

Es ist vorteilhaft* daß das Kriterium für die beendete Löschung einer Speicherzeile darin besteht, daß alle Speicherzellen, art denen kontrollgelesen wird, eine Schwellenspannung von Ut aufweisen, wobei \U-^ kleiner oder gleich | Uol\i wenn Uol einen vorgegebenen Schwellenwert der verwendeten Speicherzellen bedeutet

Diese Bedingung läßt sich z. B. bei Speicherzellen in n-Kanaltechnik wie folgt realisieren:
Eine Speicherzelle ist im ungelöschten Zustand, falls an ihrem Steuergate nicht eine ausreichend hohe positive Spannung angelegt wird, gesperrt. Wird beispielsweise zum Source hin gelöscht, so liegt während der Löschimpulse am Source eine hohe positive Spannung an, während das Steuergate auf Masse liegt. Am Drain ist durch eine geeignete Schaltung stets eine gewisse, nicht sehr hohe positive Spannung vorgegeben, die gerade so groß ist, daß sie zum Auslesen und zum Kontrollesen der Zellen ausreicht. Zu Beginn des Löschvorganges, solange die Schwellenspannung \Ui\ größer als der vorgegebene Schwellenwert \Uai\ ist, bleibt die zu löschende Zelle auch während der Löschimpulspausen gesperrt. Sinkt jedoch die Schwellenspannung nach einigen Löschimpulsen soweit ab, daß sie den Wert | Ucl\ erreicht oder unterschreitet, so ist die Zelle in der nächstfolgenden Impulspause leitend. Da während der Impulspausen das Source der Zellen auf Masse liegt, das Drain andererseits stets mit einer gewissen positiven Spannung beaufschlagt ist. die zum Lesen und Kontrollesen ausreicht, fließt durch die Zelle nunmehr ein Strom. Dieser Strom von einer oder mehreren Speicherzellen, an denen kontrollgelesen wird, kann wiederum als Signal zur Beendigung der Löschdauer eines angewählten Wortes benutzt werden. Die Speicherzellen werden also nur so lange gelöscht, bis der Zustand »0« gerade mit einem einstellbaren Sicherheitsabstand erreicht ist.

Bei bestimmten Zellen ist es auch vorteilhaft, daß die an den Speicherzellen anliegenden Löschspannungen zeitlich kontinuierlich sind und das Kontrollesen gleichzeitig erfolgt.

Ein kontinuierliches Löschen und gleichzeitiges Lesen ist bei Speicherzellen vom Floating-Gate-Typ durchführbar, die ein vom Kanalbereich elektrisch isoliertes Löschfenster besitzen, so daß die Source-Spannung auch während der gesamten Löschdauer 0 Volt betragen kann, während das isolierte Diffusionsgebiet im Löschfenster eine hohe positive Spannung aufweist so Eine solche Zelle ist in der Patentanmeldung P 26 43 987.2 beschrieben.

Es ist auch vorteilhaft, daß die an den Speicherzellen anliegenden Schreibspannungen (Programmierspannungen) in eine zeitliche Folge von Einzelimpulsen aufgeteilt sind, und in den Impulspausen jeweils ein Kontrollesevorgang durchgeführt wird.

Das Aufteilen der Programmierdauer in Einzelimpulse hat insbesondere bei Zeilen, die mit Kanalinjektion programmiert werden, den Vorteil, daß ein starkes Aufheizen des Halbleiterchips durch die hohen Kanalströme dadurch verringert wird.

Ein Kontrollesen an einer zu programmierenden Zelle während der Impulspause hat für alle verwendeten Zellen weiterhin den Vorteil, daß die ProgramirJerdauer £5 einer Zelle der tatsächlich benötigten Programmierzeit dieser Zelle angepaßt werden kann. Damit wird der Schwellenwert einer zu programmierenden Zelle nicht wesentlich über einen oberen Vorgegebenen Nennwert der Schwellenspannung hinaus verschoben. Daraus ergibt sich wiederum der Vorteil einer kürzeren Programmierzeit und folgedessen einer geringeren Schädigung der Halbleiterzellen, was wiederum zu einer erhöhten Lebensdauer Und einer erhöhten Anzahl von Schreib-Löschzyklen führt. Schädigungen an erfindungsgemäßen Speichern, die durch das Umprogrammieren zustande kommen, führten nicht, wie bei anderen Speichern,; zu möglichen Totalaüsfällen, sondern vergrößern nur die Schreib-Löschzeiteri kontinuierlich.

Eine Weiterbildung des erfindungsgemäßen Verfahrens bestellt darin, daß das Kriterium für das beendete Schreiben einer Speicherzeile darin besteht, daß alle Speicherzellen, an denen kontrollgelesen wird, eine Schwellenspannung von \Ui\ größer oder gleich \Ua^ aufweisen.

Eine Weiterbildung der Erfindung besieht darin, daß während der Löschdauer und innerhalb eines Kontrollesevorgangs bei einer Gatespannung Ugl der gelöschte Zustand durch das Absinken des Absolutwertes der Drainspannung | £/d| und während der Schreibdauer und innerhalb eines Kontrollesevorgangs bei einer Gatespannung Uas der programmierte Zustand durch das Ansteigen der Drainspannung | L/y angezeigt wird.

Es ist vorteilhaft, daß diejenigen Drain-Ausgangssignale, {/ie das Ende einer Schreib- oder Löschdauer einer Speicherzeile anzeigen, zum Abschalten der an der zugehörigen Speicherzeile anliegenden Schreibbzw. Löschspannung verwendet werden.

Es ist auch vorteilhaft daß zum Aufbau der einzelnen Speicherzelle elektrisch umprogrammierbare Floating-Gate- oder MNOS-Feldeffekttransistoren verwendet sind.

Es ist schaltungstechnisch vorteilhaft, daß die Gateleitungen der zum Aufbau von Speicherzellen verwende'en Feldeffekttransistoren wortweise und die zugehörigen Drainleitungen bitweise geführt werden.

Es ist vorteilhaft, daß ein Spannungsteiler vorgesehen ist, aus dem die Gate-Spannungen, die als vorgegebene Schwellenspannungswerte (Ugs und Ugl) zum Kontrollesen beim Programmieren und Löschen benötigt werden, sowie die Gate-Spannung für das Auslesen des Speichers (Ucr) aus ein demselben Spannungsteiler entnommen werden, so daß stets \Ugl\ kleiner als \Ugr\ und zugleich | Ugr\ kleiner als |£/csj gilt

Diese Maßnahme garantiert in vorteilhafter Weise einen sicheren Mindestabstand zwischen der Gatespannung Ugr beim Auslesen und der Schwellenspannung ί/τ(»1«) des programmierten Zustandes, wobei gilt |£/r(»l«)|> \Ugr\ bzw. der Schwellenspannung £/r(»0«) des gelöschten Zustandes einer Speicherzelle, wobei gilt |t/r(»0«)| <\U_Gr\. Es kann somit immer sicher ausgelesen werden. Toleranzbedingte unterschiedliche Schreib- und Löscheigenschaften der Speicherzelle innerhalb eines Speichers wirken sich nicht auf die Zuverlässigkeit beim Auslesen, sondern nur auf die Dauer des Schreib- bzw. Löschvorganges aus. Weil der unprogrammierte und der programmierte Zustand mit dieser Maßnahme relativ zur Auslesespannung sehr genau festgelegt werden kann, läßt sich die Breite des elektrischen Fensters, d. h. der Potentialunterschied zwischen der Gatespannung beim Kontrollesen während des Schreibens Ugs und der Gatespannung beim Konrollesen während des Löschens Ugl herabsetzen. Dadurch können in vorteilhafter Weise entweder die Spannungen während des Umprogrammierens

niedrig sein oder aber die ÜmprOgrammierdauer ist besonders kurz. Weiterhin kann mit dieser Maßnahme das elektrische Fenster in einen vorgegebenen Schwellenspannungsbereich hineingelegt werden.

Nachfolgend wird die Erfindung anhand der Zeichnung und an Ausführungsbeispielen näher erläutert. Die Aü<£'jhfungsbeispiele beziehen sich auf n-Kanaltechnik, An'alcige Ausführüngsbeispiele sind jedoch auch in p-Kanaltechnik möglich. Es zeigt

Fig. 1 ein Blockschaltbild eines erfindungsgemäßen Speichers;

F i g. 2a bis 2g graphische Darstellungen von Lösch-Schreib-, Kontrollese-und Ausleseimpulsen:

Fig. 3 und 3a zwei Beispiele einer Auswertlogik für erfindungsgemäße Speicher;

F i g. 4 Gateansteuerschaltung für erfindungsgemäße Speicher und Source- und Drainansteuerung für Speicher mit Zellen, die mit Kanalinjektion geladen werden;

Fig.5 Source- und Drainansteuerschaltung für erfindungsgemäße Speicher mit Speicherzellen, die mittels starker elektrischer Felder zwischen Speichergate und einen Diffusionsgebiet geladen werden.

F i g. 1 stellt ein Blockschaltbild eines erfindungsgemäßen Speichers mit einer Speichermatrix 100 mit /η-Zeilen und /j-Spalten dar. An die Speichermatrix 100 ist eine Source-Drain-Ansteuerung 200 angeschlossen, die die Sourcespannungen Us \ bis LZy_n und die Drainspannungen Ud ι bis Uon versorgt (angedeutet du-ch Pfeile zwischen der Speichermatrix 100 und Source-Drain-Ansteuerung 200). Die Pfeilrichtung soll auf die Seite der Verbindungsleitungen hinweisen, von der aus die betreffende Spannung festgelegt wird. Die gegenläufige Pfeilrichtung für Ud ι bis Uo_n besagt, daß die Drainspannungen entweder direkt über eine Drainansteuerung oder indirekt bei elektrisch floatendem Drain auch über die Sourceansteuerung bestimmt sind. Die Drainspannungen Ud\ bis Uon der Speichermatrix 100 sind andererseits auch an eine Auswertlogik 400 angeschlossen (angedeutet durch Pfeile zwischen der Speichermatrix 100 und der Auswertlogik 400). Die Eingänge De ι bis D&, der Auswertlogik 400 sowie der Source- und Drainansteuerung 200 sind miteinander elektrisch leitend verbunden. Diese elektrisch leitende Verbindung der Dateneingänge von Auswertlogik 400 und Source- und Drainansteuerung 200 wurde aus Gründen der besseren Übersicht nur für den Dateneingang der ersten Spalte De\ in Fig. 1 durch die strichpunktierte Linie 1000 angedeutet Die Datenausgänge Da 1 bis Dak dargestellt durch Pfeile, die aus der Source-Drainansteuerung 200 herausführen, sind durch den Pegel der Drainspannungen Ud 1 bis Up_n festgelegt. Die Gate-Spannungen der wortweise angesteuerten Gateleitungen der Speichermatrix 100 werden durch eine Gateansteuerung 500 mit geeigneten Potentialen Uc 1 bis Ucm versorgt In die Gateansteuerung 500 werden die Auswahlleitungen eines Zeilendekoders Wi bis W_n, geführt, so daß eine geeignete Wortauswahl getroffen werden kann. Die Steuerschaltung mit Impulsteil 300 speist über die Leitung 302 die erforderlichen Impulse in die Source- und Drainansteuerung 200 und entsprechend über die Leitung 305 in die Gateansteuerung 500 ein. Leitungen 304 verbinden die Auswertlogik 400 mit der Steuerschaltung mit Impulsteii 300, wodurch die Auswertlogik 400 auf die Zeitdauer S5 der Impulsabgabe der Steuerschaltung mit Impulsteil 300 einwirkt

In F i g. 2 werden die Impulse für eine Ansteuerung dargestellt, bei der das Löschen und Schreiben der Speicherzellen nicht, wie üblich, während einer vorgegebenen Zeitdauer, sondern innerhalb vorgegebener Schwellenspannungswerte, zwischen dem Schwellenspannungswert Ur(y>0«) einer umprogrammierten Zelle und i/r(»l«) einer programmierten Zelle, erfolgt. Löschimpulse nach F i g. 2a bewirken eine schrittweise absinkende Schwellenspannung 24, dargestellt in F i g. 2b, während der Löschimpulsdauer. Die Kontrolle^ seimpulse während des Löschens fallen in die Löschimpulspausen.

Analoges gilt für den Schreibvorgang, wie aus F i g. 2d bis 2f ersichtlich.

In Fig.2a sind Source-Spannungsimpulse Us in Abhängigkeit von der Zeit t dargestellt. Rechteckimpulse 11, 12, 13 werden zum Zwecke des Löschens dem Source einer angewählten Zelle zugeführt. Die Dauer eines Löschimpulses ist mit T_L bezeichnet. Die Zeitdauer von Beginn eines Löschimpuises bis zum Beginn des nächstfolgenden Löschimpulses beträgt 71. Die Dauer der Impulspause zwischen zwei aufeinanderfolgenden Löschimpulsen beträgt somit Γι — Tl, In F i g. 2b wird die Änderung der Schwellenspannung einer angewählten Zelle während der Löschdauer dieser Zelle dargestellt, wobei das Löschen mittels Impulsen nach F i g. 2a erfolgt Die Schwellenspannungskurve 20 einer anfangs ungelöschten Zelle weist zu Beginn des Löschvorganges einen hohen Schwellenspannungswert L/r(»l«) auf. Jeder Löschimpuls bewirkt ein Absinken des Schwellenspannungswertes der angewählten zu löschenden Zelle. So bewirkt z.B. der Impuls 11 aus F i g. 2a ein Absinken 21 der Schwellenspannung Ut, der Impuls 12 ein Absinken 22 und der Impuls 13 ein Absinken 23. Eine angewählte Zelle ist dann gelöscht, wenn ihr Schwellenspannungswert ίΛ(»0«) unterhalb einer anliegenden Gatespannung Uol beim Kontrollesen während des Löschvorganges liegt Dieses Kriterium ist für den Endwert 24 der Schwellenspannung in der Kurve 20 erfüllt, t/r(»O«) < Uct,

Fig.2c stellt die Drainspannungen einer angewä!'¹,-ten Speicherzelle während des Löschens dar, an der in den Löschimpulspausen, während einer Zeitdauer Tkl, kontrollgelesen wird. Die Drainspannung während der Dauer eines Löschimpulses Tl kann je nach Aufbau und Typ der verwendeten Speicherzelle sehr unterschiedliche Werte annehmen. Diese Drainspannungen sind in Fig.2c der Übersichtlichkeit halber nicht eingezeichnet. Während der Dauer eines Kontrollesevorganges in der Löschphase Tkl liegen die Drainspannungswerte 26, 27, 28 einer angewählten Speicherzelle solange auf einem hohen Niveau, bis der Schwellenspannungswert der Zelle unter einen gewissen kritischen Wert abgesunken ist Dieser kritische Wert ist aus Fig.2b entnehmbar und beträgt U_Cu was der Gatespannung beim Kontrollesen während des Löschens an der zu löschenden Zelle entspricht Unterschreitet die Schwellenspannung der zu löschenden Zelle diesen Wert Ucu so sinkt spontan der Drainspannungswert 29 der zu löschenden Zelle stark ab, d. h. die Zelle wird leitend. Dieses spontane Absinken der Drainspannung einer oder mehrerer zu löschenden Zellen eines Speichers kann dazu benutzt werden, den Löschvorgang zu beenden.

In F i g. 2d sind Gatespannungsimpulse Uc in Abhängigkeit von der Zeit t dargestellt Reehieekiir.pulse 31, 32, 33 werden dem Gate einer angewählten Zelle zugeführt, um eine Information in diese Zelle einzuschreiben. Die Dauer eines Schreibimpulses beträgt Ts-

Die Zeitdauer vom Beginn eines Schreibimpulses bis zum Beginn des nächstfolgenden Schreibimpulses beträgt Tj₁ die Dauer der Impulspause zwischen zwei aufeinanderfolgenden Schfeibimpulsen beträgt Ti — T_n.

in F i g. 2e wird die Änderung der Schwellenspannung einer angewählten Zelle während der Schreibdauer dieser Zelle dargestellt, wobei das Schreiben mittels Impulsen nach F i g. 2d erfolgt, Die Schwellenspannungskurve 40 einer anfangs gelöschten Zelle weist zu Beginn des Schreibvorganges einen niedrigen Schwellenspannungswert 39, den Schwellenspannungswert L/r(»0«) einer unprogrammierten Zelle auf. Jeder Schreibimpuls bewirkt eine Erhöhung des Schwellenspannungswertes der einzuschreibenden Zelle. So bewirkt der Impuls 31 aus Fi g. 2d einen Anstieg 41 der Schwellenspannung Ut, der Impuls 32 einen Anstieg 42 und der Impuls 33 einen Anstieg 43. Der Schreibvorgang ist dann beendet, wenn der Schwellenspannungswert einer angewählten Zelle oberhalb einer gewissen, beim Kontrollesen anliegenden Gatespannung Ucs Hegt. Dieses Kriterium ist für den Endwert 44 der Schwellenspannung Ut, den Wert L/r (»1«). in der Kurve 40 erfüllt, t/r(»l«)> Uas-

Fig.2f stellt die Drainspannung Ud während des Schreibvorganges einer angewählten Speicherzelle dar. bei der in den Schreibimpulspausen während einer Zeitdauer Tks kontrollgelesen wird. Wie in Fig.2c ist auch in Fig.2f nur die Drainspannung während der Dauer des Kontrollvorgangs in der Schreibphase Tks, nicht aber während der Dauer der Schreibimpulse Ts eingezeichnet. Die Drainspannungswerte 46, 47, 48 einer angewählten Speicherzelle liegen während des Schreibvorganges solange auf einem niedrigen Niveau, d. h. die angewählte Zelle ist durchgeschaltet, bis der Schwellenspannungswert der Zelle über einen gewissen kritischen Wert angestiegen ist. Dieser kritische Wert ist aus F i g. 2e entnehmbar und beträgt Ucs. was der Gatespannung beim Kontrollesen während des Schreibens an der angewählten Zelle entspricht. Überschreitet die Schwellenspannung der angewählten Zelle diesen Wert Ugs, so steigt spontan der Drainspannungswert 49 der angewählten Zelle s»ark an, d.h. die Zelle führt keinen Strom mehr. Dieses spontane Ansteigen der Drainspannung einer angewählten Zelle eines Speichers kann dazu benutzt werden, den Schreibvorgang zu beenden.

F i g. 2g stellt die Gatespannung Uc in Abhängigkeit von der Zeit f einer angewählten Speicherzelle, während des Auslesevorgangs dar. Die Rechteckimpulse 51,52 weisen jeweils das gleiche Potentialniveau, und zwar die Gate-Auslesespannung Ugr auf. Diese liegt zwischen der Schwellenspannung £7r(»l«) einer mit einer »1« eingeschriebenen Speicherzelle und der Schwellenspannung £/r(»0«) einer mit einer »0« eingeschriebenen Speicherzelle. In Fig.4 wird u.a. näher erläutert, wie ein ausreichend sicherer Abstand zwischen der Auslesespannung Ugr und der Schwellenspannung t/r(»l«) einer aufgeladenen Zelle einerseits und der Schwellenspannung i/r(»0«) einer gelöschten Speicherzelle schaltungsmäßig sicher eingehalten werden kann.

In Fig.2 ist das Einschreiben und Löschen von Informationen in angewählte Zellen mittels dargestellten Schreib- bzw. Löschimpulsen verwirklicht Bei speziell ausgestalteten Speicherzellen, wie sie in der Patentanmeldung P 26 43 987.2 beschrieben sind, bei denen der Ladungsübergang bei einem Floating-Gate-Speicher außerhalb des Kanalbereichs in einem elektrisch isolierten Löschbereich oder Löschfenster stattfindet, könnp.T der Löschvorgang und das Kontrollesen gleichzeitig ablaufen, Für dieses Ausführungsbeispiel ist also auch ein statisches Löschen möglich. Auch in diesem Fall wird die Löschspannung mittels einer geeigneten Auswertlogik und einer Steuerschaltung in dem Moment abgeschaltet, in dem die Schwellspannung der zu löschenden Zelle einen vorgegebenen unteren Schwellenspannungswert unterschreitet.

Die Symbole Ts bzw. Tl an verschiedenen Anschlüssen der F i g. 3, 4 und ¹J deuten an, daß während der Schreibimpulsdauer bzw. während der Löschimpulspause an diesem Anschluß eine hinreichend hohe positive Spannung, d. h. eine »1« am entsprechenden Schaltsymbol anliegt. Analoges gilt für Tkl bzw. Tks für die Dauer eines Kontrollesevorgangs während der Lösch- bzw. Schreibimpulspausen. Die Worte Schreiben, Löschen. Lesen bedeuten, daß entsprechende positive Spannungen während der gesamten Schreib-, Lösch- bzw. Lesedauer an den entsprechenden Anschlüssen anliegen. Die Worte Löschende bzw. Schreibende deuten die Abgabe eines Spannungssignals zum Zeitpunkt des Lösch- bzw. Schreibendes an.

F i g. 3 stellt zwei Beispiele einer Auswertlogik 400 für erfindungsgemäße Speicher dar. Bei dem logischen Schaltbild 410 aus Fig.3 werden alle bitweise geschalteten Drainleitungen 1 bis π aus der Speichermatrix 100 herausgeleitet. Die bitweise geschalteten Drainleitungen 1 bis π werden einerseits über je einen Inverter Λι bis <%„ auf ein UND-Glied β geführt und andererseits über je ein ODER-Glied yi bis γ_π auf ein UND-Glied <5 geleitet. Zusätzlich sind die Dateneingänge Dfi bis Df_n über je einen Inverter ψ bis η_η auf die entsprechenden ODER-Glieder y\ bis y„ gelegt. Aus Gründen der Übersichtlichkeit sind nur die U die 2. und die n-te Drainleitung mit zugehörigen Schaltsymbolen dargestellt Es ist dafür gesorgt daß das UND-Glied β nur während der Dauer der Kontrollesevorgänge in der Löschpause, d. h. während der Zeit 7kl, freigegeben ist, was z. B. durch einen weiteren Anschluß 420 am UND-Glied β erfolgen kann, der während uer Dauer des Kontrollesens beim Löschen jeweils eine positive Spannung führt und somit eine »1« ans UND-Glied β legt während er zu den übrigen Zeiten keine Spannung führt und somit eine »0« an das UND-Glied β legt Ein Anschluß 430 sorgt analog dafür, daß das UND-Glied δ nur während der Dauer Tks der Kontrollesevorgänge in der Schreibphase freigegeben ist An den Anschluß 430 werden deshalb Spannun^simpulse angelegt die während der Dauer Tks eine positive Spannung führen und somit eine »1« an das UND-Glied δ legen, während sie in den zugehörigen Kontrollesepausen eine »0« an das UND-Glied δ legen und es somit während dieser Zeit nicht freigeben. Während der Dauer Tkl des Kontrollesens in der Löschphase liefert zunächst der Anschluß 420 eine »1« an das UND-Glied ß. Während des Löschvorganges eines angewählten Wortes liefern jeweils diejenigen Speicherzellen ihren zugehörigen bitweise geschalteten Drainleitungen i(i = 1... j^dann eine »0«, wenn ihre Schwellenwerte nach F i g. 2b einen vorgegebenen unteren Spannungswert Ucl unterschritten haben. Nach Erreichen dieses Zustandes an allen Zellen des angewählten Wortes, liefern alle Drainleitun-

gen 1 bis π somit eine »0«. Über die zugehörigen inwerter a.\ bis tx„ Hegt somit an jedem Eingang des UND-Gliedes β eine 1 an und es erscheint somit am Ausgang des UND-Gliedes β das Steuersignal ^T.,öschen-

de, das dann an die Steuerschaltung mit Impulsteil 300 »us F i g. 1 als Spannungsimpuls weitergegeben wird, wodurch wiederum eine weitere Impulsgabe der Steuerschaltung 300 an die Ansteuerung 200 unterbrochen wird. Der Löschvorgang ist dami* für das angewählte Wort beendet.

Beim Schreiben eines angewählten Wortes werden die 1 bis π bitweise geschalteten Drainleitungen über je ein ODER-Glied yi bis γ_π an ein gemeinsames UND-Glied <5 angeschlossen. Den ODER-Gliedern γ, (i = 1 bis n) wird außer der zugehörigen Drainleitung / (i = 1 bis n) ebenfalls der zugehörige Dateneingang De, (i = 1 bis n) über jeweils einen weiteren Inverter η, (i = 1 bis n) zugeführt Wird die Zelle / mit einer Information versehen, so führt die /-te bitweise geschaltete Drainleitung nach beendeter Aufladung der entsprechenden Zelle eine hinreichend große positive Drainspannung, d.h. eine »1« dem ODER-Glied y, zu. per zweite Eingang des ODER-Gliedes y, wird hingegen mit einer »Ö« beschickt, da der zugehörige Dateneink-'ing Db eine »1« aufweist, die durch den zwischengeschalteten Inverter η, in eine »0« umgewandelt wird, die dann den zweiten Eingang des ODER-Gliedes y, erreicht. Der Ausgang des ODER-Gliedes γι gibt somit an das UND-Glied <5 eine »1« ab. Eine zweite Speicherzelle, in welche eine »0« eingeschrieben wird, gibt über seine bitweise geschaltete Drainleitung j an das zugehörige ODER-Glied γ, stets eine Information »0« ab, da die Drainspannung dieser Zelle nicht ansteigt Der entsprechende Dateneingang De) führt eine »0« an den Inverter η_ρ der wiederum eine »1« an den zweiten Eingang des ODER-Gliedes y> liefert. Der Ausgang des ODER-Gliedes y, gibt somit ebenfalls eine »1« an das UND-Glied <5 ab. Alle Zellen des angewählten Wortes, in die eine »0« eingeschrieben wird, liefern somit von Beginn des Schreibvorganges an eine »1« an den zugehörigen Eingang des UND-Gliedes ό. Alle übrigen Speicherzellen des angewählten Wortes, in weiche eine »1« eingeschrieben wird, liefern dann eine »1« an den Eingang des UND-Gliedes δ, wenn der Einschreibvorgang in der entsprechenden Zelle beendet ist Ein weiterer Anschluß 430 am Eingang des UND-Gliedes <5 Hefen während der Dauer jedes Kontrollesevorganges in der Schreibphase, d. h. während Tks, eine »1« an den Eingang des UND-Gliedes δ. Damit wird sichergestellt, daß nur in den Schreibimpulspausen kontrollgelesen wird. Nach Beendigung des Schreibvorganges der langsamsten angewählten Speicherzelle, in welche eine Information eingeschrieben wird, weisen alle Eingänge des UND-Gliedes ό eine »1« auf. Das Schreibende wird somit durch eine »1« als Ausgangssignal des UND-Gliedes ö angezeigt Dieses Ausgangssignal wird aus der Auswertlogik 400 über eine Leitung 304 in die Steuerschaltung mit Impulsteil 300 geleitet (vgl. Fig. 1) und bewirkt dort eine Beendigung der Abgabe von Schreibimpulsen an die Gateansteuerung 500. Der Schreibvorgang ist damit beendet

Bei Integration in MOS-Technik werden anstelle der UND-Glieder β bzw. δ mit Vorteil auch NOR-Glieder verwendet, wobei die davor geschaltete Logik sinngemäß zu ändern ist

Das logische Schaltbild 450 aus Fig.3a ist eine vereinfachte Ausführung der mit dem logischen Schaltbild 410 dargestellte Auswertlogik. Hierbei wird eine einzige Meßzelle 451 neben den übrigen Zeilen einer Speichermatrix auf einem Chip angebracht Das Schreib- bzw. Löschverhalten dieser Meßzelle 451 wird

repräsentativ für das Schreib- bzw. Löschverhalien sämtlicher Zellen am Chip angesehen. Das Ende der Schreibdauer oder der Löschdauer der Meßzelle 451 signalisiert zugleich das Schreib- bzw. Löschende aller

Zellen eines angewählten Wortes. Die Meßzelle 451 wird während eines Schreib- oder Lösch "organges mit den gleichen Schreib- bzw. Löschinipulsen gespeist wie entsprechende Zellen eines angewählten Speicherwortes. In den Impulspausen wird jedoch nur an der

ίο Meßzelle 451 kontrollgelesen. Dazu wird die Drainleitung 452 aus der Meßzelle 451 herausgeführt und einerseits über einen Inverter α an den Anschluß 453 eines UND-Gliedes β geleitet, und andererseits an einen Anschluß 455 eines UND-Gliedes δ geleitet. Das UND-Glied β enthält außerdem einen Anschluß 454, der in den Löschimpulspausen während der Kontrollesedauer T_Kl eine »1« dem UND-Glied β zuführt, während er in der übrigen Zeit dem UND-Glied β eine »0« zuführt Das UND-Glied ό enthält analog einen Anschluß 456, der diesem während der Dauer des Kontroliesens in den Schreibimpulspausen eine »1« zuführt, zu allen übrigen Zeiten hingegen eine »0« zuführt Werden der Meßzelle 451 Löschimpulse zugeführt, so sinkt deren Schwellwert laufend ab. Unterhalb eines gewissen Grenzwertes wird die Meßzelle 451 leitend, d. h. beim Kontrollesen gibt die Drainleitung 452 eine »0« an den Inverter ot ab, und dieser wiederum eine »1« an den Anschluß 453 des UND-Gliedes β ab. Da der Anschluß 454 während der Kontrollesedauer T_Kl während der Löschimpulspausen ebenfalls eine »1« führt, gibt das UND-Glied β als Ausgangssignal ebenfalls eine »1« ab, wodurch das Löschende signalisiert wird. Leitet man in diesem Fall den Ausgang des UND-Gliedes β über die Leitung 304

in die Steuerschaltung mit Impulsteil 300 (vgl. F i g. 1), so kann damit die Impulsgabe der Steuerschaltung 300 an die Ansteuerung 200 abgeschaltet werden. Das Löschende der Meßzelle 451 bewirkt somit das Löschende der angewählten Speicherzellen. Wird andererseits die Meßzelle 451 gleichzeitig mit angewählten Zellen der Speichermatrix mit Schreibimpulsen beschickt, so steigt die Schwellspannung der Meßzelle 451 an (vgl. F i g. 2e). Überschreitet die Schwellenspannung einen gewissen vorgegebenen Wert, so steigt die Drainspan- -\ng in den Impulspausen stark an. Die Drainleitung 452 legt somit an den Anschluß 455 des UND-Gliedes ό eine »1«. Während der Leseimpulsdauer Tks in den Schreibimpulspausen liegt andererseits auch an dem Anschluß 456 des UND-Gliedes δ eine »1« an. Der Ausgang des

so UND-Gliedes ό gibt somit eine »1« über die Leitung 304 an die Steuerschaltung mit Impulsteil 300 (vgl. Fig. 1) ab, wodurch eine weitere Abgabe von Schreibimpulsen der Steuerschaltung mit Impulsteil 300 an die Gateansteuerung 500 abgeschaltet wird. Die Schreibdauer aller angewählten Zellen der Speichermatrix 100 ist somit gleichzeitig mit der Schreibdauer der Meßzelle 451 beendet Die Verwendung einer einzigen Meßzelle ist jedoch nur dann sinnvoll, wenn die toleranzbedingten Schwankungen der Lösch- und Programmiereigenschäften aller Speichertransistoren innerhalb eines Speichers hinreichend gering sind.

Anstelle einer einzigen Meßzelle läßt sich auch eine Spalte von Speicherzellen mit einer bitweise geschalteten Drainleitung verwenden. Jedes angewählte Wort einer Speichermatrix verfügt dann über eine gesonderte mcßzeile, die jeweils analog der Schaltung der Meßzelle 451 das Schreib- und Löschende aller Zellen eines angewählten Wortes signalisiert

In F i g. 4 ist eine Gate-, Drain- und Sourceansteuerung für eine Speichermatrix 100 darge-.tellt, die aus Floating-Gate-Speicherzellen mit Splitgate-Struktur 101 aufgebaut ist Die Speicherzellen werden, wie eingangs beschrieben, mittels Kanalinjektion geladen, während das Einladen des floatenden Gates einer Speicherzelle bei einer angelegten hohen elektrischen Spannung zwischen dem Steuergate und einem Diffusionsgebiet mittels rücktunnelnder Elektroden aus dem floatenden Gate in das Diffusionsgebiet erfolgt Die to dargestellte Gateansteuerung 500 ist so eingerichtet, daß die Dauer eines Kontrollesevorgangs in der Löschimpulspause Tkl gerade die gesamte Impulspause zwischen zwei aufeinanderfolgenden Löschimpulsen ausfüllt, d. h. daß Tkl gleich ist der Differenz 7} - T_L (vgl. F i g. 2a und 2c). Entsprechendes gilt für die Dauer eines Kontrollesevorgangs in den Schreibphasen Tks in bezug auf die zugehörigen Schreibimpulspausen. Diese Wahl der Kontrollesedauer beim Schreibvorgang wie beim Löschvorgang ist durchaus nicht zwingend. Es muß lediglich sichergestellt sein, daß das Kontrollesen jeweils innerhalb der Schreib- bzw. Löschimpulspausen erfolgt, d. h.

7Ί — 7"/. bzw. Tks < T₂ —

25

In F i g. 4 wurden aus Gründen der Übersichtlichkeit die Gateansteuerung der 1, der /-ten und der /n-ten Zeile sowie die Source- und Drainansteuerung der 1, d'T /-ten und der n-ten Spalte eingezeichnet Die Ansteuerung der übrigen Zeilen und Spalten erfolgt analog.

Die Gatespannung Uq, am /-ten (i — 1 bis m) Speichergate der Speichermatnx 100 wird mittels einer Auswahllogik 501/ entweder über den Transistor 500,₂ an die Spannung des Punktes 515 gelegt oder mittek des Inverters 500,3 über den Transistor 500/1 an einen Spannungsteiler 550 angeschlossen. Die Auswahllogik 501, setzt sich aus einem NOR-Glied 503, zusammen, dessen Ausgang an die Gates der Transistoren 500,2 bzw. durch Zwischenschaltungen eines Inverters 500,3 an das Gate des Transistors 500,1 gelegt ist. Das NOR-Glied 503, weist zwei Eingänge auf, die ihrerseits mit den Ausgängen zweier UND-Glieder 502, und 504, verbunden sind. Die UND-Glieder 502,und 504,besitzen je zwei Eingänge, wobei ein Eingang des UND-Gliedes 502/ durch einen Inverter 505, mit einem Eingang des UND-Gliedes 504, verbunden ist.

Im folgenden soll gezeigt werden, wie die Gate-Ansteuerung 500 alle möglichen Bedingungen für das Löschen, Schreiben, Kontrollesen und Auslesen verwirklicht. Von einem Zeilendekoder ausgehende Auswahlleitungen W\ bis W_m ermöglichen es, jeweils ein Speicherwort anzuwählen. Im folgenden soll stets das Wort /' als angewähltes Wort betrachtet werden. Alle übrigen Worte sollen nicht angewählt sein. Nichtangewählte Worte W_k (k = I bis m,- fc¥i) führen über die Leitung 507* eine Null an das UND-Glied 502*. Daher weist auch der Ausgang von 502* eine »0« auf. Das UND-Glied 504* weist infolge des Inverters 505* am Anschluß 508* keine »1« auf. Während des gesamten Lösehvorganges weist der Eingang 516 des ODER-Gliedes 514 eine »I« auf, Weshalb auch der Ausgang des ODER-Gliedes 514 eine »1« äii den Eingang 509* des UND-Gliedes 504* legt. Der Ausgang des UND-Gliedes 504* gibt somit eine »1« an das ODER-Glied 503* ab, weshalb dessen Ausgang wiederum eine »1« abgibt. Damit wird über den Inverter 500*3 und den Transistor 500*i der Spannungsteiler 550 abgeschaltet, während über den Transistor 500* ₂ die Gate-Spannung £/g* an die Spannung des Punktes 515 angeschlossen ist Während der Dauer der Löschimpulse führt der Eingang 521 des NOR-Gliedes 523 eine »1«, weshalb der Ausgang von 523 eine »0« führt Damit ist der Transistor 520 gesperrt und die Gate-Spannung der Ar-ten Zeile Uck hat die Spannung des Punktes 515. Bei zu vernachlässigtem Widerstand 510 gilt: i/_G* ~ Ua » 25 Volt In den Löschimpulspausen weisen hingegen beide Eingänge des NOR-Gliedes 523 eine »0« auf, weshalb sein Ausgang eine »1« abgibt Der Transistor 520 ist damit durchgeschaltet und die Spannung des Punktes 515, die zugleich ungefähr die Spannung Uck ist, weist einen Wert von ungefähr 0 Volt auf.

Für ein angewähltes Wort / erhält die Leitung 507, über die Auswahlleitung Wj eines zugehörigen Zeilendekoders eine »1«. Der Eingang 506/ des UND-Gliedes 502, weist während der gesamten Löschphase sicherlich eine »0« auf, da der Ausgang des UND-Gliedes 511 während des gesamten Löschvorganges stets eine »0« liefert da wiederum der Eingang 531 nur während der Schreibphase eine »1« und zu anderen Zeiten stets eine »0« liefert Der Ausgang des UND-Gliedes 502, gibt somit an den Eingang des ODER-Gliedes 503, eine »0« ab. Das UND-Glied 504, legt ebenfalls an den zweiten Eingang des ODER-Gliedes 503, eine »0«, da die »1« am Eingang 507, durch den Inverter 505, in eine »0«, in eine »0« am Eingang 508, umgewandelt wird. Der Ausgang des ODER-Glieder 503, gibt somit eine »0« ab, weshalb der Transistor 500/2 gesperrt wird, während der Transistor 50O_n mittels des Inverters 500,₃ geöffnet wird, so daß die Gatespannung Ua an den Spannungsteiler 550 angeschlossen ist Am Ausgang 551 des Spannungsteilers 550 liegt während der Löschimpulse, da während der Löschimpulse der Transistor 567 durchgeschaltet ist, ungefähr eine Spannung von 0 Volt an. die somit, auch als Gatespannung Ug, anliegt. Während der Impulspausen beim Löschen ist der Transistor 567 gesperrt Die Transistoren 566 und 565 sind während der gesamten Löschdauer ohnehin gesperrt Damit liegt am Ausgang 551 des Spannungsteilers in den Löschimpulspausen über den durchgeschalteten Transistor 564 die Spannung U_Gl an, die zugleich auch die Gatespannung Uc, liefert. Mit dieser Spannung Uc.l am Gate des angewählten Wortes / wird in den impulspausen kontrollgelesen.

Während des Gesamtschrecbvorganges führt der Eingang 507* für ein nicht angewähltes Wort stets eine »0«. Damit gibt auch das UND-Glied 502* eine »0« an einen Eingang des ODER-Gliedes 503* ab. Das UND-Glied 504* gibt hingegen eine »1« in den Schreibimpulspausen an den zweiten Eingang des ODER-Gliedes 503» ab. da der Eingang 508» des UND-Gliedes 504* durch d· η Inverter 505* stets eine »I« erbringt, und der Eingang 509* in den Schreibimpulspausen ebenfalls eine »I« bringt. In den Schreibimpulspausen gibt nämlich der Inverter 512 eine »1« an den Eingang 533 des UND-Gliedes 13 ab. An dem zweiten Eingang 532 des UND-Gliedes 513 liegt während des gesamten Schreibvorganges eine »I« an. Somit gibt das UND-Glied 513 eine »1« an den Eingang 517 des ODER-Gliedes 514 ab, was wiederum eine »1« am Ausgang des ODER-Gliedes 514 und damit eine »1« am Eingang 509* des UND-Gliedes 504* bewirkt Während der Schreibimpulse liegt hingegen am Eingang 509* des UND-Gliedes 504* eine »0« an, so daß beide Eingänge des ODER-Gliedes 503* eine »0« aufweisen und somit auch der Ausgang des ODER-Glie-

des 503* während der Schreib'impulse eine »0« aufweisen. Damit sind während der Schreibimpulse die Gateleitungen nicht angewählter Worte wegen des Inverters 50Oi₃ über den Transistor 500* ι mit dem Spannungsteiler 550 verbunden, während die Gateleitungen nicht angewählter Worte in den Schreibimpulsen über den Transistor 5G0*₂ auf der Spannung des Punktes 515 liegen. In den Schreibimpulspausen ist der Transistor 520 durchgeschaltet, da das NOR-Glied 523 am Ausgang eine »1« liefert, weil seine beiden Eingänge eine »0« aufweisen. Die Gatespannung Uck nicht angewählter Worte beträgt in den Impulspausen deshalb ungefähr gleich »0« V. Während der Schreibimpulse hingegen sind die Gates der nicht angewählten Worte infolge der »0« am Ausgang des ODER-Gliedes 503* und des Inverters 500*3 über den Transistor 500* ι mit dem Ausgang 551 des Spannungsteilers 550 verbunden. Am Ausgang 551 liegt während der gesamten Schreibphase über den durchgeschalteten Transistor 566 nur die relativ niedrige Spannung Ugs an, d. h. die Gatespannung beim Kontrollesen während des Schreibens. D*ie Transistoren 564, 565 und 567 des Spannungsteilers 550 sind während der gesamten Schreibphase gesperrt

Bei einem angewählten Wort /' wird die am Eingang 507, anliegende »1« über den Inverter i>05, in eine »0« an den Anschluß 508, des UND-Gliedes 504, invertiert so daß das UND-Glied 504, eine »0« an das ODER-Glied 503, abgibt Über den Eingang 531 erhält das UND-Glied 511 während der gesamten Schreibphase eine »1«. Über den Eingang 530 erhält das UND-Glied 511 eine weitere »1« während der Dauer der Schreibimpulse und eine »0« während der Schreibimpulspausen. Damit gibt das UND-Glied 511 während der Dauer der Schreibimpulse eine »1« und während der Dauer der Schreibimpulspausen eine »0« an den Eingang 506, des UND-Gliedes 502, ab. Nachdem der Eingang 507, des UND-Gliedes 502, als angewähltes Wort stets eine »1« hat. gibt somit das UND-Glied 502, während der Dauer der Schreibimpulse eine »1« und während der Dauer der Schreibimpulspausen eine »0« an den Eingang des ODER-Gliedes 503, ab. Der zweite Eingang dieses ODER-Gliedes weist, wie gezeigt wurde, während der Schreibdauer stets eine »0« auf. Während der Dauer der Schreibimpulse liegt somit am Ausgang des ODER-Gliedes 503, eine »1« an, weshalb die Gatespannung Ug, über den Transistor 500, j am Punkt 515 anliegt Da während der Schreibimpulsdauer der Eingang 522 des NOR-Gliedes 523 eine »1« führt, weist sein Ausgang eine »0« auf. weshalb der Transistor gesperrt ist Am Punkte 515 liegt somit eine Spannung von ungefähr 25 V an. was der Gatespannung LV,, entspricht Während der Schreibimpulspausen liegt hingegen das Gate eines angewählten Wortes /über den durchgeschalteten Transistor 500, ι Spannungsteiler an. an dessen Ausgang 551 infolge des durchgeschalteten Transistors 566 die Spannung Ugs. die Gatespannung beim Kontrollesen während des Schreibens anliegt. Alle übrigen Transistoren. Transistoren 565,564 und 567 sind während der Schreibimpulspausen

gesperrt.

Während des Auslesens eines angewählten Wortes / führt der Anschluß 506;des UND-Gliedes 502/stets eine »0«, da die Eingänge 530 und 531 des UND-Gliedes stets eine »0« aufweise^ weshalb auch der Ausgang des UND-Gliedes 511 und somit der Eingang 506,- des UND-Gliedes 502,-stets eine »0« aufweist.

Das UND-Glied 502,· führt somit dem ODER-Glied 503/stets eine »0« zu. Durch den Inverter 505/erhält der Eingang 508, des UND-Gliedes 504/ stets eine »0«, weshalb sein Ausgang dem ODER-Glied 503/ ebenfalls stets eine »0« zuführt Damit führt für die gesamte Auslesephase der Ausgang des ODER-Gliedes 503/ stets eine »0«, d. b. der Transistor 500,₂ ist stets gesperrt, während der Transistor 500/1 infolge des Inverters 500_l3 leitend ist und somit die angewählte Gateleitung mit dem Spannungsteiler 550 verbindet Im Spannungsteiler ίο 550 sind während der Auslesephase die Transistoren 567, 564 und 566 gesperrt Am Ausgang 551 des Spannungsteilers 550 liegt somit die Gate-Auslesespannung Ucr an.

Im Falle eines nicht angewählten Wortes k hegt der Eingang 508* des UND-Gliedes 504* infolge des Inverters 505* auf »1«, der zweite Anschluß 509* dieses UND-Gliedes führt ebenfalls eine »1«, da der Ausgang des ODER-Gliedes 514 infolge einer »1« a.-" Eingang 518 ebenfalls eine »1«führt Das ODER-Glied 503* weist somit für nicht angewählte Worte stets eine »1« am Ausgang auf, weshalb der Spannungsteiler 550 von der zugehörigen Gateleitung abgetrennt ist, während an die zugehörige Gateleitung über den Transistor 500* ₂ die Spannung des Punktes 515 angelegt i?t Nachdem beide Eingänge 521 und 522 des NOR-Gliedes 523 je eine »0« führen, ergibt sich am Ausgang dieses NOR-Gliedes eine »l«. Der Transistor 520 ist somit durchgeschaltet Die Spannung des Punktes 515 und damit auch die Spannung der nicht angewählten Gates beträgt somit ungefähr »0« V während der gesamten Auslesedauer.

Die Widerstände 571,572,573,574 des Spannungsteilers 550 können entweder diffundierte Widerstände sein oder Feldeffekttransistoren vom Enhancementtyp im gesättigten oder ungesättigten Zustand, oder aber sie können Feldeffekttransistoren vom Depletiontyp sein. Der Anschluß des Widerstandes 571, der nicht mit dem Widerstand 572 verbunden ist, ist geerdet. Der Anschluß des Widerstandes 574, der nicht mit dem Widerstand 573 verbunden ist ist an eine Versorgungsspannung angeschlossen, welche größer ist als Ugl. die Gatespannung beim Kontrollesen während des Löschens. Die Spannungsdifferenz Ugs — Ugl, das sogenannte Schreib-Lesefenster. hängt in seiner Dimensionierung von der verwendeten Speichertechnologie ab. Bei den häufigst verwendeten Speichertypen beträgt das Schreib-Lesefenster etwa 1 V bis 6 V. Die Verwendung eines Spannungsteilers wie in Fig 4 dargestellt, garantiert sichere Abstände zwischen den verwendeten Kontrollesespannungen sowohl beim Schreiben als auch beim ί-öschen und der Auslesespamvjng, so daß eine unprogrammierte Zelle sicher von einer programmierter. Zelle unterschieden werden kann. Die relative Lage der Spannungen zueinander ist durch einen solchen Spannungsteiler sichergestellt Toleranzbedingte unterschiedliche Schreib- und Löscheigenschaften der Speicherzellen innerhalb eines Speichers wirken sich nicht auf die Zuverlässigkeit beim Auslesen, sondern nur auf die Dauer des Schreib- bzw. Löschvorganges aus. Die Breite des elektrischen Fensters LOs — Ugl kann, dank des Spannungsteilers 550, relativ klein gehalten werden, da die Zustände »0« und »1« relativ zur Ausilesespannung sehr genau festgelegt sind. Dadurch dürfen entweder die Spannungen Während des Programmierens niedrig sein oder die Umprogrammierung läuft besonders schnell ab, Weiterhin kann durch Verwendung des Spannungsteilers 550 das elektrische Fenster in einem bestimmten gewünschten Schwellen-Spannungsbereich der verwendeten Speicherzellen

hineingeschoben werden.

In Fig.4 ist außerdem die Source-Drain-Ansteuerung 200 dargestellt für eine Split-Gate-Speicherzelle, die mit Kanalinjektion aufgeladen und mittels eines starken elektrischen Potentials zwischen Steuergate und einem Diffusionsgebiet entladen wird.

Die Drainansteuerung 220 wird für die Ate Spalte (i = 1 bis n) durch einen Transistor 210, und einen dazu parallelgeschalteten Transistor 209; gebildet Der Transistor 210; ist stets durchgeschaltet und so dimensioniert, daß durch ihn stets ein kleiner Strom fließt, der zum Lesen oder Kontrollesen ausreicht, der jedoch nicht zum Programmieren einer Zelle ausreicht Ein UND-Glied 208, steuert mit seinem Ausgang 211, das Gate des Transistors 209;, so daß der Transistor 209; Strom führt, der den Programmierstrom für eine programmierende Zelle liefert, wenn sowohl ein Dateneingang in der /-ten Zeile (De) erfolgt, d. h. der Eingang 213, somit eine »1« aufweist und ein Schreibimpuls erfolgt, d.h. 7s legt ebenfalls eine »1« an den Eingang 212. Die Drainspannung der /-ten Sp Jte beträgt, wenn vom Widerstand des

T-. _,:.·„.. ina niw^ulur wirA If_n.■ =» I /„ =s 17 V Hfi

allen anderen möglichen Speichervorgängen, z.B. in den Schreibimpulspausen, während der gesamten Löschdauer und während der Auslesedauer, führt der Transistor 209, keinen Strom, so daß kein Programmierstrom in den Drainleitungen der Ken Spalte fließen kann.

Die Source-Ansteuerung 250 für eine Split-Gate-Speicherzelle, die mit Kanalinjektion aufgeladen und mittels eines starken elektrischen Feldes zwischen Steuergate und e^tm Diffusionsgebiet entladen wird, ist für alle Sourceleitungen gemeinsam. Sie besteht aus einem Widerstand 256, dessen einer Anschluß mit dem Drain eines Transistors 258 verbunden ist, während der Sourceanschluß 261 des Transistors U8 auf Masse liegt und der freie Anschluß 255 des Widerstandes 256 ein Potential Uss - 25 bis 40 V aufweist Das Gate des Transistors 258 wird über einen Inverter 259 während der Dauer der Löschimpulse T_L angesteuert Der Transistor 258 ist somit während der Dauer eines jeden Löschimpulses gesperrt. Am Punkte 257. an dem die Source-Spannung Us abgegriffen wird, ergibt sich bei gesperrtem Transistor 258 somit eine Spannung Us » Uss = 25 bis 40 V. Diese relativ hohe positive Sourcespannung wird auch nur während der Löschimpulse für das in Fig.4 gewählte Beispiel einer Speicherzelle benötigt. Bei der der Fig.4 zugrunde gelegten Split-Gate-Speicherzelle wird während der Löschimpulse eine hohe positive Spannung am Source angelegt, während das Steuergate z. Zt. eine Spannun ■ von 0 V aufweist. Zu allen übrigen Zeiten außerhalb der Löschimpulse ist der Transistor 258 leitend, das Potential am Punkt 257. und zugleich die Source-Spannung Us, beträgt U_s » 0 V

Fig. 5 stellt eine Source- und Drainansteuerung für einen erfindungsgeinäßen Speicher dar, der aus Speicherzellen aufgebaut ist, die durch Anlegen von hohen elektrischen Feldern zwischen Steuergate und einem Diffusionsgebiet aufgeladen und entladen werden. Die Gateansteuerung erfolgt analog der Gateansteuerung nach F i g, 4.

Die Drainspannüngen Ud; (i = 1 bis n) werden über ständig durchgeschaltete Transistoren 270,- mit einer Versorgungsspannung Vddverbunden.

Da in dem betrachteten Ausführungsbeispiel zwischen Kanalbereich und Gate über den Sourceanschluß gelöscht und programmiert wird, ist die Sourceänsteuerung entsprechend aufwendig. Beim Löschvorgang ist 7s = 0, weshalb bei der Sourcaansteuerung der /-ten Spalte der Eingang 286; des UND-Gliedes 285, eine »0« aufweist Das UND-Glied 285, weist somit am Ausgang und gleichzeitig am Eingang 284; des NOR-Gliedes 281, eine »0« auf. Der zweite Eingang 283,-weist während der Dauer der Löschimpulse eine »1« und sonst eine »0« auf. Damit liegt während der Dauer der Löschimpulse 7/. am Ausgang 2E2, des NOR-Gliedes 281; eine »0« an,

ίο weshalb der Transistor 271; während der Dautr der Löschimpulse gesperrt ist, während dieser in den Löschimpulspausen durchgeschaltet ist Während der Löschimpulsdauer 7s liegt somit die Spannung des Punktes 290 über den Widerstand 277; an den Sourceleitungen als Sourct-Spannung t/s; an. Da 7s = 0 gi\ ist der Transistor 272 gesperrt und da zugleich 71 = 0 gilt ist auch der Transistor 273 gesperrt Am Punkt 290 liegt somit die Spannung U_p = 20 bis 40 V an. Während der Löschimpulspausen liegt hingegen, ^:nfolge des durchgeschalteten Transistors 271 λ eine Spannung Usi von ungefähr gleich 0 V an.

Beim Schreibvorgang wird zunächst der Zustand während der Dauer von Schreibimpulsen für eine Spalte / mit einer Zelle eines angewählten Wortes betrachtet, in die eine Information eingeschrieben werden soll, d. h.

Ts= 1 !Ds=- I.

Über den Inverter 289; erhält der Eingang 287, des UND-Gliedes 285, eine »0«. Der Ausgang 284, des UND-Gliedes 285; gibt deshalb eine »0« an einen Eingang des NOR-Gliedes 281, ab. Der zweite Eingang 283, führt ebenfalls eine »0«, da T_L = 0 gilt Der Ausgang 282, des NOR-Gliedes 281, führt somit eine »1« und schaltet den Transistor 271, während der Dauer der Schreibimpulse Ts durch. Die Sourcespannungen Ust, in deren Spalte eine Zelle eingeschrieben werden soll, betragen somit Us, = 0 V.

Auch während der Dauer der Schreibimpulspausen ist der Transistor 271, durchgeschaltet da in diesem Falle lediglich beide Eingänge des UND-GL^udes 285; eine »0« aufweisen, wodurch das Ausgangssignal von 285, nicht geändert wird. Es gilt deshalb auch Us, » OV.

Bei einer Spalte k. bei der in die angewählte Zelle keine Information eingeschrieben werden soll, gilt DEk = 0. Wegen des Inverters 289* liegt am Eingang 287* somit stets eine »1« an. Am zweiten Eingang 286* des UND-Gliedes 285* liegt jeweils während der Dauer eines Schreibimpulses ebenfalls eine »1« an. Während der übrigen Zeiten liegt dort eine »0« an. Deshalb liegt

so auch während der Dauer der Schreibimpulse am Eingang 284* des ODER-Gliedes 281* stets eine »1« und sonst eine »0« an. Da während der gesamten Schreibphase T_L - 0 ist. führt der zweite Eingang 283* des ODER-Gliedes 281* während der Schreibphase stets eine »0«. In der Schreibphase gibt somit der Ausgang 282* des NOR-Gliedes 281* während der Schreibimpulspausen eine »1« ab. d.h. der Transistor 271* ist durchgeschaltet und das heißt wiederum die Sourcespannung Usk = 0 V. Während der Dauer der Schreibimpulse gibt hingegen das NOR-Glied 281* eine »0« am Ausgang 282* ab, weshalb der Transistor 271* gesperrt ist Die Sourcespannung Usk ist in diesem Fall über den Widerstand 277* auf dem Potential des Punktes 290. Während der Dauer der Schreibimpulsej d.h.

Ts Φ 0 1st der Transistor 272 durchgeschaltet, Während der Transistor 273 infolge des zwischengeschalteten NOR-Gliedes 276 gesperrt ist. Die Spannung des Punktes 290 beträgt, da die Widerstände 274 und 275

20

25

gleich groß sind, U₁Jl; mit U₉ « 20 V bis 40 V. Damit beträgt auch die Source-Spannung Ust für eine Spalte K mit einer angewählten Zelle, in die keine Information eingeschrieben werden soll, während der Dauer der Schreibimpulse Ust « Up/2, wenn der Spannungsabfall 5 am Widerstand 277* vernachlässigt wird.

Während der Dauer eines Auslesevorganges sind die Dateneingänge 0, deshalb liegt über die Inverter 289/ (i = 1 bis n)eme »1« am Eingang 287,-und wegen Ts= 0 eine »0« am Eingang 286, des UND-Gliedes 285, an, ic weshalb der Ausgang dieses UND-Gliedes 285/ eine »0« an den Eingang 284,· legt Da gleichzeitig auch nicht gelöscht wird, liegt am zweiten Eingang 283,- des NOR-Gliedes 281, ebenfalls eine »0« an, weshalb der Ausgang 282/ des NOR-Gliedes 281, eine »1« auf das Gate des Transistors 271/ legt Der Transistor 271, ist somit durchgeschaltet Die Source-Spannung beträgt somit während der Auslesephase Lfe » 0 V.

Die bitweise geführten Drainleitungen liegen über die durchgeschalteten Transistoren 270/ (i = 1 bis n) alle stets auf dem gleichen Potential Vdd-

Abschiieaend wird aufgezeigt, daß die ir. F i g. 4 und 5 beschriebenen Gate-, Source- und Drainaniteuerungen für die jeweils verwendeten Fälle die entsprechenden Lösch- bzw. Schreib- bzw. Lesebedingungen liefern. Gelöscht wird bei beiden Zellentypen nach Fig.4 und Fig.5 jeweils dadurch, daß am Source eine hohe positive und am Gate eine Spannung von 0 V angelegt wird. Während der Dauer der Löschimpulse liegt nach F i g. 4 Uss « 25 bis 40 V als Spannung an den einzelnen bitweise geschalteten Sourceleitungen an. Im Falle von Fi g. 5 liegt an den bitweise geschalteten Sourceleitungen jeweils die Spannung Usi » U₉ »« 20 V bis 40 J (i =■ 1 bis n) an. Ar. der Gateleitung eines angewählten Wortes liegt während der Dauer der Löschimpulse eine Spannung von Ua«0 V an, während an den Gateleitungen der nicht angewählten V/orte eine hohe positive Spannung von Uck « 25 V anliegt Damit wird während der Löschimpulse nur das angewählte Wort gelöscht während die Nachbarworte nicht beeinflußt werden. In den Löschimpulspausen liegen alle Sourceleitungen der Fig.4 und 5 auf riner Spannung von ungefähr Us, » 0 V. An der Gateleitung der angewählten Worte liegt eine relativ kleine positive Lesespannung Uol an, die so klein ist daß keine Information eingeschrieben werden kann. Die Gateleitungen der nicht angewählten Worte liegen ebenfalls auf einem Potential von ungefähr Uok « 0 V. Die angewählten Worte werden damit während der Dauer der Löschimpulse gelöscht und Nachbarwortstörungen sind sicher ausgeschaltet

Während der Dauer der Schreibimpulse liegt an der Gateleitung eines angewählten Wortes eine hohe positive Spannung, z. B. 25 V an, während an den Gateleitungen der nicht angewählten Worte eine Spannung von ungefähr 0 V anliegt

Bei Zellen der F i g. 4 fließt gleichzeitig in den Spalten, in denen einzuschreibende Zelle liegt, ein hoher Kanalstrom, der zu Programmierung der Zelle ausreicht während in denjenigen Spalten, deren angewählte Zelle keine Information erhalten soll, nur ein sehr geringer Kanalstrom fließt, der nur als Lesestrom Verwendet werden kann, jedoch zum Aufladen einer Zelle nicht ausreicht In die nicht angewählten Nachbarworte wird bei denjenigen Bits mit hohem Kanalstrom nichfs eingeschrieben, da gleichzeitig die Gatespannung an den nicht angewählten Worten U 0 V beträgt Vf ährend der Schieibimpulspausen beträgt die Gatespannung nicht angewShlter Worte ungefähr OV₁ während die Gatespannung eines angewählten Wortes eine geringe positive Kontroltesespannung Ugs aufweist Während der Schreibimpülspausen ist ebenfalls der hohe Kanalstrom ausgeschaltet Es fließt lediglich ein sehr kleiner Kanalstrom, der zwar zum Lesen bzw. KontroIIesen ausreicht, jedoch nicht, zum Einschreiben einer Information ausreicht Wegen der gleichzeitig unterschiedlichen Gatespannungen eines angewählten Wortes gegenüber den Gatespannungen der nicht angewählten Worte wird auch tatsächlich nur an den Zellen des angewählten Wortes gelesen.

Die Zellen eines Speichers nach F i g. 5 werden durch Anlegen einer hohen Spannung zwischen dem Steuergate und einem Diffusionsgebiet z.B. dem Source, aufgeladen. Während eines Schreibimpulses liegt an der Gateleitung eines angewählten Wortes eine hohe positive Spannung von ungefähr 25 V bis 40 V an, während an den Gateleitungen der nicht angewählten Worte eine sehr geringe positive Spannung liegt die zum Einschreiben einer Information in die Zelle nicht ausreicht und z. B. der Kontrollesespannung beim Schreiben Ugl entspricht Gleichzeitig liegt in denjenigen Spalten, in denen eine Information in die angewählte Zelle eingetragen werden soll, eine Spannung von ungefähr 0 V am Source an. Alle übrigen Sourceleitungen, in denen keine einzuschreibende Zelle liegt weisen gleichzeitig eine positive Spannung von V₂ Up auf. Die unterschiedlichen Gatespannungen zwischen angewählten Worten und nicht angewählten Worten stellen sicher, daß in der angewählten Zelle eine Information eingeschrieben wird, während in Nachbarzellen des gleichen Bits keine Information eingeschrieben wird. Bei Bits, in denen keine Information eingeschrieben werden soll, ist das Potentialgefälle zwischen dem Gate und dem Source gerade so bemessen, daß es zum Einschreiben einer Information nicht ausreicht z. B. U₂ U_p beträgt Dadurch wird sichergestellt, daß in allen Zellen eines Bits, deren Sourceleitungen mit V2 Up beaufschlagt ist, tatsächlich k :ine Information eingeschrieben wird.

Während der Schreibimpulspausen liegt an den angewählten Gates die Kontrollesespinnung beim Schreiben Ugs an, die einer kleinen positiven Spannung entspricht An allen Nachbargateleiungen liegt eine Spannung von ungefähr 0 V an. An allen Sourceleitungen liegt gleichzeitig eine Spannung von 0 V an und es fließt zwischen Source und Drain ein geringer Lesestrom. Damit ist sichergestellt daß nur an den Zellen des angewählten Wortes kontrollgelesen wird.

Beim Auslesen liegt an dem Gate des angewählten Wortes die Auslesespannung U_Gr an. Die Spannung nicht angewählter Worte beträgt während des Auslesens OV.

Für Zellen, dW mittels hoher elekt-ischer Felder zwischen Steuergate und einem Diffusionsgebiet beispielsweise dem Source, aufgeladen und entladen werden, kann eine Sourceansteuerung, ähnlich wie ^;n F i g. 5 dargestellt entwickelt werden, die gewährleistet daß das Potentialgefälle zwischen Steuergate und Source von nicht angewählten Zelle nur ein Drittel des Potentialgefälles beträgt, das zum Einschreiben von angewählten Zellen zwischen Steuergate und Source angelegt wird. Eine solche Modifikation der in F i g. 5 dargestellten Sourceansteuerung ließe sich durch eine geeignete Dimensionierung und Schaltung der Widerstände 274 und 275 aus Fig.5 erreichen. Zusätzlich

müßten die Elemente 520 und 510 der Gateansteuerung abgeändert werden. Eine derartige Modifikation ließe sich aus F i g. 5 unter Anwendung der Aiisteuerbedingungen, wie sie in der deutschen Anmeldung P 27 43 422.6 beschrieben sind, ableiten.

Erfindungsgemäße Speicher sind für Abstimmspei·' eher in Fernsehgeräten, für Nummernspeicher in Fernsprechvermittlungsanlagen sowie für Programmspeicher von Kleinrechnern anwendbar.

Hierzu 5 Blatt Zeichnungen

Claims

Patentansprüche:

1. Wortweise elektrisch umprogrammierbarer, nichtfluchtiger Speicher mit matrixförmig angeordneten Speicherzellen, dadurch gekennzeichnet, daß die Ansteuerschaltung für Löschen und Schreiben mit für jede Speicherzelle variabler Lösch- bzw. Schreibdauer arbeitet, deren Ende durch die Kontrolle des Erreichens eines vorgegebenen Lösch- bzw. Schreibzustandes einer oder mehrerer Speicherzellen aus der zu löschenden bzw. zu schreibenden Speicherzeile festlegbar ist

2. Verfahren zum Löschen eines Speichers nach Anspruch 1, dadurch gekennzeichnet, daß die an den Speicherzellen anliegenden Löschspannungen in eine zeitliche Folge von Einzelimpulsen aufgeteilt sind und in den Impulspausen jeweils ein Kontrollesevorgang durchgeführt wird.

3. Verfahren zum Löschen eines Speichers nach Anspruch l.a^durch gekennzeichnet, daß die an den Speicherzellen anliegenden Löschspannungen zeitlich kontinuierlich sind und das Kontrollesen gleichzeitig erfolgt

4. Verfahren nach Anspruch 2 oder 3, dadurch gekennzeichnet daß das Kriterium für die beendete Löschung einer Speicherzeile dann besteht daß alle Speicherzellen, an denen kontrollgelesen wird, eine Schwellenspannung von Ut aufweisen, wobei \Ut\ kleiner oder gleich \Ugl\ ist, wenn Ugl einen vorgegebenen Schwellenwert der verwendeten Speicherzellen bedeutet

5. Verfahren zum Schreiben in einem Speicher nach Anspruch 1, dadurch gekennzeichnet, daß die an den Speicherzellen anliegenden Schreibspannungen (Programmierspannungen) <n eine zeitliche Folge von Einzelimpulsen aufgeteilt sind und in den Impulspausen jeweils ein Kontrollesevorgang durchgeführt wird.

6. Verfahren zum Schreiben in einem Speicher nach Anspruch 5, dadurch gekennzeichnet, daß das Kriterium für das beendete Schreiben einer Speicherzeile darin besteht, daß alle Speicherzellen, an denen kontrollgelesen wird, eine Schwellspannung von I Ui\ oder gleich | Ug^ aufweisen.

7. Verfahren nach einem der Ansprüche 2 bis 6, dadurch gekennzeichnet daß während der Löschdaucr und innerhalb eines Kontrollesevorgangs bei einer Gatespannung Vgl der gelöschte Zustand durch das Absinken des Absolutwertes der Drainspannung I t/o| und während der Schreibdauer un<' innerhalb eines Kontrollesevorgangs bei einer Gatespannung Ugs der programmierte Zustand durch das Ansteigen der Drainspannung |[/o| angezeigt wird.

8. Verfahren nach einem der Ansprüche 2 bis 7, dadurch gekennzeichnet daß diejenigen Drain-Ausgangssignale, die das Ende einer Schreib- oder Löschdauer einer Speicherzeile anzeigen, zum Abschalten der an der zugehörigen Speicherzeile anliegenden Schreib- bzw. Löschspannung verwendet werden.

9. Speicher nach Anspruch 1, dadurch gekennzeichnet, daß zum Aufbau der einzelnen Speicherzelle elektrisch umprogrammierbare Floating-Gateoder MNOS-Feldeffekttransistoren verwendet sind.

10. Speicher nach Anspruch 1 und 9, dadurch gekennzeichnet, daß die Gateleitungen der zum Aufbau von Speicherzellen verwendeten Feldeffekt' transistoren wortweise und die zugehörigen Drainleitungen bitweise geführt werden.

11. Speicher nach mindestens einem der Ansprüche 1, 9 und 10, dadurch gekennzeichnet, daß ein Spannungsteiler vorgesehen ist, aus dem die Gatespannungen, die als vorgegebene Schwellenspannungswerte (Ugs und Ugl) zum Kontrollesen beim Programmieren und Löschen benötigt werden, sowie die Gatespannung für das Auslese'., des Speichers (U_Gr) entnommen sind, so daß stets | Ugl\ kleiner als | U_Cr\ und zugleich | Ugr\ kleiner als | L/bs| gilt