DE2846925A1

DE2846925A1 - Mikrocomputer-netzwerk mit mehreren an mindestens einen systembus angekoppelten mikrocomputer-moduln

Info

Publication number: DE2846925A1
Application number: DE19782846925
Authority: DE
Inventors: Richard Macmillan
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1978-10-27
Filing date: 1978-10-27
Publication date: 1980-04-30
Also published as: US4321669A; DE2846925C2

Description

AKTIENGESELLSCHAFT Unser Zeichen Berlin und München VPA 73 ρ ] j 3 5

Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln.

Die vorliegende Erfindung betrifft ein Mikrocomputer-Netzwerk gemäß dem Oberbegriff des Patentanspruchs 1.

Bei der Übertragung von Informationen (Daten, Identifikatoren und Befehlen) zwischen Mikrocomputern (im folgenden Mikrocomputer-Moduln oder kurz Moduln genannt) eines Mikrocomputer-Netzwerkes ist es möglich, daß sämtliche Vorteile der Auflösung des Systemprogramms im Mikrocomputer-Netzwerk in parallel ausgeführte Segmente ihre Bedeutung verlieren, wenn der Zugriffsvorgang zu der durch den Systembus gegebenen Schnittstelle zu langsam erfolgt.

Der ZugriffsVorgang wird bisher in typischer Weise softwaremäßig mit Hilfe eines Überwachungs-Prozessors ausgeführt. Anforderungen von sämtlichen Moduln im Mikrocomputer-Netzwerk werden in diesem überwachungs-

Lz 1 Nem/25.10.78

030018/OB31

VPA 73 P Π 3 5 BRU

Prozessor gespeichert, wobei ihre Prioritäten überprüft werden. Die Anforderungen dienen normalerweise zur Fortsetzung eines Programmteils in mindestens einem anderen Modul. Fortsetzungen dieser Art, die als Aufgaben für den oder die anderen Moduln anzusehen sind, werden dann durch Entscheidungen des Überwachungs-Prozessors an wartende Moduln zugeteilt. Ein derartiges Software-Verfahren ist im allgemeinen sehr zeitaufwendig.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine schnelle Hardware-Lösung für das vorstehend skizzierte System anzugeben.

Diese Aufgabe wird bei einem Mikrocomputer-Netzwerk der Eingangs genannten Art erfindungsgemäß durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Mit einer in den Moduln eines Mikrocomputer-Netzwerks vorgesehenen Prüfschaltung der vorstehend definierten Art wird es möglich, die notwendige Verbindung zwischen den Moduln nach Freigabe der durch den Systembus gegebenen Schnittstelle in zwei Taktzeiten durchzuführen, wenn alle beteiligten Moduln für die Übertragung einer Aufgabe bereit stehen. Beträgt z. B. der Maschinenzyklus 300 Nanosekunden, kann die notwendige Verbindung zwischen Moduln in zwei Taktzeiten, d. h., in 600 Nanosekunden durchgeführt werden.

Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.

Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen näher erläutert. Es zeigt:

30018/0531

2846325

VPA

73 ρ ? ? ε 5 BRB

Fig. 1 eine schematische Darstellung eines Mikrocomputer-Netzwerkes mit vier an einen Systembus angekoppelten Moduln;

Fig. 2 eine Ausführungsform einer erfindungsgemäßen Prüfschaltung; und

Fig. 3 eine konkrete Ausführungsform von in der Prüfschaltung nach Fig. 2 verwendeten Schaltern für eine Leitungsaktivierung.

Fig. 1 zeigt eine Ausführungsform eines Mikrocomputer-Netzwerkes mit vier Moduln 1 bis 4, die jeweils einen Mikrocomputer repräsentieren. Diese Moduln sind an einen gemeinsamen Systembus CB angekoppelt.

Für Kommunikationen zwischen den Moduln 1 bis 4 ist in diesen Moduln mindestens jeweils eine Prüfschaltung vorgesehen, für die eine Ausführungsform in Fig. 2 dargestellt ist.

Die Schaltungsanordnung nach Fig. 2 ist in jedem Modul mindestens einmal vorhanden. Handelt es sich um eine Konfiguration von Moduln nach Fig. 1, so enthält jeder Modul 1 bis 4 eine derartige Schaltungsanordnung. Es ist jedoch auch möglich, daß von jedem Modul nach Fig. 1 auch noch ein weiterer Eus zu weiteren (nicht dargestellten) Moduln abgeht. Dann enthält jeder Modul 1 bis 4 auch noch weitere Schaltungsanordnungen der in Fig. 2 dargestellten Art. Allgemein ist festzustellen, daß pro von einem Modul abgehenden bzw. zu ihm hinführenden Bus jeweils eine Schaltungsanordnung nach Fig. in diesem Modul vorhanden ist.

Mit der Schaltungsanordnung nach Fig. 2 sind für eine Übertragung von Informationen (Daten, Identifikationssignale, Befehle) zwischen Moduln zwei generelle Ope-

0300 1 8/0531

rationen durchführbar:

1. Für jeden Modul, der Zugriff zu der durch den Bus gegebenen Schnittstelle fordert, wird geprüft, ob alle anderen angeforderten Teilnehmermoduln (Partner) für eine Übertragung bereit sind;

2. Ergibt die Prüfung nach 1., daß die Übertragungsbereitschaft vorhanden ist, so wird geprüft, welcher anfordernde Modul, dessen Partner übertragungsbereit sind, die höchste Priorität gegenüber allen anderen anfordernden Moduln besitzt.

Eine in einem Modul befindliche Schaltungsanordnung nach Fig. 2 ist über Anschlüsse S, ü, T, 2, "3, ί an den die Moduln miteinander koppelnden Bus CB (s. Fig. 1) angekoppelt. Die Ausführungsform nach Fig. 2 ist für vier miteinander in Kommunikation stehende Moduln geeignet. Die Anschlüsse T bis ΐ stellen jeweils einen Anschluß für jeweils einen Modul (etwa 1 bis 4 nach Fig. 1) dar. Die Anschlußbezeichnungen U bis 5 sind überstrichen, weil es sich bei der dargestellten Ausführungsform um eine "active low"-Ausführung handelt, d. h., das Bit ⁿ0" an einem der Anschlüsse T bis £ repräsentiert die Kommunikationsbereitschaft eines Moduls, während das Bit "1" die fehlende Kommunikationsbereitschaft eines Moduls repräsentiert. Dieser Sachverhalt wird im folgenden noch genauer erläutert. Der Anschluß S ist für eine Statusleitung im Bus vorgesehen, deren Bedeutung im folgenden ebenfalls noch genauer erläutert wird.

Die an den Bus angekoppelten Anschlüsse 0 bis "5 dienen weiterhin nach Durchführung der Übertragungsbereitschaftsprüfung sowie der Prioritätsprüfung zur Übertragung von Informationen zwischen den Moduln.

030018/0531

Zur Durchführung der Funktionen der Schaltungsanordnung, nämlich der Prüfung der Übertragungs- bzw. Kommunikationsbereitschaft (im folgenden Resource-Prüfung genannt) , der nachfolgenden Prioritätsprüfung sowie der Informationsübertragung sind den Anschlüssen T bis % für die Moduln (1 bis 4 in Fig. 1) jeweils drei Leitungen zugeordnet, die über jeweils ein in "open collector"- bzw. "open drain"-Glied ausgebildetes NOR-Gatter 11 bis 14 an die Anschlüsse T bis 5 angekoppelt sind. Dabei handelt es sich um Leitungen RS1 bis RS4 für die Resource-Prüfung, um Leitungen PR1 bis PR4 für die Prioritätsprüfung sowie um Leitungen D1 bis D4 für die Informationsübertragung. Als Informationsübertragungsleitung tritt noch eine weitere Leitung DO hinzu, welche über ein als "open collector"- bzw. "open drain"-Glied ausgebildetes NOR-Gatter 10 an den Anschluß U angekoppelt ist.

Im folgenden wird nun die Funktion der Schaltungsan-Ordnung bei der Durchführung einer Resource-Prüfung beschrieben. Es sei dazu davon ausgegangen, daß mögliche Kommunikationen zwischen den Moduln abgeschlossen sind und infolgedessen keine Informationsübertragungen über den Kommunikationsbus CB (Fig. 1) übertragen werden. Dies wird durch ein mit YDBS bezeichnetes Signal gemeldet, das beispielsweise durch einen bei einer Kommunikation als Sender fungierenden Modul geliefert wird. Dieses Signal YDBS wird über einen Anschluß 31 in einen Eingang K eines JK-Flip-Flops 30 eingespeist und schaltet das Flip-Flop in einen Schaltzustand, in dem an seinem Ausgang Q ein logisches Signal "0" steht. Dieses "O"-Signal wird durch einen am Ausgang-Qdes JK-Flip-Flops 30 liegenden, als "open collektor"- bzw. "open drain"-Glied ausgebildeten-Inverter 34 invertiert, so daß am Status-Anschluß S ein logisches Signal "1"

030018/0531

-.>- VPA ^7δΡ

steht. Dieses "1"-Signal wird über eine Leitung 35 in einen Eingang D eines D-Flip-Flops 36 eingespeist, das an einem Takteingang C durch ein Taktsignal γ ansteuerbar ist. Durch das "1"-Signal am Eingang D das Flip-Flops 36 wird dieses Flip-Flop so geschaltet, daß an einem Ausgang Q ein "1 "-Signal und an einem Ausgang <3 ein "0"-Signal steht, wenn das Taktsignal ^auftritt. Vom Ausgang Q des Flip-Flops 36 geht eine Leitung 37 und vom Ausgang (2 eine Leitung 38 ab.

Es sei zunächst nur die vom Ausgang Ü des Flip-Flops abgehende Leitung 38 betrachtet, welche mit den Leitungen RS1 bis RS4 für die Resource-Prüfung Knoten 41 bis 44 sowie mit einer auf einen weiteren Eingang des NOR-Gatters 10 führenden, mit PCR bezeichneten Leitung einen Knoten 40 bildet. Die Bedeutung der Leitung PCR wird im folgenden noch erläutert. Weiterhin bildet die Leitung 38 mit den Leitungen PR1 bis PR4 für die Prioritätsprüfung Knoten 45 bis 48. Zur Ausgestaltung dieser Knoten 40 bis 44 und 45 bis 48, welche anhand von Fig. noch naher erläutert werden, sei an dieser Stelle zunächst nur bemerkt, daß es sich um Gatter handelt, die an den entsprechenden Eingängen der NOR-Gatter 10 bis 14 nur dann ein "1"-Signal entstehen lassen, wenn sie selbst ein "0"-Signal erhalten. Dies gilt auch nur dann, wenn weitere noch zu erläuternde Knoten ebenfalls ein "C-Signal erhalten. Steht am Ausgang Q des Flip-Flops 36-aufgrund der bisher erläuterten Schaltvorgänge ein "O"-Signal, so ist die genannte Bedingung jedenfalls für die Knoten 40 bis 44 erfüllt.

Die Schaltungsanordnung nach Fig. 2 enthält weiterhin ein RS-Flip-Flop 50, das über einen Anschluß 51 an seinem Setzeingang S mit einem Signal B„ ansteuerbar

30018/0531

2Β46925 VPA 73P Π 95 SRB

ist, das anzeigt, ob der entsprechende Modul noch mit einer Operation beschäftigt ist. Über einen weiteren Anschluß 52 ist das Flip-Flop 50 an seinem Rücksetzeingang R mit einem Signal F_r ansteuerbar, das anzeigt, 5 ob der entsprechende Modul eine Operation abgeschlossen hat.

Es sei angenommen, daß der entsprechende Modul keine Operation durchführt, so daß das Flip-Flop 50 durch das Signal F an seinem Rücksetzeingang R rückgesetzt wird und an seinem Ausgang Q ein ⁿ0^M-Signal steht.

Vom Ausgang Q des Flip-Flops 50 geht eine Leitung 60 ab, welche mit den Leitungen RS1 bis RS4 für die. Resource-Prüfung Knoten 61 bis 64 der oben generell erläuterten Art bildet. Damit ist bei rückgesetztem Flip-Flop 50 für die Knoten 61 bis 64 ebenfalls die Bedingung erfüllt, daß sie ein ^M0"-Signal erhalten.

Zur Identifikation der einzelnen Moduln enthält die Schaltungsanordnung ein zwei D-Flip-Flops 70 und 71 aufweisendes Register. Diese Flip-Flops sind an ihren D-Eingängen mit die Moduln identifizierenden, durch zwei Bits gebildeten logischen Signalkombinationen ansteuerbar. Durch zwei Bits gebildete Signalkombinationen gelten für den nach Fig. 1 vorausgesetzten Fall von vier Moduln 1 bis 4. Für eine größere Anzahl von Moduln erhöhen sich die Bit-Stellen entsprechend. Beispielsweise würden mit drei Bit-Stellen Kombinationen für bis zu acht Moduln möglich sein. Die Bitkombinationen werden in Anschlüsse 72 und 73 eingespeist, während Takteingänge C der Flip-Flops 70 und 71 über einen Anschluß 74 ansteuerbar sind. Von Ausgängen Q und ü der Flip-Flops 70 und 71 gehen Leitungen 80 und 80' für das Flip-Flop 70 bzw. 90 und 90» für das Flip-Flop 71

030018/0531

VPA 73 P ί 195 8RD

ab. Die Eingangs-Bitkombinationen an den Anschlüssen 72 und 73 hängen mit den Ausgangs-Kombinationen an den Flip-Flop-Ausgängen folgendermaßen zusammen:

3	Eingänge	72	Flip-Flop	70	Flip-Flop	71
	73	1	Q	Q	Q	Q
	0	0	1	0	0	1
	1	1	0	1	1	0
10	1	0	1	0	1	0
	0	0	1	0	1

Die Flip-Flops 70 und 71 bilden die Kennzahl des jeweiligen Moduls durch eine binäre Kombination, die der Ziffer des jeweiligen Anschlusses T bis £ entspricht.

Diesen Bit-Kombinationen entsprechend bilden die Leitungen 80 und 80' Knoten 81 bis 84 mit den Leitungen RS1 bis RS4 für die Resource-Prüfung. Die Leitungen 90 und 90' bilden entsprechend Knoten 91 bis 94 mit den Leitungen RS1 bis RS4. Die Funktion von Knoten 85 bis 88 der Leitungen 80 und 80· und 95 bis 98 der Leitungen 90 und 90· mit den Leitungen PR1 bis PR4 für die Prioritätsprüfung werden im folgenden noch erläutert.

Aus den angegebenen Bit-Kombinationen erkennt man, daß am jeweiligen Knoten 81, 91; 82, 92; 83, 93; 84, 94 für den entsprechenden Modul bei der ihn kennzeichnenden Bit-Kombination an den Anschlüssen 72 und 73 immer ein ^lfO^M-Signal steht. Betrachtet man beispielsweise die Schaltungsanordnung nach Fig. 2 als im Modul 1 nach Fig. 1 befindlich, für den über den Anschluß T ein seine Kommunikationsbereitschaft anzeigendes "Oⁿ-Signal ausgegeben wird, so ist die ihn kennzeichnende Bit-Kombination an den Eingängen 73 und 72 gleich 01. An den Knoten

030018/0531

^284692δ

VPA 78 P 1 t 9 5 BRD

81 lind 91 steht dann Jeweils ein "O"-Signal. Entsprechendes gilt nach der Tabelle für die Moduln 2 Ms 4, für die über die Anschlüsse 2", "3 und ί Jeweils ein ihre Kommunikationsbereitschaft anzeigendes "O"-Signal ausgegeben wird.

Ein D-Flip-Flop 99 liegt an seinem Eingang D über einen Inverter 20 am Anschluß Ü. Dieses Flip-Flop 99 wird an einem Takteingang C mit dem Takt γ angesteuert. Eine von einem Ausgang Q dieses Flip-Flops 99 abgehende Leitung 100 bildet mit den Leitungen RS1 bis RS4 für die Prioritätsprüfung Knoten 101 bis 104, während eine von seinem Ausgang Q abgehende Leitung 100' Knoten 105 bis 108 mit den Leitungen PR1 bis PR4 für die Prioritätsprüfung bildet. Wie sich aus den nachfolgenden Ausführungen noch ergibt, steht bei der Prioritätsprüfung am Anschluß ü ein "1"-Signal, das über den Inverter 20 invertiert wird, so daß das Flip-Flop 99 in einem Schaltzustand mit einem ^M0"-Signal am Ausgang Q und mit einem "1"-Signal am Ausgang Q steht. Damit ist für die Prioritätsprüfung die Bedingung erfüllt, daß an den Knoten bis 104 ein "O"-Signal steht.

Es sind in der Schaltungsanordnung nach Fig. 2 zwei weitere Flip-Flops, nämlich ein D-Flip-Flop 110 sowie ein RS-Flip-Flop 113 vorgesehen, wobei das D-Flip-Flop 110 von seinem Ausgang Q über eine Leitung 111 und einen Knoten 112 auf die Steuerleitung PCR zur Umsteuerung von Resource-Prüfung auf Prioritätsprüfung arbeitet. Die Steuerleitung PCR führt auf einen Eingang des NOR-Gatter s 10.

Weiterhin wird das Flip-Flop 110 an einen Steuereingang C mit dem invertierten Takt ψ angesteuert. Der Eingang D des Flip-Flops 110 wird über ein NAND-Gatter 114 von

030018/0531

-4S-

einem Ausgang Q des RS-Flip-Flops 113 angesteuert." Das Flip-Flop 113 wird seinerseits an seinem Setzeingang S von einem Anschluß 115 mit einem Signal CREQ angesteuert, das in einem als Kommunikations-Initiator wirkenden Modul erzeugt wird, d. h., dieser Modul sucht mit weiteren Moduln in Wechselwirkung zu treten, wobei er als Sender oder Empfänger wirken kann. Ein Rücksetzeingang R des Flip-Flops 113 wird von einem NOR-Gatter 120 mit vier Eingängen, die an den Leitungen PR1 bis PR4 für die Prioritätsprüfung liegen, über einen Inverter 121 und eine Leitung 122 angesteuert.

Ein weiterer Eingang des NAND-Gatters 114 wird über eine Leitung 123 von einem NOR-Gatter 160 angesteuert.

Zur Ansteuerung des NOR-Gatters I60 ist ein Resource-Register mit vier D-Flip-Flops 131 bis 134 vorgesehen. Die Höchstzahl von Moduln am Bus CB nach Fig. 1 wird durch die Anzahl dieser Flip-Flops festgelegt. Die vier Flip-Flops 131 bis 134 erhalten an ihrem jeweiligen Eingang D aus dem Modul über einen Puffer 190 mit fünf Ausgängen 200 bis 204 Signale, welche die Partner-Moduln in einer Kommunikation bestimmen und besitzen daher Kennzahlen, die gleich den Kennzahlen der Resource-Moduln sind. Beispielsweise entspricht das Flip-Flop dem Modul 3 (Fig. 1) als Resource. Die Ausgänge 200 bis 204 des Puffers 190 sind über jeweils einen Inverter 140 bis 144 an die Datenleitungen DO bis D4 angekoppelt. Leitungen 135 bis 138 gehen vor den Invertern 141 bis 144 direkt vom Puffer auf die Eingänge D der Flip-Flops 131 bis 134. Die an den Leitungen 135 bis 138 anstehenden Signale werden über ein Taktsignal LRSR von einem Anschluß 210 über Takteingänge C der Flip-Flops 131 bis 134 in diese eingetaktet, Ausgänge Q der Flip-Flops 131

030018/0531

- ve - VPA 78 P Π S 5

bis 134 sind über jeweils eine Leitung 145 bis 148 auf einen Eingang jeweils eines NOR-Gatters 151 bis 154 geführt. Die Anschlüsse T bis ΐ sind über jeweils einen Inverter 21 bis 24 über Leitungen B1 bis 334 auf jeweils einen weiteren Eingang der NOR-Gatter geführt. Die Ausgänge _t der NOR-Gatter 151 bis 154 sind auf das oben bereits erwähnte NOR-Gatter I60 mit einer entsprechenden Anzahl von Eingängen geführt, dessen Ausgang über die oben bereits erwähnte Leitung 123 an einem Eingang des ebenfalls bereits erwähnten NAND-Gatters 114 liegt.

Für die folgenden Ausführungen sei nun davon ausgegangen, daß der Modul 4 ein Initiator ist, welcher eine Kommunikation mit den Moduln 1 bis 3 anfordert, die dann als Resources zu betrachten sind. Weiterhin sei angenommen, daß der Modul 2 ebenfalls ein Initiator ist, welcher eine Kommunikation mit den Moduln 1 und 4 anfordert.

Für die im Modul 4 befindliche Schaltung nach Fig. 2 werden unter den vorstehenden Voraussetzungen die Flip-Flops 131 bis 133 so gesetzt, daß auf den Leitungen 145 bis 147 ein ⁿO^M-Signal steht. Das Flip-Flop 134 bleibt rückgesetzt, d. h., die Leitung 148 führt ein "1"-Signal. Im Modul 2 sind die Flip-Flops 131 und 134 entsprechend gesetzt, während die Flip-Flops 132 und 133 rückgesetzt sind. Die Inhalte der Resource-Register in den Moduln 1 und 3 sind im vorstehenden Beispiel von keiner Bedeutung, da diese Moduln nur Resources darstellen.

Geht man davon aus, daß im Mikrocomputer-Netzwerk keine Kommunikation vorhanden ist, so steht der Anschluß S auf "1", da das Ende einer Kommunikation am Eingang 31 durch ein YDBS-Signal des Wertes "1" angezeigt wird.

03001 8/0531

Das Flip-Flop 113 ist aufgrund der vorhergehenden " Kommunikation rückgesetzt, so daß die Leitung 111 ein «1"-Signal und die Leitung PCR ein "0"-Signal führt. Die Leitung 37 führt ebenfalls ein "1"-Signal, weil am Anschluß S ein "1"-Signal steht. Damit steht auch am Anschluß 0 ein "^-Signal.

Das Flip-Flop 50 gibt an, ob ein Modul noch eine Operation ausführt oder nicht. Würde der Modul 3 eine Operation ausführen, so ist das Flip-Flop 50 über das Signal B₃ am Eingang 51 gesetzt, so daß die Leitung 60 ein »1»-Signal führt, d. h., der Knoten 63 im Modul 3 ist blockiert. Damit liegt dann die Resource-Leitung RS3 auf "0". Auch die Daten-Leitung D3 ist blockiert, weil der Anschluß S auf ^W1" liegt und das Flip-Flop 36 entsprechend gesetzt ist. Da der Anschluß Ö" auf "1" steht, führt die Leitung TOO¹ ein "1"-Signal, wodurch die Prioritäts-Leitung PR3 blockiert wird. Da damit alle Eingänge des NOR-Gatters 13 ein "Oⁿ-Signal erhalten, steht der Anschluß "3 auf "1". Dieses Signal wird an alle anderen Moduln 1, 2 und 4 weitergegeben.

Würde Modul 3 keine Operation ausführen, so wird die Leitung 60 über das Signal F am Eingang 52 des Flip-Flops 50 auf "0" gesetzt, so daß der Anschluß 3 auf "0" steht.

Die Anschlüsse T und 2 stehen ebenfalls auf "0" weil die Moduln 1 und 2 als kommunikationsbereit vorausgesetzt sind.

Für den Fall, daß Modul 3 eine Operation ausführt, stehen die Anschlüsse T und 2" auf "0^w und der Anschluß 3 auf "1*. Das Signal am Anschluß 5 ist beliebig, weil Modul 4 keine Resource ist.

030018/0 531

Im Modul 4 stehen dann die Leitungen B1 und B2 auf so daß die Ausgänge der NOR-Gatter 151 und 152 auf ^M0" stehen. Weil die Leitung 148 ein "1"-Signal führt, steht der Ausgang des NOR-Gatters 154 ebenfalls auf "0". Weil der Anschluß 3 auf "1^M steht, führt die Leitung B3 ein ^wOⁿ-Signal. Da Modul 3 als Resource betrachtet wird, führt die Leitung 147 ein "Oⁿ-Signal. Daher steht der Ausgang des NOR-Gatters 153 auf "1". Der Ausgang des NOR-Gatters 160 und damit die Leitung 123 führen ein "0"-Signal.

Eine Prioritätsprüfung kann dann nicht stattfinden, weil die Leitung 111 auf "1" bleibt. Die Prioritäts-Leitungen PR1 bis PR4 werden dann durch ein über die Leitung 111 angesteuertes D-Flip-Flop 220 sowie eine von dessen Ausgang Q abgehende Leitung 221 über Knoten 231 bis 234 blockiert.

Führt Modul 3 keine Operation aus, so geht der Anschluß "3 auf ^w0». Damit führt der Ausgang des NOR-Gatters ebenso wie die Ausgänge der NOR-Gatter 151, 152 und ein ^wO"-Signal. Da alle Eingänge des NOR-Gatters auf "0" stehen, führt die Leitung 123 nun ein "1"-Signal.

Da Modul 4 sich durch ein Signal CREQ am Eingang 115 als Initiator erklärt, wird das Flip-Flop 113 gesetzt, d. h., am Ausgang des NAND-Gatters 114 entsteht ein ^MOⁿ-Signal. Damit werden die Flip-Flops 110 und 220 (durch das Takt-Signal ψ um einen halben Takt verzögert) ebenfalls auf "0" gesetzt.

Nunmehr ist die Resource-Prüfung abgeschlossen, so daß die Prioritätsprüfung beginnt.

Da die Leitung 111 bei auf "0" gesetztem Flip-Flop

030018/0531

VPA 7δΡ 1 t 3 5 BRD

ein "C-Signal führt, geht die Leitung PCR über den Knoten 1Ί2 auf "1" und damit der Anschluß 0 auf ^w0". Die Resource-Leitungen RS1 bis RS4 werden über die Knoten 101 bis 104 blockiert. Die Prioritäts-Leitungen PR1 bis PR4 werden über die Knoten 105 bis 108 potentiell freigegeben.

Da Modul 1 kein Initiator ist, hat in ihm wegen dem fehlenden Signal CREQ am Eingang 115 keine Resource-Prüfung stattgefunden. Das gleiche gilt für Modul 3. Daher bleibt in diesen Moduln das Flip-Flop 220 auf "1" gesetzt, wodurch deren Prioritäts-Leitungen PR1 bis PR4 blockiert bleiben.

Wäre Modul 1 Initiator, dann hätte er die höchste Priorität, da keine Signale von anderen Moduln die Freigabe der Prioritäts-Leitung PR1 blockieren können. Der Anschluß T würde dann ein "0"-Signal führen, das durch den Inverter 21 auf der Leitung B1 ein "1ⁿ-Signal ergibt. Damit würden über eine Leitung 161 sowie Knoten 162 bis 164 die Prioritäts-Leitungen PR2 bis PR4 blockiert. Entsprechend können vom Anschluß 2* über eine Leitung 165 mit Knoten 166 und 167 die Prioritäts-Leitungen PR3 und PR4 sowie vom Anschluß "3 über eine Leitung 168 und einen Knoten 169 die Prioritätsleitung PR4 blockiert werden.

Weil Modul 1 im gewählten Beispiel jedoch kein Initiator ist, steht Anschluß T auf ⁿ1^w, d. h., die Leitung 161 führt ein ⁿO^w-Signal womit die Prioritäts-Leitungen PR2 bis PR4 potentiell freigegeben werden. Entsprechendes gilt für die Moduln 2 bis 4 über die Leitung 165 mit den Knoten 166 und 167 sowie die Leitung 168 mit dem Knoten 169.

030 018/0531

- νί- VPA 73 P 1 135 BRD

Ist also Modul 2 Initiator, so kann Modul 4 im Laufe dieser Prioritätsprüfung dann nicht mehr Initiator sein.

Ist die vorstehend erläuterte Prioritätsprüfung "beendet und eine Prioritätsleitung PR1 bis PR4 freigegeben, so wird der Ausgang des NOR-Gatters 120 auf "0" gesetzt, wodurch am Ausgang des Inverters 121 ein "1"-Signal entsteht. Anschließend wird dieses "1"-Signal durch das Flip-Flop 30 getaktet, wodurch der Anschluß S über den Inverter 34 auf "Q" gebracht wird. Steht der Statusanschluß S auf ¹¹O", so befindet sich das Mikrocomputer-Netzwerk im Kommunikations-Modus. Damit geht die Leitung 37 auf "0", wodurch die Datenleitungen DO bis D4 freigegeben werden. Somit kann Information vom Puffer 190 über diese Leitungen und damit über den Systembus CB zu anderen Moduln übertragen werden.

Fig. 3 zeigt eine praktische Ausführungsform der in der Schaltung nach Fig. 2 schematisch dargestellten Knoten.

In Fig. 3 sind dabei die Knoten 41 und 44, welche die vom Flip-Flop kommende Leitung 38 mit den Resource-Leitungen RS1 und RS4 bildet, sowie die Knoten 101 und 104 dargestellt, welche die vom Ausgang Q des Flip-Flops 99 kommende Leitung 100 mit den Resource-Leitungen RS1 und RS4 bildet. Die Knoten werden dabei durch als Schalter arbeitende MOS-Transistoren gebildet, deren Source-Drain-Strecke zwischen den entsprechenden Leitungen und Masse liegt und deren Gates von den entsprechenden Flip-Flops angesteuert werden. Die Leitungen RS1 und RS4 liegen jeweils über einen Vorwiderstand R an einer Spannung +V. Führen die von den Flip-Flops kommenden Leitungen 38 bzw. 100 ein "©"-Signal so sind die Schalttransistoren gesperrt, d. h., die an den Leitungen RS1 und RS4 stehende Vorspannung wird· als "1"-Signal über die Leitungen übertragen. Werden die

030018/0531

VPA 7BP ^ 0 5 BRD

Schalt-Transistoren durch ein "1"-Signal durchgeschaltet, so wird die Vorspannung nach Masse abgeleitet, d. h., die Leitungen RS1 und RS4 führen ein ¹¹O"-Signal. Damit ergeben sich also in der Schaltung nach Fig. 2 die anhand der schematisch dargestellten Knoten erläuterten Wirkungen.

3 Figuren

5 Patentansprüche

0 3 0 0 18/0531

Claims

Patentansprüche & ^P ' ^ί9 ?

M y Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln, . welche jeweils mindestens eine Prüfschaltung enthalten, mittels der für jeden Modul, der einen Zugriff zum Systembus fordert (Initiator), prüfbar ist, ob alle anderen Moduln (Resource-Moduln) für eine Informationsübertragung bereit sind (Resource-Prüfung), und mittels der prüfbar ist, welcher Initiator die höchste Priorität gegenüber allen anderen ebenfalls als Initiator auftretenden Moduln besitzt (Prioritätsprüfung), falls eine Resource-Prüfung die Bereitschaft für eine Informationsübertragung angezeigt hat, g e k e η η -

15- zeichnet" durch folgenden Aufbau der Prüfschaltung (Fig. 2)

eine der Anzahl der Moduln (1 bis 4) im Mikrocomputer-Netzwerk (Fig. 1) entsprechende Anzahl von an den Systembus (CB) angeschlossenen Anschlüssen (T bis i) (Modul-Anschlüsse) sowie einen Anschluß (ü), der jeweils ein die Resource-Prüfung bzw. die Prioritäts-Prüfung kennzeichnendes Signal führt (Resource-Prioritäts-Anschluß), und einen Status-Anschluß (S), der jeweils ein eine Informationsübertragung bzw. eine nicht stattfindende Informationsübertragung kennzeichnendes Signal führt, jeweils eine Resource-Leitung (RS1 bis RS4) und jeweils eine Prioritätsleitung (PR1 bis PR4) pro Modul-Anschluß (T bis 4"), eine dem Resource-Prioritäts-Anschluß (U) zugeordnete Prioritätsanforderungsleitung (PCR) sowie jeweils eine jeweils einem Modul-Anschluß (T bis 4") bzw. dem Resource-Prioritäts-Anschluß (U) zugeordnete Informationsübertragungsleitung (DO bis D4), ein Informationsübertragungs-Register (30, 36), das durch ein eine abgeschlossene Informationsübertragung anzeigendes Signal (YDBS) angesteuert ist, den Status-

0300 18/0531

ORIGINAL INSPECTED

2846325 " ² " ^VPA 78 P Π S 5 SRD

Anschluß (S) bei Vorhandensein des eine Informationsübertragung anzeigenden Signals (YDBS) auf das eine nicht stattfindende Informationsübertragung kennzeichnende Signal schaltet, und das über Schalter (41 bis 44 bzw. 45 bis 48) an die Resource-Leitungen (RS1 bis RS4) bzw. die Prioritäts-Leitungen (PR1 bis PR4) sowie über Schalter (54 bis 58) an die Datenleitungen (DO bis D4) angekoppelt ist,
ein über Schalter (61 bis 64) an die Resource-Leitungen (RS1 bis RS4) angekoppeltes Operations-Register (50), das durch ein eine laufende Operation bzw. ein eine abgeschlossene Operation im jeweiligen Modul (1 bis 4) kennzeichnendes Signal (B bzw. F) angesteuert ist, ein über Schalter (81, 82, 83, 84, 91, 92, 93, 94) an die Resource-Leitungen (RS1 bis RS4) und über Schalter (85, 86, 87, 88, 95, 96, 97, 98) an die Prioritätsleitungen (PR1 bis PR4) angekoppeltes Modul-Kennzeichnungsregister (70, 71),
ein vom Resource-Prioritäts-Anschluß (Ü)angesteuertes Register (99), das über Schalter (101 bis 104) an die Resource-Leitungen (RS1 bis RS4) und über Schalter (105 bis 108) an die Prioritäts-Leitungen (PR1 bis PR4) angekoppelt ist,
wobei die Modul-Anschlüsse (T bis i) über die Resource-Leitungen (RS1 bis RS4) auf ein eine erfolgreiche Resource-Prüfung kennzeichnendes Signal geschaltet werden, wenn der Status-Anschluß (S) auf das eine nicht stattfindende Informationsübertragung kennzeichnende Signal geschaltet ist, das Operations-Register (50) ein eine abgeschlossene Operation kennzeichnendes Signal ausgibt, das Kennzeichnungsregister (70, 71) auf eine den jeweiligen Moduln (1 bis 4) kennzeichnende Signalkombination gesetzt ist und das vom Resource-Prioritäts-Anschluß (Ü) angesteuerte Register (99) von diesem das die Resource-Prüfung kennzeichnende Signal erhält,

030018/0531

- 3 - VPA 78 P M 9 5 BRD

eine Vergleichs-Logik (131 Ms 134, 151 Ms 154, 160) welche eine in sie eingegebene, eine KomMnation von Initiator-Moduln und Resource-Moduln kennzeichnende Signalkombination mit den Signalen an den Modul-An-Schlüssen (T Ms i) vergleicht und als Funktion dieses Vergleichs bei erfolgreicher Resource-Prüfung ein diese kennzeichnendes Signal abgibt, ein von dem eine erfolgreiche Resource-Prüfung kenn- · zeichnenden Signal und von einem Informationsübertragungs-Anforderungssignal (CREQ) angesteuertes Prioritätsanforderungs-Register (110, 113, 114), das den Resource-Prioritäts-Anschluß (0) bei erfolgreicher Resource-Prüfung auf das die Prioritätsprüfung kennzeichnende Signal umschaltet, wodurch wiederum das von diesem angesteuerte Register (99) zur Wirksamschaltung der Prioritäts-Leitungen (PR1 bis PR4) umgeschaltet wird, derart, daß die Modul-Anschlüsse (T bis "U) auf ein die Priorität von Initiator-Moduln kennzeichnendes Signal umschaltbar sind, und von den Modul-Anschlüssen (T bis 5) angesteuerte Schalter (162 bis 164, 166, 167, 169), welche derart von jeweils einem einem Modul zugeordneten Modul-Anschluß auf jeweils mindestens eine einem anderen Modul zugeordnete Prioritäts-Leitung geschaltet sind, daß eine Prioritätsrangfolge der Moduln (1 bis 4) vorgegeben ist, in der bei der Prioritätsprüfung abgesehen von der Prioritäts-Leitung eines Initiator-Moduls mit der höchsten Priorität in der Rangfolge die Prioritäts-Leitungen aller anderen möglichen Initiator-Moduln unwirksam geschaltet werden.
2. Mikrocomputer-Netzwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Resource-Leitungen (RS1 bis RS4) die Prioritäts-Lei

0 3 η 0 1 H / η 5 3 -j

tungen (PR1 bis PR4) sowie die entsprechenden Datenleitungen (D1 bis D4) über NOR-Gatter (11 bis 14) mit den die Moduln (1 bis 4) kennzeichnenden Anschlüssen (T bis i) und die verbleibenden Informations-Übertragungsleitung (DO) sowie der Ausgang des Prioritätsanforderungs-Registers (110, 113, 114) über ein NOR-Gatter (10) mit dem Resource-Prioritäts-Anschluß (0) verknüpft sind.
3. Mikrocomputer-Netzwerk nach Anspruch 1 und 2, dadurch gekennzeichnet, daß die Vergleichs-Logik (131 bis 134, 151 bis 154, 160) pro Modul-Anschluß (T bis 5) jeweils ein Flip-Flop (131 bis 134) aufweist, in die für den jeweiligen Modul (1 bis
4) eine Signalkombination eingebbar ist, welche die als Initiator oder als Resource bestimmten Moduln festlegen, daß an die Ausgänge der Flip-Flops (131 bis 134) NOR-Gatter (151 bis 154) mit einen Eingang angeschaltet sind, deren anderer Eingang an die Modul-Anschlüsse (T bis ΐ) angekoppelt sind, so daß durch die NOR-Gatter (151 bis 154) die in die Flip-Flops (131 bis 134) eingegebene Signalkombination mit dem sich aus einer Resource-Prüfung ergebenden Signalen an den Modul-Anschlüssen (T bis "4") vergleichbar sind und daß an die Ausgänge der NOR-Gatter (151 bis 154) ein weiteres NOR-Gatter (160) angekoppelt ist, das ein entsprechendes Signal für die Ansteuerung des Prioritätsanforderungs-Register (110, 113, 114) abgibt.

4. Mikrocomputer-Netzwerk nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein an die Prioritäts-Leitungen (PR1 bis PR4) angekoppeltes NOR-Gatter (120), dessen Ausgang an das Informationsübertragungs-Register (30, 36) und das Prioritätsanforderungs-Register (110, 113, 114) angekoppelt ist

0 3 ΓΌ 1 f? / η ς 3 1

- 5 - VPA 7SP f ί 9 5 BRD

und das nach einer Prioritätsprüfung in einem Initiator-Modul mit höchster Priorität das Informationsübertragungs-Register (30, 36) in einen die Informationsübertragungs-Leitungen (DO bis D4) wirksam schaltet, wobei der Status-Anschluß (S) auf das eine Informationsübertragung kennzeichnende Signal schaltet.

5· Mikrocomputer-Netzwerk nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Resource-Leitungen (RS1 bis RS4), die Prioritäts-Leitungen (PR1 bis PR4) und die Daten-Leitungen (DO bis D4) aktivierenden Schalter durch Schalttransistoren (beispielsweise 41, 44, 101, 104) gebildet sind, über welche die an einer Vorspannung (+V) liegenden Leitungen gegen Bezugspotential (Masse) kurzschließbar sind.

Lz 1 Nem/25.10.78

0 30018/0531