DE2846925C2 - Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln - Google Patents
Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-ModulnInfo
- Publication number
- DE2846925C2 DE2846925C2 DE2846925A DE2846925A DE2846925C2 DE 2846925 C2 DE2846925 C2 DE 2846925C2 DE 2846925 A DE2846925 A DE 2846925A DE 2846925 A DE2846925 A DE 2846925A DE 2846925 C2 DE2846925 C2 DE 2846925C2
- Authority
- DE
- Germany
- Prior art keywords
- flip
- modules
- resource
- priority
- flop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/378—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a parallel poll method
Description
Die vorliegende Erfindung betrifft ein Mikrocomputer-Netzwerk
gemäß dem Oberbegriff des Patenten^ Spruchs 1,
Derartige MikföCömputer-Netzwerk& sind beispielsweise
aus »Elektronik«, 1978, Heft 11, Seiten 84 bis 87 bekannt.
Bei der Übertragung von Informationen (Daten, Identifikatoren und Befehlen) zwischen Mikrocomputern
(im folgenden Mikrocomputer-Moduln oder kurz Moduln genannt) eines Mikrocomputer-Netzwerkes ist
es möglich, daß sämtliche Vorteile der Auflösung des Systemprogramms im Mikrocomputer-Netzwerk in
parallel ausgeführte Segmente ihre Bedeutung verlieren, wenn der Zugriffsvorgang zu der durch den
Systembus gegebenen Schnittstelle zu langsam erfolgt
Der Zugriffsvorgang wird bisher in typischer Weise softwaremäßig mit Hilfe eines Überwachungs-Prozessors
ausgeführt Anforderungen von sämtlichen Moduln im Mikrocomputer-Netzwerk werden in diesem Überwachungs-Prozessor
gespeichert, wobei ihre Prioritäten überprüft werden. Die Anforderungen dienen normalerweise
zur Fortsetzung eines Programmteils in mindestens einem anderen Modul. Fortsetzungen dieser Art
die als Aufgaben für den oder die anderen Moduln anzusehen sind, werden dann durch Entscheidungen des
Überwachungs-Prozessors an wartende Moduln zugeteilt. Ein derartiges Software-Verfahren ist im allgemeinen
sehr zeitaufwendig.
Der vorliegenden Erfindung liegt die \ufgabe zugrunde, eine schnelle Hardware-Lösung für das
vorstehend skizzierte System anzugeben.
Diese Aufgabe wird bei einem Mikrocomputer-Netzwerk der eingangs genannten Art erfindungsgemäß
durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.
Mit einer in den Moduln eines Mikrocomputer-Netzwerks vorgesehenen Prüfschaltung der vorstehend
definierten Art wird es möglich, die notwendige Verbindung zwischen den Moduln nach Freigabe der
durch den Systembus gegebenen Schnittstelle in zwei Taktzeiten durchzuführen, wenn alle beteiligten Moduln
für die Übertragung einer Aufgabe bereit stehen. Beträgt z. B. der Maschinenzyklus 300 Nanosekunden.
kann die notwendige Verbindung zwischen Moduln in zwei Taktzeiten, d. h., in 600 Nanosekunden durchgeführt
werden.
Ausgestaltungen des Erfindungsgedankens sind in Unteransprüchen gekennzeichnet.
Die Erfindung wird im folgenden anhand von in den Figuren der Zeichnung dargestellten Ausführungsbeispielen
näher erläutert. Es zeigt
F i g. 1 eine schematische Darstellung eines Mikrocomputer-Netzwerkes
mit vier an ?inen Systembus angekoppelten Moduln,
I-Ί g. 2 eine Ausführungsform einer erfindungsgemä-Den
Prüfschaltung und
Fig. 3 eine konkrete .^usführungsform von in der
Prüfschal'ung nach F i g. 2 verwendeten Schaltern für eine Leitungsaktivierung.
F i g. 1 zeigt eine Ausführungsform eines Mikrocomputer-Netzwerkes
mit vier Moduln 1 bis 4, die jeweils einen Mikrocomputer repräsentieren. Diese Moduln
sind an einen gemeinsamen Systembus CB angekoppelt.
Für Kommunikationen zwischen den Moduln 1 bis 4 Ist in diesen Moduln mindestens jeweils eine Prüfschaltung
vorgesehen, für die eine Ausführungsform in F i g. 2
dargestellt ist.
Die Schaltungsanordnung nach F i g, 2 ist in jedem Modul mindestens einmal vorhanden. Handelt es sich
um eine Konfiguration Von Moduln nach Fig, I, so
enthält jeder Modul 1 bis 4 eine derartige Schaltungsanordnung, Es ist jedoch auch möglich, daß von jedem
Modul nach F i g, 1 auch noch ein weiterer Bus zu weiteren (nicht dargesle'hen) Moduln abgeht. Dann
enthält jeder Modui 1 bis 4 auch noch weitere Schaltungsanordnungen der in F i g. 2 dargestellten Art-Allgemein
ist festzustellen, daß pro von einem Modul abgehendem bzw. zu ihm hinführenden Bus jeweils eine
Schaltungsanordnung nach Fig.2 in diesem Modul vorhanden ist.
Mit der Schaltungsanordnung nach Fig.2 sind für eine Übertragung von Informationen (Daten, Identifikationssignale,
Befehle) zwischen Moduln zwei generelle Operationen durchführbar:
1. Für jeden Modul, der Zugriff zu der durch den Bus gegebenen Schnittstelle fordert, wird geprüft, ob
alle anderen angeforderten Teilnehmermoduln (Partner) für eine Übertragung bereit sind;
2. Ergibt die Prüfung nach 1„ daß die Übertragungsbereitschaft vorhanden ist, so wird geprüft, welcher
anfordernde Modul, dessen Partner übertragungsbereit sind, die höchste Priorität gegenüber allen
anderen anfordernden Moduln besitzt.
Eine in einem Modul befindliche Schaltungsanordnung nach F i g. 2 ist über Anschlüsse 5,0,., 2,3,4 an den
die Moduln miteinander koppelnden Bus CB(s. Fig. 1)
angekoppelt Die Ausführungsform nach F i g. 2 ir' für vier miteinander in Kommunikation stehende Moduln
geeignet. Die Anschlüsse Ϊ bis 4 steilen jeweils einen Anschluß für jeweils einen Modul (etwa 1 bis 4 nach
Fig. 1) dar. Die Anschlußbezeichnungen Ö bis 4 sind überstrichen, weil es sich bei der dargestellten
Ausführungsform um eine »active Iow«-Ausführung handelt, d. h., das Bit »0« an einem der Anschlüsse f bis 4"
repräsentiert die Kommunikationsbereitschaft eines Moduls, während das Bit »1« die fehlende Kommunikationsbereitschaft
eines Moduls repräsentiert. Dieser Sachverhalt wird im folgenden noch genauer erläutert.
Der Anschluß 5 ist für eine Statusleitung im Bus vorgesehen, deren Bedeutung im folgenden ebenfalls
noch genauer erläutert wird.
Die an den Bus angekoppelten Anschlüsse Ö bis 4 dienen weiterhin nach Durchführung der Übertragungsbereitschaftsprüfung
sowie der Prioritätsprüfung zur Übertragung von Informationen zwischen den Moduln.
Zur Durchführung der Funktionen der Schaltungsan-Ordnung,
nämlich der Prüfung der Übertragurgs- bzw. Kommunikationsbereitschaft (im folgenden Resource-Prüfung
genannt), der nachfolgenden Prioritätsprüfung sowie der Informationsübertragung sind den Anschlüssen
i bis 4 für die Moduln (1 bis 4 in Fig. 1) jeweils drei Leitungen zugeordnet, die über jeweils ein in »open
collector«- bzw. »open drain«-Glied ausgebildetes NOR-Gatter 11 bis 14 an die Anschlüsse I bis 4
angekoppelt sind. Dabei handelt es sich um Leitungen RSt bis RS4 für die Resource Prüfung, um Leitungen
PR1 Lis PR 4 für die Prioritätsprüfung sowie um
Leitungen Dl bis D4 für die Informationsübertragung.
Als Informationsübertragungsleitung tritt noch eine weitere Leitung DO hinzu, welche über ein als »open
collector«- bzw. »open drain«-Glied ausgebildetes NOR-Gatter 10 an fan Anschluß C angekoppelt ist.
Im folgenden wird nun die Funktion der Schaltungsanordnung bei der Durchführung einer Resource-Prüfung
beschrieben. Es sei dazu davon ausgegangen, daß
mögliche Kommunikationen zwischen den Moduln abgeschlossen sind und infolgedessen keine Informationsübertragungen
über den Kommunikationsbus CB (Fig. 1) übertragen werden. Dies wird durch ein mit
YDBSbezeichnetes Signal gemeldet, das beispielsweise
durch einen bei einer Kommunikation als Sender fungierenden Modul geliefert wird, Dieses Signal YDBS
wird über einen Anschluß 31 in einen Eingang K eines /^-Flip-Flops 30 eingespeist und schaltet das Flip-Flop
in einen Schaltzustand, in dem an seinem Ausgang Q ein logisches Signal »0« sieht Dieses »(!«^Signal wird durch
einein am Ausgang Q des JK-Flip-Flops 30 liegenden, als
»opem collector«- bzw. »open drain«-Glied ausgebildeten
inverter 34 invertiert, so daß am Status-Anschluß S ein logisches Signal »1« steht. Dieses »1«-Signal wird
über eine Leitung 35 in einen Eingang D eines D^Flip-FIops 36 eingespeist, das an einem Takteingang
C durch ein Taktsignal φ ansteuerbar ist. Durch das »!«-Signal am Eingang D des Flip-Flops 36 wird dieses
Flip-Flop so geschaltet, daß an einem Ausgang Q ein »1 «-Signal und an einem Ausgang Q ein »O«-Signal
steht wenn das Taktsignal φ auftritt. Vom Ausgang Q des Flip-Flops 36 geht eine Leitung 37 und vom
Ausgang Q eine Leitung 38 ab. _
io
15
_._ y\ λ ri:_ γί_ ... *α
gCIlIg (/UC3 f IIJJ" I IUpS £V
36 abgehende Leitung 38 betrachtet, welche mit den Leitungen RSi bis RS4 für die Resource-Prüfung
Knoten 41 bis 44 sowie mit einer auf einen weiteren Eingang des NOR-Gatters 10 führenden, mit PCR
bezeichneten Leitung einen Knoten 40 bildet. Die Bedeutung der Leitung PQ? wird im folgenden noch
erläutert. Weiterhin bildet die Leitung 38 mit den Leitungen PR1 bis PR 4 für die Prioritätsprüfung
Knoten 45 bis 48. Zur Ausgestaltung dieser Knoten 40 bis 44 und 45 bis 48, welche anhand von F i g. 3 noch
nähe*· erläutert werden, sei an dieser Stelle zunächst nur
bemerkt, daß es sich um Gatter handelt, die an den entsprechenden Eingängen der NOR-Gatter 10 bis 14
nur dann ein »1 «-Signal entstehen lassen, wenn sie selbst ein »0«-Signal erhalten. Dies gilt auch nur dann, wenn
weitere noch zu erläuternde Knoten_ ebenfalls ein »0«-.'5ignal erhalten. Steht am Ausgang Qdes Flip-Flops
36 aufgrund der bisher erläuterten Schaltvorgänge ein »0«-!?ignal, so ist die genannte Bedingung jedenfalls für
die Knoten 40 bis 44 erfüllt.
Die Schaltungsanordnung nach F i g. 2 enthält weiterhin ein RS-Flip-Flop 50, das über einen Anschluß 51 an
seinem Setzeingang 5 mit einem Signal Bs ansteuerbar
ist das anzeigt, ob der entsprechende Modul noch mit einer Operation beschäftigt ist Über einen weiteren
Anschluß 52 ist das Flip-Flop 50 an seinem Rücksetzeingang R mit einem Signal Fr ansteuerbar, das anzeigt ob
der entsprechende Modul eine Operation abgeschlossen hat
Es sei angenommen, daß der entsprechende Modul keine Operation durchführt so daß das Flip-Flop 50
durch das Signa1 F, an seinem Rücksetzeingang R
rückgesetzt wird und an seinem Ausgang Q ein »0«-Signal steht
Vom Ausgang Q des Flip-Flops 50 geht eine Leitung 60 ab, weiche mit den Leitungen RS1 bis RS4 für die
Resource-Prüfung Knoten 61 bis 64 der oben generell
erläuterten Art bildet Damit ist bei rückgesetztem Flip-Flop 50 für die Knoten 61 bis 64 ebenfalls die
Bedingung erfüllt, daß sie ein »0«-SignaI erhalten.
Zur Identifikation der einzelnen Moduln enthält die Schaltungsanordnung ein zwei D-Flip-FIops 70 und 71
aufweisendes Register. Diese Flip-Flops sind an ihren D-Eingängen mit die Moduln identifizierenden, durch
zwei Bits gebildeten logischen Signalkombinationen ansteuerbar. Durch zwei Bits gebildete Signalkombinationen
gelten für den nach Fig. 1 vorausgesetzten Fall von vier Moduln 1 bis 4. Für eine größere Anzahl von
Moduln erhöhen sieh die Bit-Stellen entsprechend. Beispielsweise würden mit drei Bit-Stellen Kombinationen
für bis zu acht Moduln möglich sein. Die Bitkombinationen werden in Anschlüsse 72 und 73
eingespeist, während Takteingänge C der Flip-Flops 70 und 71 über einen Anschluß 74 änsfeuerbaf sind. Von
Ausgängen Q und ζί der Flip^Flops 70 und 71 gehen
Leitungen 80 und 80' für das Flip-Flop 70 bzw, 90 und 90'
für das Flip-Flop 71 ab. Die Eingangs-Bitkombinationen an den Anschlüssen 72 und 73 hängen mit den
Ausgangs-Kombinationen an den Flip-Flop-Ausgängen folgendermaßen zusammen:
Eingänge | 72 | Hip-Hop | 70 | I hp- | I lop 71 |
73 | 1 | Q | 0 | Q | 0 |
0 | 0 | 1 | 0 | 0 | I |
I | 1 | 0 | 1 | I | 0 |
1 | 0 | I | 0 | 1 | 0 |
Ü | U | i | (I | i | |
Die Flip-Flops 70 und 71 bilden die Kennzahl des jeweiligen Moduls durch eine binäre Kombination, die
der Ziffer des jeweiligen Anschlusses T bis λ entspricht.
Diesen Bit-Kombinationen entsprechend bilden die Leitungen 80 und 80' Knoten 81 bis 84 mit den
Leitungen RSi bis RS4 für die Resource-Prüfung. Die
Leitung· ii 90 und 90' bilden entsprechend Knoten 91 bis
94 mit den Leitungen RSi bis RS4. Die Funktion von Knoten 85 bis 88 der Leitungen 80 und 80' und 95 bis 98
der Leitungen 90 und 90' mit den Leitungen PR 1 bis PR 4 für die Prioritätsprüfung -sverden im folgenden
noch erläutert.
Aus den angegebenen Bit-Kombinationen erkennt man, daß am jeweiligen Knoten 81,91; 82,92; 83,93; 84,
94 für den entsprechenden Modul bei der ihn kennzeichnenden Bit-Kombination an den Anschlüssen
72 und 73 immer ein »0«-Signal steht. Betrachtet man beispielsweise die Schaltungsanordnung nach F i g. 2 als
im Modul 1 nach Fig. 1 befindlich, für den über den Anschluß ΐ ein seine Kommunikationsbereitschaft
anzeigendes »0«-SignaI ausgegeben wird, so ist die ihn kennzeichnende Bit-Kombination an den Eingängen 73
und 72 gleich 01. An den Knoten 81 und 91 steht dann jeweils ein »0«-Signal. Entsprechendes gilt nach der
Tabelle für die Moduln 2 bis 4, für die über die Anschlüsse 2,3 und 3 jeweils ein ihre Kommunikationsbereitschaft anzeigendes »0«-Signal ausgegeben wird.
Ein D-Flip-Flop 99 liegt an seinem Eingang D über einen Inverter 20 am Anschluß ö. Dieses Flip-Flop 99
wird an einem Takteingang C mit dem T„ut φ
angesteuert Eine von einem Ausgang Q dieses Flip-Flops 99 abgehende Leitung 100 bildet mit den
Leitungen RSi bis RS4 für die Prioritätsprüfung Knoten 101 bis 104, während eine von seinem Ausgang
(7 abgehende Leitung 100' Knoten 105 bis 108 mit den
Leitungen PR1 bis PR 4 für die Prioritätsprüfung bildet
Wie sich aus den nachfolgenden Ausführungen noch ergibt steht bei der Prioritätsprüfung am Anschluß Ö ein
»!«-Signal, das über den Inverter 20 invertiert wird, so daß das Flip-Flop 99 in einem Schaltzustand mit einem
»0«-SignaI_am Ausgang ζ)und mit einem »!«-Signal am
Ausgang Q steht Damit ist für die Prioritätsprüfung die Bedingung erfüllt daß an den Knoten 101 bis 104 ein
»0«-SignaI steht
Es sind in der Schaltungsanordnung nach F i g. 2 zwei weitere Flip-Flops, nämlich ein D-Flip-Flop 110 sowie
ein 7?S-<Flip-Flop 113 vorgesehen, wobei das D-Flip-Flop
110 von seinem Ausgang Q über eine Leitung 111 und einen Knoten 112 auf die Steuerleitung PCR ZUr
Umsteuerung von Resource-Prüfung auf Prioritätsprüfung arbeitet. Die Steuerleilung PCR führt auf einen
Eingang des NOR-Gatters 10.
Weiterhin wird das Flip-Flop 110 an einen Steüereingang
C mit dem invertierten Takt φ angesteuert. Der Eingüiljj D des Flip-Flops 110 wird über ein NAND-Gatter
114 von einem Ausgang Qdes flS-Flip-Flops 113
angesteuert. Das Flip-Flop 113 wird seinerseits an seinem Setzeingang 5 von einem Anschluß 115 mit
einem Signal CREQ angesteuert, das in einem als Kommunikations-Initiator wirkenden Modul erzeugt
wird, d. h.. dieser Modul sucht mit weiteren Moduln in Wechselwirkung zu treten, wobei er als Sender oder
Empfänger wirken kann. Ein Rücksetzeingang R des Flip-Flops 113 wird von einem NOR-Gatter 120 mit vier
Eingingen, die an den Leitungen PR 1 bis PR 4 für die
Frioritätsprüfung liegen, über einen inverter \i\ und
eine Leitung 122 angesteuert.
Ein weiterer Eingang des NAND-Gatters 114 wird über eine Leitung 123 von einem NOR-Gatter 160
angesteuert.
Zur Ansteuerung des NOR-Gatters 160 ist ein Resource-Register mit vier Z>Flip-FIops 131 bis 134
vorgesehen. Die Höchstzahl von Moduln am Bus CB nach Fig. 1 wird durch die Anzahl dieser Flip-Flops
festgelegt. Die vier Flip-Flops 131 bis 134 erhalten an ihrem jeweiligen Eingang D aus dem Modul über einen
Puffer 190 mit fünf Ausgängen 200 bis 204 Signale, weluie die Partner-Moduln in einer Kommunikation
bestimmen und besitzen daher Kennzahlen, die gleich den Kennzahlen der Resource-Moduln sind. Beispielsweise
entspricht das Flip-Flop 133 dem Modul 3 (F i g. 1) als Resource. Die Ausgänge 200 bis 204 des Puffers 190
sind über jeweils einen Inverter 140 bis 144 an die Datenleitungen DO bis D 4 angekoppelt Leitungen 135
bis 138 gehen vor den Invertern 141 bis 144 direkt vom Puffer auf die Eingänge Oder Flip-Flops 131 bis 134. Die
an den Leitungen 135 bis 138 anstehenden Signale werden über ein Taktsignal LRSR von einem Anschluß
210 über Takteingänge Cder Flip-Flops 131 bis 134 in diese eingetaktet Ausgänge Q der Flip-Flops 131 bis
134 sind über jeweils eine Leitung 145 bis 148 auf einen Eingang jeweils eines NOR-Gatters 151 bis 154 geführt
Die Anschlüsse I bis 4 sind über jeweils einen Inverter 21 bis 24 über Leitungen Bi bis BA auf jeweils einen
weiteren Eingang der NOR-Gatter geführt. Die Ausgänge der NOR-Gatter 151 bis 154 sind auf das oben
bereits erwähnte NOR-Gatter 160 mit einer entsprechenden Anzahl von Eingängen geführt dessen
Ausgang über die oben bereits erwähnte Leitung 123 an einem Eingang des ebenfalls bereits erwähnten
NAND-Gatters 114 liegt
Für die folgenden Ausführungen sei nun davon ausgegangen, daß der Modul 4 ein Initiator ist, welcher
eine Kommunikation mit den Moduln 1 bis 3 anfordert, die dann als Resources zu betrachten sind. Weiterhin sei
angenommen, daß der Modul 2 ebenfalls ein Initiator ist,
welcher eine Kommunikation mit den Moduln 1 und 4 anfordert
Für die im Modul 4 befindliche Schaltung nach F i g. 2
werden unter den vorstehenden Voraussetzungen die Flip-Flops 131 bis 133 so gesetzt, daß auf den Leitungen
145 bis 147 ein »0«-Signal steht Das Flip-Flop 134 bleibt
rückgesetzt, d. h, die Leitung 148 führt ein »!«-Signal.
Im Modul 2 sind die Flip-Flops 131 und 134 entsprechend gesetzt^ während die Flip^Flops 132 und
133 rückgesetzt sind. Die Inhalte der Resource-Register in den Moduln 1 und 3 sind im vorstehenden Beispiel
von keiner Bedeutungj da diese Moduln nur Resources
ί darstellen.
Geht man davon aus, daß im Mikrocomputer-Netzwerk
keine Kommunikation vorhanden ist, so steht der Anschluß S auf »1<
<, da das Ende einer Kommunikation am Eingang 31 durch ein Y£>5S-Signal des Wertes »1«
ίο angezeigt wird.
Das Flip-Flop 113 ist aufgrund der vorhergehenden
Kommunikation fückgesetzt, so daß die Leitung 111 ein
»1 «-Signal und die Leitung PCV? ein »O«-Signal führt.
Die Leitung 37 führt ebenfalls ein »1«-Signal, weil am
is Anschluß S ein »!«-Signal steht. Damit steht auch am
Anschluß ö ein »!«-Signal.
Das Flip-Flop 50 gibt an. ob ein Modul noch eine Operation ausführt oder nicht. Würde der Modul 3 eine
Operation ausführen, so ist das Flip-Flop 50 über das Signal B, am hingang 51 gesetzt, so daß die Leitung 60
ein »!«-Signal führt, d. h., der Knoten 63 im Modul 3 ist blockiert. Damit liegt dann die Resource-Leitung RS3
auf »0«. Auch die Daten-Leitung D3 ist blockiert, weil der Anschluß S auf »1« liegt und das Flip-Flop 36
entsprechend gesetzt ist. Da der Anschluß Q auf »1« steht, führt die Leitung 100' ein »1«-Signal, wodurch die
Prioritäts-Leitung PR 3 blockiert wird. Da damit alle Eingänge des NOR-Gatters 13 ein »0«-SignaI erhalten,
steht der Anschluß 3 auf »1«. Dieses Signal wird an alle anderen Moduln 1,2 und 4 weitergegeben.
Würde Modul 3 keine Operation ausführen, so wird die Leitung 60 über das Signal Fr am Eingang 52 des
Flip-Flops 50 auf »0« gesetzt, so daß der Anschluß 3 auf »0« steht.
Die Anschlüsse T und 2 stehen ebenfalls auf »0«, weil
die Moduln 1 und 2 als kommunikationsbereit vorausgesetzt sind.
Für den Fall, daß Modul 3 eine Operation ausführt,
stehen die Anschlüsse Γ und 2 auf »0« und der Anschluß 3 auf »1«. Das Signal am Anschluß 4 ist beliebig, weil
Modul 4 keine Resource ist.
Im Modul 4 stehen dann die Leitungen B1 und B 2 auf
»1«. so daß die Ausgänge der NOR-Gatter 151 und 152 auf »0« stehen. Weil die Leitung 148 ein »1 «-Signal
führt, steht der Ausgang des NOR-Gatters 154 ebenfalls auf »0«. Weil der Anschluß 3 auf »1« steht, führt die
Leitung B 3 ein »0«-Signal. Da Modul 3 als Resource betrachtet wird, führt die Leitung 147 ein »0«-Signal.
Daher steht der Ausgang des NOR-Gatters 153 auf »1«.
so Der Ausgang des NOR-Gatters 160 und damit die Leitung 123 führen ein »0«-SignaL
Eine Prioritätsprüfung kann dann nicht stattfinden, weil die Leitung 111 auf »1« bleibt Die Prioritäts-Leitungen
PR1 bis PR 4 werden dann durch ein über die
Leitung 111 angesteuertes .D-Flip-FIop 220 sowie eine
von dessen Ausgang Q abgehende Leitung 221 über
Knoten 231 bis 234 blockiert
Führt Modul 3 keine Operation aus, so geht der Anschluß 3 auf »0«. Damit führt der Ausgang des
NOR-Gatters 153 ebenso wie die Ausgänge der NOR-Gatter 151, 152 und 154 ein »0«-SignaL Da alle
Eingänge des NOR-Gatters auf »0« stehen, führt die Leitung 123 nun ein »!«-SignaL
Da Modul 4 sich durch ein Signal CREQ am Eingang 115 als Initiator erklärt, wird das Flip-Flop 113 gesetzt,
d. L·, am Ausgang des NAND-Gatters 114 entsteht ein
»0«-SignaL Damit werden die Flip-Flops 110 und 220 (durch das Takt-Signal ψ um einen halben Takt
verzögert) ebenfalls auf »0« gesetzt
Nunmehr ist die Resource-Prüfung abgeschlossen, so
daß die Prioritätsprüfung beginnt.
Da die Leitung 111 bei auf »0« gesetztem Flip-Flop 110 ein »O«-Signal führt, geht die Leitung PC7?_über den
Knoten 112 auf »1« und damit der Anschluß 0 auf »0«. Die Resource^Leitungen RSi bis RS 4 werden über die
Knoten 1Ol bis 104 blockiert. Die Prioritäts-Leitungen PRi bis PR 4 Wf.rden über die Knoten 105 bis 108
potentiell freigegeben.
Da Modul 1 kein Initiator ist, bat in ihm wegen dem fehlenden Signal CREQ am Eingang 115 keine
Resource-Prüfung stattgefunden. Das gleiche gilt für Modul 3. Daher bleibt in diesen Moduln das Flip-Flop
220 auf »1« gesetzt, wodurch deren Prioritäts-Leitungen PR1 bis PR 4 blockiert bleiben.
Wäre Modul 1 Initiator, dann hätte er die höchste Priorität, da keine Signale von anderen Moduln die
Freigabe der Prioritäts-Leitung PR 1 blockieren können. Der Anschluß ! würde dann ein »Q«-S!gna! führen
das durch den Inverter 21 auf der Leitung Bi ein »1«-Signal ergibt Damit würden über eine Leitung 161
sowie Knoten 162 bis 164 die Prioritäts-Leitungen PR 2 bis PR 4 blockiert Entsprechend können vom Anschluß
1 über eine Leitung 165 mit Knoten 166 und 167 die Prioritäts-Leitungen PR 3 und PR 4 sowie vom Anschluß
3 über eine Leitung 168 und einen Knoten 169 die Prioritätsleitung PR 4 blockiert werden.
Weil Modul 1 im gewählten Beispiel jedoch kein Initiator ist, steht Anschluß I auf »1«, d. h., die Leitung
161 führt ein »0«-Signal, womit die Prioritäts-Leitungen PR 2 bis PR 4 potentiell freigegeben werden. Entsprechendes
gilt für die Moduln 2 bis 4 über die Leitung 165 mit den Knoten 166 und 167 sowie die Leitung 168 mit
dem Knoten 169.
Ist also Modul 2 Initiator, so kann Modul 4 im Laufe dieser Prioritätsprüfung dann nicht mehr Initiator sein.
Ist die vorstehend erläuterte Prioritätsprüfung beendet und eine Prioritätsleitung PR 1 bis PR 4 freigegeben,
so wird der Ausgang des NOR-Gatters 120 auf »0« gesetzt, wodurch am Ausgang des Inverters 121 ein
»1 «-Signal entsteht Anschließend wird dieses »1«-Si-
gnai durch das Flip-Flop 30 getaktet, wodurch der Anschluß S über den Inverter 34 auf »0« gebracht wird.
Steht der Statusanschluß S auf »0«, so befindet sich das Mikrocomputer-Netzwerk im Kommunikations-Modus.
Damit geht die Leitung 37 auf »0«, wodurch die
Datenleitungen DO bis D 4 freigegeben werden. Somit
kann Information vom Puffer 190 über diese Leitungen und damit über den Systembus CB zu anderen Moduln
Übertragen werden.
F i g. 3 zeigt eine praktische Ausführungsform der in
der Schaltung nach Fig.2 schematisch dargestellten
Knoten. In Fig.3 sind dabei die Knoten 41 und 44,
welche die vom Flip-Flop kommende Leitung 38 mit den Resource-Leitungen RS1 und RS4 bildet, sowie die
Knoten 101 und 104 dargestellt, welche die vom Ausgang Q des Flin-Flons 99 kommende Leitung 100
mit den Resource-Leitungen RSi und RS4 bildet. Die
Knoten werden dabei durch als Schalter arbeitende MOS-Transistoren gebildet, deren Source-Drain-Strekke
zwischen deft entsprechenden Leitungen und Masse
liegt und deren Gates von den entsprechenden Flip-Flops angesteuert werden. Die Leitungen RS1 und
RS4 liegen jeweils über einen Vorwiderstand R an einer
Spannung + V Führen die von den Flip-Flops kommenden Leitungen 38 bzw. 100 ein »0«-Signal, so
sind die Schalttransistoren gesperrt, d.h., die an den Leitungen RSi und RS 4 stehende Vorspannung wird
als »1 «-Signal über die Leitungen übertragen. Werden die Schalt-Transistoren durch ein »1 «-Signal durchgeschaltet,
so wird die Vorspannung nach Masse abgeleitet, d. h, die Leitungen RS1 und RS 4 führen ein
»0«-Signal. Damit ergeben sich also in der Schaltung nach F i g. 2 die anhand der schematisch dargestellten
Knoten erläuterten Wirkungen.
Hierzu 2 Blatt Zeichnungen
Claims (5)
1. Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln,
weiche jeweils mindestens eine Prüfschaltung enthalten, mittels der für jeden Modul,
der einen Zugriff zum Systembus fordert (Initiator-Moduln), prüfbar ist, ob alle anderen Moduln
(Resource-Moduln) für eine Datenübertragung be- ίο
reit sind (Resource-Prüfung), und mittels der prüfbar ist, welcher Initiator die höchste Priorität gegenüber
allen anderen ebenfalls als Initiator auftretenden Moduln besitzt (Prioritätsprüfung), falls eine Resource-Prüfung
die Bereitschaft für eine Informations- id übertragung angezeigt hat, mit einem Puffer in jeder
Prüfschaltung zur Zwischenspeicherung von zur Steuerung der Datenübertragung dienenden Informationen
und zur Aufnahme der zu übertragenden Daten, gekennzeichnet durch einen matrixförmigen
Aufbau ifer Prüfschaltung (F i g. 2) mit horizontalen Schaltungskomponenten (RSi, PRi, Di, 11 bis
14) und vertikalen Matrix-Ansteuerstufen (30,34,36,
50, 70, 71, 99, 110, 113, 114) und mit in den Kreuzungspunkten befindlichen Schaltern,
— wobei in der horizontalen Richtung so viele Schaltungskomponenten wie Moduln vorhanden
sind, die jeweils aus einer Resource-Leitung (RSi), einer Prioritätsleitung (PRi) und einer
vom Puffer (190) kommenden Datenleitung (Di) bestehen und die jeweils über eine Gatteranordnung
(z.B. 11) zu einem Ausgang (i) zusammengefaßt s,nd,
— wobei vom jeweiligen Ausgang (i) eine Leitung
(Bi) zu einer für alle diese Schaltungskomponenten gemeinsam vorhandene erste Vergleichsschaltung
(131 bis 134, 151 bis 154, 160) zurückgeführt ist,
— wobei ein Ausgang (Ö) vorgesehen ist, der jeweils ein die Resource-Prüfung bzw. die
Prioritätsprüfung kennzeichnendes Signal führt (Resource-Prioritäts-Ausgang),
— wobei an die Prioritätsleitungen (PRi) eine zweite Vergleichsschaltung (120,121) angekoppelt
ist,
— wobei in der vertikalen Richtung simultan
= in der ersten vertikalen Ansteuerstufe, aufgrund des Ergebnisses der ersten
Vergleichsschaltung (131 bis 134, 151 bis 154, 160) mit Hilfe einer ersten Flip-Flop-Schaltung
(110, 113, 114) eine Datenübertragungs-Anforderung durch den Initiator-Modul durchgeführt wird,
= in der zweiten vertikalen Ansteuerstufe mit Hilfe einer zweiten Flip-Flop-Schaltung
(70,71) eine Kennzeichnung der beteiligten Moduln (1 bis 4) durchgeführt wird,
= in der dritten vertikalen Ansteuerstufe mit Hilfe eines Flip-Flops (50) festgestellt wird,
ob der oder die beteiligten Resource-Moduln für eine Informationsübertragung frei
sind und mit einer dritten Flip'Flop-Schal·
tung (33, 34, 36) festgestellt wird, ob auf dem Systembus (CB) eine Informationsübertragung
stattfindet, was über einen Status-Anschluß (S) angezeigt wird,
= das Ergebnis in der ersten vertikalen
Ansteuerstufe an den Resource-Prioritäts-
Ausgang (Ö) geführt wird und von diesem
auf ein weiteres Flip-Flop (99) gekoppelt
wird, mit dessen Hilfe in der vierten
vertikalen Ansteuerstufe von Resource-
auf Prioritäts-Prüfung umgeschaltet wird,
— und wobei die zweite Vergleichsschaltung (120,
121) die dritte Flip-Flop-Schaltung (30, 34, 36) umschaltet und damit die Informationsleitungen
(D 1 bis D 4) auf den Systembus (CB) koppelt.
2. Mikrocomputer-Netzwerk nach Anspruch 1, dadurch gekennzeichnet, daß die Gatteranordnungen
NOR-Gatter (11 bis 14) sind und daß eine Datenleitung (DO) sowie der Ausgang der ersten
Flip-Flop-Schaltung (110, 113, 114) über ein NOR-Gatter (10) mit dem die Resource- bzw. die
Prioritätsprüfling kennzeichnenden Signal führenden Ausgang (Ö) verknüpft sind.
3. Mikrocomputer-Netzwerk nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die erste
Vergleichsschaltung (131 bis 134, 151 bis 154, 160) pro Modul (1 bis 4) jeweils ein Flip-Flop (131 bis 134)
aufweist, in das für den jeweiligen Modul (1 bis 4) eine Sägnalkombination eingebbar ist, welche die als
Initiator oder als Resource bestimmten Moduln festlegen, daß an die Ausgänge der Flip-Flops (131
bis 134) jeweils ein Eingang von NOR-Gattern (151 bis 154) angescl-dltet ist, deren anderer Eingang
jeweils an die Ausgänge (1 bis 4) angekoppelt ist, so daß durch die NOR-Gatter (151 bis 154) die in die
Flip-Flops (131 bis 134) eingegebene Signalkombination mit dem sich aus einer Resource-Prüfung
ergebenden Signalen an den Ausgängen (Ϊ bis 4")
vergleichbar sind und daß an die Ausgänge der NOR-Gatter (151 bis 154) ein weiteres NOR-Gatter
(160) angekoppelt ist, das ein entsprechendes Signal für die Ansteuerung der ersten Flip-Flop-Schaltung
(110,113,114) abgibt
4. Mikrocomputer-Netzwerk nach einem der Ansprüche 1 bis 3, gekennzeichnet durch ein an die
Prioritätsleitungen (PR 1 bis PR 4) angekoppeltes NOR-Gatter (120) in der zweiten Vergleichsschaltung
(120, 121), dessen Ausgang an die dritte Flip-Flop-Schaltung (30, 34, 36) und die erste
Flip-Flop-Schaltung (110, 113, 114) angekoppelt ist und das nach einer Prioritätsprüfung in dem
Initiator-Modul mit der höchsten Priorität die dritte Flip-Flop-Schaltung (30, 34, 36) in einen die
Datenleitungen (DO bis D 4) freigebenden Schaltzustand schaltet
5. Mikrocomputer-Netzwerk nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet daß die
in den Kreuzungspunkten befindlichen Schalter durch Schaltertransistoren (beispielsweise 41, 44,
101, 104) gebildet sind, über weiche die an einer Vorspannung (+ V) liegenden Leitungen gegen
Bezugspotential (Masse) kurzschließbar sind.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2846925A DE2846925C2 (de) | 1978-10-27 | 1978-10-27 | Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln |
US06/083,468 US4321669A (en) | 1978-10-27 | 1979-10-10 | Microcomputer network having several microcomputer modules which are coupled onto at least one system bus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2846925A DE2846925C2 (de) | 1978-10-27 | 1978-10-27 | Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2846925A1 DE2846925A1 (de) | 1980-04-30 |
DE2846925C2 true DE2846925C2 (de) | 1982-09-09 |
Family
ID=6053334
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2846925A Expired DE2846925C2 (de) | 1978-10-27 | 1978-10-27 | Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln |
Country Status (2)
Country | Link |
---|---|
US (1) | US4321669A (de) |
DE (1) | DE2846925C2 (de) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3432430A1 (de) * | 1984-09-04 | 1986-03-13 | Robert Bosch Gmbh, 7000 Stuttgart | Verfahren zur ueberpruefung von steuergeraeten |
US5193197A (en) * | 1987-09-24 | 1993-03-09 | Digital Equipment Corporation | Apparatus and method for distributed dynamic priority arbitration for access to a shared resource |
US4982325A (en) * | 1988-03-18 | 1991-01-01 | At&T Bell Laboratories | Applications processor module for interfacing to a database system |
US5274774A (en) * | 1989-01-31 | 1993-12-28 | Wisconsin Alumni Research Foundation | First-come first-serve arbitration protocol |
US5088024A (en) * | 1989-01-31 | 1992-02-11 | Wisconsin Alumni Research Foundation | Round-robin protocol method for arbitrating access to a shared bus arbitration providing preference to lower priority units after bus access by a higher priority unit |
US5301283A (en) * | 1992-04-16 | 1994-04-05 | Digital Equipment Corporation | Dynamic arbitration for system bus control in multiprocessor data processing system |
US20050031530A1 (en) * | 2003-08-07 | 2005-02-10 | Martin Perry L. | Method and apparatus for producing a peroxyacid solution |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3445822A (en) * | 1967-07-14 | 1969-05-20 | Ibm | Communication arrangement in data processing system |
US4123794A (en) * | 1974-02-15 | 1978-10-31 | Tokyo Shibaura Electric Co., Limited | Multi-computer system |
US4130865A (en) * | 1974-06-05 | 1978-12-19 | Bolt Beranek And Newman Inc. | Multiprocessor computer apparatus employing distributed communications paths and a passive task register |
JPS5296836A (en) * | 1976-02-10 | 1977-08-15 | Toshiba Corp | Multiplex data processing system |
US4063311A (en) * | 1976-08-17 | 1977-12-13 | Cincinnati Milacron Inc. | Asynchronously operating signal diagnostic system for a programmable machine function controller |
US4085448A (en) * | 1976-10-04 | 1978-04-18 | International Business Machines Corporation | Data communication bus structure |
US4130864A (en) * | 1976-10-29 | 1978-12-19 | Westinghouse Electric Corp. | Priority selection circuit for multiported central functional unit with automatic priority reduction on excessive port request |
-
1978
- 1978-10-27 DE DE2846925A patent/DE2846925C2/de not_active Expired
-
1979
- 1979-10-10 US US06/083,468 patent/US4321669A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
DE2846925A1 (de) | 1980-04-30 |
US4321669A (en) | 1982-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3300261C2 (de) | ||
DE3725823C2 (de) | ||
DE3300260C2 (de) | ||
DE3238532C2 (de) | ||
DE2710173A1 (de) | Nachrichtenanlage | |
DE2901762A1 (de) | Datenuebertragungs- und verarbeitungsanlage | |
DE2741886A1 (de) | Datenuebertragungseinrichtung | |
DE2443579C3 (de) | Asynchroner Arbiter | |
DE3305115A1 (de) | Uebertragungsnetzwerk | |
DE3725822A1 (de) | Integrierte halbleiterschaltvorrichtung | |
DE2406740A1 (de) | System zur regelung von verfahrensausruestungen | |
DE2522797C3 (de) | Flip-Flop-Schaltung | |
DE2846925C2 (de) | Mikrocomputer-Netzwerk mit mehreren an mindestens einen Systembus angekoppelten Mikrocomputer-Moduln | |
DE2321200A1 (de) | Einrichtung zur durchfuehrung boolescher verknuepfungen | |
DE3213574A1 (de) | Schaltung zur datenuebertragung | |
EP0862827A1 (de) | Verfahren zum überprüfen eines gemäss einem kommunikationsprotokoll durchgeführten datenaustausches | |
DE1197935B (de) | Code-Umsetzungsschaltung, insbesondere fuer Fernsprechvermittlungsanlagen | |
DE2157515A1 (de) | Digitale Datenverarbeitungs-Einrichtung | |
DE2634345A1 (de) | Konferenzschaltung fuer eine digitale fernsprechvermittlungsstelle | |
DE2917822A1 (de) | Schaltungsanordnung zur zweirichtungsuebertragung von signalen | |
DE2512303B1 (de) | Schaltungsanordnung zur empfangsseitigen stopschrittverlaengerung bei der zeichenrahmen-gebundenen zeitmultiplex-uebertragung von daten | |
WO2020224753A1 (de) | Verfahren zum konfigurieren eines kommunikationsnetzwerks für das zyklische übertragen von nachrichten | |
DE1204432C2 (de) | Paritaetsschaltung fuer digitalrechner | |
DE1199026B (de) | Datenverarbeitungsanlage | |
DE1927925C3 (de) | Entzerrender Telegrafieübertrager |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |