DE2853892A1 - Verfahren und schaltungsanordnung zur codierung und decodierung von pruefbits - Google Patents

Verfahren und schaltungsanordnung zur codierung und decodierung von pruefbits

Info

Publication number
DE2853892A1
DE2853892A1 DE19782853892 DE2853892A DE2853892A1 DE 2853892 A1 DE2853892 A1 DE 2853892A1 DE 19782853892 DE19782853892 DE 19782853892 DE 2853892 A DE2853892 A DE 2853892A DE 2853892 A1 DE2853892 A1 DE 2853892A1
Authority
DE
Germany
Prior art keywords
group
track
syndrome
error
channels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19782853892
Other languages
English (en)
Other versions
DE2853892C2 (de
Inventor
Arvind Motibhai Patel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2853892A1 publication Critical patent/DE2853892A1/de
Application granted granted Critical
Publication of DE2853892C2 publication Critical patent/DE2853892C2/de
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11BINFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10Digital recording or reproducing
    • G11B20/18Error detection or correction; Testing, e.g. of drop-outs
    • G11B20/1833Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information

Description

;Anmelderin: International Business Machines
I Corporation, Armonk, N.Y. 10504
lw/ms
!Verfahren und Schaltungsanordnung zur Codierung und Decodierung; !von Prüfbits
JDie Erfindung betrifft ein Verfahren und eine Schaltungsianordnung zur Codierung und Decodierung von Prüfbits gemäß dem Oberbegriff des Haupt- und Nebenanspruchs.
iln Magnetbandspeichersystemen haben Industrienormen die Bandgröße, das Datenformat und die Aufzeichnungsdichte bestimmt. Herkömmlicherweise werden 1/2 Zoll breite Bänder für die Aufzeichnung von 9 Spuren verwendet. Daten werden üblicherweise auf 9 parallelen Kanälen mit 9 Bit großen Bytes auf i
dem Band aufgezeichnet.
Ein Magnetband ist weich und biegsam. Im Gegensatz zu anderen Formen beweglicher magnetischer Speichermedium, wie etwa starrer Magnetplatten, verlangen Magnetbandspeichersysteme die Bewegung des Bandes in ungleichmäßiger Kontaktbeziehung zu einem oder mehreren festen Köpfen, während Daten vom oder zum Band übertragen werden. Lose Staubteilchen zwischen Kopf und Band oder Flecken auf dem Band mit fehlendem Eisenoxid führen zum Verlust von Signalen. Unter solchen Umständen kann der Lesetaktgeber im fehlerhaften Kanal außer Synchronisation mit den Daten in anderen Kanälen kommen, und demzufolge kann die Aufzeichnung und Wiedergabe von Daten vom Band über sehr lange Strecken fehlerhaft sein. Insofern stellt die gestörte Länge des Bandes ein Datenkorrekturproblem dar, das sich von der Einzelstörung oder dem Störungsbündel unterscheidet. Charakteristischerweise sind durch Einzelstörungen oder Störungsbündel ausgelöste Fehler im allgemeinen von begrenzter Dauer. Die Rekonstruktion der betroffenen Daten ist durch Fehlerprüfcodes mit zyklischen Eigenschaften möglich,
SA 977 025 80982 6/073 ί
Diese Codes sind sowohl in ihrer Theorie als auch in der Praxis komplex. Illustrativ hierfür ist die USA-Patentschrift 3 868 632.
jDie übliche Praxis besteht darin, 2 von 9 Kanälen zur Aufjzeichnung redundanter Information über die übrigen 7 Kanäle !des Satzes zu reservieren. Dadurch können bis zu zwei fehlerhafte Kanäle nachträglich korrigiert werden. Wenn die Auf-
ι zeichnung von zwei oder mehr Sätzen paralleler Kanäle auf jeinem Band betrachtet wird, dann müßten weiterhin 2 redundante ; Kanäle pro Satz reserviert werden. Nimmt man bei diesem * Format einmal an, daß ein Satz von Kanälen 3 fehlerhafte Kanäle umfaßt und der Nachbarsatz keinen fehlerhaften Kanal, ι dann gibt es bei den heutigen Fehlerprüftechniken effektiv ;keine Möglichkeit, die Korrektur mehrerer fehlerhafter j Kanäle in einem Satz durch Ausnutzung der unbenutzten
.Redundanz in einem anderen Satz zu unterstützen. ',
Der Stand der Technik ist gekennzeichnet durch die Patentschrift Re 28 923, die USA-Patentschrift 3 868 632 und IBM Technical Disclosure Bulletin, Band 14, Seite 3846, vom Mai 1972. Die beiden erwähnten Patente befassen sich mit der Fehlerkorrektur in einem 9-Spur-Band, wo Daten und redundanter Kanal Teil desselben logischen Satzes von Kanälen sind» Im
IBM Technical Disclosure Bulletin wird die Aufzeichnungsi
korrektur von mehreren Bändern durch Berechnung eines Datenwertes beschrieben, der nicht verfügbare Daten ersetzt aus einer einfachen Parität, die modulo 2 zu den übrigen verfügbaren Daten addiert wird.
Die Begrenzung in der Fehlerkorrektur unter mehreren und logisch unabhängigen Gruppen von Kanälen ist zu unterscheiden von Korrekturverfahren für bis zu 3 fehlerhafte bekannte Kanäle in einer einzigen Gruppe. Die letztgenannten Korrekturverfahren benutzen Codes, die ein Äquivalent von 3 redundanten
SA 977 025 β ö Ö 8 2 6 / 0 1 % t
!Kanälen brauchen, wie es beschrieben ist in der USA-Patentschrift 3 851 306. Zur Verwendung solcher Methoden und der ihnen zugrundeliegenden Codes werden 3 redundante Kanäle in jeder von 2 verschachtelten 9-Kanal-Gruppen eines 18-Kanal-Bandsystems gebraucht, um in jeder Gruppe bis zu 3 als fehlerhaft bekannte Kanäle korrigieren zu können. Die Redundanz der 3 Kanäle pro Gruppe von 9 Kanälen ist jedoch verschwenderisch, insbesondere in Anbetracht der Erwartung, daß mit hoher Unwahrscheinlichkeit 3 fehlerhafte Kanäle in ,beiden Gruppen gleichzeitig auftreten.
Es ist daher die Aufgabe der vorliegenden Erfindung, eine möglichst umfassende Korrektur von fehlerhaften Kanälen in einem parallelen Vielkanal-Speichersystem mit einer möglichst kleinen Anzahl von redundanten Kanälen zu ermöglichen.
Die Lösung dieser Aufgabe ist im Kennzeichen des Haupt- und des Nebenanspruchs gekennzeichnet.
Die erfindungsgemäße Codierung und Decodierung der Prüfbits [hat gegenüber den bekannten Einrichtungen den Vorteil, daß bei gleichgebliebener Anzahl von redundanten Kanälen mehr fehlerhafte Kanäle als bisher korrigiert werden können. Dabei kann die Anzahl der fehlerhaften Kanäle in einer zusammengehörigen Gruppe die Anzahl der redundanten Kanäle übersteigen. Je nach Lage der Kanäle kann dabei eine Kanalkorrektur unabhängig von der Richtung der Datenaufzeichnung srhalten werden, d.h. in Richtung des Kanals oder quer zum Kanal auf dem Medium.
!
Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen gekennzeichnet.
SA 977 025
90982 6/0755
lin Ausführungsbeispiel der Erfindung ist in den beigefügten ! ieichnungen dargestellt und wird anschließend näher beschrie- j
ben. Es zeigen: j
ig. 1 in einem Blockschema ein paralleles Vielkanal-Speichersystem mit einem Paritätscodierer für
das Schreiben von Daten und einem Paritäts- | decodierer für die Datenfehlerprüfung beim '
Lesen von Daten;
'ig. 2 einen Querspur-Paritätscodierer in Beziehung
zu den Spur- und Bitpositionen, wie sie bei
einem vertikalen Datenbyte-Bandformat verwendet
werden;
ig. 3 einen Querspur-Paritätscodierer in Beziehung
zu einem parallel zur Spur liegenden Datenbyte-Bandformat;
'ig. 4 einen Querspur-Paritätscodierer, in dem
Querspur-Parität und Datenbyte in vertikalem
Byte-Bandformat aufgezeichnet werden;
?ig. 5 eine allgemeine Schaltlogik für einen adaptiven
Querspur-Paritätsdecodierer sowie die Errechnung der notwendigen Paritätssyndrome, die
Erkennung von Fehlern und die Erzeugung eines
Stromes von Korrekturen für fehlerhafte
Kanäle aus zwei Gruppen;
rig. 6 das Auftreten von 3 fehlerhaften Kanälen oder
Spuren in einer ersten Gruppen zusammen mit
einer fehlerhaften Spur in einer zweiten
Gruppe;
SA 977 025
— ft —
Fig. 7 eine genaue logische Darstellung des Syndromgenerators für die Gruppe A;
t Fig. 8 eine genaue logische Darstellung für den Syndromprozessor für die Gruppe A;
Fig. 9 die genaue logische Darstellung für den Syndromprozessor für die Gruppe B;
|Fig. 10 den Fehlermustergenerator in Gruppe A;
IFig. 11 den Fehlerkorrigierer für die Gruppe A;
Fig. 12a-b die Erzeugung eines ersten Fehlerkanalzeigers in der Gruppe A;
Fig. 12c-f die Erzeugung eines zweiten Fehlerkanalzeigers zusätzlich zu dem ersten Zeiger in wenigstens einer Gruppe durch adaptive Benutzung der Querspur-Paritätsprüfungen;
Fig. 13a im einzelnen die Erzeugung eines ersten Fehlerkanalzeigers in der Gruppe A;
'ig. 13b-c im einzelnen die Erzeugung eines zweiten
Fehlerkanalzeigers in der Gruppe A, wenn der erste Zeiger auf einer anderen als der achten Spur oder auf der achten Spur liegt und
j"ig. 14 die vertikale und diagonale Paritätsprüfung mit 3 Kanalgruppen.
SA 977 025 600626/0733
Beschreibung des Ausführungsbeispieles
Fig. 1 zeigt in Form eines allgemeinen Blockdiagrammes ein j Paralleles Vielkanal-Speichersystem, das die vorliegende Erfindung enthält. Information von der Informationsquelle 1 wird j die Puffersteuerung 3 gegeben. Die Steuerung koordiniert : ie Formatierung der Daten, sichert die notwendige Paritäts- . !codierung und sorgt dafür, daß besagte formatierte und nach j Parität codierte Daten in zwei Gruppen von logisch unabhängigen!, parallelen Kanälen im Speicher 5 aufgezeichnet werden.
Entsprechend liest die Puffersteuerung 7 im betätigten
Zustand vorher auf besagten parallelen Kanälen aufgezeichnete
Daten, formatiert sie neu und decodiert besagte Daten, um sie j an einen Informationsempfänger 11 weiterzugeben. [
Im Betrieb wird Information in der Puffersteuerung 3 parallel
über die Bahnen 2 und 4 an einen Fehlerkorrekturcodierer 9
gegeben, wo Prüf- und Paritätsbits der Reihe nach für Infor-Tiationssignalgruppen erzeugt werden, die Bytes genannt werden. Da diese Paritäts- und Prüfbitsignale zusammen mit den Infornationssignalen aufgezeichnet werden, kann man beim Lesen
beider Signalarten aus dem Speicher 5 mit den zusätzlichen
redundanten Signalen Fehler in den InformationsSignalen
korrigieren. Der Decodierer 19 ermöglicht die Berechnung von
Syndromen, die in der sog. vertikalen Richtung gruppierte
Signale und in einer positiv oder negativ quer zur Spur
geneigten Richtung (diagonal) gruppierte Signale benutzen.
In Fig. 2 ist das Format zur Aufzeichnung 18 paralleler
Spuren auf einem Band dargestellt. Dieses Format gleicht dem
9-Spur-Format, indem eine der Spuren (Spur 8) zur Aufzeichnung der Parität über den 8 Spuren reserviert ist. Dieses Paritätsbit ist als vertikales Redundanzprüfbit bekannt (VRC) und
genau beschrieben in den USA-Patentschriften 3 508 194,
3 508 195 und 3 508 196. Jedes Byte Am besteht aus 8 Bits
977 025 9 0 9 8 2 6 / 0 71S
2653892
und das VRC-Bit wird in jeder der 9 Spuren in jeder Gruppe !gleichzeitig aufgezeichnet. Es kann von einem derart aufgezeichneten Kanal durch Lesen und Rückumwandlung in Bytes !Wiedergewonnen werden. In Fig. 2 ist die Formatspur 0 in ■jeder Gruppe von 9 Spuren ebenfalls für die Paritätscodierung 'reserviert. Jede der Querspur-Paritätsprüfungen (diagonal) |d a und d stellen die einfache Parität von Bits dar, die 'in einer positiv oder negativ quer zum Kanal geneigten !Richtung aufgezeichnet sind. Im Gegensatz dazu erfaßt das jVRC-Bit für die m-te Bitposition für die Kanäle der Gruppe A nur diejenigen Bits in der vertikalen Richtung, die auf die Gruppe A begrenzt sind, während dasselbe für das entsprechende VRC-Bit für die m-te Position für die Gruppe B gilt.
jWenn 18 parallele Spuren auf dem Band aufgezeichnet sind, dann können sie in zwei Gruppen - wie dargestellt - zusammengefaßt werden. Die Gruppe A besteht aus 9 parallelen Spuren und die Gruppe B aus den übrigen 9 parallelen Spuren. In den Fign. 2, 3 und 4 sind die beiden Gruppen nebeneinander mit einer bestimmten Anordnung der Spuren dargestellt. In der Praxis können die beiden Gruppen verschachtelt und in jeder beliebigen anderen Reihenfolge angeordnet sind.
Wenn A (t) und B (t) das m-te Bit in t-ten Spur der Gruppe A ibzw. B bezeichnen, die Spurnummer t Werte zwischen 0 und 8 in jeder Gruppe annimmt und die Bitposition m Werte von 0 bis M annimmt und die nullte und achte Spur in jeder Gruppe Prüfspuren sind, dann liefert jedes Prüfbit in der nullten Spur der Gruppe A eine Paritätsprüfung entlang der positiv geneigten Diagonalen, wovon, wie bereits gesagt, Bits aus beiden Gruppen betroffen sind, wie aus den Fign. bis 4 zu ersehen ist. Als Beispiel sei die m-te Diagonalprüfung der Gruppe A, genannt d , gegeben durch die Codiergleichung
SA 977 025 ÖÖ 0 82 6/0
Am(0) = I1O Vt(t) θ Σ70 Bm_t_8(7-t) (1)
Σ0 = modulo 2 Summe
Θ = exklusiv ODER
Jedes Prüfbit in der nullten Spur der Gruppe B liefert eine Paritätsprüfung in der Diagonalen mit negativer Neigung, wovon , Bits beider Gruppen betroffen sind, wie aus den Fign. 2 bis zu ersehen ist. Die m-te Diagonalprüfung der Gruppe B, genannt d , ist gegeben durch die Codiergleichung:
η der Beschreibung der vorliegenden Erfindung versteht man unter Parität eine gerade Parität, d.h. die Zuordnung eines 3itwertes in der Paritätsposition derart, daß die Anzahl 7on Einsen einschließlich des Paritätsbits über dem interessanten Bereich gerade ist (eine Summe modulo 2).
Die obigen Gleichungen (1) und (2) können in symmetrischer 'orm, wie folgt, umgeschrieben werden:
\% iA*-t™ φ
Vt-8(H)] =0
3emäß Darstellung in Fig. 2 betreffen die Berechnung der diagonalen Prüfbits für die Postionen 0 bis 15 zu Beginn der Aufzeichnung Datenbitwerte von leeren Positionen (negative Positionsnummern).
sä 977 025 6 G 9 8-2 6 / 0 7 3 3
; i
Diese Datenbitwerte werden willkürlich mit dem binären Wert 0 ; angenommen. In gleicher Weise wird am Ende des Datensatzes für die Diagonalprüfung aller Bits in jeder Spur die nullte Prüfspur in jeder Gruppe auf 15 Positionen erweitert. Die Prüfbits auf den erweiterten Positionen betreffen auch einige ,Datenbitwerte von leeren Positionen. Das wird ebenfalls mit dem binären Wert 0 angenommen.
Jedes Prüfbit in der achten Spur der Gruppe A ist eine vertikale Parität über denselben Bits derselben Position m in der | Gruppe A. Die m-te vertikale Paritätsprüfung der Gruppe A, bezeichnet mit V , ist beschrieben durch die Gleichung:
80 Aft) =0 (5)
t=0 m
ι
In ähnlicher Weise ist die m-te vertikale Paritätsprüfung der Gruppe B, bezeichnet mit V , gebildet durch die Gleiichung:
Σ80 B (t) = 0 (6)
t=0 m
|Ein weiterer allgemeiner Aspekt der in den Pign. 2 bis 4 (gezeigten Formate sollte erwähnt werden, und dieser betrifft äie Beziehung der Informationsaufzeichnung und der Richtung äer Spur. In Fig. 2 werden die Datenbytes für jede Spurgruppe Ln vertikaler Richtung aufgezeichnet. Dazu gehört auch das 2uerspur-Paritätsbit. Für das Byte A_ wird jedes der 7 Informationsbits, also in der O-Bit-Position, über den Spuren I bis 7 aufgezeichnet, während das Querspur-Paritätsbit in der :3itposition 0 für die Spur 0 aufgezeichnet wird. Dasselbe 'jilt beispielsweise für das Byte B. zur Aufzeichnung von Information in der anderen Spurgruppe (Gruppe B).
SA 977 025
In dem in Fig. 3 gezeigten Format ist die Spur O in jeder ιGruppe noch für die Aufzeichnung der Querparitätsbits ;reserviert. Datenbytes werden jedoch in Spurrichtung geschrie- !ben. In diesem Format ist der 9spurige Datensatz in Blöcke junterteilt, und jeder Block enthält 7 Datenbytes und 2 Prüf-1 bytes, die auf die Spuren gesetzt sind. Während in dem in ■Fig. 2 dargestellten Format also noch 2 Prüfspuren vorhanden [sind, werden jedoch die herkömmlichen 8 Bit großen Bytes in ;der Codierung und Decodierung verwendet und als Bytes entlang !der Spuren aufgezeichnet. Das unterscheidet sich von der Verwendung der Zeichen quer zu den Spuren, die aus 7 Datenbits und 2 Prüfbits in dem in Fig. 2 gezeigten Format bestehen.
|Bei dem in Fig. 4 gezeigten Format muß man sich auch das in iFig. 2 gezeigte Format in Erinnerung rufen, wo die diagonale !Parität der Prüfbits in 2 Prüfspuren erscheinen. In diesem 'Format bestehen die vertikalen Zeichen A und B aus 7 Daten-
m m
'bits und 2 Prüfbits. Das ist verschieden gegenüber der herkömmlichen 9-Spur-Aufzeichnung von 1/2-Zoll-Magnetband mit einem vertikalen Zeichen oder Byte aus 8 Datenbits und einem vertikalen Paritätsprüfbit. In dem Format der Fig. 4 bilden AQ, Ag, A1fi und A„4 die diagonale Paritätsprüfung mit positiver Neigung, während B , Bg, B1g, B34 die diagonale Paritätsprüfung mit negativer Neigung bilden. Alle anderen Bytes sind Datenbytes, die aus den herkömmlichen 8 Datenbits mit ; jeinem vertikalen Paritätsprüfbit bestehen.
Neben jedes der Vielspur-Bandformate in den Fign. 2 bis 4 ist ein Codierer 9 vom Schieberegistertyp gesetzt, der die Querspur-Paritätsbits erzeugen kann, die hinterher durch die Puffersteuerung 3 auf der Spur 0 im Speicher 5 der entsprechenden Gruppen für die Formate der Fign. 2 und 3 aufzuzeichnen sind. Im Falle des Vertikalformates der Fig. 4 muß vertikal ein volles Byte von Querspur-Prüfparitätsbits aufgezeichnet werden.
SA 977 025 809826/07*3
Der in Fig. 2 gezeigte Codierer 9 besteht aus einem 7stufigen Flip-Flop-Schieberegister FF1, FF2, ...,FF6 und FF7. Zwischen jede Schieberegisterstufe ist eine Antivalenzschaltung mit mehreren Eingängen und einem Ausgang gelegt. Die Antivalenzschaltungen 195, 197,...,205 koppeln nicht nur eine Schieberegisterstufe mit einer anderen (FF2 mit FF1), sondern haben jauch zugeordnete Eingänge zu Bits, die diagonal über den
jSpuren beider Gruppen liegen. In diesem Zusammenhang schließt die Antivalenzschaltung 193 B Q(7) ab, während die anderen
m—ο
Antivalenzschaltungen je 2 Eingänge aufweisen. Die Antivalenzschaltung 195 schließt A (1) und B _o(6) ab bis hinab einschließlich zur Antivalenzschaltung 207, die A (7) und
B^ q(°) abschließt,
m—ο
Der Codierer 9 in Fig. 2 implementiert die Gleichung (1) für die Berechnung von A (0). Jetzt ist A ein 7 Bit großes Datenzeichen, während B „ ein 8 Bit großes Zeichen ist, das das vorher berechnete Prüfbit enthält. Die Prüfbits Aq(O), A1(O), A2(O), ...,A (0) werden in einer kontinuierlichen Verschiebung am Ausgang der Antivalenzschaltung 193 der Schieberegister 9 als siebtes und achtes Bit A und B ο erzeugt und als Zeichen in die Reihenfolge eingegeben. Das m-te Prüfbit A (0) wird erzeugt, wenn A und B _8 eingegeben werden. A oder B mit negativem Wert von m ist ein Zeichen aus lauter Nullen. Ein Codierer zur Erzeugung der 2uerbyte-Paritätsbits für B (0), definiert durch die Gleichung (2), läßt sich leicht konstruieren, obwohl er nicht dargestellt ist.
\lit Bezug auf den Codierer 9 in dem Format mit in der Spur Liegendem Datenbyte für Fig. 3 findet sich die Notierung G und H für die in der Spur liegenden Bytes und eine Variation
SA 977 025
in der Bitzuordnung für die Gegenstück-Antivalenzglieder, um
die Forderungen des Formates zu erfüllen. Wie dargestellt, ist
Φ ein aus lauter Nullen bestehendes Byte, während Hg „ ein
vorher errechnetes Prüfbyte ist. Die anderen G„ , und
g _.. sind 8 Bit große Datenbytes (wobei ρ zwischen 0 und 7
wechselt). Prüfbytes GQ, Gg, G1g, ..., Gg werden in einer
kontinuierlichen Schiebung und Eingabe erzeugt und treten
itweise am Ausgang des Schieberegisters aus, während das
-Byte und Datenbytes einschließlich der Prüfbytes von der
Gruppe B in der gezeigten Reihenfolge eingegeben werden. Wieder ist G oder H mit negativem Wert für m ein Byte aus lauter ; Nullen. In diesem Ausführungsbeispiel schließt das Antivalenz- ι glied 193 2 Eingänge ab, nämlich Gg , (0) und Hg _ _1 (0). · Die Logik zur Definition der Berechnung des Paritätsbits ist I in diesem Diagramm entsprechend der Beziehung von A (t), ' B (t) der Gleichung (3) und für den Gegenstückcodierer für ι die Gruppe B gemäß Gleichung (4) dargestellt.
Bei dem Codierer in Fig. 4, der zur vertikalen Querspur- und
Datenbyteformate gehört, ist Φ ein Byte aus lauter Nullen,
während Ag und Bg, _i\+ Datenbytes von 8 Bit Größe sind,
ρ zwischen 0 und 7 liegt.
Φ A A A A
8n+1 18n+2
8n+4
48n+7
(Bitordnung umgekehrt für alle B-Bytes)
8(n-1)+2
Bf
SA 977 025
609826/0712
— ι ο —
Die Prüf bytes An, AR, A1f-, ..., AR werden wie die Prüf bytes zwischen die Datenbytes gestreut, wie es in Fig. 4 dargestellt ist. Diese Prüfbytes werden in einem kontinuierlichen Schiebe- und Eingabeprozeß erzeugt, während die bitweise Ausgabe des Schieberegisters auf das Φ-Byte und die Datenbytes anspricht, die in der obigen Reihenfolge eingegeben werden. Es ist auch zu beachten, daß A oder B mit negativem Wert für m ein Byte
mm
aus lauter Nullen ist. Wieder definieren die Gleichungen (3) und (4) die notwendige Logik für die Organisation eines Schieberegisters zur Erzeugung des Prüfbits. Das Antivalenzglied 193 schließt auch in diesem Ausführungsbeispiel 2 Eingänge ab wie das Antivalenzglied im Ausführungsbeispiel der Fig. 3. Es ist besonders zu beachten, daß die Bitreihenfolge für B„, _-i)+ umgekehrt ist. Nebenbei bemerkt ist die vertikale Paritätsprüferzeugung möglich durch eine einfache Modulo-2-Addition aller in vertikaler Spurrichtung genommener Bits.
Der Brennpunkt des Interesses der nachfolgenden Beschreibung verschiebt sich von dem Mechanismus zur Erzeugung der vertikalen und Querkanal-Paritätsbits, ihrer Formatierung und Aufzeichnung auf parallelen mehrkanaligen Speichermedien zur 'Korrektur von fehlerhaften Kanälen unter zwei oder mehr logisch voneinander unabhängigen Gruppen von Kanälen unter !Benutzung der unbenutzten Redundanz von Kanälen in einer benachbarten Gruppe. In der nachfolgenden Beschreibung wird die Aufmerksamkeit zuerst auf Fehlersyndrome und dann auf den pecodierprozeß gelenkt. Die Beschreibung des Decodierprozesses !enthält zuerst separate Beschreibungen der Korrektur von !drei, zwei und einer Spur in einer Gruppe A mit Zeiger. Als zweites wird im Rahmen des Decodierprozesses die Erzeugung des ersten Spurzeigers in der Gruppe A und dann die Erzeugung des zweiten Spurzeigers in der Gruppe A beschrieben, wenn die erste fehlerhafte Spur bekannt ist. Wenn die Zeiger einmal erzeugt sind, können die Fehler so korrigiert werden,
SA 977 025 §0982 6/0733
wie es im ersten Verfahren beschrieben wurde. Schließlich jwerden die Fehlerkorrektur- und die Zeigererzeugung in der Gruppe B beschrieben.
Nach Darstellung in Fig. 1 steht der Decodierer 19 insofern mit der Puffersteuerung 7 in Wechselwirkung, als er Daten 'über die Bahnen 21 und 35 empfängt und decodierte Daten über jdie Bahnen 33 und 37 zurückgibt. Fig. 5 zeigt den logischen ,Aufbau des adaptiven Querparitatsdecodierers im einzelnen. Über die Eingangsbahnen 21 und 35 angelegte Daten werden !entsprechend an unabhängige Verarbeitungswege weitergegeben. Die Verarbeitungsbahn mit den Elementen 23, 25, 27, 29 und 31 ist auf die Erzeugung der Fehlerkorrektur für die Kanäle in der Gruppe A gerichtet, während die Elemente 37, 39, 41, 43 und 45 die Fehlerkorrektur für die Kanäle in der Gruppe B erzeugen.
Daten mit einem Fehler auf den parallelen Spuren der Gruppe A werden auf die Bahn 21 und zum Datenverteiler 23 geleitet. Entsprechend werden Daten auf den 9 Spuren der Gruppe B über die Bahn 35 an den Datenverteiler 37 geleitet. Korrekturinformation für die Daten aus der Gruppe A wird an den Decodierer über die Bahn 33 und Korrekturinformation für die Gruppe B an den Decodierer über die Bahn 47 zurückgegeben. Jede der Verarbeitungsbahnen besteht aus derselben Funktionslogik, wie dem Datenverteiler 23, dem Syndromgenerator 25, einem Syndromprozessor 27, einem Fehlermustergenerator 29 und einem Fehlerkorrigierer 31. Die entsprechenden Elemente in der Verarbeitungsbahn für die Gruppe B sind 37, 39, 41, und 45. Zuerst sollten die Fehlersyndrome betrachtet werden.
Syndrombestimmung
Die Bitwerte, wie sie vom Band für die Gruppen gelesen werden, sollen bezeichnet sein A (t) und B (t). Diese gelesenen Bits können durch Fehler verfälscht sein. Das Ergebnis der Paritäts-
SA 977 O25 109826/0732
Prüfungen der Gleichungen (3) , (4) , (5) und (6) an den gelesenen Daten wird Fehlersyndrom genannt. Ein von 0 verschiedenes Syndrom ist eine klare Anzeige für das Vorhandensein eines Fehlers.
JDie m-te Diagonalparitätsprüfung einer Gruppe A ergibt das Syndrom:
pie m-te Diagonalparitätsprüfung der Gruppe B ergibt das Syndrom:
Die m-te vertikale Prüfung für die Gruppe A ergibt das Syndrom:
Die m-te vertikale Prüfung für die Gruppe B ergibt das Syndrom:
^ = Σ80 B1n (t) (10)
m t=0
Die Modulo-2-Differenz zwischen dem gelesenen A (t) und dem geschriebenen A (t) wird Fehlermuster e^ (t) in der m-ten Position der t-ten Spur in der Gruppe A genannt, wobei
SA 977 025 §00 8 2 6/0 732
ähnlich gilt für die Gruppe B:
Bm(t) (12)
[Kombiniert man die Gleichungen (3) und (7) , (4) und (8) , 5
b
m
!folgende Ausdrücke:
(5) und (9) und (6) und (10) miteinander und ersetzt e (t) und
; (t) in den Gleichungen (11) und (12), dann ergeben sich
(14)
em(t)
em(t)
Durch Verarbeitung dieser Syndrome lassen sich viele verschie- , dene Fehlertypen korrigieren. Die vorherrschenden Fehler auf j Bändern sind Spurfehler, die durch großflächige Fehler im j magnetischen Material ausgelöst werden. Die fehlerhafte Spur kann gekennzeichnet sein durch den Verlust des Signales, einen übermäßigen Phasenfehler, ein unzulässiges Aufzeichnungsmuster oder andere ähnliche externe Hinweise. Wenn solche externen Hinweise oder Zeiger fehlen, kann die fehlerhafte Spur immer noch durch Verarbeitung der Syndrome'identifiziert werden. Jede der folgenden Kombinationen von Spurfehlern kann durch Verarbeitung der Syndrome korrigiert werden.
sä 977 025 £00826/0732
1. Bis zu drei bekannte Spuren mit Fehlern in einer Gruppe und bis zu eine bekannte Spur mit Fehlern in der anderen Gruppe.
2. Bis zu zwei bekannte Spuren oder eine unbekannte Spur mit Fehlern in jeder der beiden Gruppen.
3. Bis zu zwei fehlerhafte Spuren (von denen eine bekannt ist) in einer Gruppe und bis zu einer bekannten fehlerhaften Spur in der anderen Gruppe.
Prozeß und Einrichungen zum Decodieren ;
Zum Decodierprozeß gehört die Ansteuerung von Daten und ihre übertragung von den parallelen Mehrfachkanälen des Speichers 5 in der Puffersteuerung 7. Die Puffersteuerung 7 stellt zusammen mit dem Decodierer 19 fest, ob Kanäle fehlerhaft sind und ! erzeugt Korrektursignale. Bei der Besprechung der Korrektur ; von mehreren Spuren sei an den Kompromiß zwischen der Benut- j zung der Redundanz zur Festlegung der Tatsache, daß die Bits in einem gegebenen Kanal fehlerhaft sind und/oder der Benut- j izung dieser Redundanz zur Korrektur des Fehlers erinnert. j iDie Korrektur des Fehlers ist die Berechnung eines Datenwertes izum Ersetzen eines entsprechenden Fehlers. Im vorliegenden jsystem wird das erreicht durch Kombination der logischen Werte ivon sich überschneidenden Syndromen einschließlich des Fehlers. In diesem Sinne verlangt jedes Paar von sich überschneidenden Syndromen ein Syndrom, das in diagonaler Richtung genommen wird.
Bisher wurde gelegentlich auf die Benutzung von Zeigern zur Bezeichnung eines fehlerhaften Kanales oder einer Spur Bezug genommen. Anschließend wird weiter auf diese Zeiger, ihre
sä 977 025 §09826/0732
Erzeugung und Benutzung verwiesen. Zeiger können extern abgeleitet oder intern erzeugt sein. In diesem Zusammenhang verlangt die externe Erzeugung von Zeigern im allgemeinen eine Form der analogen Abfühlung der Wiedergabebedingungen von auf einem von mehreren Kanälen aufgezeichneten Daten. Art und Mittel der Erzeugung externer Zeiger gehen über den Rahmen der Erfindung hinaus. Hier genügt die Feststellung, daß die vorliegende Erfindung Einrichtungen zum Erzeugen von einem oder mehreren internen Zeigern für die Fehlerkorrektur beim Fehlen oder Vorhandensein von externen Zeigern enthält. Die anschließende Beschreibung befaßt sich mit der Erzeugung dieser Zeiger und der Wechselbeziehung zwischen internen und :externen Zeigern. Damit sollte eine Basis für die detaillierte !Betrachtung der Korrektur mehrerer Kanäle oder Spuren in jeder !der logischen voneinander unabhängigen Gruppen mit Hilfe von !Zeigern gegeben sein.
JEin Datensatz wird auf .ein Band mit dem Ziel geschrieben, ihn fehlerfrei wiederzugeben. Wenn ein Band gestartet wird und ein Datensatz bei m = 0 steht, kann man annehmen, daß keine Fehler vorliegen und alle Zeiger aus sind. Wenn nach einer bestimmten Zeit ein Fehler auf einem der Kanäle auftritt, z. B. in der Gruppe A, und weiter keine externen Zeiger angehoben wurden, am den Kanalfehler anzuzeigen, muß ein erster interner Fehlerzeiger zur Identifizierung des Kanales erzeugt werden. Im kusführungsbeispiel der Erfindung kann das innerhalb von 7stelligen Positionen entlang dem Kanal geschehen, bevor der ?ehler aufgetreten ist.
itfenn einmal der erste interne Zeiger in der Gruppe A erzeugt rde, würde er für die Korrektur von Fehlern in dem angege-Denen Kanal für die Dauer der Wiedergabe gehalten werden.
977 025 ÖQ9826/07I3
!Eine solche Zuordnung eines Zeigers kann natürlich die ■Korrekturkapazität des Systems übermäßig einschränken. Das gilt besonders, wenn in dem angegebenen Kanal kein Dauerfehler auftrat. Bei einigen Systemen ist daher die Löschung eines [Zeigers vorgesehen, wenn innerhalb eines vorgegebenen Zeitraumes nach Erkennen des ersten Fehlers kein weiterer Fehler !auftritt.
j
jln diesem hypothetischen Beispiel wird angenommen, daß ein Fehler in einem Kanal der Gruppe B auftritt. Die Kanalidentität wird entweder durch einen externen oder durch einen jinternen ersten Zeiger in dieser Gruppe erzeugt. Weil jede Gruppe zwei redundante Kanaläquivalente enthält, folgt daraus, daß das Erkennen eines ersten fehlerhaften Kanales in der Sruppe B innerhalb der Korrekturmöglichkeiten des Systems jliegt. Weiterhin wird der erste Zeiger in der Gruppe B für die Korrektur von Fehlern in dem angegebenen Kanal eingeschaltet gehalten. Was passiert aber, wenn in der Gruppe B 2in weiterer Fehler auftritt? Dieser kann ebenso durch einen zweiten Zeiger bezeichnet werden. Der Zeiger für einen dritten fehlerhaften Kanal in der Gruppe B kann jedoch nur extern arzeugt werden.
Die Situation ist also folgende: Der erste interne Zeiger in einer gegebenen Gruppe wird eingeschaltet, wenn andere Zeiger für diese Gruppe fehlen. Das bedeutet auch, daß ein erster interner Zeiger in der Gruppe A eingeschaltet wird, wenn keine weiteren Zeiger in der Gruppe A und bis zu zwei Zeiger in der Gruppe B eingeschaltet sind. Ein zweiter interner Zeiger in der Gruppe A kann intern nur aktiviert werden, wenn ein erster Zeiger für die Gruppe A und höchstens ein Zeiger für die Sruppe B vorhanden sind. Der zweite interne Zeiger wird ohne Rücksicht darauf gesetzt, ob der erste Zeiger in dieser Gruppe Lntern oder extern erzeugt wird.
977 025 9Ö9826/0732
Während interne Zeiger für sehr zuverlässig gehalten werden, können maximal drei der im System des vorgezogenen Ausführungsibeispieles verfügbaren vier Zeiger intern erzeugt werden. Zwei interne Zeiger können nicht gleichzeitig in derselben Gruppe erzeugt werden, weil der zweite interne Zeiger die Existenz eines ersten bekannten Zeigers als Vorbedingung verlangt.
!Wie schon gesagt, wird nachfolgend das Verfahren und die Einrichtungen zur Korrektur mehrerer Spuren und die Zeigererzeugung beschrieben. In diesem Sinne nutzt die Erzeugung interner Zeiger vorteilhaft die diagonalen Paritätsprüfungen, die alle Kanäle in beiden Gruppen erfassen, sowie die vertikalen Paritätsprüfungen, die auf die Kanäle der betreffenden Gruppen beschränkt sind. Dazu gehört auch die dynamische Neuzuordnung der in einer Kanalgruppe ungenutzten Redundanz zur Kanalfehlerkorrektur in der anderen Kanalgruppe.
Korrektur von drei Spuren in Gruppe A mit Zeigern
In Fig. 6 sind drei fehlerhafte Spuren in der Gruppe A gezeigt. Auf die drei bekannten Spuren in der Gruppe A begrenzte Fehler sind korrigierbar, wenn die Gruppe B entweder fehlerfrei ist oder nur eine bekannte fehlerhafte Spur hat. Die fehlerhaften Spuren werden dann durch die Fehlerspurzeiger i, j, k in der Gruppe A und den Zeiger y in der Gruppe B bezeichnet. Wenn der Zeiger y nicht definiert ist, wird angenommen, daß die Gruppe B fehlerfrei ist.
Der einfacheren Decodierung halber ist Zeiger i der niedrigste Zeiger und der Zeiger k der höchste Zeiger der Spurindizes unter den fehlerhaften Spuren von Spur 0 bis 7. Spur j ist die übrige fehlerhafte Spur, so daß entweder (i < j < k) oder (j = 8 und i < k) ist.
SA 977 025 90 9 82 6/0732
Da die Gruppe B in Fig. 6 nur eine bekannte fehlerhafte Spur hat, ergeben die vertikalen Paritätsprüfsyndrome Sv'
die Fehlermuster für diese Spur. Bei Elimination des bekannten O-Wertes des den fehlerfreien Spuren entsprechenden Fehlermusters läßt sich die obige Gleichung (16) umschreiben als
(17)
Unter der Annahme, daß alle Fehler bis zum Byte (m-1) korrigiert und die Syndromglexchungen für alle Fehlermuster angeglichen werden, dann können die Fehlermuster, wie aus Fig. zu ersehen ist, für die m-te Position der Spuren i, j und k der Gruppe A bestimmt werden aus den diagonalen Syndromen Sda . (positiver Anstieg) und Sd .,._, (negativer Anstieg) und dem vertikalen Syndrom Sva. Die Gleichungen für diese Syndrome erhält man aus den Gleichungen (13), (14) und (15) bei Elimination der bekannten O-Fehlermuster entsprechend den fehlerfreien Spuren und den korrigierten Fehlermustern bis zur Position (m-1) in jeder Spur. Daraus folgt:
„-,a
Sdm+i
b m+15-k
em(i> ® em+15-y- k(y»,
wenn y = 8 ode
Sva
m
m ffi e (i) Θ
m
(18)
8 oder y nicht definiert ist.
(19)
(20)
Aus Gleichung (17) folgt:
Svm+15-y-k ~ em+15-y-k(y)
(21)
SA 977 025
909826/0732
Dann ergeben die Gleichungen (18), (19), (20) und (21)
folgende Fehlermuster:
ea(i) = Sda . (22)
m m+i
3m(k) = I Sdm+15-k Θ Svm+15-y-k' wenn ^ <8
Sd +Ir_k, wenn y = 8 oder nicht definiert ist.
Die m-ten Bits und die Spuren i, j und k sind dann korrigiert unter Verwendung dieser Fehlermuster nach den folgenden
Relationen (25, (26), (27):
Am(i) = im(i) θ e*(i) (25)
A1n(J) = An(J) θ ejtj) (26)
Am(k) = Äm(k) Θ e^(k) (27)
Die Werte A (i) bezeichnen ja bekanntlich die Bitwerte, die |A (i) entsprechen, wie sie vom Band gelesen werden.
Vor der Korrektur der nächsten Position müssen die durch
diese Korrekturen betroffenen Syndrome verändert werden.
Die Veränderung ist durch einen Pfeil vom vorher errechneten Wert eines Syndroms mit seiner Änderung zu seinem neuen Wert bezeichnet:
SA 977 025 909826/07 3
Sdm+i Θ e>> <28>
Sdm+j< Sdm+j Θ em(^' wenn j < 8 (29)
Sdm+k θ 6
Sdm-M5-i< Sdm+15-i * em(i) (31)
Sd^+15_j< Sd£+15_. θ ejij), wenn j < 8 (32)
Sdm-M5-k< Sdm+15-k Φ <™ (33)
Das obige Korrekturverfahren kann auf die nächste Bitposition dadurch angewandt werden, daß man den Wert von m um +1 erhöht.
Korrektur von zwei Kanälen in der Gruppe A mit Zeigern
Fehler in zwei bekannten Spuren in der Gruppe A können korrigiert werden, wenn in der Gruppe B höchstens eine unbekannte Spur oder zwei bekannte Spuren fehlerhaft sind. Die fehlerhaften Spuren in der Gruppe A werden durch die Kanalfehlerizeiger i und j bezeichnet, wobei i < j ist.
Wenn angenommen wird, daß Fehler bis zur Bitposition (m-1) in jeder Spur korrigiert und die Syndromgleichungen für alle korrigierten Fehlermuster eingestellt sind, dann kann gezeigt werden, daß die Fehlermuster für die m-te Bitposition der Spuren i und j der Gruppe A bestimmt werden kann aus den ßyndromen Sda . und Sva. Die Gleichungen für diese Syndrome erhält man aus den Gleichungen (13) bzw. (15). Bei Elimination der bekannten O-Fehlermuster entsprechend den fehlerfreien Kanälen und den korrigierten Fehlermustern bis zur Position (m-1) können die Syndrome, wie folgt, ausgedrückt werden:
SA 977 025 909 82 6/073
Svm = em(i)
(34-2)
Die Gleichungen (34-1) und (34-2) ergeben folgende Fehlermuster:
Sdm+i
(35) (36)
Die m-te Bitposition in den Spuren i und j wird dann mit folgenden Fehlermustern korrigiert:
(37)
Am(j) =
em(j)
(38)
Bevor die nächste Position korrigiert wird, müssen die durch diese Korrekturen betroffenen Syndrome genauso verändert werden wie bei drei fehlerhaften Kanälen. Wie vorher, wird die Modifikation durch einen Pfeil bezeichnet, der vom dem vorher errechneten Syndromwert zum neuen Wert führt:
m+i
Sdm+i
m+15-Γ
ä m+15-i
5-j
. 4-
-Sd
m+j
em(j), wenn j < 8
m(j), wenn j < 8
(39) (40) (41) (42)
(Die obige Korrektur läßt sich auf die nächste Position anwenden, indem man den Wert von m um +1 erhöht.
SA 977 025
Ö09826/0732
Das Korrekturverfahren für zwei bekannte fehlerhafte Spuren ist dasselbe wie für drei bekannte Spuren, aber für die Tatsache, daß nur zwei Fehlermuster aus den beiden lokalen Syndromen berechnet werden. Der Fall für zwei Spuren kann somit als Sonderfall des Korrekturverfahrens für drei Spuren angesiedelt werden.
Korrektur von einem Kanal in der Gruppe A mit Zeiger
Auf nur einen bekannten Kanal in der Gruppe A beschränkte Fehler können allein durch das Syndrom für die vertikale Paritätsprüfung der Gruppe A korrigiert werden. Unter diesen Umständen kann die Gruppe B bis zu drei bekannte fehlerhafte Kanäle enthalten.
Ein Fehlermuster für die m-te Position in nur einer bekannten Spur wird bezeichnet durch das vertikale Paritätsprüfsyndrom Sv . Wenn dieser Fehler in der j-ten Spur aufgetreten ist und die anderen Spuren oder Kanäle fehlerfrei sind, dann erhält man aus der Gleichung (15) wieder folgende Relation:
Das Fehlermuster ist somit gegeben durch das Syndrom Sv Spur j wird dann mit dem Fehlermuster korrigiert als
JBevor die nächste Position dann korrigiert wird, muß das diagonale Prüfsyndrom Sda . noch einmal verändert werden, da es von dieser Korrektur betroffen ist. Die Modifikation ist gegeben durch
-Sd.
m+j
(45)
SA 977 025
909826/0732
•Die nächste Position kann korrigiert werden, indem man m um jden Wert 1 erhöht und das obige Verfahren wiederholt.
jEs wird nocheinmal darauf hingewiesen, daß das Korrekturverfahren für einen bekannten fehlerhaften Kanal auch als Sonderjfall des Korrekturverfahrens für drei bekannte fehlerhafte ,Kanäle implementiert werden kann.
Erzeugung des Zeigers für den ersten fehlerhaften Kanal und 'Korrektur eines Kanales in der Gruppe A, wenn keine anderen Zeiger gegeben sind
!Auf nur einen unbekannten Kanal in der Gruppe A beschränkte Fehler können erkannt und korrigiert werden, wenn die Gruppe B höchstens einen unbekannten oder zwei bekannte fehlerhafte ;Kanäle hat. Es wird angenommen, daß Fehler in allen Kanälen 'in der Gruppe B bis zur Bitposition (m-1) korrigiert werden ;und die Syndromwerte für alle korrigierten Fehlermuster angepaßt werden. Wenn alle Kanäle in der Gruppe A fehlerfrei isind, sind die Paritätsprüfsyndrome Sva und Sda +. gleich 0 für 0 < i < 7. Wenn eines dieser Syndrome von 0 verschieden gefunden wird, zeigt es, daß ein Fehler in wenigstens einem der Kanäle in der Nachbarschaft innerhalb der nächsten 7 Bitpositionen liegt. Angenommen, daß nur ein fehlerhafter Kanal die Syndrome beeinflußt, so läßt sich der Index der fehlerhaften Spur bestimmen durch Untersuchung der Syndrome Sd_ und Sv mit fortschreitendem m-Wert der Bitposition. |Folgende Anweisungen charakterisieren die Erzeugung des !ersten Zeigers für einen fehlerhaften Kanal und die Einzelfcanalkorrektur in der Gruppe A,- wenn keine Zeiger gegeben 'sind.
In Fig. 12a ist die Erzeugung eines ersten Fehlerspurzeigers gezeigt, abgeleitet vom Schnitt eines vertikalen und eines diagonalen Syndroms.
977 025 909826/0732
285389?
Behauptung 1
Unter erneutem Bezug auf Fig. 12a wird angenommen, daß m und η die niedrigsten Werte der Bitpositionen sind, so daß m < η list und
Sdm+7 * ° (46)
und Sva f 0.
Dann ist die Spur j fehlerhaft, beginnend bei Bitposition η
! j = 7 - (n-m). (48)
Der Wert j < 0 ist eine Anzeige für einen nicht korrigierbaren Fehler, der zwei oder mehr Spuren betrifft.
.In Fig. 12b ist die Erzeugung eines ersten Fehlerspurzeigers ebenfalls aus dem Schnitt eines vertikalen und eines diagonalen Syndroms gezeigt, wo die unbekannte fehlerhafte Spur die Spur 8 ist, die der Aufzeichnung vertikaler Paritätsprüfungen zugeordnet ist.
Behauptung 2
In Fig. 12b ist angenommen, daß η der niedrigste Wert der Bitposition ist, so daß
Svn
und Sd^+7 = 0 für alle m < η ist. (49)
SA 977 O25 909826/0732
2853392
- 31 Dann ist Spur 8 fehlerhaft, beginnend bei der Bitposition n.
Die Implementierung der obigen beiden Behauptungen paßt in das allgemeine wiederholte Decodierverfahren, da der Wert m der Bitposition iterativ erhöht wird. Ein Zähler wird auf 7 gesetzt, wenn Sda _ φ 0 das erste Mal abgefühlt wird. Wenn die Bitposition m vorwärts erhöht wird, wird der Zähler jedesmal um eins heruntergezählt, bis die Bitposition η erreicht ist, wo Sva φ 0 ist. Der resultierende Zahlenwert ist der Index der fehlerhaften Spur. Wenn die Zahl unter den Wert 0 heruntergeht, ist der Fehler über mehr als eine Spur !verteilt und nicht korrigierbar. Wenn Sva ψ das erste Mal
a n
abgefühlt wird und Sd +_ = 0 ist, auch wenn m = η ist, dann ist die Spur 8 fehlerhaft. Das Fehlermuster für die fehlerhafte Spur erhält man wie gewöhnlich. Die Syndrome werden immer für die korrigierten Fehlermuster eingestellt, bevor der Wert von m erhöht wird.
Erzeugung eines zweiten Zeigers für fehlerhaften Kanal und Korrektur von zwei Spuren in der Gruppe A, wenn ein Zeiger gegeben ist
Betrachtet wird der Fall, in dem in der Gruppe A Fehler in einer bekannten fehlerhaften Spur korrigiert werden und eine andere unbekannte Spur ebenfalls in der Gruppe A beginnt, von Fehlern befallen zu werden. Diese zweite unbekannte Spur kann abgefühlt und beide fehlerhafte Spuren der Gruppe A können korrigiert werden, unter der Voraussetzung, daß sich Ln der Gruppe B höchstens eine bekannte fehlerhafte Spur findet.
Der Einfachheit halber soll zuerst das Verfahren für den Fall srklärt werden, in dem die Spuren 0 bis 7 in der Gruppe B fehlerfrei sind. Später ist leicht zu sehen, wie die Gleichun-
Sa"7025 909826/0732
! - 32 -
;gen modifiziert werden können, um den Einfluß einer bekannten j fehlerhaften Spur in der Gruppe B einzuschließen.
Der Buchstabe j soll die bekannte fehlerhafte Spur in der Gruppe A bezeichnen, und alle übrigen Spuren in der Gruppe A
jwerden als fehlerfrei angenommen. Außerdem wird angenommen, idaß alle Fehler bis zur Bitposition (m-1) korrigiert sind und die Syndromwerte auf alle korrigierten Fehlermuster eingestellt ■sind.
■Die Fehlermuster der Position m der Spur j betreffen die jSyndrome Sd_"+., Sd +15_j und Sva. Wenn Fehler in anderen jSpuren fehlen, folgt daraus, daß
;Sdm= Sdm+15-j =S< ^
|und daß Fehlermuster für die Position m der Spur j ist, gegeben durch
em(j) - Svm. (A-2)
Wenn ein Teil der Syndrombeziehung der Gleichung (A-1) verletzt wird, ist das eine Anzeige dafür, daß in einer anderen Spur in der Nähe innerhalb der nächsten 15 Bitpositionen ein Fehler liegt. Wenn angenommen wird, daß nur eine weitere fehlerhafte Spur die Syndrome zu beeinflussen beginnt, gelten folgende Aussagen:
Behauptung 3
In Fig. 12c soll j (j < 8) die bekannte fehlerhafte Spur sein und m und η die niedrigsten Bitwertpositionen, so daß m < η ist und
977 025 909826/0732
Sdm+j * Svm (A~3)
Sd 1 ς .^ Sva, (A-4)
dann ist die Spur i fehlerhaft an der Bitposition η und
i = j - (n-m). (A-5)
Es i
junbe:
■Fehlermuster gegeben durch
ist zu beachten, daß Werte i < 0 bedeuten, daß mehr als zwei
!unbekannte fehlerhafte Spuren vorliegen. Außerdem sind die ;
- Sdm+i (A"6)
iund em(j) = Sv%ej|(i). (A-7)
Behauptung 4
In Fig. 12d soll j (j < 8) die bekannte fehlerhafte Spur und η und η die niedrigsten Bitwertpositionen sein, so daß m < η ist und
Sdm+15_. Φ Sv^ (A-8)
bid Sd^+j φ Sv^ (A-9)
Dann ist die Spur k fehlerhaft an der Bitposition η und
k = j + (n-m). (A-10)
Außerdem sind die Fehlermuster gegeben durch
977 025 9Θ982 6/0732
< = Sd^+. (A-11)
und e*(k) = Sv*®e*(j). (A-12)
Der Wert k < 7 zeigt an, daß die unbekannte fehlerhafte Spur |in der Gruppe B liegt.
•Die nachfolgenden Behauptungen 5 und 6 erfassen den Fall, in dem eine von zwei fehlerhaften Spuren die Paritätsprüfspur 8
list. Die Spur 8 kann auch in die Berechnungen der diagonalen iParitätsprüfungen und Syndrome eingeschlossen werden und wird dann automatisch durch die Behauptungen 3 und 4 erfaßt.
Behauptung 5
!in Fig. 12e soll j (j < 8) die bekannte fehlerhafte Spur und na der niedrigste Wert der Bitposition sein, so daß
Sdm+j * Svm <A-13>
Sdm+15_.^ Sv* (A-I4)
ist; dann ist die Spur 8 fehlerhaft an der Bitposition m. Außerdem sind die Fehlermuster gegeben durch
em(8)
3ehauptung 6
Cn Fig. 12f soll j (j = 8) die bekannte fehlerhafte Spur und in und η die niedrigsten Werte der Bitpositionen sein, so daß ι = m + k ist und
SA 977 025 Ö0Ö82 8/O73 2
Sd^ φ O (A-17)
m+15 r
Sda Ll ψ O (A-18)
n+k r
ist; dann ist Spur k fehlerhaft an der Bitposition n. Außerdem sind die Fehlermuster gegeben durch
Sda (A-19)
in m+k
ea(8) = Sva©ea(k). (A-20)
Venn k < 7 ist, liegt die unbekannte fehlerhafte Spur in der Gruppe B. Jetzt zeigen wir die Modifikation für den allgemeineren Fall, in dem die Gruppe B höchstens eine fehlerhafte Spur hat. Wenn y (y < 8) die fehlerhafte Spur in der Gruppe B ist, dann sind die Fehlermuster für diese Spur alle aus dem vertikalen Paritätsprufsyndrom Sv der Gruppe B bekannt. Diese ehlermuster beeinflussen auch die Werte der diagonalen aritätsprüfsyndrome Sd . Um den Einfluß dieser Fehlermuster I auf die Behautpungen 3, 4, 5 und 6 zu berücksichtigen, benutzen1 die eingestellten Werte Sd Sv anstelle von Sd für
m m-y m
sinen verlangten Wert von m. Insbesondere die Behauptungen 3, 1 und 5 ersetzen Sd-1.,,- . durch Sd +1 c_ · © Sv +1c_-_ ι und in ler Behauptung 6 wird Sd$AiK ersetzt durch SdJ^11. Φ SvJn+15_y.
Die Beweise der Behauptungen 3, 4, 5 und 6 folgen aus der jeometrischen Struktur des Codes (Fign. 12c bis 12f). Die Cmplementierung paßt in das allgemeine iterative Decodier-/erfahren, da der Wert der Bitposition m iterativ erhöht wird. Sin weiterer Zähler zum Zählen von 0 bis 7 ist erforderlich, m den Wert von (n-m) zu zählen und so den Index der fehlerhaften Spur zu bestimmen. Die zweite Gleichung jeder Behaupbung wird für Werte von n, die größer sind als m + 7, nicht senötigt. Die Syndrome werden immer auf die korrigierten Tehlermuster eingestellt, bevor der Wert von m erhöht wird.
977 025 909828/0733
Die Auswirkungen der zweiten fehlerhaften Spur in der Gruppe B ■können auf ähnliche Weise erkannt werden. Wegen der adaptiven · !Benutzung der Paritätsprüfspur zeigt sich der Einfluß einer unbekannten fehlerhaften Spur in einer Gruppe eher als in der : !anderen Gruppe durch einen Fehlerspur-Zeigerwert größer als 7. j
■ (Siehe Behauptung 4.) j
I i
! i
lAusführungsbeispiel des Decodierers ;
iGemäß Darstellung in Fig. 5 werden von den Spuren der Gruppe A ; ;bzw. Gruppe B gelesenen Daten über die Bahnen 21 bzw. 35 an | !die Datenverteiler 23 und 37 geleitet. Jeder Datenverteiler !gibt an seinen Fehlerkorrigierer die Bitwerte, wie sie vom jBand gelesen werden. Der Datenverteiler 23 gibt also A (t) !über die Bahn 49 an den Fehlerkorrigierer 31. Gleichzeitig gibt der Datenverteiler 37 B (t) über die Bahn 101 an den Fehlerkorrigierer 45. Die Fehlerkorrekturen e vom Fehler-
mustergenerator 29 werden über die Bahn 77 an den Fehlerkorrigierer 31 gegeben. In gleicher Weise wird das Fehlerkorrekturmuster e vom Fehlermustergenerator 43 über die Bahn 99 an den Fehlerkorrigierer 45 gegeben.
In Fig. 11 ist ein typischer Fehlerkorrigierer 31 dargestellt. Der Korrigierer enthält mehrere Antivalenzschaltglieder 331, 333, ... 335 und 337. Jedes Antivalenzschaltglied schließt eine Zahl von A (t) und ea ab. Die gleichzeitige parallele Ausgabe von den Antivalenzschaltgliedern ist dargestellt als An(O), Am(i), ..., Am(6), Am(7) auf den Bitleitungen der Bahn 33. Die Korrektur stellt das logische Äquivalent der Gleichungen (25), (26) und (27) dar. Die restliche Beschreibung betrifft die Erzeugung der Fehlerkorrekturmuster e^ und 3 durch den Syndromgenerator 25, den Syndromprozessor 27 und
SA 977 025 609826/0732
den Fehlermustergenerator 29 für die Gruppe A sowie den Syndromgenerator 39, den Syndromprozessor 41 und den Fehlermustergenerator 43 für die Gruppe B.
In Fig. 7 ist der Syndromgenerator 25 für die Gruppe A gezeigt. Der Syndromgenerator 25 liefert auf der Bahn 63 jeines vertikales Paritätssyndrom Sva für die Gruppe A, ein !versetztes vertikales Paritätssyndrom Sva..c. . für die ! J m+ib-j-z
jGruppe A auf der Bahn 61 und ein versetztes Querspur- oder IDiagonalparitätssyndrom Sda +15 von den Kanälen der Gruppe A !über einschließlich den Kanälen der Gruppe B auf der Bahn 59. Die vertikalen Paritätssyndrome sind nichts anderes als die antivalente Verknüpfung der Gegenbytes, die entsprechend von
den Bitpositionen m und m+15-j-z der Gruppe A in Bandrichtung j gelesen sind. Die Eingabe-/Ausgabebeziehung für die Antivalenz-] glieder 217 und 215 entsprechen der Gleichung (9). \
Das diagonale Paritätsprüfsyndrom (m+15) auf der Bahn 59 jerhält man aus der Schieberegistercodierung von A +1c(t) und
|V7(7-t) gemäß der Relation Sdm+15 = Σ^ο [Am+15-t(t) ® ■B 7_ (7-t)] entsprechend der Gleichung (7). Hier werden im Augenblick der Decodierer-Zeitposition m 8 vertikale Bits aus der Gruppe A in der Bitposition (m+15) zusammen mit 8 vertikalen Bits aus der Gruppe B in der Bitposition (m+7) jin umgekehrter Reihenfolge über die Bahnen 51 und 57 als !Eingänge zu den entsprechenden Antivalenzschaltungen 204, ..., ;211 und 213 genommen.
!Die Ausgänge auf der Bahn 59 und 61 vom Syndromgenerator 25
erden wiederum an den Syndromprozessor 27 angelegt. Das vertikale Paritätssyndrom Sva wird in der Verarbeitungsbahn weitergekoppelt, weil die Gruppe A einen Eingang zum Fehlermustergenerator 29 über die Bahn 63 hat. In der Verarbeitungspahn für die Gruppe B genügt das Signal auf der Bahn 87, das pen Generator 39 mit dem Fehlermustergenerator 43 koppelt.
SA 977 025 6 Ö 9 8 _! θ / 0 7 3 _i
2153892
In Fig. 8 ist in einem Logikschaltbild der Syndromprozessor dargestellt. Die Eingaben zum Syndromprozessor sind die Fehlerkorrekturmuster ea und e , die auf den einzelnen Bitleitungen über die Bahnen 99 und 77 erscheinen. Das positiv geneigte Diagonalsyndrom Sda +15 und das versetzte Vertikalsyndrom für die Gruppe A Svm+i5_-_ werden entsprechend als !Eingabe an die Schieberegisterstufe FF15 bzw. das Antivalenzschaltglied 253 angelegt, dessen Ausgabe eine mit S2. bezeich-
a Ä
nete Schnittstelle eines diagonalen Syndroms Sd . Λ c mit
J m+15-z
einem Vertikalsyndrom Sv m+-]5_-4_z darstellt, die über einer der Spuren in der Gruppe A liegt. Das die Schnittstelle auf der Bahn 69 darstellende Signal wird als eine Eingabe an den Fehlermustergenerator 43 in der Verarbeitungsbahn der Gruppe B !angelegt. Ein Gegensignal S-, vom Syndromprozessor 41 bezeichnet leine Syndromschnittstelle, die auf einer der Spuren in der Gruppe B liegt, und wird über die Bahn 71 an den Fehlermustergenerator 29 in der Verarbeitungsbahn der Gruppe A angelegt.
Die Schieberegisterstufen FF15, FF14, FF8, ...,FFO speichern alle versetzten Werte von 1 bis 15 des Syndroms Sda. Die
äntivalenzschaltglieder 219, 221, ..., 223, 225, 227, ..., 229, 231 modifizieren die gespeicherten Syndromwerte entsprechend den Gleichungen (28) bis (33) für die korrigierten Fehlermuster e und ea des vorhergehenden Zyklusses, wenn die Syndromwerte in ihre neuen Positionen versetzt werden, und der neue Zyklus beginnt für die nächste Position.
Die Eingabe in die Schieberegisterstufen FF15, FF14, ..., FF8 in alle Stufen mit Ausnahme der ersten ist die Modulo-2-Ausgabe des Inhaltes der Schieberegisterstufe und des Fehlerkorrekt urmusters e . Da die UND-Glieder 247, 245, ..., 243 sine Zeigeranzeige (z) auf der Bahn 67 für die Stelle eines
977 025 009826/0733
fehlerhaften Kanales in der Gruppe B haben, stellt das
Syndrom S(ia +15_ vom ODER-Glied nach 51 ein positiv geneigtes ,
Diagonalsyndrom dar, das den fehlerhaften Kanal in der Gruppe Bj
schneidet und seinen errechneten Wert ergibt. |
Alle versetzten Werte von 1 bis 15 des diagonalen Syndroms da werden leicht über die Schieberegisterschaltung der Stufen F7, FF6, ..., FF1, FFO zur Verfügung gestellt. Die zugehörigen JND-Glieder 241, 239, 111, 237, 235 und das ODER-Glied 249 J rählen den i-ten verschobenen Wert Sda . nach Bedarf für die j Gleichungen (18) und (22) aus. Die Antivalenzschaltgleider 225,j 227, ..., 229, 231 modifizieren die gespeicherten Syndromwerte nit den korrigierten Fehlermustern e aus dem vorhergehenden yklus, wenn die Syndromwerte in die entsprechenden neuen 'ositionen versetzt werden. Wenn der Inhalt einer Registerposition FFO und ea(0), die ja beide in die Antivalenzschaltung 231 eingegeben werden, nicht übereinstimmt, wird dadurch 2in nicht korrigierbarer Fehler auf der Bahn 233 angezeigt.
In Fig. 10 ist ein Fehlermustergenerator 29 für die Gruppe A äargestellt. Das ausgegebene Korrekturfehlermuster für die Gruppe A erscheint auf den entsprechenden Bitleitungen der 3ahn 77 als ea(0), ea(1), ..., ea(7), ea(8). Jedes der ODER-Glieder 291, 293, ..., 295 und 297 schließt entsprechende JND-Glieder aus einer Reihe von UND-Gliedern ab. Das ODER-lied 291 schließt beispielsweise die UND-Glieder 299, 301 and 303 ab. Das UND-Glied 299 stammt aus der Reihe der UND-lieder 299, 305, ..., 311 und 317; das UND-Glied 301 stammt ms der Reihe 301, 307, ..., 313 und 319; das UND-Glied 303 stammt aus der Reihe 303, 309, .... 315 und 321. Wenn einer ader mehrere Zeiger i, j oder k aktiv sind, erscheint eine entsprechende "1" auf den Bahnen 65, 81 oder 79. Wenn Spur Ln der Gruppe A fehlerhaft ist und i der zugehörige Zeiger ist, lann würde der Leiter i = 1 der Bahn 65 aktiviert, der im JND-Glied 305 endet. Wenn "mehr als eine Spur fehlerhaft"
SA 977 025 6Θ982Θ/07 32
,a.
aktiviert wird, läuft das Diagonalfehlersyndrom Sd . auf der Bahn 75 durch das UND-Glied 323. Das ist der Wert des Fehlermusters e (i) entsprechend der Gleichung (22) . Das Signal ea(i) auf der Bahn 329 wird als einer der Eingänge zu allen UND-Gliedern der Reihe 299, 305, ..., 311 und 317 verteilt. Wenn nur der Leiter i = 1 auf der Bahn 65 aktiviert ist, läuft das Signal ea(i) durch das UND-Glied 305 und das ODER-Glied 293 auf diesem Leiter der Bahn 77 mit der Bezeichnung ea (1).
Wenn drei Spuren in der Gruppe A fehlerhaft sind, wird das UND-Glied 327 aktiviert und das zusammengesetzte Syndrom Sn auf der Bahn 71 läuft durch. Das ist der Wert des Fehlertf a
musters e (k) gemäß Gleichung (23). Das Signal auf der Bahn wird als eine der Eingaben an alle UND-Glieder der Serie 303, 309, 315, 321 verteilt. Das Signal ea(k) läuft durch eines der UND-Glieder, abhängig vom Wert von k. Wenn beispielsweise k = 7 ist, wird das UND-Glied 321 aktiviert, und das Signal ea(k) läuft durch das UND-Glied 321 und das ODER-Glied 297 und erscheint als e (7) auf der entsprechenden Leitung der Bahn 77.
Jetzt tritt ein vertikales Paritätssyndrom Sva vom Syndromgenerator 25 über die Bahn 73 in Wechselwirkung mit den Fehlermustern ea(i) und e (k) über das Antivalenzschaltglied 325 gemäß Gleichung (24) . Die Ausgabe des Antivalenzschaltgliedes 325 ist dann der Wert des Fehlermusters ea(j) auf der Bahn 331. Das Signal auf der Bahn 331 wird verteilt als eine der Eingaben an alle UND-Glieder der Serie 301, 307, 313, 319, ] 325. Das Signal ea(j) läuft durch eines der UND-Glieder, abhän-J gig von dem J-Wert. Wenn beispielsweise j = 6 ist, wird das ! UND-Glied 313 aktiviert, und das Signal ea(j) läuft durch das UND-Glied 313 und das ODER-Glied 295 und erscheint als ea(6) : m
iauf der entsprechenden Leitung der Bahn 77. Die Werte der
SA 977 025 009826/073^
2853832
Zeiger i, j und k genügen der Relation (i < j < k) oder (j = 8 und i < k) .
In Fig. 6 sind drei fehlerhafte Kanäle i, j und k, die die Spuren 2, 4 und 5 in der Gruppe A darstellen, und ein die Fehlerspur 3 in der Gruppe B bezeichnender Zeiger y dargestellt. Es ist klar, daß der Fehlerwert für das vertikale Paritätssyndrom Sva insofern zweideutig ist, als das fehlerhafte Bit auf einer der Spuren 2, 4 oder 5 liegen kann. Diese !Zweideutigkeit wird gelöst, wenn auf das diagonale Paritätsfehlersyndrom zurückgegriffen wird, das die kleinste Zahl von fehlerhaften Spuren kreuzt. Ein negativ geneigtes Diagonalsyndrom wie das Syndrom Sd +15_k endet in der Spur 0 der Gruppe B etwa 3 Positionen rechts, während es die m-te fehlerhafte Bitposition in Spur 2 der Gruppe A schneidet und trotzdem über drei andere fehlerhafte Spuren läuft. Diese Spuren sind nämlich die Spur 3 in der Gruppe B und die Spuren 4 und 5 in der Gruppe A. Das die geringste Anzahl von Spuren kreuzende diagonale Paritätssyndrom wäre ein Syndrom, das in der Spur 0 der Gruppe A mit positiver Neigung an der Bitposition '(m+2) endet und die Bezeichnung Sda +. trägt.
•Das diagonale Paritätssyndrom zur Identifizierung des Fehlers ,in Spur 5 der Gruppe A auf der m-ten Bitposition wäre außerdem negativ geneigt und endet in der Spur 0 der Gruppe B und hat die Bezeichnung Sd +1ri· Im Gegensatz dazu würde ein positiv geneigtes, diagonales Fehlersyndrom endend in der Spur 0 der Gruppe A eine fehlerhafte Spur mehr schneiden als das negativ geneigte Diagonalsyndrom. Da diese letztere Diagonale auch jeine fehlerhafte Spur in der Gruppe B schneiden kann, muß die [vertikale Parität Sda ..__ , genutzt werden, die in der Spur der Gruppe B endet. Diese Parität liefert den Unterscheidungstoert. Erst nachdem die Werte für die Spuren i und k gesichert !sind, wird die Aufmerksamkeit auf die Zwischenspur j gelenkt.
SA 977 025 S0982 6/07
Zuerst wurde also der unbekannte Fehlerwert der Spur i entfernt und dann der unbekannte Wert in Spur k. Jetzt kann man durch das vertikale Syndrom Sv unterscheiden, ob ein Fehler in Spur 4 liegt oder nicht.
Ausführungsbeispiel für die Erzeugung eines ersten und zweiten Fehlerzeigers
In Fig. 13a ist ein erster Fehlerzeigergenerator gezeigt, mit dem man einen Index des ersten fehlerhaften Kanales in der Gruppe A erhält, wenn ein Zeiger fehlt. Dabei soll die Gruppe B höchstenes zwei fehlerhafte bekannte Spuren haben. Der Generator besteht aus ein Paar Verriegelungen 401 und 407, die einen Abwärts-Ringzähler 405 starten bzw. stoppen. Die Ausgabe des Ringzählers 409 stellt den Zeiger j dar. Die Verriegelungen 401 und 407 sprechen auf die Syndrome Sd+- bzw. Sva an. Wenn Sda _ = 1 ist, dann wird die Verriegelung 401 verriegelt und dann der Zähler 405 auf 7 gestellt. Für jede Änderung der Bitposition m auf der Spur wird der Zähler um 1 heruntergesetzt. Wenn im Gegensatz dazu Sv = 1 ist, wird die Verriegelung 407 verriegelt und der Zähler 405 gestoppt. Der Wert des Zählers zu diesem Zeitpunkt bildet den Zeiger j. Für den Sonderfall, in dem die Verriegelung 407 vor der Verriegelung 401 verriegelt wird, ist der Zeigerindex j gleich 8.
In Fig. 13b ist ein zweiter Fehlerzeigergenerator für die Gruppe A gezeigt, wenn der erste Zeiger auf eine andere Spur als die Spur 8 gerichtet ist. Ein Generator enthält ein Paar
!Ringzähler 405 und 406, die an den Anschlüssen 415 bzw. 417 die Zeiger i und j ausgeben. Die Verriegelung 401 stellt den Abwärts-Ringzähler auf den Wert j, während die Verriegelung 407 den Aufwärts-Ringzähler 406 ebenfalls auf den Wert j stellt. Stop- und Ausleitsignale werden über eine gemeinsame Bahn an beide Ringzähler gegeben, wenn die UND-Schaltung 413 durch das Verriegeln beider Verriegelungen betätigt wird. Die
SA 977 025 909 826/0712
'Ausgabe 427 der UND-Schaltung 411 zeigt die Einstellung des jzweiten Zeigers auf den Wert j = 8 nur an, wenn die Eingänge izu den Antivalenzschaltgliedern 423 und 425 gleichzeitig verschieden sind. In diesem Sinne schalten verschiedene Ein-,gänge von Sd . und Sv auf den Bahnen 75 und 63 zur Antivalenz schaltung 423 die Verriegelung 401 ein, während verschie-
a
rm
ivalenzschaltung 425 die Verriegelung 407 verriegeln.
dene Eingänge Sv und S1, auf den Bahnen 63 und 71 zur Antim B
jAus der gemeinsamen Betrachtung des in Fig. 13b gezeigten iAusführungsbeispieles und des in den Fign. 12c, d und e !gezeigten Formates ist die Operation zu ersehen, die abläuft, ■wenn einmal ein Zeiger j < 8 in der Gruppe A gegeben ist. Am Anfang werden die Werte i, j und k einander gleichgesetzt, um leinen zweiten Zeiger zu erhalten und die Werte neu zuzuordnen, so daß i < j ist, wobei die Gruppe B höchstens eine bekannte fehlerhafte Spur haben soll. Mit anderen Worten: Ein Zeiger lj < 8 in der Gruppe A und höchstens ein Zeiger in der Gruppe B
Isind die Vorbedingungen zur Betätigung dieses Generators.
Jetzt stellt der Eingang Sß auf der Bahn 71 Sda +15_k ®
' b a a
^m+15-k- ^r k = ^ dar. Unter der Bedingung, daß Sd . ψ Sv
für i = j ist, verriegelt ein 1-Ausgang vom Antivalenzschaltglied 423 die Verriegelung 401. Dadurch wiederum wird der Zähler 405 auf den Wert j gestellt. In gleicher Weise verriegelt eine 1 durch das Antivalenzschaltglied 425 die Verriegelung 407 und stellt den Zähler 406 auf den Wert j, wenn
S13 φ Sva ist. Wenn m um 1 erhöht wird, wird der Inhalt des ο m
Zählers 405 um 1 erniedrigt und der des Zählers 406 um 1 erhöht. Wenn jedoch beide Verriegelungen 401 und 407 verriegelt sind, stoppen die Zähler das durch das UND-Glied 413 laufende Signal. An diesem Punkt ist der Zeiger i gleich der Zahl im Zähler 405 und der Zeiger j gleich der Zahl im Zähler 406. Der Sonderfall, in dem die Verriegelungen 401 und 407
SA 977 O25 SQ9826/0732
gleichzeitig auf denselben Wert von m gestellt werden, stellt dann den zweiten Zeigerindex auf den Wert j = 8.
In Fig. 13c ist ein zweiter Fehlerzeigergenerator für die Gruppe A dargestellt, wenn der erste Fehlerzeiger auf der Spur 8 steht. Dadurch soll ein zweiter Zeiger i erhalten werden, wenn der erste Zeiger j = 8 gegeben ist. Am Anfang wird i = k = 0 gesetzt. Die Gruppe B hat höchstens eine bekannte fehlerhafte Spur. Der Generator besteht aus einem Aufwärts-Ringzähler 406, der durch die Verriegelgung 423 auf 0 gesetzt und mit dem durch das Syndrom Sda,. auf der Bahn 75 ausgeleiteten Inhalt gestoppt wird. Die Verriegelung 423 wird verriegelt, wenn S„ 1 ist, während der Zähler gestoppt wird, wenn die Syndromtreiberbahn 75 auf 1 steht.
Am Anfang werden i und k auf 0 gesetzt. SD stellt Sdm+15-k ® Svm+15-k-y dar' worin k = ° ist' SB = 1 stellt den Zähler auf 0. Der Zähler wird um 1 erhöht, wenn m um 1 erhöht wird. In diesem Fall bleibt k = 0, wogegen i dem Wert des Zählers folgt. Sda . gleich 1 stoppt den Zähler und die Zahl ist gleich dem Zeigerindex. Nach Darstellung in Fig. 12f sind ein auf den Wert j = 8 in der Gruppe A gestellter! Zeiger und höchstens ein Zeiger in der Gruppe B die Vorbedingungen zur Aktivierung dieses Generators. ;
Fehlerkorrektur in Gruppe B
Die oben beschriebenen Schritte der Fehlerkorrekturverfahren und der Zeigererzeugung haben eine eingebaute spiegelbildliche -Symmetrie um die Gruppe A und die Gruppe B. Insbesondere die Gleichungen zur Codierung und Decodierung für die Gruppe B lassen sich aus denen der Gruppe A ableiten, indem man die !entsprechenden Variablen ersetzt, nämlich:
977 025 809826/0732
*"Svm
ea < >eb
m m
'So sind in der Gruppe B durch Anwendung des Decoderprozesses, | iwie er für die Gruppe A beschrieben wurde, folgende Fehler- ; ;typen korrigierbar:
,1. Bis zu drei bekannte fehlerhafte Spuren in der Gruppe B,
wenn die Gruppe A fehlerfrei ist oder nur eine bekannte . ; fehlerhafte Spur enthält. '
'2. Bis zu zwei bekannte fehlerhafte Spuren in der Gruppe B, ! wenn die Gruppe A höchstens eine unbekannte oder zwei
bekannte fehlerhafte Spuren enthält. '.
|3. Bis zu einer bekannten fehlerhaften Spur in der Gruppe B, I unabhängig von der Gruppe A.
4. Bis zu einer unbekannten fehlerhaften Spur in der Gruppe B, wenn die Gruppe A höchstens eine unbekannte
I Spur oder zwei bekannte fehlerhafte Spuren hat.
Bis zu zwei fehlerhafte Spuren in der Gruppe B, von denen eine bekannt ist, wenn die Gruppe A nur eine bekannte fehlerhafte Spur hat.
SA 977 025
909826/07)2
Der allgemeine Fall
jBisher konzentrierte sich das Interesse auf den Fall von zwei gruppen ä 9 Spuren in einem 18-Spur-System. Das Ergebnis läßt ; sich jedoch für ein System mit einer Anzahl von Spuren verallgemeinern, in dem die beiden Sätze eine unterschiedliche Anzahl von Spuren enthalten. Nachfolgend sind die Codierigleichungen für ein derartiges System aufgestellt. j
Wenn die Gruppe A (T..+2) Spuren und die Gruppe B (T2+2) j ;Spuren hat, dann können die Codiergleichungen (3), (4), (5) j und (6) für diesen allgemeinen Fall wie folgt neu geschrieben werden:
T1 T2 I
\% Vt(t) Θ \°o Β^"Τ (T2"t} = ° (50) I
T2 T1
Σ 0 Bm (t) Φ Σ 0 Am _.__ (T1-t) =0 (51)
t=0 ""^ t=0 m r i2 '
0 A (t) = 0 (52)
t=0 m
0 B (t) =0 (53)
t=0 m
Die Decodiergleichungen können für den allgemeinen Fall ähnlich formuliert werden. Wenn T2 von T1 verschieden ist, bleiben die Decodiergleichungen im wesentlichen noch ähnlich wie die für die Gruppe A und die Gruppe B, so daß dieselbe Decodierschaltung für die beiden Gruppen durch Zeitmultiplex schaltung des Decodierprozesses verwendet werden kann. Eine
SA 977 025 Ö09Ö26/0732
Auswirkung der höheren Spurzahl ist die Tatsache, daß der Codier- und der Decodierprozeß eine entsprechende Anzahl von Bitpositionen auf den Spuren betreffen. Dadurch wiederum ist die Größe der Codier- und Decodierspeicher und der Verzögerung in der Verarbeitungszeit bestimmt. Eine andere Auswirkung der höheren Spurzahl ist die entsprechende Zunahme der am Ende des Datensatzes erforderlichen Anzahl zusätzlicher Prüfbits, um die beiden Dxagonalparitatsprufungen zu vervollständigen. |lm allgemeinen werden die beiden Diagonalprüfspuren erweitert um T. + T„ zusätzliche Positionen.
!Adaptive Anwendung der Querspur-Paritätsprüfungen in einem
'System mit drei oder mehr Kanalgruppen
Bisher wurde ein Datenverarbeitungssystem mit mehreren parallelen Kanälen beschrieben, die in gegenseitig exklusive Gruppen unterteilt waren. Die fehlerhaften Kanäle in diesen Gruppen wurden durch Querspur-Paritätsprüfungen und vertikale Paritätsprüfungen korrigiert. Es wurde gezeigt, daß durch adaptive Anwendung dieser Paritätsprüfungen bis zu drei bekannte fehlerhafte Kanäle in einer Gruppe unter der Voraussetzung korrigiert werden können, daß in beiden Gruppen zusammen nicht mehr als vier fehlerhafte Kanäle existieren.
In Fig. 14 ist jetzt ein Format gezeigt, das die vertikale und die diagonale Paritätsprüfung in drei Kanalgruppen anwendet. Dabei soll die Anzahl der Datenkanäle in der Gruppe A, Gruppe B und Gruppe C entsprechend mit T1, T„, T^ bezeichnet sein. Jede Gruppe hat ihren eigenen vertikalen Paritätsprüfkanal. Zwei zusätzliche Prüfkanäle oder Spuren liefern Gesamtparitätsprüfungen mit positiv und negativ geneigten diagonalen Prüfungen, die beide alle Datenspuren umfassen. Die Gesamtzahl der Kanäle im System ist 2 + (T1+!) + (T«+1) + (T3+1).
SA 977 O25 009826/0732
Auswirkung der höheren Spurzahl ist die Tatsache, daß der Codier- und der Decodierprozeß eine entsprechende Anzahl von Bitpositionen auf den Spuren betreffen. Dadurch wiederum ist die Größe der Codier- und Decodierspeicher und der Verzögerung in der Verarbeitungszeit bestimmt. Eine andere Auswirkung der höheren Spurzahl ist die entsprechende Zunahme der am Ende des Datensatzes erforderlichen Anzahl zusätzlicher Prüfbits, um die beiden Diagonalparitätsprüfungen zu vervollständigen. Im allgemeinen werden die beiden Diagonalprüfspuren erweitert um Tn +Tn zusätzliche Positionen.
Adaptive Anwendung der Querspur-Paritätsprüfungen in einem System mit drei oder mehr Kanalgruppen
Bisher wurde ein Datenverarbeitungssystem mit mehreren parallelen Kanälen beschrieben, die in gegenseitig exklusive Gruppen unterteilt waren. Die fehlerhaften Kanäle in diesen Gruppen wurden durch Querspur-Paritätsprtifungen und vertikale Paritätsprüfungen korrigiert. Es wurde gezeigt, daß durch adaptive Anwendung dieser Paritätsprüfungen bis zu drei bekannte fehlerhafte Kanäle in einer Gruppe unter der Voraussetzung korrigiert werden können, daß in beiden Gruppen zusammen nicht mehr als vier fehlerhafte Kanäle existieren.
In Fig. 14 ist jetzt ein Format gezeigt, das die vertikale und die diagonale Paritätsprüfung in drei Kanalgruppen anwendet. Dabei soll die Anzahl der Datenkanäle in der Gruppe A, Gruppe B und Gruppe C entsprechend mit T1, T2, T- bezeichnet •ein. Jede Gruppe hat ihren eigenen vertikalen Paritätsprüfkanal. Zwei zusätzliche Prüfkanäle oder Spuren liefern Gesamtparltätsprüfungen mit positiv und negativ geneigten diagonalen Prüfungen, die beide alle Datenspuren umfassen. Die Gesamtzahl der Kanäle im System ist 2 + (T1+!) + (T2+1) + (T3-M).
sa 977 025
Die Paritätsprüfung in der Diagonalen mit positiver Neigung
I in Fig. 13 ist bezeichnet mit d und wird in der Spur 0 auf
der Seite der ersten Gruppe aufgezeichnet. Die entsprechende !Codiergleichung ist gegeben durch
Am(0) =
Die Paritätsprüfung auf der Diagonalen mit negativer Neigung ist bezeichnet mit d und wird ebenfalls in der Spur 0, aber in der letzten Gruppe (Gruppe C) aufgezeichnet. Ihre entsprechende Codiergleichung ist gegeben durch
T2
T2
m(0) =
(B-2)
Die vertikale Paritätsprüfung wird in einer separaten Prüfspur für jede Gruppe aufgezeichnet. Ihre entsprechenden Codiergleichungen sind:
T1
^1 Am (t) (B-3)
T2
B (T9+D = Σ 0 Bm(t) (B-4)
T3
C (T-.+D = Σ 0 C (t) (B-5)
ill "^ J- _„ A *"
SA 977 025 g Ö 9 8 2 6 / 0 7 3 J
: i
Diese Paritätsprüfungen bieten folgende Fehlerkorrektur- ! möglichkeiten:
I 1. Die vertikale Paritätsprüfung in jeder Gruppe liefert ] die Korrektur einer bekannten fehlerhaften Spur in dieser j Gruppe.
,2. Die vertikale Paritätsprüfung einer Gruppe in Verbindung : mit einer der beiden Diagonalparitätsprüfungen liefert |
; die Korrektur von zwei bekannten fehlerhaften Spuren in ; dieser Gruppe.
3. Die vertikale Paritätsprüfung einer Gruppe liefert in Verbindung mit einer der beiden diagonalen Paritätsprü-
■ fungen die Erkennung und Korrektur einer unbekannten fehlerhaften Spur in dieser Gruppe.
4. Die vertikale Paritätsprüfung einer Gruppe liefert in
j Verbindung mit beiden diagonalen Paritätsprüfungen die
Korrektur von bis zu drei unbekannten fehlerhaften Spuren in dieser Gruppe.
5. Die vertikale Paritätsprüfung einer Gruppe liefert in Verbindung mit beiden diagonalen Paritätsprüfungen die Korrektur einer bekannten und einer unbekannten fehlerhaften Spur in dieser Gruppe.
3eide Diagonalprüfungen können die Fehlererkennung und/oder Korrektur in nur einer Gruppe unterstützen. Die oben unter len Punkten 4. und 5. beschriebene Fehlerkorrekturmöglichceit steht also nur einer Gruppe zur Verfügung. Ähnlich steht lie unter 2. und 3. oben beschriebene Korrekturmöglichkeit nur jeweils zwei Gruppen zur Verfügung.
977 025 9G982S/0732
Die Decodiergleichungen und ihre Implementierung lassen sich aus den verschiedenen Fehlerkanalkombinationen ableiten/ die für die beiden logisch voneinander unabhängigen Kanalgruppen gezeigt wurden.
Zusammenfassend läßt sich die Erfindung wie folgt beschreiben:
Ziel der Erfindung ist die Korrektur von fehlerhaften Kanälen in einem parallelen Vielkanal-Speichersystem. Fehlerhafte Kanäle sollen auch korrigiert werden können, wenn die Anzahl der fehlerhaften Kanäle die Anzahl der redundanten Kanäle pro Gruppe überschreitet. Ferner ist es möglich, viele fehlerhafte Kanäle in einer ersten Gruppe unter Verwendung von Information, die auf redundanten Kanälen in einer zweiten Gruppe aufgezeich-i net sind, zu korrigieren. Diese Kanalkorrektur wird unabhängig j von der Richtung der Datenaufzeichnung, d.h. in Richtung des Kanals und quer zum Kanal auf dem Medium, erhalten.
Sierzu wird das Parxtätsprüfungsbit in zwei redundanten > (analen einer jeden Gruppe eines Paares von logisch unabhängigen Gruppen von Kanälen codiert. Im ersten redundanten (anal in jeder Gruppe werden vertikale Paritätsprüfungen codiert und aufgezeichnet, die begrenzt sind auf die in den (analen der eigenen Gruppe aufgezeichneten Daten, während in em zweiten redundanten Kanal Querspur-Paritätsprüfungen iber alle Kanäle in beiden Gruppen in einer vorgegebenen positiv oder negativ geneigten Kanalrichtung vorgenommen /erden. Es können aber auch die Querspur-Paritätsprüfungen les zweiten redundanten Kanales aufgezeichnet werden als rüfbytes, die über die Datenbytes in festen Intervallen verteilt sind.
)ie Korrektur eines Fehlers besteht in der Errechnung eines )atenwertes zum Ersetzen eines entsprechenden Fehlerwertes, in der vorliegenden Erfindung erfolgt das dadurch, daß man
977 025 80982 8/0733
zuerst ein Fehlerkorrektursignal von logischen Werten wenigstens eines Paares sich schneidender Syndrome ableitet. Die Syndrome erhält man aus den redundanten Kanalparitätsdaten einschließlich des Fehlers. Für jedes Paar sich schneidender Syndrome muß wenigstens ein Syndrom in diagonaler Richtung genommen werden. Zweitens können bis zu drei als fehlerhaft bekannte Kanäle in jeder Gruppe aus der aufgezeichneten Information korrigiert werden, indem man aus den logischen Werten der sich schneidenden Sydrome abgeleitete Fehlerlkorrektursignale mit den ursprünglich aufgezeichneten Kanaldaten kombiniert. Dabei ist vorausgesetzt, daß die beiden Gruppen zusammen höchstens vier fehlerhafte Kanäle anzeigen. Diese adaptive Einrichtung kann auf parallele Vielkanalsysteme friit drei oder mehr logisch unabhängigen Kanalgruppen ausgedehnt werden. Die Neuzuordnung nicht benutzter Redundanz kann weiterhin ausgedehnt werden auf einen Kompromiß zwischen Erkennung und Korrektur fehlerhafter Kanäle. In diesem !Zusammenhang können analoge Geräte zum Erkennen von Fehlern und Liefern externer Fehlerzeiger benutzt werden, wodurch die durch die Erfindung gegebenen Korrekturmöglichkeiten erweitert werden.
Mit der Erfindung ist es möglich, interne Zeiger auf fehlerhafte Kanälen zu erzeugen. In einer Version kann ein Kanaljfehlerzeiger für den ersten fehlerhaften Kanal in jeder Gruppe &us den aufgezeichneten Paritätsbits erzeugt werden. Durch weitere adaptive Anwendung läßt sich ebenfalls ein zweiter Beiger auf einen fehlerhaften Kanal in wenigstens einer Gruppe erzeugen, ohne daß die Anzahl der redundanten Kanäle in einer Gruppe erhöht werden muß.
Die Erfindung ermöglicht ferner die Verwendung unterschiedlicher Datenformate bei der Codierung, Aufzeichnung, dem ]jesen und der Decodierung als Daten in einem parallelen
977 025 909 82 6/0
j Vielkanal-Datenverarbeitungssystem. In einem ersten Format !erscheint die diagonale Parität der Prüfbits in separaten Prüfkanälen. In einem zweiten Format erscheinen die diagonalen iParitätsprüfbits als Prüfbytes in festen Intervallen unter ■den Datenbytes verteilt. In einer weiteren Variation zeichnet 'das Format Information als Bytes über den Kanälen oder als jBytes in den Kanälen auf.
!In der bisher gebräuchlichen Technik standen Daten und !redundante Kanäle einer Gruppe nur zueinander in Wechselbeiziehung. Mit der Einführung der Aufzeichnung von Daten in 'mehreren unabhängigen Gruppen auf demselben Medium lehrt !die Erfindung, daß unbenutzte Redundanz bei Vorhandensein •eines bescheidenen Ausmaßes an Wechselbeziehung unter den !Daten in den Kanälen beider Gruppen neu zugeordnet werden jkann. Das wird erreicht durch Codierung der Fehlerprüfinformation auf der Basis der diagonalen Querspurparitäten, die über beiden Gruppen in Verbindung mit vertikalen Paritäten codiert wird, die nur in ihren eigenen Gruppen genommen iwerden.
SA 977 025 909826/0732
Leerseite

Claims (1)

  1. -χ-
    PATENTANSPRÜCHE !
    Verfahren zur Codierung und Decodierung von Prüfbits in einem parallelen Vielkanal-Speichersystem, dessen Kanäle in zwei voneinander unabhängige Speichergruppen unterteilt sind, wobei jede Gruppe zwei Prüfkanäle aufweist und fehlerhafte Datenbits mittels Decodierung der Prüf- und Datenbits in Syndromfunktionen korrigiert werden, !
    dadurch gekennzeichnet, j
    daß im ersten Prüfkanal einer bestimmten Gruppe vertikale ' Paritätsbits zu Daten dieser Gruppe und im zweiten Prüfkanal Paritätsbits zu diagonal über beide Gruppen .
    , verteilte Datenbits gespeichert werden, daß die fehlerhaften Datenbits aus sich schneidenen i ι Syndromfunktionen ermittelt werden und
    ; daß Prüfkanäle aus beiden Gruppen adaptiv zur Syndromberechnung hinsichtlich fehlerhafter Kanäle einer bestimmten Gruppe herangezogen werden.
    Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß im zweiten Prüfkanal der ersten Gruppe (A) positiv geneigte, diagonale Datenbits und im zweiten Prüfkanal der zweiten Gruppe (B) negativ geneigte, diagonale Datenbits herangezogen werden.
    3. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß zur Ermittlung von fehlerhaften Kanälen externe Zeigerdaten mit berücksichtigt werden.
    4. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß unter den sich schneidenden Syndromfunktionen mindestens eine diagonal ermittelte Syndromfunktion ist.
    SA 977 025 §0 3826/0?32 ORIGINAL INSPECTED
    5. Verfahren nach Anspruch 3,
    dadurch gekennzeichnet,
    daß der externe Zeiger einen bekannten fehlerhaften Kanal in der ersten Gruppe angibt, daß eine Nichtübereinstimmung zwischen dem vertikalen und diagonalen Syndrom festgestellt wird, welche denselben Fehler im bekannten fehlerhaften Kanal anzeigen und
    daß diese Nichtübereinstimmung zur Erzeugung eines internen Zeigers benutzt wird, der einen unbekannten fehlerhaften Kanal in dieser Gruppe als Funktion dieser ersten und beim Lesen der Daten folgenden Nichtüberein- ;' Stimmungen anzeigt.
    6. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    : daß zur Ermittlung des vertikalen Paritätsbits auch das im zweiten Prüfkanal gespeicherte Paritätsbit herangezogen wird.
    7. Schaltungsanordnung zur Codierung und Decodierung von Prüfbits nach dem in den vorhergehenden Ansprüchen beschriebenen Verfahren,
    gekennzeichnet durch
    einen Codierer (9) mit Schieberegistern (Fig. 2, 3 und 4) zur Erzeugung der Prüfbits,
    durch einen Decodierer (19), welcher pro Gruppe die folgenden Einheiten enthält:
    einen Datenverteiler (23, 37),
    einen Syndromgenerator (25, 39), einen Syndromprozessor (27, 41), einen Fehlermustergenerator (29, 43) und einen Fehlerkorrigierer (31, 45),
    SA 977 025
    wobei der Datenverteiler einer Gruppe mit dem Syndromgenerator der anderen Gruppe und der Syndromprozessor ' der einen Gruppe mit dem Pehlermustergenerator der
    anderen Gruppe verbunden ist. :
    ί
    !
    |8. Schaltungsanordnung nach Anspruch 7, ;
    ! dadurch gekennzeichnet, j
    daß der Fehlermustergenerator (29, 43) einen Fehlerzeiger- ; generator mit einem Zähler (405, 406, Fig. 13) aufweist,
    der auf die Nummer eines bekannten fehlerhaften Kanals
    voreingestellt werden kann und dessen Zählerstand als
    Folge der Festellung von Übereinstimmung oder Nichtüber- , einstimmung von Syndromfunktionen erhöht oder erniedrigt
    werden kann. j
    9. Schaltungsanordnung nach Anspruch 8,
    dadurch gekennzeichnet,
    daß die Ermittlung der Syndromfunktionen taktgesteuert
    erfolgt und freilaufende Zähler verwendet werden.
    10. Schaltungsanordnung nach Anspruch 9,
    dadurch gekennzeichnet,
    daß einer der beiden Zähler hinaufzählt und der andere
    Zähler herunterzählt.
    11. Verfahren nach Anspruch 1,
    dadurch gekennzeichnet,
    daß die Datenbytes quer zur Richtung der Kanäle aufgezeichnet sind.
    SA 977 025 ß Ö 9 8 2 δ / 0 ? I
DE19782853892 1977-12-23 1978-12-14 Verfahren und schaltungsanordnung zur codierung und decodierung von pruefbits Granted DE2853892A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/863,653 US4201976A (en) 1977-12-23 1977-12-23 Plural channel error correcting methods and means using adaptive reallocation of redundant channels among groups of channels

Publications (2)

Publication Number Publication Date
DE2853892A1 true DE2853892A1 (de) 1979-06-28
DE2853892C2 DE2853892C2 (de) 1988-02-04

Family

ID=25341502

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19782853892 Granted DE2853892A1 (de) 1977-12-23 1978-12-14 Verfahren und schaltungsanordnung zur codierung und decodierung von pruefbits

Country Status (7)

Country Link
US (1) US4201976A (de)
JP (1) JPS5488109A (de)
CA (1) CA1103360A (de)
DE (1) DE2853892A1 (de)
FR (1) FR2412913A1 (de)
GB (1) GB2011138B (de)
IT (1) IT1160349B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216649A1 (de) * 1981-05-07 1982-11-25 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Verfahren zum aufzeichnen von digitalen signalen auf mehrfachspuren eines aufzeichnungsbandes

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54118748A (en) * 1978-03-07 1979-09-14 Ibm Error channel correcting device
NL7804673A (nl) * 1978-05-02 1979-11-06 Philips Nv Systeem voor het overdragen van binaire informatie over een aantal kanalen.
DE3040004A1 (de) * 1979-10-24 1981-05-07 Matsushita Electric Industrial Co., Ltd., Kadoma, Osaka Verfahren und vorrichtung zum codieren von pruefworten geringer redundanz aus ursprungsdaten
US4371963A (en) * 1980-12-24 1983-02-01 Ncr Corporation Method and apparatus for detecting and correcting errors in a memory
JPS5829237A (ja) * 1981-08-14 1983-02-21 Sony Corp エラ−訂正方法
JPS58123253A (ja) * 1982-01-19 1983-07-22 Sony Corp エラ−訂正装置
US4547882A (en) * 1983-03-01 1985-10-15 The Board Of Trustees Of The Leland Stanford Jr. University Error detecting and correcting memories
US4633470A (en) * 1983-09-27 1986-12-30 Cyclotomics, Inc. Error correction for algebraic block codes
US4637021A (en) * 1983-09-28 1987-01-13 Pioneer Electronic Corporation Multiple pass error correction
GB2149156B (en) * 1983-11-04 1987-10-21 Gen Electric Co Plc A method of encoding and decoding
US4849974A (en) * 1987-08-03 1989-07-18 Scs Telecom, Inc. PASM and TASM forward error correction and detection code method and apparatus
US4849976A (en) * 1987-08-03 1989-07-18 Scs Telecom, Inc. PASM and TASM forward error correction and detection code method and apparatus
JPH0831257B2 (ja) * 1987-09-18 1996-03-27 株式会社日立製作所 誤り位置検出回路
US4847842A (en) * 1987-11-19 1989-07-11 Scs Telecom, Inc. SM codec method and apparatus
US4908826A (en) * 1988-01-05 1990-03-13 Digital Equipment Corporation Stored data error correction system
US4884274A (en) * 1988-04-19 1989-11-28 Aspen Peripherals Corp. Detection of non-zero errors in the prefix and completion frames of high density magnetic tapes and apparatus therefor
US4870645A (en) * 1988-04-20 1989-09-26 Aspen Peripherals Corp. Single syndrome generator for forward and reverse read of high density magnetic tape and method therefor
US5283791A (en) * 1988-08-02 1994-02-01 Cray Research Systems, Inc. Error recovery method and apparatus for high performance disk drives
US5218689A (en) * 1988-08-16 1993-06-08 Cray Research, Inc. Single disk emulation interface for an array of asynchronously operating disk drives
US5111463A (en) * 1989-11-09 1992-05-05 Exabyte Corporation Error correction method and apparatus
US5271012A (en) * 1991-02-11 1993-12-14 International Business Machines Corporation Method and means for encoding and rebuilding data contents of up to two unavailable DASDs in an array of DASDs
US5579475A (en) * 1991-02-11 1996-11-26 International Business Machines Corporation Method and means for encoding and rebuilding the data contents of up to two unavailable DASDS in a DASD array using simple non-recursive diagonal and row parity
US5255272A (en) * 1991-02-25 1993-10-19 Storage Technology Corporation Predictive tape drive error correction apparatus
US5515383A (en) * 1991-05-28 1996-05-07 The Boeing Company Built-in self-test system and method for self test of an integrated circuit
EP0519669A3 (en) * 1991-06-21 1994-07-06 Ibm Encoding and rebuilding data for a dasd array
US5469566A (en) * 1992-03-12 1995-11-21 Emc Corporation Flexible parity generation circuit for intermittently generating a parity for a plurality of data channels in a redundant array of storage units
US5513192A (en) * 1992-08-28 1996-04-30 Sun Microsystems, Inc. Fault tolerant disk drive system with error detection and correction
US5517508A (en) * 1994-01-26 1996-05-14 Sony Corporation Method and apparatus for detection and error correction of packetized digital data
DE69717405T2 (de) * 1996-06-13 2003-07-17 Koninkl Philips Electronics Nv Verfahren und gerät zur spurweisen impulsfehlerkorrektur in einem mehrspurigen speicherformat
US6343335B1 (en) 1998-10-29 2002-01-29 International Business Machines Corporation System for repositioning an I/O device to a predetermined position to retry a program without knowledge of which part of the program caused the retry
US6336194B1 (en) 1998-10-29 2002-01-01 International Business Machines Corporation Program products for repositioning an input/output device without knowledge of current positioning of the device
US6339799B1 (en) 1998-10-29 2002-01-15 International Business Machines Corporation Method of repositioning an I/O device to a predetermined position to retry a program without knowledge of which part of the program caused the retry
US6651214B1 (en) * 2000-01-06 2003-11-18 Maxtor Corporation Bi-directional decodable Reed-Solomon codes
US6581185B1 (en) 2000-01-24 2003-06-17 Storage Technology Corporation Apparatus and method for reconstructing data using cross-parity stripes on storage media
US8082483B2 (en) * 2001-01-02 2011-12-20 Icomm Technologies Inc. High speed turbo codes decoder for 3G using pipelined SISO Log-MAP decoders architecture
TW494516B (en) * 2001-03-14 2002-07-11 Winbond Electronics Corp Semiconductor multi-die testing system with automatic identification functions
US6851082B1 (en) 2001-11-13 2005-02-01 Network Appliance, Inc. Concentrated parity technique for handling double failures and enabling storage of more than one parity block per stripe on a storage device of a storage array
US7346831B1 (en) 2001-11-13 2008-03-18 Network Appliance, Inc. Parity assignment technique for parity declustering in a parity array of a storage system
US6993701B2 (en) * 2001-12-28 2006-01-31 Network Appliance, Inc. Row-diagonal parity technique for enabling efficient recovery from double failures in a storage array
US7073115B2 (en) * 2001-12-28 2006-07-04 Network Appliance, Inc. Correcting multiple block data loss in a storage array using a combination of a single diagonal parity group and multiple row parity groups
US7613984B2 (en) * 2001-12-28 2009-11-03 Netapp, Inc. System and method for symmetric triple parity for failing storage devices
US8402346B2 (en) * 2001-12-28 2013-03-19 Netapp, Inc. N-way parity technique for enabling recovery from up to N storage device failures
US7640484B2 (en) 2001-12-28 2009-12-29 Netapp, Inc. Triple parity technique for enabling efficient recovery from triple failures in a storage array
US7007220B2 (en) 2002-03-01 2006-02-28 Broadlogic Network Technologies, Inc. Error correction coding across multiple channels in content distribution systems
US7080278B1 (en) 2002-03-08 2006-07-18 Network Appliance, Inc. Technique for correcting multiple storage device failures in a storage array
US7200715B2 (en) * 2002-03-21 2007-04-03 Network Appliance, Inc. Method for writing contiguous arrays of stripes in a RAID storage system using mapped block writes
US7254813B2 (en) * 2002-03-21 2007-08-07 Network Appliance, Inc. Method and apparatus for resource allocation in a raid system
US7437727B2 (en) * 2002-03-21 2008-10-14 Network Appliance, Inc. Method and apparatus for runtime resource deadlock avoidance in a raid system
US7539991B2 (en) 2002-03-21 2009-05-26 Netapp, Inc. Method and apparatus for decomposing I/O tasks in a raid system
US6976146B1 (en) 2002-05-21 2005-12-13 Network Appliance, Inc. System and method for emulating block appended checksums on storage devices by sector stealing
JP2003317400A (ja) * 2003-02-14 2003-11-07 Fujitsu Ltd 磁気テープ装置の制御装置
US7185144B2 (en) * 2003-11-24 2007-02-27 Network Appliance, Inc. Semi-static distribution technique
US7111147B1 (en) * 2003-03-21 2006-09-19 Network Appliance, Inc. Location-independent RAID group virtual block management
US7424637B1 (en) 2003-03-21 2008-09-09 Networks Appliance, Inc. Technique for managing addition of disks to a volume of a storage system
US7328364B1 (en) 2003-03-21 2008-02-05 Network Appliance, Inc. Technique for coherent suspension of I/O operations in a RAID subsystem
US7664913B2 (en) * 2003-03-21 2010-02-16 Netapp, Inc. Query-based spares management technique
US7143235B1 (en) 2003-03-21 2006-11-28 Network Appliance, Inc. Proposed configuration management behaviors in a raid subsystem
US7275179B1 (en) 2003-04-24 2007-09-25 Network Appliance, Inc. System and method for reducing unrecoverable media errors in a disk subsystem
US7328305B2 (en) 2003-11-03 2008-02-05 Network Appliance, Inc. Dynamic parity distribution technique
US7366837B2 (en) * 2003-11-24 2008-04-29 Network Appliance, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US7647451B1 (en) 2003-11-24 2010-01-12 Netapp, Inc. Data placement technique for striping data containers across volumes of a storage system cluster
US7263629B2 (en) * 2003-11-24 2007-08-28 Network Appliance, Inc. Uniform and symmetric double failure correcting technique for protecting against two disk failures in a disk array
US20060075281A1 (en) * 2004-09-27 2006-04-06 Kimmel Jeffrey S Use of application-level context information to detect corrupted data in a storage system
US7398460B1 (en) 2005-01-31 2008-07-08 Network Appliance, Inc. Technique for efficiently organizing and distributing parity blocks among storage devices of a storage array
US20070033507A1 (en) * 2005-08-03 2007-02-08 Xueping Jiang Efficient error code correction
US7743311B2 (en) * 2006-01-26 2010-06-22 Hitachi Global Storage Technologies Netherlands, B.V. Combined encoder/syndrome generator with reduced delay
US8560503B1 (en) 2006-01-26 2013-10-15 Netapp, Inc. Content addressable storage system
US8136013B2 (en) * 2006-08-25 2012-03-13 Broadcom Corporation Burst error correction based on fire code
US20080082896A1 (en) * 2006-08-25 2008-04-03 Broadcom Corporation Burst error correction with offset for correction vector based on fire code
US7822921B2 (en) 2006-10-31 2010-10-26 Netapp, Inc. System and method for optimizing write operations in storage systems
US7613947B1 (en) 2006-11-30 2009-11-03 Netapp, Inc. System and method for storage takeover
US7647526B1 (en) 2006-12-06 2010-01-12 Netapp, Inc. Reducing reconstruct input/output operations in storage systems
US8209587B1 (en) 2007-04-12 2012-06-26 Netapp, Inc. System and method for eliminating zeroing of disk drives in RAID arrays
US7840837B2 (en) * 2007-04-27 2010-11-23 Netapp, Inc. System and method for protecting memory during system initialization
US8898536B2 (en) * 2007-04-27 2014-11-25 Netapp, Inc. Multi-core engine for detecting bit errors
US7836331B1 (en) 2007-05-15 2010-11-16 Netapp, Inc. System and method for protecting the contents of memory during error conditions
US7975102B1 (en) 2007-08-06 2011-07-05 Netapp, Inc. Technique to avoid cascaded hot spotting
US9158579B1 (en) 2008-11-10 2015-10-13 Netapp, Inc. System having operation queues corresponding to operation execution time
US8495417B2 (en) * 2009-01-09 2013-07-23 Netapp, Inc. System and method for redundancy-protected aggregates
CN101814922B (zh) * 2009-02-23 2013-06-19 国际商业机器公司 基于bch码的多位错纠错方法和装置以及存储系统
JP2012248110A (ja) 2011-05-30 2012-12-13 Toshiba Corp マルチチャネルを有するメモリ装置及び同装置における誤り訂正チャネル決定を含む書き込み制御方法
US8719626B2 (en) 2011-09-28 2014-05-06 International Business Machines Corporation Proactively removing channel paths in error from a variable scope of I/O devices
US11016848B2 (en) 2017-11-02 2021-05-25 Seagate Technology Llc Distributed data storage system with initialization-less parity
KR20210156985A (ko) 2020-06-19 2021-12-28 삼성전자주식회사 일 함수 층들을 갖는 반도체 소자들
KR20210158607A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 캡핑층을 포함하는 반도체 소자
KR20210158615A (ko) 2020-06-24 2021-12-31 삼성전자주식회사 게이트 라인을 포함하는 집적회로 소자
US20230216526A1 (en) * 2022-01-05 2023-07-06 Kioxia Corporation Systems and methods of decoding error correction code of a memory device with dynamic bit error estimation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US28923A (en) 1860-06-26 Henry o
US3851306A (en) * 1972-11-24 1974-11-26 Ibm Triple track error correction
US3868632A (en) * 1972-11-15 1975-02-25 Ibm Plural channel error correcting apparatus and methods
DE2608435A1 (de) * 1975-04-03 1976-10-21 Storage Technology Corp Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen
US4052698A (en) * 1975-03-17 1977-10-04 Burroughs Corporation Multi-parallel-channel error checking

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3639900A (en) * 1970-05-27 1972-02-01 Ibm Enhanced error detection and correction for data systems
US3745526A (en) * 1971-12-20 1973-07-10 Ibm Shift register error correcting system
US3745528A (en) * 1971-12-27 1973-07-10 Ibm Error correction for two tracks in a multitrack system
US3800281A (en) * 1972-12-26 1974-03-26 Ibm Error detection and correction systems
US3893070A (en) * 1974-01-07 1975-07-01 Ibm Error correction and detection circuit with modular coding unit
US3958220A (en) * 1975-05-30 1976-05-18 International Business Machines Corporation Enhanced error correction

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US28923A (en) 1860-06-26 Henry o
US3868632A (en) * 1972-11-15 1975-02-25 Ibm Plural channel error correcting apparatus and methods
US3851306A (en) * 1972-11-24 1974-11-26 Ibm Triple track error correction
US4052698A (en) * 1975-03-17 1977-10-04 Burroughs Corporation Multi-parallel-channel error checking
DE2608435A1 (de) * 1975-04-03 1976-10-21 Storage Technology Corp Vorrichtung zur fehlererkennung und fehlerkorrektur in digitalen datenverarbeitungsanlagen

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IBM Technical Disclosure Bulletin, Band 14, Mai 1972, S. 3846 *
US-RE 28 923 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3216649A1 (de) * 1981-05-07 1982-11-25 Victor Company Of Japan, Ltd., Yokohama, Kanagawa Verfahren zum aufzeichnen von digitalen signalen auf mehrfachspuren eines aufzeichnungsbandes

Also Published As

Publication number Publication date
CA1103360A (en) 1981-06-16
IT1160349B (it) 1987-03-11
JPH0219549B2 (de) 1990-05-02
GB2011138A (en) 1979-07-04
DE2853892C2 (de) 1988-02-04
JPS5488109A (en) 1979-07-13
US4201976A (en) 1980-05-06
FR2412913A1 (fr) 1979-07-20
IT7830877A0 (it) 1978-12-15
FR2412913B1 (de) 1985-01-18
GB2011138B (en) 1982-02-24

Similar Documents

Publication Publication Date Title
DE2853892A1 (de) Verfahren und schaltungsanordnung zur codierung und decodierung von pruefbits
DE2421112C2 (de) Speicheranordnung
DE3125048C2 (de)
DE3040004C2 (de)
DE2427463C3 (de)
DE69831790T2 (de) Verfahren zum Lesen während des Schreibens in einer Datenspeichervorrichtung
DE2357004A1 (de) Verfahren und einrichtung zur fehlerkorrektur fuer daten
DE3128599A1 (de) Verfahren zur fehlerkorrektur
DE1086924B (de) Vorrichtung zur Pruefung von magnetischen Aufzeichnungstraegern
DE2362423A1 (de) Verfahren und vorrichtung zur fehlerkorrektur
DE2942998A1 (de) Fehler-korrektur- und -erkennungs- anordnung
DE2622184A1 (de) Fehlerkorrekturverfahren
DE2460979A1 (de) Verfahren und schaltungsanordnung zur kompensation von impulsverschiebungen bei der magnetischen signalaufzeichnung
DE2263488C2 (de) Einrichtung zur Erkennung und Korrektur von Fehlern in zwei fehlerbehafteten Spuren eines Vielspur-Datensystems
DE2364788A1 (de) Verfahren und vorrichtung zur fehlerkorrigierenden datenuebertragung oder -speicherung
DE3131764A1 (de) Digitalsignal-uebertragungssystem
DE2530404A1 (de) Fehlerkorrektur von seriell aufgezeichneten daten mit hilfe eines unterfeld-codes
DE2157829C2 (de) Anordnung zum Erkennen und Korrigieren von Fehlern in Binärdatenmustern
DE2916619A1 (de) System zum uebertragen binaerer daten ueber eine anzahl von kanaelen
DE102017129990A1 (de) Logisches format, bei dem laterales codieren genutzt wird, zum speichern von daten auf magnetband
DE1524379B2 (de) Prüfverfahren fur Datenanlagen zur Ermittlung des Ausfalls von Imfor mationsspalten und Schaltung hierzu
DE2908373C2 (de)
DE3131062C2 (de)
DE3719406C2 (de)
DE1499693A1 (de) Datenkorrekturanordnung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee