DE2916065A1

DE2916065A1 - Gruppenprozessoren

Info

Publication number: DE2916065A1
Application number: DE19792916065
Authority: DE
Inventors: David John Hunt; Stewart Fiddian Reddaway
Original assignee: Fujitsu Services Ltd
Current assignee: Fujitsu Services Ltd
Priority date: 1978-05-03
Filing date: 1979-04-20
Publication date: 1979-11-15
Also published as: JPS5833978B2; DE2916065C2; FR2425115B1; US4270169A; JPS54144844A; FR2425115A1

Description

PATENTANWALTS

Dipl.-Ing. A. Wasmeier

Dipl.-Ing. H. Graf

Patentanwälte Postfach 382 8400 Regensburg 1

An das

Deutsche Patentant

München 2

D-8400 REGENSBURG GREFLINGER STRASSE Telefon (0941) 54753 Telegramm Begpatent Rgb. Telex 6 5709 repat d

Ihr Zeichen Your Ref.

Ihre Nachricht Your Letter

Unser Zeichen Our Ref.

I/p 9783 Tag Data

20. April 1979 W/Ja

Anmelder:

INTERNATIONAL COMPUTERS LIMITED ICL House, Putney, London, S.W. 15, England

Titel:

Gruppenprozessoren

Erfinder: 1· David John Hunt Ingenieur 18 Melbourn Close, Stotfold, Hitchin, Herts., England

2. Steward Fiddian Reddaway Ingenieur 3, Woodford Close, Ashwell, Baidock, Herts., England

Priorität:

Großbritannien Nr. 17404/78 von 3. Mai 1978

909846/0597

Konten: Bayerische Vereinsbank (BLZ 750 20073) 5 839 300 Postscheck München 893 69-801

Gerichtsstand Regensburg

Gruppenprozessoren

Ein Gruppenprozessor wird als eine Datenverarbeitungseinrichtung definiert, die eine Vielzahl von Verarbeitungselementen enthält, welche parallel auf getrennten OatenflUssen unter Steuerung eines gemeinamen Flusses von Steuersignalen arbeiten. Alle Elemente führen somit grundsätzlich die gleiche Folge von Operationen aus (abhängig von möglichen Modifikationen durch Aktivitätsbits innerhalb der individuellen Elemente oder von Steuersignalen, die für bestimmte Gruppen von Elementen spezifisch sind), jedoch an unterschiedlichen Daten. Mit einem solchen Prozessor können soviele Arbeitsvorgänge gleichzeitig durchgeführt werden, v/ie Elemente vorhanden sind, und somit kann der Datendurchsatz sehr hoch sein.

Bei einem derartigen Prozessor können die Verarbeitungselemente miteinander durch Datenpfade verbunden sein, die ermöglichen, daß Nachbarelemente Daten übertragen. Beispielsweise wird in einer zweidimensionalen rechteckförmigen Gruppierung jedes Element mit den vier nächsten Nachbarn in der Nord-, Ost-, Süd- und Westrichtung verbunden.

Wegen der sich wiederholenden Struktur ist ein Gruppenprozessor insbesondere zur Anwendung für die integrierte Schaltungstechnik geeignet, Insbesondere kann jedes Verarbeitungselement als getrennter integrierter Schaltchip (LSI) für Serienfertigung ausgebildet werden, oder es kann vorzugsweise eine Untergruppe von Bearbeitungselementen als einzelner LSI-Chip gebildet werden.

Bei der integrierten Schaltungstechnik sind zwar die Kosten pro Tor sehr gering, die Kosten pro Stift jedoch verhältnismäßig hoch. Es ist deshalb erwünscht, die Anzahl von Verbindungen an jedem Chip so gering wie möglich zu halten.

909846/0597

Aufgabe vorliegender Erfindung ist es, die Anzahl von jeden Chip erforderlichen Stiften so gering wie möglich zu halten/ um Oaten zwischen benachbarten Verarbeitungselefr.anten zu führen.

Gemäß der Erfindung weist ein Gruppenprozessor eine Vielzahl von integrierten Schaltchips auf, deren jeder wenigstens ein Verarbeitungselement enthält; jedes Element ist durch Oatenpfade mit einer Vielzahl von Nachbarelementen verbunden, wobei wenigstens ein Teil dieser Pfade durch Zweigpfade erzielt wird, die wenigstens drei Stifte ouf unterschiedlichen Chips miteinander verbinden, wobei für jeden solchen Zweigpfad zu jedem bestimmten Zeitpunkt nur eines der mit diesem Pfad verbundenen Elemente Daten an diesen Pfad senden und nur ein Element Daten von diesem Pfad aufnehmen kann, und zwar in Abhängigkeit von dem Wert eines Routineoodes, der die Richtung angibt, in der Daten zwischen Nachbarelementen übertragen werden sollen»

Wenigstens einer der Stifte, der jeweils mit einem Zweigpfad verbunden ist,, wird somit zwischen zwei oder mehr unterschiedlichen Datenpfaden geteilt. Auf diese Weise wird die Anzahl von erforderliehen Stiften verringert»

Nachstehend wird ein Gruppenprozessor gemäß der Erfindung anhand eines AusfUhröngsbeispieles erläutert· Es zeigen:

Fig_e T einen LSI-Chip_f der eine Untergruppe von Verarbeitungselementen

darstellt,
Fig» 2 die Art und Weise, in der die LSI-Chips zur Ausbildung des Gruppen-

preozeseors geschaltet sind,
Fig» 3 eine Decodierscholtung auf jedem Chip,
Fig» 4 bis 7 verschiedene Gattsrschaltungen auf dem Chip, und Fig. 3 die Art und Meise, in der die"Reihensprechsignale aus der Gruppe - abgeleitet sind.

909846/0597

Fig. 1 zeigt einen LSI-Chip, der vier Verarbeitungselemente PEIl, PE12, PE21 und PE22 enthält, die in einer Untergruppe zu 2 χ 2 angeordnet sind. Bei dem vollständigen G_jppenprozessör ist jedes Element mit den vier am nächsten benachbarten in den Nord-, Ost-, Süd- und Westrichtungen verbunden. Verbindungen zwischen Elementen auf dem gleichen Chip (z.B. zwischen PElI und PE12) werden natürlich mit Hilfe von internen Verbindungen im Chip selbst gebildet. Verbindungen zu Elementen auf anderen Chips müssen jedoch über äußere Stifte auf cam Chip hergestellt werden.

Es scheint auf den ersten Blick, daß acht Stifte für diesen Zweck erforderlich sind, nämlich zw-ai von jedem der Elemente auf dem Chip. Bei der hier beschriebenen Ausführungsform sind jedoch nur sechs Stifte (die als N, E, SE, S, W und NVJ bezeichnet sind) für diesen Zweck auf jedem Chip vorgesehen. Es ergibt sich somit eine Verringerung von zwei Stiften auf jedem Chip, was eine erhebliche Einsparung darstellt.

Es ist jedoch zu berücksichtigen, daß jeder Chip mehrere andere Stifte zusätzlich zu den in Fig. 1 gezeigten aufweist, und zwar für den Energieeingang, Steuercodes usv.¹.

In Fig. 2 sind eine große Anzahl von Chips entsprechend dem z.B. in Fig. gezeigten, miteinander zu einer zweidimensionalen rechteckförmigen Gruppe zusammengeschaltet. Alle- Chips sind im Aufbau identisch. Wie dargestellt, sind die Chips in abwechselnden Spalten jedoch um 180 gedreht, so daß für die Chips in den geradzahligen Spalten der N-Stift tatsächlich nach "Süden" zeigt« 0er Grund hierfür wird später erläutert. Jeder "Diagonal- " Stift (NW oder SE) ist mit dem nächsten nichtdiagonalen Stift auf jedem der beiden benachbarten Chips, die diesem Diagonal-Stift am nächsten liegen, verbunden. Somit ergibt sich, daß die Verbindungen zu diesen Oiogonal-Stiften drei Verzweigungen haben.

909846/0591

BJL	Richtung
O	Kord
1	Ost
O	Süd
1	West

Fig. 2 zeigt auch die Ar^ und Weise, in der ein Kenncode an alle Chips übertragen wird. Dieser Code besteht aus zwei Bits Rl, R2, deren Bedeutung wie folgt ist·

R 1
0
0
1
1

Wie in Fig. 2 gezeigt, ist das Bit Rl für die geradzahligen Spalten invertiert. Dies berücksichtigt die Tatsache, daß die Chips in diesen Spalten um 180 gedreht sind.

In Fig. 3 ist eine Oecodierschaltung gezeigt, die auf jedem Chip vorhanden ist. Diese Schaltung decodiert den Kenncode Rl, R2 (Rl, R2 im Falle der geradzahligen Spalten), damit eine binäre "1" auf dem entsprechenden von vier Steuerleitern NORD, OST, SÜD, und WEST erzeugt wird. Der Decodierer nimmt auch ein Steuersignal ROUTE cuf. Wenn ROUTE =1, wird der Decodierer wirksam gemacht, wenn RGJTE = 0 wird er unwirksam gemacht und alle vier Steuerleitungen werden cuf "0" gehalten.

Die Figuren 4 bis 7 zeiten die vier Verarbeitungselemente PEIl - PE22 auf dem Chip und die Gatterung, die die Verbindung zwischen diesen Elementen und den Stiften U, E, SE, S, W und NW steuert (der innere Aufbau eines jeden Verarbeitung-selementes ist nicht Gegenstand vorliegender Erfindung und wird hier nicht weiter erläutert. Er kann jedoch ähnlich der in der GB-PS 1 445 714 beschrieben sein). Jedes Verarbeitungselement weist zwei Ausgänge A u;.J B auf. D^r Ausgang A erzeugt Daten, die zu benachbarten Elementen geführt werfen, während der Ausgang B Daten zur Ausbildung von Reihenan^prechsignalen erzeugt, was weiter unten erläutert

9098A6/0 597

wird. Bei bestimmten Ausführungsformen der Erfindung kann ein einziger Ausgang diesen beiden Funktionen dienen«

Nach Fig. 4 wird der Eingang in das Verarbeitungselement PElI aus einer der drei Quellen ausgewählt·

(a) Wenn NORD si, wird der Ausgang A21 aus dem Verarbeitungselement PE21 ausgewählt.

(b) Wenn WEST = 1, wird der Ausgang A12 aus dem Element PE12 ausgewählt

(c) Wenn SÜD = 1 oder OST =1, wird der Eingang aus dem NW-Stift ausgewählt.

Zusätzlich wird, wenn WEST = 1 oder MORD =1, der Ausgang All aus dem Element PEIl dem Stift NW aufgeben, um ihn zu den Elementen auf benachbarten Chips zu führen.

Die Gatterschaltungen für die anderen Elemente PE12, PE21 und PE22 sind in den Figuren 5 bis 7 gszeigt und sind sehr ähnlich den in Fig. 4 gezeigten. Es ist deshalb nicht erforderlich^ diese Figuren im einzelnen zu beschreiben. Die in den Figuren 4 bis" 7 gezeigten Schaltungen gewährleisten, daß Daten in die richtige Richtung zwischen benachbarten Veraxbeitungselementen entsprechend dem Wert des Richtungscodes geführt werden. Wenn beispielsweise der Richtungscode Rl, R2 gleich (Q, θ) ist, wird der Ausgang eines jeden Elementes in den Eingang seines nördlichen Nachbarn geführt. Es ergibt sich, daß für jede Verbindung mit drei Zweigen zu jedem bestimmten Zeitpunkt nur ein Zweig Daten senden und nur einer Daten aufnehmen darf, während der dritte Zweig unwirksam gemacht wird ond somit nicht in der Lage ist, zu senden oder zu empfangen.

Anstatt Daten zwischen benachbarten Elementen zu führen, kann es erwünscht sein, einen Satz von Reihenansprechsignaien, und zwar ein Signal für jede Reihe, zu erzeugen»,- Jedes solche Ansprechsignal besteht aus der UND-Funktion

909846/059?

der Ausgänge B aus alleii Verarbeitungselementen in der in Frage kommenden Reihe. Diese Betriebsart wird dadurch ausgewählt, daß ROUTE = O eingestellt wird. Wenn nach Fig. 4-f.3UTE s O, wird ein UND-Glied 41 värksam gemacht, das ermöglicht, daß die UND-Funktian der Ausgänge Pll und P12 aus den Verarbeitungselementen icll und ΡΕΪ2 über das ODER-Glied 42 zum NW-Stift gegeben wird. In ähnlicher Weise wird, wie in Fig. 6 gezeigt, wenn ROUTE = 0, ein UND-Glied 61 wirksam gemacht und ermöglicht, daß die UND-Funktionen der Ausgänge B21 und B22 über das ODER-Glied 62 dem VZ-Stift aufgegeben werden» Somit erscheint die UND-Funktion der Ausgänge der beiden Elemente PEII und PE12 in der oberen Reihe der 2x2 Untergruppe auf dem NW-Stift, während die UND-Funktion der Ausgär.ge der beiden Elemente PE21, PE22 in der unteren Reihe der Untergruppe am W-Stift erscheint.

Fig_e 8 zeigt eine Reihe von Chips und die Art und Weise, in der ihre Reihenansprechsignale gebildet werden» Weil die Chips in abwechselnden Spalten um 180 gedreht sind, sind die Ansprechstifte NW und W der Elemente in b&nüchhesi®n Reihen bereits miteinander über die Oatenpfade verbunden, di.G gyra Füforsn vor? Oaten zwischen Elementen verwendet werden· Das Signal, dos auf eimera jeden solchen Pfad auftritt, ist die verdrahtete UND-Funktion des Ausgangs der beiden Ansprechstifte, mit denen es verbunden ist, und ist somit die UND-Funktion der B-Ausgänge aus vier Verarbeitungselementen. Die Ausgänge aus den Schaltungen sind beisp ielsweise vom Typ "offener Kollektor", so daß eine solche verdrahtete Logik möglich wird.

Wie in Figur § gezeigt, werden diese UND-Funktionen aus jeder Reihe alle miteinander in UND-Schaltungen 8] kombiniert, und zwar jeweils eine für jede Reihe, so daß die Reihenansprechsignale in der gewünschten Weise erzeugt werden»

Die Drehung der Chips um 180 in abwechselnd aufeinanderfolgenden Reihen ermöglicht,, daß die UND-Kombination von vier Elementen in einer Reihe

8098 46/0597

ohne gesondere Verdrahtung außen am Chip gebildet wird und damit die Anzahl von Eingängen in die UND-Schaltungen 81 vermindert. Man hat festgestellt, daß die Verringerung der Komplexität in den UND-Schaltungen die zusätzlichen Inverter (Fig. 2), die für die Drehung um 180 erforderlich sind, «ehr als kompensiert.

§09846/0597

-AO-

Leerseite

Claims

Patentansprüche

/ι·/ Gruppenprozessor nit einer Vielzahl von im wesentlichen identischen Moduleinheiten, wobei jede Moduleinheit ein oder Mehrere Verarbeitungselenente und eine Vielzahl von Anschlüssen besitzt, die Moduleinheiten miteinander in Reihen und Spalten über Datenpfade zwischen den Anschlüssen verbunden sind, um eine Übertragung von Oaten zwischen benachbarten Moduleinheiten in jeder Reihe oder Spalte übertragen zu können, und wenigstens einer der Anschlüsse an jeder Moduleinheit ferner dazu dient, ein Ausgangssignal zu erzeugen, das zusammen mit ähnlichen Signalen aus den anderen Moduleinheiten in der gleichen Reihe kombiniert wird, damit ein Ansprechsignal für diese Reihe erzeugt wird, dadurch gekennzeichnet, daß Modυ!einheiten in abwechselnden Spalten um 180 so gedreht sind, daß in Paaren von Spalten die Anschlüsse (NW, W), die die Ausgangssignale erzeugen, miteinander über die Datenpfade so verbunden sind, daß eine verdrahtete UND-(ODER)-Kombination der Signale entsteht, wodurch die Anzahl von weiteren Verbindungen, die zur Bildung dieser Reihenansprechsignale benötigt werden, reduziert wird.
2. Gruppenprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale durch offene Kollektorschaltungen erzeugt werden·

9098 46/0 5 97