DE2916065A1 - Gruppenprozessoren - Google Patents
GruppenprozessorenInfo
- Publication number
- DE2916065A1 DE2916065A1 DE19792916065 DE2916065A DE2916065A1 DE 2916065 A1 DE2916065 A1 DE 2916065A1 DE 19792916065 DE19792916065 DE 19792916065 DE 2916065 A DE2916065 A DE 2916065A DE 2916065 A1 DE2916065 A1 DE 2916065A1
- Authority
- DE
- Germany
- Prior art keywords
- connections
- elements
- signals
- row
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Description
PATENTANWALTS
Dipl.-Ing. A. Wasmeier
Dipl.-Ing. H. Graf
Patentanwälte Postfach 382 8400 Regensburg 1
An das
München 2
D-8400 REGENSBURG GREFLINGER STRASSE Telefon (0941) 54753 Telegramm Begpatent Rgb.
Telex 6 5709 repat d
Ihr Zeichen
Your Ref.
Ihre Nachricht
Your Letter
Unser Zeichen Our Ref.
I/p 9783
Tag
Data
20. April 1979 W/Ja
Anmelder:
Titel:
Erfinder: 1· David John Hunt Ingenieur 18 Melbourn Close, Stotfold, Hitchin, Herts., England
2. Steward Fiddian Reddaway Ingenieur 3, Woodford Close, Ashwell, Baidock, Herts., England
Priorität:
Großbritannien
Nr. 17404/78
von 3. Mai 1978
909846/0597
Konten: Bayerische Vereinsbank (BLZ 750 20073) 5 839 300 Postscheck München 893 69-801
Gerichtsstand Regensburg
Gruppenprozessoren
Ein Gruppenprozessor wird als eine Datenverarbeitungseinrichtung definiert,
die eine Vielzahl von Verarbeitungselementen enthält, welche parallel auf getrennten OatenflUssen unter Steuerung eines gemeinamen Flusses von
Steuersignalen arbeiten. Alle Elemente führen somit grundsätzlich die gleiche Folge von Operationen aus (abhängig von möglichen Modifikationen
durch Aktivitätsbits innerhalb der individuellen Elemente oder von Steuersignalen,
die für bestimmte Gruppen von Elementen spezifisch sind), jedoch
an unterschiedlichen Daten. Mit einem solchen Prozessor können soviele
Arbeitsvorgänge gleichzeitig durchgeführt werden, v/ie Elemente vorhanden sind, und somit kann der Datendurchsatz sehr hoch sein.
Bei einem derartigen Prozessor können die Verarbeitungselemente miteinander
durch Datenpfade verbunden sein, die ermöglichen, daß Nachbarelemente
Daten übertragen. Beispielsweise wird in einer zweidimensionalen rechteckförmigen Gruppierung jedes Element mit den vier nächsten Nachbarn
in der Nord-, Ost-, Süd- und Westrichtung verbunden.
Wegen der sich wiederholenden Struktur ist ein Gruppenprozessor insbesondere
zur Anwendung für die integrierte Schaltungstechnik geeignet, Insbesondere kann jedes Verarbeitungselement als getrennter integrierter
Schaltchip (LSI) für Serienfertigung ausgebildet werden, oder es kann vorzugsweise eine Untergruppe von Bearbeitungselementen als einzelner
LSI-Chip gebildet werden.
Bei der integrierten Schaltungstechnik sind zwar die Kosten pro Tor sehr
gering, die Kosten pro Stift jedoch verhältnismäßig hoch. Es ist deshalb
erwünscht, die Anzahl von Verbindungen an jedem Chip so gering wie möglich zu halten.
909846/0597
Aufgabe vorliegender Erfindung ist es, die Anzahl von jeden Chip erforderlichen
Stiften so gering wie möglich zu halten/ um Oaten zwischen benachbarten
Verarbeitungselefr.anten zu führen.
Gemäß der Erfindung weist ein Gruppenprozessor eine Vielzahl von integrierten
Schaltchips auf, deren jeder wenigstens ein Verarbeitungselement enthält; jedes Element ist durch Oatenpfade mit einer Vielzahl von Nachbarelementen
verbunden, wobei wenigstens ein Teil dieser Pfade durch Zweigpfade
erzielt wird, die wenigstens drei Stifte ouf unterschiedlichen
Chips miteinander verbinden, wobei für jeden solchen Zweigpfad zu jedem bestimmten Zeitpunkt nur eines der mit diesem Pfad verbundenen Elemente
Daten an diesen Pfad senden und nur ein Element Daten von diesem Pfad
aufnehmen kann, und zwar in Abhängigkeit von dem Wert eines Routineoodes,
der die Richtung angibt, in der Daten zwischen Nachbarelementen übertragen
werden sollen»
Wenigstens einer der Stifte, der jeweils mit einem Zweigpfad verbunden ist,,
wird somit zwischen zwei oder mehr unterschiedlichen Datenpfaden geteilt.
Auf diese Weise wird die Anzahl von erforderliehen Stiften verringert»
Nachstehend wird ein Gruppenprozessor gemäß der Erfindung anhand eines
AusfUhröngsbeispieles erläutert· Es zeigen:
Fige T einen LSI-Chipf der eine Untergruppe von Verarbeitungselementen
darstellt,
Fig» 2 die Art und Weise, in der die LSI-Chips zur Ausbildung des Gruppen-
Fig» 2 die Art und Weise, in der die LSI-Chips zur Ausbildung des Gruppen-
preozeseors geschaltet sind,
Fig» 3 eine Decodierscholtung auf jedem Chip,
Fig» 4 bis 7 verschiedene Gattsrschaltungen auf dem Chip, und Fig. 3 die Art und Meise, in der die"Reihensprechsignale aus der Gruppe - abgeleitet sind.
Fig» 3 eine Decodierscholtung auf jedem Chip,
Fig» 4 bis 7 verschiedene Gattsrschaltungen auf dem Chip, und Fig. 3 die Art und Meise, in der die"Reihensprechsignale aus der Gruppe - abgeleitet sind.
909846/0597
Fig. 1 zeigt einen LSI-Chip, der vier Verarbeitungselemente PEIl, PE12,
PE21 und PE22 enthält, die in einer Untergruppe zu 2 χ 2 angeordnet sind.
Bei dem vollständigen G_jppenprozessör ist jedes Element mit den vier am
nächsten benachbarten in den Nord-, Ost-, Süd- und Westrichtungen verbunden. Verbindungen zwischen Elementen auf dem gleichen Chip (z.B. zwischen PElI
und PE12) werden natürlich mit Hilfe von internen Verbindungen im Chip selbst gebildet. Verbindungen zu Elementen auf anderen Chips müssen jedoch
über äußere Stifte auf cam Chip hergestellt werden.
Es scheint auf den ersten Blick, daß acht Stifte für diesen Zweck erforderlich
sind, nämlich zw-ai von jedem der Elemente auf dem Chip. Bei der
hier beschriebenen Ausführungsform sind jedoch nur sechs Stifte (die als N, E, SE, S, W und NVJ bezeichnet sind) für diesen Zweck auf jedem Chip
vorgesehen. Es ergibt sich somit eine Verringerung von zwei Stiften auf jedem Chip, was eine erhebliche Einsparung darstellt.
Es ist jedoch zu berücksichtigen, daß jeder Chip mehrere andere Stifte
zusätzlich zu den in Fig. 1 gezeigten aufweist, und zwar für den Energieeingang,
Steuercodes usv.1.
In Fig. 2 sind eine große Anzahl von Chips entsprechend dem z.B. in Fig.
gezeigten, miteinander zu einer zweidimensionalen rechteckförmigen Gruppe
zusammengeschaltet. Alle- Chips sind im Aufbau identisch. Wie dargestellt,
sind die Chips in abwechselnden Spalten jedoch um 180 gedreht, so daß
für die Chips in den geradzahligen Spalten der N-Stift tatsächlich nach
"Süden" zeigt« 0er Grund hierfür wird später erläutert. Jeder "Diagonal- "
Stift (NW oder SE) ist mit dem nächsten nichtdiagonalen Stift auf jedem
der beiden benachbarten Chips, die diesem Diagonal-Stift am nächsten
liegen, verbunden. Somit ergibt sich, daß die Verbindungen zu diesen
Oiogonal-Stiften drei Verzweigungen haben.
909846/0591
BJL | Richtung |
O | Kord |
1 | Ost |
O | Süd |
1 | West |
Fig. 2 zeigt auch die Ar^ und Weise, in der ein Kenncode an alle Chips
übertragen wird. Dieser Code besteht aus zwei Bits Rl, R2, deren Bedeutung
wie folgt ist·
R 1
0
0
1
1
0
0
1
1
Wie in Fig. 2 gezeigt, ist das Bit Rl für die geradzahligen Spalten
invertiert. Dies berücksichtigt die Tatsache, daß die Chips in diesen Spalten um 180 gedreht sind.
In Fig. 3 ist eine Oecodierschaltung gezeigt, die auf jedem Chip vorhanden
ist. Diese Schaltung decodiert den Kenncode Rl, R2 (Rl, R2 im Falle der
geradzahligen Spalten), damit eine binäre "1" auf dem entsprechenden von
vier Steuerleitern NORD, OST, SÜD, und WEST erzeugt wird. Der Decodierer
nimmt auch ein Steuersignal ROUTE cuf. Wenn ROUTE =1, wird der Decodierer
wirksam gemacht, wenn RGJTE = 0 wird er unwirksam gemacht und alle vier Steuerleitungen werden cuf "0" gehalten.
Die Figuren 4 bis 7 zeiten die vier Verarbeitungselemente PEIl - PE22
auf dem Chip und die Gatterung, die die Verbindung zwischen diesen Elementen
und den Stiften U, E, SE, S, W und NW steuert (der innere Aufbau
eines jeden Verarbeitung-selementes ist nicht Gegenstand vorliegender
Erfindung und wird hier nicht weiter erläutert. Er kann jedoch ähnlich der in der GB-PS 1 445 714 beschrieben sein). Jedes Verarbeitungselement
weist zwei Ausgänge A u;.J B auf. D^r Ausgang A erzeugt Daten, die zu
benachbarten Elementen geführt werfen, während der Ausgang B Daten zur
Ausbildung von Reihenan^prechsignalen erzeugt, was weiter unten erläutert
9098A6/0 597
wird. Bei bestimmten Ausführungsformen der Erfindung kann ein einziger
Ausgang diesen beiden Funktionen dienen«
Nach Fig. 4 wird der Eingang in das Verarbeitungselement PElI aus einer
der drei Quellen ausgewählt·
(a) Wenn NORD si, wird der Ausgang A21 aus dem Verarbeitungselement PE21
ausgewählt.
(b) Wenn WEST = 1, wird der Ausgang A12 aus dem Element PE12 ausgewählt
(c) Wenn SÜD = 1 oder OST =1, wird der Eingang aus dem NW-Stift ausgewählt.
Zusätzlich wird, wenn WEST = 1 oder MORD =1, der Ausgang All aus dem
Element PEIl dem Stift NW aufgeben, um ihn zu den Elementen auf benachbarten
Chips zu führen.
Die Gatterschaltungen für die anderen Elemente PE12, PE21 und PE22 sind
in den Figuren 5 bis 7 gszeigt und sind sehr ähnlich den in Fig. 4 gezeigten.
Es ist deshalb nicht erforderlich^ diese Figuren im einzelnen zu beschreiben. Die in den Figuren 4 bis" 7 gezeigten Schaltungen gewährleisten,
daß Daten in die richtige Richtung zwischen benachbarten Veraxbeitungselementen
entsprechend dem Wert des Richtungscodes geführt werden. Wenn beispielsweise der Richtungscode Rl, R2 gleich (Q, θ) ist, wird der
Ausgang eines jeden Elementes in den Eingang seines nördlichen Nachbarn
geführt. Es ergibt sich, daß für jede Verbindung mit drei Zweigen zu jedem
bestimmten Zeitpunkt nur ein Zweig Daten senden und nur einer Daten aufnehmen darf, während der dritte Zweig unwirksam gemacht wird ond somit
nicht in der Lage ist, zu senden oder zu empfangen.
Anstatt Daten zwischen benachbarten Elementen zu führen, kann es erwünscht
sein, einen Satz von Reihenansprechsignaien, und zwar ein Signal für jede
Reihe, zu erzeugen»,- Jedes solche Ansprechsignal besteht aus der UND-Funktion
909846/059?
der Ausgänge B aus alleii Verarbeitungselementen in der in Frage kommenden
Reihe. Diese Betriebsart wird dadurch ausgewählt, daß ROUTE = O eingestellt
wird. Wenn nach Fig. 4-f.3UTE s O, wird ein UND-Glied 41 värksam gemacht,
das ermöglicht, daß die UND-Funktian der Ausgänge Pll und P12 aus den
Verarbeitungselementen icll und ΡΕΪ2 über das ODER-Glied 42 zum NW-Stift
gegeben wird. In ähnlicher Weise wird, wie in Fig. 6 gezeigt, wenn ROUTE = 0,
ein UND-Glied 61 wirksam gemacht und ermöglicht, daß die UND-Funktionen
der Ausgänge B21 und B22 über das ODER-Glied 62 dem VZ-Stift aufgegeben
werden» Somit erscheint die UND-Funktion der Ausgänge der beiden Elemente PEII und PE12 in der oberen Reihe der 2x2 Untergruppe auf dem NW-Stift,
während die UND-Funktion der Ausgär.ge der beiden Elemente PE21, PE22 in der unteren Reihe der Untergruppe am W-Stift erscheint.
Fige 8 zeigt eine Reihe von Chips und die Art und Weise, in der ihre
Reihenansprechsignale gebildet werden» Weil die Chips in abwechselnden
Spalten um 180 gedreht sind, sind die Ansprechstifte NW und W der Elemente
in b&nüchhesi®n Reihen bereits miteinander über die Oatenpfade verbunden,
di.G gyra Füforsn vor? Oaten zwischen Elementen verwendet werden· Das Signal,
dos auf eimera jeden solchen Pfad auftritt, ist die verdrahtete UND-Funktion
des Ausgangs der beiden Ansprechstifte, mit denen es verbunden ist, und ist somit die UND-Funktion der B-Ausgänge aus vier Verarbeitungselementen.
Die Ausgänge aus den Schaltungen sind beisp ielsweise vom Typ "offener
Kollektor", so daß eine solche verdrahtete Logik möglich wird.
Wie in Figur § gezeigt, werden diese UND-Funktionen aus jeder Reihe alle
miteinander in UND-Schaltungen 8] kombiniert, und zwar jeweils eine für
jede Reihe, so daß die Reihenansprechsignale in der gewünschten Weise
erzeugt werden»
Die Drehung der Chips um 180 in abwechselnd aufeinanderfolgenden Reihen
ermöglicht,, daß die UND-Kombination von vier Elementen in einer Reihe
8098 46/0597
ohne gesondere Verdrahtung außen am Chip gebildet wird und damit die
Anzahl von Eingängen in die UND-Schaltungen 81 vermindert. Man hat festgestellt, daß die Verringerung der Komplexität in den UND-Schaltungen
die zusätzlichen Inverter (Fig. 2), die für die Drehung um 180 erforderlich sind, «ehr als kompensiert.
§09846/0597
-AO-
Leerseite
Claims (2)
- Patentansprüche/ι·/ Gruppenprozessor nit einer Vielzahl von im wesentlichen identischen Moduleinheiten, wobei jede Moduleinheit ein oder Mehrere Verarbeitungselenente und eine Vielzahl von Anschlüssen besitzt, die Moduleinheiten miteinander in Reihen und Spalten über Datenpfade zwischen den Anschlüssen verbunden sind, um eine Übertragung von Oaten zwischen benachbarten Moduleinheiten in jeder Reihe oder Spalte übertragen zu können, und wenigstens einer der Anschlüsse an jeder Moduleinheit ferner dazu dient, ein Ausgangssignal zu erzeugen, das zusammen mit ähnlichen Signalen aus den anderen Moduleinheiten in der gleichen Reihe kombiniert wird, damit ein Ansprechsignal für diese Reihe erzeugt wird, dadurch gekennzeichnet, daß Modυ!einheiten in abwechselnden Spalten um 180 so gedreht sind, daß in Paaren von Spalten die Anschlüsse (NW, W), die die Ausgangssignale erzeugen, miteinander über die Datenpfade so verbunden sind, daß eine verdrahtete UND-(ODER)-Kombination der Signale entsteht, wodurch die Anzahl von weiteren Verbindungen, die zur Bildung dieser Reihenansprechsignale benötigt werden, reduziert wird.
- 2. Gruppenprozessor nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale durch offene Kollektorschaltungen erzeugt werden·9098 46/0 5 97
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1740478 | 1978-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2916065A1 true DE2916065A1 (de) | 1979-11-15 |
DE2916065C2 DE2916065C2 (de) | 1984-07-12 |
Family
ID=10094604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2916065A Expired DE2916065C2 (de) | 1978-05-03 | 1979-04-20 | Datenverarbeitungseinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4270169A (de) |
JP (1) | JPS5833978B2 (de) |
DE (1) | DE2916065C2 (de) |
FR (1) | FR2425115B1 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8002787A (nl) * | 1980-05-14 | 1981-12-16 | Philips Nv | Multiprocessor-rekenmachinesysteem voor het uitvoeren van een recursief algorithme. |
US4533993A (en) * | 1981-08-18 | 1985-08-06 | National Research Development Corp. | Multiple processing cell digital data processor |
US4438494A (en) | 1981-08-25 | 1984-03-20 | Intel Corporation | Apparatus of fault-handling in a multiprocessing system |
US4507726A (en) * | 1982-01-26 | 1985-03-26 | Hughes Aircraft Company | Array processor architecture utilizing modular elemental processors |
US4498134A (en) * | 1982-01-26 | 1985-02-05 | Hughes Aircraft Company | Segregator functional plane for use in a modular array processor |
US4543642A (en) * | 1982-01-26 | 1985-09-24 | Hughes Aircraft Company | Data Exchange Subsystem for use in a modular array processor |
US4745546A (en) * | 1982-06-25 | 1988-05-17 | Hughes Aircraft Company | Column shorted and full array shorted functional plane for use in a modular array processor and method for using same |
US4580215A (en) * | 1983-03-08 | 1986-04-01 | Itt Corporation | Associative array with five arithmetic paths |
NL8303536A (nl) * | 1983-10-14 | 1985-05-01 | Philips Nv | Geintegreerde schakeling op grote schaal welke verdeeld is in isochrone gebieden, werkwijze voor het machinaal ontwerpen van zo een geintegreerde schakeling, en werkwijze voor het machinaal testen van zo een geintegreerde schakeling. |
US4591980A (en) * | 1984-02-16 | 1986-05-27 | Xerox Corporation | Adaptive self-repairing processor array |
DE3506749A1 (de) * | 1984-02-27 | 1985-09-26 | Nippon Telegraph & Telephone Public Corp., Tokio/Tokyo | Matrixprozessor und steuerverfahren hierfuer |
US4835680A (en) * | 1985-03-15 | 1989-05-30 | Xerox Corporation | Adaptive processor array capable of learning variable associations useful in recognizing classes of inputs |
US4964032A (en) * | 1987-03-27 | 1990-10-16 | Smith Harry F | Minimal connectivity parallel data processing system |
US4858177A (en) * | 1987-03-27 | 1989-08-15 | Smith Harry F | Minimal connectivity parallel data processing system |
US5179705A (en) * | 1988-03-23 | 1993-01-12 | Dupont Pixel Systems, Ltd. | Asynchronous arbiter state machine for arbitrating between operating devices requesting access to a shared resource |
US5253308A (en) * | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
AU2471001A (en) * | 1999-10-26 | 2001-05-08 | Arthur D. Little, Inc. | Multiplexing n-dimensional mesh connections onto (n + 1) data paths |
US6728863B1 (en) | 1999-10-26 | 2004-04-27 | Assabet Ventures | Wide connections for transferring data between PE's of an N-dimensional mesh-connected SIMD array while transferring operands from memory |
TW200416522A (en) | 2003-02-25 | 2004-09-01 | Asustek Comp Inc | Portable computer carrying desktop computer processor and power management method thereof |
US7185138B1 (en) | 2004-05-14 | 2007-02-27 | Peter Galicki | Multi-dimensional data routing fabric |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1445714A (en) * | 1973-04-13 | 1976-08-11 | Int Computers Ltd | Array processors |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3287702A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer control |
US3287703A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer |
US3312943A (en) * | 1963-02-28 | 1967-04-04 | Westinghouse Electric Corp | Computer organization |
US3296426A (en) * | 1963-07-05 | 1967-01-03 | Westinghouse Electric Corp | Computing device |
US3308436A (en) * | 1963-08-05 | 1967-03-07 | Westinghouse Electric Corp | Parallel computer system control |
US3364472A (en) * | 1964-03-06 | 1968-01-16 | Westinghouse Electric Corp | Computation unit |
US3473160A (en) * | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
US3537074A (en) * | 1967-12-20 | 1970-10-27 | Burroughs Corp | Parallel operating array computer |
US3544973A (en) * | 1968-03-13 | 1970-12-01 | Westinghouse Electric Corp | Variable structure computer |
US3582899A (en) * | 1968-03-21 | 1971-06-01 | Burroughs Corp | Method and apparatus for routing data among processing elements of an array computer |
US3936806A (en) * | 1972-07-12 | 1976-02-03 | Goodyear Aerospace Corporation | Solid state associative processor organization |
US3815095A (en) * | 1972-08-29 | 1974-06-04 | Texas Instruments Inc | General-purpose array processor |
ZA742069B (en) * | 1973-04-13 | 1975-03-26 | Int Computers Ltd | Improvements in or relating to array processors |
US3970993A (en) * | 1974-01-02 | 1976-07-20 | Hughes Aircraft Company | Cooperative-word linear array parallel processor |
US4065808A (en) * | 1975-01-25 | 1977-12-27 | U.S. Philips Corporation | Network computer system |
US4174514A (en) * | 1976-11-15 | 1979-11-13 | Environmental Research Institute Of Michigan | Parallel partitioned serial neighborhood processors |
-
1979
- 1979-03-15 US US06/020,802 patent/US4270169A/en not_active Expired - Lifetime
- 1979-04-11 JP JP54044121A patent/JPS5833978B2/ja not_active Expired
- 1979-04-20 DE DE2916065A patent/DE2916065C2/de not_active Expired
- 1979-05-03 FR FR7911160A patent/FR2425115B1/fr not_active Expired
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1445714A (en) * | 1973-04-13 | 1976-08-11 | Int Computers Ltd | Array processors |
Also Published As
Publication number | Publication date |
---|---|
DE2916065C2 (de) | 1984-07-12 |
JPS5833978B2 (ja) | 1983-07-23 |
US4270169A (en) | 1981-05-26 |
JPS54144844A (en) | 1979-11-12 |
FR2425115B1 (fr) | 1986-04-04 |
FR2425115A1 (fr) | 1979-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2916066C3 (de) | Anordnung zur Verarbeitung von Daten | |
DE2916065A1 (de) | Gruppenprozessoren | |
DE2646163C3 (de) | Schaltungsanordnung zum Ersetzen fehlerhafter Informationen in Speicherplätzen eines nicht veränderbaren Speichers | |
DE2822219C2 (de) | Auf einem Chip integrierte Logikschaltungen | |
DE69933493T2 (de) | Zugriffsstruktur für hochintegrierten Festwertspeicher | |
DE3012995C2 (de) | Anzeigevorrichtung mit matrixartig angeordneten lichtemittierenden Dioden | |
DE3906895C2 (de) | ||
DE2723821A1 (de) | Programmierbare logische anordnung | |
DE2347387A1 (de) | Permutationsschaltung | |
DE3223276A1 (de) | Integrierte halbleiterschaltung und verfahren zu ihrer herstellung | |
DE2364785A1 (de) | Integrierter halbleiterspeicher mit defekten speicherzellen | |
DE3533800C1 (de) | Verfahren zum Betreiben eines hochintegrierten Wellenfront-Feldrechners sowie entsprechender Wellenfront-Feldrechner | |
DE3618136C2 (de) | ||
DE2825190C3 (de) | Programmierbare logische Anordnung | |
DE19652870B4 (de) | Halbleiterspeichervorrichtung | |
AT401695B (de) | Einplättchen-mikroprozessoraufbau | |
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
DE2638208C2 (de) | ||
DE2643482A1 (de) | Halbleiterplaettchen zur herstellung hochintegrierter bausteine | |
DE19731714C2 (de) | Integrierte Halbleiterschaltungseinrichtung mit Makrozellenlayoutbereichen und Takttreiberschaltungen | |
DE3328042C2 (de) | ||
DE69729818T2 (de) | Sortier- und Mischprozessor und Sortier- und Mischprozessanlage | |
DE3917303C2 (de) | ||
DE2216024C3 (de) | Speicherzelle für Verschieberegister | |
DE2602570A1 (de) | Zeitmultiplexkoppelfeld |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G06F 9/28 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |