DE2916065C2 - Datenverarbeitungseinrichtung - Google Patents
DatenverarbeitungseinrichtungInfo
- Publication number
- DE2916065C2 DE2916065C2 DE2916065A DE2916065A DE2916065C2 DE 2916065 C2 DE2916065 C2 DE 2916065C2 DE 2916065 A DE2916065 A DE 2916065A DE 2916065 A DE2916065 A DE 2916065A DE 2916065 C2 DE2916065 C2 DE 2916065C2
- Authority
- DE
- Germany
- Prior art keywords
- data
- connections
- module
- units
- row
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8007—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors single instruction multiple data [SIMD] multiprocessors
- G06F15/8023—Two dimensional arrays, e.g. mesh, torus
Description
Die Erfindung betrifft eine Datenverarbeitungseinrichtung mit den Merkmalen des Oberbegriffes des
Anspruches 1.
Bei derartigen Datenverarbeltungseinrlchtungen führen
alle Moduleinheiten grundsätzlich die gleiche Folge von Operationen aus (und zwar abhängig von möglichen
Modifikationen durch Aktivitätsbits Innerhalb der individuellen Moduleinheiten oder von Steuersignalen,
die für bestimmte Gruppen von Moduleinheiten spezifisch sind), jedoch an unterschiedlichen Daten. In einer
solchen Datenverarbeitungseinrichtung können so viele Arbeitsvorgänge gleichzeitig durchgeführt werden wie
Moduleinheiten vorhanden sind, so daß der Datendurchsatz sehr hoch sein kann. Die Moduleinheiten
können dabei durch Datenpfade miteinander verbunden sein, die es ermöglichen, daß Nachbarmoduleinheiten
Daten übertragen. Beispielswelse wird in einer zweidlmensionalen
rechteckförmigen Gruppierung jede Moduleinheit mit den vier nächsten Nachbarn in der
Nord-, Ost-, Süd- und Westrichtung verbunden. Wegen der sich wiederholenden Struktur ist eine derartige
Datenverarbeitungseinrichtung Insbesondere zur Anwendung für die integrierte Schaltungstechnik geeignet.
Vorzugsweise kann jede Moduleinheit als getrennte Integrierte Schaltung für die Serienfertigung ausgebildet
werden, oder es kann eine Untergruppe von Moduleinheiten als einzelne Integrierte Schallung gebildet werden.
Bei der Integrierten Schaltungstechnik sind zwar die Kosten pro Tor sehr gering, die Kosten pro Stift
jedoch verhältnismäßig hoch. Aus diesem Grunde 1st es erwünscht, die Anzahl von Verbindungen an jeder
Integrierten Schaltung so gering wie möglich zu halten.
Eine Datenverarbeitungseinrichtung der gattungsgemäßen
Art ist aus GB-PS 14 45 714 bekannt. Hierbei entspricht ein Processing-Element einer Moduleinheit
und ein Signal Row Response einem Relhenausgangssignal.
Aufgabe der Erfindung ist es, bei einer gattungsgemäßen Datenverarbeitungseinrichtung die Anzahl von
Verbindungen zu verringern, die erforderlich sind, um Reihenausgangssignale zu erzeugen.
Dies wird gemäß der Erfindung mit den Merkmalen des Kennzeichens des Anspruches 1 erreicht. Eine weitere
Ausgestaltung der Erfindung 1st Gegenstand des Anspruches 2.
Dadurch, daß mit der Datenverarbeitungseinrichtung nach der Erfindung die Moduleinheiten so angeordnet
werden können, daß sie in abwechselnden Spalten um 180° gedreht werden, läßt sich die Anzahl von Verbindungen,
die erforderlich sind, um ein Reihenausgangssignal zu erzielen, im Vergleich zu einer Anordnung, in
der die Moduleinheiten alle auf die gleiche Art angeordnet sind, reduzieren. Die Erzeugung der Reihenausgangssignale
ist dabei nicht auf Moduleinheiten mit einer quadratischen Anordnung von Verarbeitungselementen
beschränkt, sondern die Moduleinheiten können auch rechteckförmige Anordnungen von Verarbeitungselementen
haben, oder beispielsweise auch aus einem einzigen Verarbeitungselement bestehen.
Wenistens einer der Stife, die jeweils mit einem Zweigpfad verbunden ist, wird dabei zwischen zwei
oder mehr unterschiedlichen Datenpfaden geteilt, so daß auf diese Welse die Anzahl von erforderlichen Stiften
verringert werden kann.
Nachstehend wird die Erfindung in Verbindung mit der Zeichnung anhand eines Ausführungsbeispieles
erläutert. Es zeigt
Fig. 1 eine integrierte Schaltung, die eine Untergruppe
von Verarbeitungselementen darstellt,
FI g. 2 die Art und Welse, in der die Moduleinheiten
mit Integrierten Schaltungen zur Ausbildung der Datenverarbeitungseinrichtung geschaltet sind,
Fig. 3 eine Decodierschaltung auf jeder Moduleinheit
mit integrierter Schaltung,
FI g. 4 bis 7 verschiedene Torschaltungen auf der Moduleinheit mit integrierter Schaltung, und
Fig. 8 die Art und Welse, In der die Reihenausgangssignale abgeleitet sind.
Fig. 8 die Art und Welse, In der die Reihenausgangssignale abgeleitet sind.
Flg. 1 zeigt eine Moduleinheit mit Integrierter Schaltung,
die vier Verarbeitungselemente PEH, PEIl, PE21
und PE22 enthält, welche in einer Untergruppe zu 2 χ 2
angeordnet sind. Bei einer vollständigen Datenverarbeitungseinrlchtung
ist jede Moduleinheit mit den vier am nächsten benachbarten in der Nord-, Ost-, Süd- und
Westrichtung verbunden. Verbindungen zwischen Verarbeitungselementen auf der gleichen integrierten Schaltung
(z. B. zwischen PEIl und PE12) werden mit Hilfe
von Internen Verbindungen der Integrierten Schaltung selbst gebildet. Verbindungen zu Elementen auf anderen
Moduleinheiten müssen jedoch über äußere Stifte auf der Moduleinheit hergestellt werden.
Es scheint auf den ersten Blick, als ob acht Stifte für diesen Zweck erforderlich wären, nämlich zwei von jedem der Elemente einer Moduleinheit. Tatsächlich jedoch sind nur sechs Stifte (die als N, O, SO. S, W und NW bezeichnet sind) auf jeder Moduleinheit vorgesehen, so daß sich eine Verringerung von zwei Stiften pro Moduleinheit ergibt.
Es scheint auf den ersten Blick, als ob acht Stifte für diesen Zweck erforderlich wären, nämlich zwei von jedem der Elemente einer Moduleinheit. Tatsächlich jedoch sind nur sechs Stifte (die als N, O, SO. S, W und NW bezeichnet sind) auf jeder Moduleinheit vorgesehen, so daß sich eine Verringerung von zwei Stiften pro Moduleinheit ergibt.
Dabei Ist zu berücksichtigen, daß jede Moduleinheit mehrere andere Stifte zusätzlich zu den in Fig. 1
gezeigten aufweist, und zwar für den Energieeingang,
für Steuercodes usw.
In Flg. 2 sind eine große Anzahl von Moduleinheiten,
deren eine In Fi g. 1 gezeigt ist, miteinander zu einer zweldimensionalen rechteckförmlgen Anordnung
zusammengeschaltet. Alle Moduleinheiten sind im Aufbau Identisch. Wie gezeigt, sind die Moduleinheiten in
aufeinanderfolgenden Spalten um 180° gedreht, so daß für die Moduleinheiten in den geradzahligen Spalten der
TV-Stlfi tatsächlich nach Süden zeigt. Der Grund hierfür
wird später erläutert. Jeder »Diagonal«-Stlft (NW oder 50) ist mi* dem nächsten nichtdlagonalen Stift auf
jeder der beiden benachbarten Moduleinhciten, die diesem Diagonal-Stift am nächsten liegen, verbunden.
Somit ergibt sich, daß die Verbindungen zu diesen Diagonalstiften drei Verzweigungen haben.
Fig. 2 zeigt, wie ein Kenncode auf alle Moduleinheiten
überfragen wird. Dieser Code besteht aus zwei Bits Al, Rl, deren Bedeutung wie folgt ist:
Al | R2 | Richtung |
0 | 0 | Nord |
0 | 1 | Ost |
1 | 0 | Süd |
1 | 1 | West |
Wie in Fig. 2 gezeigt, ist das Bit Λ1 für die geradzahligen
Spalten invertiert. Dies berücksichtigt die Tatsache, daß die Moduleinheiten in diesen Spalten um
180° gedreht sind.
In Fig. 3 ist eine Decodierschaltung geneigt, die auf
jeder Moduleinheit vorhanden ist. Diese Schaltung decodiert den Kenncode Rl, Rl (Rl, Rl im Falle der
geradzahligen Spalten), damit eine binäre »1« auf dem entsprechenden von vier Steuerleitern NORD, OST,
SÜD und WEST erzeugt wird. Der Decodierer nimmt auch ein Steuersignal ROUTE auf. Wenn ROUTE=X,
wird der Decodierer wirksam, wenn ROUTE = O wird er unwirksam und alle vier Steuerleitungen werden auf
»0« gehalten.
Die Fig. 4 bis 7 zeigen die vier Verarbeitungselemente
PEIl bis PEIl auf der Moduleinheit sowie die
Verknüpfungen, die die Verbindungen zwischen diesen Verarbeitungselementen und den Stiften N, O, SO, S, W
und NW steuern (der innere Aufbau eines jeden Verarbeitungselementes 1st nicht Gegenstand vorliegender
Erfindung und wird hier nicht weiter erläuteit. Er kann
jedoch ähnlich wie in GB-PS 14 45 714 beschrieben sein). Jedes Verarbeitungselement weist zwei Ausgänge
A und B auf. Der Ausgang A erzeugt Daten, die zu benachbarten Verarbeitungselementen geführt werden,
während der Ausgang B Daten zur Ausbildung von Reihenausgangssignalen erzeugt, was weiter unten erläutert
wird. Bei bestimmten Ausführungsformen der Erfindung kann ein einziger Ausgang diesen beiden Funktionen
dienen.
Nach Fig. 4 wird der Eingang in das Vcrarbeltungselement
PEIl aus einer der drei Quellen ausgewählt.
a) Wenn NORD=I, wird der Ausgang All aus dem
Verabeitungselement PEIl ausgewählt.
b) Wenn WEST= 1, wird der Ausgang All aus dem
Verarbeitungselement PEIl ausgewählt.
c) Wenn SÜD= 1 oder OST= 1, wird der Eingang aus
dem /Vl-K-Stift ausgewählt.
Zusätzlich wird, wenn WEST= 1 oder NORD= 1, der Ausgang All aus dem Verarbeitun£selement PEIl dem
Stift NW aufgegeben, um Ihn zu den Veraibeitungselementen
auf benachbarten Moduleinheiten zu führen.
Die Verknüpfungsschaltungen für die anderen EIemente
PEM, PElX und PEIl sind in den Fig. 5 bis 7
gezeigt und sind ähnlich den in F i g. 4 gezeigten. Es 1st deshalb nicht erforderlich, diese Figuren im einzelnen
zu beschreiben. Die In den Fig. 4 bis 7 gezeigten Schaltungen
gewährleisten, daß Daten in die richtige Richtung zwischen benachbarten Verarbeitungselementen
entsprechend dem Wert des Richtungscodes geführt werden. Wenn beispielsweise der Richtungscode Rl, Rl
gleich (0, 0) ist, wird der Ausgang eines jeden Verarbeitungselementes in den Eingang seines nördlichen Nachbarn
geführt. Es ergibt sich, daß für jede Verbindung mit drei Zweigen zu jedem bestimmten Zeitpunkt nur
ein Zweig Daten senden und nur einer Daten aufnehmen darf, während der dritte Zweig unwirksam
gemacht wird und somit nicht in der Lage ist, zu senden oder zu empfangen.
Anstatt Daten zwischen benachbarten Elementen zu führen, kann es erwünscht sein, einen Satz von Reihenausgangssignalen,
und zwar ein Signal für jede Reihe, zu erzeugen. Jedes solche Ausgangssignal besteht aus
der UND-Funktion der Ausgänge B aus alien Verarbeitungselementen In der in Frage kommenden Reihe.
Diese Betriebsart wird dadurch ausgewählt, daß ROUTE = O eingestellt wird. Wenn nach Fig. 4
ROUTE = O, wird ein UND-Glied 41 wirksam gemacht, das ermöglicht, daß die UND-Funktion der Ausgänge
ßll und 512 aus den Verarbeitungselementen P£ll
und PEU über das ODER-Glied 42 zum /VW-Stift gegeben
wird. In ähnlicher Weise wird, wie in Flg. 6 gezeigt, wenn ROUTE = O, ein UND-Glied 61 wirksam
gemacht und ermöglicht, daß die UND-Funklionen der Ausgänge £21 und S22 über das ODER-Glied 62 dem
W-Stift aufgegeben werden. Somit erscheint die UND-Funktion der Ausgänge der beiden Elemente PfIJ und
PEIl in der oberen Reihe der 2x2 Untergruppe auf
dem AW-Stift, während die UND-Funktion der Ausgänge der beiden Elemente PEIl, PEIl in der unteren
Reihe der Untergruppe am W-Stift erscheint.
Fig. 8 zeigt eine Reihe von Moduleinheiten mit integrierter Schaltung und die Art und Weise, in der
ihre Reihenausgangssignale gebildet werden. Weil die Moduleinheiten in abwechselnden Spalten um 180°
gedreht sind, sind die Ansprechstifte NW und W der Moduleinheiten in benachbarten Spalten bereits miteinander
über die Datenpfade verbunden, die zum Führen von Daten zwischen Moduleinheiten verwendet werden.
Das Signal, das auf einem jeden solchen Pfad auftritt, ist die verdrahtete UND-Funktion des Ausgangs der
beiden Ansprechstifte, mit denen es verbunden ist, und ist somit die UND-Funktion der ß-Ausgänge aus vier
Verarbeitungselementen. Die Ausgänge aus den Schaltungen sind beispielsweise vom Typ »offener Kollektor«,
so daß eine solche verdrahtete Logik möglich wird.
Wie In Fig. 8 gezeigt, werden diese UND-Funktionen aus jeder Reihe alle miteinander in UND-Schaltungen
81 verknüpft, und zwar jeweils eine für jede Reihe, so daß die Reihenausgangssignale in der gewünschten
Wel"p erzeugt werden.
Die Drehung der Moduleinheiten mit integrierter Schaltung um 180" In abwechselnd aufeinanderfolgenden
Spalten ermöglicht, daß die UND-Verknüpfung von vier Elementen In einer Reihe ohne besondere Verdrahtung
außen an der Moduleinheil gebildet wird und
damit die Anzahl von Eingängen in die UND-Schaltungen 81 vermindert. Man hat festgestellt, daß die Verringerung
der Komplexität in den UND-Schaltungen die zusätzlichen Inverter (Fig. 2), die für die Drehung um
180° erforderlich sind, mehr als kompensiert.
Hierzu 3 Blatt Zeichnungen
Claims (2)
1. Datenverarbeitungseinrichtung mit einer Vielzahl von im wesentlichen identischen Moduleinheiten,
wobei jede Moduleinheit ein oder mehrere Verarbeitungselemente und eine Vielzahl von Anschlüssen
besitzt, die Moduleinheiten miteinander in Reihen und Spalten über Datenpfade zwischen den
Anschlüssen verbunden sind, um eine Übertragung von Daten zwischen benachbarten Moduleinheiten in
jeder Reihe oder Spalte durchführen zu können, und wenigstens einer der Anschlüsse an jeder Moduleinheit
ferner dazu dient, ein Ausgangssignal zu erzeugen, das mit Ausgangssignalen der anderen Moduleinheiien
derselben Reihe verknüpft wird, damit ein Reihenausgangssignal erzeugt wird, dadurch gekennzeichnet,
daß die Moduleinheiten in abwechselnden Spalten_bei entsprechend wechselnder Steuerung (Rl bzw. Ri) von Übertragungsrichtungen
(N, S, E, W) der zwischen benachbarten Moduleinheiten
zu übertragenden Daten um 180° gedreht so angeordnet sind (Fig. 2 und Fig. 8), daß in Paaren
von Spalten die Anschlüsse (NW, W) die die genannten Ausgangssignale erzeugen, miteinander über die
Datenpfade so verbunden sind, daß eine verdrahtete UND-(ODER)-Verknüpfung der Ausgangssignale
entsteht.
2. Datenverarbeitungseinrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgangssignale
durch offene Kollektorschaltungen erzeugt werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1740478 | 1978-05-03 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2916065A1 DE2916065A1 (de) | 1979-11-15 |
DE2916065C2 true DE2916065C2 (de) | 1984-07-12 |
Family
ID=10094604
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2916065A Expired DE2916065C2 (de) | 1978-05-03 | 1979-04-20 | Datenverarbeitungseinrichtung |
Country Status (4)
Country | Link |
---|---|
US (1) | US4270169A (de) |
JP (1) | JPS5833978B2 (de) |
DE (1) | DE2916065C2 (de) |
FR (1) | FR2425115B1 (de) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL8002787A (nl) * | 1980-05-14 | 1981-12-16 | Philips Nv | Multiprocessor-rekenmachinesysteem voor het uitvoeren van een recursief algorithme. |
US4533993A (en) * | 1981-08-18 | 1985-08-06 | National Research Development Corp. | Multiple processing cell digital data processor |
US4438494A (en) | 1981-08-25 | 1984-03-20 | Intel Corporation | Apparatus of fault-handling in a multiprocessing system |
US4543642A (en) * | 1982-01-26 | 1985-09-24 | Hughes Aircraft Company | Data Exchange Subsystem for use in a modular array processor |
US4498134A (en) * | 1982-01-26 | 1985-02-05 | Hughes Aircraft Company | Segregator functional plane for use in a modular array processor |
US4507726A (en) * | 1982-01-26 | 1985-03-26 | Hughes Aircraft Company | Array processor architecture utilizing modular elemental processors |
US4745546A (en) * | 1982-06-25 | 1988-05-17 | Hughes Aircraft Company | Column shorted and full array shorted functional plane for use in a modular array processor and method for using same |
US4580215A (en) * | 1983-03-08 | 1986-04-01 | Itt Corporation | Associative array with five arithmetic paths |
NL8303536A (nl) * | 1983-10-14 | 1985-05-01 | Philips Nv | Geintegreerde schakeling op grote schaal welke verdeeld is in isochrone gebieden, werkwijze voor het machinaal ontwerpen van zo een geintegreerde schakeling, en werkwijze voor het machinaal testen van zo een geintegreerde schakeling. |
US4591980A (en) * | 1984-02-16 | 1986-05-27 | Xerox Corporation | Adaptive self-repairing processor array |
NL192637C (nl) * | 1984-02-27 | 1997-11-04 | Nippon Telegraph & Telephone | Stelselprocessor. |
US4835680A (en) * | 1985-03-15 | 1989-05-30 | Xerox Corporation | Adaptive processor array capable of learning variable associations useful in recognizing classes of inputs |
US4858177A (en) * | 1987-03-27 | 1989-08-15 | Smith Harry F | Minimal connectivity parallel data processing system |
US4964032A (en) * | 1987-03-27 | 1990-10-16 | Smith Harry F | Minimal connectivity parallel data processing system |
US5179705A (en) * | 1988-03-23 | 1993-01-12 | Dupont Pixel Systems, Ltd. | Asynchronous arbiter state machine for arbitrating between operating devices requesting access to a shared resource |
US5253308A (en) * | 1989-06-21 | 1993-10-12 | Amber Engineering, Inc. | Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing |
US6356993B1 (en) | 1999-10-26 | 2002-03-12 | Pyxsys Corporation | Dual aspect ratio PE array with no connection switching |
US6728863B1 (en) | 1999-10-26 | 2004-04-27 | Assabet Ventures | Wide connections for transferring data between PE's of an N-dimensional mesh-connected SIMD array while transferring operands from memory |
TW200416522A (en) | 2003-02-25 | 2004-09-01 | Asustek Comp Inc | Portable computer carrying desktop computer processor and power management method thereof |
US7185138B1 (en) | 2004-05-14 | 2007-02-27 | Peter Galicki | Multi-dimensional data routing fabric |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3287702A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer control |
US3287703A (en) * | 1962-12-04 | 1966-11-22 | Westinghouse Electric Corp | Computer |
US3312943A (en) * | 1963-02-28 | 1967-04-04 | Westinghouse Electric Corp | Computer organization |
US3296426A (en) * | 1963-07-05 | 1967-01-03 | Westinghouse Electric Corp | Computing device |
US3308436A (en) * | 1963-08-05 | 1967-03-07 | Westinghouse Electric Corp | Parallel computer system control |
US3364472A (en) * | 1964-03-06 | 1968-01-16 | Westinghouse Electric Corp | Computation unit |
US3473160A (en) * | 1966-10-10 | 1969-10-14 | Stanford Research Inst | Electronically controlled microelectronic cellular logic array |
US3537074A (en) * | 1967-12-20 | 1970-10-27 | Burroughs Corp | Parallel operating array computer |
US3544973A (en) * | 1968-03-13 | 1970-12-01 | Westinghouse Electric Corp | Variable structure computer |
US3582899A (en) * | 1968-03-21 | 1971-06-01 | Burroughs Corp | Method and apparatus for routing data among processing elements of an array computer |
US3936806A (en) * | 1972-07-12 | 1976-02-03 | Goodyear Aerospace Corporation | Solid state associative processor organization |
US3815095A (en) * | 1972-08-29 | 1974-06-04 | Texas Instruments Inc | General-purpose array processor |
GB1445714A (en) * | 1973-04-13 | 1976-08-11 | Int Computers Ltd | Array processors |
ZA742069B (en) * | 1973-04-13 | 1975-03-26 | Int Computers Ltd | Improvements in or relating to array processors |
US3970993A (en) * | 1974-01-02 | 1976-07-20 | Hughes Aircraft Company | Cooperative-word linear array parallel processor |
US4065808A (en) * | 1975-01-25 | 1977-12-27 | U.S. Philips Corporation | Network computer system |
US4174514A (en) * | 1976-11-15 | 1979-11-13 | Environmental Research Institute Of Michigan | Parallel partitioned serial neighborhood processors |
-
1979
- 1979-03-15 US US06/020,802 patent/US4270169A/en not_active Expired - Lifetime
- 1979-04-11 JP JP54044121A patent/JPS5833978B2/ja not_active Expired
- 1979-04-20 DE DE2916065A patent/DE2916065C2/de not_active Expired
- 1979-05-03 FR FR7911160A patent/FR2425115B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2916065A1 (de) | 1979-11-15 |
US4270169A (en) | 1981-05-26 |
FR2425115A1 (fr) | 1979-11-30 |
FR2425115B1 (fr) | 1986-04-04 |
JPS54144844A (en) | 1979-11-12 |
JPS5833978B2 (ja) | 1983-07-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2916066C3 (de) | Anordnung zur Verarbeitung von Daten | |
DE2916065C2 (de) | Datenverarbeitungseinrichtung | |
DE2556275C2 (de) | Programmierbare logische Schaltung hoher Dichte | |
DE2556274C2 (de) | Programmierbare logische Schaltung | |
DE3012995C2 (de) | Anzeigevorrichtung mit matrixartig angeordneten lichtemittierenden Dioden | |
DE2247704C3 (de) | Aus monolithisch integrierten Schaltkreisen aufgebaute bit-unterteilte Datenverarbeitungsanlage | |
DE3109705C2 (de) | ||
DE2556273C2 (de) | Gruppenweise zu einer logischen Schaltung zusammengefaßte logische Schaltkreise | |
DE3533800C1 (de) | Verfahren zum Betreiben eines hochintegrierten Wellenfront-Feldrechners sowie entsprechender Wellenfront-Feldrechner | |
DE1193996B (de) | Schiebespeicher mit Steuervorrichtung | |
EP0399139B1 (de) | Verfahren zur Erweiterung eines dreistufigen regelmässigen Koppelfeldes | |
DE19652870B4 (de) | Halbleiterspeichervorrichtung | |
DE3543471C1 (de) | In integrierter Technik hergestellter Baustein zur Erstellung integrierter Schaltungen | |
CH653155A5 (de) | Schaltungsanordnung zur eingabe von steuerbefehlen in ein mikrocomputersystem. | |
DE2638208A1 (de) | Integrierte bit-slice-lsi-schaltung | |
DE2722203C3 (de) | Magnetischer Blasendomänenspeicher nach der Haupt-Nebenschleifen-Struktur | |
DE2017879C3 (de) | Speicheranordnung mit freiem Zugriff | |
DE4307578A1 (de) | Widerstandsleiter | |
DE2443749A1 (de) | Computer-speichersystem mit einer speichereinheit | |
DE3715291C2 (de) | Schaltungsanordnung zur Erweiterung der Anschlußmöglichkeiten für mit einer zentralen Steuereinrichtung zusammenarbeitende periphere Einheiten | |
DE3012687C2 (de) | Modulblock für Stromrichteranlagen | |
DE4021587A1 (de) | Integrierter koppelfeldbaustein | |
DE2119387A1 (de) | Schaltungsanordnung zur adressenabhängigen Ausgabe von Meldungen in Einrichtungen der Fernwirktechnik | |
EP0155371B1 (de) | Befehlsdecoder für ein Steuerwerk eines Prozessors | |
DE2148995C3 (de) | Schaltungsanordnung für ein mit einem Wegesuchnetzwerk ausgestattetes, mehrstufiges Koppelfeld in Fernmelde-, insbesondere Fernsprechvermittlungsanlagen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
8125 | Change of the main classification |
Ipc: G06F 9/28 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |