DE2918906A1

DE2918906A1 - Ueberwachungssystem

Info

Publication number: DE2918906A1
Application number: DE19792918906
Authority: DE
Inventors: Richard D Ashby; Steven D Berliner; Eugene L Furtman; Va Mclean; Charles B Ross
Original assignee: TESDATA SYSTEMS CORP
Current assignee: TESDATA SYSTEMS CORP
Priority date: 1978-05-10
Filing date: 1979-05-10
Publication date: 1979-11-22
Also published as: GB2020868A; US4166290A; GB2020868B; CA1123106A; FR2425674A1; JPS54147749A

Description

291890Q

Vorliegende Erfindung betrifft υ in Systorn laut Oberbegriff des Anspruchs 1 und dient zur ßotriobü- bzw. ArbeitGablnuΓ-überwachun;:-- von Computereinrichtungen.

Die Überwachung des Betriebsablaufs von Computern ist ein etablierter Industriezweig innerhalb der viel größeren Datenverarbeitungsindustrie geworden. Durch die hohen Kosten der Ausrüstung, die große Vielzahl von Hard- und Software und die Notwendigkeit,die Verwendung einer solchen Anordnung zu optimieren, ist die Überwachung des Betriebsablaufs notwendig geworden. Der Benutzer einer Überwachungsanordnung wird mit Informationen betreffend die in der Computeranordnung stattfindenden Ereignisse versorgt, wenn ein solches Ereignis stattfindet, und mit der Häufigkeit solcher Ereignisse. Sowohl Hardware- und Software- als auch die Kombination von Hardware-Software-Überwachungseinheiten sind gegenwärtig in Verwendung. Die Hardware nimmt die Signale von den Zentraleinheiten oder den peripheren Vorrichtungen auf, notiert die Zeit des Auftretens solcher Signale, speichert die Signale und/oder die Zeit und/oder die Tatsache, daß das Signal aufgetreten ist, und kann ein sichtbares Ausgangssignal einer solchen Information an den Benutzer bereitstellen. Die Software wird prinzipiell verwendet, um die gesammelten Daten in ein gebräuchliches Format für den Computerverwender zu bringen.

Die Standardüberwachungseinrichtungen wählen die Signale zum Überwachen aus, indem eine Sonde mit einer Leitung innerhalb der Zentraleinheit oder der peripheren Vorrichtung, die die zu messenden Signale trägt, angeordnet wird. Die Sonde besteht aus Differenzverstärkern, die einen hohen liinpjangnwiderstand bezüglich der Leitung darstellen,an welche sie angeschlossen sind. Zwei signifikante Probleme bei diesem Standardverfahren bestehen in dem Fohlen der Flexibilität und einem

909847/871Ϊ

291890Q

wesentlichen Anstieg in den Anschlußsonden, die zur Sammlung einer großen Anzahl von Information notwendig sind. Nachdem die Sonden angebracht sind, sind die zu messenden Signale bestimmt. Um verschiedene Signale zu messen, müssen die Sonden entfernt und an anderen Leitungen angebracht werden. Ebenso wenn es erwünscht ist, die Aktivität in einer Zentraleinheit und in einer Vielzahl von peripheren Vorrichtungen zu messen und solche Information zu sammeln, ist eine nicht unbeträchtliche Anzahl von Sonden erforderlich und es ist notwendig, lange Drähte "von jenen angebrachten Sonden zu entfernten peripheren Einheiten bereitzustellen.

Überwachungseinheiten sind bekannt (US-PS 3 399 298). Hierbei wird eine direkte Verbindung mit speziellen Elementen des zu überwachenden Hilfscomputers bereitgestellt. Die Uberwachungseinheit bzw. der Monitor zählt die Standardclockimpulse, um eine Anzeige des Zeitintervalls bereitzustellen, während-dessen das spezielle Element überprüft wird. Während dieses Zeitintervalls wird ein zweiter Zähler mit denselben Clockimpulsen versehen, jedoch nur während der Momente, während das zu überwachende Element sich in Betrieb befindet. Auf diese Weise ergibt das Verhältnis der beiden Zählerstände der beiden Zähler eine wirksame Messung für die bestimmte, zu überwachende Vorrichtung.

-¹O"

Des weiteren ist es bekannt, eine Uberwachungseinheit für einen Hilfscomputer vorzusehen (US-PS 3 906 4-54-). Gemäß dem vorstehend genannten Patent, muß der Hilfscomputer speziell programmiert oder angeordnet sein, um Signale bereitzustellen, die dem Monitor angeben, daß gewisse andere Signale akkumuliert oder in anderer Weise zum Überwachen verarbeitet werden sollten.

Andere Techniken sind ebenfalls bekannt (US-PS 3 818 4-58). Hierbei wird das Zeitintervall für individuelle, von ver-

909847/071?

schiedeneii Punkten in einem Computer erhaltenen Signale bestimmt. Jedoch werden hierbei nur gewisse spezielle Computerstatusanzeigen überwacht und die Zeit aufgenommen, zu der ein Wechsel von einer dieser Statusanzeigen stattfindet.

Andere Standardüberwachungssysteme oder Anlagen sind ebenfalls noch bekannt (US-ES 3 763 W; US-PS 3 5^0 003; US-PS 3 522 597; US-PS 3 588 837 und US-PS 3 692 989).

Deshalb besteht die Aufgabe vorliegender Erfindung in der Bereitstellung eines Systems laut Oberbegriff des Anspruchs 1, welches die vorstehend erwähnten Probleme bewältigt.

Diese Aufgabe wird erfindungsgemäß durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

Durch vorliegende Erfindung können zu messende Datenworte oder Elemente ohne Vorherbestimmung durch Anordnung von Sonden ausgewählt werden. Die Auswahl ist jedoch durch die Uberwachungselektronik bestimmt und kann infolgedessen elektronisch geändert werden. Ebenso kann durch vorliegende Erfindung die Messung der Aktivität der peripheren Vorrichtung durchgeführt werden, ohne daß Sonden direkt an den peripheren Vorrichtungen angebracht werden.

Diese Vorteile werden dadurch erhalten, daß die Überwachungshardware wie eine periphere Vorrichtung mit einem Zentraleinheitskanal verbunden wird, wobei die Signale des Kanals aufgenommen werden, die Kombinationen der Signale und die Folge überwacht sowie Ereigniscodes erzeugt werden, die die Kombinationen und Folgen durch Reduktion der von dem Kanal in Übereinstimmung mit programmierbaren Anweisungen für jede periphere Vorrichtung an dem Kanal reduziert, so daß Informationspakete in Abhängigkeit von dem erzeugten Ereignis-

909847/071T

code gesammelt werden.

Weitere Merkmale, Einzelheiten und Vorteile der Erfindung ergeben sich aus der nachfolgenden Beschreibung einer in der Zeichnung dargestellten, bevorzugten Ausführungsform der Erfindung. Es zeigt:

Fig. 1 ein Blockdiagramm einer bevorzugten Ausführungsform der Erfindung, die mit einem Hilssystem verbunden ist; -

Fig. 2 ein Blockdiagramm eines Kanalschnittstellenmoduls gemäß einer bevorzugten Ausführungsform der Erfindung ;

Fig. 3 ein Blockdiagramm des Datensammelmoduls gemäß einer bevorzugten Ausführungsform der Erfindung;

Fig. 4 ein Blockdiagraram des Ereignisübersetzers gemäß und 4A Fig. 3;

Fig. 5 siⁿ Blockdiagramm des Kurzbelegungsdetektors gemäß Fig. 2;

Fig. 6 ein Blockdiagramm des Systemrücksetzdetektors und des Auswahlrücksetzdetektors gemäß Fig. 2;

Fig. 7 ein Blockdiagramm des Flipflops und der Flipflopsteuereinrichtung gemäß Fig. 3;

Fig. 8 ein Blockdiagramm des ϊ/0-Unterbrechungsdetektors gemäß Fig. 2;

Fig. 9 ein Blockdiagramm des Anfangsauswahldetektors gemäß Fig. 2; . ;

909847/0717.

Fig. 10 ein Blockdiagramm des Endprozedurdetektors gemäß Fig. 2;

Fig. 11 ein Blockdiagramm des Datenzwischenspeicherregisters gemäß Fig. 3;

Fig. 12 ein Blockdiagramm der Befehl/Statusladeauswahleinrichtung und des Befehl/Statusregisters, das allgemein in Fig. 3 dargestellt ist.

Eine bevorzugte Ausführungsform der Erfindung wird nachfolgend anhand der Überwachung des Betriebs oder der Funktion eines IBM 360 oder 370 Gomputersystems beschrieben. Es sei jedoch wohl verstanden, daß die Erfindung auf andere Computersysteme anwendbar ist.

Eine Zentraleinheit (CPU) und periphere Geräteanordnungen sind in Fig. 1 dargestellt. Sie weist eine GPU 10, einen Kanal 11, eine Kanalsammelleitung 24 und Steuereinheiten 12-16, Datenendstellen 12a-12f, Drucker 14a und Scheibenantriebe 16a-16c auf. Die neun dargestellten peripheren Anordnungen stellen nur ein Beispiel solcher Anordnungen dar, die mit der Kanalsammelleitung 24 verbunden werden können. Die dargestellten Anordnungen werden mit dem CPU-Kanal 11 über eine Kommunikationssteuerung 12, eine Drucksteuerung 14 und Scheibenantriebssteuerungen 16 über die Sammelleitung 24 angeschlossen. Es ist wohl bekannt, daß die Kanalsammelleitung Adressinformationen, Steuerbefehle, Statusinformationen, Daten und Kennzeichnungen von Steuersignalen in beiden Richtungen trägt. Die besondere Anordnung und Folge solcher Signale auf einem IBM 360/370-Kanal ist in verschiedenen Publikationen offenbart (z. B. IBM-Publikation Nr. GA-22-6974 mit dem Titel "Channel to Control Unit OEM Information").

909847/071*

Im allgemeinen weist jede Kanalsammelleitung neununddreißig Leitungen auf, von denen neun Leitungen ein paralleles Acht-Bit-Wort nebst einem Paritäts-Ausgangsbit (von der CHI), und neun parallele Acht-Bit-Worte nebst eines Paritäts-Eingangs bits (zu der GPU) und jeweils zwei Adresseingangs- und Adressausgangskennzeichnungsbits und eine für das Befehlausgangsbit, zwei für Diensteingangs- und Dienstausgangskennzeichnungsbits, jeweils zwei jeweils Dateneingangs- und Datenausgangskennzeichnungen, eines für das Statuseingangskennzeichnungsbit, zwei Operations(OP)-Eingangs- und zwei jeweils OP-Ausgangskennzeichnungen und eines das Haltekennzeichnungsbit trägt. Die achtzehn Leitungen, die acht Bi "kbytes und ein Paritätsbit aufweisen, werden als Sammeleingangs- und Sammelausgangsleitungen bezeichnet. Diese Leitungen tragen die Adressbytes, die Befehlbytes, die Statusbytes sowie die Datenbytes.

Obgleich es eine Vielzahl von Signalfolgen auf dem Kanal gibt, wird eine typische Folge als Anfangsauswahlfolge bezeichnet: Die OPU sendet ein Adressbyte auf der Sammelausgangsleitung, die eine besondere Anordnung bezeichnet und setzt ein Adressausgangskennzeichnungsbit; die Anordnung sendet ihre Adresse auf der Sammeleingangsleitung und setzt das Adresseingangskennzeichnungsbit; die CPU sendet ein Befehlsbyte auf den Sammelausgangsleitungen und setzt ein Befehlausgangskennzeichnungsbit; die Vorrichtung sendet ein Statusbyte auf den Sammeleingangsleitungen und setzt ein Statuseingangskennzeichnungsbit; die Vorrichtung führt den Befehl aus, der darin bestehen kann, eine Vielzahl von Datenbytes jeweils auf der Sammeleingangs- oder der Sammelausgangsleitung zu senden oder zu empfangen.

Gemäß vorliegender Erfindung wird die Aktivität der peripheren Vorrichtungen dadurch überwacht, daß mit der Kanal-

909847/071Ί

Sammelleitung ein Monitor direkt verbunden wird, der aus einem Kanalschnittstellenmodul (channel interface module CIM) 18 und einem Datenaufnahmemodul (data capture module DCM) 20 besteht. Der Monitor weist vorzugsweise seine eigene Verarbeitungseinheit und seinen Hauptspeicher auf, der allgemein als Mikrocomputer 22 gezeigt ist, der zur Zuordnung der Daten und zur Darstellung derselben für einen Benutzer in einer Vielzahl von typischen Formaten dient. Die Zuordnung und die Datendarstellung, ebenso wie die Programmierung des Mikrocomputers stellt kein Merkmal der Erfindung dar. Infolgedessen sind Einzelheiten eines solchen Prozesses nicht näher ausgeführt. Jedoch sind Mikrocomputer zur Überwachung der Software bekannt. Des weiteren ist die gegebene Anordnung von Daten, die zur Darstellung durch das DCM 24 zugeordnet werden soll, für den Fachmann problemlos, der einen bekannten Mikrocomputer so programmieren kann, daß die gewünschte Zuordnung und das Format der Information bewerkstelligt wird.

Unter den typischen Anordnungen, die durch die Erfindung überwacht werden können, sind Datenverkehrendstationen wie die IBM 3705 und Comten 3670, Aufnahmeeinheiten wie Drucker, Kartenleser usw. und direkte Zugriffsspeicher (direct access storage devices DASD), ähnlich den Massenspeicheranordnungen von IBM 3330 und 3350. Die Art der Information, die auf diesen drei Arten von Datenverarbeitungsanordnungen gesammelt werden können, ist nachstehend beschrieben.

Da die Wichtigkeit des Kanalverkehrs zunimmt, wird die Funktionsablaufsteuerung dieses Bereichs kritisch. Durch den Monitor kann jedes Ereignis auf dem Kanal betrachtet werden. Infolgedessen kann der Bediener Daten in vielen ^rten kombinieren, um Meßdaten zu erzeugen. Der Monitor kann Kommunikationsverarbeitungsverzögerungen oder die

909847/0711!

291890S

Zeit messen, die für eine vorgegebene Transaktion durch den Hilfshardware- oder Softwareprozessor gebraucht wird, so beispielsweise die Zeit zwischen der Transaktion des ersten Eintritts der Hilfs-CHJ über den Kanal und das Anwerfen der Hilfs-CFÜ durch denselben Kanal. Der Monitor überprüft ebenso den Ablauf von Signalen oder Zeichenfolgen. Durch ihn können Zeichenfolgen von 1 bis 255 Zeichen in der Länge erkannt werden. Zusätzlich zur Messung der Nachrichtenlänge können der Nachrichtenverkehr, die Nachrichtenrichtung (in die oder aus der OPU) und die Nachrichtendichteverteilung gemessen werden. Der Monitor kann Daten in einer Nachricht messen und abfragen, um zu bestimmen, ob die Transaktionscodes und Schlüsselwörter mit den von einem Benutzer zugeführten Transaktionen und Schlüsselwörtern übereinstimmen. Er kann ebenso besondere Folgen von Signalen erkennen, die in einem besonderen Segment der Folge vorhanden sind.

Da alles auf einer Kanalsammelleitung für den Monitor erkennbar ist, können Ereignisse wie Einheitaufnahmen ebenso gemessen werden. Früher sind beträchtliche Hilfsmittel erforderlich gewesen, um solche Ereignisse zu messen. Da Jedoch die Datenaufnahme die Aufnahmen einzeln verarbeitet, benötigt der Monitor minimale Hilfsquellen,um eine Information zu erhalten, die früher schwer zu erhalten gewesen ist. Beispielsweise können solche Messungen mit einem Lochkartenleser nunmehr wie folgt ausgeführt werden: Die Anzahl der gelesenen Karten, die Anzahl von Karten pro Sekunde (Minute, Stunde, Tag, etc.) und die Anzahl von Zeilen (Seiten, Zeichen etc.), die pro Seite (oder Zeiteinheit) gedruckt werden. Selbst eine Messung wie die Identität der zumeist gedruckten Zeichen kann laufend überwacht werden.

909847/071*

Der Monitor kann ebenso DASD-Messungen durchführen wie: Konkurrenzbetriebanalyse durch die Vorrichtung und die Steuereinheit; die Meßzeiten durch die Vorrichtung zur Bestimmung der Drehstellung; Eeservierungs-und Lösebzw. Freigabezeiten durch die Vorrichtung; Suchzeiten, Suchadressen und Suchzählungen durch die Vorrichtung; Blockgrößenverteilung und Statistiken über die Vorrichtung, die Steuereinheit und den Kanal.

Der CIM 18 überwacht die gesamte Aktivität auf demselben Selektor des Blockmultiplexerkanals, greift jedoch in keiner Weise in dessen Arbeitsweise ein. Der CIM selbst ist vorzugsweise unter dem Maschinenraumboden angeordnet, wo er direkt mit der Kanalverkabelung verbunden ist. Der zusätzliche Widerstand, der durch den CIM verursacht wird, sollte 2 Ohm für jeden einzelnen, an dem Kabelbaum befestigten Leiter nicht überschreiten. Dies gilt für Kabel bis zu einer Länge von etwa 2 m mit IBM-kompatiblen Verbindern, wie die AMP-Modelle 86719-1 und 86719-2, die an jedem Ende angebracht sind. Zusätzlich darf der CIM nicht mehr als 5 Milliampere bei einer Referenzspannung von 3,11 Volt von jeglicher Leitung der Sammelleitung ziehen. Die CIM wirkt nicht auf den Kanalbetrieb ein, so daß wiederholte CIM-Netzunterbrechungen keine Wirkung auf den normalen Kanalbetrieb ausüben. Die CIM kann an jegliche Stelle zwischen der Kanalsteuereinrichtung und den Kanalendsteilen mit den Kanalkabeln verbunden werden.

Die CIM verrichtet die !Funktion, die Kombinationen und die Folge von Kennzeichnungen bzw. Kennzeichnungsbits auf dem Kanal nachzuweisen und Ereigniscodes zu erzeugen, die die Kombinationen und die Polgen, die Wertänderung und die Dauer zum Ändern gewisser Kennzeichnungsbits auf bestimmte Werte und durch die DCM nutzbare Zeiten bestimmen und Sammel-

909847/071*

- 15 - " ■"

eingangs- und Sammelausgangsleitungen auf einer einzigen Gruppe von Sammelleitungen zur Abgabe an bzw. zur Darstellung durch die DCM multiplexen. Es sei angemerkt, daß die CIM alle Bytes auf den Sammelleitungen sammelt und an die DCM abgibt, d. h. es gibt keine Datenauswahl oder Datenentnahme in dem CIM.

Der DCM empfängt Information , die ihm durch die CIM zur Verfügung gestellt wird und wird so betrieben, daß sie Informationen außer Acht läßt _r Informationen zu Paketen sammelt, ausschließlich der Daten, die zu einer besonderen Vorrichtung gehören, Informationspakete einschließlich eines bezeichneten Teils der Daten, der zu einer Vorrichtung gehört, sammelt, oder aber Pakete von Informationen nebst einer Scheibenantriebsadresse für einen Zylinder, Kopf und einen Sektor sammelt, wenn ein Such- oder Sektoreinstellbefehl vorliegt. Der DCM enthält ein Steuerwort für jede Vorrichtungsadresse auf dem CPU-Kanal. Zu dem Steuerwort wird zugegriffen, wenn der DCM die Vorrichtungsadresse empfängt. Das Steuerwort steuert den DCM, so daß er entweder alle Information zu dieser Vorrichtung außer Acht läßt bzw. überspringt, diese annimmt und ein Informationspaket, jedoch ohne Daten für diese Vorrichtung bildet, oder aber ein Informationspaket bildet und Daten, beginnend mit dem Byte χ und endend mit dem Byte y von jedem Datentransfer sammelt.

Ein Blockdiagramm der CIM ist in Fig. 2 dargestellt. Sie weist eine Vielzahl von Ereignisdetektoren 50-60, einen Ereignis-Codegenerator 68, einen Signalwertschaltkreis 62, einen Datenselektor 64-, ein Hegist er 66 und eine Vielzahl von Übermittlungsschaltkreisen 7Oa-7Oh auf. Jeder der Ereignisdetektoren weist einen Statuswechsel eines Signals oder eines bestimmten Satzes von Bedingungen oder Folgen von Bedingungen auf dem Kanal nach und gibt ein Ausgangssignal

909847/071T

(wahr) bzw. eine logische 1 aus, wenn die bezeichneten Bedingungen befriedigt sind. Die sechs Detektoren weisen insgesamt sieben Ausgänge auf, von denen nur einer eine logische 1 zu einer vorhergegebenen Zeit aufweist. Die Ausgänge der sieben Detektoren sind mit einem Ereignisgenerator 68 verbunden, der einen Drei-Bit-Parallel-Ausgang bereitstellt, durch den die eine logische 1 führende Eingangsleitung identifiziert wird und deshalb das nachgewiesene Ereignis identifiziert. Für jeden erzeugten Ereigniscode gibt der Generator 78 ebenso ein Ereigniscodetaktsignal ab.

Der Signalwertschaltkreis 62 empfängt acht Kanalkennzeichnungsbits und gibt in Abhängigkeit davon fünf Ausgangssignaltaktimpulse mit geeignetem Wert und geeigneter Dauer zur Verwendung in der DCM ab. Die Kennzeichnungsbits für den Adresseingang, den Adressausgang, den Befehlausgang und den Statuseingang haben jeweils Taktimpulse für die Adresse, den Befehl und den Status zur Folge. Die Kennzeichnungsbits für den Betriebseingang, den Betriebsausgang, den Dateneingang sowie den Datenausgang haben Datentaktimpulse zur Folge.

Der Datenselektor 64- empfängt acht Sammeleingangsleitungen nebst einem Paritätsbit und die acht Sammelausgangsleitungen nebst einem Paritätsbit und multiplex^ diese Leitungen auf acht Sammelleitungen und eine Paritätsleitung, die mit einem Neun-Bit-Register 66 verbunden sind. Die Überraittlungs- bzw. Transmitterschaltkreise 7Oa-7Oh geben die bezeichneten Codes, Taktimpulse und Daten an den DCM ab.

Der Kurzbelegungsdetektor 60 ist in allen Einzelheiten in Fig. 5 dargestellt und weist ein einziges D-Flipflop auf. Der Ausgang des Kurzbelegungsflipflops wird zu einer logischen 1, wenn das Adress-Ausgangskennzeichnungsbit eine logische 1 führt und das Statuseingangskennzeichnungsbit

909847/071?

ebenso eine logische 1 führt. Das Kurzbelegungsereignis entsteht, wenn die Steuereinrichtung für die periphere Vorrichtung das Statuseingangskennzeichnungsbit setzt, während das Adress-Ausgangskennzeichnungsbit noch gesetzt ist. Hierdurch wird verhindert, daß eine anfängliche Auswahlfolge zu Ende fortgeführt wird.

In Fig. 2 ist ersichtlich, daß der Systemrückstelldetektor 50 und der selektive Rücksetzdetektor 56 von den Kennzeichnungsbits für den Operanden- bzw. Operationsausgang und den Unterdrückungsausgang abhängt. Im Betrieb ist der falsche Zustand des Operations-Ausgangskennzeichnungsbits mit dem Freigabeeingang des Ereigniscodegenerators 68 verbunden, wodurch alle Ausgänge zwangsweise zu Null gesetzt werden. Das Bit niederster Ordnung des Ausgangscodes ist mit einem ODER-Gatter verbunden, dessen anderer Eingang mit dem Ausgang eines NAND-Gatters verbunden ist, welches den OP-Ausgang und den Unterdrückungsausgang miteinander verknüpft. Dies ist in Fig. 6 dargestellt. Wenn auf diese Weise das OP-Ausgangskennzeichnungsbit eine logische 0 führt, wird in Abhängigkeit des Zustandes des Unterdrückungsausgangskennzeichnungsbits ein Rücksetzereigniscode für das System oder ein selektiver Rücksetzungsereigniscode erzeugt.

Der Ein-Ausgabe-(l/0-)Unterbrechungsdetektor ^A- ist im Detail in Fig. 8 dargestellt. Er weist ein D-Flipflop auf, das einen Clock-Impuls erhält, wenn das Halteausgangskennzeichnungsbit eine logische O einnimmt, zurückgesetzt wird, wenn das Adressausgangskennzeichnungsbit zu 0 wird, und dessen OP-Eingang mit dem D-Eingang verbunden ist. Solange das Adressausgangskennzeichnungsbit eine logische 1 führt, kann das Flipflop auf den Zustand des D-Eingangs gesetzt werden, der mit dem Status des OP~£ingangskennzeichnungsbits übereinstimmt, und zwar immer dann, wenn das Halteausgangs-

909847/071T

kennzeichnungsbit zu einer logischen O umspringt.

Der Anfangsauswahldetektor 52 gemäß Pig. 2 ist in Fig. 9 dargestellt und weist ein D-Flipflop und ein ODER-Gatter mit einem invertierten Ausgang auf, d. h. es stellt ein NOR-Gatter dar. Das Flipflop wird so angesteuert, daß es in Abhängigkeit von dem logischen Status des Halteausgangs-Eingangs eine logische 1 oder eine logische O abgibt, wenn der Adressausgang auf eine logische 1 umspringt. Das Flipflop wird immer dann zurückgesetzt, wenn der Serviceausgang oder die Netzeinschaltrücksetzung eine logische 1 einnimmt.

Der Detektor 68 gemäß Fig. 2 für das Endverfahren bzw. die Endprozedur ist in Fig. 10 dargestellt und weist zwei ODER-Gatter mit invertierten Ausgängen und ein D-Flipflop auf. Dieses wird so angesteuert, daß beim Übergang des Status-Eingangs auf eine logische 1 es einen Zustand entsprechend jenem einnimmt, der an dem D-Eingang anliegt. Dieser führt eine logische 1 nur dann, wenn der Adressausgang und die Anfangsauswahl eine logische 0 führen. Das Flipflop wird zurückgesetzt, wenn entweder der OP-Eingang oder die Netzeinschaltrücksetzung eine logische 1 einnehmen.

Ein Blockdiagramm des Datensammelmoduls ist in Fig. 5 dargestellt. Die Eingänge werden daran von dem CIM zugeführt und die durch das DOM gesammelten Daten, die als Ausgangsdaten angesehen werden können, sind für den Mikrocomputer verfügbar. Die Eingänge von dem CIM werden einer Reihe von Empfängern 100-112 zugeführt. Die Sammelleitungen mit neun Bits parallel, von denen eines das Paritätsbit darstellt, werden mit den Datenempfängern 100 verbunden. Die von der Sammelleitung getragene Information kann Daten, eine Adresse, ein ^Befehlsbyte oder ein Statusbyte sein. Die an die Datenempfänger angelegte Information erscheint an dessen Ausgang

909847/671*

und ist mit der Vorrichtung 116 zur Überprüfung der Parität und mit den Datenzwischenspeicherregistern 114 verbunden. Die Vorrichtung 116 gibt eine Paritätsfehlerausgangsanzeige ab, wenn die Parität nicht stimmt. Das Datenzwischenspeicherregister 114 weist drei Sechzehn-Bit-Register zu sechs Bytes auf. Infolgedessen speichern die Register die sechs durch den Datenempfänger 100 empfangenen Bytes. An das Datenzwischenspeicherregister sind einige Steuersignale angelegt, die bestimmen, ob Daten in das Register 114 eingegeben werden sollen, oder, wenn dies der "Pail ist, ob sie danach in einen Datenspeicher 128 oder direkt an ein Ausgangsflipflop 152 angelegt werden. Dieses ist als Zwischenspeicher (firstin, first-out) ausgebildet. Die Steuereingänge zu dem Datenzwischenspeicherregister 114 sind folgende Leitungen: Datentaktimpuls, Datenfenster, Such- und Sektorsetzsteuerung. Das Datenzwischenspeicherregister 114 empfängt ebenso eine Anzeige von einem Datenbytezähler .138 von der gradzahligen/ungradzahligen Zählung der Datenbytes und Anzeigen von der Speichersteuereinheit 134 über die Speicherfüllung und den Speicherzyklus. Die Ausgangssignale sind Daten und, im Fall von Such- und Sektoreinstellbefehlen, Adressinformationen, die mit dem Datenspeicher 128 und der Eingangsauswahl 15O für den Plipflop-Schaltkreis 152 jeweils verbunden sind. Ein als Speicheranfrage bezeichneter Steuerausgang ist an die Speichersteuereinheit 134 angelegt, um das Einschreiben von Daten in den Speicher 128 zu bewirken.

Die Einzelheiten des Datenspeicherregisters 114 und der damit verbundenen Logikschaltkreise sind in Fig. 11 dargestellt, wobei die drei ßegisterabschnitte, von denen jeder zwei Datenbytes hält, in Kaskade verbunden sind, wobei die Datenbytes auf der Sammelleitung aus dem Empfänger 100 (Fig. 3) mit den gradzahligen und ungradzahligen Bytebereichen des Abschnitts 1 verbunden sind. Die logische Bedingung zum Trennen

909847/0717

der Bytes in gerade und ungerade Bereiche, die in vereinfachter logischer Form dargestellt sind, sind: Datentaktsignal * geradzahlige Nummer Byte if (Datenfenster + Such- + eingestellter Sektor); und

Datentaktsignal # ungeradzahlige Nummer Byte # (Datenfenster + Such- + eingestellter Sektor).

Das gradzahlige Byte und dessen Komplement werden von dem Datenbytezähler 138 abgenommen, der die Datenbytes zahlt· Das Dateneingangssignal wird entweder von dem Empfänger 102a oder 102b über den Wähler 102c angelegt. Wenn ein Datenfenster von dem Komparator und der Logik 14-0 und ein Datentaktsignal von dem Selektor 102c vorliegt, wird auf diese Weise ein gradzahliges Byte in den oberen Bereich des Abschnitts 1 des Registers 1102 und ein ungradzahlig bezeichnetes Byte in den unteren Bereich des Abschnitts 1 des Registers 1102 eingeblendet werden. Ebenso wird bei Vorliegen eines Such-· oder Sektoreinstellbefehls, wie er durch den Befehlsdekoder 124 nachgewiesen wird, zur Folge haben, daß Bytes in den Abschnitt 1 des Registers 1102 eingegeben werden.

Wenn der Abschnitt 2 des Registers 1104- leer ist, wird der Inhalt des Abschnitts 1 in den Abschnitt 2 übermittelt werden. Wenn der Abschnitt 3 des Registers 1106 leer ist und der Abschnitt 2 voll ist, wird der Inhalt des letzteren in den erstgenannten übermittelt werden. Auf diese Art und Weise bewegen sich die Daten immer auf den letzten Abschnitt des Zwischenspeicherregisters 114-. Die verbundene Logik gibt ebenfalls ein Ausgangssteuersignal, nämlich Speicheranforderung ab, das mit der Speichersteuereinheit 134- verbunden ist, um den Datentransfer vom Abschnitt 3 des Registers 1106 zu dem Speicher 128 in Gang zu setzen. Die logische Bedingung

909847/Θ71*

zur Erzeugung einer Speicheranforderung besteht darin:

+ Sektoreinstellung + Speicher voll ■*■ (Abschnitt 3 voll # Speieherzyklus aktiv + Abschnitt 2 voll).

Von letzterer Bedingung ist ersichtlich, daß das Steuersignal nicht im Fall eines Such- oder Sektoreinstellbefehls erzeugt wird. Im letzteren Fall werden die Daten im Abschnitt 3 (die die Scheibenantriebsadressinformation darstellen) in das Flipflop eingegeben, und zwar durch eine nachfolgend beschriebene Logikschaltung. Ebenso wird das Steuersignal nicht erzeugt werden, wenn der Speicher 128 voll ist. Eine solche Bedingung hat zur Folge, daß ein Speicher voll-Signal erzeugt wird, wie noch beschrieben wird. Wenn weder ein Such- noch ein Sektoreinstellbefehl vorliegt und der Speicher nicht voll ist, wird eine Speicheranforderung erzeugt werden, wenn entweder der Abschnitt 2 voll ist oder der Abschnitt 3 voll ist und der Speicher nicht laufend den Inhalt des Abschnitts 3 einschreibt. Das Speicherzyklussignal von der Speichersteuereinheit 134 zeigt an, daß ein Speieherzyklus gegenwärtig fortschreitet. Die Speichersteuereinheit 134 gibt in Abhängigkeit von einer Speicheranforderung ein Schreibsignal auf einer Schreib/Leseleitung an den Datenspeicher 128 ab und, nachdem das Einschreiben vervollständigt ist, die Adresse in das Schreibadressregister 130 ab. Das Wort (zwei Bytes) von dem Datenzwischenspeicherregister 114 wird deshalb in den Speicher an einer Stelle eingeschrieben, die durch das Schreibadressregister I30 festgelegt ist.

Die in dem Datenspeicher 128 gesammelten Daten können durch den Mikrocomputer unter Steuerung der Speichersteuereinheit 134 und des Leseadressregisters 132 abgerufen werden. Die Eingänge von dem Mikrocomputer sind aus Gründen der Einfach-

909847/871*

heit der Darstellung niclit dargestellt, jedoch wurden diese Eingänge ein Signal bewirken, das an die Speichersteuereinheit 134 angelegt wird, sowie eine Leseadresse an das Leseadressregister 132. Als Ergebnis würde der Datenspeicher 128 die an der durch das Leseadressregister 132 bezeichneten Stelle⁺ausgeben. Solange wie die Speichersteuereinheit 134 fortfährt, Eingangssignale von dem Mikrocomputer zu empfangen, würde sie ebenfalls fortfahren, die Adresse in das Leseadressregister zu inkrementieren und Daten von dem Datenspeicher 128 auszugeben .. Wenn der Mikrocomputer eine spezielle Leseadresse an das Register 132 anlegt, so wird die Reihe von aus dem Datenspeicher 128 ausgelesenen Daten einfach solche Daten, beginnend mit der Adresse ausgeben, die der zuletzt gelesenen Adresse folgt. Auf diese Weise werden die Daten aufeinanderfolgend sowohl von den Speicherstellen gelesen, als auch in diese eingeschrieben. befindlichen Daten

Ein Vergleichsschaltkreis 136 verhindert, daß Eingangsdaten eingeschrieben werden, wenn der Datenspeicher voll ist, wodurch die gespeicherten Daten zerstört werden, die bislang noch nicht aus dem Datenspeicher 128 ausgelesen worden sind. Dies wird dadurch vervollständigt, daß eine Schreibadresse und eine Leseadresse an den Vergleichsschaltkreis 136 angelegt wird. Wenn die zwei Adressen gleich sind, wird ein Ausgangssignal, Speicher voll, an den Speicheranfrageschaltkreis der Einheit 114- angelegt, um weitere Anforderungen zum Einschreiben von Daten in den Datenspeicher 128 zu blockieren (vgl. Fig. 11). Das Ausgangssignal, Speicher voll, wird solange eine logische 1 führen, bis weitere Information aus dem Datenspeicher 128 ausgelesen worden ist, was einen Wechsel der Leseadresse 132 zur Folge hat.

Wie vorstehend erwähnt, sind die einzigen Daten, die in den Datenspeicher 128 gelangen, jene, ^±_e während des Vorliegens

909847/071*

ORlGiNAL INSPECTED

-"■23 -

des Datenfenster-Steuersignals an die Datenzwischenspeicherregister 114- angelegt worden sind. Die Erzeugung des letzteren Steuersignals stellt eines der Merkmale dar, durch das die Datenreduktion möglich ist, d. h. der Empfang aller Daten, jedoch die Auswahl nur so vieler Daten, wie für das System von Interesse sind. Die Anordnung zur Erzeugung des Datenfensters wird nachfolgend beschrieben. Ein Empfänger 104 empfängt ein Adresstaktsignal von dem CIM und legt dieses Taktsignal an ein Adressregister 118. Zur gleichen Zeit, wie ein Adresstaktsignal empfangen worden ist, wird die Information auf der EingangsSammelleitung aus einer Adresse einer Vorrichtung bestehen, die mit dem Computerkanal verbunden ist. Die Adresse auf der Datenleitung wird durch den Empfänger 100 hindurchgehen und in das Vorrichtungsadressregister 118 mittels eines Adresstaktsignals eingeblendet werden. Die Adresse in dem Vorrichtungsadressregister 118 adressiert ein Steuer-RAM 114-, das einen getrennten Adressbereich für jede Vorrichtungsadresse besitzt. Das Stextr-RAM 14-4- gibt ein Steuerwort als Ergebnis aus, das in der Adresse entsprechend der Vorrichtungsadresse gespeichert wird. Das Steuerwort, das in das Steuer-RAM 144- eingespeichert worden ist, hängt davon ab, welche besondere Vorrichtung, dessen Adresse sich in dem Adressregister 118 befindet, für das System von Interesse ist. Das Steuerwort weist drei Felder, erste Bytenummern, letzte Bytenummern und eine Pseudoadresse auf. Diese identifiziert wie die Eingangsadresse die besondere Vorrichtung. Die Pseudoadresse entspricht jedoch der Adresse in dem mit dem Mikrocomputer verbundenen Speicher, wobei alle Information über die Vorrichtung gesammelt wird. Das Feld, das als erstes Byteanzahlfeld bezeichnet ist, enthält die Anzahl der ersten Datenbytes, die das System sammeln will. Das als letzte Bytezahl bezeichnete Feld enthält eine Zahl, die das letzte Datenbyte darstellt, welches das System sammeln will. Es sei vorausgesetzt, daß die einer entsprechen-

909847/971t

- 24 - " ■

den Vorrichtung entsprechende Adresse auf der Datenleitung 100 ankommt und in das Vorrichtungsadressregister 118 durch das Adresstaktsignal eingeschrieben wird. Des weiteren sei vorausgesetzt, daß das Steuerwort für die besondere Vorrichtung eine Pseudoadresse ebenso wie eine erste Bytezahl entsprechend 16 und eine letzte Bytezahl entsprechend 31 enthält. Die Pseudoadresse wird direkt durch die Eingangsauswahleinrichtung 150 an das Flipflop 152 angelegt. Die den ersten und letzten Bytes entsprechende Zahl wird an einen Komparator 140 angelegt werden. Nachfolgend wird die Adresse der Vorrichtung, die Vorrichtung und/oder die CPU damit beginnen, Daten auf den Kanal abzugeben. Die Daten werden durch das CIM aufgenommen und an das DCM auf den Sammelleitungen abgegeben. Ebenso wird jedes Datenwort auf dem Kanal durch ein Datentaktsignal begleitet werden, welches ebenso durch das CIM aufgenommen und an das DOM abgegeben wird. Das Datentaktsignal wird an den Empfänger 102a oder b und über diese an einen Datenbytezähler 138 angelegt werden. Der Datenbytezähler zählt die auf dem Kanal während der beschriebenen besonderen Folge auf dem Kanal erscheinenden Datenbytes. Der Ausgang von dem Datenbytezähler 138 ist an den Komparator 140 angelegt, wobei er mit der ersten Bytezahl und der letzten Bytezahl verglichen wird. Wenn die Zahl in dem Datenbytezähler mit der ersten Bytezahl übereinstimmt, wird das Datenfenstersignal eine logische 1 annehmen und wenn die Zahl in dem Datenbytezähler größer als die letzte Bytezahl wird, wird dieses Signal eine logische 0 einnehmen. Infolgedessen wird das Datenfenstersignal für die Dauer, während der Daten zwischen den bezeichneten ersten und letzten Bytes an das Datenzwischenspeicherregister 114 angelegt werden, eine logische 1 annehmen. Auf diese Art und Weise bestimmt das Steuerwort den speziellen Teil der Eingangsdaten, die gesammelt werden sollen. Der Rest der Eingangsdaten wird ausgeblendet.

909847/07$*

ORIGINAL INSPECTED

Im Fall bestimmter Vorrichtungen werden für das System die Daten nicht von Interesse sein. Für solche Vorrichtungen weist das Steuerwort in dem Steuer-RAM 144 ein erstes Bytezahlfeld mit Einsen und ein letztes Bytezahlfeld mit Nullen auf. Eine einfache Logikschaltung in dem Komparator 14-0 stellt diese Bedingung fest und blockiert die Erzeugung eines Datenfenstersignals. Für gewisse andere "Vorrichtungen benötigt das System keine Information. Für diese Vorrichtungen wird das Steuerwort ein erste Bytefeld haben, wobei das am meisten signifikante Bit zu 1 gesetzt ist, sowie ein letztes Bytefeld, dessen am meisten signifikantes Bit auf 0 gesetzt worden ist. Diese Bedingung wird ebenfalls durch den Komparator 140 erkannt. In diesem Fall wird das Datenfenstersignal nicht/erzeugt werden, aber ein Ausgangssignal, Adressenzurückweisung, wird eine logische 1 annehmen und danach die Speicherung eines Pakets von Informationen in das Flipflop 152 blockieren. Es sei angemerkt, daß der Datenbytezähler immer zurückgesetzt wird, wenn das Steuertaktsignal eine logische 1 aufweist. Für vorliegende Zwecke genügt es zu verstehen, daß der Datenbyteaähler während des Beginns jeder Auswahlfolge auf dem CPU-Kanal zurückgesetzt wird.

Die Empfänger 106 und 108 empfangen jeweils das Steuerun'd Statustakt signal. Der Steuertaktimpuls tritt auf, wenn ein Steuerbyte auf der Sammelleitung erscheint, und ein Statustaktsignal tritt auf, wenn ein Statusbyte auf der Sammelleitung erscheint. Die Steuer- und Statustaktsignale, die jeweils durch die Empfänger 106 und 108 empfangen werden, werden an eine Steuer/Statusladeauswahleinrichtung 120 angelegt. Der Eingang des Datenempfängers 100 ist ebenfalls mit dieser Vorrichtung 120 verbunden. Die Funktionsweise der Vorrichtung besteht in der Entscheidung, ob das Steuerbyte oder das Statusbyte in dem Steuer-Statusregister 122 zu der Zeit sein sollte, zu welcher das Paket

909847/Θ71Τ

an Informationen durch das Flipflop 152 gesammelt wird. Die Ladeauswahleinrichtung 120 und das Register 122 arbeiten wie folgt. Wenn immer ein Steuertaktimpuls empfangen wird, blendet die Ladeauswahleinrichtung das Steuerbyte in das Register 122. Wenn ein nachfolgendes Statusbyte die Form OOOOXXOO aufweist, wobei X entweder eine logische 1 oder eine logische 0 darstellen kann, zeigt dies an, daß die Folge auf dem Kanal, die durch die CPU gesteuert wird, stattfinden kann. Die Vorrichtung 120 wird in diesem Fall das Statusbyte nicht in das Register 122 einschreiben. Das Steuerbyte wird darin bleiben und an das Flipflop 152 abgegeben werden. Wenn andererseits das Statusbyte eine andere Form als OOOOXXOO aufweist, bezeichnet das, daß die befohlene Folge nicht stattfinden kann. In diesem Fall wird die Vorrichtung 120 das Statusbyte in das Register 122 laden, um das zuvor geladene Steuerbyte zu ersetzen. Ebenso wird die Ausgangsleitung, die als nicht Anfangsauswahl bezeichnet ist, intern erzeugt werden und eine logische 1 führen, wenn das Statusbyte nicht gleich OOOOXXOO ist.

Ein einfacher Logikschaltkreis zur Durchführung der Logik der Vorrichtung 120 und des Registers 122 ist in Fig. 12 dargestellt. Ein Ausgangssignal mit einer logischen 1 von dem ODüE-Gatter 1202 steuert das Register 1214, so daß das Acht-Bit-Byte auf der Sammelleitung eingeschrieben wird. Dies entsteht bei drei Bedingungen. Wenn das Steuertaktsignal eine logische 1 führt, wird das Ladesteuersignal ebenfalls eine logische 1 führen. Des weiteren wird das UND-Gatter 1204 eine logische 1 an das ODER-Gatter 1202 abgeben, wenn das Statustaktsignal eine logische 1 führt und das die nicht anfängliche Auswahl anzeigende Signal ebenfalls eine logische 1 führt, so daß das Ladesteuerbefehl zu 1 wird. Wenn drittens das Statustaktsignal eine logische 1 führt und eines der Statusbits S7, S6, S3, S2,

909847/071T

S1 und SO eine logische 1 führt, wird die Kombination des NOR-Gatters 1206, des Invertierers 1208 und des AND-Gatters 1210 ein Ausgangssignal mit einer logischen 1 als Ladebefehl abgeben. Die Steuerleitung für die nicht anfängliche Auswahl ist der Q-Ausgang eines D-Flipflops 1212, dessen Clock-Eingangssignal das Statustaktsignal empfängt und dessen D-Eingang eine logische 1 führt, wenn das Statusbyte OOOOXXOO entspricht. Wenn somit das Statusbyte nicht gleich OOOOXXOO ist, wird der D-Eingang eine logische 0 führen und ein gleichzeitig auftretendes Statustaktsignal wird eine logische 1 am Ausgangssignal für die nicht anfängliche Auswahl verursachen. Allgemein zeigt dies an, daß die überwachte Vorrichtung die anfängliche ausgewählte Folge zu dieser Zeit nicht ausführen wird.

Die Sammelleitung, ebenso wie das Steuertaktsignal bzw. der Befehlstakt wird ebenfalls an den Befehlsdekodierer 124 angelegt, der Such- und Sektoreinstell-Befehle dekodiert und alle Lese- und Schreibbedingungen aller Befehle nachweist. Das Lesen oder Schreiben wird durch das letzte kennzeichnende Bit des Steuerbytes bestimmt. Wenn es eine logische 1 führt, wird durch den Befehl das Einschreiben von Daten von dem Kanal in die Steuereinheit der peripheren Vorrichtung durchgeführt. Wenn es jedoch 0 ist, wird das Lesen von Daten von der Steuereinheit an den Kanal durchgeführt. Die Lese- und Schreibeausgänge von dem Befehldekodierer werden an den Selektor 102c abgegeben, wobei die Auswahl des Dateneingangstaktsignals und des Datenausgangstaktsignals jeweils bewirkt wird.

In dem CPU-Kanal gehören die Such- und Sektoreinstellbefehle zu Scheibenantrieben und sie haben eine einzige, jedoch kurze, auf den Sammelleitungen des Kanals auftretende Folge von Informationen zur Folge. Die einzige Information besteht in der Adressinformation, die jedoch von den zusammen mit den Adress-

909847/071*

kennzeichnungsbits auftretenden Adressbytes unterschieden werden sollte. Letztere Bytes adressieren die periphere Vorrichtung. Erstere, die durch ein Datenkennzeichnungsbit begleitet werden, stellen interne Adresse für die Scheibenbzw. Plattenantriebe dar. Diese Information wird durch den Monitor als Daten behandelt, einschließlich des Eintritts in die Datenzwischenspeicherregister. Wenn ein Such- oder Sektoreinstellbefehl auftritt, wird das Überwachungssystem so betrieben, daß der Datenspeicher 128 umgangen wird und die Adressinformation direkt in die Zwischenspeicherregister 114 an das Flipflop 152 für die nachfolgende Sammlung durch den Mikrocomputer angelegt wird. Dies wird durch den Befehlsdekodierer 124 vervollständigt, der die Steuerworte empfängt und ein Ausgangssignal mit einer logischen 1 auf den Sektoreinsteil- und Suchausgangsleitungen abgibt, wenn der Befehl jeweils ein Sektoreinsteil- und ein Suchbefehl darstellt. Die Sektoreinsteil- und Suchleitungen sind an die Datenzwischenspeicherregister 114, wie vorstehend beschrieben, angelegt, um den Eintritt der Adressinformation in das Register 114 zu steuern.

Ein Drei-Bit-Eingangsereigniscode wird an den Empfänger angelegt und in einen Ereignisübersetzer 162 mittels eines Ereignistaktsignals eingeblendet, das durch den Empfänger 112 hindurchgeht. In der speziellen Ausführungsform gibt es sieben Eingangsereigniscodes, die sieben Ereignisse auf dem CPU-Kanal darstellen. Die Eingangsereignisse und die jeweiligen Ereigniscodes sind:

Systemrücksetzung 000

selektives Zurücksetzen 001

I/O-Unterbrechung 010

verkettete Anfangsauswahl 101

unverkettete Anfangsauswahl 100

909847/071?

ORIGINAL !NSPEC"ED

2918908

Kurzbelegung 011

Endprozedur 110

Der Ereignisübersetzer 146 übersetzt die ankommenden Ereigniscodes und gibt einen Ausgangsereigniscode ab, der Teil von dem dekodierten Eingangsereigniscode und zum Teil von der vorhergehenden Folge von Ereignissen abhängt. Um die vorhergehende Folge von Ereignissen zu bestimmen, empfängt der Ereignisübersetzer 146 ebenso folgende Eingangs signale: suchen, Sektor einstellen, nicht anfängliche Auswahl, Daten empfangen und Daten verloren. Das als Daten empfangen bezeichnete Eingangssignal wird von einem Datenflipflop 126 abgegeben, das durch ein Datentaktsignal gesetzt und immer dann zurückgesetzt wird, wenn der Adresstaktimpuls eine logische 1 annimmt. Infolgedessen wird die mit Daten empfangen bezeichnete Leitung eine logische 1 annehmen, wobei' die auf das letzte Adresstaktsignal empfangenen Daten bereitgestellt werden.

Il % '

Die mit Daten verloren bezeichnete Eingangsleitung wird von einer einfachen Logik abgenommen, die hierin als Teil der Speichersteuerung 134 dargestellt ist, durch die das Ausgangssignal, Daten verloren, eine logische 1 führt, wenn das Ausgangssignal _t Speicher voll^eine logische 1 führt, die Datenzwischenspeicherregister voll sind und ein Datentaktsignal auftritt. Der Ereignisübersetzer 146 gibt ebenfalls ein Ausgangssignal an die Flipflop-Steuereinrichtung 156 zum Start des Ladens des Flipflops ab. Es sei angemerkt, daß das Flipflop 152» das ein Flipflopregister darstellt, an es angelegte "Informationen in Paketen speichert, wobei jedes Paket eine Gruppe von Daten axt spricht, die zu einer bestimmten, mit dem CPU-Kanal verbundenen Vorrichtung gehört. Das Flipflop ist mit einem Eingangsauswahlteil I50 und einem Flipflop 152 dargestellt. Der Eingangsauswahlteil

909847/071T

2918908

152 wählt die Ordnung der angelegten Information zum Einblenden in das Flipflop in Abhängigkeit von dem Ausgangssignal oder des DCM-Ereigniscodes aus·

Die zum Eintritt in das Flipflop angelegte Information besteht aus folgendem:

(1) Pseudoadresse - Diese Information identifiziert die bestimmte Vorrichtung, zu der die Information gehört, ebenso wie sie eine Adresse in dem Mikrocomputer-Speicher identifiziert, wo alle Information gesammelt werden soll.

(2) Schreibadresse - Diese Information bezeichnet die Endadresse plus eins in dem Datenspeicher 128, wo die Daten von der bestimmten Vorrichtung gespeichert sind.

(3) Datenbytezahl - Diese Information, die von dem Datenbytezähler 138 erhalten wird, gibt die Zahl von Datenbytes in der Datenaufnahme an, die über den CPU-Kanal übermittelt werden.

Datenspeicherausgang - Diese Information, die direkt von dem Datenzwxschenspexcherregxster 114 erhalten wird, wird nur an das Flipflop angelegt, wenn ein Such- oder Sektoreinstellbefehl vorliegt. Diese Information stellt die Plattenantriebsadressinformation dar, die zuvor erwähnt worden ist.

(5) Steuerbefehl/Statuswort - Diese Information bezeichnet den bestimmten Befehl, der durch die Vorrichtung oder den Status der Vorrichtung durchgeführt wird, wenn der Befehl nicht ausgeführt worden ist oder das Ende eines asynchronen Status durch eine Vorrichtung dem CPU-Kanal zugeführt worden ist.

909847/071T

■ - 31 -

(6) Ausgangs- oder DCM Ereigniscode - Dies stellt die Information von dem Übersetzer 14-6 dar, die das auf dem CPU-Kanal stattfindende bestimmte Ereignis anzeigt.

(7) Zeitmarkierung - Dies stellt die Zeitinformation durch die Zeiteinheit 154- dar, die die Zeit bezeichnet, zu der die zuvor genannte Information an das 3?lipflop 152 angelegt wird.

Die 3?lipflop-Steuereinrichtung 156 ist mit einem Eingangszähler 158 verbunden, der das Laden des Flipflops 152 überwacht. Der Zweck des Eintrittszählers 158. besteht in der Abgabe von Ausgangssignalen, die anzeigen, wenn das Flipflop leer ist, 75 % voll, wobei diese Tatsache anzeigende Information an das DOM Statusregister 160 angelegt wird. Wenn das Iflipflop vollständig gefüllt ist, was bedeutet, daß die daran angelegte neueste Information verloren gegangen ist, wird diese Information an das DOM Statusregister 160 angelegt. Andere an das DOM Statusregister angelegte Eingangssignale sindiDaten verloren, Paritätsfehler von der Paritätsüberprüfungseinrichtung 116 und ein Systemrückstellsignal von dem CPU-Kanal. Der Inhalt des DCM Statusregisters 160, durch welches eine Anzeige der zuvor erwähnten Bedingungen bereitgestellt wird, ist für 'den Mikrocomputer verfügbar. Das DCM weist ebenso eine DCM Adresse 148 auf, die den bestimmten Datensammelmodul identifiziert. Letztere Adresse wird dem Mikrocomputer mit dem Inhalt des Statusregisters 160 mitgeteilt. Die DCM Adresse ist besonders nützlich, wenn eine Vielzahl von DCMs mit einem einzigen Mikrocomputer verbunden sind.

Die Eingangsereigniscodes, die zuvor erwähnt worden sind, werden von dem CIM erhalten, der Gruppen von Signalen auf dem CPU-Kanal überwacht und die Ereigniscodes entsprechend

909847/071?

der bestimmten Kanalabfolge bereitstellt. Die bestimmten Kanalfolgen sind Standardabfolgen. Die Gruppen von auf dem Kanal auftretenden Signale und deren Folge entsprechen jenen Ereignissen, die in verschiedenen Publikationen veröffentlicht sind (IBM Publikation Nr. GA-22-6974-). Zu Zwecken des besseren Verstehens vorliegender Erfindung, jedoch mit der Gefahr der Übervereinfachung wird die Signifikanz der vorstehend erwähnten Eingangsfolgen kurz dargestellt.

Die unverkettete Anfangsauswahlfolge beginnt mit einer Adresse, die auf dem Kanal von der CPU zu einer Vorrichtung abgesendet worden ist und die durch ein Adresseingangssignal auf dem Kanal, einem ^efehlsausgangssignal auf dem Kanal und einem Statuseingangssignal auf dem Kanal gefolgt wird. Die als verkettete Anfangsauswahlfolge bezeichnete Folge ist gleich der unverketteten Anfangsauswahlfolge, jedoch wird durch sie mitgeteilt, daß der Kanal einen Verkehr mit der bestimmten, adressierten Vorrichtung unterhalt, selbst wenn der erste Befehl ausgeführt worden ist. Mit anderen Worten bedeutet dies, daß der Befehl für dieselbe Vorrichtung gewesen ist. Die Systemrücksetzfolge zeigt an, daß alle peripheren , an den Kanal angeschlossenen Vorrichtungen zurückgesetzt sind, und die I/O-Unterbrechungsfolge zeigt an, daß die gegenwärtig zum Verkehr mit der CPU ausgewählte Vorrichtung so angewiesen ist, daß sie wirksam von dem Kanal abgetrennt ist. Die selektive Rücksetzfolge setzt eine der Vorrichtungen zurück. Die Kurzbelegungsfolge tritt auf,wenn eine anfängliche Auswahl versucht worden ist, jedoch die Steuereinheit oder die adressierte Vorrichtung belegt ist. Eine Endprozedurfolge tritt auf, sowohl am Ende der Übertragung oder bei einem asynchronen Status, der anzeigt, daß eine nicht ausgewählte Vorrichtung mit dem CPU-Kanal in Verkehr zu treten wünscht.

9Q9847/G71T

ORIGINAL

Es werden elf Ausgangsereigniscodes von dem Ereignisübersetzer 146 abgegeben:

Systemrückstellung OOOO

asynchroner Status nach einem

Such- oder Sektorauswahlbefehl 0001

asynchroner Status 0011

unverkettete Anfangsauswahl 0100

verkettete Anfangsauswahl 0110

Kurzbelegung/abgebrochene Anfangsauswahl 0010

selektives Rücksetzen 1000

I/O-Unterbrechung 1010

Endprozedur 1110

Endprozedur mit verlorenen Daten 1111

Endprozedur suchen 1100

Endprozedur Sektoreinstellung 1101

Der Ereignisübersetzer 146 gemäß Fig. 3 ist in näheren Einzelheiten in i"ig. 4 dargestellt. Wie in Fig. 4 dargestellt, wird der Eingangsereigniseode von dem CIM an ein Ereigniscodehalteregister 502 angelegt und in dieses übertragen durch ein Ausgangssignal mit einer logischen 1 von dem Q-Anschluß eines Monoflops 504, das durch das Ereignistaktsignal getriggert ist. Der in dem Register 502 gehaltene Ereigniscode wird an einen Ereignisübersetzer abgegeben, der den CIM-Ereigniscode in einen DCM- oder Ausgangsereigniscode in Abhängigkeit von bestimmten Steuersignalen übersetzt. Der eine logische 1 führende Q-Anschluß des Monoflops ist ebenso eine Ausgangsleitung von dem Ereigniscodeüber— setzer 146 des empfangenen Ereigniscodes. Der eine logische 1 führende Q-Anschluß wird mit einer Leitung die anzeigt, daß das Flipflop nicht voll ist, von der Flipflop-Steuerung 146 zur Bereitstellung des Steuerausgangsspeichers in das

909847/071?

291890Q

Flipflop geundet. Dies kann als das Ausgangsereigniscodetaktsignal bezeichnet werden.

Die Eingänge zu dem Ereignisübersetzer 500 sind zusätzlich zu dem CIM-Ereigniscode: Daten empfangen, keine anfängliche Auswahl, verlorene Daten, Sektorsuch- und -einstellen. Es sei angemerkt, daß eine Steuerleitung und deren invertiertes Signal, d. h. suche und suche nicht - gleichzeitig allen logischen Schaltkreisen in dem System zugeführt sind. In der Zeichnung ist zur vereinfachten Darstellung oftmals nur eine der beiden Steuerleitungen angegeben.

Die Logik des Ereigniscodeübersetzers 500 ist im Detail in Fig. 4a dargestellt und weist ein Latch-Register 508 und eine Vielzahl von AND- und ODER-Gattern auf, die wie dargestellt verbunden sind. Die drei Bits des CIM-Ereigniscodes werden in das Latch-Register 508 eingegeben, wodurch die CIM-Ereigniscodebits und deren Inverse auf sechs Ausgangsleitungen bereitgestellt werden. Die Steuereingangsleitungen werden wie dargestellt gesteuert und die vier Ausgangsleitungen stellen den Vier-Bit-DCM-Ereigniscode dar.

Obgleich die Beziehung zwischenden Drei-Bit-CIM-Ereigniscodes und den Vier-Bit-DCM-Ereigniscodes durch die Logik gemäß Fig. 4 erhalten werden können, wird zum besseren Verständnis der Beziehungen nachfolgende Erklärung gegeben.

Vier der CIM-Ereigniscodes haben vier entsprechende DCM-Ereigniscodes jeweils und unabhängig von dem Status der Steuereingangsleitungen zur Folge. Es gibt folgende Ereignisse: System zurücksetzen, selektives Zurücksetzen, I/O-Unterbrechung und Kurzbelegung. Beispielsweise hat der CIM-Ereigniscode 001 (selektives Zurücksetzen) beim Ausgangsereigniscode 1000 (selektives Zurücksetzen) zur Folge.

909847/071?

Die CIM-Ereigniscodes, nämlich anfängliches Zurücksetzen und anfängliches Zurücksetzen mit Verkettung haben entsprechende DCM-Ereigniscodes zur Folge, wenn die Steuerleitung, nämlich nicht anfängliche Auswahl eine logische O führt. Wenn Jedoch letztere Steuerleitung eine logische 1 führt, wird jeder der vorstehend genannten CIM-Ereigniscodes in den DCM-Ereigniscode 0010 übersetzt, was die Kurzbelegung oder eine abgebrochene anfängliche Auswahl bezeichnet·

Die CIM-Ereigniscodeendprozedur (110) kann in jede der fünf DCM-Ereigniscodes in Abhängigkeit vom Zustand der Eingangssteuerleitungen übersetzt werden. Wenn das Signal, Daten empfangen, eine logische 0 führt, wird der DCM-Ereigniscode einen asynchronen Status (0011) abgeben. Wenn das Signal, nämlich Daten empfangen, eine logische 1 führt und eines der Signale suchen, Sektoreinstellung oder verlorene Daten eine logische 1 führt, wird der DCM-Ereigniscode jeweils die Endprozedur suche (1100), die Endprozedur Sektoreinstellung (1101) oder die Endprozedur mit verlorenen Daten (1111) sein. Wenn das Signal, Daten empfangen, eine logische 1 führt, und keiner der Signale suche, Sektoreinstellung oder verlorene Daten eine logische 1 führt, wird der DCM-Ereigniscode die Endprozedur (1110) sein.

Die in das Plipflop 152 für jedes Paket eingegebenen Daten sind in Gruppen von Worten angeordnet. Jedes Paket weist zwä von vier Worten auf, wobei jedes Wort zwei Acht-Bit-Bytes enthält. Ein Blockdiagramm des Plipflops 152 und der Vorrichtung, d. h. die Eingangsauswahlvorrichtung 152, die Steuerung und der Eingangszähler 158 ist in Pig. 7 dargestellt. Die die vier Worte 0-3 eines Pakets bildenden acht Bytes werden durch den Flipflop-Datenselektor 150 einzeln in Abhängigkeit von der Selektoradresse ausgewählt.

909847/07$?

291890Q

Jeder der mit 0-15 bezeichneten Leitungen, die an den Flipflop-Datenselektor I50 angelegt sind, stellen ein Acht-Bit-Byte dar, wobei die Bits parallel anliegen. Das bestimmte zum Erscheinen am Ausgang ausgewählte Byte hängt von der Vier-Bit-Auswahladresse ab, die an die Flipflop-Steuereinrichtung I56 angelegt ist.

Die Beziehung zwischen den Worten 0-3 ·> den Eingangsbyteleitungen an den Selektor I50, der an die B'lipflop-Steuerung 156 angelegte Vier—Bit-Ereigniscode und die Auswahladresse werden nachfolgend beschrieben werden.

Mit 0 und 1 bezeichnete Worte sind Teil jedes Pakets, unabhängig von dem Ausgangsereigniscode· Die Pseudoadresse, die aus acht Bits besteht, wird an die Byteleitung 0 angelegt und ergibt die ersten acht Bits des Wortes 0. Das Befehls/Statuswort, das aus acht Bits besteht, wird an die Byteleitung 1 angelegt und ergibt die zweiten acht Bits des Wortes 0. Der Vier-Bit-Ausgangsereigniscode nebst den ersten vier Bits der Zwölf-Bit-Zeitmarkierung wird über die Byteleitung 2 angelegt und ergibt das erste Byte des Wortes 1. Die letzten acht Bits der Zeitmarkierung werden über die Byteleitung 3 angelegt und ergeben das zweite Byte des Wortes 1.

Die vorstehend genannten vier Bytes bilden immer das Wort 0 und 1 des Pakets. Wenn der Ausgangsereigniscodetakt eine logische 1 annimmt, beginnt ein Zähler in dem Flipflop das Zählen, beginnend von dem Zählerstand 000 und legt diesen an den Adresseingang des Selektors I50 an· Der Zählerstand schreitet von 000 zu 011 fort, wodurch der Selektor I50 sequentiell die Bytes auf den Byteleitungen 0, 1, 2 und 3 an den Selektorausgang anlegt.

909847/07IT

ORIGINAL INSPECTED

Der nachfolgende Betrieb hängt von dem Ausgangsereigniscode und dem Status des Eingangssignals, nämlich suche oder stelle den Sektor ein, ab. Wenn das am meisten kennzeichnende Bit des Ausgangsereigniscodes O ist, werden die Worte O und 1 die einzigen Worte in dem Informationspaket sein. Auf diese Weise wird keine weitere Byteleitung durch den Selektor 150 ausgewählt werden. Wenn das signifikante Bit eine logische 1 darstellt, werden vier Worte in das Paket aufgenommen. Unter der letzteren Bedingung, die in der Flipflop-Steuerung 156 leicht nachgewiesen wird, indem der Status des am meisten signifikanten Bits des Ausgangsereigniscodes festgestellt wird, wird der Zähler vier weitere Zählungen, beginnend mit 100 und endend mit 111 durchführen. Die Selektoradresse hängt jedoch vom Status des Signals suchen oder Sektor einstellen ab. Wenn letzteres eine logische 0 ist, wird die an den Selektor 150 angelegte Adresse aufeinanderfolgend: 0100, 0101, 0110 und 0111. Auf diese Weise werden die Bytes auf den Byteleitungen 3, 4, 5 und 6 nachfolgend an den Selektorausgang angeschlossen, um die Worte 2 und 3 des Pakets zu bilden. Wenn die Signale suche oder Sektor einstellen eine logische 1 darstellen, wird durch das UND-Gatter 1304 die Adresse aufeinanderfolgende Werte einnehmen: 1100, 1101, 1110 und 1111. Die Bytes auf den Byteleitungen 12, 13, 14 und 15 werden aufeinanderfolgend ausgewählt.

Die sechzehn Bits des Datenbytezahlers 138 (Fig. 3) werden dem Selektor auf der Byteleitung 4 und der Byteleitung 5 zugeführt. Die Sechzehn-Bit-DGM-Speicheradresse von dem Schreibeadressregister 130 (Fig. 3) wird dem Selektor auf den Byteleitungen 6 und 7 angelegt. Über die Byteleitungen 12 bis, 15 werden die Signale Adressuche oder Sektoreinstellungsadresse, die vier Bits von dem Datenzwischenspeicherregister 114 (Fig. 3) bilden.

9Q9847/071T

Die Bytes von dem Selektor 150 werden in den Flipflop-Speicher 1506 unter der Steuerung eines Schreibeingangssignals von der Flipflop-Steuereinrichtung 156 an eine Adresse entsprechend jener in dem Speicheradresszähler 1308 eingeschrieben. Wenn der Zähler in der Flipflop-Steuerung fortschreitet, so daß Bytes von dem Selektor 150 auf die Ausgangsleitung abgegeben werden, wird der Speicheradresszähler 1308 um eine Zählstelle von 1 fortgeschaltet und des Schreibeingang wird dann an den Speicher 1306 angelegt; ebenso wird eine logische 1 dem Eingangszähler 158 zugeführt.

Wennimmer die Halteregister 1312a und 1312b leer sind, wird durch die Flipflop-Steuerung das Auslesen von Bytes aus dem Flipflop-Speicher 1306 bewirkt, die in die Halteregister abgestellt werden.

Wennimmer ein Paket zu dem Mikrocomputer zur Formatbildung und Darstellung für den Bediener abgesendet werden soll, kommt eine Anforderung in die Flipflop-Steuerung. Hierdurch wird letztere die Daten des Halteregisters an den Mikrocomputer abgeben und ein Leseeingangssignal an den Speicher I3O6 zum Auslesen des in der Adresse gespeicherten Bytes abgeben, die in dem Adresszähler I310 festgehalten ist. Zwei aufeinanderfolgende Bytes werden aus dem Speicher I3O6 ausgelesen und in den Halteregistern 1312a und 1312b gehalten. Der Zähler I310 wird um eine Zählung für jedes aus dem Speicher I3O6 ausgelesene Byte fortgeschaltet. Ebenso hat jedes ausgelesene Byte zur Folge, daß eine -1 an den Eingangszähler 158 angelegt wird. Letzterer überwacht die Anzahl von in dem Speicher I3O6 gespeicherten Bytes und gibt Ausgangssignale ab, nämlich leer, 75 % voll und voll, wobei das Vorliegen dieser jeweiligen Bedingungen in dem Speicher I3O6 durch eine logische 1 quittiert wird. Der Adressenselektor 1314 wählt eine Lese- oder Schreibadresse in Abhängigkeit

909847/071T

davon aus, ob eine Lese- oder Schreiboperation durchgeführt werden soll.

Kurz zusammengefaßt betrifft die Erfindung also ein Computerüberwachungssystem, welches mit dem Kanal 24· verbunden ist und als Bindeglied zwischen einer CPU 10 und peripheren Vorrichtungen 12, 14 und 16 dient· Kanalsignale werden in einem Kanalinterfacemodul 18 extrahiert, so geändert, daß sie kompatibel mit der Logik in einem Datensammelmodul 20 sind und an einen Datensammelmodul 20 zusammen mit Ereigniscoden abgegeben werden, die innerhalb des Kanalinterfacemoduls 18 erzeugt werden zur Anzeige gewisser Polgen und/odor Kombinationen von auf dem Kanal 24· entstehender Signale. Der Datensammelmodul 18 ist so programmierbar, daß jene peripheren Vorrichtungen ausgewählt werden können, die überwacht werden sollen, wobei die Art der zu sammelnden Information ebenfalls programmierbar ist.

909847/0 717

-HO-

Leerseite

Claims

IK)FFJMANN ·-.KITLJE. <* Ϊ'Λ ΚTN ΙΟΙ?

I "AT K N TAN W ΛΙ/Γ K 2! " I Ö O U Q

DR. ING. E. HOFFMANN (1930-1976) · D I PL-I NG. W. EITLE · D R. R ER. N AT. K. H O FFMAN N · D I PL.-I N G. W. LEH N

DIPL.-ING. K. FOGHSLE · DR, SER. NAL B, HANSEN ARABELLASTRASSE 4 (STERN HAUS) · D-8000 MO N CH EN 81 · TELEFON [089) 911087 . TELBX 05-2961? (PATH E)

32067

Tesdata Systems Corporation McLean, Virginia, USA

Überwachungs syst em

Patentansprüche

System zur Überwachung der Punktion von mit dem Zentraleinheitskanal verbundenen peripheren Vorrichtungen, wobei Daten, Adressen, Befehle, Statusinformationen und eine Vielzahl von Bedingungskennzeichnungsbits übertragen werden, gekennzeichnet durch:

ein Kanalschnittstellenmodul, der als periphere Vorrichtung mit dem Kanal verbunden ist_i und eine Datenselektoreinrichtung zur Aufnahme aller dieser Daten, Adressen, Befehle und Statusinformationen über den Kanal und diese auf eine Sammelausgangsleitung desselben legt, mit einem Signalwertsehaltkreis zur Aufnahme der ausgewählten Bedingungskennzeichnungsbits auf dem Kanal und zur Bereitstellung von Bedingungstaktsignalen an dessen Ausgang und mit Ereigniseinrichtungen zur Aufnahme der Bedingungskennzeichnungsbits und Abgabe von die ausgewählte Folge und die Kombinationen der Bedingungskennzeichnungsbits

909847/6711

ORIGINAL INSPECTED

darstellenden Eingangsereigniscodes und

durch einen Datensamiiielinodul, der nat dem KanalschniLlstellenmodul verbunden ist und alle Information auf der Ausgangssammelleitung empfängt, wie die Bedingungstaktsignale und die Eingangsereigniscodes, wobei der üatensammelmodul einen Paketspeicher zur Speicherung von Informationspaketen über eine aiisgewählte periphere Vorrichtung, wenn auf die ausgewählten peripheren Vorrichtungen auf dem Kanal zugegriffen wird, einen Datenspeicher zur Speicherung der ausgewählten Teile der zwischen der Zentraleinheit und den ausgewählten peripheren Vorrichtung hindurchgehenden und auf der Sammelleitung erscheinenden Datenteile und Einrichtungen aufweist, die auf eine Adresse auf der Sammelleitung zum wahlweisen Ansteuern des Eingangs der zu der periphoren Vorrichtung gehörenden Information, die durch die Adresse in dem Paketspeicher identifiziert ist^und zur Auswahl einorc speziellen Teils oder keines Teils dor nachfolgend auf der Sammelleitung erscheinenden Daten zur Speicherung in dem Datenspeicher anspricht.
2. System nach Anspruch 1, dadurch g e k e η η ζ e :i c h net, daß die auf eine Adresse ansprechende Einrichtung aufweist:

Steuerwortspeichereinrichtungen zur Bereitstellung eine;; Steuerwortes für Jede empfangene Adresse;

erste Einrichtungen, die von der Kontrollwortspeichereinrichtung zur Bestimmung abhängig ist, ob ein Paket von zu der peripheren Vorrichtung gehörenden, durch die Adresse repräsentierte Information gesammelt werden soll und

zweite Einrichtungen, die auf die Steuerwortspeichereinrichtung zur Bereitstellung eines Einblendfensters zur Steuerung der Auswahl der in den Datenspeicher eintreten-

909847/8711

-⁷J-

den Daten anspricht.
3. System nach. Anspruch 2, dadurch gekennzeichnet , daß der Datensammelmodul des weiteren mit dem Datenspeicher und dem Paketspeicher aufweist zur Bereitstellung einer Adresse in dem Datenspeicher der zuvor darin eingeschriebenen Daten als Eingang für den Paketspeieher. verbundene Einrichtungen
4·. System nach Anspruch 1, dadurch gekennzeichnet ,. daß der Datensammelmodul des weiteren Einrichtungen aufweist, die mit dem Datenspeicher und dem Paketspeicher zur Bereitstellung einer Adresse in dem Datenspeicher der zuvor darin eingeschriebenen Daten als Eingang für den Paketspeicher verbunden ist.
5. System nach Anspruch 1 oder 3» dadurch gekennzeichnet , daß der Datensammelmodul des weiteren einen Datenbytezähler aufweist, der von einem das Vorliegen von Daten auf der Sammelleitung anzeigenden Taktsignal zur Zählung der Anzahl von Datenbytes auf der Sammelleitung abhängig ist, wobei der Datenbytezähler einen Zählanzeigeausgang als Eingang für den Paketspeicher darstellt.
6. System nach Anspruch 1: oder 5* dadurch gekennzeichnet, daß der Datensammelmodul eine Befehl/Statusspeichereinrichtung zum Speichern der auf der Sammelleitung auftretenden Befehle und Statusworte aufweist, wobei die Vorrichtung ihren Inhalt als Eingang für den Paketspeicher bereitstellt.
7. System nach Anspruch 1 oder 6, dadurch gekennzeichnet , daß der Datensammelmodul des weiteren

909847/β7ΙΤ

"⁴" 291890S

aufweist: ein Befeul/Statusre^lster zum Speichern der daran angelegten Befehls- und Gtatusworte und zur Bereitstellung des Inhalts als Eingang an dem Paketspeieher, Befehl/Statusladeauswahleinrichtungen, die von das Vorliegen von befehlen und Statusworten auf der Sammelleitung anzeigenden Taktsignalen und von den auf der Sammelleitung anliegenden Befehls- und Statusworten abhängig sind, zum Anlegen eines Befehlswortes bei Empfang an das Befehls/Statusregister und zum Ersetzen des Befehlswortes in dem Register mit dem ausgewählten Statuswort.
8. System nach Anspruch 1 oder 7, dadurch gekennzeichnet , daß der Datensammelmodul ein Zwischenspeicherregister aufweist, das zwischen der Sammelleitung und dem Datenspeicher eingeschaltet ist und einen als Eingang mit dem Paketspeicher und mit dem Datenspeicher verbundenen Ausgang aufweist.
9. System nach Anspruch 8, dadurch gekennzeichnet , daß der Datensammelmodul des weiteren einen Befehlsdecoder aufweist, der von Befehlsworten auf der Sammelleitung zum Nachweis des Vorliegens eines Suchoder Sektoreinstellbefehls und zur Bereitstellung von Such- und Sektoreinstellsteuersignalen abhängig ist und des weiteren mit dem Zwischenspeicherregister verbundene logische Einrichtungen zum Einlaß der Information auf der Sammelleitung in das Register aufweist, wobei die Information eine interne Adresse bezüglich der ausgewählten peripheren Vorrichtungen aufweist, und die zuletzt erwähnte Adressinformation mit dem Paketspeicher als ein Ausgangssignal des Registers angeschlossen ist.
10. System nach Anspruch 1 oder 9, dadurch gekennzeichnet , daß der Datensammelmodul des weiteren

909847/87It

eine Vorrichtung zur Erzeugung eines Ausgangsereigniscodes aufweist, der von den Eingangsereigniscodes, einem Bedingungssignal, welches das vorherige Anliegen von Daten auf der Sammelleitung anzeigt, einem Bedingungssignal welches die verlorenen Daten von vorherbestimmten Befehlen und vorherbestimmten Statusworten zur Bereitstellung eines bezüglich der Worte jeweils verschiedenen Ausgangsereigniscodes anzeigt, und des weiteren von einem Bedingungstaktsignal und angelegten Codes abhängt, wobei der Ausgangsereigniscode als Eingang an den Paketspeicher angelegt ist, und des weiteren auf den Ausgangsereigniscode zur Auswahl von der Gesamtheit der an den Paketspeicher angelegten Eingangssignale ausgewählte Eingangssignale zum Speichern in dem Paketspeieher ansprechende Auswahleinrichtungen aufweist.

809847/0711