DE2919163A1 - Frequenzteiler - Google Patents
FrequenzteilerInfo
- Publication number
- DE2919163A1 DE2919163A1 DE19792919163 DE2919163A DE2919163A1 DE 2919163 A1 DE2919163 A1 DE 2919163A1 DE 19792919163 DE19792919163 DE 19792919163 DE 2919163 A DE2919163 A DE 2919163A DE 2919163 A1 DE2919163 A1 DE 2919163A1
- Authority
- DE
- Germany
- Prior art keywords
- transistor
- emitter
- transistors
- zone
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/40—Gating or clocking signals applied to all stages, i.e. synchronous counters
- H03K23/50—Gating or clocking signals applied to all stages, i.e. synchronous counters using bi-stable regenerative trigger circuits
- H03K23/54—Ring counters, i.e. feedback shift register counters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
- H01L27/0828—Combination of direct and inverse vertical transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/26—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback
- H03K3/28—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback
- H03K3/281—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator
- H03K3/286—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable
- H03K3/287—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of bipolar transistors with internal or external positive feedback using means other than a transformer for feedback using at least two transistors so coupled that the input of one is derived from the output of another, e.g. multivibrator bistable using additional transistors in the feedback circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/15—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors
- H03K5/151—Arrangements in which pulses are delivered at different times at several outputs, i.e. pulse distributors with two complementary outputs
Description
PATE3JTAKWÄI.TK j Q 1 Π -|
DIPt. ING. PETER SCHÜTZ DIPL. IWG. WOtFGAHG HEUStEE
ΙΪΔΒΙΛ-ΤΗΕΒΕδΙΔ-STRASSIi 22
POSTfMCH seoeus
B-SOOO MUJSiVCHEN" 86
B-SOOO MUJSiVCHEN" 86
IEi1EFON 059/4?β000
470810
TEiEX 52263S TEtEGHABIM SOJlBEZ
-8-
RCÄ 71,002 Dr .ν ο Β/Ξ
US Ser.No. 904,849
Filed; May 11, 1978
US Ser.No. 904,849
Filed; May 11, 1978
RCÄ Corporation,, N.Y. (Ψ,.St„Ά,}
Frequenzteiler
Die vorliegende Erfindung betrifft das Gebiet der Frequenzteiler, insbesondere Frequenzteiler in integrierten Kreisen«
Bei den gegenwärtig in integrierten Kreisen verv/endeten
Frequenzteilern besteht ein Widerspruch zwischen den Kreisen, die
bei relativ hohen Geschwindigkeiten, d.h. hohen Frequenzen, arbeiten können und den Kreisen, die relativ dichte integrierte
Kreisstrukturenj, d.h. integrierte Kreisstrukturen mit einer
relativ großen. Anzahl von Teilerstufen pro Flächeneinheit,
2
aufweisen. Bei I L (Integrated Injection LogicJ Kreisen handelt es sich um relativ dichte Strukturen, da sie in einem Bereich aus Halbleitermaterial, der raanchsaal als Wanne bezeichnet wird und als eine gemeinsame Emitter-
aufweisen. Bei I L (Integrated Injection LogicJ Kreisen handelt es sich um relativ dichte Strukturen, da sie in einem Bereich aus Halbleitermaterial, der raanchsaal als Wanne bezeichnet wird und als eine gemeinsame Emitter-
§09846/0911
POSTSCHECK EIÜKCHBW ΓΙΟ. OOliSEaO · ΞΔΪ-ΙΙΪΠΟΝΐΌ H-ETGSAIJIZ iIÖTJC3I3Ij' ΕΪΞ TCjCSuCS) ^ZIO. 60CCSZ'Ϊ^^S
zone dientρ gebildete bipolare Transistoren verwenden» Es kann
2 jedoch infolge der Kreisanordnung von I L-Kreisen der durch
die einzelnen Transistoren fließende Strom nicht leicht gesteuert werden= Als Ergebnis suchen die Einzeltransistoren
einen Sättigungs- oder Hochstromgrad zu erreichen, der die Arbeitsgeschwindigkeit des integrierten Kreises begrenzt.
TTL (Transistor Transistor Logic) und ETL (Emitter Coupled Logic) Kreise können bei relativ hohen Geschwindigkeiten
arbeiten, weil der Stromfluß durch die Einzeltransistoren so gesteuert werden kann, daß er unterhalb des Sättigungspegels liegt. Diese Strukturarten bedingen aber Anordnungen, in
denen die einzelnen bipolaren Transistoren für den größten Teil keine gemeinsame Elektrodenzone aufweisenο Als Ergebnis
weisen diese integrierten Kreisstruktüren relativ geringe
Dichten auf. Obwohl integrierte Kreise, die in logischen
Strukturen angeordnete Feldeffekttransistoren, wie integrierte
Kreise mit N-MOS (N- Channel Metal Oxid Semiconductor\,
P-MOS (P- Channel %tal Oxid Semiconductor) und C-MOS (Complementary Metal Oxid Semiconductor) verwenden, relativ
hohe Dichten aufweisen, sind ihre Geschwindigkeiten durch die relativ großen Kapazitäten zwischen Elektroden in Anbetracht
der in diesen Vorrichtungen vorhandenen Ströme begrenzt. Außerdem arbeiten integrierte MOS-Kreise bei Spannungspegeln, die nicht direkt mit bipolaren Kreisen kompatibel
sind, die in mit dem Frequenzteiler verbundenen analogen Kreisen verwendet werden»
Gemäß einer Ausführungsform der Erfindung enthält ein integrierter
Kreis zum Teilen der Frequenz eines Wechselsignals, wobei dieser Kreis eine relativ große Geschwindigkeit und
eine große Dichte aufweist, eine erste und eine zweite auf sinemeinsigen Substrat ausgebildete Halbleiter-Wanne. Die
erste Wanneenthält eine Mehrzahl von bipolaren Transistoren die das Halbleitermaterial der Wanne als gemeinsame Emitterzone
teilen. Die zweite Wanne enthält eine Mehrzahl von
IO8846/09
2319163
Transistoren, die das Halbleitermaterial der Wanne als eine
geraeinsame Kollektorzone teilen» Transistorpaare in der ersten Wanne sind zur Bildung von Flip-Flop-Stufen mit Transistorpaaren
in der zweiten Wanne überkreuz verbunden. Es werden von dem Wechselsignal abgeleitete komplementäre Taktsignale
an die abwechselnden Stufen angelegt. Jede Stufe enthält eine Einrichtung zum Vorspannen mit einem Transistorpaar in der
zweiten Wanne, um sicherzustellen, daß nur einer der Transistoren des Transistorpaars in der ersten Wanne gleichzeitig
leitet und daß der Stromfluß durch den leitenden Transistor unterhalb seines Sättigungsstromes liegt. Eine zwischen jeder
Stufe angeordnete Koppeleinrichtung überträgt in Antwort auf einen vorherbestimmten Pegel der Taktsignale die Leitungszustände
einer Stufe zur nächsten Stufe.
Im folgenden werden Ausführungsformen der Erfindung im Zusammenhang
mit den Figuren beschrieben. Es zeigt:
Figur 1 ein schematisches Schaltbild eines erfindungsgemäßen
integrierten Kreises,
Figur 2 eine Aufsicht der Halbleiterstruktur eines Teils des in der Figur 1 dargestellten integrierten Kreises,
Figur 3 einen Querschnitt entlang der Linie 3-3 durch einen Teil der in der Figur 2 dargestellten Struktur,
Figur 4 eine grafische Darstellung der Signalverlaufe zur
Erläuterung der Arbeitsweise des in der Figur 1 dargestellten integrierten Kreises, und
Figur 5 ein schematisches Schaltbild eines Teils des in der Figur 1 dargestellten integrierten Kreises.
Der in der Figur 1 dargestellte integrierte Kreis 10 ist als Frequenzteiler zum Teilen der Frequenz eines Eingangs-Wechseisignals
ausgebildet. Der integrierte Kreis 10 enthält eine Anzahl
909846/0957
von Anschlüssen zum Ankoppeln an einen externen, nicht dargestellten
externen Sehaltkreis . In der folgenden Tabelle sind
die diesen Anschlüssen zugeordneten Funktionen angegeben,
Anschluß Funktion
12 Leistungsaufnahme
14 Betriebserde
16 Signaleingang
20 Ausgangssignal
22 Komplementäres Ausgangssignal
Der integrierte Kreis 10 enthält einen Kreis 18 ', der ausführlich
in der Figur 5 dargestellt ist, zum Ableiten einer Versorgungsspannung +V," von der an den Anschluß 12 zur Leistungsaufnahme angelegten Spannung und zum Ableiten komplementärer
Taktsignale CLOCK und CLOCK, die in der Figur 4 grafisch dargestellt
sind,, von dem an den Signaleingangsanschluß 16 angelegten Eingangs-Wechselsignal <>
Der restliche Teil des integrierten Kreises 10 enthält η ähnlich angeordnete
Flip-Flop-Stufen, die in Kaskade geschaltet sind» Lediglich die erste Stufe 24a und die zweite Stufe 24b sind in der
Figur 1 dargestellt. Der integrierte Kreis 10 ist in einen ersten Teil oder eine erste Wanne 26 und einen zweiten Teil
oder eine zweite. Wanne 28 unterteilt,, wobei die Wannen
auf einem einzigen Substrat angeordnet sind, wie dies in den Figuren 2 und 3 dargestellt ist« Die Wanne 26 enthält
eine Mehrzahl, von Transistorenj. die eine Emitterzone^ die
in der Figur 1 symbolisch durch einen Leiter 30 dargestellt ist, gemeinsam haben- Die Wanne 28 enthält eine Mehrzahl von
Transistoren, die eine Kollektorzone gemeinsam haben„ die
in der Figur 1 durch einen Leiter 32 symbolisch dargestellt ist» Die Versorgungsspannung *V ist an den Leitern 32 angelegt.
Insbesondere enthält die Stufe 24a NPN-Transistoren QIa
und Q2a in der gemeinsamen Emitter-Wanne 26 und NPH-Transis-
toren Q3a und Q4a in eier gemeinsamen Kollektor-Wanne 28.
Die Stufe 24a ist mit der Stufe 24b über ΗΡϊΊ-Transistoren Q5a
und Q6a in der gemeinsamen Kollektor-Wanne 28 verbunden.
Die Basen der Transistoren Q1a und Q2a in der gemeinsamen
Emitter-ifanne 26 sind jeweils mit den Emittern der Transistoren
Q4a und Q3a in der gemeinsamen Kollektor-Wanne 28 verbunden.
Die Kollektoren der Transistoren QIa und Q2a in der gemeinsamen Emitter-Wanne 26 sind jeweils mit den Basen der
Transistoren Q3a und Q4a in der gemeinsamen Kollektor-Wanne verbunden» Die Emitter der Transistoren QIa und Q2a sind ebenso
Ttfie auch die Emitter aller anderen restlichen Transistoren in
der gemeinsamen Emitter-Wanne 26 über einen einzigen Widerstand
R5, der in der gemeinsamen Kollektor-Wanne 28 aiigsorciiSt isü,
an einen Leiter 34 gekoppelt. Dieser Leitsr 34 ist mit dem
Anschluß 14 für die Betriebserde verbunden«
In der gemeinsamen Kollektor-Wanne 28 sind die Emitter der
Transistoren Q3a und Q4a jeweils über Widerstands E2a micl S^a
mit dem Leiter 34 verbunden. Die Basen der Transistoren Q3a
und Q4a sind jeweils über Widerstände R1a und S3a rait einem
Leiter 36 verbunden» Das von dem Kreis 18 erzeugte GLOCZi-Signal
wird an den Leiter SS angelegte
Es wird festgestellt, daß die Transistoren QIa uno: Q2a in
Emitterschaltung angeordnet sind, wobei an den jeweilige;*:
Basen Eingänge und an dan Iswsiligan Kollektoren Ausgänge
vorgesehen sind» Es ist axteh festzustellenj daß die Transistoren
Q3a ^iind Q4a als Emitterfolger angeordnet sind;, wobei
die jeweiligen Basen als Eingänge v.nü die jewsiligsn Eriif.^-tsr
als Ausgänge dienenο
Die Basen der Transistoren ^jSa v.nü O4a sincl j-sweils :v;ii". ;1 s:.:_
Basen der Transistore«! Q5a unä Q6a In der geresiiisa^sii
Kollektor-Wanne 28 vsriHiiiclen„ Die Transistors^ Q5a. vjia G^a
sind ebenfalls als Emitterfolger angeordnää„ iiis sic:]i ~av~-
den Figures 2 und 3 ergibt 0 teileu sich die i::;a2is±g\;Q2rea QSa
2319163
und Q5a und die Transistoren Q4a und Q6a gemeinsame Basiszonen, die in der Figur 1 symbolisch durch Leiter dargestellt
sind.
Die Emitter der Transistoren Q5a und Q6a der Stufe 24a, die die Ausgangspunkte der Stufe 24a darstellen , sind jeweils
mit den Basen der Transistoren Q2b und Q1b der Stufe 24b verbunden, die die Eingangspunkte der Stufe 24b darstellen.
Die Stufe 24b ist der Stufe 24a ähnlich und weist daher dieselben Bezugszeichen auf, wenn man von der Ausnahme absieht,
daß der Buchstabe "a" durch den Buchstaben "b" ersetzt ist. Es wird jedoch festgestellt, daß die Basen der Transistoren
Q3b und Q4b der Stufe 24b mit einem Leiter 38 anstatt mit dem Leiter 36 verbunden sind. Das durch den Kreis 18 erzeugte
CLOCK -Signal wird an den Leiter 38 angelegt.
Die Ausgangspunkte der Stufe 24b an den Emittern der Transistoren Q5b und 06b sind mit entsprechenden Eingangspunkten
der nächsten Stufe nach der Stufe 24 in derselben Weise verbunden, wie die Ausgangspunkte der Stufe 24a an den
Emittern der Transistoren Q5a und Q6a mit den Eingangspunkten der Stufe 24b an den Basen der Transistoren Q2b und Q1b jeweils
verbunden sind. Die nächste Stufe nach der Stufe 24b ist wie die Stufe 24a an den Leiter 36 (d.h. an das CLOCK-Signal)
verbunden. Die auf diese Stufe folgende nächste Stufe ist, wie die Stufe 24b mit dem Leiter 38 (d.h. mit
dem CLQCK-Signal) verbunden. Die Leiter 36 und 38 sind mit
den verbleibenden Stufen in derselben abwechselnden Weise verbunden„
Die letzte, d.h. die n=te Stufe ist zur Bildung eines geschlossenen
Kreises mit der ersten Stufe, d.h. der Stufe 24a verbunden. Die Ausgangs-Eingangs-Beziehung zwischen der
letzten Stufe und der ersten Stufe wird jedoch im Gegensatz zu der in dem Rest des integrierten Kreises 10 folgenden Aus-
03846/0961
gangs-Eingangs-BeZiehung umgekehrt, wie dies durch die Anordnung
der Leiter 40 und 42 dargestellt ist. D.h., vorausgesetzt , daß der integrierte Kreis 10 nur zwei Stufen aufweist,
so&ß die Stufe 24a die erste Stufe und die Stufe 24b
die letzte Stufe ist, der Emitter des Transistors Q5b mit der Basis des Transistors Q1a anstatt mit der Basis
des Transistors Q2a und der Emitter des Transistors Q6b mit der Basis des Transistors Q2a anstatt mit der Basis des
Transistors Q1a verbunden ist.
Die Halbleiteranordnung des in der Figur 1 schematisch dargestellten Schaltkreises kann am besten im Zusammenhang
mit den Figuren 2 und 3 verstanden werden. In den Figuren 2 und 3 weisen die Basen, Emitter und Kollektoren der in der
Figur 1 dargestellten Transistoren dieselben Bezugszeichen, wie die in der Figur 1 verwendeten Bezugszeichen auf. Es
sind Buchstaben B, C und E zur jeweiligen Bezeichnung einer Basis, eines Emitters und eines Kollektors vorgesehen. Beispielsweise
ist die Basis des Transistors Q2a durch das Bezugszeichen B2a gekennzeichnet. Außerdem ist die Metallisierungsverbindung zu den verschiedenen Halbleiterelementen des integrierten
Kreises 10 durch ein Rechteck mit gestrichelten Linien dargestellt.
Bei der gemeinsamen Emitter-Wanne 26 und der gemeinsamen Kollektor-Wanne 28 handelt es sich vorzugsweise um Epitaxie-Schichten
aus einem N-Material, beispielsweise aus Silizium, die auf einem gemeinsamen Substrat 44 aufgewachsen sind. Bei
dem Substrat 44 handelt es sich um ein P-Material, beispielsweise um Silizium. Das N-Material der Wanne 26 enthält die
gemeinsame Emitterzone aller Transistoren der Wanne 26. Die Basis jedes Transistors der Wanne 26 ist ein entsprechender
Bereich des P-Materials, das indem N-Material der Wanne 26
durch Diffusion erzeugt ist. Der Kollektor jedes Transistors der Wanne 26 ist ein Bereich eines N+-Materials (das + weist
909846/0957
-15- 2319163
auf ein stärker dotiertes Halbleitermaterial hin) das in dem P-Material der entsprechenden Basisbereiche durch Diffusion
hergestellt ist. Das N-Material der Wanne 28 enthält die gemeinsame
Kollektorzone aller Transistoren der Wanne 28. Bei der Basis jedes Transistors der Wanne 28 handelt es sich
um einen entsprechenden Bereich des P-Materials, das in dem
N-Material der Wanne 28 durch Diffusion hergestellt ist. Bei dem Emitter jedes Transistors der Wanne 28 handelt es
sich um einen Bereich aus U+-Material, das in dem P-Material
der entsprechenden Basisbereiche durch Diffusion hergestellt ist. Wie früher bereits angedeutet wurde, sind die Transistoren
Q3a und Q5a und die Transistoren Q4a und Q6a in einer
gemeinsamen Basiszone angeordnet» Eine dünne Schicht 46, _ die in der Figur 2 nicht dargestellt ist? aus oxidiertem
Material,, beispielsweise aus Siliziumoxid, ist zwischen der
Metallisierung und dem Halbleitermaterial angeordnet, wenn man von den Bereichen der strichlierten Rechtecke absieht,
um eine elektrische Isolierung zwischen dem Halbleitermaterial und der Metallisierung herzustellen.
Die Wannei26 und 28 sind durch eine Trennschicht 48 aus einem
P·:—Material , das zwischen dem N-Material der Wannen 26 und
durch Diffusion erzeugt ist, getrennt. Die Trennschicht 48
steht mit dem Substrat 44 in Kontakt, das über den Erdanschluß 14 durch e.ne nicht dargestellte Verbindung mit Erde
verbunden ist. Da das Erdpotential das in dem integrierten Kreis 10 entwickelte kleinste Potential ist, sind beide
P-N-Diodenübergänge, die durch die Trennschicht 48 und das
M-Material der Wanne 26 und 28 an beiden Seiten der Trennschicht
48 gebildet sind, in umgekehrter Richtung vorgespannt und die Wannen 26 und 28 sind wirksam voneinander elektrisch isoliert.
Ia der Trennschicht &ß x-jird Ρ-:·=Material aa äer Stelle von
PHSateriai verwendet, um die Bildung von lateralen HPH-Sran
si stören su versieieien, die eine ausreichend große Ver~
aufweisen, um einen beträchtlichen Einfluß auf den
Betrieb des integrierten Kreises 10 auszuüben. Die Trennschicht
48 weist eine typische Breite von 0,4 mm auf.
In derWanne 26 ist ein Schutzbereich 50 aus diffundiertem
N+-Material in das N-Material eindiffundiert, der wenigstens
einen Teil des P-Materials des Basisbereichs umgibt , um die
Bildung eines lateralen PNP-Transistors mit einer bemerkenswerten Verstärkung zu verhindern. Der Schutzbereich 50 unterbricht
jedoch nicht die Leitung des N-Materials der gemeinsamen Emitter-Wanne 26, d.h. die gemeinsame Emitterzone der ■·.
Transistoren der Wanne 26 ist nicht unterbrochen. Der Schutzbereich 50 weist eine beträchtlich kleinere Breite, beispielsweise
0,2 mm , als der Trennbereich 48 auf. Typischerweise liegt das Verhältnis der Breite des Trennbereichs
und des Schutzbereichs 50 in der Größenordnung von 2 zu 1.
Es wird festgestellt, daß ein Schutzbereich zum Verhindern der Ausbildung von lateralen PNP-Transistoren zwischen dem
P-Material der Basisbereiche der Wanne 28 nicht erforderlich
ist, weil das N-Material, das die gemeinsame Kollektorzone
aller Transistoren der Wanne 28 enthält, an die +V-Versorgungsspannung über den Leiter 32 gekoppelt ist. Da die +V-Versorgungsspannung
in demintegrierten Kreis 10 das löchste Potential ist,
wird jeder laterale PNP-Transistor, der sich in der gemeinsamen Kollektor-Wanne 28 ausbilden könnte, nicht leiten, d.h. daß
sein Basis-Emitterübergang und sein Basis-Kollektorübergang in Sperrichtung vorgespannt sind.
Durch Bereiche des P-Materials werden in der gemeinsamen Kollektor-Wanne 28 Widerstände gebildet. Die Widerstandswerte
der Widerstände Ria, R3a und R5 sind durch die Dimensionen bzw. Abmessungen der entsprechenden P-Bereiche
bestimmt» Die Widerstandswerte der Widerstände R2a und R4a sind im Vergleich zu den Widerstandswerten der Widerstände R1a
R3a und R5 relativ groß. Dies wird durch die Diffusion von
09846/09S1
N+-Material in den entsprechenden P-Material bewirkt, um,
im nicht dargestellten Querschnitt, eine'Sandwich-ähiiche
Anordnung von P-Material zwischen N+- Material am oberen Ende und N-Material am Bodenende zu bewirken. Die Sandwichähnliche Anordnung versucht die Leitfähigkeit des P-Materials
zu begrenzen oder "zusammenzudrücken". Es werden daher die Widerstände wie die Widerstände R2a und R4a, häufig als
Pinch'-Widerstände bezeichnet. Während der Widerstand R5 in der gemeinsamen Emitter-Wanne 26 ausgebildet werden könnte,
ist es wünschenswert, daß er in der gemeinsamen Kollektor-Wanne 28 ausgebildet wird, so daß die Metallisierung zum
Verbinden des Widerstandes R5 zwischen der gemeinsamen Emitterzone der Wanne 26 und dem Leiter 38 andere Metalli-1·
sierungen nicht überkreuzen muß.
Weil alle Transistoren der Wanne 26 eine gemeinsame Emitterzone aufweisen bzw. teilen, ist ihre Dichte , d.h. die Anzahl
der Transistoren pro Einheit eines Oberflächenbereichs relativ groß. In ähnlicher Weise ist die Dichte aller
Transistoren in der Wanne 28 relativ groß, da sie eine gemeinsame Kollektorzone aufweisen bzw. teilen. Als Ergebnis
ist die Gesamtdichte des integrierten Kreises 10 relativ groß. Wie später erläutert wird, werden die Transistoren
der gemeinsamen Emitter-Wanne 26 am Betrieb in einem Sättigungszustand gehindert, weil sie in der gemeinsamen
Kollektorwanne 28 angeordnet sind . Als Ergebnis kann der integrierte Kreis bei relativ hohen Frequenzen arbeiten.
Aus Gründen, die weiter unten ausgeführt werden, und die Arbeitsweise des integrierten Kreises 10 betreffend, ist es
wünschenswert,daß alle Transistoren des integrierten Kreises
, so ausgewählt sind, daß sie annähernd den gleichen Spannungsabfall Vbe am Basis-Emitterübergang, beispielsweise o,7 Volt,
aufweisen, wenn sie leiten, und daß. alle Widerstände Ria, R3a usw. so ausgewählt
909846/0957
sind, daß sie einen Widerstandswert aufweisen, der im wesentlichen
gleich dem mit einem Faktor ^ multiplizierten Widerstandswert des Widerstands R5 ist. Unter diesen Bedingungen
beträgt die am Widerstand R1a usw. bei einem leitenden Transistor Q1a usw. entwickelte Spannung 1/2 Vbe, beispielsweise
annähernd 0,35 Volt, wie dies weiter unten erläutert wird. Außerdem ist es wünschenswert, daß alle Widerstände R2a,
R5a usw. so ausgewählt sind, daß sie einen relativ hohen Widerstandswert im Vergleich zu dem Widerstandswert der
Widerstände Ria, R3a usw. aufweisen. Es ist weiterhin
wünschenswert, daß der Kreis 18 so angeordnet ist, daß die Impulse der CLOCK - und CLOCK-Signale einen hohen Pegel von
3 Vbe , beispielsweise annähernd 2,1 Volt, und einen niedrigen Pegel von 2 Vbe , z.B. annähernd 1,4 Volt, aufweisen.
Die Arbeitsweise des integrierten Kreises 10 kann am besten durch die gleichzeitige Bezugnahme auf die Figuren 1 und
erläutert bzw. verstanden werden . In der folgenden Beschreibung wird vorausgesetzt, daß der integrierte Kreis 10 lediglich
zwei Stufen, beispielsweise die Stufen 24a und 24b, aufweist, so daß der Emitter des Transistors Q5b über den
Leiter 40 mit der Basis des Transistors Q1a und der Emitter
des Transistors Q6b über den Leiter 42 mit der Basis des Transistors Q2a verbunden ist. In dieser Anordnung werden
das Ausgangs- und das Ausgangs-Signal jeweils an den Emittern der Transistoren Q6b und Q5b entwickelt.
Außerdem wird vorausgesetzt, daß die Anfangszeit TO, während eines ersten Taktintervalls C1, wenn das CLOCK-Signal einen
hohen Pegel (beispielsweise 3 Vbe) und das CLOCK-Signal einen kleinen Pegel (beispielsweise 2 Vbe) aufweisen, der
Transistor Q1a nichtleitend (ausgeschaltet) , der Transistor
Q2a leitend (eingeschaltet), der Transistor Q1b ausgeschaltet und der Transistor Q2b eingeschaltet ist. Unter
9098A6/0957
diesen Bedingungen beträgt in der Stufe 24a die Spannung
an der Basis B3a des Transistors Q3a 2,1 Volt (d.h. 3 Vbe) unddie Spannung an der Basis B4a des Transistors Q4a 1,75 Volt
(d.h. 3 Vbe - 1/2 Vbe). Die Spannung an den Emittern E3a und E5a der Transistoren Q3a und Q5a beträgt daher jeweils
1,4 Volt, (d.h. 3 Vbe - 1 Vbe) und die Spannung an den Emittern E4a und E6a der Transistoren Q4a und Q6a beträgt
jeweils 1,05 Volt (d.h. 3 Vbe - 1/2 Vbe - 1 Vbe). Da der Transistor Q2a als eingeschaltet vorausgesetzt wurde,
beträgt die Spannung an dem Emitter E2a des Transistors Q2a 0,7 Volt (d.h. 3 Vbe - 1 Vbe - 1 Vbe). Da der Emitter E1a
des Transistors Q1a an derselben Spannung, d.h. 1,7 Volt, wie der Emitter E2a des Transistors Q2a liegt und die Basis
Bia des Transistors Q1a an derselben Spannung, d.h. 1,05 Volt, wie derEmitter E4a des Transistors Q4a liegt, werden
an dem Basis-Emitter-Übergang des Transistors Qia nur
0,35 Volt (d.h. 1/2 Vbe) entwickelt. Als Ergebnis ist der "Bansistor QIa tatsächlich ausgeschaltet, wie das voranstehend
vorausgesetzt wurde.
In der Stufe 24b beträgt die Spannung an den Basen B3b und
B5b der Transistoren Q3b und Q5b zur Zeit TO jeweils 1,4 Volt (d.h. 2 Vbe) und die Spannung an den Basen B4b und B6b der
Transistoren Q4b und Q6b jeweils 1,05 Volt (d.h. 2 Vbe -1/2 Vbe) Da die Spannung an dem Emitter E5a , der mit dem Emitter E3b
des Transistors Q3b verbunden ist, 1,4 Volt beträgt und die Spannung an dem Emitter E6a, der mit dem Emitter E4b des
Transistors Q4b verbunden ist, 1,05 Volt beträgt, sind die Basis-Emitter-Übergänge der Transistoren Q3b und Q4b in
der Aus-Richtung vorgespannt.
Die Spannung an der Basis B2b des Transistors Q2b beträgt folglich 1,4 Volt und die Spannung an der Basis des Transistors
Q1b 1,05 Volt. Als Ergebnis ist der Transistor Q2b
009846/0951
eingeschaltet und der Transistor Q1b ausgeschaltet , wie
dies zuvor vorausgesetzt wurde. Außerdem sind die Basis-Emitter-übergänge
der Transistoren Q5b und Q6b in Aus-Richtung vorgespannt, weil die Spannung an dem Emitter E4a,
der mit dem Emitter E5b des Transistors Q5b verbunden ist, 1;O5 Volt beträgt und die Spannung an dem Emitter E3a, der
mit dem Emitter E6b des Transistors Q6b verbunden ist, 1,4 Volt beträgt. Die Spannung an dem Emitter E5b beträgt
daher 1,05 Volt und die Spannung an dem Emitter E6b beträgt 1,4 Volt.
Zur Zeit T1 am Anfang des zweiten Taktintervalls C2 fällt
das CLOCK-Signal auf 1,4 Volt ab (d.h. 2 Vbe) und das CLOCK-Signal steigt auf 2,1 Volt (d.h. 3 Vbe) an. Wie gezeigt
werden wird, bleibt der Transistor Q1b ausgeschaltet und der Transistor Q2b eingeschaltet, d.h. die Stufe 24b
ändert ihren Zustand nicht. Wenn jedoch das CLOCK-Signal
um 0,7 Volt (d.h. 1 Vbe) steigt, steigt die Spannung an der Basis B3b um 0,7 Volt auf 2,1 Volt und die Spannung
an der Basis B4b steigt um 0,7 Volt auf 1,75 Volt. Da die Transistoren Q1a und Q2a jeweils wenigstens zeitweise
in ihren vorhergehenden Leitungszustanden verweilen, d.h. eingeschaltet und ausgeschaltet bleiben, und da das
CLOCK-Signal um 0,7 Volt (d.h. 1 Vbe) abfällt, fallen die Spannungen an den Emittern E6b und E5b jeweils anfänglich
um 0,7 Volt. Der Transistor Q5b wird daher leitend. Als Ergebnis steigt die Spannung an dem Emitter E5b auf 1,4 Volt.
In Antwort darauf steigt die Spannung an der Basis B1a
zur Zeit T1 auf 1,4 Volt, der Transistor Q1a wird leitend und der Transistor Q2a wird nicht leitend. Demgemäß fällt
die Spannung an der Basis B3a auf 1,05 Volt (d.h. 2 Vbe - 1/2 Vbe) und die Spannung an der Basis B4a steigt auf
1,4 Volt (dh. 2 Vbe).
909846/0957
In der Stufe 24b beträgt die Spannung zur Zeit T1 an dem Emitter E3b
1.4 Volt und die Spannung an dem Emitter E4b 1,05 Volt, da
die Spannung an der Basis B3b um 0,7 Volt (d.h. 1 Vbe) auf 2,1 Volt und die Spannung an der Basis B4b
um 0,7 Volt auf 1,75 Volt gestiegen war. Demgemäß sind der Transistor Q5a, dessen Basis nun an 1,5 Volt liegt und
dessen Emitter an 1,4 Volt liegt und d'er Transistor Q6a, dessen Basis nun an 1,4 Volt liegt und dessen Emitter an 1,0 5 Volt
liegt, in Aus-Richtung vorgespannt. Außerdem ist der Transistor Q2b eingeschaltet und der Transistor Q1b ausgeschaltet,
wie dies zuvor vorausgesetzt wurde, weil die Spannung an dem Emitter E3b 1,4 Volt und die Spannung an dem Emitter E4b
.,05 Volt beträgt.
Zur Zeit T2 am Anfang eines dritten Taktintervalls C3 steigt das CLOCK-Signal um 0,7 Volt (d.h. 1 Vbe)· auf 2,1 Volt
(d.h. 3 Vbe) und das CLOCK-Signal fällt um 0,7 Volt (d.h. 1 Vbe) auf 1,4 Volt (d.h. 2 Vbe) . Wie dies gezeigt
wird, ändert die Stufe 24a ihre Zustände nicht, d.h der Transistor Q1b bleibt eingeschaltet und der Transistor
Q2a bleibt ausgeschaltet. Die Spannung an den Basen B3a und B5a steigt jedoch um 0,7 Volt auf 1,75 Volt und die Spannung
an den Basen B4a und B6a steigt um 0,7 Volt auf 2,1 Volt. Da die Transistoren Q3b und Q4b wenigstens zeitweise ihre
vorhergehenden Zustände jeweils beibehalten, d.h. ausgeschaltet und eingeschaltet bleiben, fällt die Spannung an
der Basis B3b anfänglich um 0,7 Volt auf 1,4 Volt und die Spannung an der Basis B4b anfänglich auf 1,05 Volt. Demgemäß
versuchen die Spannungen ah dem Emitter E3b und der Basis B2b anfänglich auf 0^7 Volt zu fallen und die Spannungen
an dem Emitter E4b und der Basis Bib versuchen auf 0,35
Volt zu fallen. Weil jedoch der Basis-Emitter-Übergang des Transistors Q6a in Vorwärtsrichtung vorgespannt ist, werden
909846/0957
an dem Emitter E4b 1,4 Volt entwickelt. Demgemäß wird zur Zeit T2 der Transistor Q1b leitend geschaltet, der Transistor Q2b
nicht leitend geschaltet, die an der Basis B4b entwickelte Spannung beträgt 1,05 Volt und die an der Basis B3b entwickelte
Spannung beträgt 1,4 Volt.
In der Stufe 24a beträgt die Spannung an dem Emitter E5a zur Zeit T2 1,05 Volt, weil die Spannung an der Basis B3a auf
1,75 Volt angestiegen ist. In ähnlicher Weise beträgt die Spannung an dem Emitter E4a 1,4 Volt, weil die Spannung an
der Basis B4a auf 2,1 Volt angestiegen ist. Als Ergebnis werden die Basis-Emitter-Übergänge der Transistoren Q5b
und Q6b in Aus-Richtung vorgespannt. Demgemäß beträgt die Spannung am Emitter E5b 1,4 Volt und die Spannung am
Emitter E6b beträgt 1,05 Volt. Außerdem bleibt der Transistor Q2a ausgeschaltet und der Transistor Q1a bleibt einge-Fchaltet,
wie dies vorher vorausgesetzt wurde. Aus der vorhergehenden Diskussion geht hervor, daß, wenn das
Taktsignal einer Stufe seinen hohen Pegel einnimmt, die Leitungszustände der Transistoren der Stufe in der Wanne 26,
beispielsweise der Transistoren Q1a und Q2a, nicht geändert werden,
daß aber einer der Emitterfolger in der Wanne 28,der die Stufe mit
der nächsten Stufe verbindet, leitend geschalet wird. Beispeilsweise wird Q5a oder Q6a leitend, was von dem Leitungszustand dieser
Stufe abhängt. Demgemäß werden die Leitungszustände dieser Stufe geändert und die Emitterfolger, die diese Stufe mit der
nächsten Stufe verbinden, nicht leitend geschaltet, wenn die Taktleitung dieser Stufe ihren niedrigen Pegel einnimmt. Es
wird auch festgestellt, daß die Leitungszustände zu denen sich eine Stufe hin verändert, von den Leitungszuständen der Transistoren
in der vorhergehenden Stufe abhängen. Wenn beispielsweise der Transistor Q1a eingeschaltet und der Transistor Q2a
ausgeschaltet ist, wenn das CLOCK-Signal tiefpegelig wird, werden der Transistor Q1b eingeschaltet und der Transistor Q2b
909846/0957
ausgeschaltet. In dieser Weise wird der Zustand der ersten
Stufe bis zu der letzten oder η-ten Stufe in n-Taktimpulsen
übertragen, d.h. in der Zeit, die erforderlich ist, damit η positiv
werdende Übergänge entweder des CLOCK-Signals oder des
CLOCK-Signals erscheinen.
.Un zu erreichen daß sich eine Zustandsänderung aiirAusgang für
jeden η-ten Taktimpuls ergibt,werden die Ausgangspunkte einer Stufe,
beispielsweise die Kollektoren der Transistoren Q1b und Q2br
auf invertierte Weise mit den Eingangspunkten der nächsten Stufe, beispielsweise den Basen der Transistoren
Q1a und Q2a verbunden. Wenn daher das CLOCK-Signal tiefpegelig
wird, wenn der Transistor Q1b ausgeschaltet und der Transistor Q2b eingeschaltet ist, wird der Transistor QIa
eingeschaltet und der Transistor Q2a ausgeschaltet. Bei der Verwendung dieser allgemeinen Arbeitsprinzipien können
die in der Figur 4 gezeigten grafischen Darstellungen der an E5a, E6a, E5b und E6b entwickelten Spannungsverlaufe
für Taktintervalle C4 bis C7 vervollständigt werden, wenn der integrierte Kreis 10 lediglich zwei Stufen umfaßt.
Es wird außerdem festgestellt, daß Transistoren einer Stufe in der gemeinsamen Kollektor-Wanne 28, beispielsweise die
Transistoren Q3a und Q4a, in einer vorspannenden Anordnung (biasing arrangement) enthalten sind, so daß während jedes
Taktimpulses nur ein Transistor der Transistoren Q1a und Q2a
eingeschaltet ist, während der andere Transistor in der Stufe ausgeschaltet ist. Als ein Ergebnis entspricht der Strom
durch den Widerstand R5 η-mal dem Strom durch den Widerstand Ria,
R3a usw.. Da das Verhältnis zwischen den Widerstandswerten der Widerstände R1a, R3a usw. und der Wert des Widerstandes R5
wünschenswerterweise - ist, wie dies voranstehend fest-
2
gestellt wurde, ist die am Widerstand R5 entwickelte Spannung
gestellt wurde, ist die am Widerstand R5 entwickelte Spannung
immer Vbe und die an den Widerständen Ria, R3a usw. ent-
909846/0957
2319163
wickelte Spannung 1/2 Vbe, wenn der entsprechende Transistor
der gemeinsamen Emitter-Wanne 26 eingeschaltet ist. Bei dieser Auswahl des Widerstandswerts des ?iiderstands R5
relativ zu dem Widerstandswert der Widerstände R1a, R3a usw.
sind die durch die Transistoren in der Wanne 26 fließenden Ströme auf einen Wert begrenzt, der beträchtlich unter dem
Kollektor-Emitter-Sättigungsstrom der Transistoren in der Wanne 26 liegt. Als Ergebnis werden die Transistoren in der
Wanne 26 nicht in die Sättigung gesteuert und können daher bei relativ hohen Frequenzen arbeiten. Da die Widerstands-Verhältnisse
im Vergleich mit absoluten Widerstandswerten in integrierten Kreisstrukturen leicht steuerbar sind, sind
die Toleranzen der Widerstandswerte der Widerstände R5, EIa, R3a usw. in dem integrierten Kreis 10 relativ unbedeutend.
Der absolute Wert des Widerstands R5 wird als Kompromiss zwischen einem einerseits relativ hohen Wert zur Begrenzung
des Leistungsverbrauchs des integrierten Kreises 10 und andererseits eines relativ kleinen Werts zur Erzeugung
eines hinreichend großen Ströste für die Transistoren der
Wanne 26 ausgewählt? um parasitäre kapazitive Elemente bei relativ großen Geschwindigkeiten zu steuern und um die
Widerstandsgröße zu begrenzen» Die Widerstandswerte der Transistoren R2a, R4a usw. werden so ausgewählt, daß sie einen
relativ großer Wert im Vergleich zu dem Wert der Widerstände R1a, R3a usw. haben. Diese Auswahl soll sicherstellen?
daß die Transistoren Q3a, Q4a, Q5a und Q6a nicht
in die Sättigung gesteuert werden. In der folgenden Tabelle sind typische Werte für den integrierten Kreis 10 angegeben.
Element Wert
PJa4, R3a, etc, 2 kj2
E2a,, BAa r etc. 15 kSL
R5 4/nkIL
·:- V -:-2,8 V
909846/09
Der in der Figur 5 dargestellte Kreis 18 des integrierten Kreises 1O enthält einen Mehrfach-Vbe-Spannungsversorgungskreis
52 und einen Taktverstärker 54. Der Spannungsversorgungskreis 52 leitet von der an den Leistungseingangsanschluß
12 angelegten Gleichspannung eine Versorgungsspannung von 4 Vbe für den Taktverstärker 54 ab. Der
Spannungsversorgungskreis 52 kann eine beliebige Anzahl bekannter Kreise zur Ableitung von Versorgungsspannungen
von einer relativ unregulierten Gleichspannung aufweisen, die im wesentlichen gleich den mehrfachen Werten eines
Spannungsabfalls an einem Basis-Emitter-Übergang sind. Beispielsweise kann der Versorgungskreis 52 den in der US-PS
3 555 309 beschriebenen Kreistyp enthalten.
Praktischerweise kann auch'dieselbe für den Taktversiärker
abgeleitete Versorgungsspannung, d.h. 4 Vbe, als die +V-Versorgungsspannung
verwendet werden, die an den Rest des integrierten Kreises 10 über den Leiter 32 angelegt wird.
Der Taktverstärker 54 enthält einen NPN-Transistor Q7 und einen NPN-Transistor Q8, die zusammen mit Widerständen R6,
R7 und R8 in der Weise eines Differentialverstärkers angeordnet sind= Die Basis des Transistors Q8 ist mit dem
Kollektor eines NPN-Transistors Q9 verbunden, dessen Basis und dessen Kollektor miteinander verbunden sind, um eine
Diode zu bilden. Der Kollektor des Transistors Q9 ist über einen Widerstand R9 mit der VersorgungsSpannungsleitung 32
verbunden» Der Emitter des Transistors Q9 ist mit dem Kollektor eines NPN-Transistors Q10 verbunden, dessen
Basis und dessen Kollektor ebenfalls verbunden sind, um eine Diode zu bilden» Der Emitter des Transistors Q10 ist mit
dem Erdleiter 34 verbunden. Der Emitter des Transistors Q9 ist ebenfalls über einen Wideräand R10 mit der Basis eines
PNP-Transistors 011 verbunden, der mit den Widerständen R11
and R12 als ein Emitterfolger zwischen dem Takteingangsanschluß
16 und der Basis des Transistors Q7 geschaltet ist.
§09846/0951
Die Basis des Transistors Q11 ist über den Signaleingangsanschluß
16 und einen Kondensator C10 mit dem Ausgang einer Impulsquelle 56 verbunden. Der Kollektor des Transistors Q7
ist mit dem CLOCK-Leiter 38 über einen NPN-Transistor Q12 verbunden, der als Emitterfolger angeordnet ist. In einer
ähnlichen Weise ist der Kollektor des Transistors Q8 mit dem CLOCK-Leiter 36 über einen NPN-Transistor Q13 verbunden,
der ebenfalls als ein Emitterfolger angeordnet ist.
Eine Spannung von 2 Vbe wird infolge der Zusammenschaltung der Transistoren Q9 und Q10 an der Basis des Transistors Q8 und
auch infolge der Zusamraenschaltung der Transistoren 010 und Q11 an
der Basis des Transistors Q7 entwickelt.Als ein Ergebnis wird
der Verstärker 54 symmetrisch vorgespannt. Wenn das Ausgangssignal derlmpulsquelle 56 ansteigt, wird der Transistor Q7
eingeschaltet und der Transistor Q8 ausgeschaltet. Wenn das Ausgangssignal der Impulsquelle 56 abfällt, wird der Transistor
Q7 ausgeschaltet und der Transistor Q8 eingeschaltet.
Die an denEmittern der Transistoren Q7 und Q8 entwickelte
Spannung beträgt 1 Vbe. Die Widerstände R6, R7 und R8 haben denselben Widerstandswert, beispielsweise 2 kjfL. Als ein Ergebnis
wird 1 Vbe am Widerstand R6 erzeugt, wenn der Transistor Q7 eingeschaltet ist. Demgemäß beträgt die
Spannung an dem Kollektor des Transistors Q7 3 Vbe und die Spannungan dem Emitter des Transistors Q12 beträgt 2 Vbe.
Wenn der Transistor Q7 ausgeschaltet ist, wird im wesentlichen keine Spannung am Widerstand R6 erzeugt und die Spannungen
an dem Kollektor des Transistors Ql und dem Emitter des Transistors Q12 betragen jeweils 4 Vbe und 3 Vbe. In analoger
Weise variiert die an dem Emitter des Transistors Q13 erzeugte
Spannung auch zwischen 3 Vbe und 2 Vbe.
Der Kreis 18 kann auf demselben Substrat wie der restliche
909846/0957
Teil des integrierten Kreises 10 aufgebaut sein. Da in dem
integrierten Kreis für Zähler mit einer relativ großen Stufenanzahl
nur ein Kreis, wie der integrierte Kreis 18, verwendet wird, wird die Größe bzw. der Umfang des integrierten Kreises
nicht wesentlich vergrößert . In dieser Verbindung wird auch
festgestellt, daß andere signalverarbeitende Kreise sowohl
analoger als auch digitaler Art, in ähnlicher Weise mit dem integrierten Kreis 10 mit wenigen, wenn überhaupt, Koppelelementen,
vereinigt werden können.
Bei dem, was bisher unter ausdrücklicher Bezugnahme auf den integrierten Kreis 10 beschrieben wurde, handelt es sich um
einen integrierten Kreis zum Teilen der Frequenz eines Wechselsignals, der eine relativ große Dichte infolge der
Verwendung einer gemeinsamen Emitter-Wanne und einer gemeinsamen Kollektor-Wanne aufweist und der infolge der vorspannenden
Anordnung mit Transistoren der gemeinsamen Kollektor-Wanne mit relativ hohen Geschwindigkeiten arbeiten kann.
Während die Kollektor-Widerstände der Transistoren in der
gemeinsamen Emitter-Wanne 26 in der oben beschriebenen Ausführungsform
wünschenswerterweise so ausgewählt werden/ daß sie einen Wert aufweisen, der so beschaffen ist, daß die an ihnen
erzeugte Spannung 1/2 Vbe beträgt, wenn der zugeordnete
Transistor leitet, so daß nur einer der Transistoren in der Wanne 26 einer Stufe zu einer Zeit leitend ist, ist es nur
bei der in der Figur 1 dargestellten besonderen Kreisanordnung erforderlich^ daß diese Spannung 1 Vbe nicht überschreitet»
In der besonderen in der Figur 1 dargestellten Kreisanordnung ist es nur erforderlich, daß die Kollektor-Widerstände der
Transistoren in der Wanne 26 einen Wert aufweisen, der
kleiner ist als das raultiplikative Produkt von η und dem Wert des Widerstands R5« Die Auswahl des Wertes des Kollektor-
0S848/0957
Widerstandes der Transistoren in der Wanne 26 zu einem
Wert, der annähernd gleich einer Hälfte des multiplikativen Produkts von η und des Wertes des Widerstandes R5 ist, stellt
jedoch eine Toleranz sicher, die gut innerhalb der möglichen Änderungen von Vbe liegt.
Während die Erfindung so beschrieben wurde , daß sie Stufen mit ähnlichen Transistoren und Widerständen in den entsprechenden
Kreisteilen aufweist, können auch Transistoren und Widerstände mit unterschiedlichen Charakteristiken und
Werten in verschiedenen Stufen verwendet werden. Beispielsweise kann es wünschenswert sein, wenn der integrierte Kreis
zur Teilung der Frequenz eines relativ hohen Frequenz-Signals verwendet werden soll, daß die erste Stufe oder die ersten
wenigen Stufen mit höheren Geschwindigkeiten arbeiten können als die restlichen Stufen. Um dies zu bewerkstelligen, sollten
die Kollektor-Widerstände der Transistoren in der gemeinsamen Emitter-Wanne 26 der vorhergehenden Stufen so ausgewählt sein,
daß sie kleinere Werte als die Kollektor-Widerstände der Transistoren in der gemeinsamen Emitter-Wanne 26 der späteren
Stufen aufweisen. Die Emittersone der Transistoren in der gemeinsamen Emitter-Wanne 26 der vorhergehenden Stufen sollten
so ausgewählt werden, daß sie größer sind als die Emitterzonen der Transistoren in der gemeinsamen Emitter-Wanne 26 der nachfolgenden
Stufen. Bei einer solchen Anordnung ist es wünschenswert, daß die an den Kollektor-Widerständen der Transistoren
in der gemeinsamen Emitter-Wanne 26 in einer Stufe erzeugte Spannung noch annähernd gleich dem gewünschten Wert von 1/2 Vbe
ist, wenn die zugeordneten Transistoren in der gemeinsamen Emitter-Wanne 26 leiten, daß die Kollektor-Widerstände der
Stufe einen Wert RC aufweisen, der auf den Wert R5 des Widerstands R5 durch den Ausdruck:
R5 =2 RC (|| ) (1)
bezogen ist, wobei ES der gesamte Bereich der Emitter der beiden
909846/095?
Transistoren in der Wanne 26 in der Stufe und ET der gesamte Emitterbereich aller Transistoren in der Wanne 26 ist.
Obwohl außerdem die Erfindung im Zusammenhang mit einem als
Frequenzteiler dienenden integrierten Kreis in Form einer geschlossenen Schleife beschrieben wurde, kann eine ähnliche
Struktur auch in der Form einer offenen Schleife, beispielsweise als ein Schieberegister, verwendet werden. Es kann außerdem
derselbe Typ der Struktur in anderen geschlossenen Schleifen verwendet werden. Beispielsweise kann daran gedacht werden, daß
ein logischer Schaltkreis zugefügt wird, um binäre Information zwischen in Kaskade geschaltete Stufen zu injizierenr um beispielsweise
einen dualen Moduldividierer zu bilden, der durch zwei Divisionsfaktoren teilen oder den Dividierer auf vorbestimmte
Zählerstände zurücksetzen oder voreinstellen kann.
90984670957
Claims (10)
- PATENTASrV7ALTBDR. DIETER V. BEZOLD ^ 3 ί Cf ί Ο ΟDIPL. ING. PETER SCHÜTZ . ING. WOLFGANG HEUSLERMAHIA-THERESIA-STHASSE 32POSTFACH 8606 68 D-80OO MUENCHEN 86TELEFON 089/470908 476310 TELEX 522038SOMBBZRCA 71002 Dr.v.B/E
US Ser.No. 904,849
Filed: May 11, 1978RCA Corporation, N.Y. (V.St.A.)FrequenzteilerPatentansprücheM .* Integrierter Kreis zum Teilen der Frequenz eines Wechselsignals durch eine Zahl n, die wenigstens gleich 2 ist, bei demein Substrat aus einem Halbleitermaterial eines ersten Typs vorgesehen ist, dadurch gekennzeichnet, daß auf dem Substrat erste und zweite Wannen aus einem Halbleitermaterial eines zweiten Typs angeordnet sind, daß die erste und die zweite Wanne durch einen aus einem Halbleitermaterial des ersten Typs bestehenden Bereich voneinander getrennt sind, daß eine erste Mehrzahl von bipolaren Transistoren mit Basis-„ Emitter- und Kollektor-S098A6/09S7POSTSCHECK MÜNCHEN NR. β 91 48 800 · BANKKONTO HYPOBANK MÜNCHEN (BKZ 700 ZOO 40) KTO. 606035 73zonen in der ersten Wanne ausgebildet sind, daß die erste Mehrzahl der Transistoren eine gemeinsame Emitterzone aufweist, daß eine zweite Mehrzahl von bipolaren Transistoren mit Basis-, Emitter- und Kollektorzonen in der zweiten Wanne ausgebildet sind, daß die zweite Mehrzahl der Transistoren eine gemeinsame Kollektorzone aufweist , daß eine erste und eine zweite Betriebspotentialquelle vorgesehen sind, daß die erste Betriebspotentialquelle mit der gemeinsamen Kollektorzone der zweiten Wanne verbunden ist, daß eine Takteinrichtung zur Erzeugung erster und zweiter zueinander komplementärer Taktsignale vorgesehen ist, daß die komplementären Taktsignale in Antwort auf das Wechselsignal erste und zweite vorbestimmte Pegel aufweisen, daß n-Stufen in Kaskade geschaltet sind, daß bei jeder Stufe wenigstens zwei Transistoren der ersten Wanne mit wenigstens zwei Transistoren der zweiten Wanne über Kreuz verbunden sind, um ein Flip-Flop zu bilden, daß jede zweite Stufe der Stufen mit dem ersten Taktsignal verbunden ist, daß die restlichen Stufen der Stufen mit dem zweiten Taktsignal verbunden sind, daß jede Stufe eine Einrichtung zum Vorspannen aufweist, die wenigstens zwei Transistoren der zweiten Wanne in der Stufe enthält, um zu bewirken, daß unabhängig von dem Pegel der zugeordneten ersten und zweiten Taktsignale nur einer der beiden Transistoren der ersten Wanne in der Stufe einen Strom, der kleiner als der Sättigungsstrom ist, leitet und der andere der beiden Transistoren der ersten Wanne in der Stufe nicht leitet, daß eine Koppeleinrichtung zum Koppeln von Signalen, die den leitenden Zustand der beiden Transistoren der ersten Wanne in der Stufe darstellen, an die nächste Stufe in Antwort auf einen der vorbestimmten Pegel des zugeordneten Taktsignals des ersten und zweiten Taktsignals vorgesehen ist, und daß zwei Transistoren der ersten Wanne der nächsten Stufe in Antwort darauf ihre leitenden Zustände ändern.9098A6/09S7 - 2. Integrierter Kreis nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Stufe jeder der beiden Transistoren der ersten Wanne in einer gemeinsamen Emitterverstärkerstruktur angeordnet istr die an ihrer Basiszone einen Eingang und an ihrer Kollektorzone einen Ausgang aufweist, daß jeder der beiden Transistoren der zweiten Wanne in einer Emitterfolger-Verstärkerstruktür enthalten ist,die einen Eingang an ihrer Basiszone und einen Ausgang an ihrer Emitterzone aufweist, daß der Ausgang eines der Emitterfolger-Verstärker an den Eingang eines der gemeinsamen Emitterverstärker gleichstromgekoppelt ist, daß der Ausgang des einen gemeinsamen Emitterverstärkers an den Eingang des anderen Emitterfolger-Verstärkers gleichstromgekoppelt ist, daß der Ausgang des anderen Emitterfolger-Verstärkers an den Eingang des anderen gemeinsamen Emitterverstärkers gleichstromgekoppelt ist, daß der Ausgang des anderen gemeinsamen Emitterverstärkers an den Eingang des einen Emitterfolger-Verstärkers gleichstromgekoppelt ist, daß die Koppeleinrichtung zusätzlich zwei Transistoren der zweiten Wanne aufweist, und daß jeder Transistor der zusätzlichen Transistoren in einer Emitterfolgerstruktür enthalten ist, die zwischen den Emitter eine der beiden Transistoren der Stufe in der zweiten Wanne und dem Emitter eines der beiden Transistoren der nächsten Stufe gleichstromgekoppelt ist.
- 3. Integrierter Kreis nach Anspruch 2, dadurch gekennzeichnet, daß jede der Stufen einen ersten, zweiten, dritten,vierten, fünften und sechsten bipolaren Transistor desselben Leitungstyps aufweist, daß der erste und der zweite Transistor in der ersten Wanne ausgebildet sind, daß der dritte, vierte, fünfte und sechste Transistor in der zweiten Wanne ausgebildet sind, daß die Kollektorzone des ersten Transistors an die Basiszone des dritten Transistors gleichstromgekoppelt ist, daß die Kollektorzone des zweiten TransistorsS09846/09S7-A-an die Basiszone des vierten Transistors gleichstromgekoppelt ist, daß die Emitterzone des vierten Transistors an die Basiszone des ersten Transistors gleichstromgekoppelt ist, daß die Emitterzone des dritten Transistors an die Basiszone des zweiten Transistors gleichstromgekoppelt ist, daß ein erster Widerstand zwischen die Basiszone des dritten Transistors und die Takteinrichtung gleichstromgekoppelt ist,um ein Taktsignal des ersten und zweiten Taktsignals zu empfangen, daß ein zweiter Widerstand- zwischen die Emitterzone des dritten Transistors und die zweite Quelle für das zweite Betriebspotential gleichstromgekoppelt ist, daß ein dritter Widerstand,dessen Wert im wesentlichen dem Wert des ersten Widerstandes gleicht,zwischen die Basiszone des vierten Transistors und die Takteinrichtung gleichstromgekoppelt ist, um das eine Taktsignal des ersten und des zweiten Taktsignals zu empfangen, daß ein vierter Widerstand zwischen die Emitterzone des vierten Transistors und die zweite Quelle für das zweite Betriebspotential gleichstromgekoppelt ist, daß die Basiszone des fünften Transistors an die Basiszone des dritten Transistors gleichstromgekoppelt ist, daß die Basiszone des sechsten Transistors an die Basiszone des vierten Transistors gleichstromgekoppelt ist , daß η-Stufen in Kaskade geschaltet sind, daß dabei die Emitterzonen der fünften und sechsten Transistoren jeder n-1-ten Stufe der Stufen jeweils an die Emitterzonen des dritten und vierten Transistors der nächsten Stufe gleichstromgekoppelt sind, daß die Emitterzone des fünften und sechsten Transistors der übrig bleibenden Stufe jeweils an die Emitterzone des vierten und dritten Transistors der nächsten Stufe gleichstromgekoppelt sind und daß ein fünfter Widerstand zwischen die gemeinsame Emitterzone der ersten Wanne und die Quelle für das zweite Betriebspotential gleichstromgekoppelt ist.§09846/09172319163
- 4. Integrierter Kreis nach Anspruch 3P dadurch gekennzeichnet, daß die Takteinrichtung bewirkt, daß die Differenz zwischen dem ersten und zweiten vorbestimmten Pegel des ersten und zweiten Taktsignals im wesentlichen gleich Vbe ist, wobei Vbe die zwischen den Basiszonen und den Emitterzonen der Mehrzahl der Transistoren in der ersten Wanne erzeugte Spannung ist, wenn die Transistoren leitend sind, und daß die ersten und dritten Widerstände Werte aufweisen, die kleiner sind als das multiplikative Produkt von η und dem Wert des fünften Widerstands.
- 5. Integrierte Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der erste und der dritte Widerstand Werte aufweisen, die wenigstens annähernd gleich dem multiplikativen Produkt von n/2 und dem Wert des fünften Widerstands sind.
- 6. Integrierte Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Kollektorzone des ersten Transistors direkt mit der Basiszone des dritten Transistors verbunden ist, daß die Kollektorzone des zweiten Transistors direkt mit der Basiszone des vierten Transistors verbunden ist, daß die Emitterzone des vierten Transistors direkt mit der Basiszone des ersten Transistors verbunden ist, daß die Emitterzone des dritten Transistors direkt mit der Basiszone des zweiten Transistors verbunden ist, daß der erste Widerstand direkt zwischen die Basiszone des dritten Transistors und die Takteinrichtung geschaltet ist, um ein Taktsignal des ersten und des zweiten Taktsignals zu empfangen, daß der zweite Widerstand direkt zwischen die Emitterzone des dritten Transistors und die zweite Quelle für das zweite Betriebspotential verbunden ist, daß der dritte Widerstand direkt zwischen die Basiszone des vierten Transistors und die Takteinrichtung geschaltet ist, um das eine Taktsignal des ersten und zweiten Taktsignals zu empfangen, daß der809848/09S?vierte Widerstand direkt zwischen die Emitterzone des vierten Transistors und die zweite Quelle für das zweite Betriebspotential geschaltet ist, daß die Basiszone des fünften Transistors direkt mit der Basiszone des dritten Transistors verbunden ist, daß die Basiszone des sechsten Transistors direkt mit der Basiszone des vierten Transistors verbunden ist, daß die Emitterzonen des fünften und sechsten Transistors jeder der n-1-Stufen jeweils direkt mit den Emitterzonen des dritten und vierten Transistors der nächsten Stufe verbunden ist, daß die Emitterzonen des fünften und sechsten Transistors der restlichen Stufe jeweils direkt mit den Emitterzonen des vierten und dritten Transistors der nächsten Stufe verbunden ist, daß der fünfte Widerstand direkt zwischen die gemeinsame Emitterzone der ersten Wanne und die Quelle für das zweite Betriebspotential geschaltet ist, und daß die Takteinrichtung bewirkt, daß der erste vorbestimmte Pegel im wesentlichen gleich 2 Vbe ist und daß der zweite vorbestimmte Pegel im wesentlichen gleich 3 Vbe. ist.
- 7. Integrierter Kreis nach Anspruch 6, dadurch gekennzeichnet, daß der fünfte Widerstand einen Bereich aus Halbleitermaterial des ersten . Typs in der zweiten Wanne aufweist.
- 8. Integrierte Schaltung nach Anspruch 7, dadurch gekennzeichnet, daß der dritte und fünfte Transistor eine gemeinsame Basiszone teilen und daß der vierte und sechste Transistors eine andere gemeinsame Basiszone teilen.
- 9. Integrierte Schaltung nach Anspruch 8, dadurch gekennzeichnet, daß es sich bei dem Halbleitermaterial des ersten Typs um ein P- Material und bei dem Halbleitermaterial des zweiten Typs um ein N-Material handelt, daß909846/0957der die erste und die zweite Wanne trennende Bereich aus einem Material des P+-Typs besteht, daß die Transistoren in der ersten und zweiten Wanne NPN-TEansistoren sind und daß ein Bereich aus einem Material des N+-Typs wenigstens einen Teil jedes der Transistoren in der ersten Wanne umgibt.
- 10. Integrierter Kreis nach Anspruch 9, dadurch gekennzeichnet, daß der die erste und die zweite Wanne trennende Bereich eine Breite aufweist, die wenigstens annähernd zweimal so groß ist wie die Breite der die Transistoren der ersten Wanne umgebende Bereiche.909846/095?
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/904,849 US4200811A (en) | 1978-05-11 | 1978-05-11 | Frequency divider circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2919163A1 true DE2919163A1 (de) | 1979-11-15 |
DE2919163C2 DE2919163C2 (de) | 1982-06-24 |
Family
ID=25419882
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2919163A Expired DE2919163C2 (de) | 1978-05-11 | 1979-05-11 | Integrierte Frequenzteilerschaltung |
Country Status (3)
Country | Link |
---|---|
US (1) | US4200811A (de) |
JP (1) | JPS6038055B2 (de) |
DE (1) | DE2919163C2 (de) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4774559A (en) * | 1984-12-03 | 1988-09-27 | International Business Machines Corporation | Integrated circuit chip structure wiring and circuitry for driving highly capacitive on chip wiring nets |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2459562A1 (de) * | 1973-12-21 | 1975-07-03 | Philips Nv | Integrierte schaltungen |
DE2521404A1 (de) * | 1974-05-27 | 1975-12-11 | Philips Nv | Frequenzteiler fuer hohe frequenzen |
DE2551413A1 (de) * | 1974-11-29 | 1976-08-12 | Philips Nv | Schaltung zur frequenzteilung von hochfrequenzimpulsen |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3728561A (en) * | 1971-02-02 | 1973-04-17 | Motorola Inc | High speed master-slave flip-flop frequency divider |
US3655999A (en) * | 1971-04-05 | 1972-04-11 | Ibm | Shift register |
DE2216922C2 (de) * | 1972-04-08 | 1974-04-18 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte Master-Slave-Flipflopschaltung |
-
1978
- 1978-05-11 US US05/904,849 patent/US4200811A/en not_active Expired - Lifetime
-
1979
- 1979-05-10 JP JP54057972A patent/JPS6038055B2/ja not_active Expired
- 1979-05-11 DE DE2919163A patent/DE2919163C2/de not_active Expired
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2459562A1 (de) * | 1973-12-21 | 1975-07-03 | Philips Nv | Integrierte schaltungen |
DE2521404A1 (de) * | 1974-05-27 | 1975-12-11 | Philips Nv | Frequenzteiler fuer hohe frequenzen |
DE2551413A1 (de) * | 1974-11-29 | 1976-08-12 | Philips Nv | Schaltung zur frequenzteilung von hochfrequenzimpulsen |
Also Published As
Publication number | Publication date |
---|---|
JPS6038055B2 (ja) | 1985-08-29 |
JPS54149457A (en) | 1979-11-22 |
US4200811A (en) | 1980-04-29 |
DE2919163C2 (de) | 1982-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2021824C3 (de) | Monolithische Halbleiterschaltung | |
DE2751881A1 (de) | Monolithische digitale halbleiterschaltung mit mehreren bipolartransistoren | |
DE2217456C3 (de) | Transistorschaltung mit Antisättigungsschaltung | |
DE2554296C2 (de) | Integrierte C MOS-Schaltungsanordnung | |
DE2509530C2 (de) | Halbleiteranordnung für die Grundbausteine eines hochintegrierbaren logischen Halbleiterschaltungskonzepts basierend auf Mehrfachkollektor-Umkehrtransistoren | |
DE2545368A1 (de) | Integrierte schaltung | |
DE2356301A1 (de) | Monolithisch integrierte, binaere logische schaltung | |
DE2627574C3 (de) | Integrierte Schaltungsanordnung in Injektionslogik für Schwellwertfunktionen | |
DE2900539A1 (de) | Logische schaltung | |
EP0000169B1 (de) | Halbleitersperrschichtkapazität in integrierter Bauweise und Bootstrap-Schaltung mit einer derartigen Halbleitersperrschichtkapazität | |
DE1943302A1 (de) | Integrierte Schaltungsanordnung | |
DE2615553C3 (de) | Schwellenschaltung mit Hysterese | |
DE3900232A1 (de) | Bicmos-inverterschaltkreis | |
DE2426447C2 (de) | Komplementäre Transistorschaltung zur Durchführung boole'scher Verknüpfungen | |
DE2753882C2 (de) | Digitale integrierte Schaltung | |
EP0004871B1 (de) | Monolithisch integrierte Halbleiteranordnung mit mindestens einer I2L-Struktur, Speicherzelle unter Verwendung einer derartigen Halbleiteranordnung sowie integrierte Speichermatrix unter Verwendung einer derartigen Speicherzelle | |
DE2919163A1 (de) | Frequenzteiler | |
DE69532315T2 (de) | Halbleitervorrichtung zur Speisung, Rückleitung und Entmagnetisierung einer induktiven Last | |
DE2819001A1 (de) | Integrierte logikschaltungsanordnung | |
EP0004274B1 (de) | Grundschaltung einer integrierten Transistor-Logik sowie logische Schaltung unter Verwendung einer derartigen Grundschaltung | |
DE2750432C2 (de) | I&uarr;2&uarr;L-Logik-Schaltungsanordnung | |
DE2742361C2 (de) | ||
DE2946192C2 (de) | Frequenzteiler | |
DE2635800C2 (de) | Monolithisch integrierte Schottky-I&uarr;2&uarr;L-Gatterschaltung | |
DE4126289A1 (de) | Integrierte halbleiterschaltungseinrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OD | Request for examination | ||
D2 | Grant after examination | ||
8339 | Ceased/non-payment of the annual fee |