DE2919163C2

DE2919163C2 - Integrierte Frequenzteilerschaltung

Info

Publication number: DE2919163C2
Application number: DE2919163A
Authority: DE
Inventors: Alvin Reuben Lebanon N.J. Balaban; Steven Alan Clark N.J. Steckler
Original assignee: RCA Corp
Current assignee: RCA Corp
Priority date: 1978-05-11
Filing date: 1979-05-11
Publication date: 1982-06-24
Also published as: DE2919163A1; JPS6038055B2; US4200811A; JPS54149457A

Description

Die Erfindung bezieht sich auf eine integrierte Frequenzteilerschaltung gemäß dem Oberbegriff des Anspruchs !. Eine solche Schaltung ist z.B. aus der DE-OS25 5l413bekannt

Die gegenwärtig in intergrierten Schaltungen verwendeten Frequenzteiler können entweder mit relativ hohen Geschwindigkeiten, d. h. hohen Frequenzen arbeiten oder eine relativ hohe Schaltungsdichte, d.h. eine relativ große Anzahl von Teilerstufen pro Flächeneinheit haben. Zwischen diesen beiden Möglichkeiten bestand bisher ein Widerspruch. Bei I²L (Integrated Injection Logic)-Kreisen handelt es sich um relativ dichte Strukturen, da sie in einem nachfolgend als Wanne (boat) bezeichneten, als eine gemeinsame Emitterzone dienenden Bereich aus Halbleitermaterial gebildete bipolare Transistoren verwenden. Da jedoch infolge der Schaltungsstruktur von I²L-Kreisen der durch die einzelnen Transistoren fließende Strom nicht leicht gesteuert werden kann, neigen die Transistoren dazu, einen Sättigungs- oder Hochstromgrad zu erreichen, der die Arbeitsgeschwindigkeit des integrierten Kreises begrenzt TTL (Transistor Transistor Logic)- und ETL (Emitter Coupled LogicJ-Kreise können mit relativ hohen Geschwindigkeiten arbeiten, ,/eil der Stromfluß durch die einzelnen Transistoren so gesteuert werden kann, daß er unterhalb des Sättigungspegels liegt In den bekannten Schaltungen dieser Art haben aber die einzelnen bipolaren Transistoren größtenteils keine gemeinsame Elektrodenzone, weshalb die Schaltungsdichte relativ gering ist. Integrierte Schaltungen, die in »logischen« Strukturen angeordnete Feldeffektransistoren enthalten, wie integrierte N-MOS (N-Channel Metal Oxid Semiconductor)-, P-MOS (P-Channel Metal Oxid Semiconductor)-, und C-MOS (Complementary Metal Oxid Semiconductor)-Kreis haben zwar relativ hohe Dichten, sind in ihrer Geschwindigkeit aber durch die großen Zwischenelektroden-Kapazitäten in Anbetracht der vorhandenen Ströme begrenz- Außerdem arbeiten integrierte MOS-Kreise bei Spannungspegeln, die nicht direkt mit bipolaren Kreisen kompatibel sind, wie sie in mit dem Frequenzteile/ verbundenen analogen Kreisen verwendet werden.

Der Erfindung liegt die Aufgabe zugrunde, eine integrierte Frequenzteilerschaltung für reiativ hohe Geschwindigkeiten bzw. Frequenzen anzugeben, die zugleich eine hohe Schaltungsdiehte hat

Die Aufgabe wird durch die im Anspruch 1 gekennzeichnete Schaltung gelöst

Während der schnelle Betrieb im wesentlichen durch

die Verwendung der zweiten Wanne (also der gemeinsamen Kollektor-Wanne) zum Vorspannen der ersten Wanne (also der gemeinsamen Emitter-Wanne) erreicht wird, ergibt sich die gewünschte hohe Dichte in der Hauptsache durch die Verwendung der gemeinsamen Emitter-Wanne selbst. Ein zusätzlicher Vorteil der Erfindung besteht darin, daß die hier beschriebene Schaltung mit Spannungspcgeln arbeitet, die zu üblichen bipolaren Schaltungsanordnungen passen. Insbesondere können die beiden Pegel der Taklsignale sich jeweils um den Basis-Emitter-Spannungsabfall (Vbe) der leitenden Transistoren in der ersten Wanne unterscheiden.

An einem Ausführungsbeispiel wird die Erfindung im folgenden näher beschrieben. In der Zeichnung zeigt

F i g. 1 eine schematische Darstellung der hier beschriebenen integrierten Schaltung,

F i g. 2 eine Aufsicht der Halbleiterstruktur eines Teils der in F i g. 1 dargestellten Schaltung,

F i g. 3 einen Querschnitt längs der Ebene 3-3 durch einen Teil der in der F i g 2 dargestellten Struktur,

Fig.4 Signalverläufe zur Erläuterung der Arbeitsweise der in F i g. 1 dargestellten Schaltung; und

F i g. 5 eine schematische Darstellung eines Teils der in der F i g. 1 dargestellten Schaltung.

Der in der Fig. 1 dargestellte integrierte Kreis 10 ist als Frequenzteiler zum Teilen der Frequenz eines Eingangs-Wechselsignals ausgebildet Er hat eine Anzahl von Anschlüssen zum Ankoppeln an einen externen, nicht dargestellten externen Schaltkreis. In der folgenden Tabelle sind die diesen Anschlüssen zugeordneten Funktionen angegeben.

Anschluß Funktion

12	Leistungsaufnahme
14	Betriebserde
16	Signaleingang
20	Ausgangssignal
22	Komplementäres Ausgangssignal

Der integrierte Kreis 10 enthält einen Kreis 18, der ausführlich in der F i g. 5 dargestellt ist, zum Ableiten einer Versorgungsspannung + V, von der an den Anschluß 12 zur Leistungsaufnahme angelegten Spannung und zum Ableiten komplementärer Taktsignale CLOCK und CLOCK, die in der Fig.4 grafisch dargestellt sind, von dem an den Signaleingangsanschluß 16 angelegten Eingangs-Wechselsignal. Der restliche Teil des integrierten Kreises 10 enthält η ähnlich angeordnete Flip-Flop-Stufen, die in Kaskade geschaltet sind. Lediglich die erste Stufe 24a und die zweite Stufe 246 sind in der Fig.l dargestellt Der integrierte Kreis 10 ist in einen ersten Teil oder eine erste Wanne 26 und einen zweiten Teil oder eine zweite Wanne 28 unterteilt, wobei die Wannen auf einem einzigen Substrat angeordnet sind, wie dies in den F i g. 2 und 3 dargestellt ist Die Wanne 26 enthält eine Mehrzahl von Transistoren, die eine Emitterzone, die in der F i g. 1 symbolisch durch einen Leiter 30 dargestellt ist, gemeinsam haben. Die Wanne 28 enthält eine Mehrzahl von Transistoren, die eine Kollektorzone gemeinsam haben, die in der Fig. 1 durch einen Leiter 32 symbolisch dargestellt ist Die Versorgungsspannung + Vist an den Leitern 32 angelegt

Insbesondere enthält die Stufe 24a NPN-Transistoren QIa und Q2a in der gemeinsamen Emitter-Wanne 26 und NPN-Transistoren Q3a und Q4a in der gemeinsamen Kollektor-Wanne 28. Die Stufe 24a ist mit der Stufe 24ό über NPN-Transisloren Q5a und QBa in der gemeinsamen Kollektor-Wanne 28 verbunden. Die Basen der Transistoren Q\a und Q 2a in der gemeinsamen Emitter-Wanne 26 sind jeweils mit den Emittern der Transistoren Q4a und QZa in der gemeinsamen Kollektor-Wanne 28 verbunden. Die Kollektoren der Transistoren QIa und Q2a in der

ίο gemeinsamen Emitter-Wanne 26 sind jeweils mit den Basen der Transistoren Q3a und Q4a in der gemeinsamen Kollektor-Wanne 28 verbunden. Die Emitter der Transistoren Q\a und Q 2a sind ebenso wie auch die Emitter aller anderen restlichen Transistoren in der gemeinsamen Emitter-Wanne 26 über einen einzigen Widerstand R 5, der in der gemeinsamen Kollektor-Wanne 28 angeordnet ist, an einen Leiter 34 gekoppelt. Dieser Leiter 34 ist mit dem Anschluß 14 für die Betriebserde verbunden.

in der gemeinsamen Koiiektor-wanne /β sind die Emitter der Transistoren Q3a und QAa jeweils über Widerstände R 2a und Λ 4a mit dem Leiter 34 verbunden. Die Basen der Transistoren Q3a und Q4a sind jeweils über Widerstände R la und R 3a mit einem Leiter 36 verbunden. Das von dem Kreis 18 erzeugte CLOCK-Signal wird an den Leiter 36 angelegt.

Ey wird festgestellt, daß die Transistoren Q\a und Q 2a in Emitterschaltung angeordnet sind, wobei an den jeweiligen Basen Eingänge und an den jeweiligen Kollektoren Ausgänge vorgesehen sind. Es ist auch festzustellen, daß die Transitoren Q 3a und Q 4a als Emitterfolger angeordnet sind, wobei die jeweiligen Basen als Eingänge und die jeweiligen Emitter als Ausgänge dienen.

Die Basen der Transistoren Q 3a und Q 4a sind jeweils mit den Basen der Transistoren Q 5a und Q 6a in der gemeinsamen Kollektor-Wanne 28 verbunden. Die Transistoren Q 5a und Q 6a sind ebenfalls als Emitterfolger angeordnet. Wie sich aus den F i g. 2 und 3 ergibt, teilen sich die Transistoren Q 3a und Q 5a und die Transistoren Q 4a und QBa gemeinsame Basiszonen, die in der F i g. 1 symbolisch durch Leiter dargestellt sind.

Die Emitter der Transistoren Q Sa und ζ) 6a der Stufe 24a, die die Ausgangspunkte der Stufe 24a darstellen, sind jeweils mit den Basen der Transistoren Q 2b und Q \b der Stufe 246 verbunden, die die Eingangspunkte der Stufe 240 darstellen. Die Stufe 246 ist der Stufe 24a ähnlich und weist daher dieselben Bezugszeichen auf,

so wenn man von der Ausnahme absieht, daß der Buchstabe »a« durch den Buchstaben »6« ersetzt ist. Es wird jedoch festgestellt daß die Basen der Transistoren Q 3b und Q 4b der Stufe 24b mit einem Leiter 38 anstatt mit dem Leiter 36 verbunden sind. Da durch den Kreis 18 erzeugte CLOCK-Signal wird an den Leiter 38 angelegt

Die Ausgangspunkte der Stufe 246 an den Emittern der Transistoren Q 5b und Q 6b sind mit entsprechenden Eingangspunkten der nächsten Stufe nach der Stufe 24 in derselben Weise verbunden, wie die Ausgangspunkte der Stufe 24a an den Emittern der Transistoren Q 5a und QBa mit den Eingangspunkten der Stufe 246 an den Basen der Transistoren Q2b und Q \b jeweils verbunden sind. Die nächste Stufe nach der Stufe 246 ist wie die Stufe 24a an den Leiter 36 (d.h. an das CLOCK-Signal) verbunden. Die auf diese Stufe folgende nächste Stufe ist, wie die Stufe 246 mit dem Leiter 38 (d. h. mit dem CLOCK-Signal) verbunden. Die

Leiter 36 und 38 sind mil den verbleibenden Stufen in derselben abwechselnder. Weise verbunden.

Die letzte, d. h. die /Me Stufe ist zur Bildung eines geschlossenen Kreises mit der ersten Stufe, d.h. der Stufe 24a verbunden. Die Ausgangs-Eingangs-Beziehung zwischen der letzten Stufe und der ersten Stufe wird jedoch im Gegensatz zu der in dem Rest des integrierten Kreises 10 folgenden Ausgangs-Eingangs-Bezi4t1ung umgekehrt, wie dies durch die Anordnung der Leiter 40 und 42 dargestellt ist. Das heißt, vorausgesetzt, daß der integrierte Kreis 10 nur zwei Stufen aufweist, so daß die Stufe 24a die erste Stufe und die Stufe 24b die letzte Stufe ist. der Emitter des Transistors Q5b mit der Basis des Transistors Q \a anstatt mit der Basis des Transistors Q2a und der Emitter des Transistors <?6£> mit der Basis des Transistors Q2a anstatt mit der Basis des Transistors ζ) la verbunden ist.

Dip Halbleiteranordnung des in der Fig. 1 schemai'isCh daigcsiciucii SLnaiikrcises kann am besten im Zusammenhang mit den Fig.2 und 3 verstanden werden. In den Fi g. 2 und 3 weisen die Basen. Emitter und Kollektoren der in der Fig. 1 dargestellten Transistoren dieselben Bezugszeichen, wie die in der Fig. 1 verwendeten Bezugszeichen auf. Es sind Buchstaben B. Cund Ezur jeweiligen Bezeichnung einer Basis, eines Emitters und eines Kollektors vorgesehen. Beispielsweise ist die Basis des Transistors Q2a durch das Bczugszeichen B 2a gekennzeichnet. Außerdem ist die Metallisierungsverbindung zu den verschiedenen Halbleiterelementen des integrierten Kreises 10 durch ein '.schteck mit gestrichelten Linien dargestellt.

Bei der gemeinsamen Emitter-Wanne 26 und der gemeinsamen Kollektor-Wanne 28 handelt es sich vorzugsweise um Epitaxie-Schichten aus einem N-Material, beispielsweise aus Silizium, die auf einem gemeinsamen Substrat 44 aufgewachsen sind. Bei dem Substrat 44 handelt es sich um ein P-Material, beispielsweise um Silizium. Das N-Material der Wanne 26 enthält die gemeinsame Emitterzone aller Transistoren der Wanne 26. Die Basis jedes Transistors der Wanne 26 is» ein entsprechender Bereich des P-Materials. das in dem N-Material der Wanne 26 durch Diffusion erzeugt ist. Der Kollektor jedes Transistors der Wanne 26 ist ein Bereich eines N+ -Materials (das + weist auf ein stärker dotiertes Halbleitermaterial hin) das in dem P-Material der entsprechenden Basisbereiche durch Diffusion hergestellt ist. Das N-Material der Wanne 28 enthält die gemeinsame Kollektorzone aller Transistoren der Wanne 28. Bei der Basis jedes Transistors der Wanne 28 handelt es sich um einen entsprechenden Bereich des P-Materials, das in dem N-Material der Wanne 28 durch Diffusion hergestellt ist. Bei dem Emitter jedes Transistors der Wanne 28 handelt es sich um einen Bereich aus N+-Material, das in dem P-Material der entsprechenden Basisbereiche durch Diffusion hergestellt ist Wie früher bereits angedeutet wurde, sind die Transistoren QZa und Q 5a und die Transistoren Q 4a und Q 6a in einer gemeinsamen Basiszone angeordnet Eine dünne Schicht 46. die in der Fig.2 nicht dargestellt ist. aus oxidiertem Material beispielsweise aus Siliziumoxid, ist zwischen der Metallisierung und dem Halbleitermaterial angeordnet, wenn man von den Bereichen der strichüerten Rechtecke absieht um eine elektrische Isolierung zwischen dem Halbleitermaterial und der Metatiisiening herzusteiien.

Die Wannen 26 und 28 sind durch eme Trennschicht 48 aus einem P+ -Material, das zwischen dem N-Material der Wanne 26 und 28 durch Diffusion erzeugt ist, getrennt. Die Trennschicht 48 steht mit dem Substrat 44 in Kontakt, das über den Erdanschluß 14 ■» durch eine nicht dargestellte Verbindung mit Erde verbunden ist. Da das Erdpotential das in dem integrierten Kreis 10 entwickelte kleinste Potential ist, sind beide P-N-Diodenübergänge, die durch die Trennschicht 48 und das N-Material der Wanne 26 und

ίο 28 an beiden Seiten der Trennschicht 48 gebildet sind, in umgekehrter Richtung vorgespannt und die Wannen 26 und 28 sind wirksam voneinander elektrisch isoliert. In der Trennschicht 48 wird P + -Material an der Stelle von P-Material verwendet, um die Bildung von lateralen

(5 NPN-Transistoren zu vermeiden, die eine ausreichend große Verstärkung aufsveisen, um einen beträchtlichen Einfluß auf den Betrieb des integrierten Kreises 10 auszuüben. Die Trennschicht 48 weist eine typische Breite von 0,4 mm auf.

in der Wanne 26 ist ein Schutzbereich fiü aus diffundiertem W + -Material in das N-Material eindiffundiert, der wenigstens einen Teil des P-Materials des Basisbereichs umgibt, um die Bildung eines lateralen PNP-Transistors mit einer bemerkenswerten Verstärkung zu verhindern. Der Schutzbereich 50 unterbricht jedoch nicht die Leitung des N-Materials der gemeinsamen Emitter-Wanne 26, d. h. die gemeinsame Emitterzone der Transistoren der Wanne 26 ist nicht unterbrochen. Der Schutzbereich 50 weist eine beträcht-Hch kleinere Breite, beispielsweise 0,2 mm, als der Trennbereich 48 auf. Typischerweise liegt das Verhältnis der Breite des Trennbereichs 48 und des Schutzbereichs 50 in der Größenordnung von 2 zu I.
Es wird festgestellt, daß ein Schutzbereich zum Verhindern der Ausbildung von lateralen PNP-Transistoren zwischen dem P-Material der Basisbereiche der Wanne 28 nicht erforderlich ist, weil das N-Material, das die gemeinsame Kollektorzone aller Transistoren der Wanne 28 enthält, an die + V-Versorgungsspannung über den Leiter 32 gekoppelt ist. Da die + V-Versorgungsspannung in dem integrierten Kreis 10 das höchste Potential ist, wird jeder laterale PNP-Transistor. der sich in der gemeinsamen Kollektor-Wanne 28 ausbilden könnte, nicht leiten, d. h., daß sein Basis-Emitterübergang und sein Basis-Kollektorübergang in Sperrichtung vorgespannt sind.

Durch Bereiche des P-Materials werden in der gemeinsamen Kollektor-Wanne 28 Widerstände gebildet Die Widerstandswerte der Widerstände R Xa. R3a und R 5 sind durch die Dimensionen bzw. Abmessungen der entsprechenden P-Bereiche bestimmt Die Widerstandswerte der Widerstände R 2a und R 4a sind im Vergleich zu den Widerstandswerten der Widerstände R i a, R 3a und R 5 relativ groß. Dies wird durch die Diffusion von N+-Material in den entsprechenden P-Material bewirkt, um. im nicht dargestellten Querschnitt, eine »Sandwich«-ähnliche Anordnung von P-Material zwischen N + -Material am oberen Ende und N-Material am Bodenende zu bewirken. Die »Sandwichrt-ähnliche Anordnung versucht die Leitfähigkeit des P-Materials zu begrenzen oder »zusammenzudrükken«. Es werden daher die Widerstände wie die Widerstände R 2a und R 4a häufig als »Pinch«-Widerstände bezeichnet Während der Widerstand R 5 in der gemeinsamen Emitter-Wanne 26 ausgebildet werden könnte, ist es wünschenswert daß er in der gemeinsamen Kollektor-Wanne 28 ausgebildet wird, so daß die Metaflisierune zum Verbinden des Widerstandes R 5

zwischen der gemeinsamen Emitterzone der Wanne 26 und dem Leiter 38 andere Metallisierungen nicht überkreuzen muß.

Weil alle Transistoren der Wanne 26 eine gemeinsame Emitterzone aufweisen bzw. teilen, ist ihre Dichte, d. h. die Anzahl der Transistoren pro Einheit eines Oberflächenbereichs relativ groß. In ähnlicher Weise ist die Dichte alier Transistoren in der Wanne 28 relativ groß, da sie eine gemeinsame Koilektorzone aufweisen bzw. teilen. Als Ergebnis ist die Gesamtdichte des integrierten Kreises 10 relativ groß. Wie später erläutert wird, werden die Transistoren der gemeinsamen Emitter-Wanne 26 am Betrieb in einem Sättigungszustand gehindert, weil sie in der gemeinsamen Kollektorwanne 28 angeordnet sind. Als Ergebnis kann der integrierte Kreis bei relativ hohen Frequenzen arbeiten.

Aus Gründen, die weiter unten ausgeführt werden, und die Arbeitsweise des intergrierten Kreises 10 betreffend, ist es wünschenswert, daß alle Transistoren des integrierten Kreises 10 so ausgewählt sind, daß sie annähernd den gleichen Spannungsabfall Vbe am Basis-Emitterübergang, beispielsweise 0,7 Volt, aufweisen, wenn sie leiten, und daß alle Widerstände Ria, R 3a usw. so ausgewählt sind, daß sie einen Widerstandswert aufweisen, der im wesentlichen gleich dem mit einem

Faktor — multiplizierten Widerstandswert des Widerstands R 5 ist. Unter diesen Bedingungen beträgt die am Widerstand RXa usw. bei einem leitenden Transistor Q \a usw. entwickelte Spannung 'Z₂ Vbe, beispielsweise annähernd 0.35 Volt, wie dies weiter unten erläutert wird. Außerdem ist es wünschenswert, daß alle Widerstände R 2a, R 5a usw. so ausgewählt sind, daß sie einen relativ hohen Widerstandswert im Vergleich zu dem Widerstandswert der Widerstände Ria, R 3a usw. aufweisen. Es ist weiterhin wünschenswert, daß der Kreis 18 so angeordnet ist, daß die Impulse der CLOCK- und CLOCK-Signale einen hohen Pegel von 3 Vbe, beispielsweise annähernd 2,1 Volt, und einen niedrigen Pegel von 2 Vbe, z. B. annähernd 1.4 Volt, aufweisen.

Die Arbeitsweise des integrierten Kreises 10 kann am besten durch die gleichzeitige Bezugnahme auf die Fig. 1 und 4 erläutert äzw. verstanden werden. In der folgenden Beschreibung wird vorausgesetzt, daß der integrierte Kreis 10 lediglich zwei Stufen, beispielsweise die Stufen 24a und 24b, aufweist, so daß der Emitter des Transistors QSb über den Leiter 40 mit der Basis des Transistors Q la und der Emitter des Transistors QSb ober den Leiter 42 mit der Basis des Transistors Q 2a verbunden ist. In dieser Anordnung werden das Ausgangs- und das Ausgangs-Signal jeweils an den Emittern der Transistoren Q6bund Q 5b entwickelt

Außerdem wird vorausgesetzt, daß die Anfangszeit TO, während eines ersten Taktintervalls Cl, wenn das CLOCK-Signal einen hohen Pegel (beispielsweise 3 Vbe) und das CLOCK-Signal einen kleinen Pegel (beispielsweise 2 Vbe) aufweisen, der Transistor QIa nichtleitend (ausgeschaltet), der Transistor Q 2a leitend (eingeschaltet), der Transistor Q Xb ausgeschaltet und der Transistor Q 2b eingeschaltet ist Unter diesen Bedingungen beträgt in der Stufe 24a die Spannung an der Basis B 3a des Transistors Q 3a 2,1 Volt (d. h. 3 Vbe) und die Spannung an der Basis BAa des Transistors Q 4a 1,75 Volt (d.h. 3 VOe-V₂ Vbe). Die Spannung an den Emittern E3a und E5a der Transistoren Q3a und QSa beträgt daher jeweils 1,4 Volt (& h. 3 Vbe— 1 Foe) und die Spannung an den Emittern E4a urd E6a der Transistoren Q4a und Q6a beträgt jeweils 1.05VoIt (d.h. 3 Vbe-V₂ Vbe-\ Vbe). Da der Transistor Q2a als eingeschaltet vorausgesetzt wurde, beträgt die Spannung an dem Emitter E2a des Transistors Q 2a -, 0,7VoIt (d.h. 3 Vbe-\ Vbe-\ Vbe). Da der Emitter E Xa des Transitors Q Xa an derselben Spannung.d. h. 1.7 Volt, wieder Emitter E 2a des Transistors ζ) 2a liegt und die Basis BXa des Transistors QXa an derselben Spannung, d.h. 1,05 Volt, wie der Emitter E4a des

ίο Transistors Q4a liegt werden an dem Basis-Emitter-Obergang des Transistors QXa nur 0.35 Volt (d.h. '/2 Vbe) entwickelt. Als Ergebnis ist der Transistor QIa tatsächlich ausgeschaltet, wie das voranstehend vorausgesetzt wurde.

In der Stufe 246 beträgt die Spannung an den Basen B3b und B5b der Transistoren Q 3b und Q 5b zur Zeit 7"O jeweils 1.4 Volt (d.h. 2 Vbe) und die Spannung an den Basen B 4b und B 6b der Transistoren Q 4b und Q6b jeweils 1.05VoIt (d.h. 2 Vbe-¹/, Vbe). Da die Spannung an dem Emitter E5a, der mit dem Emitter c 3d des Transistors Q 3b verbunden ist, XA Voit beträgt und die Spannung an dem Emitter E6a. der mit dem Emitter E4b des Transistors Q4b verbunden ist. 1,05 Volt beträgt, sind die Basis-Emitter-Übergänge der Transistoren Q3b und Q4b in der Aus-Richtung vorgespannt.

Die Spannung an der Basis B 2b des Transistors Q 2b beträgt folglich 1.4 Volt und die Spannung an der Basis des Transistors QXb 1,05VoIt. Als Ergebnis ist der

jo Transistor Q 2b eingeschaltet und der Transistor QIb ausgeschaltet, wie dies zuvor vorausgesetzt wurde. Außerdem sind die Basis-Emitter-Übergänge der Transistoren QSb und Q 6b in Aus-Richtung vorgespannt, weil die Spannung an dem Emitter £T4a. der mit dem Emitter E5b des Transistors Q 5b verbunden ist 1,05 Volt beträgt und die Spannung an dem Emitter E3a, der mit dem Emitter E6b des Transistors Q6b verbunden ist, 1,4 Volt beträgt Die Spannung an dem Emitter E5b beträgt daher 1.05 Volt und die Spannung andern Emitter E6bbeträgt 1.4 Volt.

Zur Zeit T1 am Anfang des zweiten Taktintervalls C2 fällt fosCLOCK-Signal auf 1,4 Volt ab (d. h. 2 Vbe) und das CLOCK-Signal steigt auf 2.1 Vc't (d. h. 3 Vbe) an. Wie gezeigt werden wird, bleibt der Transistor QIb ausgeschaltet und der Transistor Q 2b eingeschaltet, d. h. die Stufe 24b ändert ihren Zustand nicht. Wenn jedoch das CLOCK-Signal um 0.7 Volt (d.h. 1 Vbe) steigt steigt die Spannung an der Basis B 3b um 0,7 Volt auf 2,1 Volt und die Spannung an der Basis Z? 4b um 0,7 Volt auf 1,75 Volt Da die Transistoren Q 1 a und Q 2a jeweils wenigstens zeitweise in ihren vorhergehenden Leitungszuständen verweilen, d.h. eingeschaltet und ausgeschaltet bleiben, und da das CLOCK-Signal um 0,7 Volt (d. h. 1 Vbe) abfällt fallen die Spannungen an den Emittern E6b und E5b jeweils anfänglich um 0,7 Volt Der Transistor Q5b wird daher leitend. Als Ergebnis steigt die Spannung an dem Emitter E5b auf

1.4 Volt In Antwort darauf steigt die Spannung an der Basis B Xa zur Zeit Π auf 1,4 Volt der Transistor Q la wird leitend und der Transistor Q 2a wird nicht leitend. Demgemäß fällt die Spannung an der Basis 33a auf

1.05 Volt (d. h. 2 Vbe- '/₂ Vbe) und die Spannung an der Basis B 4a steigt auf 1,4 Volt (d. h. 2 Vbe).

In der Stufe 24b beträgt die Spannung zur Zeit Tl an dem Emitter E3b 1,4 Volt und die Spannung an dem Emitter E4b 1.05 Volt da die Spannung an der Basis B3b um 0.7VoIt (d.h. 1 Vbe) auf 2,1 Volt und die Spannung an der Basis B 4b um 0,7 Volt auf 1,75 Volt

ges'-iegen \ Jr. Demgemäß sind der Transistor Q 5a. deüen Basis nun an 1.5 Volt liegt und dessen Emitier an 1,4 Voll liegt und der Transistor Q 6a, dessen Basis nun an 1,4 Volt liegt und dessen Emitter an 1,05 Voll lisgt, in Aus-Riclnung vorgespannt AuBerdem ist der Transistor ϊ Q2b eingeschaltet und der Transistor Q Xb iüsgeschaltet wie dies zuvor vorausgesetzt wurde, weil die Spannung an dem Emitter £"36 1,4VoIl und die Spannung an dem Emitter EAb 1,05 Volt beträgt.

Zur Zeit T2 am Anfang eines dritten Taktintervalls in C3 steigt das CLOCK-Signal um 0,7 Volt (d. h. 1 Vbe) auF 2,1 Volt (d. h. 3 Vbe) und das CLOCK-Signal fällt um 0,7 Volt (d. h. 1 Vbe) auf 1,4 Volt (d. h. 2 Vbe). Wie dies gezeigt wird, ändert die Stufe 24a ihre Zustände nicht, d h. der Transistor Q\b bleibt eingeschaltet und der Transistor Q 2a bleibt ausgeschaltet. Die Spannung an den Basen Z?3a und B 5 steigt jedoch um 0.7 Voll auf 1,75 Volt und die Spannung an den Basen ß4a und 56a steigt um 0.7 Volt auf 2.1 Volt. Da die Transistoren Q 3b iiiid Q 4b wenigstens zeitweise ihre vorhergehenden Zustände jeweils beibehalten, d. h. ausgeschaltet und eingeschaltet bleiben, fällt die Spannung an der Basis BZb anfanglich um 0.7 Volt auf 1,4VoIl und die Spannung an der Basis 046 anfänglich auf 1,05VoIi. Demgemäß versuchen die Spannungen an dem Emitter E3b und der Basis B2b anfänglich auf 0,7 Volt zu fallen und die Spannungen an dem Emitter E4Z>und der Basis B Xb versuchen auf 035 Volt zu fallen. Weil jedoch der Basis-Emitter-Übergang des Transistors Q 6a in Vorwärtsrichtung vorgespannt ist, werden an dem Emitter EAb 1,4 Volt entwickelt Demgemäß wird zur Zeit T2 der Transistor QXb leitend geschallet, der Transistor Q2b nicht leitend geschaltet, die an der Basis BAb entwickelte Spannung beträgt 1,05 Volt und die an der Basis B 3b entwickelte Spannung beträgt 1,4 Volt.

In der Stufe 24a beträgt die Spannung an dem Emitter ESa zur Zeit T2 1,05 Volt, weil die Spannung an der Basis B3a auf 1,75 Volt angestiegen ist In ähnlicher Weise beträgt die Spannung an dem Emitter £4a 1,4 Volt, weil die Spannung an der Basis B Aa auf 2.1 Volt angestiegen ist Als Ergebnis werden die Basis-Emitter-Übergänge der Transistoren Q 5b und Q 6b in Aus-Richtung vorgespannt Demgemäß beträgt die Spannung am Emitter E5b 1,4 Volt und die Spannung am Emitter E6b beträgt 1,05 Volt Außerdem bleibt der Transistor Q 2a ausgeschaltet und der Transistor QIa bleibt eingeschaltet wie dies vorher vorausgesetzt wurde. Aus der vorhergehenden Diskussion geht hervor, daß, wenn das Taktsignal einer Stufe seinen hohen Pegel einnimmt die Leitungszustände der Transistoren der Stufe an der Wanne 26, beispielsweise der Transistoren QIa und Q 2a, nicht geändert werden, daß aber einer der Emitterfolger in der Wanne 28, der die Stufe mit der nächsten Stufe verbindet leitend geschaltet wird. Beispielsweise wird Q 5a oder Q 6a leitend, was von dem Leitungszustand dieser Stufe abhängt Demgemäß werden die Leitungszustände dieser Stufe geändert und die Emitterfolger, die diese Stufe mit der nächsten Stufe verbinden, nicht leitend geschaltet wenn die Taktleitung dieser Stufe ihren ω niedrigen Pegel einnimmt Es wird auch festgestellt daß die Leitungszustände zu denen sich eine Stufe hin verändert, von den Leitungszuständen der Transistoren in der vorhergehenden Stufe abhängen. Wenn beispielsweise der Transistor QIa eingeschaltet und der &5 Transistor Q 2a ausgeschaltet ist, wenn das CLOCK-Signal tiefpegelig wird, werden der Transistor Q\b eingeschaltet und der Transistor Q 2b ausgeschaltet In dieser Weise wird der Zustand der ersten Stufe his zu der letzten oder /?-len Stufe in /i-Taktimpu/sen übertragen, d. h. in der Zeit, die erforderlich ist, damit η positiv werdende Übergänge entweder das CLOCK-Signals oder des CLOCK-Signals erscheinen.

LIm zu erreichen daß sich eine Zustandsänderung am Ausgang für jeden n-ten Taktimpuls erg'ht, werden die Ausgangspunkte einer Stufe, beispielsweise die Kollektoren der Transistoren QXb und Q2Z>, auf invertierte Weise mit den Eingangspunkten der nächsten Stufe, beispielsweise den Basen der Transistoren Q Xa unö Q 2a verbunden. Wenn daher das CLOCK-Signal tiefpegelig wird, wenn der Transistor Q\b ausgeschaltet und der Transistor Q 2b eingeschaltet ist, wird der Transistor QIa eingeschaltet und der Transistor Q2a ausgeschaltet Bei der Verwendung dieser allgemeinen Arbeitsprinzipien können die in den Fig.4 gezeigten grafischen Darstellungen der an E5a, E6a, Ε5υ und E6b entwickelten Spannungsverläufe für Taktintervalle CA bis Cl vervollständigt werden, wenn der integrierte Kreis iö iedigiieh zwei Stufen umfaßt

Es wird außerdem festgestellt, daß Transistoren einer Stufe in der gemeinsamen Kollektor-Wanne 28, beispielsweise die Transistoren Q 3a und Q 4a, in einer vorspannenden Anordnung (biasing arrangement) enthalten sind, so daß während jedes Taktimpulses nur ein Transistor der Transistoren Q la und Q 2a eingeschaltet ist, während der andere Transistor in der Stufe ausgeschaltet ist. Als ein Ergebnis entspricht der Strom durch den Widerstand R 5 η-mal dem Strom durch den Widerstand Ria. R 3a usw. Da das Verhältnis zwischen den Widerstandswerten der Widerstände RXa, R 3a usw. und der Wert des Widerstandes R 5 wünschenswerterweise — ist, wie dies voranstehend festgestellt

wurde, ist die am \\ iderstand R 5 entwickelte Spannung immer Vfceund die an den Widerständen RXa, R 3a usw. entwickelte Spannung V₂ Vbe, wenn der entsprechende Transistor der gemeinsamen Emitter-Wanne 26 eingeschaltet ist. Bei dieser Auswahl des Widerstandswerts des Widerstands RS rc'ätiv zu dem Widerstandswert der Widerstände RXa, R 3a usw. sind die durch die Transistoren in der Wanne 26 fließenden Ströme auf einen Wert begrenzt, der beträchtlich unter dem Kollektor-Emitter-Sättigungsstrom der Trar.^:storen in der Wanne 26 liegt Als Ergebnis werden die Transistoren in der Wanne 26 nicht in die Sättigung gesteuert und können daher bei relativ hohen Frequenzen arbeiten. Da die Widerstands-Verhältnisse im Vergleich mit absoluten Widerstandswerten in integrierten Kreisstrukturen leicht steuerbar sind, sind die Toleranzen der Widerstandswerte der Widerstände R5, R Xa, R 3a usw. in dem integrierten Kreis 10 relativ unbedeutend.

Der absolute Wert des Widerstands R 5 wird als Kompromiß zwischen einem einerseits relativ hohen Wert zur Begrenzung des Leistungsverbrauchs des integrierten Kreises 10 und andererseits eines relativ kleinen Werts zur Erzeugung eines hinreichend großen Stromes für die Transistoren der Wanne 26 ausgewählt um parasitäre kapazitive Elemente bei relativ großen Geschwindigkeiten zu steuern und um die Widerstandsgröße zu begrenzen. Die Widerstandswerte der Transistoren R 2a, RAa usw. werden so ausgewählt, daß sie einen relativ großen Wert im Vergleich zu dem Wert der Widerstände Ria, R 3a usw. haben. Diese Auswahl soll sicherstellen, daß die Transistoren Q 3a, Q 4a, Q 5a und Q 6a nicht in die Sättigung gesteuert werden. In der

folgenden Tabelle sind typische Werte für den integrierten Kreis 10 angegeben.

Element

Wert

Ria, R3a, etc.
Ria. Λ 4a. etc.
RS + V

2 kii
15 ku
4/n kii
+ 2,8 V

Der in der Fig.5 dargestellte Kreis 18 des integrierten Kreises 10 enthält einen Mehrfach- Vbe-Spannungsversorgungskreis 52 und einen Taktverstärker 54. Der Spannungsversorgungskreis 52 leitet von der an den Leistungseingangsanschluß 12 angelegten Gleichspannung eine Versorgungsspannung von 4 Vbe für den Taktverstärker 54 ab. Der Spannungsversorgungskreis 52 kann eine beliebige Anzahl bekannter Kreise zur Ableitung von Versorgungsspannungen von einer relativ unregulierten Gleichspannung aufweisen, die im wesentlichen gleich den mehrfachen Werten eines Spannungsabfalls an einem Basis-Emitter-Übergang sind. Beispielsweise kann der Versorgungskreis 52 den in der US-PS 35 55 309 beschriebenen Kreistyp enthalten.

Praktischerweise kann auch dieselbe für den Taktvers'ärker 54 abgleitete Versorgungsspannung, d. h. 4 Vbe, als die + V-Versorgungsspannung verwendet werden, die an den Rest des integrierten Kreises 10 über den Leiter 32 angelegt wird.

Der Taktverstärker 54 enthält einen NPN-Transistor Ql und einen NPN-Transistor Q8. die zusammen mit Widerständen R 6. R 7 und R 8 in der Weise eines Differentialverstärkers angeordnet sind. Die Basis des Transistors Q8 ist mit dem Kollektor eines NPN-Transistors Q9 verbunden, dessen Basis und dessen Kollektor miteinander verbunden sind, um eine Diode zu bilden. Der Kollektor des Transistors Q9 ist über einen Widerstand R 9 mit der Versorgungsspannungsleitung 32 verbunden. Der Emitter des Transistors (?9 ist mit dem Kollektor eines NPN-Transistors Q10 verbunden, dessen Basis und dessen Kollektor ebenfalls verbunden sind, um eine Diode zu bilden. Der Emitter des Transistors Q 10 ist mit dem Erdleiter 34 verbunden. Der Emitte' des Transistors Q9 ist ebenfalls über einen Widerstand R 10 mit der Basis eines PNP-Transistors CJlI verbunden, der mit den Widerständen RH und R 12 als ein Emitterfolger zwischen dem Takteingangsanschluß 16 und der Basis des Transistors Ql geschaltet ist.

Du: Basis des Transistors QW ist über den Signaleingangsanschluß 16 und einen Kondensator C10 mit dem Ausgang einer Impulsquelle 56 verbunden. Der Kollektor des Transistors Ql ist mit dem (I.ÖCkl.eiter 38 über einen NPN-Transistor Q 12 verbunden, der als Fmitterfolger angeordnet ist. In einer ähnlichen Weise i*' der Kollektor des Transistors Q8 mit dem tl.OC'K i eiter Vt libcr einen NPN-Transistor QH verbunden, der ebenfalls als ein Emitterfolger angeordnet ist.

Eine Spannung von 2 Vbe wird infolge der Zusammenschaltung der Transistoren Q9 und ζ? 10 an der Basis des Transistors Q 8 und auch infolge der Zusammenschaltung der Transistoren Q 10 und Q 11 an der Basis des Transistors Ql entwickelt. Als ein Ergebnis mrrl der Verstärker 54 symmetrisch vorgespannt Wenn das Ausgangssignal der Impulsquelle 56 ansteigt, wird der Transistor Q7 eingeschaltet und der Transistor ζ>8 ausgeschaltet. Wenn das Ausgangssignal der Impulsquelle 56 abfällt, wird der Transistor Ql ausgeschaltet und der Transistor Q 8 eingeschaltet

Die an den Emittern der Transistoren C? 7 und Q 8 entwickelte Spannung beträgt 1 Vbe. Die Widerstände R 6, Rl und R 8 haben denselben Widerstandswert, beispielsweise 2 k£L Als ein Ergebnis wird 1 Vbe am

ίο Widerstand R 6 erzeugt, wenn der Transistor Ql eingeschaltet ist Demgemäß beträgt die Spannung an dem Kollektor des Transistors Ql 3 Vbe und die Spannung an dem Emitter des Transistors C? 12 beträgt 2 Vbe. Wenn der Transistor Ql ausgeschaltet ist, wird

is im wesentlichen keine Spannung am Widerstand /?6 erzeugt und die Spannungen an dem Kollektor des Transistors Ql und dem Emitter des Transistors ζ) 12 betragen jeweils 4 Vbe und 3 Vbe. In analoger Weise variiert die an dem Emitter des Transistors Q13 erzeugte Spannung auch zwischen 3 Vbe und 2 Vbe.

Der Kreis 18 kann auf demselben Substrat wie der restliche Teil des integrierten Kreises 10 aufgebaut sein. Da in dem integrierten Kreis für Zähler mit einer relativ großen Stufenanzahl nur ein Kreis, wie der integrierte Kreis 18, verwendet wird, wird die Größe bzw. der Umfang des integrierten Kreises 10 nicht wesentlich vergrößert In dieser Verbindung wird auch festgestellt daß andere signalverarbeitende Kreise sowohl analoger als auch digitaler Art in ähnlicher Weise mit dem integrierten Kreis 10 mit wenigen, wenn überhaupt. Koppelelementen, vereinigt werden können.

Bei dem, was bisher unter ausdrücklicher Bezugnahme auf den integrierten Kreis i0 beschrieben wurde, handelt es sich um einen integrierten Kreis zum Teilen der Frequenz eines Wechselsignals, der eine relativ große Dichte infolge der Verwendung einer gemeinsamen Emitter-Wanne und einer gemeinsamen Kollektor-Wanne autweist und der infolge der vorspannenden Anordnung mit Transistoren der gemeinsamen Kollek-

^o tor-Wanne mit relativ hohen Geschwindigkeiten arbeiten kann.

Während die Kollektor-Widerstände der Transistoren in der gemeinsamen Emitter-Wanne 26 in der oben beschriebenen Ausführungsform wünschenswerterweise so ausgewählt werden, daß sie einen Wert aufweisen, der so beschaffen ist. daß die an ihnen erzeugte Spannung V₂ Vbe beträgt, wenn der zugeordnete Transistor leitet, so daß nur einer der Transistoren in der Wanne 26 einer Stufe zu einer Zeit leitend ist. ist es nur bei der in der F ι g. 1 dargestellten besonderen Kreisanordnung erforderlich, daß diese Spannung I Vhe nicht überschreitet. In der besonderen in der Fig. 1 dargestellten Kreisanordnung ist es nur erforderlich, daß dir Kollektor-Widerstände der Transistoren in der Wanne 26 einen Wert aufweisen, der kleiner ist als d«<s rnultiplikative Produkt von η und dem Wert des Widersiands R 5. Die Auswahl des Wertes des Kollektor Widerslandes der Transistoren in df Wanne 26 /u einem Wert, der annähernd gleuh einer H.ilftedes multiplikativen Produkts von η und des Wertes des Widerstandes /?5 ist, stellt jedoch eine Toleranz sicher,

die gut innerhalb der möglichen Änderungen von Vbe liegt.

Während die Erfindung so beschrieben wurde, daß sie

ft5 Stufen mit ähnlichen Transistoren und Widerständen in den entsprechenden Kreisteilen aufweist, können auch Transistoren und Widerstände mit unterschiedlichen Charakteristiken und Werten in verschiedenen Stufen

verwendet werden. Beispielsweise kann es wünschenswert sein, wenn der integrierte Kreis zur Teilung der Frequenz eines relativ hohen Frequenz-Signals verwendet werden soll, daB die erste Stufe oder die ersten wenigen Stufen mit höheren Geschwindigkeiten arbeiten können als die restlichen Stufen. Um dies zu bewerkstelligen, sollten die Kollektor-Widerstände der Transistoren in der gemeinsamen Emitter-Wanne 26 der vorhergehenden Stufen so ausgewählt sein, daß sie kleinere Werte als die Kollektor-Widerstände der Transistoren in der gemeinsamen Emitter-Wanne 26 der späteren Stufen aufweisen. Die Emitterzone der Transistoren in der gemeinsamen Emitter-Wanne 26 der vorhergehenden Stufen sollten so ausgewählt werden, daß sie größer sind als die Emitterzonen der Transistoren in der gemeinsamen Emitter-Wanne 26 der nachfolgenden Stufen. Bei einer solchen Anordnung ist es wünschenswert daß die an den Kollektor-Widerständen der Transistoren in der gemeinsamere Emitter-Wanne 26 in einer Stufe erzeugte Spannung noch annähernd gleich dem gewünschten Wert von V2 Vbe ist, wenn die zugeordneten Transistoren in der gemeinsamen Emitter-Wanne 26 leiten, daß die Kollektor-Widerstände der Stufe einen Wert RC aufweisen, der auf den Wert R 5 des Widerstands R 5 durch den Ausdruck:

ET J

bezogen ist, wobei ESder gesamte Bereich der Emitter der beiden Transistoren in der Wanne 26 in der Stufe und £Tder gesamte Emitterbereich aller Transistoren

ίο in der Wanne 26 ist.

Obwohl außerdem die Erfindung im Zusammenhang mit einem als Frequenzteiler dienenden integrierten Kreis in Form einer geschlossenen Schleife beschrieben wurde, kann eine ähnliche Struktur auch in der Form einer offenen Schleife, beispielsweise als ein Schieberegister, verwendet werden. Es kann außerdem derselbe Typ der Struktur in anderen geschlossenen Schleifen verwendet werden. Beispielsweise kann daran gedacht werden, daß ein logischer Schaltkreis zugefügt wird, um binäre Information zwischen in Kaskade geschaltete Stufen zu injizieren, um beispielsweise einen dualen Möduidividierer zu bilden, der durch zwei Divisionsfakloren teilen oder den Dividierer auf vorbestimmte Zählerstände zurücksetzen oder voreinstellen kann.

Hierzu 4 Blatt Zeichnungen

230 225/392

Claims

Patentansprüche:

1. Integrierte Frequenzteilerschaltung zum Teilen der Frequenz eines Wechselsignals durch eine Zahl n, die mindestens gleich 2 ist, mit zwei an die Schaltung angeschlossenen Betriebspotentialquellen, einem Substrat aus Halbleitermaterial eines ersten Leitfähigkeitstyps und mit mehreren eine gemeinsame Elektrodenzone teilenden ersten bipo-Iaren Transistoren, deren Basis-, Emitter- und Kollektorzonen in einer auf dem Substrat befindlichen ersten Wanne aus Halbleitermaterial eines zweiten Leitfähigkeitstyps gebildet sind, dadurch gekennzeichnet, daß in einer auf dem Substrat (44) befindlichen, von der ersten Wanne (26) durch einen Bereich (48) aus Halbleitermaterial vom ersten Leitfähigkeitstyp getrennten zweiten Wanne (28) aus Halbleitermaterial vom zweiten Leitfähigkeitstyp (N) die Basis-, Emitter- -ind Kollektorzonen von mehreren zweiten bipolaren Transistoren (QSa, Q3b, Q4a, Q4b) gebildet sind, die eine gemeinsame Kollektorzone haben, während die ersten Transistoren (Q Xa, Q \b, Q2a, Q2b) eine gemeinsame Emitterzone haben, wobei an die gemeinsame Kollektorzone der iweiten Wanne (28) die erste Betriebspotentialquelle (+ V) angeschlossen ist;

daü ein Taktgeberkreis (18) zur Erzeugung von zwei zueinander komplementären Taktsignalen mit zwei vorbestimmten Pegeln vorgesehen ist, die sich in Abhängigkeit von dem Wechselsigna! ändern;
daß η in tvaskade geschaltete Stufen (a, b ... usw.) vorgesehen sind, vt η dent . jede Stufe wenigstens iwei Transistoren (Q'.a, Q2a; Q Xb, ζ)26) der ersten Wanne (27) in kreuzweiser ' tirbindung mit wenigstens zwei Transistoren (QZa, Q 4a; Q 3b, Q 4b) der rweiten Wanne (28) zur Bildung eines Flipflops enthält und jede zweite Stufe (a,c... usw.) durch das erste Taktsignal (CLOCK) und die restlichen Stufen (b.d... usw.) durch das zweite Taktsignal (CLOCK) gesteuert sind;

daß jede Stufe (z. B. a) eine Vorspanneinrichtung (R la, R2a, Ria, R4a,R5; Q3a, <?4a) aufweist,die wenigstens die beiden Transistoren (Q 3a, Q4a) der iweiten Wanne (28) in der Stufe (a) enthält und bewirkt, daß unabhängig von dem Pegel ihrer jeweiligen Taktsignale nur einer der beiden Transittoren (<?la, Q2a) der ersten Wanne (26) in der betreffenden Stufe (a) einen Strom leitet, der kleiner als sein Sättigungsstrom ist, und der andere dieser beiden Transistoren (Q la, Q2a)nicht leitet;
und daß eir»e Koppeleinrichtung (Q 5a, Q 6a) vorgesehen ist. die den leitenden Zustand der beiden Transistoren (Q\a, Q2a) der ersten Wanne (26) in der betreffenden Stufe darstellende Signale in Abhängigkeit von dem einen der vorbestimmten Pegel des zugeordneten Taktsignals der nächsten Stufe (b) zuführt in welcher in Abhängigkeit von diesen Signalen die beiden Transistoren (Q 1 b, Q 2b) der ersten Wanne (26) dieser Stufe (b) ihre Leitzustände ändern.

2. Schaltung nach Anspruch 1, dadurch gekennzeichnet, daß in jeder Stufe jeder der beiden Transistoren (QIa, <?2a; QIb₁ Q2b) der ersten Wanne (26) als Verstärker in Emitterschaltung mit einem Eingang an seiner Basiszone und elftem Ausgang an seiner KoÜektorzone angeordnet ist, während jeder der beiden Transistoren (Q 3a, Q 4a; Q3b, Q4b) der zweiten Wanne (28) als Emitterfolger-Verstärker mit einem Eingang an seiner Basiszone und einem Ausgang an seiner Emitterzone geschaltet ist;

daß jeweils eine Gleichstromverbindung von dem Ausgang eines der Emitterfolger-Verstärker zu dem Eingang eines der Verstärker in Emitterschaltung, von dessen Ausgang zu dem Eingang des anderen Emitterfolger-Verstärkers, von dessen Ϊ asgang zu dem Eingang des anderen Verstärkers in Emitterschaltung sowie von dessen Ausgang zu dem Eingang des einen Emitterfolger-Verstärkers führt;
und daß die Koppeleinrichtung zwei zusätzliche Transistoren (QSi, Q6a; Q5b, Q6b) der zweiten Wanne (28) enthält, die jeweils als Emitterfolger gleichstrommäßig zwischen die Basis eines der beiden Transistoren (Q 3a, Q 4a) der zweiten Wanne (28) der betreffenden Stufe (a) und den Emitter eines der beiden Transistoren (Q 3b. Q 4b) der zweiten Wanne (28) der nächsten Stufe (b) geschaltet sind.

3. Schaltung nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß jede der Stufen einen ersten, zweiten, dritten, vierten, fünften und sechsten bipolaren Transistor (CIa ... Q6a) desselben Leitungstyps aufweist; daß der erste und der zweite Transistor (Q Xa, Q2a) \n der ersten Wanne (26) und der dritte, vierte, fünfte und sechste Transistor (Q3a ... Q6ä) in der zweiten Wanne (28) ausgebildet sind; daß gleichstrommäßig die Kollektorzone des ersten Transistors (QXa) mit der Basiszone des dritten Transistors (<?3a), die Kollektorzone des zweiten Transistors (Q 2a) mit der Basiszone des vierten Transistors (Q 4a), die Emitterzone des vierten Transistors (Q4a) mit der Basiszone des ersten Transistors (Q Xa) und die Emitterzone des dritten Transistors (Q3a) mit der Basiszone des zweiten Transistors (Q2a) verbunden ist; daß gleichstrommäßig ein erster Widerstand (RXa) zwischen die Basiszone des dritten Transistors (Q3a) und einen Ausgang des Taktgeberkreise;. (18) für das eine Taktsignal, ein zweiter Widerstand (R 2a) zwischen die Emitterzone des dritten Transistors (<?3a) und die zweite Betriebspotentialquelle, ein dritter Widerstand (R 3a), dessen Wert im wesentlichen gleich dem Wert des ersten Widerstandes (RXa) ist, zwischen die Basiszone des vierten Transistors (Q 4a) und den Ausgang des Taktgeberkreis (18) für das eine Taktsignal, ein vierter Widerstand (R4a) zwischen die Emitterzone des vierten Transistors (Q 4a) und die zweite Betriebspotentialquelle ( + V), die Basiszone des fünften Transistors (Q 5a) an die Basiszone des dritten Transistors (Q 3a) und die Basiszone des sechsten Transistors (Q 6a) an die Basiszone des vierten Transistors (<?4a) geschaltet ist; daß gleichstrommäßig die Emitterzonen der fünften und sechsten Transistoren (Q 5a. Q6a) in jeder von n— 1 Stufen an die Emitterzone des dritten bzw. vierten Transistors (Q 3b. Q4b) der jeweils nächsten Stufe und die Emitterzonen des fünften und sechsten Transistors der verbleibenden (n-ten) Stufe an die Emitterzone des vierten bzw. dritten Transistors der nächsten Stufe geschaltet sind; und daß ein fünfter Widerstand (R 5) gleichstrommäßig zwischen die gemeinsame Emitterzone der ersten Wanne (26) und die zweite Betriebspotentialquelle (+ V) gekoppelt ist.

4. Schaltung nach Anspruch 3, dadurch gekenn-

zeichnet, daß der Taktgeberkreis (18) die Differenz zwischen den beiden vorbestimmten Pegeln der beiden Taktsignale im wesentlichen auf den Spannungswert Vbe einstellt, der zwischen den Basiszonen und den Emitterzonen der leitenden Transistoren {Qia, Q 2a) in der ersten Wanne (26) abfällt; und daß die Werte der ersten und dritten Widerstände (7? la, R3a) kleiner sind als das Produkt aus π und dem Wert des fünften Widerstands (R S).

5. Schaltung nach Anspruch 4, dadurch gekennzeichnet, daß der erste und der dritte Widerstand (Ria, R3a) Werte aufweisen, die wenigstens annähernd gleich dem Produkt aus n/2 und dem Wert des fünften Widerstands (R S) sind.

6. Schaltung nach Anspruch 5, dadurch gekennzeichnet, daß die Kollektorzone des ersten Transistors (<?la) direkt mit der Basiszone des dritten Transistors (Q 3a), die Kollektorzone des zweiten Transistors (C? 2a) direkt mit der Basiszone des vierten Transistors (Q4a), die Emitterzone des vierten Transistors (Q4a) direkt mit der Basiszone des ersten Transistors (Qia) und die Emitterzone des dritten Transistors (Q3a) direkt mit der Basiszone des zweiten Transistors (Q 2n) verbunden ist, daß der erste Widerstand (R la) direkt zwischen die Basiszone des dritten Transistors (Q3a) und den Ausgang des Taktgeberkreises (18) für das eine Taktsignal, der zweite Widerstand (R 2a) direkt zwischen die Emitterzone des dritten Transistors (Q 3a) und die zweite Betriebspotentialquelle (+ V), der dritte Widerstand (R 3a) direkt zwischen die Basiszone des vierten Transistors (C? 4a) und den Ausgang des Taktgeberkreises (18) für das eine Taktsignal und der vierte Widerstand (R 4a) direkt zwischen die Emitterzone des vierten Transistors (Q 4a) und die zweite Betriebspotentialquelle (+ V) geschaltet ist, daß die Basiszone des fünften Transistors (Q5a) direkt mit der Basiszone des dritten Transistors (Q 3a), die Basiszone des sechsten -to Transistors (Q6a) direkt mit der Basiszone des vierten Transistors (Q4a) und die Emitterzonen des fünften und sechsten Transistors jeder der n-1 Stufen direkt mit den Emitterzonen des dritten bzw. vierten Transistors der jeweils nächsten Stufe verbunden sind, daß die Emitterzonen des fünften und sechsten Transistors der restlichen Stufe direkt mit den Emitterzonen des vierten bzw. dritten Transistors der nächsten Stufe verbunden sind, daß der fünfte Widerstand (R S) direkt zwischen die gemeinsame Emitterzone der ersten Wanne (26) und die zweite Betriebspotentialquelle geschaltet ist, daß der Taktgeberkreis (18) bewirkt, daß der erste vorbestimmte Pegel im wesentlichen gleich 2 Vibeund der zweite vorbestimmte Pegel im wesentlichen gleich 3 V&eist

7. Schaltung nach einem der Ansprüche 3 — 6. dadurch gekennzeichnet, daß der fünfte Widerstand (R S) einen Bereich aus Halbleitermaterial des ersten Typs (N)'m der zweiten Wanne (28) aufweist.

8. Schaltung nach einem der Ansprüche 3—7, dadurch gekennzeichnet, daß der dritte und fünfte Transistor (C? 3a, C? 5a) eine gemeinsame Basiszone teilen Und der vierte und sechste Transistors (Q 4a,

C? 6a) eine andere gemeinsame Basiszone teilen.

9. Schaltung nach einem der Ansprüche 1—8, dadurch gekennzeichnet, daß das Halbleitermaterial des ersten Typs p-le.itend und das Halbleitermaterial des zweiten Typs N leitend ist, daß der die erste und die zweite Wanne (26,28) trennende Bereich (48) aus einem Material des P+ -Typs besteht, daß die Transistoren (C?la ... C?6Z>) in den beiden Wannen (26, 28) NPN-Transistoren sind, und daß ein Bereich (50) aus einem Material des N+ -Typs wenigstens einen Teil jedes der Transistoren (Qia ... Q2b)m der ersten Wanne (26) umgibt.

10. Integrierter Kreis nach Anspruch 9, dadurch gekennzeichnet, daß der die beiden Wannen trennende Bereich (48) wenigstens annähernd zweimal so breit ist wie die die Transistoren (C? la... C? 2b) der ersten Wanne (26) umgebenden Bereiche (50).