DE2919522A1 - Ladungsuebertragungs-bauelement - Google Patents

Ladungsuebertragungs-bauelement

Info

Publication number
DE2919522A1
DE2919522A1 DE19792919522 DE2919522A DE2919522A1 DE 2919522 A1 DE2919522 A1 DE 2919522A1 DE 19792919522 DE19792919522 DE 19792919522 DE 2919522 A DE2919522 A DE 2919522A DE 2919522 A1 DE2919522 A1 DE 2919522A1
Authority
DE
Germany
Prior art keywords
channel
zones
implanted
cell
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792919522
Other languages
English (en)
Other versions
DE2919522C2 (de
Inventor
Jaroslav Hynecek
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of DE2919522A1 publication Critical patent/DE2919522A1/de
Application granted granted Critical
Publication of DE2919522C2 publication Critical patent/DE2919522C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946—Charge transfer devices
    • H01L29/66954—Charge transfer devices with an insulated gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/282—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements with charge storage in a depletion layer, i.e. charge coupled devices [CCD]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/04—Shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76833—Buried channel CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD

Description

- 6 -Patentanwälte 2913522
Dipl.-Ing. ΟϊρΙ.-ΟΊβητι. Dipl.-lng.
E. Prinz - Dr. G. Hauser - G. Leiser
Ernsbergerstrasse 19
8 München 60
Unser Zeichen: T 3249 7.Mai 1979
!TEXAS INSTRUMENTS INCORPORATED
13500 North Central Expresway
Dallas, Texas, V.St.A.
Ladungsübertragungs-Bauelement
Die Erfindung bezieht sich auf ein Ladungsübertragungs-Halbleiter bauelement und insbesondere auf ein einphasiges Ladungskopplungsbauelement mit vergrabenem Kanal, bei dem ein Abschnitt jeder Zelle an der Halbleiteroberfläche eine Inversionsschicht enthält, die als virtuelle Elektrode wirkt, die diesen Abschnitt gegen eine von einer Gate-Elektrode hervorgerufene Potentialänderung abschirmt. Dia Erfindung bezieht sich auch auf ein Verfahren zur Herstellung eines solchen Bauelements.
Einphasige Ladungskopplungsbauelemente sind seit mehreren Jahren bekannt. Beispielsweise ist in der US-PS 4 047 sin einphasiges Ladungskopplungsbauelement beschrieben, das eine durchgehende leitende Gate-Schicht über seinem Signalkanal aufweist. Dieses Bauelement ist ein Oberflächenkanal-Baueleraent, was bedeutet, daß die Signalpakete längs der Oberfläche des Halbleiterkörpers weitertransportiert werden. Die Hauptnachteile bekannter Ladungs-
909847/0S2S
kopplungsbauelemente "bestehen darin, daß sie im Vergleich, zu den üblicheren mehrphasigen Ladungskopplungsbauelemonten nur eine kleine Ladung behandeln können und eine relativgroße Taktimpulsamplitude benötigen.
Ein neuerer Beitrag zur Gruppe der Ladungsübertragungs-Bauelemente ist das Bauelement mit vergrabenem Kanal, bei dem die bewegliche Ladung innerhalb des Körpers einer dünnen Halbleiterschicht gespeichert und in einem induzierten Kanal transportiert wird. Im Gegensatz zum häufigeren Oberflächen-Ladungskopplungsbauelement werden die normalerweise an der Oxid-Silizium-Grenzfläche auftretenden Hafteffekte in einem Ladungskopplungsbauelement mit vergrabenem Kanal vermieden, so daß der Ladungsübertragungswirkungsgrad verbessert wird. Das Fehlen einer Grenzflächen-Ladungsträgerstreuung vergrößert die Ladungsübertragungsbeweglichkeit. Dadurch werden höhere Betriebsfrequenzen erreicht. Eine ausführlichere Beschreibung findet sich in dem Aufsatz von Hamdi El-Sissi und anderen mit dem Titel " One Dimensional Study of Buried Channel Charge Coupled Devices", der in I.E.EiE.Transactions on Electron Devices, Band ED.21, Nr.7, Seiten 437 bis 447 im Juli 1974 veröffentlicht wurde. Außerdem ist ein einphasiges Ladungskopplungsbauelement mit vergrabenem Kanal auch in der US-PS 4 065 847 beschrieben.
Mit Hilfe der Erfindung soll ein einphasiges Ladungsübertragungs-Bauelement geschaffen werden, dessen Eigenschaften mit den Eigenschaften eines mehrphasigen Ladungsübertragungs-Bauelements vergleichbar sind, während alle Vorteile der in einer Ebene gebildeten Struktur beibehalten werden.
909847/0826
In einem nach der Erfindung ausgebildeten einphasigen Ladungsübertragungs-Bauelement ist eine durchgehende oder gemusterte leitende Schicht über einem aus mehreren Zellen bestehenden Signalkanal vorgesehen, wobei jede Zelle vier Zonen (I, II, III, IV) mit unterschiedlichen Störstellenprofilen aufweist, die in der richtigen Tiefe in die Halbleiteroberfläche implantiert oder diffundiert Bind. Die charakteristischen Störstellenprofile in jeder Zone bestimmen das maximale Potential, das in ihr erzeugt wird, wenn an der Gate-Elektrode der "Ein"-Zustand oder der "Aus"-Zustand vorliegt.
Die Zonen III und IV jeder Zelle enthalten eine Inversionsschicht an der Halbleiteroberfläche, damit dieser Bereich der Zelle gegenüber von der Gate-Elektrode induzierten Potentialänderungen abgeschirmt wird.Durch Takten der Gate-Elektrode wird das Potentialmaximum in den Zonen I und II zyklisch über und unter das feste Potentialmaximum in den Zonen III und IV verschoben. Dadurch wird die Wirkungsrichtung der Ladungsübertragung erzielt, da das Potentialmaximum der Zone II größer als das der Zone I und das Potentialmaximum der Zone IV größer als das der Zone III bleibt, was für beide Gate-Zustände gilt.
Das Bauelement enthält ferner zwischen der Halbleiteroberfläche und der einphasigen Elektrode eine gleichmassige, anhaftende Isolierschicht. Zusätzlich zu den Vorrichtungen zum Anlegen der Einphasen-Taktimpulse an die Elektrode sind auch Signaleingabe- und Signalausgabevorrichtungen vorgesehen.
Bei dem erfindungsgemäßen Verfahren zur Herstellung eines Ladungsübertragungsbauelements werden vier aufeinanderfolgende Ionenimplantierungsstufen ausgeführt. Das Verfahren beginnt damit, daß in ausgewählter Weise
909847/0826
erste Donator-Störstoffionen in eine Oxidschicht implantiert werden, die einen ΪΓ-Kanal in einem P-Siliziumkörper bedeckt, damit eine erste Störstoffquelle gebildet wird, die für die spätere Verwendung bei der Festlegung des Profils für die Zone II jeder Zelle bestimmt ist. Anschließend wird auf der Oxidschicht, die die Kanalzonen an den Stellen bedeckt, die die Zonen I und II jeder Zelle werden, eine Gate-Elektrode aus dotiertem polykristallinen Silizium abgeschieden und gemustert. Das polykristalline Silizium wird dann als Maske zur Entfernung des Oxids über den Kanalzonen benutzt, die die Zonen III und IY jeder Zelle werden. Über der Zone III wird dann ein. Photoresist gemustert, während weitere Donator-Störstoffe in die Zone IV jeder Zelle implantiert werden. Der Photoresist wird entfernt, und für dieZellenzonen III und IV werden weitere Donatorionen hinzugefügt. Daran schließt sich eine Wärmebehandlung ajn, damit Implantier ungsbe Schädigungen durch Tempern geheilt werden und damit sowohl Störstoffe aus dem Oxid in die Zone II diffundiert werden, als auch die Tiefe der Störstoffe in den Zonen III und IV vergrößert wird. Schließlich werden Akzeptorstörstoffe mit geringerer Tiefe als die neue Tiefe der darin befindlichen Donatorstörstoffe in die Zonen III und IV eingebracht , damit die erforderlichen Profile innerhalb jeder Zelle fertiggestellt werden.
Eine andere Folge der Verfahrensschritte enthält zwei mit Donatorionen durchgeführte Implantierungs- oder Diffusionsschritte, an die sich zwei Implantierungs- und Diffusions- ^chrittu mit Akzeptorionen anschließen. Das Profil der Zone II jeder Zelle wird durch Selbstdotierung des vergrabenen Kanals bestimmt, da für die Zwecke der Erfindung keine Modifizierung des vergrabenen Kanals erforderlich ist. Im Gegensatz zu der gemusterten Gate-Elektrode der zuvor beschriebenen Ausführung ist hier eine durchgehende Gate-Elektrode vorgesehen«
909847/0826
Die Erfindung wird nun an Hand der Zeichnung beispielshalber erläutert. Ea zeigen:
Fig.1 ein Ladungsübertragungs-Bauelement nach, der Erfindung in einer stark vergrößerten perspektivischen Schnittansicht mit weggeschnittenen Bereichen in Längsrichtung und senkrecht zur Kanalzone,
Fig.2a bis 2d Diagramme der Potentialprofile jeder der vier Zonen innerhalb jeder Zelle für den "Aus"-Zustand und den "Ein"-Zustand der Gate-Elektrode,
Fig.3a, 3b die Störstoffkonzentrationsprofile für jede der vierZonen in jeder Zelle des Bauelements von Fig.1,
Fig.4 ein Diagramm der Potentialquellen, die beim Betrieb des erfindungsgemäßen Bauelements auftreten,
Fig.5a bis 5a eine Folge von Verfahrensechritten zur Herstellung einer Ausführungsform des erfindungsgetnäßen Bauelements,
Fig.6a bis 6e eine zweite Folge von Yerfahrensschritten zur Herstellung einer weiteren Ausführungsform des erfindungsgemäßen Bauelements und
Fig.7 ein Diagramm des maximalen Potentials jeder Zone der Zelle in Abängigkeit von der Gate-Spannung.
Ia Fig.1 ist ein erfindungsgemäßes einphasiges Ladungsübertragungs-Bauelement in einem Schnitt längs des Kanals und in einem zweiten Schnitt senkrecht zum ersten Schnitt dargestellt. Der Kanal des Bauelements ist in einem Siliziumsubstrat 11 mit P-Leitung gebildet, das eine Dotierungs-
15 —3 dichte aufweist, die beträchtlich größer als 1x10 cm ,
S09847/0826
15 —3
vorzugsweise größer als 1x10 cm , jedoch, nicht größer
18 —3
als 10 cm aufweist. Die Oberfläche des Substrats 11 ist nach Fig.1 mit einer typischerweise aus Siliziumdioxid bestehenden Isolierschicht 12 überzogen, die sich mit gleichmässiger Dicke in Richtung eines N-Kanal-Bereichs erstreckt. Längs des Kanalbereichs erstreckt sich eine durchgehende Gate-Elektrode 13, die an eine Taktimpulsquelle angeschlossen ist. In Längsrichtung des Kanals liegen im Abstand voneinander mehrere Zellen, die jeweils eine P-Inversionsschicht 14 an der Oberfläche der Zonen Hl und IV jeder Zelle aufweisen; diese Inversionsschicht wirkt als virtuelle Elektrode, die diesen Abschnitt jeder Zelle gegenüber einer von der Gate-Elektrode hervorgerufenen Potentialänderung abschirmt. Unmittelbar unterhalb der Inversionsschicht werden die Potentialmaxima im vergrabenen Kanal in den Zonen III und IT durch selektive Donator-Implantate 15 und 16 bestimmt. Jede Zelle enthält auch Zonen I und II, in denen die Potentialmaxima von den Gate-Potentialen und den Störstoffprofilen einschließlich des Donator-Implantats 17 bestimmt werden. Jede Zelle ist also durch vier charakteristische Potentialmaxima gekennzeichnet, von denen zwei vom Gate-Potential "beeinflußt werden, während zwei von diesem Potential nicht beeinflußt werden.
Die in Pig.T dargestellte Struktur enthält auch eine (nicht dargestellte) Eingabevorrichtung mit einer ersten N -Zone innerhalb des Kanalbereichs mit einem ohmschen Kontakt für den Empfang einer Signalspannung. Im Abstand von der ersten N -Zone liegt eine zweite , potentialmässig nicht festgelegte N+-Zone, die unter einem Abschnitt des Gate-Leiters der ersten Zelle der Struktur liegt. Eine leitende Elektrode auf der Isolierschicht überlappt die Abschnitte
B098A7/0826
beider N+-Zonen für den Empfang von Abtastimpulsen. Während jeder "Ein"-Periode der Takt impulsfolge wird an die Elektrode ein Abtastimpuls angelegt, der die potentialmässig nicht festliegende N -Zone auf einen von der Amplitude der an die Ή -Eingabezone angelegten Signalspannung bestimmten Pegel auflädt. Während der "Aus"-Perioden der Taktimpulsfolge wird Ladung als Minoritätsträgerpaket von. der nichtfestgelegten N -Zone in den vergrabenen Kanal unter die leitende Elektrode der ersten Zelle zur Zone II übertragen. Das LadungBpaket und auch nachfolgende Ladungspakete werden dann zum Ausgabeende des Kanals weitertransportiert, indem die Taktimpulse an die Gate-Elektrode angelegt werden.
Die (nicht dargestellte ) Ausgabestruktur enthält zwei im Abstand voneinander liegende N -Zonen; die erste F -Zone wird von der leitenden Elektrode der letzten Zelle des Kanals überlappt. Zwischen den N -Zonen erstreckt sich auf der Isolierschicht eine Elektrode, die die beiden Zonen überlappt. Eine ohmsche Kontaktverbindung zur zweiten N -Zone ermöglicht das Anlegen einer Bezugsspannung, während eine ohmsche Kontaktverbindung an der ersten N+-Zone mit der Gate-Elektrode eines eine isolierte Gate-Elektrode aufweisenden Feldeffekttransistors angeschlossen ist, der als Source-Folgermit einem Lastwiderstand geschaltet ist und die Ausgangssignale des Bauelements abgibt. Die beschriebenen Eingabe- und Ausgabe-Strukturen sind nur als Beispiel angegeben. Sie sind in der US-PS 4 047 215 beschrieben. Es können jedoch auch andere Eingabe- und Ausgabe-Strukturen, beispielsweise potentialmässig nicht festgelegte Gate-Elektroden, an ihrer Stelle verwendet werden.
9098^7/0826
Der in Fig.1 dargestellte, senkrecht zum Kanal verlaufende Schnitt zeigt eine P+-Kanalbegrenzungszone 18, die eine der seitlichen Grenzen dar Ladungsübertragungszone festlegt. Eine weitere (nicht dargestellte) P -Kanalbegrenzungszone legt die andere seitliche Grenze des Kanals fest; jede Zelle des Kanals enthält eine P -Inversionsschicht 14, die die Übertragungszone von weiteren , von der Gate-Elektrode hervorgerufenen Potentialänderungen abschirmt. Anstelle einer der Kanalbegrenzungszonen können auch Ladungsausstreuungs-Steuervorrichtungen (blooming control structures^ verwendet werden.
In Fig.2 ist das Potentialprofil für jede der vier Zonen des vergrabenen Kanals in jeder Zelle für ein gegebenes Gate-Potential in Abhängigkeit vom Abstand von der Oberfläche des Halbleiterkörpers dargestellt. Aus diesen Profilen ist zu erkennen, wie ein Ladungspaket von einer Zelle zu einer anderen Zelle übertragen wird« In Figo2a sind die Potentialprofile der Zonen I und II für den "Aus"-Zustand der Gate-Elektrode (weniger negativ oder geringfügig positiv) dargestellte Diese Profile werden beispielsweise durch eine Phosphorimplantation und eine Phosphordiffusion in den Zonen I und II und durch eine flache Arsenimplantatioa nur in der Zone II erzielt. In Figo2b sind die Potentialprofile der Ζοώθ III und IV für den "Aus"-Zustand derGate-Elektroäe dargestellte In Fig.2c sind die Potentialprofile der Zonen I und II für den «Eia"-Zustand der Gate-Elektrode dargestellte Ih Fig.2d sind Sie Potentialprofile der Zoaen III und IV für den "Ein.!ü~=Zustand an der Gate-Elektrode dargestellto Die Potentialprofile der Zonen III und IV werden beispielsweise durch eine relativ geringe Phosphorimplaatierung in. der Zone III und eine stärkere Phosophoriniplantierung in der Zone IV und eine anschließende Diffusion sowie eine Kombination mit einer gleichen flachen Borimplantierung in den beiden Zonen III und IV erzielt»
9098477082g
In Pig.3a ist der Verlauf der Störstoffkonzentration in den Zonen I und II dargestellt. Die Phosptiordotierung ist in "beiden Zonen gleich, während die Arsendotierung nur in der Zone II vorhanden ist.
In Fig.3b ist der Verlauf der Störstoffkonzentration in den Zonen III und IV dargestellt. Die Bordotierung ist in beiden Zonen gin ich, während die stärkere Phosphordotierung in ausgewählter Weise in der Zone IV liegt. Die Phosphordotierung in den Zonen I und II ist geringer als die in der Zone III.
Unter Bezugnahme auf Fig.2 wird angenommen, daß für den "Aus»-Zustand der Gate-Elektrode folgende Bedingung gilt:
Für äen «Ein^-Zustand an der Gate-Elektrode gilt folgende Bedingung:
IV > $ III >
Die Ladungsübertragung wird erzielt, wenn die Gate-Spannung vom «Aus«-Zustand auf den «Ein"--Zustand abgesenkt und wieder auf den »Aus"-Zustand angehoben wird. Zur Veranschaulichung dieses Vorgangs sei ein in der Zone II gespeichertes Ladungspaket betrachtet. Diese Zoae hat dea höchsten Poteatialwert 0mQV» so daß die Elelctroaenladung auf diese Zosie beschränkt bleibt. Wenn die Gate-Spannuag auf den "Einw-~Zustand abgesenkt wird, sinken die Potentialwerte 0„MVII und 0mevI. Die Potential werte 0 „III und 0 IV bleiben jedoch im wesentlichen
809847/0826
konstant, da die Maximalpotentiale dieser Zonen von der Inversionsschicht an der Oberfläche festgelegt sind. Dies "bedeutet, daß Locher aus den Kanalbegrenzungszonen momentan zur Oberfläche des Kanals gezogen werden, so daß die Zonen III und IV gegenüber dem Gate-Potential abgeschirmt werden. Die Signalladung wird dabei in die Zone IY übertragen, da diese Zone das größte Potentialmaximum hat. Die kleine Löcherschicht, die den angegebenen Raum besetzt, bildet eine von der Kanalbegrenzung ausgehende virtuelle Elektrode. Die Bildung dieser virtuellen Elektrode durch Ladungsträger der entgegengesetzten Polarität und ihre Punktion bei der Erzielung der Signalladungsübertragung ist ein Schlüsselmerkmal der Erfindung.
Durch Anheben des Gate-Potentials auf den »Aus"-Zustand fließt die Ladung zur Zone III der nächsten Zelle.
In Fig.4 ist das Maximalpotential 0mQV für jede Zone durch ein treppenstufenartiges Muster aus Potentialquellen angegeben. Der "Aus"-Zustand der Gate-Elektrode erzeugt ein Potentialquellenmuster, das durch die ausgezogene Linie angegeben ist, also ein aus vier Stufen bestehendes Potential, das von links nach rechts beginnend mit der Zone III abnimmt und den tiefsten Wert an der Zone II erreicht.Beim "Ein"-Zustand der Gate-Elektrode beginnt das in vier Stufen nach abwärts verlaufende Muster bei der Zone I, und es nimmt schrittweise bis zur Zone IY ab. Eine an die einzige Elektrode angelegte Impulsfolge führt daher zur erforderlichen Portbewegung von Ladungspaketen zu den aneinander angrenzenden Zellen.
Ein Yerfahren zur Herstellung des nach der Erfindung ausgebildeten Bauelements ist in den Figuren 5a bis 5e dargestellt. Nach Fig.5a beginnt das Yerfahren mit der
909847/0826
Verwendung eines monokristallinen Siliziumplättchens 41
15 —3 mit P-Leitung und einer Dotierungsdichte von 1x10 cm bis 5x10 cm , in dem eine vergrabene Kanalzone durch N-Dotierung und durch die Bildung von P+-Kanalbegrenzungszonen gebildet worden ist. Eingabe-und Ausgabe-Vorrichtungen sind an den beiden Enden des Kanals gebildet worden. Durch Aufwachsen wird dann eine Gate-Oxidschicht 42 mit einer Dicke von beispielsweise 1000 S. erzeugt. Auf der Oxidschicht wird dann ein Photoresist 43 gemustert, worauf in selektiver Weise Donatorstörstoffe wie Arsen, Phosphor oder Antimon in die Oxidschicht implantiert werden, damit sie bei einem späteren Verfahrensschritt in die Siliziumoberflache diffundieren.
Die Photoresistmaske wird dann von der Oberfläche entfernt und auf dem Oxid wird eine Schicht aus dotiertem polykristallinen Silizium 44 gebildet. Das polykristalline Silizium wird so gemustert, wie in Pig.5b dargestellt ist, damit Öffnungen entstehen, die sowohl einen Abschnitt der implantierten Zone als auch einen Abschnitt der gegenüber der Implantierung mittels der Maske 43 abgeschirmten Zone freigelegt werden. Das Gate-Oxid in den Penstern wird dann in bekannter Weise abgeätzt. Das freigelegte Siliziumplättchen wird dann gleichzeitig mit der Bildung einer Oxidschicht über der dotierten Siliziummaske 44- einer Oxydation unterzogen. Im Anschluß daran wird eine zweite Photoresistmaske 45 gemäß Fig.5d gemustert, die jede der öffnungen und den angrenzenden Abschnitt jedes oxidierten Bereichs aus polykristallinem Silizium bedeckt. An diesem Punkt werden zusätzliche Donatorstörstoffe durch das Oxid direkt in den Siliziumkanal implantiert. Die Photoresistmaske 45 wird dann entfernt und zusätzliche Donatorstörstoffe werden durch das Oxid direkt in den Siliziumkanal implantiert, wie Pig.5e zeigt. Dadurch ist die Implantierung aller Donatorstörstoffe beendet, die für die Herstellung des Bauelements erforderlich ist. In einer anschließenden Wärmebehandlung werden die
909847/0826
implantierten Störstoffe tiefer in das Silizium diffundiert, wie es zur Bildung der richtigen Potentialprofile erforderlich, ist, während die im Oxid befindlichen Störstoffe in das Silizium diffundieren.
Im Anschluß daran werden durch die gleiche Öffnung Akzeptorstörstoffe, wie Bor, Gallium oder Indium durch das Oxid direkt in den Siliziumkanal implantiert. An diese Implantation schließt sich eine Wärmebehandlung an, damit Implantierungsbeschädigungen geheilt werden und die implantierten Störstoffe aktiviert werden. Die zur Erzielung der erforderlichen Storstoffprofile zur Erzeugung der richtigen Potentialprofile notwendige Herstellungsfolge ist damit beendet.
Zur Fertigstellung des Bauelements werden dann Kontakte gebildet, wobei Bereiche 44 aus dotiertem polykristallinen Silizium als Gate-Elektrode dienen.
Ein weiteres Verfahren zur Herstellung des Bauelements ist in Fig. 6 dargestellt, nach Pig.6 beginnt das Verfahren mit einem monokristallinen P-Siliziumplättohen 51 mit dera gleichen spezifischen Widerstand wie zuvor, wobei dieses Plättchen ebenfalls einen F-leitenden vergrabenen Kanal aufweist, der vorher mit Hilfe von P -Kanalbegrenzungszonen gebildet worden ist« Das Plättchen enthält außerdem die wesentlichen Eingabe- und Ausgabestrukturen, die bereits bekannt sind. Diese Strukturen können jedoch natürlich auch erst nach der Fertigstellung des erfindungsgemäßen Verfahrens hinzugefügt werden.
Eine Oxidschicht 52 mit einer Dicke von beispielsweise BOO A wird durch thermische Oxidation gebildet. Danach wird auf der Oxidschicht eine Schicht 53 aus Siliziumnitrid mit einer Dicke von etwa 400 A angebracht. Anschließend wird eine zweite Oxidschicht 54 mit einer
909847/0828
Dicke von beispielsweise etwa 3000 S. gebildet und so gemustert, daß in ausgewählter Weise die Bereiche des Kanals freigelegt werden, die die Zonen III und IV werden sollen. Durch das freigelegte Nitrid und die darunterliegende Oxidschicht werden dann Donatorstörstoffe mit einer Energie implantiert, die ausreicht, daß sie in die Siliziumfläche eindringen können. Nach Eig.6b wird dann auf der Oberseite der Struktur eine Photoresistmaske 55 gebildet, die einen Teil jeder Öffnung und den angrenzenden Abschnitt der zuvor gemusterten Oxidmaske bedeckt. Dann wird eine zweite Itaplantation von Donatorstörstoffen mit einer Energie durchgeführt, die ausreicht, daß diese Störstoffe die Isolierschichten durchdringen und in die Siliziumoberfläche eindringen. Der Photoresist wird dann entfernt, und die Implantate werden durch thermischeDiffusion tiefer in den Halbleiter eingebracht. Daran schließt sich eine Akzeptorionenimplantation erneut unter Verwendung der zuvor gemusterten Oxidmaske nach Pig.6c an ο Es wird eine neue Photoresiatschicht aufgebracht und gemustert, damit eine zweite Photoresistmaske entsteht, die im wesentlichen das gleiche Muster wie die zuvor gebildete Photoresistmaske hat. Durch einen selektiven Ätzschritt wird die zuvor gebildete Oxidmaske dann neu geformt, indem ein Teil jedes Segments entfernt wird, damit zasätzlioh der Abschnitt der Sltridschicht 53 freigelegt wird, der die Zone I jeder in Fig.öd dargestellten Zelle bedeckt. Die zweite Photoresistschicht wird dann entfernt, und es wird eine zweite Implantation von Akzeptorstörstoffen mit Energiewerten durchgeführt, die ausreichen, daß ein Durchdringen der Nitridschicht und der darunter liegenden Oxidschicht und ein Eindringen in die Siliziumoberfläche an den Zonen I, II und IV stattfindet. Die Struktur wird dann zur Aktivierung der Störstoffe thermisch
909 8-4 7/0826
behandelt, damit die Bildung der Störstoffprofile geändert wird, die zur Erzeugung der richtigen Potentialprofile innerhalb jeder Zellenstruktur notwendig ist. Die gemusterte Oxidschicht und die gemusterte Nitrid schicht werden dann entfernt und durch eine durchgehende Leiterschicht 56 beispielsweise aus Aluminium oder Zinnoxid zur Bildung der Einphasen-Taktelektrode 57 gemäß Pig.6e ersetzt.
Die in Fig.3 angegebenen Storstoffprofile gelten für die in Fig.5e dargestellte Struktur. Die aus dem Verfahren von Fig.6 resultierenden Störstoffprofile erzeugen mit einer entsprechenden Verschiebung der Gate-Gleichspannung die gleichen Potentialprofile,die an Hand von Fig.2 erläutert wurden.
In dem Diagramm von Fig.7 ist das maximale Potential Jeder Zone der Zelle in Abhängigkeit von der Gate-Spannung dargestellt. Zur Beurteilung des Verhaltens des Bauelements können die dargestellten Kurven betrachtet werden, aus denen sich ergibt, daß im Vergleich zu ähnlichen Kurven für bekannte Bauelemente ein geringerer Spannungshub ausreichend ist, um den Weitertransport der Signalladungspakete zu nachfolgenden Zellen zu verursachen. Die maximalen Potentiale der Zonen III und IV sind unabhängig von der Taktspannung, während die Potentiale der Zonen I und II zyklisch betätigt werden. Eine im "Aus"-Zustand der Gate-Elektrode in der Zone II gespeicherte Ladung bleibt in der Zone II, wenn sich die Spannung in negativer Richtung verschiebt, bis das maximale Potential der Zone Ilunterdas Potential der Zone III fällt, wobei an diesem Zeitpunkt die Ladung durch die Zone III unmittelbar in die Zone IV übertragen wird, da die Zone IV stets ein größeres maximales Potential als die Zone III aufweist. Durch Rückführung der Gate-
909847/0826
2319522
Elektrode in ihren "Aus"-Zustand wird die Ladung in die Zone II der nächsten Zelle übertragen, worauf der Zyklus wiederholt wird.
Die oben beschriebenen Herstellungsverfahren sind nur bevorzugte Ausführungsbeispiele für die Herstellung des erfindungsgemäßen Bauelements. Es ist offensichtlich, daß die Polaritäten zur Erzielung eines P-Kanal-Bauelements umgekehrt werden können, indem von einem N-SiIiziumsubstrat ausgegangen wird. Es können auch Verbindungshalbleiter einschließlich von III-V-Verbindungen und II-VI-Verbindungen wie Indiumantimonid oder Quecksilber-Cadmiumtellurid verwendet werden.
Für den Fachmann ist erkennbar, daß das beschriebene Bauelement für die Bildung von Ladungskopplungs-Bildabtastern einschließlich solcher mit Vollbildspeicherung und Zeilenadressierung, in Analogprozessoren, in Speichern, in linearen Schieberegistern und in Speichersystemen mit Serien-, Serien-Parallel-Serien- oder Direktzugriffsorganisation verwendet werden kann . In allen diesen AusfUhrungsbeispielenkönnen auch Uberbelic^vtungs-Steuerstrukturen (blooming control structures) angewendet werden.
Mit Hilfe des in Fig.5 dargestellten Verfahrens wurde ein Ladungskopplungs-Bildabtaster aufgebaut. Die Fläche des Halbleiterplättchens betrug 73 mm2(117 000 mils2), und die Matrix bestand aus 245 x 338 Zellen. Bei der Implantation wurden folgende Energiewerte und Dosierungen angewendet:
1. As 80keV 1,3 x 1013cm~2
2. P 180keV 1,0 χ 1012cm~2
3. P 180keV 2,0 χ 1012cm"2
4. B 31keV 1,2 χ 1013cm~2
809847/0826
Der fertige Bildabtaster hat die folgenden Eigenschaften:
Dunkelstrom: 4 nA/cm
Ladungsübertragungswirkungsgrad : 99,99 % Kapazität der Ladungsquelle : 154.000 Elektronen
§09847/0826
-asu
Leerseite

Claims (14)

  1. Patentanwälte 291952?
    E.Prinz - Dr. G. Hauser - G. Leiser
    Ernsbergerstrasse 19
    8 München 60
    Unser Zeichen: T 3249 7<Mai 1979
    TEXAS INSTRUMENTS INCORPORATED
    13500 North Central Expressway
    Dallas, Texas, V.St.A.
    Patentansprüche
    /1.j Ladungsübertragungs-Bauelement, gekennzeichnet
    durch einen Halbleiterkörper eines Leitungstyps, in dem an einer Oberfläche ein vergrabener Kanal mit entgegengesetztem Leitungstyp angebracht ist, mehrere Zellen in dem Kanal und eine Inversionsschicht an der Oberfläche
    des Halbleiterkörpers in jeder Zelle, die einen Teil jeder Zelle selektiv gegen Potentialänderungen abschirmt, die von einer Gate-Elektrode hervorgerufen werden.
  2. 2. Bauelement nach Anspruch 1, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium mit P-Ieitung besteht und daß der vergrabene Kanal N-Leitung aufweist.
  3. 3. Bauelement naoh Anspruch 1, dadurch gekennzeichnet, daß jede Zelle vier Zonen mit unterschiedlichen Störstellenprofilen aufweist und daß die Inversionsschicht nur die dritte und die vierte Zone selektiv abschirmt.
  4. 4. Bauelement naoh Anspruoh 1, dadurch gekennzeichnet, daß
    der Halbleiterkörper aus Silizium, Germanium, Galliumarsenid, Indiumantimonid, Quecksilber-Cadmiumtellurid oder aus
    anderen Halbleitermaterialien besteht.
    schw/Ba 909847/0826
  5. 5. Bauelement nach Anspruch 1 , gekennzeichnet durch seine Verwendung als Vollbild-Bildabtaster.
  6. 6. Bauelement nach Anspruch 1, gekennzeichnet durch seine Verwendung als Speicheranordnung mit Serien-, Serien-Parallel-Serien- oder Direktzugriffsorganisation.
  7. 7. Bauelement nach Anspruch 1, gekennzeichnet durch seine Verwendung als lineares Schieberegister.
  8. 8. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß der Bild-Abtaster ein Abtaster mit Bildspeicherung ist.
  9. 9.. Bauelement nach Anspruch 5, dadurch gekennzeichnet, daß der Bildabtaster ein zeilenadressierbarer Bildabtaster ist.
  10. 10. Bauelement nach Anspruch 5, 8 oder 9, gekennzeichnet durch eine vorrichtung zur Steuerung örtlicher Überbelichtungen (blooming).
  11. 11. Verfahren zur Herstellung eines einphasiger ladungsgekoppelten Bauelements mit vergrabenem Kanal, dadurch gekennzeichnet,
    (a) daß ein Halbleiterkörper aus monokristallinem Halbleitermaterial eines Leitungstyps vorgesehen ist, der einen Kanal des entgegengesetzten Leitungstyps aufweist, auf dem eine Isdierschicht angebracht ist.
    (b) daß mehrere, im Abstand voneinander liegende Zonen in der über dem Kanal befindlichen Isolierschicht in ausgewählter Weise mit Störstoffionen mit der gleichen Polarität wie der Kanal dotiert werden,
    909847/0826
    (σ) daß eine Gate-Elektrode aufgebracht und zur Bildung
    von Segmenten gemustert wird, die teilweise die dotierten Zonen der Isolierschicht bedecken,
    (d) daß diejenigen Abschnitte der Isolierschicht, die nicht von den Elektrodensegmenten bedeckt sind, selektiv
    entfernt werden,
    (e) daß über den Elektrodensegmenten und den freigelegten Abschnitten des Kanals eine zweite Isolierschicht gebildet wird,
    (f) daß in ausgewählter Weise in den Kanal Storstoffionen mit der gleichen Polarität wie der Kanal zur Erhöhung ihrer Konzentration in dem Kanal an ausgewählten Abschnitten jeweils an der Stelle zwischen den Elektrodensegmenten implantiert werden,
    (g) daß dann in ausgewählter Weise zusätzliche Störstoffionen mit der gleichen Polaritäb.längs der gesamten
    Strecke zwischen Elektrodensegmenten in dem Kanal
    implantiert werden,
    (h) daß die Struktur dann auf eine Diffusionstemperatür
    für eine Zeitdauer erwärmt wird, die ausreicht, daß
    Störstoffe aus der ersten Isolierschicht in den Kanal diffundieren und damit die Eindringtiefe der Störstoffe in den Kanal vergrößert wird und
    (i) daß in ausgewählter Weise dann Störstoffionen der
    entgegengesetzten Polarität längs der ganzen Strecke
    zwischen den Elektrodensegmenten in den Kanal mit geringerer Tiefe als die Tiefe, in die die vorherigen Störstoffe diffundiert worden sind, implantiert werden, so daß dadurch die Störstoffprofile für jede der vier Zonen in jeder Zelle fertiggestellt werden .
    809847/0826
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium mit P-Leitung ist und daß der Kanal N-Leitung aufweist.
  13. 13. Verfahren zur Herstellung eines einphasigen ladungsgekoppelten Bauelements mit vergrabenem Kanal, dadurch gekennzeichnet,
    (a) daß ein Körper aus monokristallinem Halbleitermaterial mit einem Leitungstyp gebildet wird, der einen Kanal mit dem entgegengesetzten Leitungstyp aufweist , auf dem eine Isolierschicht angebracht ist,
    (b) daß in mehrere, im Abstand voneinander liegende Zellen des Kanals in ausgewählter Weise Störstoffionen mit der gleichen Polarität wie der Kanal implantiert werden,
    (c) daß in einen Abschnitt jeder der im Abstand voneinander liegenden Stellen in ausgewählter Weise zusätzliche Störstoffionen des gleichen Typs implantiert werden,
    (d) daß die Störstoffe thermisch in eine größere Tiefe in den Kanal diffundiert werden,
    (e) daß Störstoffionen vom entgegengesetzten Typ an den ersten, im Abstand voneinander liegenden Stellen in ausgewählter Weise implantiert werden und
    (f) daß zusätzliche Störstoffionen des entgegengesetzten Typs in ausgewählter Weise an im Abstand voneinander liegenden Stellen einschließlich der Stellen mit dem ersten Implantat und an einer zusätzlichen, benachbarten Gruppe von Stellen in den Kanal implantiert werden, so daß die Störstoffprofile mehrerer Gruppen aus vier Zonen fertiggestellt werden, die den vier
    809847/8826
    Zonen jeder Zelle des Kanals entsprechen.
  14. 14. Verfahren nach Anspruch 11 oder 13, dadurch gekennzeichnet, daß das Halbleitermaterial Silizium, Germanium, eine III-V ödere ine Il-VI-Verbindung ist.
    909847/082S
DE19792919522 1978-05-16 1979-05-15 Ladungsuebertragungs-bauelement Granted DE2919522A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/906,385 US4229752A (en) 1978-05-16 1978-05-16 Virtual phase charge transfer device

Publications (2)

Publication Number Publication Date
DE2919522A1 true DE2919522A1 (de) 1979-11-22
DE2919522C2 DE2919522C2 (de) 1992-06-25

Family

ID=25422352

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792919522 Granted DE2919522A1 (de) 1978-05-16 1979-05-15 Ladungsuebertragungs-bauelement

Country Status (5)

Country Link
US (1) US4229752A (de)
JP (2) JPS596072B2 (de)
DE (1) DE2919522A1 (de)
GB (1) GB2021313B (de)
HK (1) HK97887A (de)

Families Citing this family (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4994875A (en) * 1978-05-16 1991-02-19 Texas Instruments Incorporated Virtual phase charge transfer device
JPS5834673Y2 (ja) * 1980-02-01 1983-08-04 株式会社東芝 マグネトロン
JPS5780764A (en) * 1980-11-10 1982-05-20 Sony Corp Solid state image pickup element
DE3266598D1 (en) * 1981-03-02 1985-11-07 Texas Instruments Inc Clock controlled anti-blooming for virtual phase ccd's
US4593303A (en) * 1981-07-10 1986-06-03 Fairchild Camera & Instrument Corporation Self-aligned antiblooming structure for charge-coupled devices
JPS5848455A (ja) * 1981-09-17 1983-03-22 Canon Inc 電荷転送素子
US4499496A (en) * 1981-09-17 1985-02-12 Canon Kabushiki Kaisha Solid state image sensing device
JPS5847378A (ja) * 1981-09-17 1983-03-19 Canon Inc 撮像素子
US4603354A (en) * 1982-06-09 1986-07-29 Canon Kabushiki Kaisha Image pickup device
US5317455A (en) * 1982-07-07 1994-05-31 Canon Kabushiki Kaisha Recording system which can record signals from two fields for the composition of one picture
GB8301974D0 (en) * 1983-01-25 1983-02-23 Alcan Int Ltd Aluminium fluoride from scrap
FR2551919B1 (fr) * 1983-09-13 1986-10-10 Thomson Csf Dispositif photosensible a transfert de ligne
DE3501138A1 (de) * 1984-01-18 1985-07-18 Canon K.K., Tokio/Tokyo Bildaufnahmevorrichtung
US4779124A (en) * 1984-06-08 1988-10-18 Texas Instruments Incorporated Virtual phase buried channel CCD
EP0167756A1 (de) * 1984-06-08 1986-01-15 Texas Instruments Incorporated Mit virtueller Phase betriebene ladungsgekoppelte Vorrichtung mit vergrabenem Kan al
US4679212A (en) * 1984-07-31 1987-07-07 Texas Instruments Incorporated Method and apparatus for using surface trap recombination in solid state imaging devices
DD231896A1 (de) * 1984-08-21 1986-01-08 Werk Fernsehelektronik Veb Ladungsgekoppeltes bauelement (ccd)
US4577232A (en) * 1984-08-31 1986-03-18 Texas Instruments Incorporated Line addressed charge coupled imager
DD236625A1 (de) * 1985-01-22 1986-06-11 Werk Fernsehelektronik Veb Ccd-matrix mit spaltentransfer und punktweisem anti-blooming
US4906584A (en) * 1985-02-25 1990-03-06 Tektronix, Inc. Fast channel single phase buried channel CCD
US4725872A (en) * 1985-02-25 1988-02-16 Tektronix, Inc. Fast channel single phase buried channel CCD
US4613402A (en) * 1985-07-01 1986-09-23 Eastman Kodak Company Method of making edge-aligned implants and electrodes therefor
US4642877A (en) * 1985-07-01 1987-02-17 Texas Instruments Incorporated Method for making charge coupled device (CCD)-complementary metal oxide semiconductor (CMOS) devices
US4821081A (en) * 1985-08-27 1989-04-11 Texas Instruments Incorporated Large pitch CCD with high charge transfer efficiency
US4668971A (en) * 1985-08-27 1987-05-26 Texas Instruments Incorporated CCD imager with JFET peripherals
US4673963A (en) * 1985-08-27 1987-06-16 Texas Instruments Incorporated High well capacity CCD imager
US4746622A (en) * 1986-10-07 1988-05-24 Eastman Kodak Company Process for preparing a charge coupled device with charge transfer direction biasing implants
US4807004A (en) * 1986-11-26 1989-02-21 Texas Instruments Incorporated Tin oxide CCD imager
US4814844A (en) * 1986-12-12 1989-03-21 The United States Of America As Represented By The Secretary Of The Air Force Split two-phase CCD clocking gate apparatus
US4742016A (en) * 1987-03-30 1988-05-03 Eastman Kodak Company Method of manufacture of a two-phase CCD
US4732868A (en) * 1987-03-30 1988-03-22 Eastman Kodak Company Method of manufacture of a uniphase CCD
US4900688A (en) * 1987-06-25 1990-02-13 The United States Of America As Represented By The Secretary Of The Air Force Pseudo uniphase charge coupled device fabrication by self-aligned virtual barrier and virtual gate formation
US5134087A (en) * 1987-12-17 1992-07-28 Texas Instruments Incorporated Fabricating a two-phase CCD imager cell for TV interlace operation
US4995061A (en) * 1987-12-17 1991-02-19 Texas Instruments Incorporated Two-phase CCD imager cell for TV interlace operation
US5252509A (en) * 1988-03-15 1993-10-12 Texas Instruments Incorporated Ccd imager responsive to long wavelength radiation
US5159419A (en) * 1988-03-15 1992-10-27 Texas Instruments Incorporated CCD imager responsive to long wavelength radiation
US5114833A (en) * 1988-08-29 1992-05-19 Eastman Kodak Company Charge-coupled device and process of making the device
US4908518A (en) * 1989-02-10 1990-03-13 Eastman Kodak Company Interline transfer CCD image sensing device with electrode structure for each pixel
JPH0779163B2 (ja) * 1989-02-28 1995-08-23 松下電器産業株式会社 半導体装置およびその製造方法
US5325412A (en) * 1989-05-23 1994-06-28 U.S. Philips Corporation Charge-coupled device, image sensor arrangement and camera provided with such an image sensor arrangement
US4992392A (en) * 1989-12-28 1991-02-12 Eastman Kodak Company Method of making a virtual phase CCD
US5151380A (en) * 1991-08-19 1992-09-29 Texas Instruments Incorporated Method of making top buss virtual phase frame interline transfer CCD image sensor
US5436476A (en) * 1993-04-14 1995-07-25 Texas Instruments Incorporated CCD image sensor with active transistor pixel
US5402459A (en) * 1993-05-10 1995-03-28 Texas Instruments Incorporated Frame transfer image sensor with electronic shutter
US5369047A (en) * 1993-07-01 1994-11-29 Texas Instruments Incorporated Method of making a BCD low noise high sensitivity charge detection amplifier for high performance image sensors
US5449908A (en) * 1993-12-30 1995-09-12 Texas Instruments Incorporated Hybrid CCD imaging
US5502318A (en) * 1994-02-14 1996-03-26 Texas Instruments Incorporated Bipolar gate charge coupled device with clocked virtual phase
US5430481A (en) * 1994-03-30 1995-07-04 Texas Instruments Incorporated Multimode frame transfer image sensor
US5491354A (en) * 1994-08-19 1996-02-13 Texas Instruments Incorporated Floating gate charge detection node
JPH0883901A (ja) * 1994-08-29 1996-03-26 Texas Instr Inc <Ti> Ｃｃｄの電荷検出装置
US5516716A (en) * 1994-12-02 1996-05-14 Eastman Kodak Company Method of making a charge coupled device with edge aligned implants and electrodes
US5556801A (en) * 1995-01-23 1996-09-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and interconnected electrodes
US5652150A (en) * 1995-06-07 1997-07-29 Texas Instruments Incorporated Hybrid CCD imaging
US5719075A (en) * 1995-07-31 1998-02-17 Eastman Kodak Company Method of making a planar charge coupled device with edge aligned implants and electrodes connected with overlying metal
US5825840A (en) * 1996-04-23 1998-10-20 Eastman Kodak Company Interline sensor employing photocapacitor gate
US5837563A (en) * 1996-08-26 1998-11-17 Texas Instruments Incorporated Self aligned barrier process for small pixel virtual phase charged coupled devices
US5963251A (en) * 1997-02-03 1999-10-05 Trw Inc. Frame transfer readout correction
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6465820B1 (en) 1998-09-16 2002-10-15 Dalsa, Inc. CMOS compatible single phase CCD charge transfer device
US6369413B1 (en) * 1999-11-05 2002-04-09 Isetex, Inc. Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
US6680222B2 (en) * 1999-11-05 2004-01-20 Isetex, Inc Split-gate virtual-phase CCD image sensor with a diffused lateral overflow anti-blooming drain structure and process of making
US6870207B2 (en) 2000-04-24 2005-03-22 The University Of Connecticut III-V charge coupled device suitable for visible, near and far infra-red detection
US7247892B2 (en) * 2000-04-24 2007-07-24 Taylor Geoff W Imaging array utilizing thyristor-based pixel elements
US7235824B1 (en) * 2000-08-09 2007-06-26 Dalsa, Inc. Active gate CCD image sensor
US7265397B1 (en) 2000-08-30 2007-09-04 Sarnoff Corporation CCD imager constructed with CMOS fabrication techniques and back illuminated imager with improved light capture
US6818483B2 (en) * 2002-07-16 2004-11-16 Fairchild Imaging Large area, fast frame rate charge coupled device
US20040012689A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Charge coupled devices in tiled arrays
US20040012688A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Large area charge coupled device camera
US20040012684A1 (en) * 2002-07-16 2004-01-22 Fairchild Imaging Image reconstruction techniques for charge coupled devices
US20050029553A1 (en) * 2003-08-04 2005-02-10 Jaroslav Hynecek Clocked barrier virtual phase charge coupled device image sensor
US7541627B2 (en) * 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
US7851822B2 (en) * 2006-06-27 2010-12-14 Eastman Kodak Company Full frame ITO pixel with improved optical symmetry
US8264577B2 (en) 2007-03-30 2012-09-11 Panasonic Corporation Image pickup device, spatial information detecting apparatus using the same device and method for taking out received-light output from the same device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4047215A (en) * 1975-01-31 1977-09-06 Texas Instruments Incorporated Uniphase charge coupled devices
US4065847A (en) * 1974-01-04 1978-01-03 Commissariat A L'energie Atomique Method of fabrication of a charge-coupled device

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3796932A (en) * 1971-06-28 1974-03-12 Bell Telephone Labor Inc Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel
NL181766C (nl) * 1973-03-19 1987-10-16 Philips Nv Ladingsgekoppelde halfgeleiderschakeling, waarbij pakketten meerderheidsladingsdragers door een halfgeleiderlaag evenwijdig aan de halfgeleiderlaag kunnen worden overgedragen.
US3852799A (en) * 1973-04-27 1974-12-03 Bell Telephone Labor Inc Buried channel charge coupled apparatus
NL7311600A (nl) * 1973-08-23 1975-02-25 Philips Nv Ladingsgekoppelde inrichting.
US3918997A (en) * 1974-12-06 1975-11-11 Bell Telephone Labor Inc Method of fabricating uniphase charge coupled devices
US4035906A (en) * 1975-07-23 1977-07-19 Texas Instruments Incorporated Silicon gate CCD structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4065847A (en) * 1974-01-04 1978-01-03 Commissariat A L'energie Atomique Method of fabrication of a charge-coupled device
US4047215A (en) * 1975-01-31 1977-09-06 Texas Instruments Incorporated Uniphase charge coupled devices

Also Published As

Publication number Publication date
US4229752A (en) 1980-10-21
HK97887A (en) 1987-12-31
GB2021313A (en) 1979-11-28
GB2021313B (en) 1982-09-02
JPS5511394A (en) 1980-01-26
JPS608634B2 (ja) 1985-03-04
JPS596072B2 (ja) 1984-02-08
DE2919522C2 (de) 1992-06-25
JPS57164567A (en) 1982-10-09

Similar Documents

Publication Publication Date Title
DE2919522A1 (de) Ladungsuebertragungs-bauelement
DE2107037C3 (de)
DE2412699C2 (de) Ladungsgekoppeltes Halbleiterbauelement
DE2409472C3 (de) Elektrisch löschbares Halbleiterspeicherelement mit einem Doppelgate-Isolierschicht-FET
DE2611338C3 (de) Feldeffekttransistor mit sehr kurzer Kanallange
DE2547828B2 (de) Verfahren zur Herstellung eines Speicherelements mit einem Doppelgate-Isolierschicht-Feldeffekttransistor
DE2107022C3 (de)
DE19642538A1 (de) Halbleitereinrichtung und Herstellungsverfahren derselben
DE2841453C2 (de) Halbleiterspeicherzelle
EP1719184B1 (de) Hochvolt-pmos-transistor
DE2756855A1 (de) Verfahren zum herstellen einer matrix aus speicherzellen mit hoher speicherkapazitaet
DE2705503C3 (de) Halbleiterspeicheranordnung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE3816002A1 (de) Hochleistungs-mos-feldeffekttransistor sowie integrierte steuerschaltung hierfuer
DE4130555C2 (de) Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren
DE3009719A1 (de) Elektrisch loeschbares und wiederholt programmierbares speicherelement zum dauerhaften speichern
DE2941268C2 (de)
DE2503864B2 (de) Halbleiterbauelement
DE2201028A1 (de) Feldeffekt-Speicherelement
DE19612950C1 (de) Schaltungsstruktur mit mindestens einem MOS-Transistor und Verfahren zu deren Herstellung
DE2218680C2 (de) Halbleiteranordnung und Verfahren zu ihrer Herstellung
DE10249009A1 (de) Halbleitervorrichtung
EP0000180B1 (de) Halbleiter-Zellenstruktur für eine Eimerkettenschaltung sowie Verfahren zur Herstellung derselben
DE2334116C3 (de) Ladungsübertragungs-Halbleiterbauelement
DE2742935C3 (de) Nichtflüchtiger Langzeitspeicher

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8128 New person/name/address of the agent

Representative=s name: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING., PAT.

D2 Grant after examination
8364 No opposition during term of opposition