DE2926048A1

DE2926048A1 - Verschiebe-rechenwerk

Info

Publication number: DE2926048A1
Application number: DE2926048A
Authority: DE
Inventors: Tatsushi Dipl Ing Hirotani; Satoshi Dipl Ing Nagata
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-06-29
Filing date: 1979-06-28
Publication date: 1980-01-03
Also published as: AR228129A1; JPS5523501A; US4345316A; SE441789B; DE2926048C2; JPS5540891B2; SE7905666L

Description

Verschiebe-Rechenwerk Priorität: 29. Juni 1978, Japan, Nr. 79158/1978

Die Erfindung bezieht sich auf ein Verschiebe-Rechenwerk nach dem Oberbegriff des Anspruchs 1, mit dem also eine N-Bit-Information um eine gegebene Zahl von Bits verschoben wird und boolesche "0" oder "1" auf gegebene Bit-Positionen gesetzt werden.

Verschiebe-Rechenwerke werden zur Durchführung einer Datenverarbeitung verwendet, beider einige Bits der N-Bit-Information extrahiert werden oder Bits der N-Bit-Information an einigen Bit-Positionen in eine andere N-Bit-Information eingesetzt werden. Üblicherweise enthält ein solches Verschiebe-Rechenwerk einen Ringschieber aus booleschen Verknüpfungsschaltungen und einen Setzschaltungsteil zum Setzen der booleschen "0" oder "1 " in die vom Ringschieber verschobene N-Bit-Information. Der Setzschaltungsteil ist mit booleschen Torschaltungen zum Bilden eines Setzmusters mit N Bits aus booleschen "0" und "1" versehen. Bei den bekannten Rechenwerken führt jedoch eine Erhöhung der Bitzahl N der N-Bit-Information, also der Anzahl der verwendeten Bits, zu einer erheblichen Aufbaukomplexität der Setzschaltung und erfordert eine größere Menge von "Hardware", was dazu führt, daß der Setzschaltungsteil sehr teuer wird.

Demgegenüber soll durch die Erfindung ein wirtschaftliches Verschiebe-Rechenwerk von einfachem Aufbau geschaffen werden. Bevorzugt kann dieses Verschiebe-Rechenwerk in einem Speicher Setzmuster aus den booleschen Werten "0" und "1" speichern und sie selektiv entsprechend dem Informationsverschiebungsmaß auslesen, um mit Hilfe einer einfachen Steuerung eine Verschiebe-Rechenoperation durchzuführen.

Kurz dargestellt, ist die in den Ansprüchen gekennzeichnete Erfindung verwirklicht bei einem Verschiebe-Rechenwerk, das einen

. ,2

909881/0909

Speicher enthält, in dem N-Bit-Setzmuster für die der Verschiebungs-Rechenoperation zu unterwerfende N-Bit-Information gespeichert sind, wobei die N-Bit-Information durch einen Umlaufoder Ringschieber um eine gegebene Weite verschoben wird und eine logische Verarbeitung durch eine Bit-Recheneinheit für jedes Bit zwischen der verschobenen N-Bit-Information und einem aus dem Speicher entsprechend der Verschiebungsweite ausgelesenen Setzmuster durchgeführt wird.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen:

Fig. 1A bis 1D und 2A bis 2K Erläuterungsskizzen zur Veranschaulichung einer Verschiebe-Rechenoperation;

Fig. 3 einen den prinzipiellen Teil einer Ausführungsform der Erfindung veranschaulichenden Blockschaltpian;

Fig. 4 einen Blockschaltplan des prinzipiellen Teils einer Ausführung eines Ringschiebers zur Verwendung im Rahmen der Erfindung; und

Fig. 5 einen Blockschaltplan des prinzipiellen Teils einer Bit-Recheneinheit zur Verwendung im Rahmen der Erfindung.

Es sei angenommen, daß die Information gemäß Fig. 1B aus der N-Bit-Information nach Fig. 1A erhalten werden soll. Die Information nach Fig. 1A wird hierfür um P Bits (in der Zeichnung) nach links verschoben und rechts vom schraffierten Teil werden boolesche "0" gesetzt. Hierzu wird (a) als erster Schritt die N-Bit-Information nach Fig. 1A durch einen Ringschieber zyklisch um P Bits nach links verschoben, wie es in Fig. 1C dargestellt ist. Kreuze und Doppelkreise zeigen die verschobenen Bit-Positionen an. Es wird dann (b) ein Setzmuster bereitgestellt, in dem P Bits im rechten Endteil auf boolesche "0" gesetzt werden (Fig. 1D), woraufhin (c) eine UND-Verknüpfung zwischen der Information nach Fig. 1C und der nach Fig. 1D für jedes einzelne Bit durchgeführt wird.

Es sei weiterhin angenommen, daß eine N-Bit-Information nach

..3

909881/0909

Fig. 2C erhalten werden soll, indem die Q Bits eines schraffierten Teils einer N-Bit-Information nach Fig. 2A an durch doppelte Dreiecke gekennzeichnete Bit-Positionen in einer N-Bit-Information nach Fig. 2B eingefügt werden. Hierfür ist (a) ein erster Schritt, die N-Bit-Information nach Fig. 2A mit Hilfe eines Ringschiebers umlaufmäßig um P Bits so nach links zu verschieben, daß die durch Schraffierung gekennzeichneten Q Bits zwischen den Bit-Positionen mit Doppelkreuzen und den Bit-Positionen mit Kreuzen gemäß Fig. 2D liegen. Hierauf ist es (b) der nächste Schritt, ein Setzmuster gemäß Fig. 2E bereitzustellen, das an den den Q Bits des schraffierten Teils in der N-Bit-Information nach Fig. 2D entsprechenden Positionen eine boo- ■" lesche "1" und an den übrigen Bit-Positionen eine boolesche "0" hat. Hierauf wird (c) zwischen der Information nach Fig.2D und der nach Fig. 2E für jedes Bit eine UND-Verknüpfung durchgeführt, wodurch die Information nach Fig. 2F entsteht, die an denjenigen Bit-Positionen, die nicht dem schraffierten Teil angehören, boolesche "0" hat. Hierauf wird (d) ein Setzmuster gemäß Fig. 2G bereitgestellt, das an den den Q Bits des schraf-„entsprechenden Bit-Positionen/ . , .

fierten Bereichs nach Fig. 2D'boolesche "0" hat und in den übrigen Bit-Positionen boolesche "1" hat. Hierauf wird (e) zwischen der Information nach Fig. 2B und der nach Fig. 2G für jedes Bit eine UND-Verknüpfung durchgeführt, wodurch die Information nach Fig. 2H entsteht, die an den in Fig. 2B mit doppelten Dreiecken' markierten Positionen boolesche "0" hat. Schließlich wird zwischen der Information nach Fig. 2F und derjenigen nach Fig. 2H für jedes Bit eine ODER-Verknüpfung durchgeführt, wodurch die N-Bit-Information nach Fig. 21 entsteht.

Sollen Setzmuster, wie sie in den Figuren 1D, 2E und 2G gezeigt sind, durch eine boolesche Gatter- oder Verknüpfungsschaltung für die beschriebene Verschiebe-Rechenverarbeitung erzeugt werden, so ist diese Schaltung notwendigerweise kompliziert in ihrer Konstruktion.

Um dies zu vermeiden, werden gemäß der Erfindung diese Setzmuster in einem Speicher vorgespeichert und ein gewünschtes Setz-

. .4

909881/090 9

muster wird aus dem Speicher ausgelesen. Fig. 3 zeigt in Blockform den wesentlichen Teil einer Ausführungsform der Erfindung. Die dargestellte Schaltung umfaßt ein Register 1, in das die der Verschiebe-Rechenverarbeitung zu unterwerfende N-Bit-Information geladen wird; einen Umlauf- oder Ringschieber 2, der mit einer logischen Torschaltung aufgebaut ist; einen strichpunktiert umrahmten Setzschaltungsteil 3 zum Setzen der booleschen Werte "O" oder "1"; Speicher 4-0 und 4-1, in denen die Setzmuster gespeichert sind;, eine Bit-Recheneinheit 5, die für jedes Bit eine arithmetische Operation durchführt; ein Register 6, in das die Ergebnisse der arithmetischen Operation geladen werden; und Verknüpfungsglieder 7 bis 11, die für jedes Bit eine UND-Verknüpfung, eine ODER-Verknüpfung und eine Exclusiv-ODER-Verknüpfung bewirken, wobei in der Zeichnung zur Entlastung der
Zeichnung und Beschreibung verdrahtete ODER-Glieder dargestellt sind. Ferner sind Torschaltungen G1 bis G4 enthalten. Verschiebesignale SFT1 und SFT2 stellen jeweils die Verschiebungsbreite dar. Wegen der Schaltungsanordnung im einzelnen wird zur Entlastung der Beschreibung auf die Offenbarung durch die Zeichnung verwiesen.

Jeder der Speicher 4-0 und 4-1 kann ein RAM (Direktzugriffsspeicher), ROM (Festwertspeicher), PROM (programmierbarer Festwertspeicher) oder EPROM (löschbarer programmierbarer Festwertspeicher) sein. Im ersten Speicher 4-0 ist beispielsweise ein
Muster mit N Bits gespeichert, die alle den Wert "0" haben, und sind N weitere Setzmuster gespeichert, die dadurch entstehen, daß das erste Muster aufeinanderfolgend Bit um Bit nach links verschoben wird, wobei an den verschobenen Bitstellen boolesche "1" geladen werden. Im zweiten Speicher 4-1 sind Setzmuster gespeichert, die gegenüber den Speicherinhalten des ersten Speichers
4-0 invertiert sind. Es hat also der erste Speicher 4-0 an einer Adresse 0 das Setzmuster gespeichert, daß alle N Bits boolesche "0" führen, an einer Adresse 1 das Setzmuster, daß nur das rechteste Bit eine boolesche "1" führt und alle übrigen Bits "0"
führen, an einer Adresse 2 das Setzmuster, daß nur die beiden

. .5

909881/0909

%■-

rechtesten Bits boolesche "1" führen und die übrigen Bits "0" führen, ..., an einer Adresse N-1 das Setzmuster, daß nur das linkeste Bit eine boolesche "O" und alle anderen Bits eine "1" führen. Andererseits sind im zweiten Speicher 4-1 an einer Adresse 0 das Setzmuster gespeichert, daß alle N Bits auf boolescher "1" stehen, an einer Adresse 1 das Setzmuster, daß nur das rechteste Bit auf "0" und die übrigen auf "1" stehen, an einer Adresse 2 das Setzmuster, daß nur die beiden rechtesten Bits auf "0" und die übrigen auf "1" stehen, ..., und an einer Adresse · N-T das Setzmuster, daß nur das linkeste Bit auf "1" und die übrigen auf "0" stehen.

Zum Erhalten der N-Bit-Information nach Fig. 1B aus der N-Bit-Information nach Fig. 1A wird die folgende Verarbeitung durchgeführt:

(al) Die Information nach Fig. 1A wird in das Register 1 gegeben und dann an den Ringschieber 2 gegeben.

(a2) Die Torschaltungen G1 und G3 werden auf Durchlaß gesteuert, so daß das Verschiebesignal SFT1, das die Verschiebungsweite von P Bits angibt, angelegt wird und die Bit-Recheneinheit 5 über eine nicht dargestellte Steuerleitung zur Durchführung einer UND-Verknüpfung angesteuert wird.

(a3) Der Ringschieber 2 reagiert auf das Verschiebesignal SFT1 und verschiebt die Information nach Fig. 1A um P Bits, so daß er ausgangsseitig die Information nach Fig. TC abgibt. (a4) Das Verschiebesignal SFT1 liegt über die Torschaltung G1 am zweiten Speicher 4-1 an, in welchem es decodiert wird, wodurch ein Adressensignal erhalten wird, durch dessen Verwendung aus dem Speicher ein Setzmuster entsprechend der Verschiebungsweite gelesen wird, nämlich das Setzmuster gemäß Fig. 1D'. Zu dieser Zeit sind die Torschaltungen G2 und G4 geschlossen und das Ausgangssignal des ersten Speichers 4-0 ist durchgehend "0". (a5) Das aus dem zweiten Speicher 4-1 ausgelesene Setzmuster wird über die ODER-Verknüpfungsglieder 7 bis 11 an die Bit-Recheneinheit 5 geliefert, wo auch das Ausgangssignal des Ringschiebers 2 eintrifft. Die Bit-Recheneinheit 5 führt eine UND-

..6

909881/0909

Verknüpfung durch, deren Ergebnisse in das Register 6 geladen werden. Im Register 6 ist dann die Information nach Fig. 1B enthalten.

Im Fall, daß boolesche "0" an die Bitpositionen der doppelten Dreiecke in der N-Bit-Iriformation gemäß Fig. 2B gesetzt werden sollen, erfolgt die folgende Verarbeitung:

(b1) Die N-Bit-Information nach Fig. 2B wird in das Register 1 eingegeben und dann an den Ringschieber 2 weitergegeben. (b2) Die Torschaltungen G1 und G2 werden auf Durchlaß geschaltet, so daß der zweite Speicher 4-1 mit dem die Verschiebeweite N-(P+Q) Bits anzeigenden Verschiebesignal SFT1 beliefert wird, wodurch aus diesem zweiten Speicher 4-1 ein Setzmuster gemäß Fig. 2J ausgelesen wird. Der erste Speicher 4-0 wird mit dem die Verschiebeweite von P Bits anzeigenden Verschiebesignal SFT2 beliefert, wodurch aus diesem ersten Speicher 4-0 ein Setzmuster nach Fig. 2K ausgelesen wird. Da die Torschaltungen G3 und G4 geschlossen sind, gelangt die in das Register 1 geladene Information zur Bit-Recheneinheit 5, ohne vom Ringschieber 2 verschoben worden zu sein.

(b3) Die so aus' dem ersten und dem zweiten Speicher 4-0, 4-1 gelesenen Setzmuster gelangen über die Verknüpfungsscha~ltungen 7 bis 11 zur Bit-Recheneinheit- 5, an der die beiden Setzmuster so zu einem kombinierten Setzmuster zusammengefügt sind, daß-, von rechts nach links, P Bits boolesche "1", Q Bits boolesche "0" und N-(P+Q) Bits "1" haben.

(b4) Die Bit-Recheneinheit 5 führt eine UND-Verknüpfung für jedes Bit durch und gibt somit ausgangsseitig die Information nach Fig. 2H ab, die in das Register 6 geladen wird.

Zum Erhalten der Information nach Fig. 2F aus der Information nach Fig. 2A wird vom Ringschieber 2 eine Verschiebung um P Bits durchgeführt, während die Setzmuster nach den Fig. 2J und 2K aus dem ersten Speicher 4-0 bzw. dem zweiten Speicher 4-1 gelesen werden, und in der Bit-Recheneinheit 5 werden die so gelesenen Setzmuster invertiert und dann mit dem Ausgangssignal des Ringschiebers 2 einer UND-Verknüpfung unterworfen.

..7

909881/0909

Fig. 4 zeigt den Blpckschaltplan des wesentlichen Teils des Ringschiebers 2, wobei der Fall der Durchführung der Umlaufverschiebung einer 32-Bit-Information veranschaulicht ist. Das Verschiebesignal SFT weist eine 5-Bit-Konfiguration auf. Eine Torschaltung SG1 führt eine Verschiebung um 0 oder 1 Bxt aus, eine Torschaltung SG2 eine Verschiebung um 0, 2, 4 oder 6 Bits und eine Torschaltung SG3 eine Verschiebung um 0, 8, 16 oder 24 Bits. Soll beispielsweise eine Verschiebung um 10 Bits durchgeführt werden, so ist das binäre Verschiebungssignal "01010", wobei den Torschaltungen SG1, SG2 und SG3 die Signalteile "0", "01" bzw. "01" eingespeist werden, so daß die Verschiebeweiten in den Torschaltungen SG1, SG2 und SG3 0, 2 bzw 8 Bits betragen. Folglich wird die 32-Bit-Information insgesamt zirkulär um 10 Bits verschoben .

Fig. 5 zeigt den Blockschaltplan des wesentlichen Teils einer Ausführung der Bit-Recheneinheit, wobei ihr Aufbau für eine arithmetische Operation an einem Bit dargestellt ist. Die Schaltung besteht aus folgenden Teilen: einem UND-Glied 11; einem ODER-Glied 12; Torschaltungen 13, 14 und 15; einem ein invertiertes Ausgangssignal erzeugenden Verknüpfungsglied 16; und aus Invertern oder NAND-Gliedern 17 und 18. Hinsichtlich der Zusammenschaltung dieser Schaltungsglieder wird zur Entlastung der Beschreibung auf die Zeichnung verwiesen. Die Schaltung führt folgende Signale: das Ausgangs-Bitsignal 21 des Ringschiebers; die Bitsignale 22 der aus dem ersten und dem zweiten Speicher gelesenen Setzmuster; ein Steuersignal 24 zur Bestimmung, ob die Bitsignale der Setzmuster zu invertieren sind; und ein Steuersignal 25 zum Bestimmen, ob ausgangsseitig eine UND- oder eine ODER-Verknüpfung auftreten soll.

Ist das Steuersignal 24 "0", so wird das Bitsignal 22 des Setzmusters über die Torschaltung 15 an jeweils einen Eingang des UND-Glieds 11 und des ODER-Glieds 12 angelegt. Ist das Steuersignal 24 eine "1", so wird das Bitsignal 22 des Setzmusters vom Verknüpfungsglied 16 invertiert und so an jeweils einen der Eingänge des UND-Glieds 11 und des ODER-Glieds 12 angelegt. Steht

. .8

909881/0909

das Steuersignal 25 auf "0", so ist die Torschaltung 14 geöffnet und das resultierende Signal der ODER-Verknüpfung zwischen dem Ausgangs-Bitsignal 21 des Ringschiebers und dem Bitsignal 22 des Setzmusters wird als Ausgangs-Bitsignal 23 abgegeben. Steht das Steuersignal 25 auf "1", so öffnet die Torschaltung 13 und das Ergebnis der UND-Verknüpfung zwischen dem Ausgangs-Bitsignal 21 des Ringschiebers und dem Bitsignal 22 des Setzmusters wird als das Ausgangs-Bitsignal 23 abgegeben.

Wie beschrieben wurde, wird also gemäß der Erfindung ein Setzmuster in einem Speicher vorgespeichert und die von einem Ringgelesene ₇

schieber /N-Bit-Information und das vom Speicher gelesene Setzmuster werden durch eine Bit-Recheneinheit für jedes Bit einer Verknüpfungsverarbeitung unterworfen, wobei ein gewünschtes Setzmuster leicht erhältlich ist. Insofern ist die Steuerung einer Verschiebe-Rechenoperation einfach. Da der Speicher durch einen ROM, PROM oder dergleichen gebildet sein kann, ist die erfindungsgemäße Anordnung verhältnismäßig billig, von einfacher Konstruktion und klein. Weiterhin erbringt die Erfindung den Vorteil, daß ein gewünschtes Setzmuster leicht dadurch erhalten werden kann, daß der Speicher aus einem ersten und einem zweiten Speicher besteht und die aus diesen beiden Speichern gelesenen Setzmuster einer booleschen Verarbeitung für jedes Bit unterworfen werden und das resultierende boolesche Ausgangssignal der Bit-Recheneinheit zugeleitet wird. Zur Erzielung der die Erfindung tragenden Wirkungen kann das Rechenwerk im Vergleich zum beschriebenen Beispiel verschiedentlich abgewandelt werden.

909881/0909

Claims

REINLANDER & BERNHARDT

Orthstraße 12 D-8000 München 60

Fujitsu Limited

Nr. 1015, Kamikodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa,

Japan

Patentansprüche

^I Λ-Verschiebe-Rechenwerk mit einem Ringschieber zum Ausführen einer Umlaufverschiebung einer N-Bit-Information um eine gegebene Verschiebungsweite und mit einem Setzschaltungsteil zum Setzen der booleschen Werte "0" oder "1" an gegebenen Bit-Positionen in der vom Ringschieber abgenommenen N-Bit-Information, dadurch gekennzeichnet, daß der Setzschaltungsteil (3) einen Speicher (4-0, 4-1) enthält, in dem verschiedene N-Bit-Setzmuster gespeichert sind, und eine Bit-Recheneinheit (5) zum Ausführen einer Verknüpfungs-Verarbeitung des aus dem Speicher gelesenen Setzmusters (22) und der vom Ringschieber (2) kommenden N-Bit-Information (21) für jedes Bit.
2. Verschiebe-Rechenwerk nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher einen ersten Speicher (4-0) und einen zweiten Speicher (4-1 ) umfaßt und mit einer Verknüpfungschaltung (7-11) zur Durchführung logischer Verknüpfungsverarbeitungen der aus dem ersten Speicher und der aus dem zweiten Speicher ausgelesenen Setzmuster für jedes Bit versehen ist und daß das Ausgangssignal der Verknüpfungsschaltung der Bit-Recheneinheit (5) eingespeist ist.
3. Verschiebe-Rechenwerk nach Anspruch 1, dadurch gekennzeichnet, daß der Speicher aus einem ersten Speicher (4-0), in dem

• N Setzmuster gespeichert sind, bei denen N Bits mit dem booleschen Wert "0" aufeinanderfolgend Bit um Bit verschoben sind und der boolesche Wert "1" an die verschobenen Bitpositionen gesetzt

909881/0909

ist, und einem zweiten Speicher (4-1), in dem N Setzmuster gespeichert sind, bei denen N Bits mit dem booleschen Wert "1" aufeinanderfolgend Bit um Bit verschoben sind und der boolesche Wert "0" an die verschobenen Bitpositionen gesetzt ist, zusammengesetzt ist.

909881 /0909