DE2926048C2 - - Google Patents

Description

Die Erfindung bezieht sich auf ein Verschiebe-Rechenwerk nach dem Oberbegriff des Anspruchs 1.

Aus der DE-OS 27 45 451 ist ein Verschiebe-Rechen­ werk der eingangs genannten Art bekannt. Die dort vorgesehenen Maskengeneratoren sind als iden­ tische Logiknetzwerke ausgeführt, die getrennt vom Ringschieber jeweils gesonderte Eingangs­ signale zur Erzeugung der gewünschten Maske benötigen. Dadurch werden zum einen eine gesonderte, über die Verschiebesignale angesteuerte Einrichtung zur Erzeugung von Eingangssignalen nötig, zum anderen kann nicht jede beliebige Maske in nur einem Schritt generiert werden.

Die Aufgabe der Erfindung besteht darin, ein wirtschaftliches Verschiebe-Rechenwerk von einfachem Aufbau zu schaffen, das mit Hilfe einer einfachen Steuerung eine Verschiebe-Rechenoperation durchführen kann.

Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs.

Mit dem Erfindungsgegenstand kann jede benötigte Maske in nur einem Schritt ohne gesonderte Einrichtung zum Erzeugen von Eingangssignalen für die Masken­ generatoren (Speicher) generiert werden.

Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels unter Bezugnahme auf die Zeichnung näher erläutert. Es zeigen

Fig. 1A bis 1D und 2A bis 2K Erläuterungsskizzen zur Veranschau­ lichung einer Verschiebe-Rechenoperation;

Fig. 3 einen den prinzipiellen Teil einer Ausführungsform der Erfindung veranschaulichenden Blockschaltplan;

Fig. 4 einen Blockschaltplan des prinzipiellen Teils einer Aus­ führung eines Ringschiebers zur Verwendung im Rahmen der Erfindung, und

Fig. 5 einen Blockschaltplan des prinzipiellen Teils einer Bit- Recheneinheit zur Verwendung im Rahmen der Erfindung.

Es sei angenommen, daß die Information gemäß Fig. 1B aus der N-Bit-Information nach Fig. 1A erhalten werden soll. Die Infor­ mation nach Fig. 1A wird hierfür um P Bits (in der Zeichnung) nach links verschoben und rechts vom schraffierten Teil werden boolesche "0" gesetzt. Hierzu wird (a) als erster Schritt die N-Bit-Information nach Fig. 1A durch einen Ringschieber zyklisch um P Bits nach links verschoben, wie es in Fig. 1C dargestellt ist. Kreuze und Doppelkreise zeigen die verschobenen Bit-Posi­ tionen an. Es wird dann (b) ein Setzmuster bereitgestellt, in dem P Bits im rechten Endteil auf boolesche "0" gesetzt werden (Fig. 1D), woraufhin (c) eine UND-Verknüpfung zwischen der In­ formation nach Fig. 1C und der nach Fig. 1D für jedes einzelne Bit durchgeführt wird.

Es sei weiterhin angenommen, daß eine N-Bit-Information nach Fig. 2C erhalten werden soll, indem die Q Bits eines schraffier­ ten Teils einer N-Bit-Information nach Fig. 2A an durch doppel­ te Dreiecke gekennzeichnete Bit-Positionen in einer N-Bit-Infor­ mation nach Fig. 2B eingefügt werden. Hierfür ist (a) ein erster Schritt, die N-Bit-Information nach Fig. 2A ist mit Hilfe eines Ringschiebers umlaufmäßig um P Bits so nach links zu verschie­ ben, daß die durch Schraffierung gekennzeichneten Q Bits zwi­ schen den Bit-Positionen mit Doppelkreuzen und den Bit-Positi­ onen mit Kreuzen gemäß Fig. 2D liegen. Hierauf ist es (b) der nächste Schritt, ein Setzmuster gemäß Fig. 2E bereitzustellen, das an den den Q Bits des schraffierten Teils in der N-Bit-In­ formation nach Fig. 2D entsprechenden Positionen eine boo­ lesche "1" und an den übrigen Bit-Positionen eine boolesche "0" hat. Hierauf wird (c) zwischen der Information nach Fig. 2D und der nach Fig. 2E für jedes Bit eine UND-Verknüpfung durchge­ führt, wodurch die Information nach Fig. 2F entsteht, die an denjenigen Bit-Positionen, die nicht dem schraffierten Teil an­ gehören, boolesche "0" hat. Hierauf wird (d) ein Setzmuster ge­ mäß Fig. 2G bereitgestellt, das an den den Q Bits des schraf­ fierten Bereichs nach Fig. 2D entsprechenden Bit-Positionen boolesche "0" hat und in den übri­ gen Bit-Positionen boolesche "1" hat. Hierauf wird (e) zwischen der Information nach Fig. 2B und der nach Fig. 2G für jedes Bit eine UND-Verknüpfung durchgeführt, wodurch die Information nach Fig. 2H entsteht, die an den in Fig. 2B mit doppelten Dreiecken markierten Positionen boolesche "0" hat. Schließlich wird zwi­ schen der Information nach Fig. 2F und derjenigen nach Fig. 2H für jedes Bit eine ODER-Verknüpfung durchgeführt, wodurch die N-Bit-Information nach Fig. 2I entsteht.

Sollen Setzmuster, wie sie in den Fig. 1D, 2E und 2G gezeigt sind, durch eine boolesche Gatter- oder Verknüpfungsschaltung für die beschriebene Verschiebe-Rechenverarbeitung erzeugt wer­ den, so ist diese Schaltung notwendigerweise kompliziert in ih­ rer Konstruktion.

Um dies zu vermeiden, werden gemäß der Erfindung diese Setzmu­ ster in einem Speicher vorgespeichert und ein gewünschtes Setz­ muster wird aus dem Speicher ausgelesen. Fig. 3 zeigt in Block­ form den wesentlichen Teil einer Ausführungsform der Erfindung. Die dargestellte Schaltung umfaßt ein Register 1, in das die der Verschiebe-Rechenverarbeitung zu unterwerfende N-Bit-Informati­ on geladen wird; einen Umlauf- oder Ringschieber 2, der mit ei­ ner logischen Torschaltung aufgebaut ist; einen strichpunk­ tiert umrahmten Setzschaltungsteil 3 zum Setzen der booleschen Werte "0" oder "1"; Speicher 4-0 und 4-1, in denen die Setzmu­ ster gespeichert sind; eine Bit-Recheneinheit 5, die für jedes Bit eine arithmetische Operation durchführt; ein Register 6, in das die Ergebnisse der arithmetischen Operation geladen werden; und Verknüpfungsglieder 7 bis 11, die für jedes Bit eine UND- Verknüpfung, eine ODER-Verknüpfung bewirken, wobei in der Zeichnung zur Entlastung der Zeichnung und Beschreibung verdrahtete ODER-Glieder dargestellt sind. Ferner sind Torschaltungen G 1 bis G 4 enthalten. Verschie­ besignale SFT 1 und SFT 2 stellen jeweils die Verschiebungsbreite dar. Wegen der Schaltungsanordnung im einzelnen wird zur Entla­ stung der Beschreibung auf die Offenbarung durch die Zeichnung verwiesen.

Jeder der Speicher 4-0 und 4-1 kann ein RAM (Direktzugriffs- Speicher), ROM (Festwertspeicher), PROM (programmierbarer Fest­ wertspeicher) oder EPROM (löschbarer programmierbarer Festwert­ speicher) sein. Im ersten Speicher 4-0 ist beispielsweise ein Muster mit N Bits gespeichert, die alle den Wert "0" haben, und es sind N weitere Setzmuster gespeichert, die dadurch entstehen, daß das erste Muster aufeinanderfolgend Bit um Bit nach links verscho­ ben wird, wobei an den verschobenen Bitstellen boolesche "1" geladen werden. Im zweiten Speicher 4-1 sind Setzmuster gespei­ chert, die gegenüber den Speicherinhalten des ersten Speichers 4-0 invertiert sind. Es hat also der erste Speicher 4-0 an einer Adresse 0 das Setzmuster gespeichert, bei dem alle N Bits boolesche "0" führen, an einer Adresse 1 das Setzmuster, bei dem nur das rech­ teste Bit eine boolesche "1" führt und alle übrigen Bits "0" führen, an einer Adresse 2 das Setzmuster, bei dem nur die beiden rechtesten Bits boolesche "1" führen und die übrigen Bits "0" führen, . . ., an einer Adresse N-1 das Setzmuster, bei dem nur das linkeste Bit eine boolesche "0" und alle anderen Bits eine "1" führen. Andererseits sind im zweiten Speicher 4-1 an einer Adresse 0 das Setzmuster gespeichert, bei dem alle N Bits auf boole­ scher "1" stehen, an einer Adresse 1 das Setzmuster, bei dem nur das rechteste Bit auf "0" und die übrigen auf "1" stehen, an einer Adresse 2 das Setzmuster, bei dem nur die beiden rechtesten Bits auf "0" und die übrigen auf "1" stehen, . . ., und an einer Adresse N-1 das Setzmuster, bei dem nur das linkeste Bit auf "1" und die übrigen auf "0" stehen.

Zum Erhalten der N-Bit-Information nach Fig. 1B aus der N-Bit Information nach Fig. 1A wird die folgende Verarbeitung durch­ geführt:

• (a1) Die Information nach Fig. 1A wird in das Register 1 gege­ ben und dann an den Ringschieber 2 gegeben.
• (a2) Die Torschaltungen G 1 und G 3 werden auf Durchlaß gesteuert, so daß das Verschiebesignal SFT 1, das die Verschiebungsweite von P Bits angibt, angelegt wird und die Bit-Recheneinheit 5 über eine nicht dargestellte Steuerleitung zur Durchführung einer UND-Verknüpfung angesteuert wird.
• (a3) Der Ringschieber 2 reagiert auf das Verschiebesignal SFT 1 und verschiebt die Information nach Fig. 1A um P Bits, so daß er ausgangsseitig die Information nach Fig. 1C abgibt.
• (a4) Das Verschiebesignal SFT 1 liegt über die Torschaltung G 1 am zweiten Speicher 4-1 an, in welchem es decodiert wird, wo­ durch ein Adressensignal erhalten wird, durch dessen Verwendung aus dem Speicher ein Setzmuster entsprechend der Verschiebungs­ weite gelesen wird, nämlich das Setzmuster gemäß Fig. 1D. Zu dieser Zeit sind die Torschaltungen G 2 und G 4 geschlossen und das Ausgangssignal des ersten Speichers 4-0 ist durchgehend "0".
• (a5) Das aus dem zweiten Speicher 4-1 ausgelesene Setzmuster wird über die ODER-Verknüpfungsglieder 7 bis 11 an die Bit-Re­ cheneinheit 5 geliefert, wo auch das Ausgangssignal des Ring­ schiebers 2 eintrifft. Die Bit-Recheneinheit 5 führt eine UND- Verknüpfung durch, deren Ergebnise in das Register 6 geladen werden. Im Register 6 ist dann die Information nach Fig. 1B ent­ halten.

Im Fall, daß boolesche "0" an die Bitpositionen der doppelten Dreiecke in der N-Bit-Information gemäß Fig. 2B gesetzt werden sollen, erfolgt die folgende Verarbeitung:

• (b1) Die N-Bit-Information nach Fig. 2B wird in das Register 1 eingegeben und dann an den Ringschieber 2 weitergegeben.
• (b2) Die Torschaltungen G 1 und G 2 werden auf Durchlaß geschaltet, so daß der zweite Speicher 4-1 mit dem die Verschiebeweite N-(P + Q) Bits anzeigenden Verschiebesignal SFT 1 beliefert wird, wodurch aus diesem zweiten Speicher 4-1 ein Setzmuster gemäß Fig. 2J aus­ gelesen wird. Der erste Speicher 4-0 wird mit dem die Verschie­ beweite von P Bits anzeigenden Verschiebesignal SFT 2 beliefert, wodurch aus diesem ersten Speicher 4-0 ein Setzmuster nach Fig. 2K ausgelesen wird. Da die Torschaltungen G 3 und G 4 geschlossen sind, gelangt die in das Register 1 geladene Information zur Bit-Recheneinheit 5, ohne vom Ringschieber 2 verschoben worden zu sein.
• (b3) Die so aus dem ersten und dem zweiten Speicher 4-0, 4-1 ge­ lesenen Setzmuster gelangen über die Verknüpfungsschaltungen 7 bis 11 zur Bit-Recheneinheit 5, an der die beiden Setzmuster so zu einem kombinierten Setzmuster zusammengefügt sind, daß, von rechts nach links, P Bits boolesche "1", Q Bits boolesche "0" und N-(P + Q) Bits "1" haben.
• (b4) Die Bit-Recheneinheit 5 führt eine UND-Verknüpfung für je­ des Bit durch und gibt somit ausgangsseitig die Information nach Fig. 2H ab, die in das Register 6 geladen wird.

Zum Erhalten der Information nach Fig. 2F aus der Information nach Fig. 2A wird vom Ringschieber 2 eine Verschiebung um P Bits durchgeführt, während die Setzmuster nach den Fig. 2J und 2K aus dem ersten Speicher 4-0 bzw. dem zweiten Speicher 4-1 gelesen werden, und in der Bit-Recheneinheit 5 werden die so gelesenen Setzmuster investiert und dann mit dem Ausgangssignal des Ring­ schiebers 2 einer UND-Verknüpfung unterworfen.

Fig. 4 zeigt den Blockschaltplan des wesentlichen Teils des Ring­ schiebers 2, wobei der Fall der Durchführung der Umlaufverschie­ bung einer 32-Bit-Information veranschaulicht ist. Das Verschie­ besignal SFT weit eine 5-Bit-Konfiguration auf. Eine Torschal­ tung SG 1 führt eine Verschiebung um 0 oder 1 Bit aus, eine Tor­ schaltung SG 2 eine Verschiebung um 0, 2, 4 oder 6 Bits und eine Torschaltung SG 3 eine Verschiebung um 0, 8, 16 oder 24 Bits. Soll beispielsweise eine Verschiebung um 10 Bits durchgeführt werden, so ist das binäre Verschiebesignal "01010", wobei den Torschaltungen SG 1, SG 2 und SG 3 die Signalteile "0", "01" bzw. "01" eingespeist werden, so daß die Verschiebeweiten in den Tor­ schaltungen SG 1, SG 2 und SG 3 0, 2 bzw. 8 Bits betragen. Folglich wird die 32-Bit-Information insgesamt zirkulär um 10 Bits ver­ schoben.

Fig. 5 zeigt den Blockschaltplan des wesentlichen Teils einer Ausführung der Bit-Recheneinheit, wobei ihr Aufbau für eine arithmetische Operation an einem Bit dargestellt ist. Die Schal­ tung besteht aus folgenden Teilen: einem UND-Glied 111; einem ODER-Glied 12; Torschaltungen 13, 14 und 15; einem ein inver­ tiertes Ausgangssignal erzeugenden Verknüpfungsglied 16; und aus Invertern oder NAND-Gliedern 17 und 18. Hinsichtlich der Zu­ sammenschaltung dieser Schaltungsglieder wird zur Entlastung der Beschreibung auf die Zeichnung verwiesen. Die Schaltung führt folgende Signale: das Ausgangs-Bitsignal 21 des Ringschiebers; die Bitsignale 22 der aus dem ersten und dem zweiten Speicher gelesenen Setzmuster; ein Steuersignal 24 zur Bestimmung, ob die Bitsignale der Setzmuster zu invertieren sind; und ein Steuer­ signal 25 zum Bestimmen, ob ausgangsseitig eine UND- oder eine ODER-Verknüpfung auftreten soll.

Ist das Steuersignal 24 "0", so wird das Bitsignal 22 des Setz­ musters über die Torschaltung 15 an jeweils einen Eingang des UND-Glieds 111 und des ODER-Glieds 12 angelegt. Ist das Steuer­ signal 24 eine "1", so wird das Bitsignal 22 des Setzmusters vom Verknüpfungsglied 16 invertiert und so an jeweils einen der Ein­ gänge des UND-Glieds 111 und des ODER-Glieds 12 angelegt. Steht das Steuersignal 25 auf "0", so ist die Torschaltung 14 geöffnet und das resultierende Signal der ODER-Verknüpfung zwischen dem Ausgangs-Bitsignal 21 des Ringschiebers und dem Bitsignal 22 des Setzmusters wird als Ausgangs-Bitsignal 23 abgegeben. Steht das Steuersignal 25 auf "1", so öffnet die Torschaltung 13 und das Ergebnis der UND-Verknüpfung zwischen dem Ausgangs-Bitsignal 21 des Ringschiebers und dem Bitsignal 22 des Setzmusters wird als das Ausgangs-Bitsignal 23 abgegeben.

Wie beschrieben wurde, wird also gemäß der Erfindung ein Setz­ muster in einem Speicher vorgespeichert und die von einem Ring­ schieber gelesene N-Bit-Information und das vom Speicher gelesene Setz­ muster werden durch eine Bit-Recheneinheit 5 für jedes Bit einer Verknüpfungsverarbeitung unterworfen, wobei ein gewünschtes Setzmuster leicht erhältlich ist. Insofern ist die Steuerung einer Verschiebe-Rechenoperation einfach. Da der Speicher durch einen ROM, PROM oder dergleichen gebildet sein kann, ist die erfindungsgemäße Anordnung verhältnismäßig billig, von einfa­ cher Konstruktion und klein. Weiterhin erbringt die Erfindung den Vorteil, daß ein gewünschtes Setzmuster leicht dadurch er­ halten werden kann, daß der Speicher aus einem ersten und einem zweiten Speicher besteht und die aus diesen beiden Speichern ge­ lesenen Setzmuster einer booleschen Verarbeitung für jedes Bit unterworfen werden und das resultierende boolesche Ausgangssi­ gnal der Bit-Recheneinheit zugeleitet wird. Zur Erzielung der die Erfindung tragenden Wirkungen kann das Rechenwerk im Ver­ gleich zum beschriebenen Beispiel verschiedentlich abgewandelt werden.

Claims (1)

1. Verschiebe-Rechenwerk mit einem Register (1) in das eine N-Bit Information eingegeben wird, mit einem Ringschieber (2), in dem die N -Bit- Information entsprechend dem Ringschieber (2) zugeführten Verschiebesignalen (SFT 1, SFT 2) um einen bestimmten Betrag verschoben wird, mit einem Setzschaltungsteil (3), das zwei Maskengeneratoren (4-0; 4-1) umfaßt, die Ausgangssignale in Abhängigkeit von Eingangs­ signalen erzeugen, wobei die Ausgangssignale über Verknüpfungsschaltungen (7-11) und eine Recheneinheit (5) mit Ausgangssignalen des Ringschiebers (2) verknüpfbar sind, dadurch gekennzeichnet, daß
   die Maskengeneratoren (4-0; 4-1) als adressier­ bare Speicher ausgebildet sind, deren Ausgangs­ signale zur Erzeugung einer Maske Bit-weise über eine ODER-Schaltung (7-11) verknüpft sind, daß
   im einen Speicher (4-1) in aufeinanderfol­ genden Adressen Bit um Bit kürzer werdende Reihen von logischen "1"-en derart gespeichert sind, daß die erste Reihe nun aus "1", die letzte Reihe nun aus "0" besteht, daß im anderen Speicher (4-0) die zum ersten Speicher (4-1) komplementären Werte gespeichert sind, und daß
   die Verschiebesignale (SFT 1, SFT 2) den Speichern (4-0; 4-1) als Adressiersignale zugeführt werden.