DE2929078C2

DE2929078C2 - Faksimile-Sender

Info

Publication number: DE2929078C2
Application number: DE2929078A
Authority: DE
Inventors: Eiichi Tokyo Adachi
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1978-07-18
Filing date: 1979-07-18
Publication date: 1982-09-09
Also published as: JPS6310632B2; US4270148A; JPS5514704A; DE2929078A1

Description

Die Erfindung betrifft einen Faksimile-Sender der im Oberbegriff des Anspruchs 1 angegebenen Gattung.

Ein solcher Faksimile-Sender geht aus der DE-OS 29 21 295 hervor und weist eine Abtasteinrichtung für die zu übertragende Vorlage, einen Eingangs-Pufferspeicher für mindestens zwei Zeilen von abgetasteten Daten, eine Verdichtungseinrichtung für jeweils eine Zeile von abgetasteten Daten, einen Generator für Synchronisations-Bhs. einen Generator für Füll-Bits zur eventuellen Auffüllung der verdichteten Daten und der Synchronisations-Bits auf eine vorgegebene Zahl von Bits pro /eile sowie einen Ausgangspufferspeicher für die Synchronisations-Bits, die verdichteten Daten und eventuelle Füllbits auf. Dabei wird im einzelnen auf der Sendcrseite ein besonders /weckmäßiges Verfahren zur Unterscheidung /wischen Synchronisations-Bits einer seits und Füllbits andererseits erläutert.

Der Erfindung liegt die Aufgäbe zugrunde, einen Faksimile-Sender der angegebenen Gattung zu schal· fen, bei dem die eventuelle Auffüllung einer Zeile Von Daten auf eine vorgegebene Zahl von Bits pro Zeile mittels def Füllbits auf einfache Weise durchgeführt werden kann.

Diese Audgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale gelöst.

Zweckmäßige Ausführungsformen sind in den Unteransprüchen zusammengestellt.

Die mit der Erfindung erzielten Vorteile beruhen auf folgender Funktionsweise: Sobald eine vollständige, noch nicht verdichtete Zeile von Daten in den Eingangspufferspeicher eingegeben worden ist, wird ein entsprechendes Startsignal erzeugt; von diesem Startsignal an werden zunächst die Synchronisa-ions-Bits und dann die verdichteten Daten dem Ausgangspufferspeicher zugeführt; wenn sich alle verdichtete Daten im Ausgangspufferspeicher befinden und dieser dann bis an die Grenze seiner Kapazität gefüllt ist, wird ein »Voll«-Signal erzeugt; anschließend wird dann diese Zeile von Daten der weiteren Verarbeitung zugeführL Wenn jedoch der Ausgangspufferspeicher nach der Aufnahme der Synchronisationsbits und der verdichteten Daten noch nicht gefüllt ist, werden ihm anschließend solange Füllbits zugeführt, bis das »Voll«-Signal erzeugt wird. Dann kann diese aus Synchronisationsbits, verdichteten Daten und Füllbits zusammengestellte Zeile von Daten übertragen werden. Diese Überwachung des Ablaufs und gegebenenfalls notwendige Zuführung von Füllbits erfordert keinen großen konstruktiven Aufwand, da sich der »Füllgrad« der Pufferspeicher auf einfache Weise überwachen läßt. Die Erfindung .vird im folgenden anhand von Ausführungsbeispielen unter Bezugnahme auf die beiliegenden, schematischen Zeichnungen näher erläutert. Es zeigt

F i g. 1 ein Blockschaltbild eines Faksimile-Senders, F i g. 2 ein Zeitdiagramm der Dateneingabe und der Datenverdichtung, und

Fig. 3 eine Darstellung der verdichteten Ausgangsdaten.

Gemäß Fig. 1 weist der insgesamt durch das Bezugszeichen 11 angedeutete Faksimile-Sender eine Abtasteinrichtung 12 auf, mit der eine nicht dargestellte Vorlage in einem orthogonalen Muster von Abtastzeilen abgetastet wird. Das Ausgangssignal der Abtasteinrichtung 12 wird über einen Puffe^r 13 einer Verarbeitungseinheit 14 zugeführt.

Die Verarbeitungseinheit 14 weist einen Eingangs-

pufferspeicher 16 auf. der. obwohl es nicht im einzelnen dargestellt ist, zwei oder mehrere Pufferspeicher aufweist. Wenn der Puffer 16 zwei Pufferspeicher aufweist, wird eine Zeile Datenbits, die einer Abtastzeile der Vorlage entspricht, in einem der Speicher gespeichert, während eine vorhergehende Datenzeile aus dem anderen Speicher als Datensignale d in einen Spurlängenkodierer 17 verschoben werden. In dem Kodierer werden die Daten spurlängenkodiert und dadurch verdichtet. Die verdichteten Daten c werden über ein ODER-Glied 18 einem Ausgangspuffer 19 zugeführt.

Wenn eine Daten/eile in dem Puffer 16 gespeichert

ist. wird ein Signal SOL abgegeben und einem Startsignal-Detektor 2i zugeführt. Entsprechend dem Signal SOl. gibt der Detektor 21 ein Startsignal s0 ab.

welches einem Steu'jrsignalgenerator 22 zugeführt wird.

Der Ausgaiigspuffer bzw. Speicher 19 hat ein

vorbestirnmles Fassungsvermögen, von beispielsweise

256 Bytes. Wenn eine Vorherige Zeile verdichteter Daten von dem Spurlängenkodierer 17 über das ODER-Glied 18 in dem Puffer 19 gespeichert Worden

ist, ist der Puffer 19 entweder ganz Voll oder enthalt eine bestimmte Anzahl Bits, was von der Anzahl Bits

abhängt, die erforderlich ist, um die vorherige Patenzeile von der Abtasteinrichtung 12 zu kodieren. Die Daten werden intermittierend an den Puffer J9 angelegt, während die Daten entsprechend Modem-Taktimpulsen CLK aus dem Puffer 19 gelesen oder Herausgeschoben werden. Die verdichteten oder kodierten Daten werden von dem Puffer 19 aus einem nicht dargestellten Modem zur Modulation und Übertragung an einen entfernten Empfänger zugeführt, !n dem nicht dargestellten Empfänger werden die Datensignale |₀ demoduliert unJ dekodiert und dementsprechend die Vorlage wiedergegeben.

Entsprechend dem Startsignal sO gibt der Steuersignalgenerator 22 ein Signal s 1 an einen Füllbit-Generator 23 ab, welcher Füllbits a erzeugt und diese über das ODER-Glied 18 an den Puffer 19 abgibt. Die Füllbits bestehen üblicherweise aus logisch niedrigen oder Nullbits. Die Füllbits werden mit hoher Geschwindigkeit dem Puffer 19 zugeführt und an fortlaufend höheren SpeichersteSIen auf dieselbe Weise, aber schneller, wie verdichtete Daten von dem Kodierer 17 gespeichert. Wenn der Puffer 19 vollständig gefüllt ist, wird ein Signal »voii« erzeugt und an den hierfür vorgesehenen Detektor 24 abgegeben. Dementsprechend gibt der Detektor 24 ein Signal f an den Steuersignalg^nerator 22 ab, welcher das Signal s 1 beendet und ein Signal s2 erzeugt, welches einem Synchronisierkode-Generator 26 zugeführt wird.

Entsprechend dem Signal s2 gibt der Generator 26 einen Synchronisierkode b über das ODER-Glied 18 an :o den Puffer 19 ab. Üblicherweise besteht der Synchronisierkode aus einer Anzahl von Nullbits (die den Füllbits entsprechen), auf die ein einziges logisch hohes oder Einsbit folgt. Nachdem der Synchronisierkode dem Puffer 19 zugeführt ist, wird das Signal 5 2 niedrig und der Generator 22 gibt ein Signal s3 ab, welches dem Kodierer 17 zugeführt wird. Dementsprechend gibt dann der Kodierer 17 die verdichteten Datensignale c über das ODER-Glied 18 an den Puffer 19 ab.

Die Aufgabe des Eingangspuffers 16 besteht darin,die Abtastgeschwindigkeit, welche konstant ist. an die Spurlängen-Kodiergeschwindigkeit anzupassen, welche veränderlich ist. Die Aufgabe des Ausgangspuffers 19. welcher eine asynchrone Eingabe/Ausgabe-Elnrichiung ist, besteht darin, die durchschnittliche Spurlängen-Kodiergeschwindigkeit. welche veränderlich ist. an die Übertragungsgeschwindigkeit anzupassen, welche konstant ist.

Die grundsätzliche Arbeitsweise der Erfindung ist in den F i g. 2 und 3 dargestellt Hierbei sind in F i g. 2 die Eingabe- und Kodieroperationen dargestellt. Die erste Datenzeile d 1 soll in einem der Pufferspeicher B 1 in dem Kingangspuffer 16 gespeichert sein. Diese Operation w/ird zu einem Zeitpunkt 11 beendet, an welchem dann das ersie Signal SOL das mit SOL 1 bezeichnet ist. erzeugt wird. Das Startsignal 5 O wird zum selben Zeitpunkt wie das Signal SOL I erzeugt. Die zweite Datenzeile c/2 wird in dem anderen Pufferspeicher 02 in den Puffer 16 gespeichert, womit zum Zeitpunkt 11 begonnen wird. Ebenfalls zum Zeilpunkt t I wird damit begonnen, die erste Datenzeile von dem Puffer B I des Puffers 16 dem Spurlängenkodierer 17 auuführen und dort zu verdichten. Die SpUrlängehkodierung oder 'Verdichtung ist zum Zeitpunkt 11 beendet* Diese entspricht einer Zeile mit einer niedrigen informationsdichte) da die Verdichtung zu einem Zeitpunkt (2 beendet ist, welche: irilhef als ein Zeilpunkt /3 liegt, an welchem die Speicherung def zweiten Datenzeile dl in dem Puffer Ö2 des Pulfers 16 beendet ist.

Das zweite Signal SOL 2 wird zum Zeitpunkt /3 erzeugt, an welchem die zweite Zeile c/2 aus dem Puffer 02 herausgeschoben wird, während die dritte Datenzeile c/3 in dem Puffer B1 gespeichert wird. Die Verdichtung der zweiten Zeile c/2 ist zum Zeitpunkt f 4 beendet, welcher früher als ein Zeitpunkt /5 liegt, an welchem die Speicherung der Zeile t/3 in dem Puffer B 1 abgeschlossen ist.

Das Signal SOL3 wird zum Zeitpunkt /5 erzeugt, nach welchem die Daten c/3 aus dem Puffer B1 herausgeschoben werden, während die nächste Datenzeile c/4 in dem Puffer S 4 gespeichert wird. Die Datenzeile c/3 hat jedoch eine hohe Informationsdichte und die Spurlängenkodierung dauert langer als die Zeit, die erforderlich ist, um die nächste Zeile c/4 in dem Puffer 52 zu speichern. Die Speicherung der Zeile c/4 ist zum Zeitpunkt / 6 beendet. Die Verdichtung der Zeile c/3 ist jedoch bis zu einem Zeitpunkt ti noch nicht beendet Folglich wird das nächste Signal SOL 4 nicht bis zum Zei'punkt f 7 erzeugt, zu welchem Zeitpunkt die Zeile c/4 aus dem Puffer Ö2 her? ^geschoben wird, während die nächste Zeile c/5 in deTi Puffer B Ϊ gespeichert wird.

Der Ausgangs des Puffers 19 ist in F i g. 3 dargesiellt. Die Daten e2 entsprechen der zweiten Datenzeile t/2. Da die Verdichtung der Zeile c/2 schneller durchgeführt wurde als die Speicherung der Zeile dZ, reichen die verdichteten Daten c2 nicht aus, um den Puffer 19 zu füllen. Infolgedessen bestehen die Ausgangsdaten e2 aus einem Synchronisierkode i>2. Dater c2 und Füllbits a 3. Die Ausgangsdaten e3 bestehen aus einem Synchronisierkode £>3 und Datenbits c3. Da die verdichteten Daten e3 den Puffer 19 gefüllt haben, gibt es keine Füllbits a4. Die nächste Zeile e4 besteht aus einem Synchronmerkode f>4 und Daten c4, auf welche nicht dargestellte Füllbits η 5 folgen.

Der Synchronisierkode besteht üblicherweise aus elf Nullbits, auf welche ein einziges Einsbit folgt. Folglich sind die elf Nullbits dieselben wie Füllbits, vähre id das Einsbit als ein Synchronisierbit betrachtet werden kann. Obwohl es im einzelnen nicht dargestellt ist. weist der Syn .iironisierkode-Generator 26 einen Zähler und Verknüpfungsglieder zum Zählen der Anzahl der Füllbits auf, die dem Puffer 19 von den Füllbit-Genera tor 23 zugeführt werden. Damit der .Synchronisierkode von dem Empfänger richtig gefühlt wird, müssen die Ausgangssignale c mindestens elf Nullbits aufweisen, auf welche ein Einsbit folgt. Wenn mindestens elf Füllbits hinzugefügt worden sind, ist es überflüssig, weitere elf Nullbits hinzuzufügen, auf welche das Einsbit folgt, und zwar deswegen, da der .Synchronisierkode unabhängig von der Anzahl Nullen über elf gefühlt wird, da die letzten elf Nullbits. auf welche das Einsbit folgt, als Sy d ronisierkode gefühlt werden.

Der Zähler zählt die Anzahl dei Füllbits, die von dem Füllbit-Generator 2^! erzeugt werden. Weni₍ c^ie Anzahl der Null- oder Füllbits gleich oder größer als elf ist. besteht der Synch'onisierkode. der dem Ausgangspuffer 19 von dem Sync.hronisierkode-Generator 26 zugeführt wird, nur aus einem F.insbit oder einem Synchronis'erbit. Wenn die Anzahl der FüNbits kleiner als elf ist, besteht der Synchronisierkode, der dem Ausgangspuffer 19 von dem Synchföiiisierköde-Gehefatör 26 zugeführt wird, aus einer Anzahl Nüllbits, die gleich dem Unterschied zwischen elf und der Anzahl Füllbits ist, auf welche ein Einsbil folgt. Wenn beispielsweise fünf Füllbits durch den Füllbit-Generator 23 hinzugefügt wurden, addiert

der Synchronisierkodc-Generalor 26 zusätzliche sechs Nullbits hinzu, auf welche ein Einsbit folgt.

Der Puffer 19 ist üblicherweise ein Speicher mit direktem Zugriff, der durch einen Eingangsadressenzeiger und einen Ausgangsadrcssciizeiger in der Weise adressiert worden ist, daß die Speicherstellen von der niedrigsten zur höchsten und dann zurück zu der niedrigsten nacheinander adressiert werderi. Das Signal »voll« kann erzeugt werden, wenn der Eingangsadressenzeiger auf dieselbe Adresse zeigt wie der Ausgangsiidressenzeiger. Zu einem derartigen Zeitpunkt wird dann die Spurlängenkodierung zeitweilig unterbrochen, um zu verhindern daß die Eingabcoperalion die Aus-

gabcoperation überholt. Die Eingabeoperation wird wieder aufgenommen, sobald eine leere Speicherstelle in dem Puffer 19 verfügbar wird.

Durch die Erfindung sind somil die Nachteile der herkömmlichen Einrichtungen überwunden und es ist eine Füllbil-Erzeugung mit einer stark vereinfachten Schaltungsanordnung geschaffen. Im Rahmen der Erfindung sind verschiedene Abwandlungen möglich. Beispielsweise kann, obwohl die Verarbeitungseinheit 14 als aus einzelnen Bauelementen aufgebaut dargestellt ist, sie in Form von Software in einem Mikrokomputer ausgeführt sein.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Faksimile-Sender mit einer Abtasteinrichtung für die zu übertragende Vorlage, mit einem Eingangs-Pufferspeicher für mindestens zwei Zeilen von abgetasteten Daten, mit einer Verdichtungseinrichtung für jeweils eine Zeile von abgetasteten Daten, mit einem Generator für Synchronisations-Bits, mit einem Generator für Füllbits zur eventuellen Auffüllung der verdichteten Daten und der Synchronisations-Bits auf eine vorgegebene Zahl von Bits pro Zeile, und mit einem Ausgangspufferspeicher für die Synchronisationsbits, die verdichteten Daten und eventuelle Füllbits, gekennzeichnet durch

a) einen Start-Detektor (21), der die Einspeicherung einer vollständigen Datenzeile in den Eingangspufferspeicher (16) feststellt und ein entsprechendes Startsignal (So) erzeugt, und durch

b) einen Yoll-Detektor (24), der ein »Voll«-Signal (f) erzeugt, sobald der Ausgangspufferspeicher (19) gefüllt sind,

c) wobei nach der Erzeugung des Startsignals (So) dem Ausgangsspeicher (19) zunächst die Synchronisations-Bits (b). anschließend die verdichteten Daten (c) und dann eventuell bis zur Erzeugung des »Voll«-Signals (f)dis Füllbits (a) zugeführt werden.

2. Faksimile-Sender nach Anspruch 1, dadurch gekennzeichnet, daß die Verdichtung durch Spurlängen-Kodierung erfolgt

3. F?ksimile-Se.ider m -h einem der Ansprüche 1 oder 2. daduich gekennzeichnet, daß der Generator (23) die Füll' ts (a) als logisch niedrige oder »O«-Bits und der Generator (26) die Synchronisationsbits finals mehrere, logisch niedrige oder »O«-Bits erzeugen, denen ein einziges, logisch hohes oder »!«-Bit folgt.