DE2939487C2 - - Google Patents

Description

Die vorliegende Erfindung betrifft eine Rechnerarchitektur auf der Basis einer Multi-Mikrocomputerstruktur als fehlertolerantes System, bei der mehrere Mikrocomputer vorgesehen sind, die sich gegenseitig vertreten können, und bei der zur Steuerung der Auf­ gabenverteilung für die Mikrocomputer das Prinzip der "2 von 3"- Entscheidung verwendet wird.

Es ist bekannt, rechnergesteuerte Systeme im Hinblick auf mög­ liche Rechnerausfälle mit zwei oder mehr Rechnern, die sich gegenseitig aufgabenmäßig vertreten können und deren Funktions­ ergebnisse ständig auf Gleichwertigkeit überwacht werden, einzu­ setzen. Im Falle einer Rechnerstörung bzw. einer zunächst un­ definierten Unstimmigkeit der betreffenden Funktionsergebnisse wird bei solchen rechnergesteuerten Systemen mit Hilfe einer zentral angeordneten Umschalt- oder Ersatzschalt-Einrichtung eine Aufgabenumverteilung vorgenommen. Systeme dieser Art haben den Nachteil, daß diese zentrale Umschalt- bzw. Ersatzschalte­ einrichtung ebenfalls ausfallgefährdet ist, so daß im ungün­ stigsten Fall das Gesamtsystem ausfallen kann.

Aus Elektronik, 1979, Heft 17, S. 25 bis 34 ist bereits eine Rechnerarchitektur auf der Basis einer Multi-Mikrocomputer­ struktur als fehlertolerantes System, bei der mehrere Mikro­ computer vorgesehen sind, die sich gegenseitig vertreten können, bekannt. Bei dieser Systemarchitektur sind die Mikrocomputer in einem Ring derart angeordnet, daß jeweils ein Datenaustausch zwischen zwei in dem Ring benachbarten Mikorcomputern und/oder zwischen einem beliebigen Mikrocomputer und einem in dem Ring relativ zu diesem genannten Mikrocomputer an übernächster Stelle angeordneten weiteren Mikrocomputer durchführbar ist. Diese bekannte Architektur bezieht sich auf einen vollver­ maschten Ring.

Aus IEEE Transactions on Computers, May, 1975, Vol. 24, No. 5 ist das Prinzip der "2 von 3"-Entscheidung angewandt auf Netz­ werke bekannt.

Aus dem Aufsatz von MARTIN, J.: "Design of Real Time Computer Systems", 1967 Prentice-Hall, Inc. Englewood Cliffs, N.J. S. 54 bis 75 ist bekannt, daß bei einer Multi-Computerstruktur jeweils den Ein-/Ausgabeschnittstellen drei mit allen Leitungen der Ein-/Ausgabegeräte verbundene Gerätekontroller vorgesehen sind, die ausgangsseitig über passive Peripherieschalter mit den Computern verbindbar sind.

Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Rechnerarchitektur zu schaffen, die ein fehlertolerantes Ar­ beiten gewährleistet. Der Ausfall einer Komponente oder Fehler in einer Komponente des Gesamtsystems führen nicht zum Ausfall des Gesamtsystems. Definierte Ersatzelemente, die nur bei Be­ darf zum Einsatz kommen, oder Doppelelemente, die nur zur Parallelausführung spezifischer Aufgaben eingesetzt werden, sind bei der erfindungsgemäßen Rechnerarchitektur nicht vorge­ sehen. Ausgenommen davon sind die an den Schnittstellen zwischen der Rechnerarchitektur und der Peripherie bzw. der Rechnerar­ chitektur und der Benutzerebene vorgesehenen Schnittstellenein­ richtungen.

Die der Erfindung zugrunde liegende Aufgabe wird bei einer Rechnerarchitektur auf der Basis einer Multi-Mikrocomputer­ struktur als fehlertolerantes System durch die kennzeichnenden Merkmale des Patentanspruchs 1 gelöst.

Die Erfindung bietet den Vorteil, daß fehlerhaft arbeitende Komponenten oder ausgefallene Teile nicht den Gesamtbetrieb des Systems stören können. Das System arbeitet bis zum Ausfall zweier gleichartiger Komponenten fehlertolerant. Die Wahrschein­ lichkeit dafür ist jedoch derart gering, daß die vorgeschlagene Rechenarchitektur einen hohen Zuverlässigkeitsgrad hat.

Im folgenden wird die Erfindung anhand einer ein Ausführungs­ beispiel für die erfindungsgemäße Rechnerarchitektur dar­ stellenden Figur erläutert.

Die Figur zeigt einen teilvermaschten Ring mit Mikrocomputern 71 . . . 78, in dem jeweils Leitungen für einen Datenaustausch zwischen zwei unmittelbar benachbarten Mikrocomputern, z. B. 71 und 72 und Leitungen zwischen jeweils einem Mikrocomputer des Ringes, z. B. 71, mit einem in dem Ring an relativ zu diesem qenannten Mikrocomputer übernächster Stelle angeordneten weiteren Mikrocomputer, z. B. 73, für einen Datenaustausch vorgesehen sind. Alle Eingabe-/Ausgabe-Schnittstellen aller Mikrocomputer 71 . . . 78 sind über einen vorzugsweise als ein­ stufiges Koppelnetzwerk ausgeführten Peripherie-Schalter 3 mit Gerätekontrollern 21, 22, 23 bzw. über einen ebenfalls vor­ zugsweise als einstufiqes Koppelnetzwerk ausgeführten Be­ nutzer-Schalter 6 mit weiteren Gerätekontrollen 51, 52, 53 ver­ bunden. Die Gerätekontroller 21, 22, 23 bzw. 51, 52, 53 sind je­ weils mit den Peripherie-Leitungen an der Schnittstelle ausgangsseitig so verbunden, daß jede Peripherie-Leitung mit jedem Gerätekontroller 21, 22, 23 verbunden ist bzw. daß jede Benutzer-Leitung an der Schnittstelle 4 ausgangsseitig mit jedem Gerätekontroller 51, 52, 53 verbunden ist. Die jeweils in einer Dreierkombination angeordneten Gerätekontroller 21, 22, 23 bzw. 51, 52, 53 steuern den Datenfluß zwischen dem zentralen Ring und der Peripherie- bzw. der Benutzerebene. Bei einer Verfälschung während einer Datenübertraqung wird durch eine "2 von 3"-Mehrheitsentscheidung die aufgetretene Ver­ fälschung eliminiert. Die Aufgaben sind bei der gezeigten An­ ordnung je nach ihrer Mächtigkeit auf beliebige Mikrocomputer des Ringes verteilbar. Ein Ausfall eines Mikrocomputers, z. B. 71, wird von dem diesem Mikrocomputer unmittelbar benachbarten Mikrocomputer, z. B. 72, registriert. Aufgrund der vorgesehenen Teilvermaschung des Ringes ist in diesem Falle der ausgefallene Mikrocomputer, z. B. 71, bei der weiteren Aufgabenverteilung überspringbar.

Die Gerätekontroller 21, 22, 23; 51, 52, 53 sind vorzugsweise prozessorgesteuert.

Claims (2)

1. Rechnerarchitektur auf der Basis einer Multi-Mikrocomputer­ struktur als fehlertolerantes System, bei der mehrere Mikro­ computer vorgesehen sind, die sich gegenseitig vertreten können, und bei der zur Steuerung der Aufgabenverteilung für die Mikrocomputer das Prinzip der "2 von 3"-Entscheidung verwendet wird, dadurch gekennzeichnet, daß die Mikro­ computer (71 . . . 78) in einem teilvermaschten Ring angeordnet sind, derart, daß jeweils ein Datenaustausch zwischen zwei in dem Ring benachbarten Mikrocomputern (z. B. 71, 72) und/oder zwischen einem beliebigen Mikrocomputer (z. B. 71) und einem in dem Ring relativ zu diesem genannten Mikrocomputer (71) an übernächster Stelle angeordneten weiteren Mikrocomputer (z. B. 73) durchführbar ist, und daß jeweils an den Schnittstellen "Rechner/Benutzer" (4) und "Rechner/Peripherie" (1) drei je­ weils eingangsseitig mit allen Peripherie-Leitungen bzw. drei jeweils eingangsseitig mit allen Benutzer-Leitungen verbundene Gerätekontroller (21, 22, 23 bzw. 51, 52, 53) vorgesehen sind, die jeweils ausgangsseitig über einen vorzugsweise als einstufiges Koppelnetzwerk ausgeführten passiven Peripherie-Schalter (3 bzw. 6) mit den Eingabe-/Ausgabe-Schnittstellen aller Mikrocomputer (71 . . . 78) verbindbar sind, wobei die jeweilige Konfiguration Mikrocomputer/Peripherie bzw. Mikrocomputer/Benutzer mittels einer bei auftretenden Datenübertragungsfehlern durchzuführenden "2 von 3"-Mehrheitsentscheidung festlegbar ist.

2. Rechnerarchitektur nach Anspruch 1, dadurch gekennzeichnet, daß die Geräte­ kontroller (21, 22 23; 51 52, 53) prozessorgesteuert sind.