DE2945331A1 - Vorrichtung zur einstellung einer signalverarbeitungsschaltung - Google Patents
Vorrichtung zur einstellung einer signalverarbeitungsschaltungInfo
- Publication number
- DE2945331A1 DE2945331A1 DE19792945331 DE2945331A DE2945331A1 DE 2945331 A1 DE2945331 A1 DE 2945331A1 DE 19792945331 DE19792945331 DE 19792945331 DE 2945331 A DE2945331 A DE 2945331A DE 2945331 A1 DE2945331 A1 DE 2945331A1
- Authority
- DE
- Germany
- Prior art keywords
- signal
- output
- circuit
- clock
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
Description
Vorrichtung zur Einstellung einer Slgnalverarbeltungsschaltung.
Die Erfindung betrifft eine Vorrichtung zur Einstellung einer Signalverarbeitungsschaltung, deren Ausgangssignal bei einer sich ändernden optimalen Einstellung eine
bestimmte, mittels eines Detektors feststellbare Eigenschaft besitzt.
Eine solche Vorrichtung kann beispielsweise bei adaptiven Regelungen dazu dienen, den von verschiedensten Faktoren abhängenden optimalen Sollwert zu bestimmen und
dem Regelkreis zuzuführen. Ein spezieller Anwendungsfall einer solchen Vorrichtung liegt bei Datenübertragungsanlagen, bei denen auf selten eines Datenempfängers
ein Entzerrer verwendet wird, der die während der Datenübertragung z.B. durch die übertragungsleitung aufgetretenen Laufzeit- und/oder Dämpfungsverzerrung aufheben soll. Seine optimale Einstellung ändert sich abhängig von der Art des übertragenen Signals und der Art
bzw. dem Ausmaß der jeweiligen Verzerrungen, hervorgerufen z.B. durch die verschiedenen Übertragungsleitungen.
Es ist bekannt, die erforderlichen Einstellungen mit Hilfe eines Rechners vorzunehmen, was zwar zu optimalen
Ergebnissen führt, aber Rechnerzeiten bis zu einigen Sekunden erfordert und vom Aufwand her in vielen Fällen
nicht sinnvoll ist.
130023/0038
Aufgabe der Erfindung ist es, eine Vorrichtung der genannten Art zu schaffen, die einfach, billig und vielseitig
einsetzbar ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß
eine Haupt- und eine dieser gleichende Hilfs-Signalverarbeitungsschaltung
vorhanden sind, daß der Detektor mit dem Ausgangssignal der Hilfs-Signalverarbeitungsschaltung
beaufschlagt ist und ein Detektorsignal abgibt, wenn dieses Ausgangssignal die bestimmte Eigenschaft
besitzt, daß die Einstellung der Hilfs-Signalverarbeitungsschaltung
periodisch durch den gesamten Stellbereich veränderbar ist und daß eine Abtast- und Halteeinrichtung
vorhanden ist, die die momentane Einstellung der Hilfs-Signalverarbeitungsschaltung bei Auftreten des
Detektorsignals auf die Haupt-Signalverarbeitungsschaltung überträgt und deren Einstellung bis zum nächsten
Detektorsignal hält.
Die richtige Einstellung einer Signalverarbeitungsschaltung zeichnet sich beispielsweise dadurch aus, daß ihr
Ausgangssignal bei dieser Einstellung einen Extremwert aufweist. Die zu diesem Extremwert führende Einstellung
sei abhängig von bestimmten Faktoren veränderlich, so daß eine ständige Nachstellung erforderlich ist. Es
sei darüber hinaus möglich, daß das Ausgangssignal der Signalverarbeitungsschaltung in deren gesamten Einstellbereich
mehrere, sich in der absoluten Höhe unterscheidende Extremwerte aufweist, von denen das absolute Maximum
der optimalen Einstellung entspräche. Eine Signalverarbeitungsschaltung, bei der dieses Problem beispielsweise
auftritt, ist ein Autoradio, das immer auf den am besten zu empfangenden Verkehrsfunksender eingestellt
sein soll. Auf ein solches Autoradio übertragen bedeutet die erfindungsgemäße Lösung, daß ein zweiter Empfangsteil
130023/0038
vorgesehen wird und periodisch durch den gesamten Empfangsfrequenzbereich abgestimmt wird. Von den Empfangssignalen werden nur diejenigen mit einer Verkehrsfunkkennung ausgewertet. Befindet sich das mit diesem
Autoradio ausgestattete Fahrzeug im Bereich mehrerer Verkehrsfunksender, dann wird das Ausgangssignal des
zusätzlichen Empfangsteils während einer Abstimmperiode mehrere Maxima aufweisen, deren absoluter Wert in der
Regel unterschiedlich sein wird. Der nachgeschaltete Detektor kann so ausgebildet sein, daß er während der
ersten Abstimmperiode bei jedem Maximum ein Detektorsignal erzeugt, dessen Absolutwert größer als der des
vorangegangenen Maximums ist. Der Detektor speichert dann dieses größte Maximum und erzeugt bei den folgenden
Perioden nur noch bei diesem größten Maximum sein Detektorsignal. Dadurch, daß die Einstellung bzw. der Abstimmzustand des zusätzlichen oder Hilfs-Empfangsteils
zum Zeitpunkt des Auftretens des Detektorsignale auf den Haupt-Empfangsteil übertragen wird, wird das Autoradio automatisch auf den am stärksten einfallenden
Verkehrsfunksender abgestimmt. Gerät das Fahrzeug langsam aus dem Bereich dieses Senders heraus, dann wird
auch der absolute Wert des Maximums des Ausgangssignals des Hilfs-Empfangsteils immer kleiner, bis schließlich
ein anderer Sender stärker einfällt und die Abstimmung auf diesen Sender erfolgt.
Es ist vorteilhaft, wenn die Signalverarbeitungsschaltungen mittels eines vorzugsweise elektrischen Stellsignals einstellbar sind, so daß die Hilfs-Signalverarbeitungsschaltung von einer Wobbeieinrichtung mit einem
sich periodisch ändernden Stellsignal und die Haupt-Signalverarbeitungsschaltung vom Ausgangssignal der Abtast- und Halteeinrichtung beaufschlagt werden.
130023/0038
Eine bevorzugte Anwendung der erfindungsgemäßen Vorrichtung
liegt in der Einstellung des Entzerrers in einer Signal- bzw. Datenübertragungsanlage, der mit einem
auf einem übertragungsweg verzerrten Signal gespeist wird. Wenn es sich bei dem übertragenen Signal um ein
solches handelt, das Signalkomponenten unterschiedlicher Frequenzen enthält und im unverzerrten Zustand periodisch
Nulldurchgänge aufweist, dann werden die bei der übertragung auftretenden und die einzelnen Frequenzkomponenten
unterschiedlich beeinflussenden Laufzeitverzerrungen
zu einem Signalzustand führen, bei dem die Nulldurchgänge der einzelnen Signalkomponenten gegeneinander verschoben
sind, so daß sich kein Nulldurchgang des Gesamtsignals mehr feststellen läßt. Die Güte der Entzerrereinstellung
läßt sich dann daran messen, wie scharf der Nulldurchgang seines Ausgangssignals ist. Um diese
Güte meßtechnisch zu erfassen, sieht eine Ausführungsform der Erfindung vor, daß der Detektor einen Doppelweggleichrlchter
aufweist, welcher über eine Torschaltung an einen Integrator und eine diesem nachgeschaltete
Extremwertschaltung angeschlossen ist, wobei die Torschaltung während eines symmetrisch zum Nulldurchgang
des unverzerrten Eingangssignals liegenden Zeitfensters durchschaltet und die Extremwertschaltung das Detektorstgnal
abgibt, wenn das Ausgangssignal des Integrators während einer Periode des Stellsignals bzw. des Signals
der Wobbeieinrichtung ein Minimum erreicht.
Das bei einer Datenübertragungsanlage empfangene Signal ist in der Regel ein moduliertes Signal, dessen Modulation
die übertragenen Daten enthält, aus denen ein mit den Daten phasenstarres Datentaktsignal abgeleitet werden
kann. Ebenso wird aus dem vom Hilfs-Entzerrer gelieferten
Signal ein phasenstarres Hilfs-Taktsignal abgeleitet.
Zur öffnung der Torschaltung während des Zeitfensters
1 30023/0038
sieht eine Weiterbildung der Erfindung vor, daß der Ausgang des Hilfs-Entzerrers mit einer Synchroneinrichtung
verbunden ist, die aus dem Ausgangssignal des Hilfs-Entzerrers das in bestimmter Phasenlage zu den Nulldurchgängen
des Eingangssignals liegende Hilfs-Taktsignal ableitet. Dieses Hilfs-Taktsignal wird in einer
der Synchroneinrichtung folgenden Signalverzögerungsschaltung in die Nähe des Nulldurchgangs des modulierten
Eingangssignals verzögert. An den Ausgang der Signalverzögerungsschaltung kann dann ein Impulsgeber angeschlossen
sein, der aus dem verzögerten Hilfs-Taktsignal einen
symmetrisch zum Nulldurchgang des Eingangssignals liegenden und das Zeitfenster bestimmenden Impuls an die
Torschaltung abgibt.
Eine weitere Ausgestaltung der Erfindung sieht vor, daß der Extremwertdetektor einen Differenzverstärker aufweist,
dessen beide Eingänge je über eine Diode mit dem Signaleingang des Extremwertdetektors verbunden sind,
und dessen einer Eingang ferner mit der Parallelschaltung aus einem Widerstand und einem Kondensator verbunden ist.
Abhängig davon, ob der Extremwertdetektor bei jedem Extremwert seines Eingangssignals ein Detektorsignal
abgeben soll oder nur beim absolut höchsten oder niedrigsten Extremwert, kann die Zeitkonstante der RC-Schaltung
bemessen werden.
Die Haupt- und die Hilfs-Signalverarbeitungsschaltung
können einen manuell oder abhängig vom Eingangssignal automatisch umschaltbaren Grobbereichswähler aufweisen,
der einen von mehreren Grobbereichen vorwählt, innerhalb dessen dann die erfindungsgemäße Einstellung erfolgt.
Die Erfindung betrifft ferner eine Vorrichtung zur Phasensynchronisierung
zwischen empfangenen Daten und dem örtlichen Empfängertakt einer Empfangsstelle in einer
130023/0038
Datenübertragungsanlage, welche insbesondere dazu geeignet ist, der vorbeschriebenen Vorrichtung nachgeschaltet
zu werden, da durch die automatische Entzerrung die Phasenlage der Daten verändert wird, die jedoch auch
unabhängig von dieser arbeiten kann und beansprucht wird.
Bei Datenübertragungssystemen tritt häufig das Problem auf, daß die mit beliebiger Phase in die Empfangsstelle
einlaufenden Daten in der Empfangsstelle mittels eines örtlichen Empfängertaktes verarbeitet werden sollen, was
eine Phasensynchronisierung zwischen beiden voraussetzt. Die einfachste zu diesem Zweck bekannte Anordnung enhält
zwei hintereinandergeschaltete D-Flipflops. Die einlaufenden Daten werden unter der Steuerung eines aus
ihnen rückgewonnenen Takts, der zur Unterscheidung vom Empfängertakt nachfolgend Datentakt genannt wird, in
das erste Flipflop übernommen und unter der Steuerung durch den Empfängertakt in das zweite Flipflop überschrieben.
Diese Anordnung arbeitet nur dann zufriedenstellend,wenn
der Datentakt und der Empfängertakt bzw. die Daten und der Empfängertakt nicht zu große Phasenverschiebungen
aufweisen. Es ist ferner möglich, eine größere Datenmenge zwischenzuspeichern, um sie dann in
bestimmter Weise unter der Steuerung des Empfängertakts wieder abzufragen. Diese Möglichkeit ist jedoch aufwendig
und bedarf einer großen Speicherkapazität. Sie ist darüber hinaus nicht im on-line-Betrieb arbeitsfähig.
Bei einer aus der DE-AS 25 53 105 bekannten Vorrichtung zur Phasensynchronisierung wird die Phasendifferenz zwischen
dem Datentakt und dem Empfängertakt mit Hilfe eines Phascnvergleichers ermittelt. Der Phasenvergleicher
umfaßt einen Zähler, der während einer dieser Phasendifferenz entsprechenden Zeitspanne Impulse zählt, so
daß nach Ablauf des Zählvorgangs der Zählerstand der Phasendifferenz proportional ist. Der Zählerstand dieses
130023/0038
Zählers wird zur Voreinstellung eines weiteren Zählers verwendet, mit Hilfe dessen aus dem Empfängertakt ein
entsprechend der festgestellten Phasendifferenz verzögerter Arbeitstakt gewonnen wird. Die Feststellung der
Phasendifferenz erfolgt dabei nur ein einziges Mal am Beginn eines Übertragungszyklus.
Diese bekannte mit dem eigentlichen Empfängertakt asynchrone Datenverarbeitung in der Empfangsstelle ist in
vielen Fällen unbefriedigend. Aufgabe ist es daher, eine Vorrichtung zu schaffen, bei der nicht der Empfängertakt in die Phasenlage der empfangenen Daten, sondern
die empfangenen Daten in die Phasenlage des Empfängertakte umgesetzt werden. Dies läßt sich bei der beschriebenen
Vorrichtung dadurch erreichen,daß anstelle des zweiten Zählers eine Verzögerungseinrichtung verwendet wird,
die die empfangenen Daten entsprechend der Phasendifferenz verzögert, und daß diese Phasendifferenz kontinuierlich ermittelt wird und der Zählerstand entsprechend
nach oben oder unten korrigierbar ist, so daß sich eine Phasensynchronisationsregelung ergibt.
Bei dem Zähler handelt es sich vorzugsweise um einen Vorwärts/Rückwärts-Zähler, dessen Zähleinrichtung vom Ausgangssignal des Phasenvergleichers abhängig davon umsteuerbar ist, ob die Phase der empfangenen Daten der
des Empfangstaktes voreilt oder nacheilt. Auf diese Weise kann mit einfachen Mitteln eine zumindest quasikontinuierliche Phasensynchronisierung erreicht und
Phasenschwankungen, die durch Veränderung der Einstellung des Haupt-Entzerrers entstehen, ausgeglichen
werden.
Eine mit geringem Schaltungsaufwand herstellbare Phasenvergleichsschaltung umfaßt erfindungsgemäß einen ersten
130023/0038
Untersetzer, der den Datentakt im Verhältnis 1:2 untersetzt, einen zweiten Untersetzer, der den Empfängertakt
im Verhältnis 1:2 untersetzt, ein D-Flipflop, dessen D-Eingang mit dem Ausgang des ersten Untersetzers verbunden
ist, ein NAND-Glied, dessen einer Eingang mit dem Ausgang des zweiten Untersetzers und dessen anderer
Eingang über ein Nicht-Glied mit dem Eingang des zweiten Untersetzers verbunden sind und dessen Ausgang mit
dem Takteingang des D-Flipflops verbunden ist. Wenn sich bei diesem Aufbau der Phasenvergleichsschaltung
das Vorzeichen der Phasendifferenz umkehrt, dann kehrt sich auch das Ausgangssignal des D-Flipflops um, das
somit zur Steuerung der Zählrichtung des Vorwärts/Rückwärts-Zählers
geeignet ist.
Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Bezug auf die beiliegenden Zeichnungen
näher erläutert. Es zeigen:
Fig. 1 ein Ubereichtsblockschaltbild eines
Entzerrers mit erfindungsgemäßer Einstellvorrichtung und nachgeschalteter Phasensynchronisiereinrichtung,
Fig. 2 ein detailliertes Blockschaltbild des Entzerrers mit der Einstellvorrichtung,
Fig. 3 ein schematisches Schaltbild der Anordnung nach Fig. 2,
Fig. 4 Signalverläufe an verschiedenen Punkten in Fig. 3,
Fig. 5A ein detailliertes Blockschaltbild einer ersten Ausführungsform der Phasensynchronisiervorrichtung,
und
130023/0038
Fig. 5B ein Blockschaltbild einer zweiten Ausführungsform der Phasensynchronisiervorrichtung.
Fig. 1 zeigt einen Teil der Empfangsstelle eines Datenübertragungssystems
.
An einen Eingangsanschluß 10 wird ein Eingangssignal in Form eines modulierten und auf dem Übertragungsweg verzerrten
Signals angelegt. Dieses Eingangssignal gelangt sowohl auf einen Hauptentzerrer 12 als auch auf eine
Einstellvorrichtung 14, die einen dem Hauptentzerrer 12 gleichenden Hilfsentzerrer enthält. Die Einstellvorrichtung
14 stellt den Hauptentzerrer 12 automatisch so ein, daß sich eine optimale Entzerrung des verzerrten Eingangssignals
ergibt. Dieses entzerrte Signal gelangt auf einen Demodulator 16. Am Ausgang des Demodulators
steht das Datensignal an, das die übertragenen Daten und einen mit ihnen phasenstarr gekoppelten Datentakt enthält.
Das Ausgangssignal des Hauptentzerrers wird zur Erzeugung des Datensignals einer Synchroneinrichtung 17
zugeführt. Eine weitere Synchroneinrichtung 18 erzeugt aus dem Ausgangssignal des Hilfs-Entzerrers 32 (Fig. 2)
in später noch näher beschriebener Weise ein für die Einstellvorrichtung 14 erforderliches Hilfe-Taktsignal.
Die Verzögerungseinrichtung 20 ist Teil einer Phasensynchronisiervorrichtung 22 und bewirkt eine Phasenverschiebung
des Datensignals zur Anpassung an das Taktraster eines örtlichen Empfängertakts, der in einen Taktanschluß
24 eingegeben wird. Das am Ausgang 26 zur Verfügung stehende Datensignal kann dann mit Hilfe des
Empfängertakts weiter verarbeitet werden. Die Synchronisierung zwischen den Daten des Datensignals und dem
Empfängertakt erfolgt mit Hilfe einer die Verzögerungszeit der Verzögerungseinrichtung 20 einstellenden Stelleinrichtung
28, die einen Phasenvergleicher enthält. Aue
130023/0038
ORIGINAL INSPECTED
dem Ausgangssignal der Verzögerungseinrichtung 20 wird mit Hilfe einer Synchroneinrichtung 30 der Datentakt
rückgewonnen, dessen Phase im Phasenvergleicher der Stelleinrichtung 28 mit derjenigen des Empfängertakts
an 24 verglichen wird. Die Verzögerungseinrichtung wird abhängig von dieser Phasendifferenz eingestellt.
Anhand der Fig. 2 bis 4 sei zunächst die Einstellvorrichtung 14 im einzelnen erläutert. Fig. 2 zeigt ein Blockschaltbild
dieser Einstellvorrichtung.
Wie bereits erwähnt, enthält die Einstellvorrichtung
einen Hilfsentzerrer 32, der dem Hauptentzerrer 12 völlig
gleicht. Beide Entzerrer sind mit Hilfe eines elektrischen Stellsignals einstellbar, so daß man die Entzerrerwirkung
verändern kann. Es kann sich beispielsweise um Laufzeitentzerrer handeln, deren Zeitkonetanten durch
das Stellsignal beeinflußt werden. Bei gleicher Einstellung von Hauptentzerrer und Hilfsentzerrer ist deren
Wirkung identisch. Der Steuereingang des Hilfsentzerrers
32 ist mit dem Aasgang einer Wobbeieinrichtung 34 verbunden, die beispielsweise ein Sägezahn-Stellsignal liefert,
dessen Amplitude so bemessen ist, daß der gesamte Stellbereich des Hilfsentzerrers 32 während einer Periode
des Stellsignals durchfahren wird. Das Ausgangssignal des Hilfsentzerrers 32 gelangt auf einen Doppelweggleichrichter
36, dessen Ausgang mit dem Eingang einer Torschaltung 38 verbundenest. Die Torschaltung 38 stellt abhängig
vom Steuersignal von einer Abtasteinrichtung 40 eine Verbindung zwischen dem Ausgang des Doppelwegggleichrichters
36 und einem Integrator 42 her. Dem Integrator 42 ist ein Extremwertdetektor 44 nachgeschaltet,
an den wiederum ein Impulsformer 46 angeschlossen 1st. Der Impulsformer 46 erzeugt ein Steuersignal für
eine weitere Torschaltung 50, die Teil einer Abtast-
130023/0038
und Halteschaltung 48 ist. Diese Abtast- und Halteschaltung enthält ferner einen Speicher 52, der bei geschlossener
Torschaltung 50 den momentanen Wert des Stellsignals von der Wobbeieinrichtung 34 speichert und an den Steuereingang
des Hauptentzerrers 12 anlegt. Die Einstellung des Hauptentzerrers 12 hängt somit von dem im Speicher
52 gespeicherten Stellwert ab, der sich seinerseits danach bestimmt, zu welchem Zeitpunkt während einer Periode
des Stellsignals der Impulsformer 46 das Steuersignal an die Torschaltung 50 liefert. Wenn der Speicher 52
einmal einen Stellwert übernommen hat, dann hält er ihn so lange, bis bei erneutem Schließen der Torschaltung
50 ein neuer Stellwert vorgegeben wird.
Die Einstellung des Hilfsentzerrers 32 wird bei der erfindungsgemäßen
Vorrichtung ständig geändert, wobei periodisch der gesamte Stellbereich durchfahren wird. Demzufolge
ändert sich auch das Ausgangssignal des Hilfsentzerrers
32, das während dessen Verstellung mal besser und mal schlechter entzerrt ist. Der die Elemente 36 bis
46 enthaltende Detektor ermittelt den Zeitpunkt, zu dem das Ausgangssignal des Hilfsentzerrers 32 am besten entzerrt
ist. Zu diesem Zeitpunkt gibt der Impulsformer 46 sein Steuersignal an die Abtast- und Halteschaltung 48,
die dann den in diesem Moment anliegenden Stellwert des Stellsignals übernimmt und auf den Hauptentzerrer 12
überträgt. Ändert sich nun im Laufe der Zeit die Entzerrereinstellung, bei der die Entzerrung des Eingangesignals
optimal ist, dann wird auch der Hauptentzerrer in der beschriebenen Weise nachgestellt, da die optimale
Entzerrereinstellung mit Hilfe des Hilfsentzerrers 32
ständig überprüft wird. Eine andere Entzerrereinstellung
kann beispielsweise dann erforderlich werden, wenn sich die Verzerrungen des Eingangssignals ändern, weil dieses
beispielsweise nun über einen anderen übertragungsweg
130023/0038
von einem anderen Sender stammt. Aber auch andere Faktoren
können einen Einfluß darauf haben, welche Entzerrereinstellung jeweils optimal ist.
Im vorliegenden Fall wird ein spezielles, nachfolgend
erläutertes Kriterium für die Feststellung herangezogen, wann die Einstellung des Hilfsentzerrers 32 optimal ist.
Es muß nicht betont werden, daß der Aufbau des Detektors im einzelnen von dem jeweiligen Kriterium abhängt und
im vorliegenden Fall an das verwendete Kriterium angepaßt ist. Wenn es sich bei dem hier anhand von Entzerrern
beschriebenen Signalverarbeitungsschaltungen beispielsweise um solche handelt, deren Ausgangssignal bei optimaler
Einstellung einen Extremwert besitzt, dann könnte der Ausgang der Hilfssignalverarbeitungsschaltung direkt mit
dem Extremwertdetektor verbunden werden. Die Elemente 36 bis 42 wären dann überflüssig.
Das im vorliegenden Fall ausgenutzte Kriterium sei anhand der Fig. 4.1 und 4.2 erläutert. Das am Eingangsanschluß
10 anstehende modulierte Eingangssignal setzt sich aus verschiedenen Signalkomponenten zusammen und besitzt im
unverzerrten Zustand einen ausgeprägten Nulldurchgang, d.h. daß die Nulldurchgänge der einzelnen Signalkomponenten
unterschiedlicher Frequenz nahe bei der gleichen Phase des Ubertragungs- oder Datentaktes erfolgen. Aufgabe
des Entzerrers ist es, die Dämpfungs- oder Laufzeiteigenschaften
für unterschiedliche Frequenzen der übertragungsleitung so auszugleichen, daß die im verzerrten
Signal gegeneinander phasenverschobenen Nulldurchgänge der Signale wieder möglichst nahe zur gleichen
Phase des Datentakts liegen. Fig. 4.1 zeigt bei der Einstellung 3 die erwünschte optimale Entzerrung. Bei
den Einstellungen 1, 2, 4 und 5 ist die Entzerrung jeweils immer schlechter. In Fig. 4.2 ist entsprechend
130023/0038
den fünf Einstellzuständen von Fig. 4.1 jeweils ein bestimmter Zeitausschnitt des Signals am Ausgang des
Doppelweggleichrichters 36 herausgegriffen. Es handelt sich um einen Zeitausschnitt bzw. ein Zeitfenster x,
das symmetrisch zum Nulldurchgang des unverzerrten Signals liegt. Man erkennt aus einem Vergleich der Signalausschnitte in Fig. 4.2, daß das Integral über diesen Signalausschnitt umso kleiner sein wird, je näher die Einstellung des Hilfsentzerrers 32 der optimalen Einstellung
kommt. Mit Hilfe der Doppelweggleichrichtung und der Integration über ein bestimmtes Zeitfenster kann daher
das Kriterium des scharfen Nulldurchgangs in das Kriterium eines Minimums umgewandelt werden. Daraus ergibt
sich auch schon, daß die Abtasteinrichtung 40 die Torschaltung 38 so steuern muß, daß der Integrator 42
während der Periode des Eingangssignals gerade für die Dauer des Zeitfensters χ mit dem Doppelweggleichrichter
36 verbunden sein muß.
Die Synchroneinrichtung 18 gewinnt aus dem entzerrten Signal vom Hilfsentzerrer 32 einigermaßen stabil den
Hilfstakt, dessen Phasenlage ein Maß für den mittleren Nulldurchgang der einzelnen Signalkomponenten ist. Mit
Hilfe dieses Hilfstaktes erzeugt die Abtasteinrichtung um den Nulldurchgang herum das Zeitfenster x. Innerhalb
des Zeitfensters wird ein Maß für die Bündelung der NuIlciurchgänge gebildet. Da Signaldurchgänge mit verschiedenen Neigungen und Richtungen erfolgen, sowie deren
Häufigkeit statisch verteilt ist, kann eine feste Grenze für den Wert nicht bestimmt werden. Auch hängt
der Wert von der Lage des Fensters zu dem mittleren Nulldurchgang ab. Durch die Doppelweggleichrichtung und die
nachfolgende Integration der jeweils entstehenden Teilflächen der Signalspannung über die Zeit innerhalb des
Fensters entsteht ein Signalbeitrag für jedes durch Null gehende Signal, der bei Durchgang in der Mitte des
130023/0038
Fensters halb so groß ist wie bei Lage am Rande des Fensters. Da durch eine entsprechend lange Integrationszeit viele solche Beiträge gemittelt werden, ergibt eich
ein relatives Gütemaß für die Entzerrung. Da der mittels der Synchroneinrichtung 18 abgeleitete Hilfstakt umso
stabiler ist, je besser das Eingangssignal entzerrt ist, tastet sich der Abgleich an das Optimum heran.
Fig. 3 zeigt einen möglichen Schaltungsaufbau der Vorrichtung von Fig. 2.
Es sei zunächst die Zeitfenstererzeugung erläutert. Die Abtastschaltung 40 enthält ein Verzögerungsglied 401,
das über einen Anschluß 56 von der Synchroneinrichtung 18 (Fig. 2) die Hilfstaktimpulse erhält und diese um
eine einstellbare Zeit t. verzögert. Nimmt man an, daß
die Schaltflanke der Hilfstaktimpulse phasengleich mit dem mittleren Nulldurchgang des Eingangssignals ist,
dann entspricht die Verzögerungszeit t1 der halben
Periodendauer des Eingangssignals minus der halben Breite χ des gewünschten Zeitfensters (vgl. Fig. 4.1). Diese Verzögerung kann digital mit Hilfe eines Taktzählers
realisiert werden. Auf diese Weise kann bei Umschaltung der Übertragungsgeschwindigkeit die Verzögerung durch
gleichzeitige Umschaltung der Taktfrequenz auf einfache Weise angepaßt werden. Der verzögerte Hilfstaktimpuls
gelangt in der Abtasteinrichtung 40 über ein RC-Differenzierglied 402 auf einen hysteresebehafteten Schaltverstärker 403. Am Ausgang des Schaltverstärkers 403 tritt
ein nach Lage und Breite dem Zeitfenster χ entsprechender Impuls auf, der über einen Inverter 404 einen die
Torschaltung 38 darstellenden Feldeffekttransistor durchschaltet.
Die Entzerrer 12 und 32 sind in Fig. 3 als mit einer frequenzabhängigen Beschaltung versehene Verstärker 121
1 30Ö23/0038
bzw. 321 dargestellt. Die Zeitkonstanten der frequenzabhängigen Beschaltung sind mit Hilfe von Feldeffekttransistoren 122, 123, 124 bzw. 322, 323 und 324 veränderbar, wobei die Feldeffekttransistoren 122 und 322
mit dem Stellwert von der Abtast- und Halteschaltung 48 bzw. dem Stellsignal von der Wobbeieinrichtung 34 beaufschlagt sind. Statt der Feldeffekttransistoren 122
und 322 können auch andere Stellglieder verwendet werden. So können die den genannten Feldeffekttransistoren vorgeschalteten Widerstände z.B. als Fotowiderstände ausgeführt sein, die von Leuchtdioden bestrahlt werden.
Diese Leuchtdioden müssen mit der Spannung betrieben werden, die in dem in Fig. 3 dargestellten AusfUhrungsbeispiel den Gates der Feldeffekttransistoren 122 bzw.
322 zugeführt wird. Funktionswichtig ist nur, daß beide Stellglieder 122 und 322 genau gleiche Regelcharakteristiken haben. Die jeweiligen anderen Feldeffekttransistoren dienen einer Grobbereichsumschaltung, die bei der
dargestellten Ausführungsform von einem Verstärker und Bereichswähler 60 abhängig vom Eingangssignal am
EingangsanschluB 10 automatisch vorgenommen wird, aber auch von Hand erfolgen könnte. Der Verstärker und Bereichswähler 60 verstärkt außerdem das am Eingangsanschluß 10 anstehende Eingangssignal und liefert es
an einen Anschluß 10*.
Die in Fig. 3 dargestellte Ausführungsform des Doppelweggleichrichters 36 ist für den Fachmann aus sich selbst
heraus verständlich und bedarf keiner näheren Erläuterung. Gleiches gilt für den Integrator 42. Die Ausgangsspannung des Integrators 42 wird minimal, wenn die beste
Einstellung des Hilfs-Entzerrers 32 erreicht ist. Ein
dem Integrator 42 im Extremwertdetektor 44 nachgeschalteter Inverter 441 formt dieses Minimum zu einem Maximum
um. Der Ausgang des Inverters 441 ist über eine jeweilige Diode D1, D2 mit den beiden Eingängen eines
hysteresebehafteten Differenzverstärkers 442 verbunden.
130023/0038
An den invertierenden Eingang des Differenzverstärkers
ist außerdem noch eine Verzögerungsschaltung bestehend aus der Parallelschaltung eines Kondensators und eines
Widerstands angeschlossen. Diese Verzögerungsschaltung 44 3 bewirkt, daß jede Spannungsänderung der Ausgangsspannung
des Inverters 441 sich am invertierenden Eingang des Differenzverstärkers 442 um die Zeitkonstante
der Verzögerungsschaltung 443 gegenüber dem nicht-invertierenden Eingang verzögert bemerkbar macht. Daher ergibt
sich am Ausgang des Differenzverstärkers 442 eine Spannungsumkehr, sobald die Ausgangsspannung des Inverters
441 ein Maximum überschreitet. Die Spannungsumkehr am Ausgang des Differenzverstärkers 442 wird mit
Hilfe des Impulsformers 46, bei dem es sich um eine monostabile Kippstufe handeln kann, in einen kurzzeitigen
Steuerimpuls für die Abtast- und Halteschaltung 48 umgeformt.
Die Zeitkonstante der Verzögerungsschaltung 443 hat maßgeblichen
Einfluß auf die Arbeitsweise der dargestellten Schaltung. Es kann sowohl bei dem als Beispiel beschriebenen
Anwendungsfall, aber auch bei anderen Anwendungsfällen der Fall auftreten, daß das Kriterium, welches die
richtige Einstellung der Hilfs-Signalverarbeitungsschaltung
anzeigt, innerhalb des Stellbereichs der Hilfs-Signalverarbeitungsschaltung
mehrfach auftritt. Handelt es sich bei diesem Kriterium um das am Ausgang des Inverters
441 auftretende Maximum, dann können also mehrere Maxima auftreten, die sich in ihrer absoluten Höhe unterscheiden
können. Liegt nun die optimale Einstellung bei dem Maximum, dessen Absolutwert der größte ist, dann
kann durch entsprechende Bemessung der Zeitkonstante der Verzögerungsschaltung 443 erreicht werden, daß die Haupt-Signalverarbeitungsschaltung
bzw. hier der Hauptententzerrer 12 auf dieees Optimum eingestellt wird. Die
130023/0038
Zeitkonstante der Verzögerungsschaltung 443 muß dazu groß gegenüber der Periodendauer des Stellsignals von
der Wobbeieinrichtung 34 sein, derart, daß sich der Kondensator der Verzögerungsschaltung 443 während dieser
Periodendauer gerade so weit entlädt, daß im nächsten Zyklus das optimale Maximum vom Differenzverstärker
erneut erkannt wird, daß andere Maxima mit geringerem Absolutwert aber nicht erkannt werden, da bei ihnen die
Spannung am nicht-invertierenden Eingang des Differenzverstärkers 442 immer kleiner als die im Kondensator
der Verzögerungsschaltung 443 gespeicherte bleibt. Die Zeitkonstante der Verzögerungsschaltung 44 3 darf andererseits nicht zu groß gewählt werden, da sich ja
die Verhätnisse ständig ändern können und der Absolutwert des höchsten Maximums niedriger werden kann. In
diesem Fall darf es natürlich nicht zu lange dauern, bis nach entsprechender Entladung des Kondensators
in der Verzögerungsschaltung 443 eine erneute Spannungsumkehr am Ausgang des Differenzverstärkers 442 auftritt,
die den Impulsformer 46 triggert. Um für die Bemessung der Zeitkonstante der Verzögerungsschaltung 443
einen mehr oder weniger schlechten Kompromiß zu ver-»
meiden, könnte eine Rücksetzschaltung vorgesehen werden, die den Kondensator der Verzögerungsschaltung 443
rasch entlädt, wenn für die Dauer von einer oder zwei Perioden des Stellsignals der Wobbeieinrichtung 34
kein Steuerimpuls von dem Impulsformer 46 abgegeben wurde.
Die Wobbeieinrichtung 34 liefert eine sägezahn- oder dreieckförmige Spannung an das Gate des Feldeffekttransistors 322 im Hilfs-Entzerrer 32. über einen als
Torschaltung 50 arbeitenden Feldeffekttransistor 501 ist der Ausgang der Wobbeieinrichtung 34 während der
Dauer eines Steuerimpulses vom Impulsformer 46 mit einem
130023/0038
Speicherkondensator 521 verbunden. An den Speicherkondensator
ist das Gate des Feldeffekttransistors 122 angeschlossen.
Fig. 4 zeigt für die verschiedenen Einstellungszustände 1 bis 5 die jeweiligen Signale an verschiedenen Punkten
der Schaltung von Fig. 3. Zur Zuordnung der unter 4.1 bis 4.10 dargestellten Signale sind in Fig. 3 die zugehörigen
Schaltungspunkte entsprechend mit 4.1 bis 4.10 bezeichnet.
Das Signal 4.3 am Ausgang des Integrators 42 steigt umso
mehr an, je schlechter die Entzerrung des Eingangssignals ist. Das demgegenüber invertierte Signal 4.4
wird mit schlechter werdender Entzerrung immer kleiner. Das Signal 4.5 ist mit dem Signal 4.4 im wesentlichen
identisch. Das Singal 4.6 hingegen folgt dem Signal mit einer erheblichen Verzögerung. Wenn der Spannungswert des Signals 4.6 größer als derjenige des Signals
wird, nachdem das Verhältnis vorher umgekehrt war, tritt am Ausgang des Differenzverstärkers 442 ein Spannungssprung gemäß dem Signal 4.7 auf. Die gestrichelten Flanken
in Fig. 4.7 deuten den Bereich an, innerhalb dessen der Spannungssprung auftreten kann. Dieser Spannungssprung triggert die Impulfsformerschaltung 46, die das
Impulssignal 4.8 an das Gate des Feldeffekttransistors 501 liefert. Im Moment des Auftretens dieses Impulses
übernimmt der Speicherkondenstaor 521 gemäß Fig. 4.10 den momentanen Signalwert des Stellsignals 4.9 von der
Wobbeieinrichtung 34. Die Dauer des Impulses 4.8 ist so bemessen, daß sich einerseits der Speicherkondensator
521 voll auf den Stellwert aufladen kann und daß andererseits während dieser Aufladezeit nur eine unbeachtliche
Signalwertänderung des Stellsignals 4.9 auftritt.
130023/0038
Im folgenden sollen zwei Ausführungsformen der Phasensynchronisierungsvorrichtung 22 anhand der Fig. 5A und
5B erläutert werden.
Es wurde bereits eingangs ausgeführt, daß es oft zweckmäßig ist, die Phasenlage der aus dem entzerrten Eingangssignal nach Demodulation gewonnen Daten in den Synchronzustand mit einem örtlichen Empfängertakt der Empfangsstelle zu verschieben, anstatt einen mit der Datenphase
übereinstimmenden Verarbeitungstakt zu erzeugen. Der örtliche Empfängertakt stimmt in der Frequenz relativ
genau mit dem Datentakt überein, die jeweiligen Phasen sind aber nicht korreliert.
Die Vorrichtung enthält als wesentliches Element einen Phasenschieber bzw. die Verzögerungseinrichtung 20, die
am Anschluß 19 die zu verarbeitenden Daten vom Demodulator 16 empfängt und diese Daten mit einer bestimmten
Phasenverschiebung an den Ausgangsanschluß 26 liefert. Die Synchroneinrichtung 30, die mit dem Ausgang der Verzögerungseinrichtung 20 verbunden ist, leitet aus den
phasenverschobenen Daten den entsprechend phasenverschobenen Datenktakt ab. Es ist einfacher, die Phasendifferenz zwischen diesem Datentakt und dem Empfängertakt
als direkt zwischen dem Empfängertakt und den Daten zu ermitteln. Die Verzögerungseinrichtung kann nach dem
Prinzip einer aus der DE-AS 24 10 957 an sich bekannten Schaltungsanordnung aufgebaut sein und eine digital
programmierbare monostabile Kippstufe bestehend aus einem 8-Bit-Zähler in Verbindung mit einem Flipflop enthalten.
Da die Phasendifferenz zwischen dem Empfängertakt und den Daten bzw. dem Datentakt sehr unterschiedlich sein
kann und zwischen Null und einer gesamten Bitzeit schwanken kann, ist es zweckmäßig, die mittlere Verzögerunge-
130023/0038
zeit zum 1,5-fachen der Bitzeit zu wählen. Da die erwähnte
bekannte Schaltungsanordnung eine Verzögerung um höchstens eine Bitzeit zuläßt, sind im vorliegenden Fall zwei
derartige Schaltungsanordnungen hintereinander zu schalten. Grundsätzlich läßt sich diese Verzögerungseinrichtung
auch in analoger Form ausführen. Die digitale Ausführung hat jedoch den Vorteil, daß sie präzise arbeitet und
daß beim Umschalten auf andere Datenübertragungsgeschwindigkeiten lediglich die Taktfrequenz der Zähler in der Verzögerungseinrichtung
entsprechend umgeschaltet zu werden brauchen. Die Zähler in der Verzögerungseinrichtung sind
voreinstellbare Zähler, und die gesamte Verzögerungszeit hängt von dieser Voreinstellung ab. Statt einer solchen
Schaltungsanordnung könnte auch ein Schieberegister als Verzögerungseinrichtung verwendet werden.
Die Phasenvergleichsschaltung der Stelleinrichtung 28 umfaßt bei der dargestellten Ausführungsform drei D-Flipflops
281, 282 und 283 sowie zwei Inverter oder Nicht-Glieder 284, 285 und ein NAND-Glied 286. Das Flipflop 281 wird
von der Synchroneinrichtung 30 mit dem Datentakt gespeist und untersetzt diesen im Verhältnis 1:2. Die diesem Zweck
dienende Beschaltung des D-Flipflops ist aus der Darstellung erkennbar und braucht nicht erläutert zu werden. Der
Empfängertakt gelangt vom Anschluß 24 über das NichtGlied 284 auf den Takteingang des Flipflops 282, das eine
Untersetzung des Empfängertakts im Verhätlnis 1:2 bewirkt. Ein Eingang des NAND-Glieds 286 ist mit dem Ausgang des
Flipflops 282, der andere Eingang des NAND-Glieds 286 mit dem Anschluß 24 verbunden. Der Ausgang des NAND-Glieds
286 ist über das Nicht-Glied 285 mit dem Takteingang des Flipflops 283 verbunden, an dessen D-Eingang
der Ausgang des Flipflops 281 angeschlossen ist. Die Wirkung dieser Schaltung ist, daß sich der Zustand des Flip-
130023/0038
flops 283 jedesmal dann umkehrt, wenn sich das Vorzeichen der Phasendifferenz zwischen dem Datentakt von der Synchroneinrichtung 30 und dem Empfängertakt am Anschluß 24
ändert, wenn also die Phasennacheilung des Empfängertakts
gegenüber dem Datentakt zu einer Phasenvoreilung wird oder umgekehrt.
Die Stelleinrichtung 28 umfaßt ferner einen Vorwärts/ Rückwärts-Zähler 287, dessen Eingang mit einem Zähltakt
Tz beaufschlagt ist, dessen Folgefrequenz groß gegenüber derjenigen vom Datenktakt und Empfängertakt ist. Dieser
Zähltakt liegt ständig am Zähler 287 an.
Die voranstehende Beschreibung gilt sowohl für die Stelleinrichtung 28 nach Fig. 5A, als auch für die Stelleinrichtung 28· nach Fig. 5B. Die Stelleinrichtung 28 von
Fig. 5A besitzt ein weiteres D-Flipflop 288, das jeweils eine Umschaltung der Zähleinrichtung des Zählers
287 über NAND-Glieder 289, 290 und 291 bewirkt, wenn der Zähler vollgelaufen ist oder sein Zählerstand Null
geworden ist und am UbertragungsanschluB CO ein Ausgangsimpuls erscheint. Die Stelleinrichtung 28* von Fig. 5B
ist demgegenüber dadurch vereinfacht, daß ein Zähler 287* verwendet wird, der bei Überschreitung seiner Kapazität
sich automatisch auf Null zurückstellt. Die prinzipielle Wirkungsweise beider Ausführungsformen der Schaltung
ist abgesehen von diesem Unterschied dieselbe und soll nachfolgend erläutert werden. Es sei angenommen, daß die
Phasendifferenz zwischen dem Datentakt und dem Empfängertakt positiv sei, was bedeuten möge, daß die Phase des
Datentakts derjenigen des Empfängertakts voreilt. Zur Phasenanpassung muß dann die Phasenverschiebung mittels
der Verzögerungseinrichtung vergrößert werden. Bei dieser positiven Phasendifferenz bewirkt der Zustand des Flipflops
283, daß der Zähler 287 (287') in Vorwärtsrichtung zählt.
130023/0038
Sein Zählerstand erhöht sich daher mit jedem Impuls des
Zähltakts Tz. Ein erhöhter Zählerstand des Zählers 287 (287'>
führt zu einer entsprechend stärkeren Verzögerung durch die Verzögerungseinrichtung 20. Die vom Phasenvergleicher
festgestellte Phasendifferenz nimmt daher ab und wird irgendwann den Wert Null erreichen und dann negativ
worden.Dieser Vorzeichenwechsel führt zu einer Zustandsänderung des Flipflops 283 und damit zu einer Änderung
der Zählrichtung des Zählers 287 (2871). Dadurch wird die Verzögerung mittels der Verzögerungseinrichtung 20
wieder vermindert, bis erneut ein Vorzeichenwechsel der Phasendifferenz auftritt. Auf diese Weise pendelt die
Verzögerung durch die Verzögerungseinrichtung 20 um einen solchen Wert, daß die Phasendifferenz zwischen den
empfangenen Daten und dem Empfängertakt im Mittel Null ist.
Im gesamten in Fig. 1 dargestellten System arbeiten vier Regelkreise, die alle einen Einfluß auf die Phase haben
und deren Regelungskriterien phasenabhängig sind. Der eine Regelkreis regelt die Einstellung des Hauptentzerrers
12. Die Synchroneinrichtungen 17 und 30 können einen zweiten und dritten Regelkreis enthalten, wenn sie den jeweiligen
Datentakt nicht direkt aus dem Datensignal erzeugen, sondern eigene Zeitbasen besitzen, die mit Hilfe des Datensginals
frequenz- und phasengeregelt werden. Stelleinrichtung und Verzögerungseinrichtung in der Phasensynchrontsierungsschaltung
22 schließlich bilden den vierten Regelkreis. Wenn die Synchroneinrichtungen digital ausgeführt
sind, bleiben am Ausgang sprungweise Schwankungen des Datentakts entsprechend der Auflösung der digitalen Schaltung übrig, die nicht ausgeregelt werden
können. Da auch die Verzögerungseinrichtung und der Phasenvergleicher digital aufgebaut sind, bleibt auch hier ab-
130023/0038
£945331
hängig von der Auflösung der Schaltung eine variierende Phasendifferenz übrig. Zur Erreichung einer stabilen
Regelung ist es deshalb erforderlich, daB die verschiedenen Regelkreise mit so weit unterschiedlichen. Zeitkonstanten arbeiten, daB keine Rege!schwingungen auftreten.
Weiterhin müssen die Zeitkonstanten so gewählt werden, daß die statistischen Einflüsse der Störungen auf die
Phase weitgehend beseitigt werden und eine eindeutige Regelung zum Optimum hin erfolgt. Die Zeitkonstante,
mit welcher der Zähler 287 (287*) um den optimalen Zählerstand pendelt, ist wesentlich größer als die Regelzeit der Synchroneinrichtung.
130023/0038
Claims (9)
1./ Vorrichtung zur Einstellung einer Signalverarbeitungsschaltung,
deren Ausgangssignal bei einer sich ändernden optimalen Einstellung eine bestimmte, mittels
eines Detektors feststellbare Eigenschaft besitzt, dadurch gekennzeichnet, daß eine Haupt- und eine
dieser gleichende Hilfs-Signalverarbeitungsschaltung
(12, 32) vorhanden sind, daß der Detektor (36 bis 44) mit dem Ausgangssignal der Hilfs-Signalverarbeitungsschaltung
(32) beaufschlagt ist und ein Detektorsignal (4.7 bzw. 4.8) abgibt, wenn dieses Ausgangssignal
die bestimmte Eigenschaft besitzt, daß die Einstellung der Hilfs-Signalverarbeitungsschaltung
periodisch durch den gesamten Stellbereich veränderbar ist und daß eine Abtast- und Halteeinrichtung (48)
vorhanden ist, die die momentane Einstellung der Hilfs-Signalverarbeitungsschaltung bei Auftreten des
Detektorsignals auf die Haupt-Signalverarbeitungsschaltung (12) überträgt und deren Einstellung bis
zum nächsten Detektorsignal hält.
130023/0038
MAUEWKIRCHERSTRASSE 31 ■ D - 8OOO MÜNCHEN 8O · TELEFON (Οββ) ββ1β7β und 0870 31
Telex saaoio espat d
ORIGINAL INSPECTED
2. Vorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Signalverarbeitungsschaltungen (12, 32) mittels
eines vorzugsweise elektrischen Stellsignals einstellbar sind und daß die Hilfs-Signalverarbeitungsschaltung
(32) von einer Wobbeieinrichtung (34) mit einem sich periodisch verändernden Stellsignal und die
Haupt-Signalverarbeitungsschaltung (12) vom Ausgangssignal der Abtast- und Halteeinrichtung (48) beaufschlagbar
sind.
3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Signalverarbeitungsschaltungen (12, 32) Entzerrer
in einer Signal- bzw. Datenübertragungsanlage sind, die mit einem auf einem Übertragungsweg verzerrten
Signal gespeist werden, daß der Detektor einen Doppelweggleichrichter (36) aufweist, welcher über eine
Torschaltung (38) an einen Integrator (42) und einen diesem nachgeschalteten Extremwertdetektor (44) angeschlossen
ist, wobei die Torschaltung während eines symmetrisch zum Nulldurchgang des unverzerrten Eingangssignals liegenden Zeitfensters (x) durchschaltet und
der Extremwertdetektor das Detektorsignal (4.7) abgibt, wenn das Ausgangssignal des Integrators während einer
Periode des Stellsignals ein Minimum erreicht.
4. Vorrichtung nach Anspruch 3, dadurch gekennzeichnet, daß der Ausgang des Hilfs-Entzerrers (32) mit einer
Synchroneinrichtung (18) verbunden ist, die ein in bestimmter Phasenlage zu den Nulldurchgängen des Eingangssignals
liegendes Hilfs-Taktsignal erzeugt, und daß mit dem Ausgang der Synchroneinrichtung eine
Signalverzögerungsschaltung (401) und mit deren Ausgang ein über ein Differenzierglied (402) ein hysteresebehafteter
und die Torschaltung (38) steuernder Schaltverstärker (403, 404) verbunden ist.
130023/0038
5. Vorrichtung nach einem der Ansprüche 3 oder 4, dadurch gekennzeichnet, daß der Extremwertdetektor (44) einen
hysteresebehafteten Differenzverstärker (442) aufweist, dessen beide Eingänge je über eine Diode (D1,
D2) mit einem Signaleingang verbunden sind und dessen
einer Eingang (-) ferner mit einer Verzögerungsschaltung (443) verbunden ist, deren Zeitkonstante groß im
Verhältnis zur Periode der Wobbeieinrichtung (34) ist,
6. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Signalverarbeitungsschaltungen
(12, 32) einen manuell oder abhängig vom Eingangssignal automatisch umschaltbaren Grobbereichswähler
aufweisen.
7. Vorrichtung zur Phasensynchronisierung zwischen empfangenen Daten und dem örtlichen Empfängertakt einer
Empfangsstelle in einer DatenUbertragungsanlage, insbesondere in Verbindung mit einer Vorrichtung nach
einem der Ansprüche 1 bis 6, umfassend einen Phasenvergleicher zum Vergleich eines aus den empfangenen
Daten rückgewonnenen Datentakts mit dem Empfängertakt, einen die Phasendifferenz in Form eines Zählerstands
speichernden Zähler und eine Verzögerungseinrichtung mit einer vom Zählerstand abhängenden Verzögerung,
dadurch gekennzeichnet, daß die Phasendifferenz kontinuierlich ermittelbar und der Zählerstand
entsprechend nach oben oder unten korrigierbar ist und daß die Verzögerungseinrichtung (20) die empfangenen
Daten entsprechend der Phasendifferenz verzögert.
8. Vorrichtung nach Anspruch 7, dadurch gekennzeichnet, daß der Zähler ein Vorwärts/Rückwärts-Zähler (287,
287') ist, dessen Zählrichtung vom Ausgangssignal des Phasenvergleichers (281 bis 286) abhängig davon
130023/0038
umsteuerbar ist, ob die Phase der empfangenen Daten
der dea Empfangstaks voreilt oder nacheilt.
9. Vorrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Phasenvergleichsschaltung umfaßt: einen ersten Untersetzer (281),
der den Datentakt im Verhältnis 1:2 untersetzt, einen zweiten Untersetzer (282) , der den Empfängertakt im
Verhältnis 1:2 untersetzt, ein D-Flipflop (283), dessen D-Eingang mit dem Ausgang des ersten Untersetzers verbunden ist, und ein NAND-Glied (286),
dessen Eingang mit dem Ausgang des zweiten Untersetzers, dessen anderer Eingang über ein Nicht-Glied
(284) mit dem Eingang des zweiten Untersetzers und dessen Ausgang über ein weiteres Nicht-Glied (285)
mit dem Takteingang des D-Flipflops verbunden sind.
130023/0038
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2945331A DE2945331C2 (de) | 1979-11-09 | 1979-11-09 | Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung |
AT80106426T ATE8949T1 (de) | 1979-11-09 | 1980-10-22 | Vorrichtung in einer signal- bzw. datenuebertragungsanlage zur einstellung einer entzerrerschaltung. |
EP83108426A EP0102598B1 (de) | 1979-11-09 | 1980-10-22 | Vorrichtung zur Phasensynchronisierung |
DE8383108426T DE3071902D1 (en) | 1979-11-09 | 1980-10-22 | Device for phase synchronization |
DE8080106426T DE3068892D1 (en) | 1979-11-09 | 1980-10-22 | Device for adjusting an equalizer in a data signal-transmission equipment |
EP80106426A EP0028734B1 (de) | 1979-11-09 | 1980-10-22 | Vorrichtung in einer Signal- bzw. Datenübertragungsanlage zur Einstellung einer Entzerrerschaltung |
US06/205,038 US4404681A (en) | 1979-11-09 | 1980-11-07 | Device for setting a signal processing circuit |
US06/422,232 US4524448A (en) | 1979-11-09 | 1982-09-23 | Variable delay unit for data synchronizer using phase-sensitive counter to vary the delay |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE2945331A DE2945331C2 (de) | 1979-11-09 | 1979-11-09 | Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2945331A1 true DE2945331A1 (de) | 1981-06-04 |
DE2945331C2 DE2945331C2 (de) | 1984-05-30 |
Family
ID=6085609
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2945331A Expired DE2945331C2 (de) | 1979-11-09 | 1979-11-09 | Vorrichtung in einer Signal-oder Datenverarbeitungsanlage zur Einstellung einer Signalverarbeitungsschaltung |
DE8383108426T Expired DE3071902D1 (en) | 1979-11-09 | 1980-10-22 | Device for phase synchronization |
DE8080106426T Expired DE3068892D1 (en) | 1979-11-09 | 1980-10-22 | Device for adjusting an equalizer in a data signal-transmission equipment |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8383108426T Expired DE3071902D1 (en) | 1979-11-09 | 1980-10-22 | Device for phase synchronization |
DE8080106426T Expired DE3068892D1 (en) | 1979-11-09 | 1980-10-22 | Device for adjusting an equalizer in a data signal-transmission equipment |
Country Status (4)
Country | Link |
---|---|
US (2) | US4404681A (de) |
EP (2) | EP0028734B1 (de) |
AT (1) | ATE8949T1 (de) |
DE (3) | DE2945331C2 (de) |
Families Citing this family (52)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4468786A (en) * | 1982-09-21 | 1984-08-28 | Harris Corporation | Nonlinear equalizer for correcting intersymbol interference in a digital data transmission system |
GB2144604B (en) * | 1983-08-04 | 1986-12-10 | Nec Corp | Orthogonally multiplexed parallel data transmission system |
DE3335418A1 (de) * | 1983-09-29 | 1985-04-18 | Siemens AG, 1000 Berlin und 8000 München | Empfangseinrichtung fuer bitserielle, asynchrone uebertragungsstrecke fuer hohe datenraten |
FR2567697B1 (fr) * | 1984-07-13 | 1991-03-29 | Servel Michel | Dispositif de localisation des transitions d'un signal de donnees par rapport a un signal d'horloge et mecanisme de cadrage comprenant un tel dispositif |
US4631484A (en) * | 1984-12-21 | 1986-12-23 | Allied Corporation | Multimode pulse generator |
US4700347A (en) * | 1985-02-13 | 1987-10-13 | Bolt Beranek And Newman Inc. | Digital phase adjustment |
US4731676A (en) * | 1985-12-13 | 1988-03-15 | Cyclotomics, Inc. | Transparent synchronization of multiple channel data |
CA1297171C (en) * | 1986-04-01 | 1992-03-10 | Samuel Howard Gailbreath Jr. | Digital phase lock loop |
DE3638877A1 (de) * | 1986-11-14 | 1988-05-26 | Nixdorf Computer Ag | Verfahren zur adaptiven entzerrung von impulssignalen sowie schaltungsanordnung zur durchfuehrung des verfahrens |
US4868514A (en) * | 1987-11-17 | 1989-09-19 | International Business Machines Corporation | Apparatus and method for digital compensation of oscillator drift |
US4868430A (en) * | 1988-02-11 | 1989-09-19 | Ncr Corporation | Self-correcting digitally controlled timing circuit |
US4977582A (en) * | 1988-03-31 | 1990-12-11 | At&T Bell Laboratories | Synchronization of non-continuous digital bit streams |
US4937741A (en) * | 1988-04-28 | 1990-06-26 | The Charles Stark Draper Laboratory, Inc. | Synchronization of fault-tolerant parallel processing systems |
KR910009808B1 (ko) * | 1989-06-13 | 1991-11-30 | 한국전기통신공사 | 디지틀 자동 위상 제어 리타이밍 회로 |
GB8924202D0 (en) * | 1989-10-27 | 1989-12-13 | Ncr Co | Digital phase lock loop decoder |
JP2534782B2 (ja) * | 1989-11-10 | 1996-09-18 | 株式会社東芝 | 半導体装置 |
US6150855A (en) * | 1990-02-06 | 2000-11-21 | Bull, S.A. | Phase-locked loop and resulting frequency multiplier |
FR2658015B1 (fr) * | 1990-02-06 | 1994-07-29 | Bull Sa | Circuit verrouille en phase et multiplieur de frequence en resultant. |
JP2616152B2 (ja) * | 1990-06-15 | 1997-06-04 | 日本電気株式会社 | 自動等化器 |
FR2664769A1 (fr) * | 1990-07-11 | 1992-01-17 | Bull Sa | Dispositif d'echantillonnage de donnees et systeme de transmission numerique de donnees en resultant. |
FR2664765B1 (fr) * | 1990-07-11 | 2003-05-16 | Bull Sa | Dispositif de serialisation et de deserialisation de donnees et systeme de transmission numerique de donnees en serie en resultant. |
US5237224A (en) * | 1990-10-11 | 1993-08-17 | International Business Machines Corporation | Variable self-correcting digital delay circuit |
GB9117645D0 (en) * | 1991-08-15 | 1991-10-02 | Motorola Ltd | Improvements in or relating to digital communication systems |
US5272729A (en) * | 1991-09-20 | 1993-12-21 | International Business Machines Corporation | Clock signal latency elimination network |
US5379299A (en) * | 1992-04-16 | 1995-01-03 | The Johns Hopkins University | High speed propagation delay compensation network |
US5347227A (en) * | 1992-12-10 | 1994-09-13 | At&T Bell Laboratories | Clock phase adjustment between duplicated clock circuits |
SE9300679L (sv) * | 1993-03-01 | 1994-09-02 | Ellemtel Utvecklings Ab | Bitsynkroniserare |
KR0152475B1 (ko) * | 1995-11-09 | 1998-11-02 | 김광호 | 원격안전 관리시스템의 하나의 프로세서에서 비동기용 멀티포트 제어방법 |
US6064707A (en) * | 1995-12-22 | 2000-05-16 | Zilog, Inc. | Apparatus and method for data synchronizing and tracking |
JP3607439B2 (ja) * | 1996-11-11 | 2005-01-05 | 株式会社日立製作所 | 半導体集積回路装置 |
US5940608A (en) | 1997-02-11 | 1999-08-17 | Micron Technology, Inc. | Method and apparatus for generating an internal clock signal that is synchronized to an external clock signal |
US6912680B1 (en) | 1997-02-11 | 2005-06-28 | Micron Technology, Inc. | Memory system with dynamic timing correction |
US5946244A (en) | 1997-03-05 | 1999-08-31 | Micron Technology, Inc. | Delay-locked loop with binary-coupled capacitor |
DE19713660A1 (de) * | 1997-04-02 | 1998-10-08 | Siemens Nixdorf Inf Syst | Phasenjustierung schneller paralleler Signale |
US6173432B1 (en) * | 1997-06-20 | 2001-01-09 | Micron Technology, Inc. | Method and apparatus for generating a sequence of clock signals |
US6101197A (en) | 1997-09-18 | 2000-08-08 | Micron Technology, Inc. | Method and apparatus for adjusting the timing of signals over fine and coarse ranges |
KR100290729B1 (ko) | 1998-01-07 | 2001-05-15 | 클라크 3세 존 엠. | 유에스비 등시 데이타를 전송 및 수신하는 장치 및 방법 |
US6269451B1 (en) | 1998-02-27 | 2001-07-31 | Micron Technology, Inc. | Method and apparatus for adjusting data timing by delaying clock signal |
US6338127B1 (en) | 1998-08-28 | 2002-01-08 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used to latch respective digital signals, and memory device using same |
US6279090B1 (en) | 1998-09-03 | 2001-08-21 | Micron Technology, Inc. | Method and apparatus for resynchronizing a plurality of clock signals used in latching respective digital signals applied to a packetized memory device |
US6349399B1 (en) | 1998-09-03 | 2002-02-19 | Micron Technology, Inc. | Method and apparatus for generating expect data from a captured bit pattern, and memory device using same |
US6430696B1 (en) * | 1998-11-30 | 2002-08-06 | Micron Technology, Inc. | Method and apparatus for high speed data capture utilizing bit-to-bit timing correction, and memory device using same |
US6374360B1 (en) | 1998-12-11 | 2002-04-16 | Micron Technology, Inc. | Method and apparatus for bit-to-bit timing correction of a high speed memory bus |
US6470060B1 (en) | 1999-03-01 | 2002-10-22 | Micron Technology, Inc. | Method and apparatus for generating a phase dependent control signal |
US6801989B2 (en) * | 2001-06-28 | 2004-10-05 | Micron Technology, Inc. | Method and system for adjusting the timing offset between a clock signal and respective digital signals transmitted along with that clock signal, and memory device and computer system using same |
US7168027B2 (en) | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
US7234070B2 (en) | 2003-10-27 | 2007-06-19 | Micron Technology, Inc. | System and method for using a learning sequence to establish communications on a high-speed nonsynchronous interface in the absence of clock forwarding |
JP2009524285A (ja) * | 2006-01-12 | 2009-06-25 | アギア システムズ インコーポレーテッド | 受信信号を等化するために非パイロット基準チャネルを用いた受信機 |
US20080069197A1 (en) * | 2006-09-20 | 2008-03-20 | Agere Systems Inc. | Equalizer for equalizing multiple received versions of a signal |
US20080075159A1 (en) * | 2006-09-21 | 2008-03-27 | Uwe Sontowski | Receiver having multiple stages of equalization with tap coefficient copying |
US7826813B2 (en) * | 2006-12-22 | 2010-11-02 | Orthosoft Inc. | Method and system for determining a time delay between transmission and reception of an RF signal in a noisy RF environment using frequency detection |
US7813422B2 (en) * | 2007-02-23 | 2010-10-12 | Agere Systems Inc. | Adaptive equalizer with tap coefficient averaging |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2025936B2 (de) * | 1969-05-29 | 1972-06-22 | International Standard Electric Corp , New York, NY (V St A) | Verfahren zur automatischen abstimmung eines schwingkreies |
DE2749099A1 (de) * | 1976-11-09 | 1978-05-18 | Cit Alcatel | Selbstadaptives entzerrungssystem fuer einen signaluebertragungskanal |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1922641C3 (de) * | 1969-05-03 | 1975-02-27 | Allgemeine Elektricitaets-Gesellschaft Aeg-Telefunken, 6000 Frankfurt | Anordnung zur selbsttätigen Laufzeitentzerrung von Fernsprechkanälen für die Übertragung von Daten |
US3633129A (en) * | 1970-10-12 | 1972-01-04 | Bell Telephone Labor Inc | Automatic equalizer utilizing a predetermined reference signal |
US3846707A (en) * | 1970-11-04 | 1974-11-05 | Matsushita Electric Co Ltd | Channel selection device |
US3745248A (en) * | 1970-11-16 | 1973-07-10 | North American Rockwell | Coarse initial timing recovery circuit |
GB1382312A (en) * | 1971-05-21 | 1975-01-29 | Int Standard Electric Corp | Retiming conditionally encoded diphase signals |
US3822405A (en) * | 1971-12-10 | 1974-07-02 | Matsushita Electric Ind Co Ltd | Channel selecting apparatus |
GB1450923A (en) * | 1973-10-05 | 1976-09-29 | Plessey Co Ltd | Data transmission systems |
DE2437974C3 (de) * | 1974-08-07 | 1979-04-26 | Texas Instruments Deutschland Gmbh, 8050 Freising | Kanalsuch- und Kanalwählanordnung |
DE2553105C3 (de) * | 1975-11-26 | 1979-08-30 | Specialnoe Konstruktorskoe Bjuro Promyschlennoj Avtomatiki, Omsk (Sowjetunion) | Einrichtung zur Phasennachstimmung von Taktimpulsen des Empfängers und des Senders in Sende-Empfangs-Geräten |
DE2636150C2 (de) * | 1976-08-11 | 1984-10-25 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und Anordnung zur phasengenauen Synchronisation von Grundgeneratoren |
GB1580060A (en) * | 1976-09-01 | 1980-11-26 | Racal Res Ltd | Electrical circuit arrangements |
US4119796A (en) * | 1976-11-01 | 1978-10-10 | Versitron, Inc. | Automatic data synchronizer |
US4191975A (en) * | 1978-08-23 | 1980-03-04 | Rca Corporation | Digital phase synchronizing system |
US4238727A (en) * | 1978-12-22 | 1980-12-09 | Systron-Donner Corporation | Digitally programmable apparatus for generating a substantially linear ramp signal |
-
1979
- 1979-11-09 DE DE2945331A patent/DE2945331C2/de not_active Expired
-
1980
- 1980-10-22 DE DE8383108426T patent/DE3071902D1/de not_active Expired
- 1980-10-22 AT AT80106426T patent/ATE8949T1/de not_active IP Right Cessation
- 1980-10-22 EP EP80106426A patent/EP0028734B1/de not_active Expired
- 1980-10-22 EP EP83108426A patent/EP0102598B1/de not_active Expired
- 1980-10-22 DE DE8080106426T patent/DE3068892D1/de not_active Expired
- 1980-11-07 US US06/205,038 patent/US4404681A/en not_active Expired - Lifetime
-
1982
- 1982-09-23 US US06/422,232 patent/US4524448A/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2025936B2 (de) * | 1969-05-29 | 1972-06-22 | International Standard Electric Corp , New York, NY (V St A) | Verfahren zur automatischen abstimmung eines schwingkreies |
DE2749099A1 (de) * | 1976-11-09 | 1978-05-18 | Cit Alcatel | Selbstadaptives entzerrungssystem fuer einen signaluebertragungskanal |
Also Published As
Publication number | Publication date |
---|---|
DE3071902D1 (en) | 1987-03-05 |
EP0028734A1 (de) | 1981-05-20 |
EP0028734B1 (de) | 1984-08-08 |
EP0102598B1 (de) | 1987-01-28 |
EP0102598A1 (de) | 1984-03-14 |
DE3068892D1 (en) | 1984-09-13 |
ATE8949T1 (de) | 1984-08-15 |
US4524448A (en) | 1985-06-18 |
US4404681A (en) | 1983-09-13 |
DE2945331C2 (de) | 1984-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2945331A1 (de) | Vorrichtung zur einstellung einer signalverarbeitungsschaltung | |
DE10164916B4 (de) | Datenrückgewinnungsschaltungsanordnung | |
DE2355533C3 (de) | Empfänger für synchrone Datensignale mit einem Übertragungsgeschwindigkeitsänderungsdetektor | |
DE2027544C3 (de) | ||
DE2853927C3 (de) | Fernsehempfänger mit einer Horizontal-Synchronschaltung | |
DE2257275B2 (de) | Schaltungsanordnung zur automatischen Entzerrung | |
DE2424613B2 (de) | Schaltungsanordnung zur automatischen Feinabstimmung eines Überlagerungsempfängers | |
DE2212917A1 (de) | Hochgeschwindigkeits-UEbertragungsempfaenger mit feiner Zeitsteuerung und Traegerphasenwiedergewinnung | |
DE2619964A1 (de) | Anordnung zur impuls-zeitlagekorrektur | |
DE2420831C2 (de) | Rekursives Digitalfilter mit Phasenentzerrung | |
DE3028945C2 (de) | Abstimmeinrichtung mit phasensynchronisierter Schleife und Maßnahmen zur automatischen Feinabstimmung | |
DE1462500B2 (de) | Verfahren und Schaltungsanordnung zur Frequenz- und Phasensteuerung eines ersten Sienales durch ein zweites Signal | |
DE2620969C2 (de) | Digital-Analogwandler bei einem Lagemeßsystem | |
DE2720896C2 (de) | Schaltung zum Regeln der Ausgangsfrequenz eines Wobbeloszillators | |
DE2928142A1 (de) | Regelschaltung fuer abgleichvorgaenge bei fotografischen geraeten | |
DE2856397A1 (de) | Schaltungsanordnung zur erzielung eines gleichlaufs zwischen der oszillatorfrequenz und der resonanzfrequenz des eingangskreises eines ueberlagerungsempfaengers | |
DE2828414C2 (de) | ||
DE2232757C3 (de) | Vorsatz-Schaltungsanordnung zu einem Datenempfänger | |
DE3314973C1 (de) | Schaltungsanordnung zur Erzeugung einer stabilen festen Frequenz | |
DE3130126C2 (de) | ||
DE2657283A1 (de) | Drahtloses informationsuebertragungssystem | |
WO1986005637A1 (en) | Circuit for automatic tuning of sharpness in fm receivers | |
DE1079702B (de) | Schaltung zur automatischen Entzerrung eines FM-UEbertragungssystems | |
DE1809418B2 (de) | Schaltungsanordnung zum entzerren von durch echos verzerrten modulierten signalen | |
DE2163552B2 (de) | Schaltungsanordnung zum herstellen des gleichlaufs von abtastimpulsen und nachrichtenbits |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8125 | Change of the main classification |
Ipc: H03H 21/00 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |