DE2949768A1

DE2949768A1 - Hauptspeicherkonfigurationssteuersystem

Info

Publication number: DE2949768A1
Application number: DE19792949768
Authority: DE
Inventors: Saburo Ando; Syuji Ito; Hiroshi Nishizawa
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1978-12-13
Filing date: 1979-12-11
Publication date: 1980-06-19
Also published as: US4562532A; JPS5580164A; AU532288B2; AU5353079A; CA1152212A; DE2949768C2; ES486724A1

Description

"^Λ3 29Α9768

Hauptspeicherkonfigurationssteuersystem

Priorität: 13. Dezember 1978 Japan 154827/1978

Die Erfindung betrifft ein Hauptspeicherkonfigurationssteuersystem und insbesondere ein solches System für ein Datenverarbeitungssystem, bei dem eine mit einer zentralen Verarbeitungseinheit kombinierte Hauptspeichereinheit einen Hauptspeicher und eine Hauptspeichersteuereinrichtung enthält, wobei der Hauptspeicher aus mehreren Konfigurationseinheiten besteht, von denen und in die Speicherinformationen gleichzeitig gelesen und geschrieben werden.

Bei einem System, bei dem der Hauptspeicher aus mehreren Konfigurationseinheiten besteht, ist eine Anordnung erforderlich, die eine freie Wahl jeder Konfigurationseinheit erlaubt. Hierfür ist es beim Stand der Technik üblich, in der Hauptspeichersteuereinrichtung einen Adressenumsetzkreis vorzusehen, der durch einen Schaltkreis oder einen Verzweigungskreis zum Umsetzen eines Adressenbits und einen Kreis zum Dekodieren der Adresse nach der Umsetzung gebildet ist, um zu bestimmen, welche der Konfigurationseinheiten aktiviert ist, oder eine Anordnung zu verwenden, die eine Adresse hält, mit welcher der Zugriff für jede Konfigurationseinheit erfolgt, und welche diese mit einer Adresse von der zentralen Verarbeitungseinheit vergleicht und diejenige Konfigurationseinheit aktiviert, deren Adresse mit der Adresse von der zentralen Verarbeitungseinheit übereinstimmt. Ein solches Verfahren erfordert jedoch die Verwendung eines Adressenumsetzkreises, eines Konfigurationsauswahlkreises oder eines Adressenkomparators für jede Konfigurationseinheit und beeinflußt somit die Leistungsfähigkeit und Zuverlässigkeit des Datenverarbeitungssystems wesentlich.

030025/0795

Die Aufgabe der Erfindung besteht darin, ein Hauptspeicherkonfigurationssteuersystem zu schaffen, bei dem ein ladbares Random-Zugriffsspeicherelement, das ein Konfigurationsdatensignal als Adresse von der zentralen Verarbeitungseinheit empfängt und abgibt, in der Hauptspeichersteuereinrichtung des Hauptspeichers vorgesehen ist und bei dem Konfigurationsdaten unter Verwendung des Speicherelements ausgegeben werden, wodurch die oben erwähnten Nachteile des Stands der Technik überwunden werden.

Gemäß der Erfindung sind bei einem Hauptspeicherkonfigurationssteuersystem für ein Datenverarbeitungssystem, in dem eine mit einer zentralen Verarbeitungseinheit kombinierte Hauptspeichereinheit aus einem Hauptspeicher und einer Hauptspeichersteuereinrichtung besteht und in dem der Hauptspeicher aus mehreren Konfigurationseinheiten besteht, die eine gleichzeitige Speicherinformations-Lese-Schreib-Operation ausführen, ein ladbarer Konfigurations-Random-Zugriffsspeicher zum Erzeugen von Konfigurationsdaten in Übereinstimmung mit einer Adresse von der zentralen Verarbeitungseinheit und eine Konfigurations-Random-Zugriffsspeichersteuereinrichtung zum Steuern des Schreibens von Konfigurationsdaten aus einer Konfigurationsdatenerzeugungseinheit vorgesehen, die außerhalb der Hauptspeichereinheit in dem Konfigurations-Random-Zugriffsspeicher vorgesehen ist und von der die Konfigurations daten in Übereinstimmung mit einer Adresse von der zentralen Verarbeitungseinheit gelesen werden. Durch Steuerung der Konfigurationssteuereinrichtung werden die Konfigurationsdaten in den Konfigurations-Random-Zugriffsspeicher geschrieben und davon für den Zugriff zum Hauptspeicher gelesen.

Die Erfindung wird beispielhaft anhand der Zeichnung beschrieben, in der sind

030025/0795

Pig. 1 ein Blockschaltbild einer Ausführungsform der Erfindung,

Fig. 2 und 3 Darstellungen der gespeicherten Inhalte eines Konfigurations-Random-Zugriffsspeichers und Fig. 4 ein Blockschaltbild einer Konfigurations-Random-Zugriffsspeicher-Adressensteuereinrichtung, eines Konfigurations-Random-Zugriffsspeichers und eines Konfigurations-Random-Zugriffsspeicher-Zugriffssteuerkreises für die Verwendung bei der Erfindung.

In Fig. 1 bezeichnet 1 eine Hauptspeichereinheit, 2 eine zentrale Verarbeitungseinheit, 3 eine Konfigurationsdatenerzeugungseinheit, 4 einen Hauptspeicher, 5 eine Hauptspeichersteuereinrichtung, 6 bis 13 erste bis achte Konfigurationseinheiten, 14 einen Zugriffssteuer- und Zeitgabeerzeugungskreis, I5 einen Adressensteuerkreis, 16 einen Lesedatenkreis, 17 einen Schreibdatenkreis, 18 einen Konfigurations-Random-Zugriffsspeicher (RAM)-Adressensteuerkreis, 19 einen Konfigurations-RAf!, 20 einen Konfigurations-RAM-Zugriffssteuerkreis, 21 eine Zugriffssteuer- und Expandertreiberstufe, 100 eine Hauptspeicherzugriffs-Anforderungssammelschiene, 101 eine Hauptspeicheradressensammelschiene, 102 eine Hauptspeicherlesedatensammelschiene, 103 eine Hauptspeicherschreibdatensammelschiene, 104 eine Konfigurationsdatensammelschiene, IO5 eine Konfigurations-RAM-Zugriffssteuersammelschiene, 106 eine Konfigurations-RAM—Schreibadressensammelschiene, 107 eine Hauptspeicheradressensammelschiene, 108 bis 110 erste bis dritte Hauptspeicherkonfigurationseinheits-Auswahladressen, 110 bis

113 erste bis dritte Konfigurations-RAM-Schreibadressen,

114 bis 121 erste bis achte Konfigurationsdaten für den Konfigurations-RAM, 122 eine Speicherzeitgabesammelschiene, 123 eine Konfigurationseinheits-Adressensamraelschiene, 124 bis 126 erste bis dritte Konfigurations-RAM-Adressen, 127 bis 134 erste bis achte Konfigurationseinheits-Auswahlsignale, 135 ein Konfigurations-RAM-Zugriffssteuersignal, 136 eine Konfigurationseinheits-

030025/0795

Lesedatensammelschiene, 137 eine Konfigurationseinheits-Schreibdatensammelschiene und 138 ein Konfigurations-RAM-Adressensteuersignal.

Der Hauptspeicher 4 der Hauptspeichereinheit 1 weist die erste bis achte Konfigurationseinheit 6 bis 13 auf und der Konfigurations-RAM 19 hat eine 8 Wort-8 Bit-Konfiguration.

Zwischen der Hauptspeichereinheit 1 und der zentralen Verarbeitungseinheit 2 sind die HauptSpeicherzugriffs-Anforderungssammelschiene 100 zum Anfordern des Schreibens oder Lesens, die Hauptspeicheradressensamme1schiene 101 zum übertragen einer Adresse einer Zugriffsanforderung, die Hauptspeicherlesedatensammelschiene 102 zur übertragung der von der Speichereinheit ausgelesenen Daten und die Hauptspeicherschreibdatensammelschiene 103 zum übertragen der in die Hauptspeichereinheit 1 zu schreibenden Daten vorgesehen. In der Haupt-Speichersteuereinrichtung 5 der Hauptspeichereinheit 1 erzeugt nach dem Empfangen der Zugriffsanforderung der Hauptspeicherzugriffs-Anforderungssammelschiene 100 der Zugriffssteuer- und Zeitgabeerzeugungskreis 14 auf der Speicherzeitgabesammelschiene 122 eine für den Hauptspeicher 4 notwendige Zeitgabe und gibt diese zu der Zugriffssteuer- und Expandertreiberstufe 21. Der Adressensteuerkreis 15 nimmt über die Hauptspeieheradressensammelschiene IO7 denjenigen Teil einer Adresse in der Hauptspeicheradressensammelschiene 101 auf, der in der auszuwählenden Konfigurationseinheit erforderlich ist, und gibt diesen Adressenteil zu der Zugriffssteuer- und Expandertreiberstufe 21.

Währenddessen werden entweder die ersten bis dritten Hauptspeicherkonfigurationseinheitsauswahladressen 108 bis auf der Hauptspeicheradressensammelschiene 101 oder die ersten bis dritten Konfigurations-RAM-Schreibadressen 111

030025/0795

bis 113 von der Konfigurationsdatenerzeugungseinheit 3

durch den Konfigurations-RAM-Adressensteuerkreis 18 ausgewählt und als erste bis dritte Konfigurations-RAM-Adressen verwendet. Diese Auswahl wird durch das Konfigurations-RAM-Adressensteuersignal I38 ausgeführt, das durch den Konfigurations-RAM-Zugriffssteuerkreis 20 in Übereinstimmung mit einem Signal auf der Konfigurations-RAIl-Zugriffssteuersammelschiene 105 erzeugt wird.

Der Konfigurations-RAM 19 hat eine 8 Wort-8 Bit-Konfiguration und die ersten bis achten Konfigurationsdaten 114 bis 121 für den Konfigurations-RAM werden durch die Konfigurationsdatenerzeugungseinheit 3 erzeugt und über die RAM-Konfigurationsdatensammelschiene 104 zugeführt. Die ersten bis achten Konfigurationseinheitsauswahlsignale 127 bis 134, die von dem Konfigurations-RAM 19 abgeleitet werden, werden Jeweils zu der Zugriffssteuer- und Expandertreiberstufe 21 als Signal zum Auswählen einer der acht Konfigurationseinheiten des Hauptspeichers gesandt, um die Konfigurationseinheit zu aktivieren.

Die Schreibdaten zu dem Hauptspeicher 4 werden von der zentralen Verarbeitungseinheit 1 über die Schreibdatensammelschiene 103 zu dem Schreibdatenkreis 17 und somit zu der ausgewählten Konfigurationseinheit über die Konfigurationseinheitsschreibdatensammelschiene 137 und die Zugriffssteuer- und Expandertreiberstufe 21 gesandt. Von der ausgewählten Konfigurationseinheit gelesene Daten werden über die Konfigurationseinheitslesesammelechiene 136 zu dem Lesedatenkreis 16 und somit zu der zentralen Verarbeitungseinheit 2 über die Hauptspeicherlesedatensammelschiene 102 gesandt.

In den Fig. 2 und 3 bezeichnen 200 bis 202 Adressenbits, die den Bits auf den Signalsammelschienen 108 bis 110 und 111 bis II3 in Fig. 1 entsprechen, während 203 bis 210 Datenbits bezeichnen, die den Bits auf den

030025/0795

Signalsammelschienen 114 bis 121 und 127 bis 134- entsprechen. Beim Zugriff zu dem Hauptspeicher, wenn die Adresse beispielsweise "000" ist, wird das Datenbit "1" bei dem Beispiel der Fig. 2, so daß die erste Konfigurationseinheit 6 in dem Hauptspeicher 4 ausgewählt wird. Beim Beispiel der Fig. 3 ist das Datenbit 210 "1", so daß die achte Konfigurationseinheit 13 in dem Hauptspeicher 4 ausgewählt wird. Die Inhalte des Konfigurations-RAM 19 können willkürlich durch die Steuerung der Konfigurations-Datenerzeugungseinheit 3» wie vorstehend erwähnt, wiedergeladen werden.

In Fig. 4 bezeichnet 600 einen Dekodierer, 601 bis 607 NAND-Gates, 608 ein 8-Bit-Register, 609 ein Einstell-Rückstell-Flip-Flop, 610 ein 8-Bit-Register, 611 bis

616 NAND-Gates, die einen Multiplexer 633 bilden,

617 bis 624 Rand-Trigger-Flip-Flops, 625 bis 632 Bandom-Zugriffsspeicher (RAM), von denen Jeder eine Speicherkapazität von 256 Worten χ 1 Bit hat und die den Hauptteil des Konfigurations-RAM bilden, und 700 bis 780 verschiedene Signale.

Die Daten 714 bis 721 von der Konfigurationsdatenerzeugungseinheit 3 entsprechen jeweils den ersten bis dritten Konfigurations-RAM-Schreibadressen 111 biß 113 und den ersten bis achten Konfigurationsdaten 114 bis 121 in Fig. 1 und sind zur Vereinfachung der Beschreibung durch getrennte Signalsammelschienen in Fig. 1 angedeutet. In der Praxis werden diese Daten jedoch auf Zeitmultiplexbasis über die in Fig. 4 gezeigte Signalsamme 1 schiene übertragen.

Die nachfolgende Beschreibung bezieht sich auf die Adresseneinstellung. Von der Konfigurationadatenerzeugungseinheit 3 werden die Daten 714 bis 721 als Konfigurations-RAM-Schreibadressen zu dem Register 610 übertragen und "1101" wird als die Adressen 700 bis 703

030025/0795

zu dem Dekodierer 600 übertragen und ein Abtastimpuls wird zu dem NAND-Gate 607 gegeben. Der Dekodierer 600 arbeitet in Übereinstimmung mit der Tatsache, daß die Adresse 703 "1" ist und das Ausgangssignal 708 von dem Dekodierer 600 wird "1" mit dem Ergebnis, daß ein Ausgangssignal 780 von dem NAND-Gate 604 an das Register angelegt wird, um darin die Daten 714 bis 721 einzustellen.

Als nächstes werden die Adressen 700 bis 703 "0001" und das Ausgangssignal 705 des Dekodierers 600 wird "1". Durch den Abtastimpuls 704 wird das Ausgangssignal 722 des NAND-Gates 601 als Einstellsignal für den Flip-Flop 609 angelegt, der als Adressensteuerregister dient.

Durch Einstellen des Flip-Flops 609 werden die Signale 744 und 745 "1"bzw. "0". Der Multiplexer 633 gibt folglich die Ausgangssignale 736 bis 743 des Registers 608 als Adressen 754 bis 761 der RAM 625 bis 632 ab.

Die in die RAM 625 bis 632 zu schreibenden Daten werden dann als Daten 714 bis 721 übertragen und "0101" wird als Daten 700 bis 703 übertragen, wodurch das Ausgangssignal 707 des Dekodierers 600 "1" wird. Durch Anlegen des Abtastimpulses 704 wird das Ausgangssignal 724 des NAND-Gates 603 als Einstellsignal für das Register 610 vorgesehen, um darin die Daten 714 bis 721 einzustellen.

Danach werden die Adressen 700 bis 703 "1111" und das Ausgangssignal 712 von dem -Dekodierer 600 wird "1".

Durch Anlegen des Abtastimpulses 704 wird das Ausgangssignal 726 des NAND-Gates 606 als Takt an Jeden der Flip-Flops 617 bis 624 angelegt. Als Folge werden die in das Register 610 eingestellten Daten 714 bis 721 als Daten 764 bis 753 in die Flip-Flops 617 bis 624 eingestellt, deren Einstellausgangssignale 764 bis 771 an die RAM 625 bis 632 gegeben werden.

030025/0795

Als nächstes werden die Adressen 7OO bis 703 zu "0111" gemacht und das Ausgangssignal 711 des Dekodierers 600 wird "1". Durch das Anlegen des Abtastimpulses 704 wird das Ausgangssignal 725 des NAND-Gates 6O5 "0" und als Stellenschreibimpuls an jeden der RAM 625 bis 632 angelegt. Als Ergebnis werden Schreibdaten, welche die Einstellausgangssignale 764 bis 771 der Flip-Flops 617 bis 624 sind, in die RAM 625 bis 632 in Übereinstimmung mit den Adressen 75^- bis 761, die von dem Multiplexer 633 abgegeben werden, geschrieben.

Durch Wiederholen der obigen Operationen werden die gewünschten Daten in die RAM 625 bis 632 geschrieben. Nach Vervollständigung dieses Schreibvorgangs werden die Adressen 700 bis 703 "1001" und das Ausgangssignal 706 des Dekodierers 600 wird "1". Wenn der Abtastimpuls 704 zugeführt wird, wird das Ausgangssignal 723 des NAND-Gates 602 "0", um den Flip-Flop 609 zurückzustellen, dessen Ausgangssignale 744 und 745 "0" bzw."1" werden. Als Folge gibt der Multiplexer 633 Zugriffsadressen 728 bis 735 als Adressen 754 bis 761 ab.

Wenn die RAM 625 bis 632 mit den Adressen 754 bis 761 als Ergebnis des Anlegens der Zugriffsadressen 728 bis 735 gespeist werden, werden die vorher in die RAM 625 bis 632 geschriebenen Daten davon als Lesedaten 772 bis 779 gelesen, die den ersten bis achten Konfigurationseinheitsauswahlsignalen in Fig. 1 entsprechen und die ein Signal zum Auswählen einer der Konfigurationseinheiten 6 bis 13 des Hauptspeichers 4 werden.

In dem Fall, in dem der Hauptspeicher 4 die acht Konfigurationseinheiten 6 bis 13 aufweist, ist es ausreichend, wenn der Konfigurations-RAM eine 3-Bit-Konfiguration hat. Die obige Ausführungsform ist jedoch so ausgebildet, daß ein Konfigurationseinheitsauswahlsignal von 8 Bits von

030025/0795

den RAM 625 bis 632 abgegeben werden kann, so daß eine Erweiterung der Konfigurationseinheit vorgenommen werden kann.

Wie vorangehend beschrieben wurde, wird gemäß der Erfindung in einem Datenverarbeitungssystem unter kombinierter Verwendung einer zentralen Datenverarbeitungseinheit und eines Hauptspeichers ein Konfigurations-RAM als Hauptspeichersteuereinrichtung verwendet und eine Konfigurationsdatenerzeugungseinheit wird außerhalb der Hauptspeichereinheit zum Erzeugen von Konfigurations-RAM-Schreibinformationen vorgesehen. Eine Adresse von der zentralen Datenverarbeitungseinheit wird als Adresseneingang zu dem Konfigurations-RAM verwendet und die Ausgangsdaten davon werden als Hauptspeicherkonfigurationseinheitauswahlsignal verwendet. Die Hauptspeicherkonfiguration und die Hauptspeicherkonfigurationaeinheitsauswahl können deshalb gleichzeitig und mit einem geringen Aufwand an Hardware ausgeführt werden.

030025/0795

Claims

REINLANDEFi & BEFiNHARDT

PATENTANWÄLTE

Orthstraße 12

D-8000 München

FUJITSU LIMITED

No.1015, Kamikodanaka

Nakahara-ku, Kawasaki-shi,

Kanagawa, 211 Japan

Patentansprüche

Hauptspeicherkonfigurationssteuersystem für ein Datenverarbeitungssystem mit einer Hauptspeichereinheit, die einen aus mehreren Konfigurationseinheiten bestehenden Hauptspeicher und eine Hauptspeichersteuereinrichtung zum Auswählen einer der Konfigurationseinheiten des Hauptspeichers und zum Steuern des Lesens und des Schreibens von Informationen unter Bezug auf die ausgewählte Konfigurationseinheit enthält, und mit einer zentralen Verarbeitungseinheit,
gekennzeichnet durch

eine ladbare Konfigurationseinheitsauswahlinformationsspeichereinrichtung zum Ausgeben von Konfigurationsdaten in Übereinstimmung mit einer Adresse von der zentralen Verarbeitungseinheit und

eine Konfigurationseinheitsauswahlsteuereinrichtung zum Schreiben von Konfigurationsdaten aus einer Konfigurationsdatenerzeugungseinheit, die außerhalb des Hauptspeichers vorgesehen ist und die das Lesen von der Konfigurationseinheiteauswahlinformationsspeichereinrichtung in Übereinstimmung mit der Adresse von der zentralen Verarbeitungseinheit steuert, in die Konfigurationseinheitsauswahlinformationsspeichereinrichtung,

030025/0795 -

ORIGINAL INSPECTED

wobei die Konfigurationsdaten durch die Konfigurationseinheitsauswahlsteuereinrichtung in die Konfigurationseinheit sauswahlinformationsspeichereinrichtung geschrieben und davon in Übereinstimmung mit der Adresse von der zentralen Verarbeitungseinheit gelesen werden, um eine der Konfigurationseinheiten des Hauptspeichers für einen Zugriff auszuwählen.
2. System nach Anspruch 1, dadurch gekennzeichnet, daß die Konfigurationseinheitsauswahlinformationsspeichereinrichtung durch einen fiandom-Zugriffsspeicher gebildet ist.
3. System nach Anspruch 1, dadurch gekennzeichnet, daß die Konfigurationseinheitsauswahlsteuereinrichtung einen Multiplexer zum Auswählen von Adressen von der Konfigurationsdatenerzeugungseinheit und der zentralen Verarbeitungseinheit zu der Konfigurationseinheitsauswahlinformationsspeichereinrichtung enthält.

030025/0795