DE2949768C2 - Speicherzuordnungs-Steuersystem für ein Datenverarbeitungssystem - Google Patents
Speicherzuordnungs-Steuersystem für ein DatenverarbeitungssystemInfo
- Publication number
- DE2949768C2 DE2949768C2 DE2949768A DE2949768A DE2949768C2 DE 2949768 C2 DE2949768 C2 DE 2949768C2 DE 2949768 A DE2949768 A DE 2949768A DE 2949768 A DE2949768 A DE 2949768A DE 2949768 C2 DE2949768 C2 DE 2949768C2
- Authority
- DE
- Germany
- Prior art keywords
- memory
- data
- address
- assignment
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
- G06F12/0646—Configuration or reconfiguration
- G06F12/0653—Configuration or reconfiguration with centralised address assignment
Description
3 4
heit 1 ausgelesenen Daten und die Speicherschreibda- 607 NAND-Gatter, 608 ein 8-Bit-Register, 609 ein FHp-
tensammelschiene 103 zum Übertragen der in die Spei- Flop, 610 ein 8-Bit-Register, 611 bis 616 NAND-Gatter,
chereinheit 1 zu schreibenden Daten vorgesehen. In der die einen Multiplexer 633 bilden, 617 bis 624 Flip-Flops,
Speichersteuereinrichtung 5 der Speichereinheit 1 er- 625 bis 632 Schreib/Lese-Speicher, von denen jeder eine
zeugt nach dem Empfangen der Zugriffsanforderung 5 Speicherkapazität von 256 Worten χ 1 Bit hai und die
der Speicherzugriffs-Anforderüngssammelschiene 100 den Hauptteil des Zuordnungsvorschriftdaten-Spei-
der Betriebsartsteuerkreis 14 auf der Speicherzeitgabe- chers bilden, und 700 bis 780 verschiedene Signalleitun-
sammelschiene 122 eine für den Speicher 4 notwendige gen.
Zeitgabe und gibt diese zu der Zugriffssteuer- und Ex- Die von der Zuordnungsvorschriftdaten-Erzeugungspandertreiberstufe
21. Der erste Adreßsteuerkreis 15 to einheit 3 ausgehenden Datenleitungen 714 bis 721 entnimmt
über die Speicheradressensammelschiene 107 sprechen den ersten bis dritten Adreßsignalleitungen
denjenigen Teil einer Adresse in der Speicheradressen- 111 bis 113 und den ersten bis achten Signalleiiungen
sammelschiene 101 auf, der in dem auszuwählenden 114 bis 121 in Fig. 1. Sie sind in Fig. 1 lediglich zur
Teilspeicher erforderlich ist, und gibt diesen Adressen- Vereinfachung der Beschreibung durch getrennte Leiteil
zu der Zugriffssteuer- und Expandertreiberstufe 21. 15 tungen bzw. Sammelschienen dargestellt In der Praxis
Währenddessen werden entweder die ersten bis drit- werden diese Daten jedoch auf Zeitmultiplexbasis überten
Adreßsignale auf den Leitungen 108 bis 110 von der tragen (in F i g. 4 gezeigte Signalsammdschiene).
Speicheradressensammelschiene 101 her oder die ersten Die nachfolgende Beschreibung bezieht sich auf die bis dritten Zuordnungsvorschriftdaten-Speicher- Adresseneinrtellung. Von der Zuordnungsvorschriftda-Schreibadreßsignale auf den Leitungen 111 bis 113 von 20 ten-Erzeugungseinheit 3 werden die .vdressen der jeder Zuordnungsvorschriften-Erzeugungseinheit 3 an weiligen Zuordnungvorschriftdaten über rie Leitungen den Zuordnungsvorschriftdatenspeicher-Adreßsteuer- 714 bis 721 zu dem Register 608 übertragen. Dazu wird kreis 18 gegeben und als erste bis dritte Zuordnursgsvor- »1101« als Eingangs-Signale auf den Eingängen 700 bis schriftdatenspeicher-Adreßsignale verwendet Diese 703 des Dekodierers 600 übertragen und ein Abtastim-Auswahl wird durch das Zuordnungsvorschriftdaten- 25 puls 704 r-*ird zu dem NAND-Gatter 607 gegeben. Der speicher-Adreßsteuersignal 138 ausgeführt, das durch Dekodierer 600 arbeitet in Übereinstimmung mit der den Zugriffssteuerkreis 20 in Übereinstimmung mit ei- Tatsache, daß das Adreßsignal 703 »1« ist, und das Ausnem Signal auf der Zugriffssteuersammelschiene 105 er- gangssignal 708 von dem Dekodierer 600 wird »1« mit zeugt wird. dem Ergebnis, daß ein Ausgangssignal 780 von dem Der Zuordnungsvorschriftdaten-Speicher 19 hat ei- 30 NAND-Gatter 604 an das Register 608 angelegt wird, nen 8 Wort ä 8 Bit-Aufbau und die acht Bits der Zuord- um darin die Adressen auf den Signalleitungen 714 bis nungsvorschriftdaten auf den Leitungen 114 bis 121 für 721 einzustellen.
Speicheradressensammelschiene 101 her oder die ersten Die nachfolgende Beschreibung bezieht sich auf die bis dritten Zuordnungsvorschriftdaten-Speicher- Adresseneinrtellung. Von der Zuordnungsvorschriftda-Schreibadreßsignale auf den Leitungen 111 bis 113 von 20 ten-Erzeugungseinheit 3 werden die .vdressen der jeder Zuordnungsvorschriften-Erzeugungseinheit 3 an weiligen Zuordnungvorschriftdaten über rie Leitungen den Zuordnungsvorschriftdatenspeicher-Adreßsteuer- 714 bis 721 zu dem Register 608 übertragen. Dazu wird kreis 18 gegeben und als erste bis dritte Zuordnursgsvor- »1101« als Eingangs-Signale auf den Eingängen 700 bis schriftdatenspeicher-Adreßsignale verwendet Diese 703 des Dekodierers 600 übertragen und ein Abtastim-Auswahl wird durch das Zuordnungsvorschriftdaten- 25 puls 704 r-*ird zu dem NAND-Gatter 607 gegeben. Der speicher-Adreßsteuersignal 138 ausgeführt, das durch Dekodierer 600 arbeitet in Übereinstimmung mit der den Zugriffssteuerkreis 20 in Übereinstimmung mit ei- Tatsache, daß das Adreßsignal 703 »1« ist, und das Ausnem Signal auf der Zugriffssteuersammelschiene 105 er- gangssignal 708 von dem Dekodierer 600 wird »1« mit zeugt wird. dem Ergebnis, daß ein Ausgangssignal 780 von dem Der Zuordnungsvorschriftdaten-Speicher 19 hat ei- 30 NAND-Gatter 604 an das Register 608 angelegt wird, nen 8 Wort ä 8 Bit-Aufbau und die acht Bits der Zuord- um darin die Adressen auf den Signalleitungen 714 bis nungsvorschriftdaten auf den Leitungen 114 bis 121 für 721 einzustellen.
den Zuordnungsvorschriftdaten-Speicher werden durch Als nächstes werden die Signalnalsingänge 700 bis
die Zuordnungsvorschriftdaten-Erzeugungseinheit 3 er- 703 mit »0001« belegt und das Ausgangssignal 705 des
zeugt und über die Sammelschiene 104 zugeführt Die 35 Dekodierers 600 wird »1«. Durch den Abtastimpuls 704
acht Teilspeichef-Auswahlsignale 127 bis 134, die von wird das Ausgangssigna! 722 des NAN D-Gatters 601 als
dem Zuordnungsvorschriftdaten-Speicher 19 abgeleitet Einstellsignal für das Flip-Flop 609 angelegt, das als
werden, werden jeweils zu der Zugriffssteuer- und Ex- Adreßsteuerregister dient Durch Einstellen des pupil
pandertreiberstufe 21 als Signal zum Auswählen einer Flops 609 werden die Signale 744 und 745 »1« bzw. »0«.
s| der acht Teilspeicher des Speichers 4 gesandt, um den 40 Der Multiplexer 633 gibt folglich Ausgangssignale auf
I^ Teilspeicher zu aktivieren. den iignalleitungen 736 bis 743 des Registers 608 als
(| Die Schreibdaten für den Speicher 4 werden von der Adresse auf den Adreßleitungen 754 bis 761 zu den
U zentralen Verarbeitungseinheit 2 über die Schreibda- Speichern 625 bis 632 ab.
U tensammelschiene 103 zu dem Schreibdatenkreis 17 und Die in die Speicher 625 bis 632 zu schreibenden Daten
somit zu dem jeweils ausgewählten Teilspeicher über 45 werden dann über die Datenleitungen 714 bis 721 über-
die Teilspeicher-Datensammelschiene 137 und die Zu- tragen. Dazu wird »0101« auf die Eingänge 700 bis 703
;| griffssteuer- und Expandertreiberstufe 21 gesandt Von gegeben, wodurch das Ausgangssignal 707 des Dekodie-
':) dem ausgewählten Teilspeicher gelesene Daten werden rers 600 »1« wird. Durch Anlegen des Abtastimpulses
J! über die Teilspeicher-Lesisammelschiene 136 zu dem 704 wird das Ausgangssignal 724 des NAND-Gatters
f£ Lesedatenkreis 16 und somit zu der zentralen Verarbei- 50 603 als Einstellsignal für das Register 610 vorgesehen,
f| tungseinheit 2 über die Speicherlesedatensammelschie- um darin die auf den Datenleitungen 714 bis 721 befind-
ne 102 gesandt. liehen Zuordnungsvorschriftdaten einzustellen.
ff In den F i g. 2 und 3 bezeichnen 200 bis 202 Adressen- Dan-ch werden die Eingänge 700 bis 703 mit »1111«
Il bits, die den Bits auf den Adreßsignal-Leitungen 108 bis belegt und das Ausgangssignal 712 von dem Dekodierer
ijj HObzw. 111 bis 113in Fig. 1 entsprechen,während203 55 600 wird »1«. Durch Anlegen des Abtastimpiilses 704
jp bis 210 Datenbits bezeichnen, die den Bits auf den Si- wird das Ausgangssignal 726 des NAND-Gatters 606 als
% gnalleitungen 114 bis 121 bzw. 127 bis 134 entsprechen. Takt an jeden der Flip-Flops 617 bis 624 angelegt Als
Il Beim Zugriff zu dem Speicher, wenn die Adresse bei- Folge wird die in das Register 610 eingegebene Zuord-
|| spielsweise »000« ist, wird das Datenbit 203 bei dem nungrvorschrift zunächst in die Flip-Flops 617 bis 624
fi Beispiel der Fi g. 2 »1«, so daß der erste Teilspeicher 6 60 weitergegeben, deren Ausgangssignale dann über die
in dem Speicher 4 ausgewählt wird. Beim Beispiel der Signalleitungen 764 bis 721 an die Speicher 625 bis 632
F i g. 3 ist das Datenbit 210 »1«, so daß der achte Teil- gegeben werden.
speicher 13 in dem Speicher 4 ausgewählt wird. Die Als nächstes wird die Signalkombination »Olli« in
Inhalte des Zuordnungsvorschriftdaten-Speichers 19 den Dekodierer 600 ^egeben und das Ausgangssignal
können willkürlich durch die von der Zuordnungsvor- 63 711 des Dekodierers 600 wird »1«. Durch das Anlegen
schriftdaten-Erzeugungseinheit 3 gelieferte Informa- des Abtastimpulses 704 wird das Ausgangssignal 725
tion, wie vorstehend erwähnt, eingestellt werden. des NAND-Gatters 605 »0« und als Stellenschreibim-
In Fig.4 bezeichnet 600 einen Dekodierer, 601 bis puls an jeden der Speicher 625 bis 632 angelegt. Als
Ergebnis werden Schreibdaten, welche die Signale auf den Leitungen 764 bis 771 der Flip-Flops 617 bis 624
sind, in die Speicher 62S bis 632 in Übereinstimmung mit der Adresse auf den Adreßleitungen 754 bis 761, die von
dem M ultiplexer 633 abgegeben wird, geschrieben. s
Durch Wiederholen der obigen Operationen werden alle gewünschten Zuordnungsvorschriften in die Speicher 625 bis 632 geschrieben. Nach Vervollständigung
dieses Schreibvorgangs werden die Eingänge 700 bis 703 mit »1001« belegt und das Ausgangssignal 706 des
Dekodierers 600 wird »1«. Wenn der Abtastimpuls 704 zugeführt wird, wird das Ausgangssignal 723 des
NAND-Gatters 602 »0«, um den Flip-Flop 609 zurückzustellen, dessen Ausgangssignale 744 und 745 »0« bzw.
»1« werden. Als Folge gibt der Multiplexer 633 die Zu- is griffsadresse auf den Leitungen 728 bis 735 über die
Adreßleitungen 754 bis 761 ab.
Wenn die Speicher S2S bis €32 mit der Adresse auf
den Adreßleitungen 754 bis 761 als Ergebnis des Anlegens der Zugriffsadresse auf den Leitungen 728 bis 735
gespeist werden, werden die vorher in den Speicher 625 bis 632 geschriebenen Daten, der Zuordnungsvorschrift
über die Leitungen 772 bis 779 ausgegeben, die den acht Teilspeicher-Auswahlsignalen 127—134 in Fig. 1 entsprechen und ein Signal zum Auswählen eines der Teil-
speicher 6 bis 13 des Speichers 4 darstellen.
Bei der Ausführungsform der F i g. 4 wird jeweils mit acht Adreßsignalleitungen, 728 bis 735 und 714 bis 721,
gearbeitet, während bei der Ausführungsform in F i g. 1
mit nur drei Adreßsignalleitungen, nämlich einerseits 108 bis 110 und andererseits 111 bis 113 gearbeitet wird.
Wie vorangehend beschrieben wurde, wird gemäß der Erfindung in einem Datenverarbeitungssystem unter kombinierter Verwendung einer zentralen Datenverarbeitungseinheit und eines Speichers ein Zuord-
nungsvorschriftdaten-Speicher als Speichersteuereinrichtung verwendet und eine Zuordnungsvorschriftdaten-Erzeugungseinheit wird außerhalb der Speichereinheit zum Erzeugen von Zuordnungs-Schreibinformationen vorgesehen. Eine Adresse von der zentralen Daten-
Verarbeitungseinheit wird als Adresseneingang zu dem Zuordnungsvorschriftdaten-Speicher verwendet und
die Ausgangsdaten davon werden als Teilspeicher-Auswahlsignale verwendet Die Zuordnungsvorschrift und
die Teilspeicherauswahl können deshalb mit einem geringen Aufwand an Hardware ausgeführt werden.
50
55
Claims (1)
1. Speicherzuordnungs-Steuersystem für ein Da- ten Anordnung werden die Daten aus dem Hilfsspeicher
tenverarbeitungssystem mit einer zentralen Verar- 5 in eine Modulauswahleinheit eingegeben, von der die
beitungseinheit und mit einer Speichereinheit, die Daten für den Zugriff für den jeweiligen Teilspeicher
einen aus mehreren Teilspeichern bestehenden Spei- ausgegeben werden. Dieser Zugriff kann nur mit einem
eher und eine Speichersteuereinrichtung zum Aus- relativ großen Zeitaufwand erfolgen.
wählen eines der Teilspeicher des Speichers und Der Erfindung liegt die Aufgabe zugrunde, ein Speizum
Steuern des Lesens und des Schreibens von io cherzuordnungs-Steuersystem für ein Datenverarbei-Informationen
unter Bezug auf den ausgewählten tungssystem der eingangs genannten Art zu schaffen,
Teilspeicher enthält, wobei die Sipeichersteuerein- das trotz geringem Aufwand an Hardware einen berichtung
einen Zuordnungsvorschiriftdaten-Speicher schleunigten Zugriff und somit einen Betrieb mit höhezum
Ausgeben von Teilspeicher-Ansteuersignalen rsn Geschwindigkeiten ermöglicht
in Obereinstimmung mit Adressen von der zentralen is Gelöst wird diese Aufgabe durch die kennzeichnen-Verarbeitungseinheit und in Obereinstimmung mit den Merkmale des Anspruchs 1. Weiterbildungen der Zuordnungsvorschriftdaten bezüglich dieser Adres- Erfindung sind in den Unteransprüchen angegeben,
sen zu den Ansteuersignalen aufweist, dadurch Die Erfindung wird beispielhaft anhand der Zeichgekennzeichnet, daß die Speichersteuerein- nung erläutert, in der sind
in Obereinstimmung mit Adressen von der zentralen is Gelöst wird diese Aufgabe durch die kennzeichnen-Verarbeitungseinheit und in Obereinstimmung mit den Merkmale des Anspruchs 1. Weiterbildungen der Zuordnungsvorschriftdaten bezüglich dieser Adres- Erfindung sind in den Unteransprüchen angegeben,
sen zu den Ansteuersignalen aufweist, dadurch Die Erfindung wird beispielhaft anhand der Zeichgekennzeichnet, daß die Speichersteuerein- nung erläutert, in der sind
richtung (5) ,weiterhin einen Zuordnungsvorschrift- 20 F i g. 1 ein Blockschaltbild einer Ausführungsform der
daten-Adreßsteuerkreis (iS) zum Sehreiben der Zu- Erfindung,
Ordnungsvorschriftdaten aus einer Zuordnungsvor- F i g. 2 und 3 Darstellung der gespeicherten Inhalte
schriftdaten-Erzeugungseinheit (3), die außerhalb eines Zuordnungsvorschriftdaten-Speichers und
des Speichers (1) vorgesehen ist und die das Lesen Fig.4 ein Blockschaltbild einer Zuordnungsvor-
von dem Zuordnungsvorschriftdaten-Speicher (19, 25 schriftdatenspeicher-Adreßsteuereinrichtung, eines Zu-
625—632) in Übereinstimmung mit der Adresse von ordnungsvorschriftdaten-Speichers und eines Zugriffs-
der zentralen Verarbeitungseinheit (2) steuert, in Steuerkreises für die Verwendung bei der Erfindung,
den Zuordnungsvorschriften-Speicher (19, In F i g. 1 bezeichnet 1 eine Speichereinheit 2 eine
625—632) aufweist zentrale Verarbeitungseinheit, 3 eine Zuordnungsvor-
2. System nach Anspruch 1, dadurch gekennzeich- 30 schriftdaten-Erzeugungseinheit, 4 den eigentlichen
net, daß der Tuordnungsvorschriftdaten-Speicher Speicher, 5 eine Speichersteuereinrichtung, 6 bis 13 er-
(19,625—632) ein Randomzugriffsspeicher ist ste bis achte Teilspeicher, 14 einen Betriebsartsteuer-
3. System nach Anspruch 1, dadurch gekennzeich- kreis, 15 einen ersten Adreßsteuerkreis, 16 einen Lesenet,
daß der Zuordnungsvorschriftdaten-Adreßsteu- datenkreis, 17 einen Schreibdatenkreis, 18 einen zweiten
erkreis (18) einen Multiplexer zum Obertragen von 35 (Zuordnungsvorschriftdatenspeicher-JAdreßsteuer-Adressen
von der Zuordnungsvorschriftdaten-Er- kreis, 19 einen Zuordnungsvorschriftdaten-Speicher. 20
Zeugungseinheit (3) und der zentralen Verarbei- einen Zugriffssteuerkreis, 21 eine Zugriffssteuer- und
tungseinheit (2) zu dem Zuordnungsvorschriftdaten- Expandertreiberstufe, 100 eine Speicherzugriffs-Anfor-Speicher
(19,625—632) enthält derungsleitung, 101 eine Speichsradre^snsammelschie-
40 ne, 102 eine Lesedatensammelschiene, 103 eine Schreib-
datensammelschiene, 104 eine Zuordnungsvorschriftdaten-Sammelschiene,
105 eine Zugriffssteuerleitung, 106 eine Zuordnungsvorschriftdaten-Schreibadressen-Sam-
Die Erfindung betrifft ein Speicherzuordnungs-Steu- melschiene, 107 eine Speicheradreßsignal-Sammelschie-
ersystem für ein Datenverarbeitungssystem der im 45 ne, 108 bis 110 erste bis dritte Teilspeicher-Adreßsignal-
Oberbegriff des Patentanspruchs 1 genannten Art leitungen, 111 bis 113 erste bis dritte Adreßleitungen für
Bei einem Speicherzuordnungs-Steuersystem, bei den Zuordnungsvorschriftdaten-Speicher, 114 bis 121
dem der Speicher aus mehreren Teilspeichern besteht, erste bis achte Signalleitungen für die Eingabe der Zuist
eine Anordnung erforderlich, die eine freie Wahl je- Ordnungsvorschriftdaten in den Zuordnungsvorschriftdes
Teilspeichers erlaubt Hierfür ist es beim Stand der so daten-Speicher, 122 eine Speicherzeitgabesammelschie-Technik
üblich, in dem Speicherzuordnungs-Steuersy- ne. 123 eine Teilspeicher-Adressen-Sammelschiene, 124
stern einen Adressenumsetzungskreis vorzusehen, der bis 126 erste bis dritte Adreßsignalleitungen, 127 bis 134
durch einen Schaltkreis oder einen Verzweigungskreis erste bis achte Teilspeicher-Auswahlsignalleitungen,
zum Umsetzen eines Adressenbits und einen Kreis zum 135 ein Zuordnungsvorschriftdaten-Zugriffssteuersi-Dekodieren
der Adresse nach der Umsetzung gebildet 55 gnal, 136 eine Teilspeicher-Lesedatensammelschiene,
ist um zu bestimmen, welcher der Teilspeicher aktiviert 137 eine Teilspeicher-Schreibdatensammelschiene und
ist oder eine Anordnung zu verwenden, die eine Adres- 138 ein Zuordnungsvorschriftdatenspeicher-Adreßsteuse
hält, mit welcher der Zugriff für jeden Teilspeicher ersignal.
erfolgt und welche diese mit einer Adresse von der Der Speicher 4 der Speichereinheit 1 weist erste bis
zentralen Verarbeitungseinheit vergleicht und denjeni- eo achte Teilspeicher 6 bis 13 auf und der Zuordnungsvorgen
Teilspeicher aktiviert, dessen Adresse mit der schriftdaten-Speicher 19 hat eine 8 Wort & 8 Bit-Zuord-Adresse
von der zentralen Verarbeitungseinheit über- nungsvorschrift.
einstimmt. Ein solches System erfordert jedoch die Ver- Zwischen der Speichereinheit 1 und der zentralen
Wendung eines Adressenumsetzkreises, eines Teilspei- Verarbeitungseinheit 2 sind die Speicherzugriffs-Anforcherauswahlkreises
oder eines Adressenkomparators 65 derungssammelschiene 100 zum Anfordern des Schreifür
jeden Teilspeicher und beeinflußt somit die Lei- bens oder Lesens, die Leitung 101 zum Übertragen eistungsfähigkeit
und Zuverlässigkeit des Datenverarbei- ner Zugriffsanforderung, die Speicherlesedatensammeltungssvstems
wesentlich. schiene 102 zur Übertragung der von der Speicherein-
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15482778A JPS5580164A (en) | 1978-12-13 | 1978-12-13 | Main memory constitution control system |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2949768A1 DE2949768A1 (de) | 1980-06-19 |
DE2949768C2 true DE2949768C2 (de) | 1986-09-11 |
Family
ID=15592738
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2949768A Expired DE2949768C2 (de) | 1978-12-13 | 1979-12-11 | Speicherzuordnungs-Steuersystem für ein Datenverarbeitungssystem |
Country Status (6)
Country | Link |
---|---|
US (1) | US4562532A (de) |
JP (1) | JPS5580164A (de) |
AU (1) | AU532288B2 (de) |
CA (1) | CA1152212A (de) |
DE (1) | DE2949768C2 (de) |
ES (1) | ES486724A1 (de) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5740790A (en) * | 1980-08-25 | 1982-03-06 | Fujitsu Ltd | Storage control system |
IT1153611B (it) * | 1982-11-04 | 1987-01-14 | Honeywell Inf Systems | Procedimento di mappatura della memoria in sistema di elaborazione dati |
US4630230A (en) * | 1983-04-25 | 1986-12-16 | Cray Research, Inc. | Solid state storage device |
US4829467A (en) * | 1984-12-21 | 1989-05-09 | Canon Kabushiki Kaisha | Memory controller including a priority order determination circuit |
US4658359A (en) * | 1984-12-31 | 1987-04-14 | The United States Of America As Represented By The Secretary Of The Navy | Method for managing redundant resources in a complex avionics communication system |
US4744025A (en) * | 1985-05-02 | 1988-05-10 | Digital Equipment Corporation | Arrangement for expanding memory capacity |
CA1234224A (en) * | 1985-05-28 | 1988-03-15 | Boleslav Sykora | Computer memory management system |
JPS6219904A (ja) * | 1985-07-18 | 1987-01-28 | Diesel Kiki Co Ltd | マイクロプロセツサを用いた制御装置 |
JPS62124689A (ja) * | 1985-11-25 | 1987-06-05 | Nec Corp | プログラマブルチツプセレクト信号発生回路 |
US4740916A (en) * | 1985-12-19 | 1988-04-26 | International Business Machines Corporation | Reconfigurable contiguous address space memory system including serially connected variable capacity memory modules and a split address bus |
US4980850A (en) * | 1987-05-14 | 1990-12-25 | Digital Equipment Corporation | Automatic sizing memory system with multiplexed configuration signals at memory modules |
US5115511A (en) * | 1987-09-08 | 1992-05-19 | Siemens Ak. | Arrangement for loading the parameters into active modules in a computer system |
US5268319A (en) * | 1988-06-08 | 1993-12-07 | Eliyahou Harari | Highly compact EPROM and flash EEPROM devices |
US5142638A (en) * | 1989-02-07 | 1992-08-25 | Cray Research, Inc. | Apparatus for sharing memory in a multiprocessor system |
DE69034191T2 (de) | 1989-04-13 | 2005-11-24 | Sandisk Corp., Sunnyvale | EEPROM-System mit aus mehreren Chips bestehender Blocklöschung |
US5168555A (en) * | 1989-09-06 | 1992-12-01 | Unisys Corporation | Initial program load control |
CA2028551A1 (en) * | 1989-11-03 | 1991-05-04 | John S. Thayer | Data destination facility |
US5179686A (en) * | 1990-08-16 | 1993-01-12 | Ncr Corporation | Method for automatically detecting the size of a memory by performing a memory warp operation |
US5206952A (en) * | 1990-09-12 | 1993-04-27 | Cray Research, Inc. | Fault tolerant networking architecture |
US6230233B1 (en) * | 1991-09-13 | 2001-05-08 | Sandisk Corporation | Wear leveling techniques for flash EEPROM systems |
WO1993022726A1 (en) * | 1992-05-04 | 1993-11-11 | Compaq Computer Corporation | Single map data destination facility |
US5537646A (en) * | 1992-11-19 | 1996-07-16 | The United States Of America As Represented By The Secretary Of The Navy | Apparatus initialized for selected device based upon timing, interrupt, and DMA control commands within configuration data passed from processor to transfer data to selected device |
US5446860A (en) * | 1993-01-11 | 1995-08-29 | Hewlett-Packard Company | Apparatus for determining a computer memory configuration of memory modules using presence detect bits shifted serially into a configuration register |
US5341494A (en) * | 1993-02-12 | 1994-08-23 | Compaq Computer Corporation | Memory accessing system with an interface and memory selection unit utilizing write protect and strobe signals |
US5586300A (en) * | 1994-07-20 | 1996-12-17 | Emc Corporation | Flexible addressing memory controller wherein multiple memory modules may be accessed according to comparison of configuration addresses |
US6047361A (en) * | 1996-08-21 | 2000-04-04 | International Business Machines Corporation | Memory control device, with a common synchronous interface coupled thereto, for accessing asynchronous memory devices and different synchronous devices |
US6314489B1 (en) * | 1998-07-10 | 2001-11-06 | Nortel Networks Limited | Methods and systems for storing cell data using a bank of cell buffers |
US6694385B1 (en) * | 1999-09-10 | 2004-02-17 | Texas Instruments Incorporated | Configuration bus reconfigurable/reprogrammable interface for expanded direct memory access processor |
WO2004040586A1 (en) * | 2002-10-28 | 2004-05-13 | Sandisk Corporation | Automated wear leveling in non-volatile storage systems |
US6928511B2 (en) * | 2003-03-03 | 2005-08-09 | High Tech Computer, Corp. | Method and system for managing virtual memory |
CN106547719A (zh) * | 2016-09-26 | 2017-03-29 | 中国电子科技集团公司第二十九研究所 | 一种系统通信和控制处理同步方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3902164A (en) * | 1972-07-21 | 1975-08-26 | Ibm | Method and means for reducing the amount of address translation in a virtual memory data processing system |
JPS532296B2 (de) * | 1973-03-19 | 1978-01-26 | ||
FR130806A (de) * | 1973-11-21 | |||
DE2364408C3 (de) * | 1973-12-22 | 1979-06-07 | Olympia Werke Ag, 2940 Wilhelmshaven | Schaltungsanordnung zur Adressierung der Speicherplätze eines aus mehreren Chips bestehenden Speichers |
CA1053352A (en) * | 1974-11-12 | 1979-04-24 | Scott A. Inrig | Method for providing a substitute memory module in a data processing system |
US3967104A (en) * | 1974-11-26 | 1976-06-29 | Texas Instruments Incorporated | Direct and indirect addressing in an electronic digital calculator |
DE2524802A1 (de) * | 1975-06-04 | 1976-12-16 | Siemens Ag | Arbeitsspeicheranordnung |
US4028684A (en) * | 1975-10-16 | 1977-06-07 | Bell Telephone Laboratories, Incorporated | Memory patching circuit with repatching capability |
US4149244A (en) * | 1976-06-07 | 1979-04-10 | Amdahl Corporation | Data processing system including a program-executing secondary system controlling a program-executing primary system |
US4244032A (en) * | 1977-12-16 | 1981-01-06 | Oliver Douglas E | Apparatus for programming a PROM by propagating data words from an address bus to the PROM data terminals |
US4223381A (en) * | 1978-06-30 | 1980-09-16 | Harris Corporation | Lookahead memory address control system |
US4320453A (en) * | 1978-11-02 | 1982-03-16 | Digital House, Ltd. | Dual sequencer microprocessor |
US4281379A (en) * | 1978-12-18 | 1981-07-28 | Mcdonnell Douglas Corporation | Computer driven control system for a numerically controlled machine tool |
US4394734A (en) * | 1980-12-29 | 1983-07-19 | International Business Machines Corp. | Programmable peripheral processing controller |
-
1978
- 1978-12-13 JP JP15482778A patent/JPS5580164A/ja active Pending
-
1979
- 1979-12-06 AU AU53530/79A patent/AU532288B2/en not_active Ceased
- 1979-12-10 ES ES486724A patent/ES486724A1/es not_active Expired
- 1979-12-11 DE DE2949768A patent/DE2949768C2/de not_active Expired
- 1979-12-13 CA CA000341797A patent/CA1152212A/en not_active Expired
-
1982
- 1982-05-24 US US06/381,554 patent/US4562532A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US4562532A (en) | 1985-12-31 |
AU5353079A (en) | 1980-06-19 |
AU532288B2 (en) | 1983-09-22 |
JPS5580164A (en) | 1980-06-17 |
ES486724A1 (es) | 1980-09-16 |
DE2949768A1 (de) | 1980-06-19 |
CA1152212A (en) | 1983-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2949768C2 (de) | Speicherzuordnungs-Steuersystem für ein Datenverarbeitungssystem | |
DE3902425C2 (de) | ||
DE3724317C2 (de) | ||
DE2803989A1 (de) | Wahlfreie zugriffsspeichervorrichtung fuer digitale daten | |
DE2703578A1 (de) | Videospeicher | |
DE2844357A1 (de) | Speichererweiterung | |
DE2432608C3 (de) | Speicheranordnung fur eine Datenverarbeitungseinrichtung | |
DE2725396C3 (de) | ||
DE2637054A1 (de) | Steuervorrichtung fuer einen pufferspeicher | |
DE3832440A1 (de) | Testschaltungseinrichtung | |
DE2539211A1 (de) | Zugriffssteuereinheit | |
DE2551740A1 (de) | Datenverarbeitungseinheit | |
DE2718551B2 (de) | ||
DE3743924A1 (de) | Speichereinrichtung | |
DE3214230C2 (de) | Speicheranordnung mit Mehrfach-Zugriffsleitungen | |
DE2100443A1 (de) | Verfahren und Vorrichtung zur Prüfung von logischen Funktionen in einem Datenuber tragungssystem mit mehreren Ubertragungs leitungen | |
DE2343501C3 (de) | Steuerschaltung für zumindest eine Rechenanlage mit mehreren für die Durchführung von Ein-/Ausgabe-Programmen bestimmten Registern | |
DE1957600C3 (de) | ||
DE2235883A1 (de) | Datenverarbeitungseinrichtung | |
DE2527236C3 (de) | Anordnung zum Einsetzen von Daten in ein Register | |
DE2419836C3 (de) | Schaltungsanordnung zur Durchführung von Unterprogramm-Sprungbefehlen in Datenverarbeitungsanlagen | |
EP0771463B1 (de) | Verfahren und vorrichtung zum speichern und drehen von bitmustern | |
DE3236524A1 (de) | Byteweise adressierbare speicheranordnung fuer befehle und daten mit variabler laenge | |
DE3016738A1 (de) | Verfahren zur uebertragung eines bitmusterfeldes in einen speicher und schaltungsanordnung zur ausuebung des verfahrens | |
DE1424746A1 (de) | Datenverarbeitungsanlage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OAP | Request for examination filed | ||
OD | Request for examination | ||
8128 | New person/name/address of the agent |
Representative=s name: REINLAENDER, C., DIPL.-ING. DR.-ING., PAT.-ANW., 8 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |