DE3013523A1 - Datenerhaltungs- und pruefschaltungsanordnung fuer speicher - Google Patents

Datenerhaltungs- und pruefschaltungsanordnung fuer speicher

Info

Publication number
DE3013523A1
DE3013523A1 DE19803013523 DE3013523A DE3013523A1 DE 3013523 A1 DE3013523 A1 DE 3013523A1 DE 19803013523 DE19803013523 DE 19803013523 DE 3013523 A DE3013523 A DE 3013523A DE 3013523 A1 DE3013523 A1 DE 3013523A1
Authority
DE
Germany
Prior art keywords
memory
voltage supply
digital
supply stage
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803013523
Other languages
English (en)
Other versions
DE3013523C2 (de
Inventor
James Larry Tallman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of DE3013523A1 publication Critical patent/DE3013523A1/de
Application granted granted Critical
Publication of DE3013523C2 publication Critical patent/DE3013523C2/de
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/1666—Error detection or correction of the data by redundancy in hardware where the redundant component is memory or memory area
    • G06F11/167—Error detection by comparing the memory output
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G06F11/0763—Error or fault detection not based on redundancy by bit configuration check, e.g. of formats or tags
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/14—Error detection or correction of the data by redundancy in operation
    • G06F11/1402—Saving, restoring, recovering or retrying
    • G06F11/1415—Saving, restoring, recovering or retrying at system level
    • G06F11/1441—Resetting or repowering
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2015—Redundant power supplies

Description

Beschreibung
Die vorliegende Erfindung betrifft eine Datenerhaltungs- und Prüfschaltungsanordnung für Speicher.
Aufgrund der Fortschritte des Standes der Halbleitertechnologie hinsichtlich Größe, Kosten und Leistungsverbrauchreduzierung ist es zweckmäßig, digitale Verarbeitungs- und Rechnersysteme in elektrische Geräte aller Arten einzubauen. Ein Problem derartiger Systeme besteht jedoch darin, daß bei Unterbrechung oder Abschaltung der Spannungsversorgung im Betrieb in Systemspeichern enthaltene Daten verloren gehen. Dieses Problem wurde bis zu einem gewissen Grade dadurch gelöst, daß für die Speicherbausteine eine Reserve-Batteriespannungsversorgung vorgesehen wurde, um die gespeicherten Daten zu erhalten. Ein weiteres Problem besteht jedoch in der Sicherstellung, daß die gespeicherten Daten bei der erneuten Einschaltung der Betriebsspannung richtig bzw. gültig sind. Es ist vorgeschlagen worden, ein bekanntes Datenwort zu speichern und dieses Wort vor einem erneuten Beginn von Datenverarbeitungsvorgängen als gültig zu prüfen. Ein derartiges bekanntes Datenwort kann jedoch immer dasselbe sein und immer in der gleichen Speicherstelle gespeichert werden, wobei durch eine unbestimmte physikalische Eigenschaft des Speicherbausteins dessen Speicherstelle das bekannte Wort fest annehmen kann, was einem gespeicherten latenten Bild in einer Anzeigeeinrichtung analog ist. Dies führt zu der Gefahr, daß das bekannte Datenwort bei erneuter Einschaltung der Betriebsspannung durch den Speicher zur Prüfung erzeugt werden kann, auch wenn der Inhalt des Speichers während des Verlustes der Betriebsspannung zerstört wurde.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde, eine Datenerhaltungs- und Prüfschaltungsanordnung anzugeben, bei der die vorstehend genannte Gefahr nicht auftritt.
030043/0833
Zur Lösung dieser Aufgabe ist eine Datenerhaltungs- und Prüfschaltungsanordnung der eingangs genannten Art durch folgende Merkmale gekennzeichnet:
Eine an einen Speicher angekoppelte Spannungsversorgung mit einer Haupt-Spannungsversorgungsstufe und einer Reserve-Spannungsversorgungsstufe, einen Generator zur Erzeugung einer ersten Digitalzahl, eine Verarbeitungs- und Steuerlogik zur Erzeugung einer zweiten, mathematisch auf die erste Digitalzahl bezogene Digitalzahl, zur Einspeicherung der ersten und zweiten Digitalzahl in den Speicher sowie zur Auslesung der ersten und zweiten Digitalzahl und Prüfung des Zusammenhangs zwischen diesen zwecks Realisierung einer Prüfung der Gültigkeit des Speicherinhaltes und eine Benutzerschaltung zur Realisierung einer Anzeige der Prüfung.
Bei der vorstehend definierten erfindungsgemäßen Schaltungsanordnung wird ein Speicherinhalt nach einer Unterbrechung und einer nachfolgenden Einschaltung der Betriebsspannung als gültig geprüft.
Durch die Schaltungsanordnung können dabei zwei pseudowillkürlich erzeugte Digitalzahlen in vorgegebenen Speicherstellen für eine spätere Prüfung gespeichert werden.
Der Speicherinhalt wird dabei nach einer Unterbrechung und einer nachfolgenden erneuten Einschaltung der Hauptbetriebsspannung durch Speicherung einer willkürlichen Digitalzahl und einer speziellen aus dieser abgeleiteten Codezahl in benachbarten Speicherstellen, sowie durch nachfolgende Prüfung des Zusammenhangs zwischen der Digitalzahl und der Codezahl als gültig geprüft.
In einem elektrischen Gerät, das digitale Verarbeitungsschaltungen enthält, wird die Reserve-Spannungsversorgung dazu ver-
030043/0633
wendet, um den Status des Speicherinhaltes während einer Unterbrechung oder eines Verlustes der Haupt-Spannungsversorgung aufrecht zu erhalten. Es wird eine pseudo-willkürliche Digitalzahl N1 erzeugt und in einer speziellen Weise verarbeitet, um eine zweite Digitalzahl N2 zu erzeugen, welche eindeutig auf N1 bezogen ist. Die Digitalzahlen N1 und N2 werden in vorgegebenen benachbarten ersten und zweiten Speicherstellen gespeichert und während des Normalbetriebs des Gerätes in diesen Speicherstellen gehalten. Der Speicherstatus kann zu jeder Zeit durch Auslesung der Digitalzahlen N1 und N2 sowie durch Prüfung des Zusammenhangs zwischen diesen beiden Zahlen geprüft werden. Es ist speziell wichtig, diesen Zusammenhang nach einer Unterbrechung oder einem Verlust der Hauptspannungsversorgung zu prüfen, wobei eine Reserve-Spannungsversorgung, wie beispielsweise eine Batterie verwendet wird, um die in den Systemspeichern gespeicherten Daten zu erhalten. Ein richtiger Zusammenhang zwischen den Digitalzahlen N1 und N2 ist eine Verifikation dafür, daß der Status der Daten im Speicher erhalten geblieben ist.
Eine spezielle Ausgestaltung des Erfindungsgedankens ist in einem Unteranspruch gekennzeichnet.
Die Erfindung wird im folgenden anhand eines in- der einzigen Figur der Zeichnung dargestellten Ausführungsbeispiels näher erläutert. Die Figur zeigt ein Blockschaltbild einer bevorzugten Ausführungsform einer erfindungsgemäßen Datenerhaltungs- und Prüfschaltungsanordnung.
Die erfindungsgemäße Datenerhaltungs- und Prüfschaltungsanordnung kann in einem elektronischen Gerät, beispielsweise in Rechner- oder Meßinstrumenten, oder in Datenübertragungsanlagen verwendet werden, in denen eine digitale Prozessorschaltung 10 und ein Speicher 12 vorhanden sind. Die digitale
030043/0833
Prozessorschaltung 10 kann irgendeine Kombination von logischen Gattern, Schieberegistern, Flip-Flops, und so weiter sein, mittels denen die jeweils erforderliche digitale Signalverarbeitung durchgeführt wird. Eingangsdaten werden über Eingangsleitungen 14 in die digitale Prozessorschaltung 10 eingespeist, während verarbeitete Daten über Ausgangsleitungen 16 ausgegeben werden. Die Eingangs- und Ausgangsleitungen 14 und 16 können durch denselben Daten-Bus gebildet werden. Die digitale Verarbeitungsschaltung 10 kann auch Verarbeitungs- und Steuerlogikschaltungen enthalten. In der dargestellten Ausführungsform ist jedoch eine getrennte Verarbeitungs- und Steuerlogikschaltung 18 vorgesehen, welche beispielsweise durch eine getrennte Mikroprozessor- oder Mikrocomputer-Hardware gebildet wird. Schaltungen dieser Are sind konventionell und an sich bekannt. Sie werden daher hier nicht detaillierter beschrieben.
Der Speicher 12 kann in seiner einfachen Form durch ein oder mehrere Flip-Flops gebildet werden. Es ist jedoch zweckmäßiger, daß für diesen Speicher ein Speicher mit wahlfreiem Zugriff (RAM) mit Tausenden von adressierbaren Speicherstellen vorgesehen wird. Der Speicher 12 ist wie dargestellt zu seiner Energieversorgung zwischen eine Spannungsversorgungsschaltung und Masse geschaltet. Die Spannungsversorgung kann entweder durch eine Haupt-Spannungsversorgungsstufe 20 oder eine Reserve-Spannungsversorgungsstufe 22 erfolgen, welche über einen Schalter 24 an den Speicher 12 angekoppelt sind. Die Haupt-Spannungsversorgungsstufe 20 ist zweckmäßigerweise die Spannungsversorgung für das gesamte System, während die Reserve-Spannungsversorgungsstufe 22 entweder durch die im Gerät vorgesehene Batterie oder durch eine externe Spannungsversorgungsschaltung gebildet werden kann. Der Schalter 24 ist vorzugsweise ein elektronischer Schalter, wie beispielsweise ein Paar von als Komparator geschalteten Transistoren mit zugehörigen Vorspannungs- und Sensor-
030043/0833
kreisen, wodurch er auf die richtige Spannungsversorgungsstufe geschaltet werden kann. Im Normalbetrieb ist die Haupt-Spannungsversorgungsstufe 20 über den Schalter 24 an den Speicher 12 angekoppelt. Wird die Haupt-Spannungsversorgungsstuf e unterbrochen oder abgeschaltet, so wird die Reserve-Spannungsversorgungsstufe 22 in die Schaltung eingeschaltet, um die im Speicher 12 gespeicherten Daten zu erhalten. Da die Schaltfunktion des Schalters 24 nicht augenblicklich eintreten kann, ist ein Kondensator 26 vorgesehen, um die Betriebsspannung während des Umschaltens zu erhalten und damit eine Zerstörung der gespeicherten Daten zu vermeiden.
Zur Erzeugung von Digitalzahlen in einer pseudo-willkürlichen Art ist ein Zahlengenerator 30 vorgesehen. Ein derartiger Zahlengenerator kann beispielsweise ein cyclisch kontinuierlich arbeitender Zähler sein. Die Verarbeitungs- und Steuerlogikschaltung 18 empfängt eine Digitalzahl N1 vom Zahlengenerator 30 und bearbeitet diese Zahl in einer speziellen Weise, um eine zweite Digitalzahl IJ.-, zu erzeugen, welche eindeutig auf N1 bezogen ist. Die Digital zahlen N1 und N2 werden in einer ersten bzw. zweiten vorgegebenen Speicherstelle im Speicher 12 gespeichert und während des Normalbetriebs des Gerätes, in dem die Haupt-Spannungsversorgungsstuf e 20 die Betriebsspannung für den Speicher liefert, in diesen Speicherstellen gehalten. Durch die digitale Verarbeitungsschaltung 10 verarbeitete Daten können in konventioneller Weise im Speicher gespeichert werden. Der Speicherstatus kann in jedem Zeitpunkt durch Auslesen der Digitalzahlen N1 und N sowie durch Prüfung des Zusammenhang zwiscnen diesen beiden Zahlen geprüft werden. Dies kann dadurch erfolgen, daß zuerst die Digitalzahl N1 ausgelesen wird, diese Zahl N1 in der gleichen Weise wie ursprünglich zur Erzeugung einer neuen Digitalzahl N- verarbeitet wird und sodann die neue Digitalzahl N- mit der ursprünglich gespeicher-
030043/0833
ten Digitalzahl N- verglichen wird. Stimmen die Zahlen überein, so ist dies eine Anzeige dafür, daß die im Speicher 12 gespeicherten Daten richtig erhalten geblieben sind. Es ist speziell wichtig, diesen Zusammenhang nach einer Unterbrechung oder einem Verlust der Hauptbetriebsspannung während der Zeit zu prüfen, in welcher die Reserve-Spannungsversorgungsstufe zur Erhaltung der im Systemspeicher gespeicherten Daten verwendet wird. An-die Verarbeitungs- und Steuerlogikschaltung 18 ist eine Benutzerschaltung 34 angekoppelt, welche entweder eine Anzeige der Gültigkeit oder der Nichtgültigkeit der Erhaltung des Speicherstatus liefert. Beispielsweise kann die Benutzerschaltung 34 durch eine Anzeigelampe, durch einen Alarmgeber, einen Rücksetzschalter oder ein Gerät, wie beispielsweise eine Kathodenstrahlröhren-Anzeige oder einen Drucker gebildet werden, welche eine visuelle Anzeige für eine Bedienungsperson liefern.
Die bevorzugte Ausführungsform der vorstehend beschriebenen Datenerhaltungs- und Prüfschaltungsanordnung für Speicher ist universell verwendbar. Die beschriebene Anordnung kann in einem Oszillographen mit digitalen Rechnermöglichkeiten verwendet werden. Die digitale Verarbeitungsschaltung 10 sowie die Verarbeitungs- und Steuerlogikschaltung 18 werden dabei durch einen Mikroprozessor mit seinen zugeordneten Schaltungen gebildet. Der Speicher 12 ist eine Bank für Speichern mit wahlfreiem Zugriff. Die Haupt-Spannungsversorgungsstufe 20 dient als Spannungsversorgung für den gesamten Oszillographen. Der Zahlengenerator 30 wird durch die Zählerschaltungen gebildet, welche das zugehörige Einstellwerk ansteuern. Die Benutzerschaltung 34 wird durch die Kathodenstrahlröhre des Oszillographen gebildet. Da lediglich ein Teil des Speichers im Prüfprozeß geprüft wird, basiert die Annahme, daß gültige Daten im Rest des Speichers gespeichert sind, auf der Wahrscheinlichkeit. Es werden verschiedene Maßnahmen ergriffen, um einen hohen Wahrscheinlichkeitsgrad für gültige Daten sicherzustellen. Zunächst sind die Digitalzahlen N1 und N2
030043/0833
8-Bit-Digitalzahlen. Die Verarbeitungs- und Steuerlogikschaltung 18 analysiert die Zahl N1 und verwirft eine Zahl mit jeweils nur Nullen oder Einsen. Daher enthalten gespeicherte Zahlen sowohl Nullen als auch Einsen, wobei die Wahrscheinlichkeit eliminiert wird, daß ein Speicher, welcher nur Nullen oder Einsen bei einer nachfolgenden Spannungseinschaltung enthält, für den Prüfzweck verwendet wird. Die bei der Erzeugung der zweiten Digitalzahl N2 stattfindende Operation besteht in der Erzeugung des Komplements der ersten Digitalzahl N1, d.h., alle Nullen in der Zahl N1 und alle Einsen der ersten Zahl N1 werden für die Zahl N2 in Einsen bzw. Nullen überführt. Die beiden Zahlen N1 und N2 werden in einer ersten und zweiten vorgegebenen Speicherstelle gespeichert, welche benachbart zueinander liegen. Es ist davon auszugehen, daß eine solche Situation tatsächlich die Chancen für eine Speicherzerstörung während einer Spannungsunterbrechung erhöht, so daß infolgedessen eine positive Prüfung bei einer nachfolgenden Spannungseinschaltung die Wahrscheinlich erhöht, daß die im Rest des Speichers gespeicherten Daten gültig sind. Die Verwendung von komplementären Digitalzahlen N1 und N2 vereinfacht auch den Prüfprozeß, da die Digitalzahlen N1 und N„ direkt verglichen werden können, ohne daß eine neue Digitalzahl N2 erzeugt wird.
030043/0833
e e r s e
ite

Claims (2)

  1. Patentanwälte Dipl.-Ing. H.Veickiiann. Dipl.-Phys. Dr. K. Fincke
    Dipl.-Ing. F. A.Weickmank, Bipl.-Chem. B. Huber Dr. Ing. H. LiSKA 3013523
    DXIIIH 8000 MÜNCHEN 86, DEN
    POSTFACH 36O8 7O MCfHLSTRASSE 22, RUFNUMMER 98 3921/22
    Tektronix, Inc., 4900 S.W. Griffith Drive, Beaverton, Oregon 97005, V.St.A.
    Datenerhaltungs- und Prüfschaltungsanordnung für Speicher
    Patentansprüche
    (Tj Datenerhaltungs- und Prüfschaltungsanordnung für Speicher, gekennzeichnet durch eine an einen Speicher (12) angekoppelte Spannungsversorgung (20, 22, 24) mit einer Haupt-Spannungsversorgungsstufe (20) und einer Reserve-Spannungsversorgungsstufe (22), durch einen Generator (30) zur Erzeugung einer ersten Digitalzahl, durch eine Verarbeitungsund Steuerlogik (10, 18) zur Erzeugung einer zweiten, mathematisch auf die erste Digitalzahl bezogene Digitalzahl, zur Einspeisung der ersten und zweiten Digitalzahl in den Speicher (12) sowie zur Auslesung der ersten und zweiten Digitalzahl und Prüfung des Zusammenhangs zwischen diesen zwecks Realisierung einer Prüfung der Gültigkeit des Speicherinhaltes und durch eine Benutzerschaltung (34) zur Realisierung einer Anzeige der Prüfung.
    030043/0833
  2. 2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß die Spannungsversorgung (20, 22, 24) einen Schalter (24) aufweist, welcher zur Ankopplung einer Stufe der Haupt-Spannungsversorgungsstufe (20) und der Reserve-Spannungsversorgungsstufe (22) an den Speicher (12) sowie zur Umschaltung auf die andere der Stufen (20, 22) bei vorgegebenen Bedingungen dient.
    030043/0833
DE3013523A 1979-04-16 1980-04-08 Prüfschaltungsanordnung für Speicher Expired DE3013523C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/030,509 US4232377A (en) 1979-04-16 1979-04-16 Memory preservation and verification system

Publications (2)

Publication Number Publication Date
DE3013523A1 true DE3013523A1 (de) 1980-10-23
DE3013523C2 DE3013523C2 (de) 1983-09-15

Family

ID=21854527

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3013523A Expired DE3013523C2 (de) 1979-04-16 1980-04-08 Prüfschaltungsanordnung für Speicher

Country Status (7)

Country Link
US (1) US4232377A (de)
JP (1) JPS55142499A (de)
CA (1) CA1135869A (de)
DE (1) DE3013523C2 (de)
FR (1) FR2454674A1 (de)
GB (1) GB2047927B (de)
NL (1) NL181154C (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3536633A1 (de) * 1984-10-15 1986-04-17 Société d'Applications Générales d'Electricité et de Mécanique SAGEM, Paris Schutzvorrichtung fuer den speicher eines mikroprozessors

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1981002362A1 (en) * 1980-02-08 1981-08-20 Mostek Corp Multiplexed operation of write enable terminal of a memory circuit for control and backup power functions
US4315162A (en) * 1980-05-09 1982-02-09 Control Technology, Incorporated Reserve power supply for computers
US5276354A (en) * 1981-05-27 1994-01-04 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
US5055704A (en) * 1984-07-23 1991-10-08 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
US4998888A (en) * 1984-07-23 1991-03-12 Sgs-Thomson Microelectronics, Inc. Integrated circuit package with battery housing
JPS5840674A (ja) * 1981-09-03 1983-03-09 Fujitsu Ten Ltd マイクロコンピュ−タの異常判定方法
JPS58171537U (ja) * 1982-05-07 1983-11-16 ブラザー工業株式会社 電子機器
JPS5948899A (ja) * 1982-09-09 1984-03-21 Ishida Scales Mfg Co Ltd Ｒａｍのエラ−チエツク方法
JPS59127299A (ja) * 1983-01-08 1984-07-23 Sony Tektronix Corp 記憶回路のバツクアツプ確認方法
GB2145253A (en) * 1983-08-17 1985-03-20 Philips Electronic Associated Method of controlling a domestic appliance
JPS60247766A (ja) * 1984-05-22 1985-12-07 Sharp Corp プログラム計算機
GB2166893B (en) * 1984-10-05 1988-03-23 Sharp Kk Checking memory at system power-up
JPS61141056A (ja) * 1984-12-14 1986-06-28 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 揮発性メモリの間欠エラ−検出方法
US4650957A (en) * 1985-04-29 1987-03-17 Cyclomatic Industries, Inc. Voltage control system
US4800378A (en) * 1985-08-23 1989-01-24 Snap-On Tools Corporation Digital engine analyzer
US4779091A (en) * 1986-01-31 1988-10-18 Nec Corporation Radio pager receiver capable of informing whether or not memory backup is correct
JPH0624335B2 (ja) * 1987-02-27 1994-03-30 日本電気株式会社 表示付選択呼出受信機
JPH086799B2 (ja) * 1987-06-20 1996-01-29 富士通株式会社 自動車変速機用電子制御装置、及び方法
US4874960A (en) * 1988-03-04 1989-10-17 Square D Company Programmable controller capacitor and battery backed ram memory board
US5028806A (en) * 1989-04-14 1991-07-02 Dell Corporate Services Corporation Battery replacement system for battery-powered digital data handling devices
US5410713A (en) * 1992-01-02 1995-04-25 Smith Corona/Acer Power-management system for a computer
DE59208866D1 (de) * 1992-12-15 1997-10-09 Siemens Ag Verfahren und Anordnung zur Überwachung des Betriebs eines digitalen Schaltungssystems
ATE202224T1 (de) * 1993-10-04 2001-06-15 Elonex Technologies Inc Verfahren und vorrichtung für eine optimierte leistungsversorgung für eine rechnereinrichtung
JP3474665B2 (ja) * 1995-03-02 2003-12-08 富士通株式会社 計算機システムの電源制御装置及び方法
JP2802744B2 (ja) * 1996-01-26 1998-09-24 株式会社アイエスエイ タイマー付無停電電源制御装置
US5796566A (en) * 1996-08-16 1998-08-18 Compaq Computer Corporation Printed circuit board having conductors which can be decoupled for isolating inactive integrated circuits connected thereto
US5852720A (en) * 1996-08-16 1998-12-22 Compaq Computer Corp. System for storing display data during first time period prior to failure of computer and during second time period after reset of the computer
US5857074A (en) * 1996-08-16 1999-01-05 Compaq Computer Corp. Server controller responsive to various communication protocols for allowing remote communication to a host computer connected thereto
US6233634B1 (en) 1996-08-17 2001-05-15 Compaq Computer Corporation Server controller configured to snoop and receive a duplicative copy of display data presented to a video controller
DE102004022792A1 (de) * 2004-05-08 2005-08-11 Infineon Technologies Ag Speicherschaltung, Speichersteuereinheit zum Betreiben der Speicherschaltung sowie Verfahren zum Ansteuern der Speicherschaltung und ein Verfahren zum Betreiben der Speicherschaltung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3980935A (en) 1974-12-16 1976-09-14 Worst Bernard I Volatile memory support system

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4122359A (en) * 1977-04-27 1978-10-24 Honeywell Inc. Memory protection arrangement

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3980935A (en) 1974-12-16 1976-09-14 Worst Bernard I Volatile memory support system

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Elektronik", 1972, H. 9, S.295-297 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3536633A1 (de) * 1984-10-15 1986-04-17 Société d'Applications Générales d'Electricité et de Mécanique SAGEM, Paris Schutzvorrichtung fuer den speicher eines mikroprozessors

Also Published As

Publication number Publication date
JPS6245572B2 (de) 1987-09-28
FR2454674B1 (de) 1983-06-17
CA1135869A (en) 1982-11-16
JPS55142499A (en) 1980-11-07
NL181154B (nl) 1987-01-16
US4232377A (en) 1980-11-04
GB2047927A (en) 1980-12-03
NL8001608A (nl) 1980-10-20
FR2454674A1 (fr) 1980-11-14
DE3013523C2 (de) 1983-09-15
GB2047927B (en) 1983-05-25
NL181154C (nl) 1987-06-16

Similar Documents

Publication Publication Date Title
DE3013523C2 (de) Prüfschaltungsanordnung für Speicher
DE4328605C2 (de) Halbleiterspeichereinrichtung
DE2349324C2 (de) Verfahren zum Prüfen einer Funktionseinheit und Einrichtung zur Durchführung des Verfahrens
DE3901579C2 (de)
DE2555435C2 (de) Monolithische hochintegrierte Halbleiterschaltung
DE2728676C2 (de) Stufenempfindliches, als monolithisch hochintegrierte Schaltung ausgeführtes System aus logischen Schaltungen mit darin eingebetteter Matrixanordnung
DE3607015A1 (de) Verfahren und vorrichtung zur funktionspruefung von direktzugriffsspeichern
DE2556556A1 (de) Verfahren und anordnung zur speicherung von informationen ueber den ort eines oder mehrerer fehlerhafter bits in einem einzelne fehler korrigierenden halbleiter-hauptspeicher
DE2721319A1 (de) Einrichtung zur selbsttaetigen aenderung der prozessor/speicher-konfiguration
DE2555439A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE2556822A1 (de) Monolithische hochintegrierte halbleiterschaltung
DE2225841C3 (de) Verfahren und Anordnung zur systematischen Fehlerprüfung eines monolithischen Halbleiterspeichers
DE3412677C2 (de)
DE4430387A1 (de) Fehlererkennungssystem
DE2515099A1 (de) Schaltung zur staendigen erzeugung eines longitudinalen paritaetswortes fuer den hauptspeicher eines digitalen rechenautomaten
DE2719291A1 (de) Datenspeichersystem
DE19823930A1 (de) Integrierte Halbleiterschaltung mit an einem Halbleiterchip angeordnetem DRAM
DE3602112A1 (de) System zur speicherung von informationen
DE2418650A1 (de) Einrichtung zur pruefung und ueberwachung von stromversorgungsgeraeten
EP1254461B1 (de) Testbarer festwertspeicher für datenspeicher-redundanzlogik
DE3837893A1 (de) Speicherbaustein
EP0037965B1 (de) Einrichtung zum Prüfen einer digitalen Schaltung mittels in diese Schaltung eingebauter Prüfschaltungen
DE19831766A1 (de) Halbleiterspeichervorrichtung mit einem Testmodus
DE2106731A1 (de) Diagnoseeinrichtung fur elektronische Datenverarbeitungsanlagen
DE2607893B2 (de) Zählschaltung

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
8172 Supplementary division/partition in:

Ref country code: DE

Ref document number: 3050396

Format of ref document f/p: P

Q171 Divided out to:

Ref country code: DE

Ref document number: 3050396

8125 Change of the main classification

Ipc: G11C 29/00

8126 Change of the secondary classification

Ipc: ENTFAELLT

8181 Inventor (new situation)

Free format text: TALLMAN, JAMES LARRY, HILLSBORO, OREG., US

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee