DE3030115A1

DE3030115A1 - Differential amplifier with multiple threshold voltages - employing multi-emitter transistor as one part of amplifier

Info

Publication number: DE3030115A1
Application number: DE19803030115
Authority: DE
Inventors: Fritz Dr.-Ing. 8034 Germering Meyer
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1980-08-08
Filing date: 1980-08-08
Publication date: 1982-02-25
Also published as: DE3030115C2

Abstract

The proposed amplifier is intended for use at frequencies of hundreds of MHz, and is applicable to a digital data processing, in particular, Analogue-to-Digital converters. With increasing frequency the matching of differential amplifiers becomes increasingly uneconomical as the component count increases making integrated circuits more difficult to construct. The present amplifier is intended to overcome this problem. A multi-emitter transistor (T3) with n-1 emitter connections for an n level pulse sequence has its base connected to a reference supply (u(t)). One emitter is connected to the collector of the signal (S) input transistor (T4) and to the emitter of one output transistor (T5). The other emitters of the first transistor (T3) are similarly connected (T7,T6). The output transistors (T5,T6) have their bases connected to the level reference voltages (U1,U2). The output (A) is taken from a resistor (RA) connected to the zero volt reference. Switching points are determined by the relative magnitudes of the reference supply (u(t)) and the level references (U1,U2).

Description

Differenzverstärkerano rdnungmit umschaltbarenDifferential amplifier arrangement with switchable

Schwellenspannungen Die Erfindung betrifft eine Differenzverstärkeranordnung mit n-1 Schwellenspannungen für Impulse mit n Amplitudenstufen und n-1 Schwellenwerten mit wenigstens einem emittergekoppelten Differenzverstärker und Anwendungen einer derartigen Differenzverstärkeranordnung.Threshold voltages The invention relates to a differential amplifier arrangement with n-1 threshold voltages for pulses with n amplitude levels and n-1 threshold values with at least one emitter-coupled differential amplifier and applications one such a differential amplifier arrangement.

Differenzverstärker mit Emitterkopplung bestehen in bekannter Weise aus zwei Transistorverstärkerstufen, wobei entsprechend der Fig. 1 die Emitteranschlüsse der Transistoren miteinander und mit einem mit der Betriebsspannung verbundenen und als Stromquelle vorhandenen Widerstand verbunden sind. Der Basisanschluß eines der beiden Transistoren dient als Signaleingang, während am Basisanschluß des anderen Transistors eine Referenzspannung anliegt, die in ihrer Größe zwischen der maximalen und der minimalen Signalamplitude liegt, so daß bei Anliegen der minimalen Signalamplitude am Signaleingang der Eingangstransistor abgeschaltet ist und der mit der Referenzspannungsquelle verbundene Transistor Strom führt. Beim Überschreiten der Referenzspannung durch die Eingangssignalspannung wird der Eingangstransistor leitend und der mit der Referenzspannung verbundene Transistor gesperrt, so daß in diesem Falle die Ausgangssignale an den Kollektoranschlüssen wechseln Die Referenzspannung stellt also eine Schwellenspannung für den Differenzverstärker dar, der Eingangstransistor leitet erst bei überschreiten der Schwellenspannung durch das Eingangssignal. Bei Auftreten von Impulsen mit mehreren, beispielsweise drei Amplitudenstufen ist jeweils die um Eins geringe Anzahl an Schwellenspannungen, also beispielsweise zwei Schwellenspannungen, erforderlich. Es ist nun möglich, für jede dieser Schwellen einen Differenzverstärker vorzusehen, so daß eine der Anzahl der Schwellenspannungen entsprechende Anzahl an Differenzverstärkern parallelgeschaltet ist. Am Ausgang Jedes der Differenzverstärker erscheint beim überschreiten der Jeweiligen Schwelle ein Impuls, bei zwei Schwellenspannungen entstehen also ausgangsseitig zwei binäre Impulszüge. Die Aufteilung und Amplitudenentscheidung von Impulsen mit mehreren Amplitudenstufen durch derartige kombinierte Differenzverstärker hat bei der Amplitudenentscheidung in Impulsregeneratoren für mehrstufige digitale Signale und bei der Erzeugung und Decodierung derartiger Signale besondere Bedeutung. Bei der Erzeugung mehrstufiger digitaler Signale dienen derartige Differenzverstärkeranordnungen mit mehreren Schwellenspannungen zur Umschaltung der Quantisierung in Abhängigkeit von der Amplitude des zu codierenden Analogsignals und entsprechend bei der Rückwandlung dieser Signale zur Umschaltung der Gewichtung der einzelnen Binärstellen.Differential amplifiers with emitter coupling exist in a known manner of two transistor amplifier stages, the emitter connections corresponding to FIG. 1 of the transistors with one another and with one connected to the operating voltage and as a current source resistor are connected. The base connection of a of the two transistors serves as a signal input, while at the base connection of the other Transistor a reference voltage is applied, the size between the maximum and the minimum signal amplitude, so that when the minimum signal amplitude is applied at the signal input the input transistor is switched off and the one with the reference voltage source connected transistor carries current. When the reference voltage is exceeded by the input signal voltage, the input transistor becomes conductive and the one with the reference voltage connected transistor blocked, so that in this case the output signals to the Change collector connections The reference voltage thus represents a threshold voltage for the differential amplifier, the input transistor only conducts when exceeded the threshold voltage through the input signal. at Occurrence of Pulses with several, for example three, amplitude levels are each around one low number of threshold voltages, e.g. two threshold voltages, necessary. It is now possible to use a differential amplifier for each of these thresholds to be provided so that a number corresponding to the number of threshold voltages is connected in parallel to differential amplifiers. At the output each of the differential amplifiers an impulse appears when the respective threshold is exceeded, with two threshold voltages So there are two binary pulse trains on the output side. The division and amplitude decision of pulses with several amplitude levels by such combined differential amplifiers has in the amplitude decision in pulse regenerators for multi-stage digital Signals and in the generation and decoding of such signals of particular importance. Such differential amplifier arrangements are used in the generation of multi-stage digital signals with several threshold voltages for switching the quantization depending on on the amplitude of the analog signal to be coded and accordingly during the reconversion these signals to switch the weighting of the individual binary digits.

Mit der Weiterentwicklung der Digitaltechnik ist eine Erhöhung der Schrittgeschwindigkeit der zu übertragenden digitalen Signale verbunden. Bei der Übertragung von digitalen Signalen mit Impulsfolgefrequenzen im Bereiche einiger hundert MHz ergeben sich Schwierigkeiten bei der Verwendung einer größeren Anzahl parallelgeschalteter Differenzverstärker, da die Laufzeit des Signals durch diese Differenzverstärker unterschiedlich ist und durch abzugleichende Laufzeitglieder in den einzelnen Differenzverstärkern kompensiert werden muß. Damit ergibt sich aber die Schwierigkeit, daß die gesamte Differenzverstärkeranordnung nicht mehr in einfacher Weise integrierbar ist, einen vergleichsweise hohen Aufwand erfordert und ein hoher Betriebsstrom nötig ist.With the advancement of digital technology, there is an increase in Pace of the digital signals to be transmitted. In the Transmission of digital signals with pulse repetition frequencies in the range of a few hundred MHz, difficulties arise when using a larger number differential amplifier connected in parallel, since the transit time of the signal is due to this Differential amplifier is different and due to delay elements to be adjusted must be compensated in the individual differential amplifiers. This results in but the difficulty that the entire differential amplifier arrangement is not more can be integrated in a simple manner, requires a comparatively high effort and a high operating current is required.

Die Aufgabe der Erfindung besteht nun darin, eine Möglichkeit zur Verringerung des Aufwandes entweder durch eine einfachere Schaltung oder durch eine leichter integrierbare Schaltung zu finden, die für Impulsfolgefrequenzen im Bereiche einiger hundert MHz geeignet ist und die mit einem möglichst geringen Betriebsstrom auskommt.The object of the invention is now to provide a way to Reduction of the effort either by a simpler circuit or by a easier to find integrated circuit that ranges for pulse repetition rates a few hundred MHz is suitable and with the lowest possible operating current gets by.

Erfindungsgemäß wird die Aufgabe dadurch gelöst, daß die Schwellenspannungen durch ld(n-1) binäre Steuersignale umgeschaltet werden und dazu ein Multiemittertransistor mit wenigstens n-1 Emitteranschlüssen, einen mit dem Signaleingang und gegebenenfalls einer Vorspannungsquelle verbundenen Basisanschluß und einen mit Bezugspotential verbundenen Kollektoranschluß vorgesehen ist, daß Jeder der n-1 Emitteranschlüsse jeweils getrennt mit dem Emitteranschluß eines von n-1 Transistoren verbunden ist, so daß sich n-1 Differenzverstärker ergeben, daß die Basisanschlüsse der n-1 Transistoren Jeweils getrennt mit eir.er von n-1 Quellen für die Schwellenspannungen verbunden sind, daß die Kollektoranschlüsse dieser Transistoren miteinander, mit einem Ausgangsanschluß und über einen Widerstand mit Bezugspotential verbunden sind, daß mit einem Eingang für das erste Steuersignal der Signaleingang eines ersten Steuersignal-Differenzverstärkers verbunden ist, daß mit einem Eingang für das zweite Steuersignal die Signaleingänge eines dritten und eines vierten Steuersignal-Differenzverstärkers verbunden sind und sich die Anzahl der mit den Signaleingängen weiterer Steuersignale verbundener Steuersignal-Differenzverstärker Jeweils bis zur Höchstzahl (n-1)/2 der mit einem Steuer- signaleingang verbundenen Steuersignal-Differenzverstärker verdoppelt, daß der gemeinsame Emitteranschlußdes ersten Steuersignal-Differenzverstärkers über einen vergleichsweise hochohmigen Widerstand mit Betriebsspannung und der Referenzspannungseingang dieses Differenzverstärkers mit einer Quelle für eine erste Referenzspannung verbunde ist, daß die Referenzspannungseingänge der weiteren Jeweils mit einem einzigen Steuersignaleingang verbundenen Steuersignal-Differenzverstärker miteinander und mit Quellen für weitere Referenzspannungen verbunden sind und Jede weitere Referenzspannung einen positiveren Pegel als die vorhergehende aufweist, daß mit den Kollektoranschlüssen der den ersten Steuersignal-Differenzverstärker bildenden Transistoren jeweils getrennt die Emitteranschlußpunkte des dritten bzw. vierten Steuersignal-Differenzverstärkers verbunden sind, daß entsprechend bei drei oder mehr Steuersignalen die gemeinsamen Emitteranschlüsse der von diesen angesteuerten Steuersignal-Differenzverstärker mit den Kollektoranschlüssen der Transistoren der nächstniedrigen Steuersignal-Differenzverstärker verbunden sind und daß die Kollektoranschlüsse der von dem höchsten Steuersignal angesteuerten n-1 Steuersignal-Differenzverstärker Jeweils getrennt mit den Emitteranschlüssen des Multiemittertransistors verbunden sind. Von besonderem Vorteil ist bei der erfindungsgemäßen Schaltung, daß diese sowohl einen einfachen Aufbau hat als auch leicht integrierbar ist und daß der benötigte Betriebsstrom praktisch dem eines einzelnen Differenzverstärkers entspricht.According to the invention the object is achieved in that the threshold voltages can be switched by ld (n-1) binary control signals and a multi-emitter transistor with at least n-1 emitter connections, one with the signal input and optionally a base terminal connected to a bias voltage source and a base terminal connected to reference potential connected collector terminal is provided that each of the n-1 emitter terminals is connected separately to the emitter connection of one of the n-1 transistors, so that n-1 differential amplifiers result that the base connections of the n-1 transistors Each connected separately to eir.er of n-1 sources for the threshold voltages are that the collector terminals of these transistors with each other, with an output terminal and connected to reference potential via a resistor that with an input for the first control signal, the signal input of a first control signal differential amplifier is connected that with an input for the second control signal, the signal inputs a third and a fourth control signal differential amplifier are connected and the number of other control signals connected to the signal inputs Control signal differential amplifier Each up to the maximum number (n-1) / 2 of those with one Tax- signal input connected control signal differential amplifier doubles that the common emitter terminal of the first control signal differential amplifier Via a comparatively high resistance with operating voltage and the reference voltage input this differential amplifier connected to a source for a first reference voltage is that the reference voltage inputs of the further each with a single control signal input connected control signal differential amplifier with each other and with sources for others Reference voltages are connected and each additional reference voltage has a more positive one Level than the previous one, that with the collector terminals of the first Transistors forming control signal differential amplifiers each separately form the emitter connection points of the third and fourth control signal differential amplifier are connected that corresponding in the case of three or more control signals, the common emitter connections of these controlled control signal differential amplifier with the collector connections of the Transistors of the next lower control signal differential amplifier are connected and that the collector connections of the one controlled by the highest control signal n-1 control signal differential amplifier each separately with the emitter connections of the multi-emitter transistor are connected. Is of particular advantage in the inventive Circuit that this has both a simple structure and easy to integrate and that the required operating current is practically that of a single differential amplifier is equivalent to.

In den Patentansprüchen 2 und 3 sind in detaillierter Weise erfindungsgemäße Differenzverstärkeranordnungen für zwei bzw. vier Schwellenspannungen beschrieben, während der Patentanspruch 4 eine Möglichkeit zur Erzeugung der Steuersignale angibt. Die weiteren Patentansprüche enthalten zweckmäßige Weiterbildungen der erfindungsgemäßen Differenzverstärkeranordnung im Hinblick auf bestimmte Anwendungsfälle.In claims 2 and 3 are according to the invention in a detailed manner Differential amplifier arrangements for two or four threshold voltages described, while claim 4 indicates a possibility for generating the control signals. The others Claims contain expedient developments the differential amplifier arrangement according to the invention with regard to certain applications.

Die Erfindung soll im folgenden anhand der Zeichnung näher erläutert werden. In der Zeichnung zeigt Fig. 1 einen bekannten emittergekoppelten Differenzverstärker, Fig. 2 eine Differenzverstärkeranordnung mit zwei Schwellenwerten nach der Erfindung und Fig. 3 eine Differenzverstärkeranordnung mit vier Schwellenwerten nach der Erfindung.The invention is explained in more detail below with reference to the drawing will. In the drawing, Fig. 1 shows a known emitter-coupled differential amplifier, 2 shows a differential amplifier arrangement with two threshold values according to the invention and FIG. 3 shows a differential amplifier arrangement with four threshold values according to the invention.

Die in Fig. 1 dargestellte Differenzverstärkeranordnung wurde bei der Darstellung des Standes der Technik bereits so ausführlich erläutert, daß an dieser Stelle auf weitere Ausführungen dazu verzichtet wird.The differential amplifier arrangement shown in Fig. 1 was at the representation of the prior art already explained in such detail that an At this point, no further explanations are given.

Die in der Fig. 2 dargestellte Differenzverstärkeranordnung ist mittels eines Steuersignals S zwischen den beiden Schwellenwerten U1 und U2 umschaltbar. Die Differenzverstärkeranordnung enthält einen ersten Multiemittertransistor T3, dessen Basisanschluß mit dem Anschluß für die Eingangssignale u(t) und dessen Kollektoranschluß mit Bezugspotential verbunden sind.The differential amplifier arrangement shown in FIG. 2 is by means of a control signal S switchable between the two threshold values U1 and U2. The differential amplifier arrangement contains a first multi-emitter transistor T3, its base connection with the connection for the input signals u (t) and its collector connection are connected to the reference potential.

Der erste Multiemittertransistor T3 enthält zwei getrennte Emitteranschlüsse, wobei der erste Emitteranschluß mit dem Kollektoranschluß eines vierten Transistors T4 und mit dem Emitteranschluß eines fünften Transistors T5 verbunden ist. Der zweite Emitteranschluß des Multiemittertransistors ist mit dem Emitteranschluß eines sechsten Transistors T6 und dem Kollektoranschluß eines siebten Transistors T7 unmittelbar verbunden. Die Emitteranschlüsse des vierten Transistors T4 und des siebten Transistors T7 sind miteinander und über einen ersten Widerstand R1 mit einer Betriebsspannungsquelle -Ub verbunden, wobei der erste Widerstand so hochohmig ist, daß über ihn ein von den Schaltzuständen der Differenzverstärkeranordnung praktisch unabhängiger Strom Io eingeprägt wird. Der Basisanschluß des vierten Transistors T4 ist mit einem Anschluß für ein Steuersignal S zur Umschaltung der Schwellenwerte verbunden, während der Basisanschluß des siebten Transistors T7 mit einem Anschluß für eine Referenzspannung UR verbunden ist; diese Referenzspannung liegt in ihrer Größe zwischen dem minimalen und dem maximalen Wert des Steuersignals S. Mit den Basisanschlüssen des fünften und des sechsten Transistors T5, T6 sind Anschlüsse für die Schwellenspannung U2 bzw. U1 verbunden, während die Kollektoranschlüsse dieser Transistoren miteinander, mit einem Ausgangsanschluß A und über einen Ausgangswiderstand RA mit Bezugspotential verbunden sind.The first multi-emitter transistor T3 contains two separate emitter connections, the first emitter terminal to the collector terminal of a fourth transistor T4 and is connected to the emitter terminal of a fifth transistor T5. The second The emitter connection of the multi-emitter transistor is connected to the emitter connection of a sixth Transistor T6 and the collector terminal of a seventh transistor T7 directly tied together. The emitter connections of the fourth transistor T4 and the seventh transistor T7 are with each other and via a first resistor R1 with a Operating voltage source -Ub connected, the first resistor is so high that a of the switching states of the differential amplifier arrangement practically independent current Io is imprinted. The base connection of the fourth transistor T4 has one connection connected for a control signal S for switching the threshold values, during the Base connection of the seventh transistor T7 with a connection for a reference voltage UR is connected; the size of this reference voltage is between the minimum and the maximum value of the control signal S. With the base terminals of the fifth and the sixth transistor T5, T6 are connections for the threshold voltage U2 or U1, while the collector connections of these transistors are connected to each other, with an output connection A and an output resistor RA with reference potential are connected.

In Abhängigkeit vom anliegenden Steuersignal ist entweder der Transistor T4 oder der Transistor T7 der Differenzverstärkeranordnung leitend. Liegt dabei der dem logischen Nullpegel entsprechende Minimalpegel des Steuersignals am Basisanschluß des Transistors T4 an, dann ist der Transistor T7 leitend und damit der aus den Transistoren T3 und T6 gebildete Differenzverstärker eingeschaltet. In diesem Falle ist also die Schwellenspannung U1 wirksam, die Amplitude des Eingangssignals u(t) erzeugt ein vom logischen Nullpegel verschiedenes Ausgangssignal, wenn diese Amplitude die Schwellenspannung Ul überschreitet. Bei Anliegen eines dem logischen Einspegel entsprechenden Steuersignals am Basisanschluß des Transistors T4 ist dieser Transistor leitend und damit der aus dem Transistor T3 und dem Transistor T5 gebildete Differenzverstärker eingeschaltet. In diesem Falle wird ein vom logischen Nullpegel verschiedenes Ausgangssignal erzeugt, wenn die Eingangsspannung u(t) die Schwellenspannung U2 überschreitet.Depending on the applied control signal, either the transistor is T4 or the transistor T7 of the differential amplifier arrangement conductive. Is included the minimum level of the control signal at the base terminal corresponding to the logic zero level of the transistor T4, then the transistor T7 is conductive and thus the one from the Transistors T3 and T6 formed differential amplifier turned on. In this case so the threshold voltage U1 is effective, the amplitude of the input signal u (t) generates an output signal different from the logic zero level if this amplitude exceeds the threshold voltage Ul. If one is concerned, the logical level corresponding control signal at the base terminal of the transistor T4 is this transistor conductive and thus the differential amplifier formed from the transistor T3 and the transistor T5 switched on. In this case, the output signal is different from the logic zero level generated, if the input voltage u (t) exceeds the threshold voltage U2 exceeds.

Die Differenzverstärkeranordnung nach der Fig. 3 enthält vier umschaltbare Schwellenspannungen, im Hinblick auf die Verwendung binärer Steuersignale sind dementsprechend zwei Steuersignale S1 und S2 erforderlich. Die Differenzverstärkeranordnung nach der Fig. 3 enthält einen Multiemittertransistor T8 mit vier Emitteranschlüssen, wobei der erste Emitteranschluß mit dem Kollektoranschluß eines neunten Transistors T9 und mit dem Emitteranschluß eines zwölften Transistors T12 verbunden ist, der zweite Emitteranschluß mit dem Kollektoranschluß eines zehnten Transistors T10 und mit dem Emitteranschluß eines dreizehnten Transistors T13 verbunden ist, der dritte Emitteranschluß mit dem Kollektoranschluß eines sechzehnten Transistors T16 und dem Emitteranschluß eines vierzehnten Transistors T14 und der vierte Emitteranschluß mit dem Kollektoranschluß eines siebzehnten Transistors T17 und dem Emitteranschluß eines fünfzehnten Transistors T15 verbunden ist. Die Emitteranschlüsse des neunten und des zehnten Transistors T9, T10 sind miteinander und mit dem Kollektoranschluß eines elften Transistors T11 verbunden. Entsprechend sind die Emitteranschlüsse des sechzehnten und des siebzehnten Transistors T16, T17 miteinander und mit dem Kollektoranschluß eines achzehnten Transistors T18 verbunden.The differential amplifier arrangement according to FIG. 3 contains four switchable ones Threshold voltages with regard to the use of binary control signals are accordingly two control signals S1 and S2 required. The differential amplifier arrangement according to 3 contains a multi-emitter transistor T8 with four emitter connections, the first emitter connection to the collector connection of a ninth transistor T9 and is connected to the emitter terminal of a twelfth transistor T12, the second emitter connection to the collector connection of a tenth transistor T10 and is connected to the emitter terminal of a thirteenth transistor T13, the third Emitter connection to the collector connection of a sixteenth transistor T16 and the emitter connection of a fourteenth transistor T14 and the fourth emitter connection with the collector connection of a seventeenth transistor T17 and the emitter connection a fifteenth transistor T15 is connected. The emitter terminals of the ninth and the tenth transistor T9, T10 are connected to each other and to the collector terminal an eleventh transistor T11 connected. The emitter connections are accordingly of the sixteenth and seventeenth transistors T16, T17 with each other and with the Collector terminal of an eighteenth transistor T18 connected.

Die Emitteranschlüsse des elften Transistors T11 und des achtzehnten Transistors T18 sind wiederum miteinander und über einen zweiten Widerstand R2 mit dem Betriebsspannungsanschluß -Ub verbunden. Der Anschluß für das erste Steuersignale 51 ist mit dem Basisanschluß des Transistors T11 verbunden, während der Anschluß für das zweite Steuersignal S2 mit den Basisanschlüssen der Transistorsn T9 und T16 verbunden ist.The emitter connections of the eleventh transistor T11 and the eighteenth Transistors T18 are in turn connected to one another and via a second resistor R2 connected to the operating voltage connection -Ub. The connection for the first control signal 51 is connected to the base terminal of the transistor T11, while the terminal for the second control signal S2 to the base terminals of the transistors T9 and T16 is connected.

Der Basisanschluß des achtzehnten Transistors T18 ist an eine Quelle für eine erste Referenzspannung UR1 angeschlossen, während die Basisanschlüsse des zehnten Transistors T10 und des siebzehnten Transistors T17 mit Anschlüssen für eine zweite Referenzspannung UR2 verbunden sind, wobei die zweite Referenzspannung einen positiveren Wert als die erste Referenzspannung aufweist. Die Basisanschlüsse des zwölften, dreizehnten, vierzehnten und fünfzehnten Transistors T12, T13, T14, T15 sind Jeweils getrennt mit Anschlüssen für die Schwellenspannungen U4, U3, U2, U1 verbunden, wobei diese Schwellenspannungen ebenfalls von U1 ausgehend jeweils einen positiveren Wert aufweisen und beispielsweise mittels eines Spannungsteilers erzeugt werden können. Die Kollektoranschlüsse der Transistoren T12...T15 sind miteinander und mit einem Ausgangsnschluß A sowie über einen Abschlußwiderstand RA mit Bezugspotential verbunden.The base of the eighteenth transistor T18 is connected to a source connected for a first reference voltage UR1, while the base terminals of the tenth transistor T10 and the seventeenth transistor T17 with connections for a second reference voltage UR2 are connected, the second reference voltage has a more positive value than the first reference voltage. The basic connections of the twelfth, thirteenth, fourteenth and fifteenth transistors T12, T13, T14, T15 are each separated with connections for the threshold voltages U4, U3, U2, U1 connected, these threshold voltages also starting from U1, respectively have a more positive value and for example by means of a voltage divider can be generated. The collector connections of the transistors T12 ... T15 are with one another and with an output terminal A and a terminating resistor RA with reference potential tied together.

Die Funktion der Differenzverstärkeranordnung nach der Fig. 3 entspricht unter Berücksichtigung der größeren Anzahl an Schwellenspannungen und Steuersignalen der nach der Fig. 2. Unter der Voraussetzung, daß bei beiden Steuersignalen der Minimalpegel entsprechend dem logischen Nullpegel anliegt, sind die Transistoren T18 und T17 leitend und damit der aus dem Transistor T8 und dem Transistor T15 gebildete Differenzverstärker eingeschaltet; in diesem Falle ist die Schwellenspannung U1 wirksam. Wechselt, von diesem Zustand ausgehend, das zweite Steuersignal vom logischen Null- auf den logischen Eins-Pegel, wobei dieser Pegel die zweite Referenzspannung UR2 überschreitet, dann wird statt des Transistors T17 der Transistor T16 eingeschaltet, so daß dadurch der aus dem Transistor T8 und dem Transistor T14 gebildete Differenzverstärker und damit die zweite Schwellenspannung U2 wirksam sind.The function of the differential amplifier arrangement according to FIG. 3 corresponds taking into account the larger number of threshold voltages and control signals that according to FIG. 2. With the proviso that the two control signals The transistors are the minimum level corresponding to the logic zero level T18 and T17 conductive and thus the one formed from transistor T8 and transistor T15 Differential amplifier switched on; in this case the threshold voltage is U1 effective. Starting from this state, the second control signal changes from the logical one Zero to the logical one level, this level being the second reference voltage UR2 exceeds, then transistor T16 is switched on instead of transistor T17, so that thereby the differential amplifier formed from the transistor T8 and the transistor T14 and thus the second threshold voltage U2 are effective.

Wechselt das Steuersignal S1 vom logischen Null-Pegel auf den logischen Eins-Pegel und überschreitet damit die erste Referenzspannung UR1, während das zweite Steuersignal S2 auf dem logischen Null-Pegel verbleibt, dann wird der Transistor T11 und der Transistor T10 leitend geschaltet. Damit ist der aus dem Transistor T8 und dem Transistor T13 gebildete Differenzverstärker eingeschaltet und damit die Schwellenspannung U3 für das Eingangssignal u(t) wirksam. Entsprechend ist bei Auftreten des logischen Eins-Pegels an den. Anschlüssen für das Steuersignal S1 und das Steuersignal S2 der Transistor T9 und der Transistor T11 leitend geschaltet. Damit ist der aus dem Transistor T8 und dem Transistor T12 gebildete Differenzverstärker eingeschaltet, so daß in diesem Falle die vierte Schwellenspannung U4 wirksam ist.The control signal S1 changes from the logical zero level to the logical one One level and thus exceeds the first reference voltage UR1, while the second Control signal S2 remains at the logic zero level, then the transistor T11 and the transistor T10 switched on. That’s the one out of the transistor T8 and the transistor T13 formed differential amplifier switched on and thus the threshold voltage U3 for the input signal u (t) is effective. Correspondingly is at Occurrence of the logical one level at the. Connections for the control signal S1 and the control signal S2, the transistor T9 and the transistor T11 switched on. This is the differential amplifier formed from the transistor T8 and the transistor T12 switched on, so that in this case the fourth threshold voltage U4 is effective.

Die Erzeugung der binären Steuersignale hängt vom jeweiligen Anwendungsgebiet ab. Die Differenzverstärker können beispielsweise Teile eines Codec sein, wobei die Schwellenspannung sendeseitig in Abhängigkeit von der Amplitude des ankommenden Analogsignals umgeschaltet wird und empfangsseitig im Decoder durch ein vom Codierer ausgesendetes Steuersignal. Das Steuersignal für den Codierer kann dabei beispielsweise für eine Differenzverstärkeranordnung nach der Fig. 2 mittels eines Differenzverstärkers nach der Fig. 1 erzeugt werden, wobei dessen Schwellenspannung Us in ihrem Wert zwischen den Schwellenspannungen Ul und U2 der Differenzverstärkeranordnung nach der Fig. 2 liegen muß. Entsprechend können die Steuersignale S1 und S2 für die Differenzverstärkeranordnung nach der Fig. 3 mittels zweier Differenzverstärkeranordnungen nach der Fig. 1 erzeugt werden. Dadurch ist in Abhängigkeit vom Eingangssignal eine unterschiedliche Quantisierung möglich. Außerdem ist bei der Ubertragung mehrstufiger digitaler Signale, die sendeseitig aus mehreren binären Signalen erzeugt werden, eine Veränderung der Zuordnung von Binärsignal und Amplitudenstufe des mehrstufigen digitalen Signals und damit eine Verschlüsselung möglich.The generation of the binary control signals depends on the respective area of application away. The differential amplifiers can, for example, be parts of a codec, with the threshold voltage on the transmit side as a function of the amplitude of the incoming Analog signal is switched and on the receiving side in the decoder by a from the encoder transmitted control signal. The control signal for the encoder can for example for a differential amplifier arrangement according to FIG. 2 by means of a differential amplifier are generated according to FIG. 1, its threshold voltage Us in its value between the threshold voltages Ul and U2 of the differential amplifier arrangement of Fig. 2 must be. The control signals S1 and S2 for the differential amplifier arrangement can correspondingly 3 generated by means of two differential amplifier arrangements according to FIG will. This results in a different quantization depending on the input signal possible. It is also in the process of transmission multi-level digital Signals that are generated from several binary signals at the transmission end, a change the assignment of the binary signal and the amplitude level of the multi-level digital signal and thus encryption is possible.

Stehen die Steuersignale als Gegentaktsignale zur Verfügung, dann ist eine Einsparung der Quellen für die Referenzspannungen UR, UR1, UR2 möglich, in dem anstelle dieser Referenzspannungen den Referenzspannungen der Steuersignaldifferenzverstärker die gegenphasige Steuersignale zugeführt werden und dadurch eine Gegentaktansteuerung bewirkt wird. Neben einer Verringerung des Aufwandes ist damit außerdem eine Erhöhung der Schaltgeschwindigkeit der gesamten Differenzverstärkeranordnung möglich.If the control signals are available as push-pull signals, then it is possible to save the sources for the reference voltages UR, UR1, UR2, in which instead of these reference voltages the reference voltages of the control signal differential amplifier the anti-phase control signals are fed and thus a push-pull control is effected. In addition to a reduction in effort, there is also an increase the switching speed of the entire differential amplifier arrangement is possible.

Die Differenzverstärkeranordnungen können abweichend von der Darstellung in den Figuren anstelle von npn-Transistoren auch mittels pnp-Transistoren aufgebaut werden, wobei sich die Spannungsverhältnisse entsprechend umkehren.The differential amplifier arrangements can differ from the illustration in the figures, instead of npn transistors, also constructed by means of pnp transistors The tension relationships are reversed accordingly.

9 Patentansprüche 3 Figuren Leerseite9 claims 3 figures Blank page

Claims

Claims 1. Differential amplifier arrangement with n-1 threshold voltages for pulses with n amplitude levels and n-1 threshold values with at least one Emitter-coupled differential amplifier, which is not e e n n n -z e i n e t that the threshold voltages are switched by ld (n-1) binary control signals (S1, S2) and a multi-emitter transistor (T3, T8) with at least n-1 emitter connections, one connected to the signal input and possibly a bias voltage source Base connection and a collector connection connected to reference potential are provided is that each of the n-l emitter terminals are each separate with the emitter terminal one of n-l transistors is connected, so that n-l differential amplifiers result, that the base connections of the n-l transistors are each separated with one of n-l Sources for the threshold voltages are connected to that of the collector terminals of these transistors with one another, with an output terminal (A) and through a resistor (R) are connected to reference potential that with an input for the first control signal (S1) connected to the signal input of a first control signal differential amplifier is that with an input for the second control signal (S2) the signal inputs of a third and a fourth control signal differential amplifier are connected and each other the number of control signal differential amplifiers connected to the signal inputs of further control signals Each up to the maximum number (n-1) / 2 of those connected to a control signal input Control signal differential amplifier doubles that of the common emitter connection of the first control signal differential amplifier via a comparatively high resistance Resistor with operating voltage (-UB) and the reference voltage input of this differential amplifier with a source for a first reference voltage (URl) tied together is that the reference voltage inputs of the further each with a single control signal input connected control signal differential amplifiers with each other and with sources for further reference voltages (UR2) are connected and each additional reference voltage has a more positive level than the preceding has that with the collector terminals of the first control signal differential amplifier forming transistors each separate the emitter connection points of the third or fourth control signal differential amplifier are connected, that corresponding to three or more control signals the common emitter connections of the controlled by them Control signal differential amplifier with the collector connections of the transistors of the next lower control signal differential amplifier are connected and that the collector connections the n-1 control signal differential amplifier driven by the highest control signal each separately with the emitter connections of the multi-emitter transistor (T3, T8) are connected.

2. Differential amplifier arrangement with two threshold voltages according to Claim 1, that a multi-emitter transistor (T3) is provided, whose base connection with the signal input, whose collector connection is connected to reference potential, the first emitter terminal of which is connected to the collector terminal a fourth transistor (T4) and to the emitter terminal of a fifth transistor (T5) is connected that the second emitter terminal of the multi-emitter transistor with the emitter connection of a sixth transistor (T6) and the collector connection a seventh transistor (T7) is connected that the base terminal of the fourth Transistor (T4) with a connection for a control signal (S) and the base connection of the seventh transistor (T7) connected to a terminal for a reference voltage (UR) is that in its size between the minimum and the maximum Amplitude value of the control signal (S) is that the emitter terminals of the fourth and the seventh transistor (T4, T7) via a first, comparatively high-resistance Resistor (R1) is connected to the connection for the operating voltage (-Ub) that the base terminal of the sixth transistor (T6) with a source for the first threshold voltage (U1) and the base terminal of the fifth transistor (T5) with a source for one second threshold voltage (U2) is connected that the collector terminals of the fifth and the sixth transistor with each other and with the output terminal (A) as well are connected to reference potential via an output resistor (RA).

3. Differential amplifier arrangement according to claim 1 for four threshold voltages, d a d u r c h g e -k e n n n z e i c h n e t that a multi-emitter transistor (T8) with a base connection connected to the signal input, one with reference voltage connected collector terminal and four emitter terminals is provided that the first emitter connection to the collector connection of a ninth transistor (T9) and is connected to the emitter terminal of a twelfth transistor (T12) that the second emitter connection of the multi-emitter transistor with the collector connection of a tenth transistor (T10) and to the emitter connection of a thirteenth transistor (T13) is connected that the third emitter terminal of the multi-emitter transistor with the collector connection of a sixteenth transistor and with the emitter connection a fourteenth transistor T14) is connected that the fourth emitter terminal of the multi-emitter transistor with the collector connection of a seventeenth transistor and the emitter terminal of a fifteenth transistor is connected that the emitter terminals of the ninth and tenth transistor (T9, T10) with each other and are connected to the collector terminal of an eleventh transistor (T11) that the Emitter connections of the sixteenth and seventeenth transistors (T16, T17) with are connected to the collector terminal of an eighteenth transistor (T18) that the Emitter connections of the eleventh and eighteenth transistors (T11, T18) to one another and a comparatively high-resistance second resistor (R2) with operating voltage (-Ub) are connected that the base terminal of the eleventh transistor (T11) with a Terminal for a first control signal (S1) is connected that the base terminals of the ninth and the sixteenth transistor (T9, T16) with each other and with one Terminal for a second control signal (S2) are connected to that of the base terminal of the eighteenth transistor (T18) with a source for a first reference voltage (UR1) is connected that the base terminals of the tenth and the seventeenth transistor with each other and with a source for a reference voltage that is more positive than the first reference voltage (UR2) are connected that the collector connections of the twelfth, thirteenth, fourteenth and fifteenth transistor with each other and with an output terminal A as well as across a terminating resistor (RA) are connected to reference potential and the base connections of these transistors with sources for four threshold voltages stepped towards more positive levels are connected.

4. Differential amplifier arrangement according to one of the preceding claims, d a d u r c h e k e n nz e i c h n e t that for generating a control signal (ski, S2) at least one differential amplifier with a reference voltage is provided is, where the value of this reference voltage is between the values of the threshold voltages of the differential amplifier controlled by the generated control signal lies.

5. Differential amplifier arrangement according to claim 4, g e k e n n z e i c h n e t through their application in the amplitude decider of a pulse regenerator for quaternary signals with a differential amplifier for a threshold voltage, its output signal via a D flip-flop as a control signal of a differential amplifier arrangement is supplied with at least two threshold voltages.

6. Differential amplifier arrangement according to claim 4, g e k e n n z e i c h n e t by their application for switching the quantization into one Analog-to-digital converterç

7. Differential amplifier arrangement according to claims 1 to 3, that the control signals together with digital Transmit signals from a transmitting station to a digital-to-analog converter at the receiving end and the switching of the threshold voltage changes the evaluation of the digital signals.

8. Differential amplifier arrangement according to claims 1 to 3, d a it is indicated that the control signals are also sent by a Sending point to be transmitted to a receiving point and by switching of the threshold voltages in a digital-to-analog converter containing the differential amplifier arrangement a changed assignment and thus a decryption on the receiving side on the transmitting side encrypted messages.

9, differential amplifier arrangement according to claims 1 to 3, d a d u r c h g e k e n n z..e i c h n e t that instead of the reference voltages (UR, UR1, UR2) the reference voltage inputs of the control signal differential amplifier Control signals are fed in antiphase, so that a push-pull control results.