DE3031592A1 - Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec) - Google Patents

Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec)

Info

Publication number
DE3031592A1
DE3031592A1 DE19803031592 DE3031592A DE3031592A1 DE 3031592 A1 DE3031592 A1 DE 3031592A1 DE 19803031592 DE19803031592 DE 19803031592 DE 3031592 A DE3031592 A DE 3031592A DE 3031592 A1 DE3031592 A1 DE 3031592A1
Authority
DE
Germany
Prior art keywords
comparator
analog
digital
converter
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19803031592
Other languages
English (en)
Other versions
DE3031592C2 (de
Inventor
Robert Dipl.-Ing. 8156 Otterfing Lechner
Peter Dipl.-Ing. 8021 Taufkirchen Picard
Frithojof v. Dipl.-Phys. Dr.rer.nat. 8000 München Sichart
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19803031592 priority Critical patent/DE3031592A1/de
Priority to US06/285,625 priority patent/US4468651A/en
Priority to JP56128266A priority patent/JPS5761332A/ja
Priority to EP81106487A priority patent/EP0046574B1/de
Priority to ZA815759A priority patent/ZA815759B/xx
Priority to AT81106487T priority patent/ATE30994T1/de
Publication of DE3031592A1 publication Critical patent/DE3031592A1/de
Application granted granted Critical
Publication of DE3031592C2 publication Critical patent/DE3031592C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0602—Continuously compensating for, or preventing, undesired influence of physical parameters of deviations from the desired transfer characteristic
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/02—Reversible analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/66—Digital/analogue converters
    • H03M1/74—Simultaneous conversion

Description

SIEMENS AKTIENGESELLSCHAFT . Unser Zeichen
Berlin und München . """T" ~ VPA JQ ρ 6 119 DE '
Verfahren zum Nullpunktabgleich des durch einen Operationsverstärker realisierten Analogwertvergleichers eines unter Verwendung eines Digital-Analog-Wandlers nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers, insbesondere bei dessen Zugehörigkeit zu einer Einrichtung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec). :
Die Verwendung eines Operationsverstärkers zur Realisierung des Analogwertvergleichers bedingt einen sogenannten Offset-Fehler, d.h. auch dann wenn die Spannungsdifferenz zwischen den Eingängen des Vergleichers 0 ist, wird eine Ausgangsspannung abgegeben, die von 0 abweicht und damit fälschlicherweise das Vorliegen einer Ungleichheit der den beiden Eingängen zugeführten Signale anzeigt. Im Bereich des Nullpunkts der der Analog-Digital-Wandlung zugrundeliegenden Kennlinie hat ein solcher Offset-Fehler zur Folge, daß sehr kleine Eingangssignale, die durch Nebensprechen bedingt sind und die wegen der Quantisierung bei einer solchen Codewandlung unterdrückt werden könnten, dennoch als Nutzsignal bewertet werden, das die erste Quantisierungsstufe überschritten hat. Das bedeutet also, daß in diesem Falle bei fehlendem Nullpunktabgleich die Nebensprechforderungen nicht mehr eingehalten werden.
Es ist zwar möglich, den genannten Nullpunktfehler dadurch abzugleichen, daß mit Hilfe von Potentiometern an den Eingängen des Vergleichers die sogenannte Offset-Spannung eingestellt wird, die so groß ist, daß das Ausgangssi-• gnal gerade 0, der Offset-Fehler also kompensiert ist. Diese Art der Kompensation ist wegen der erforderlichen Abgleicharbeit teuer und gewährleistet darüber hinaus nicht,
Rr 1 EK / 27.6.1980
""592
-JiC
VPA 80 p S 1 "19D£
daß alterungsbedingte Langzeiteffekte Berücksichtigung finden.
Eine andere bekannte Maßnahme zum Nullabgleich des VergleL-chers bei Analog-Digital-Wandlern besteht darin, mit einer Regelschaltung im Ruhezustand wenn kein umzuwandelndes Analogsignal vorliegt, mit gleicher Wahrscheinlichkeit positives und negatives Vorzeichen des sich aus dem dann vorliegenden Null-¥ert ergebenden Digital-Signals zu erzwingen, wozu wechselweise Spannungen entgegengesetzter Polarität abgebende Spannungsquellen wirksam geschaltat werden. Da bei den Sprächsignalen, um die es sich bei den zu codierenden Analogwerten handelt, das Auftreten von negativen und positiven Vorzeichen nicht gleichmäßig verteilt ist, ergibt sich außerhalb der Gesprächspausen eine Verschiebung des Nullpunktes, die in darauffolgenden Sprechpausen durch den genannten Regelkreises wieder rückgängig gemacht wird, wozu alle diejenigen Quantisierungsintervalle in entgegengesetzter Richtung durchlaufen werden, um die die Verschiebung stattgefunden hat. Dieser Vorgang ist wiederum die Ursache von störenden Geräuschen. Außerdem erfordert das genannte bekannte Verfahren ein sehr genaues Übereinstimmen der Spannungswerte, die zum Entstehen der beiden erzwungen gleich wahrscheinlich auftretenden Vorzeichen führen, was einen hohen technologischen Aufwand bedingt.
Aufgabe der vorliegenden Erfindung ist es daher, ein Verfahren anzugeben, das einen Nullpunktabgleicn gewährleistet, der sich kostengünstig realisieren läßt, auch Langzeiteffekte berücksichtigt und die vorgenannten Störungen vermeidet.
Erfindungsgemäß wird diese Aufgabe mit einem Verfahren der eingangs genannten Art dadurch gelöst, daß ein NuHabgleichkondensator, der an einen ersten Vergleichereingang angeschlossen
ORIGINAL INSPECTED
3331592 - ?- ■ vpaWP 6 1 IJOE.
ist, nachdem zu Beginn der Abgleichphase das Ausgangssignal des Digital-Analog-Wandlers und die am zweiten Vergleichereingang anliegende Signalgröße, die normalerweise der umzuwandelnde Analogwert ist, zu Null gemacht worden sind, über ein Rückkopplungsnetzwerk mit dem Ausgang des Vergleichers in Verbindung gebracht wird, über das er über einen Ladungszustand versetzt wird, bei dem das Ausgangssignal des Vergleichers an die Entscheidungsschwelle zwischen den Gleichheit bzw. Ungleichheit der an den Vergleichereingängen anliegenden Analogwerten anzeigenden Ausgangssignalzuständen gelangt.
In weiteren Ausgestaltungen der Erfindung werden verschiedene Varianten des erfindungsgemäß einzusetzenden Rückkopplungsnetzwerkes angegeben, wobei im einen Fall die Verwendung von in integrierter Bipolartechnik ausgebildeten Verstärkerelementen des Vergleichers vorausgesetzt werden. Gemäß einer weiteren Ausgestaltung der Erfindung .wird angegeben, die außer dem Nullpunktabgleich des Vergleichers auch ein Nullpunktabgleich eines ebenfalls in Form eines Operationsverstärkers realisierten Strom-Spannungswandlers, über den das Ausgangssignal des genannten zum Analog-Digi-■ tal-Wandler gehörenden Digital-Analog-Wandlers dem Vergleicher zugeführt wird, sofern dieser ein Stromvergleicher ist oder 'des Spannungs-Stromwandlers vorgenommen werden kann, über den das umzuwandelnde Analog-Signal dem Vergleicher zugeführt wird, sofern dieser ein Spannungsvergleicher ist, Nullpunktfehler dieser Strom-Spannungs-Wandler bzw. Spannungs-Strom-Wandler haben nämlich einen Linearitätsfehler bei der Codewandlung zur Folge. Bisher wurde ein solcher Nullpunktabgleich ebenfalls mit Hilfe von Potentiojnetern vorgenommen, was die vorgenannten Nachteile hat.
. Durch noch eine andere Ausgestaltung der Erfindung werden die Verhältnisse berücksichtigt, die sich dann ergeben
ORfGiNAL WSPECTEO
3:31592 _ % _ - VPA 8OP 6.1 ί 9DE
wenn der Schalter, über den die umzuwandelnden Analogspannungswerte einem Abtastkondensator zugeführt werden und der zum Überbrücken dieses Abtastkondensators während des Nullabgleich^ dienende Schalter in Form von MOS-Transistoren realisiert sind. Diese Verhältnisse führen nämlich, sofern keine Gegenmaßnahmen getroffen werden, ebenfalls zu einer Nullpunktverfälschung.
Nachstehend wird das erfindungsgemäße Verfahren anhand von Ausführungsbeispielen unter Bezugnahme auf fünf Figuren näher erläutert. Von den Figuren zeigen: Figur 1 eine Schaltungsanordnung zur Durchführung einer ersten Variante des erfindungsgemäßen Verfahrens. Die Figuren 2 bis 4 Beispiele für das erfindungsgemäß vorgesehene Rückkoppelnetzwerk.
Figur 5 eine Schaltungsanordnung zur Durchführung einer zweiten Variante des erfindungsgemäßen Verfahrens.
Die Figur 1 zeigt in zur Erläuterung des erfindungsgemäßen Verfahrens erforderlichem Umfang eine Anordnung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec), die zwei nicht dargestellten Fernsprechteilnehmerstationen zugeordnet ist (Zwei-Kanal-Code). Die von den Fernsprechstationen gelieferten Analogsignale gelangen über nicht dargestellte Filter und über Abtastschalter SE1 und SE2, die jeweils während eines anderen Teils des Umwandlungszyklus geschlossen sind, an einen Haltekondensator CS, der aus noch zu erläuternden Gründen von einem Schalter S.1 überbrückt werden kann. Die eine Belegung des Haltekondensators CS ist mit einem Eingang eines Vergleichers K verbunden, dessen anderem Eingang ein Analogsignal zugeführt wird, das sich aus der durch den Digital-/Analog-Wandler D/A bewirkten Digital-Analog-Wandlung eines Digitalwertes ergibt, der durch entsprechende Einstellung der Stufen eines nicht dargestellten Zw.ischenregister.s dargestellt worden ist. Wenn am Ausgang des Vergleichers E ein Un-
ORIGINAL INSPECTED
3D31592
VPA .gO ρ 6 I 1 S 0£
gleichheit anzeigendes Signal auftritt, wird in dem erwähnten Zwischenregister ein anderer Digitalwert eingestellt, woraufhin sich die beschriebenen Vorgänge wiederholen. Auf diese Art und Weise erfolgt eine iterative Annäherung des eingestellten Digitalwerts an den im Haltekondensator. CS gespeicherten Analogwert, wie es für sich, z.B. aus. der DE-OS 25 34 109 bekannt ist. Bei der Umwandlung von für die TeilnehmerStationen bestimmten Digitalwerten in Analogwerte ist lediglich der Digital-Analog-Wandler D/A wirksam, in welchem Falle die von ihm abgegebenen Ausgangssignale über einen der Schalter A1 und A2 an die betreffenden Teilnehmerstationen weitergeleitet werden.
Der Digital-Analog-Wandler D/A ist in Form eines R-2-R-Widerstandsnetzwerkes realisiert und liefert an seinem Ausgang I Summenströme, die den an seinem Eingang anliegenden Digitalwerten entsprechen und im Zuge einer Analog-Digital-Wandlung über einen Strom-Spannungswandler V und einen Koppelkonderisatör CAZK, der beim erfindungsgemäßen Verfahren eine ausschlaggebende Rolle spielt, an den anderen Eingang des Vergleichers K gelangen. -
Der Ausgang des Vergleichers K ist über ein Rückkopplungsnetzwerk R und einen Schalter S2 mit dem erwähnten, mit dem Kondensator CAZK verbundenen Eingang verbindbar* Das Rückkopplungsnetzwerk kann über den Schalter S3 außerdem an den nicht mit dem Digital-Analog-Wandler D/A verbunde-■nen Eingang des Strom-Spannungswandlers V verbunden werden, an dem außerdem ein Kondensator CAZV angeschlossen ist.
Der andere Eingang dieses Strom-Spannungswandlers ist über den Widerstand R1 mit dem Wandlerausgang verbunden und ka-n-n über den Schalter S4 und dem Widerstand R2, dessen Widerstandswert klein gegenüber demjenigen des Widerstands R1 ist, an Bezugspotential gelegt werden. -
3:31592
_ 5-
- ^- vpaBOP 6 H 9OE
In Durchführung des erfindungsgemäßen Verfahrens wird zu Beginn der Abgleichphase das Ausgangssignal des Digital-Analog-Wandlers D/A in nicht näher dargestellter Weise und die an dem mit dem Haltekondensator CS verbundenen Eingang liegende Spannung durch Schließen des Schalters S1 zu Null gemacht. Daraufhin wird durch Schließen des Schalters S2 das Rückkopplungsnetzwerk RN mit dem anderen Eingang des Vergleichers K in Verbindung gebracht... Über dieses Rückkopplungsnetzwerk erfolgt daher eine Aufladung des Kondensators CAZK, wobei diese Aufladung soweit gehen soll, daß ein Ladungszustand entsteht, bei dem das Aus-.gangssignal des Vergleichers an die Entscheidungsschwelle zwischen den Gleichheit bzw. Ungleichheit der an den Vergleichereingängen anliegenden Analogwerte, die hier voraussetzungsgemäß Null sind, anzeigenden Ausgangssignalzuständen gelangt. Damit ist erreicht, daß beim nachfolgenden Betrieb des Analog-Digital-Wandlers im nullpunktnahen Bereich nur solche im Haltekondensator CS gespeicherte Analogwerte zur Erzeugung eines von Null abweichenden Digitalwertes führen, deren Amplitude größer als die erste Quantisierungsstufe ist.
Wie die Figur 2 zeigt, kann das Rückkopplungsnetzwerk RN im einfachsten Fall ein hochohmiger Widerstand R sein, über den der Kondensator CAZK solange aufgeladen wird, bis am Ausgang des Vergleichers K ein Potentialwechsel auftritt, woraufhin der Kondensator sich wieder entlädt, bis es zu einem entgegengesetzten Potentialwechsel am Vergleicherausgang kommt usw. usw.
Häufig liegt der Fall vor, daß der Vergleicher in bipolarer Halbleitertechnologie realisiert ist, was bedeutet, daß das eingangsseitige Verstärkerelement dauernd einen Eingangsstrom erfordert, der zu einem -kontinuierlichen .35 Entladen des Kondensators CAZK führt. In diesem Fall ist das Rückkopplungsnetzwerk RN entsprechend Figur 3 ausge-
ORlGlNAL INSPECTiS ;
vJ ^ v> i ^V ^ iC
-Jr- »P 61 HOE
bildet, enthält also eine Konstantstromquelle I, wobei der Schalter SO, über den diese Konstantstromquelle wirksam geschaltet wird, in der Nullabgleichphase nur dann geschlossen wird, wenn die erwähnte Entladung des Kondensators CAZK ausgeglichen werden muß. Der Strom hat hierbei eine solche Amplitude, daß sie über die Abtastperiode, die auch die Umwandlungsperiode bestimmt, gemittelt den .Mittelwert des genannten Entladungsstroms übersteigt, so daß der Kompensationszustand diese"Periode überdauert.
Wie schon angedeutet, wird gemäß weiterer Ausgestaltung der Erfindung außer dem Nullpunktabgleich des Vergleichers K auch ei Nullpunktabgleich des gegebenenfalls vorhandenen Strom-Spannungswandlers bzw._Spannungs-Stromwandlers vorgenommen. Da in Figur 2 ein Spannungsvergleicher K vorausgesetzt worden ist, handelt es sich bei dem Wandler dort um einen Strom-Spannungswandler, der den vom Digital-Analog-Wandler abgegebenen Summenstrom in einen Spannungswert umwandelt. Der Nullpunktabgleich des Strom-Spannungs- wandlers V schließt sich direkt an denjenigen des Vergleichers K an, wozu, nachdem der Schalter S2 geöffnet worden ist, die Schalter S3 und Sh geschlossen werden. Durch das Schließen des Schalters Sh wird der mit dem Ausgang des Digital-jAnalog-Wandlers D/A verbundene Eingang" des Strom-Spannungs-Wandlers V über den Widerstand R2 an Erde gelegt mit der Folge, daß die an diesem Eingang liegende Offset-Spannung im Verhältnis R1/R2 verstärkt .wird. Das Ausgangssignal des Strom-Spannungs-Wandlers V gelangt dann an den einen Eingang des Vergleichers K, der in der beschriebenen Art und Weise bereits abgeglichen wurde. Das·Ausgangssignal des Vergleichers gelangt über das Rückkopplungsnetzwerk und den Schalter S3 auf den Kondensator CAZV und bewirkt eine Aufladung desselben in der,im Zusammenhang mit dem Kondensator CAZK beschriebenen Art und Weise.
Da durch die vorerwähnte Betätigung des Schalters S4 der . Offset-Fehler des Wandlers V vor dem Abgleich verstärkt
2331592
VPA 80 P 6 1 1 9 OE .
worden ist, hat.ein gegebenenfalls beim Vergleicher vorher noch nicht völlig abgeglichener Nullpunktfehler keinen Einfluß auf das Gesamtabgleichergebnis mehr.
Bei der Schaltungsanordnung gemäß Figur 5 ist der Vergleicher K ein Stromvergleicher. Seinem einen Eingang wird daher der von der Einrichtung zur Digital-Analog-Wandlung D/A gelieferte Summenstrom und seinem anderen Eingang der umzuwandelnde Analogwert in Form eines Stromwertes zugeführt, der durch einen Spannungs-Strom-Wandler V aus der Ladespannung des Haltekondensators CS erzeugt worden ist. An dem letztgenannten Eingang des Vergleichers K ist ein Nullabgleichkondensator CAZK angeschlossen, der nicht mit dem Haltekondensator verbundene andere Eingang des Spannungs-Stromwandlers V liegt an einem Nullabgleichkondensator CAZV.
Beim Abgleich spielen sich entsprechende Vorgänge ab, wie bei der Schaltungsanordnung gemäß Figur 1. Das heißt, daß durch Schließen des dem Haltekondensator CS überbrückenden Schalters S1 und durch eine entsprechende Schaltmaß- -. nähme innerhalb der Einrichtung D/A die Eingangsgrößen für den Vergleicher K zu Null gemacht worden, . durch Schließen des Schalters S3 das Rückkopplungsnetzwerk RN, das, wie vorstehend beschrieben, entsprechend den Figuren 2 bis 4 ausgebildet sein kann, in den Rückkopplungskreis zwischen dem Ausgang des Vergleichers K und demjenigen Eingang gelegt wird, an den.der Nullabgleichkondensator CAZK liegt, und dieser Kondensator in der beschriebenen Weise aufgeladen wird. Nach Öffnen des Schalters S3 wird durch Schließen des Schalters S2 das Rückkopplungsnetzwerk zwischen den Ausgang des Vergleichers K und denjenigen Eingang des Spannungs-Strom-Wandlers V gelegt, an dem der andere Nullabgleichkondensator CAZV angeschlossen ist,.
ferner wird der Schalter S4 geschlossen. Die Vorgänge, die sich bei der Aufladung des letztgenannten Nullabgleich-
•GR1GÄ INSPECTED
" r: T; 1 ε: q O
VPA go ρ st 19 DE ·
kondensators abspielen, sind dieselben, wie vorstehend im Zusammenhang mit Figur 1 erläutert. Die gestrichelt dargestellten Teile der Figur 5 sind nur bei einer Digital-Analog-Wandlung wirksam, bei der jedoch keine Abgleichmaßnahmen erforderlich sind.
Wenn die. Gegebenheiten vorliegen, die, wie erläutert, zum Einsatz eines Rückkopplungsnetzwerkes gemäß Figur 3 führen, kann alternativ auch ein Rückkopplungsnetzwerk gemäß Figur 4 eingesetzt werden, das zwei Stromquellen 11 und 12 aufweist, die aufgrund von durch die Koinzidenzglieder K1 und K2 gelieferte Ansteuersignale über die Schalter SO und SO1, jenachdem ob der Vergleicher K oder der Wandler V abgeglichen werden soll (Signal AK oder AV), alternativ wirksam geschaltet werden. Diese Ausbildung des Rückkopplungsnetzwerkes hat Vorteile bezüglich einer Realisierung in integrierter Schaltkreistechnik.
In der Praxis sind die Schalter SE1, SE2 und SI der Anordnungen gemäß den Figuren 1 und 5 häufig als MOS-Transistoren realisiert. Wegen der parasitären Gate-Drain-Kapazität kommt es bei negativen SpannungsSprüngen am Haltekondensator Cs zu einer Spannungsverschiebung, die sich genauso auswirkt wie ein Offset-Fehler des Vergleichers. Gemäß weiterer Ausgestaltung der Erfindung wird dieser Fehler daher in derselben Weise wie ein Offset-Fehler kompensiert, wozu, identische Realisierung der genannten drei Schalter vorausgesetzt, der den Haltekondensator CS überbrückende Schalter S1, wie schon erläutert, unmittelbar vor Beginn der Nullabgleichphase geschlossen wird, dann jedoch, bevor der eigentliche Abgleich einsetzt, wieder geöffnet wird. Der hierdurch bewirkte Fehler wird in derselben Weise wie der eigentliche Off set-Fehler des Vergleichers in der beschriebenen Weise kompensiert, wodurch die durch Öffnen der Schalter SE1 und SE2 bedingten Fehler während des nachfolgenden Analog-Digital-Wandlungsvorganges berücksichtigt werden.
8 Patentansprüche
5 Figuren
ORIGINAL INSPECTED
Leerseite

Claims (1)

  1. Patentansprüche
    2C31592 VPA8ÖP- 6 1 1 9OE .
    Vorverfahren zum Nullpunktabgleich des durch einen Operationsverstärker realisierten Analogwertvergleichers eines
    -5 unter Verwendung eines Digital-Analog-Wandlers nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers, insbesondere bei dessen Zugehörigkeit zu einer Einrichtung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec), dadurch gekennzeic. h~ net, daß ein Nullabgleichkondensator (CAZK), der an einen ersten Eingang des Vergleichers (K) angeschlossen ist, nachdem zu Beginn der Abgleichphase das Ausgangssignal des Digital-Analog-Wandlers (D/A) und die am zweiten Vergleichereingang anliegende Signalgröße, die norma- !erweise der umzuwandelnde Analogwert ist, zu Null gemacht worden sind, über ein Rückkopplungsnetzwerk (RN) mit dem Ausgang des Vergleichers (K) in Verbindung gebracht wird, über das er in einen Ladungszustand versetzt wird, bei dem das Ausgangssignal des Vergleichers (K) an die Entscheidungsschwelle zwischen den Gleichheit bzw. Ungleichheit der an den Vergleicher eingängen anliegenden Analogwerten anzeigenden Ausgangssignalzuständen gelangt.
    2. Verfahren nach Anspruch 1, dadurch gekenn zeichnet, daß das Rückkopplungsnetzwerk (RN) aus einem hochohmigen Widerstand (R) besteht.
    3. Verfahren nach Anspruch 1, dadurch gekennn e t , daß bei Verwendung von in integrierter Bipolartechnik ausgebildeten Verstärkerelementen des Vergleichers (K) das Rückkopplungsnetzwerk (RN) e.^'ne Konstantstromquelle (I) enthält, die einen Strom derartiger Polarität liefert, daß eine durch den Eingangsstrom r''s Vergleichers bewirkte Entladung des Nullabgleichkondensators (CAZK) kompensiert werden kann, und daß diese Konstantstromquelle (I) während der Abgleichphase nur wirksam geschaltet wird,
    ORIGINAL INSPECTED
    -2-
    - yc £ VPA ω Ρ 6 11 8 DE
    wenn eine Aufladung des Nullabgleichkondensators (CAZK) erforderlich ist, um die genannte Entscheidungsschwelle des Vergleichers (K) zu erreichen und dabei Strom derartiger. Amplitude liefert, daß sein Mittelwert über die sich an die Abgleichphase anschließende Arbeitsphase denjenigen des Eingangsstroms des Vergleichers (K) gerade übersteigt.
    A. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei Verwendung eines als Operationsverstärker ausgebildeten Strom-Spannungswandlers (V) zur Weitergabe des Ausgangssignals des Digital-Analog-Wandlers (D/A) an den als Spannungsvergleicher arbeitenden Vergleicher (K) im Anschluß an den Nullpunktabgleich des Vergleichers (K) in einer zweiten Abgleichphase das Rückkopplungsnetzwerk (RN) von dem genannten ersten Vergleichereingang abgetrennt und an den nicht mit dem Ausgang des Digital-Analog-Wandlers (D/A) verbundenen Eingang des Strom-Spannungs-Wandlers (V), an dem ebenfalls ein Nullabgleichskondensator (CAZV) angeschlossen ist, gelegt wird, um diesen Kondensator in entsprechender Weise wie den an dem ersten Vergleichereingang liegenden Nullabgleichkondensator (CAZK) in einen für den Nullabgleich geeigneten Ladungszustand zu bringen.
    5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet , daß der an den Ausgang des Digital-Analog-Wandler ε (D/A) angeschlossene Eingang des Strom-Spannungs-Wandlers (V) während der zweiten Abgleichphase über einen Widerstand (R2), der klein gegenüber dejaf diesen Eingang mit dem Strom-Spannungs-Wandlerausgang verbindenden Rückkopplungswiderstand (Ri) ist, an Bezugspotential gelegt wird.
    6. Verfahren nach einem der Ansprüche 1 bis 3f dadurch gekennzeichnet , daß bei Verwendung eines
    2 115C2 VPA80P 6 t t 9 OE ·
    als Operationsverstärker ausgebildeten Spannungs-Strom-Wandlers (V) zur Weitergabe des umzuwandelnden Analogwertes an den als Stromvergleicher arbeitenden Vergleicher (K) im Anschluß an den Nullpunktabgleich des Vergleichers (K) in einer zweiten Abgleichphase das Rückkopplungsnetzwerk (RN) von demjenigen Vergleichereingang, an dem der genannte Nullabgleichkondensator (CAZK) liegt, abgetrennt und an den nicht mit dem Haltekondensator (CS), der den .umzuwandelnden Analogwert speichert, verbundenen Eingang des Spannungs-Strom-Wandlers (V) gelegt wird, an den ebenfalls ein Nullabgleichkondensator (CAZV) angeschlossen ist, um diesen Kondensator in entsprechender Weise wie den an dem einen Vergleichereingang liegenden Nullabgleichskondensator (CAZK) in einen für den Nullabgleich geeigneten Ladungszustand zu bringen.
    7. Verfahren nach Anspruch 6, dadurch gekennzeichnet , daß der erste über einen Widerstand (R1) an den Ausgang des Spannungs-Strom-Wandlers (V) angeschlossene Eingang des Vergleichers während der zweiten Abgleichphase über einen weiteren Widerstand (R2), der klein gegenüber dem ersten t Widerstand (R1) ist, an Bezugspotential gelegt wird.
    8. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß bei einer Schaltungsanordnung, bei der der umzuwandelnde Analogwert über einen Abtastschalter (SE1, SE2) einem Haltekondensator (CS) zugeführt wird und dieser Kondensator durch einen Schalter (S1) überbrückbar ist, und bei der diese Schalter (SE1, SE2, S1) unter Verwendung von MOS-Transistoren realisiert sind, der den Haltekondensator (CS) überbrückende Schalter (S1) unmittelbar vor der Abgleichphase geschlossen, nach einer für die Entladung des Abtastkondensators ausreichenden Zeit jedoch wieder geöffnet wird.
    ORIGINAL INSPECTED
DE19803031592 1980-08-21 1980-08-21 Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec) Granted DE3031592A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE19803031592 DE3031592A1 (de) 1980-08-21 1980-08-21 Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec)
US06/285,625 US4468651A (en) 1980-08-21 1981-07-21 Method for eliminating the zero point error in an iterative analog-digital converter
JP56128266A JPS5761332A (en) 1980-08-21 1981-08-18 Method of adjusting zero point of analog value comparator
EP81106487A EP0046574B1 (de) 1980-08-21 1981-08-20 Verfahren zum Nullpunktabgleich des durch einen Operationsverstärker realisierten Analogwertvergleichers eines unter Verwendung eines Digital-Analog-Wandlers nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers, insbesondere bei dessen Zugehörigkeit zu einer Einrichtung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec)
ZA815759A ZA815759B (en) 1980-08-21 1981-08-20 Signal converters for digital-to-analogue and analogue-to-digital conversion
AT81106487T ATE30994T1 (de) 1980-08-21 1981-08-20 Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digitalwandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec).

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19803031592 DE3031592A1 (de) 1980-08-21 1980-08-21 Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec)

Publications (2)

Publication Number Publication Date
DE3031592A1 true DE3031592A1 (de) 1982-03-18
DE3031592C2 DE3031592C2 (de) 1987-01-22

Family

ID=6110130

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19803031592 Granted DE3031592A1 (de) 1980-08-21 1980-08-21 Verfahren zum nullpunktabgleich des durch einen operationsverstaerker realisierten analogwertvergleichers eines unter verwendung eines digital-analog-wandlers nach dem iterativprinzip arbeitenden analog-digital-wandlers, insbesondere bei dessen zugehoerigkeit zu einer einrichtung zur analog-digital-wandlung und umgekehrt zur digital-analog-wandlung (codec)

Country Status (6)

Country Link
US (1) US4468651A (de)
EP (1) EP0046574B1 (de)
JP (1) JPS5761332A (de)
AT (1) ATE30994T1 (de)
DE (1) DE3031592A1 (de)
ZA (1) ZA815759B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG100609A1 (en) * 1996-03-18 2003-12-26 Hitachi Ulsi Eng Corp Digital/analog conversion output circuit having an offset control circuit

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2199710A (en) * 1986-12-23 1988-07-13 Philips Electronic Associated Analogue to digital converter
US5245340A (en) * 1989-06-27 1993-09-14 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Communications Digital transmultiplexer with automatic threshold controller
KR100261057B1 (ko) * 1991-08-15 2000-07-01 윌리엄 비. 켐플러 정확도 부스트래핑
FR2696300B1 (fr) * 1992-09-25 1994-11-18 Thomson Csf Circuit de codage analogique-numérique à compensation automatique du décalage du zéro.
FI96811C (fi) * 1993-11-30 1996-08-26 Nokia Mobile Phones Ltd Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi
JPH09309926A (ja) * 1996-05-17 1997-12-02 Dow Chem Co:The エチレン共重合体の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2994825A (en) * 1958-07-09 1961-08-01 Hewlett Packard Co Voltage to time-interval converter
DE1965712A1 (de) * 1969-01-15 1970-08-06 Ibm Analogdigitalumsetzer
DE2603608A1 (de) * 1976-01-30 1977-08-04 Siemens Ag Schaltungsanordnung zur umsetzung von analog-signalen in digital-signale und von digital-signalen in analog- signale

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3509460A (en) * 1967-11-01 1970-04-28 Bell Telephone Labor Inc High impedance,self-zeroing,dc voltmeter circuit
JPS5516702B2 (de) * 1972-06-02 1980-05-06
US3832707A (en) * 1972-08-30 1974-08-27 Westinghouse Electric Corp Low cost digital to synchro converter
JPS5416050B2 (de) * 1973-07-24 1979-06-19
DE2534109B2 (de) * 1975-07-30 1979-03-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren und Schaltungsanordnung zur Umsetzung von Analog-Signalen in Dighal-Signale und von Digital-Signalen in Analog-Signale
NL7512886A (nl) * 1975-11-04 1977-05-06 Hollandse Signaalapparaten Bv Analoog-digitaal omzetter.
US4017687A (en) * 1975-11-28 1977-04-12 The United States Of America As Represented By The Secretary Of The Navy Device for minimizing interchannel crosstalk in high rate commutator multiplexers
FR2396463A1 (fr) * 1977-06-30 1979-01-26 Ibm France Circuit pour compenser les decalages du zero dans les dispositifs analogiques et application de ce circuit a un convertisseur analogique-numerique
JPS54136163A (en) * 1978-04-14 1979-10-23 Hitachi Ltd Digital-analog converting device
US4350975A (en) * 1980-07-18 1982-09-21 American Microsystems, Inc. Dual bandwidth autozero loop for a voice frequency CODEC

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2994825A (en) * 1958-07-09 1961-08-01 Hewlett Packard Co Voltage to time-interval converter
DE1965712A1 (de) * 1969-01-15 1970-08-06 Ibm Analogdigitalumsetzer
DE2603608A1 (de) * 1976-01-30 1977-08-04 Siemens Ag Schaltungsanordnung zur umsetzung von analog-signalen in digital-signale und von digital-signalen in analog- signale

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
DE-Firmenschrift der Firma Valvo GmbH "Technische Informationen für die Industrie", 1971, H. 156, S. 13 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG100609A1 (en) * 1996-03-18 2003-12-26 Hitachi Ulsi Eng Corp Digital/analog conversion output circuit having an offset control circuit

Also Published As

Publication number Publication date
US4468651A (en) 1984-08-28
DE3031592C2 (de) 1987-01-22
ZA815759B (en) 1982-08-25
EP0046574A2 (de) 1982-03-03
EP0046574B1 (de) 1987-11-19
JPS5761332A (en) 1982-04-13
EP0046574A3 (en) 1983-12-21
ATE30994T1 (de) 1987-12-15

Similar Documents

Publication Publication Date Title
DE2823214A1 (de) Schaltungsanordnung zur kompensierung des nullversatzes des ausgangssignals einer ein analogsignal verarbeitenden uebergeordneten anordnung
DE4221430B4 (de) Bezugsspannungsschaltung mit schnellem Hochfahren der Leistung ausgehend von einem Bereitschaftszustand mit niedriger Leistung
EP0316616A2 (de) Analog-Digital-Umsetzer
DE3041417T (de)
DE3730098A1 (de) Stabilisiertes differenz-latch mit rueckstellung
DE3531870A1 (de) Analog-digital-wandler
EP0300560A2 (de) Vergleichsschaltung
DE3237283A1 (de) Analog/digital-wandler
DE4142826A1 (de) Verfolge-halte-verstaerker
DE2508850C2 (de) Spannungsverstärker
EP0046574B1 (de) Verfahren zum Nullpunktabgleich des durch einen Operationsverstärker realisierten Analogwertvergleichers eines unter Verwendung eines Digital-Analog-Wandlers nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers, insbesondere bei dessen Zugehörigkeit zu einer Einrichtung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec)
DE3329242A1 (de) Schaltungsanordnung zum ueberpruefen des zeitlichen abstands von rechtecksignalen
DE2411062B2 (de) Dynamisch vorgespannte Differentialverstärkeranordnung
DE3221483A1 (de) Analog/digital-wandler mit einer selbstvorspannungsschaltung
DE3408101C2 (de) Störunterdrückungsschaltung
DE2612764C2 (de) Spannungs-Frequenz-Wandler
DE2946000A1 (de) Integrierende analog-digitalwandlerschaltung
EP0693823B1 (de) Schaltungsanordnung, insbesondere für digitale Modulationseinrichtungen
DE1290180B (de) Einrichtung zum Umsetzen von Analogwerten in Zahlenwerte nach dem Vergleichsverfahren
EP0217120A2 (de) Schaltungsanordnung zur Echokompensation
WO1998004926A1 (de) Sigma-delta-multiplikationsschaltung für ein leistungs-messgerät
DE2137127A1 (de) Schaltungsanordnung zur automatischen Verstärkungsregelung eines Signal verstärker s
DE4116239C2 (de) Übertragungskreis
DE2545870A1 (de) Schaltungsanordnung fuer einen delta- modulator mit automatischer geraeuschsperre und automatischer verstaerkungsregelung
DE2609013A1 (de) Verstaerker-bezugspegel-stabilisator

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee