DE3033513C2 - Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht - Google Patents

Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht

Info

Publication number
DE3033513C2
DE3033513C2 DE3033513A DE3033513A DE3033513C2 DE 3033513 C2 DE3033513 C2 DE 3033513C2 DE 3033513 A DE3033513 A DE 3033513A DE 3033513 A DE3033513 A DE 3033513A DE 3033513 C2 DE3033513 C2 DE 3033513C2
Authority
DE
Germany
Prior art keywords
aluminum
layer
conductor layer
film
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3033513A
Other languages
English (en)
Other versions
DE3033513A1 (de
Inventor
Masahiko Denda
Hiroshi Kawanishi Hyogo Harada
Shinichi Itami Sato
Wataru Amagasaki Wakamiya
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP13037879A external-priority patent/JPS5654053A/ja
Priority claimed from JP13913679A external-priority patent/JPS596063B2/ja
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE3033513A1 publication Critical patent/DE3033513A1/de
Application granted granted Critical
Publication of DE3033513C2 publication Critical patent/DE3033513C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour

Description

Die Erfindung betrifft ein Verahren zur Herstellung einer aiuminiumhaltigen Leiterschicht bei einer Mehrebenenverdrahtung einer Halbleiteranordnung, bei dem auf einer zuvor durch chemische Dampfabscheidung gebildeten Isolierschicht aus Siliziumnitrid eine sauerstoffhaltige Diffusionssperre ausgebildet wird und bei dem sodann auf diese die aluminiumhaltige Leiterschicht aufgebracht wird. Bei diesem in der prioritätsälteren Anmeldung DE-OS 30 34 900 vorgeschlagenen Verfahren erfolgt die Ausbildung der sauerstoffhaltigen Diffusionssperre durch Auf- bzw. Einbringen von Sauerstoff auf bzw. in die Siliziumnitridschicht, vorzugsweise durch Dotierung der Siliziumnitridschicht mit Sauerstoff. Die sauerstoffhaltige Diffusionssperre soll das Eindiffundieren von Aluminium aus der aiuminiumhaltigen Leiterschicht in die durch chemische Dampfabscheidung gebildete Siliziumnitridschicht verhindern und auf diese Weise einen Kurzschluß zwischen den verschiedenen Verdrahtungsebenen vermeiden.
Aus der US-PS 37 51 292 ist bekannt, daß bei einer Mehrebenenverdrahtung einer Halbleiteranordnung mit einer Aluminium-Leiterschichl auf einer Isolierschicht aus Siliziumnitrid oder/und Siliziumdioxid die Zuverlässigkeit geringer ist als bei einer Leiterschicht aus der Schichtenfolge Titan — Platin — Gold, jedoch ist das obenerwähnte Diffusionsproblem nicht angesprochen.
Aus der DE-OS 20 45 633 ist weiterhin ein Verfahren zur Herstellung einer Halbleiteranordnung mit einer einzigen Leiterschicht bekannt, bei dem zur Vermeidung einer chemischen Reaktion zwischen der aiuminiumhaltigen Leiterschicht und einer darunterliegenden Siliziumdioxidschicht eine isolierende Zwischenschicht aus Aluminiumoxid zwischen der Leiterschicht und der Siliziumdioxidschicht ausgebildet wird.
Die Verwendung von Siliziumnitrid und/oder Siliziumdioxid als Isolier- und Passivierungsmaterial zur Ausbildung von Isolierschichten bei mehrlagigen elektrischen Verbindungssystemen auf einem Halbleitersubstrat ist ferner bekannt aus der DE-OS 28 31 523 sowie aus IEEE, journal of Solid-State Circuits, Band SC-14, Nr. 4, Aug. 1979, S. 764-766. Bei den in diesen Druckschriften beschriebenen Verfahren werden jedoch keine Maßnahmen getroffen, um die gegenseitige Diffusion zwischen einer aiuminiumhaltigen Leiterschicht und der Isolierschicht aus Siliziumnitrid zu vermeiden.
Es ist somit Aufgabe der vorliegenden Erfindung, ein Verfahren zur Ausbildung einer Mehrschichtmetallverbindung zu schaffen, bei dem man eine stabile DiffusionssDerre zwischen der Isolierschicht aus Siliziumnitrid und der zweiten Metallverbindungsschicht erhält, so daß auf diese Weise ein Kurzschluß ausgeschlossen ist
Diese Aufgabe wird erfindungsgemäß bei einem Ver-
fahren der eingangs genannten Art dadurch gelöst, daß als sauerstoffhaltige Diffusionssperre eine Schicht aus Siliziumoxynitrid oder aus Aluminiumoxid aufgebracht wird.
Aus der US-PS 38 44 831 ist ein Verfahren zur Herstellung einer Mehrebenenverdrahtung einer Halbleiteranordnung bekannt, bei dem auf einem Halbleitersubstrat eine erste aus Siliziumnitrid bestehende dielektrische Schicht ausgebildet wird, bei dem auf der ersten elektrischen Schicht eine erste Leiterschicht aus Aluminium und darauf eine zweite dielektrische Schicht aus Siliziumnitrid ausgebildet werden, bei dem Löcher in der zweiten dielektrischen Schicht ausgebildet werden und bei dem eine zweite Aluminiumschicht über der zweiten dielektrischen Schicht ausgebildet wird, so daß die zweite Aluminiumschicht durch eine Siliziumdioxidschicht von der Siliziumnitridschicht getrennt ist Eine Diffusionssperre aus Siliziumoxynitrid oder aus Aluminiumoxid wird jedoch nicht aufgebracht
Im folgenden werden Ausführungsformen der Erfindung anhand von Zeichnungen näher erläutert; es zeigen
Fig. la, b Schnitte einer Halbleiteranordnung zur Veranschaulichung der Reihenfolge der Bearbeitungsschritte bei einem herkömmlichen Verfahren zur Aus- bildung einer Mehrebenenverdrahtung;
F i g. 2a, b charakteristische Profile der gegenseitigen Schichtdiffusion vor und nach einer Sinterbehandlung bei dem herkömmlichen Verfahren;
Fig.3a—c Schnitte einer Halbleiteranordnung zur Veranschaulichung der aufeinanderfolgenden Verfahrensschritte bei einer ersten Ausführungsform der vorliegenden Erfindung zur Herstellung einer üblichen Mehrebenenverdrahtung; und
Fig.4a—f Schnitte einer Halbleiteranordnung zur Veranschaulichung der aufeinanderfolgenden Bearbeitungsstufen einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens.
Die F i g. 1 a und b zeigen die Stufen eines herkömmlichen Verfahrens zur Herstellung einer Mehrebenenverdrahtung. Zunächst wird auf einem Halbleitersubstrat 1 ein Oxidfilm 2 ausgebildet, und zwar durch ein thermisches Oxidalionsverfahren oder dergl. Sodann wird eine Kontaktausnehmung 3 für die elektrische Verbindung des Halbleitersubstrats 1 an einer gewünschten Position im Oxidfilm 2 ausgebildet. Danach wird ein Metallfilm, z. B. ein Aluminiumfilm, auf der gesamten Oberfläche des Oxidfilms durch Dampfabscheidungsverfahren oder Sputterverfahren ausgebildet, und dieser Aluminiumfilm wird sodann zu einem gewünschten Muster bear-
beitet, z. B. durch Ätzen. Dabei erhält man eine erste Aluminiumleiterschicht 4. Ein Nitridfilm 5 wird sodann auf der gesamten Oberfläche durch ein plasmaverstärktes, chemisches Dampfabscheidungsverfahren ausgebildet. An gewünschten Postionen werden sodann Durchgänge 6 vorgesehen. Danach wird ein zweiter Aluminiumfilm durch Dampfabscheidungsverfahren oder Sputterverfahren abgeschieden, und dieser Aluminiumfilm wird wiederum durch Ätzen zu einem gewünschten Muster bearbeitet. Dabei erhält man die zweite Aluminiumleiterschicht 7.
Die Halbleiteranordnung wird sodann gesintert. Dabei kommt es zu einer gegenseitigen Diffusion zwischen der zweiten Aluminiumleiterschicht 7 und dem Nitrid-
film 5, wobei die Aluminiumkomponente in den Nitrid-Film 5 eindringt, wie bei 8 gezeigt. Nach mehrstündigem Sintern erreicht die Aluminiumkomponente die erste Aluminiumleiterschicht 4, und es kommt zu einem Kurzschluß zwischen den Leiterschichten 4 und 7. Hierdurch s wird die Zuverlässigkeit der Halbleiteranordnung erheblich beeinträchtigt
Die F i g. 2a und b zeigen Profile gegenseitiger Diffusion zwischen der Aluminiumleiterschicht und dem Nitridfilm vor und nach dem Sintern bei 5000C, gemessen mit einem Auger-Elektronenspektrometer. Die graphische Darstellung zeigt, daß vor dem Sintern die gegenseitige Diffusion zwischen der Aluminiumleiterschicht 7 und dem Nitridfilm 5 gering ist Nach mehrstündigem Sintern ist jedoch die Aluminiumkomponente der zweiten Aluminiumleiterschicht 7 in erheblichem Maße in den Nitridfilm 5 eingedrungen und erreicht die erste Aluminiumleiterschicht 4. Eine gegenseitige Diffusion zwischen der ersten Aluminiumleiterschicht 4 und dem Nitridfilm 5 findet im wesentlichen nicht statt, da in der Nähe der Grenzfläche zwischen diesen beiden Schichten eine kleine Menge Sauerstoff vorhanden ist. Dies kann zurückgeführt werden auf das Wachsen eines natürlichen Oxidfilms auf der Oberfläche der ersten Aluminiumleiterschicht. Dieser Oxidfilm wirkt als Barriere zur Verhinderung einer gegenseitigen Diffusion. Die gegenseitige Diffusion kann somit verhindert werden durch Ausbildung eines dünnen Oxidfilms zwischen der Aluminiumleiterschicht und dem Nitridfilm.
Im folgenden wird eine erste Ausführungsform des erfindungsgemäßen Verfahrens anhand der Fig. 3a bis c erläutert. Bei dieser Ausführungsform wird der Oxidfilm 2 auf dem Halbleitersubstrat 1 ausgebildet, und die Kontaktausnehmung 3 wird danach hergestellt. Dann wird die erste Aluminiumleiterschicht 4 wie bei dem herkömmlichen Verfahren hergestellt. Zur Ausbildung des Nitridfilms 5 nach dem plasmaverstärkten, chemischen Dampfabscheidungsverfahren wird ein Plasma in einem Gasgemisch aus SiH4, NH3 und N2 erzeugt. Dabei kommt es zu einem Aufwachsen des Nitridfilms wie bei dem herkömmlichen Verfahren. Dann wird jedoch ein oxidierendes Gas, z. B. O2, N2O oder CO2, zugemischt mit dem Ergebnis des Aufwachsens einer Oxynitridschicht (Si»OyNz) 5' als Oberflächenschicht. Nach dieser Behandlung werden die Durchgänge 6 ausgebildet und danach wird die zweite Aluminiumleiterschicht 7 wie bei dem herkömmlichen Verfahren aufgebracht. Danach wird die Halbleiteranordnung mehrere Stunden bei 500° C gesintert. Dabei kommt es zu keinem Kurzschluß zwischen den Leiterschichten 4 und 7.'Somit ist die Zuverlässigkeit der erhaltenen Anordnung äußerst hoch.
Bei der vorstehend beschriebenen Ausführungsform wird Aluminium für die Ausbildung der Leiterschichten verwendet. Man kann jedoch auch Aluminiumlegierungen verwenden, z. B. AlSi oder AlSiCu, sowie andere niedrigschmelzende Metalle, welche zu einem gegenseitigen Diffundieren mit dem Nitridfilm neigen.
Im folgenden wird unter Bezugnahme auf die Fig.4a—f eine weitere Ausführungsform der Erfindung erläutert. Dabei wird auf dem Halbleitersubstrat I so aus Silizium wiederum der Siliziumoxidfilm 2 ausgebildet und danach die erste Aluminiumleiterschicht 4 und schließlich der Siliziumnitridfilm 5. Ein Kontaktdurchgang 12 wird in selektiver Weise durch Verwendung eines Photolacks 11 auf dem Siliziumnitridfilm 5 ausgebildet. Danach wird der Photolack 11 entfernt. Diese Stufen sind die gleichen wie bei der oben beschriebenen herkömmlichen Herstellung.
Nun wird ein zweiter Photolack 13 gemäß Fig. 4c auf dem Siliziumnitridfilm 5 aufgebracht, und zwar in einem zweckentsprechenden Muster im Bereich des Kontaktdurchgangs 12. Sodann werden dünne Aluminiumoxidfilme 9,10 auf dem Siliziumnilridfilm 5 sowie auf dem Photolack 13 aufgebracht Dies gelingt durch Sputtern eines Aluminiumtargets mit Sauerstoff gas. Man erhält dabei das in F i g. 4d gezeigte Ergebnis. Der Photolack 13 und der Aluminiumoxidfilm 10, welcher auf dem Photolack 13 vorliegt, werden sodann entfernt, und zwar durch ein Abhebeverfahren. Der Aluminiumoxidfilm 9 verbleibt dabei als isolierender Film auf dem Siliziumnitridfilm 5, jedoch mit Ausnahme des Bereichs des Kontaktdurchgangs 12 selbst und des Nachbarbereichs dieses Durchgangs (Fig.4e). Nun wird die zweite AIuminiumleiterschicht 7 gemäß F i g. 4f aufgebracht
Mit diesen Verfahrensstufen erzielt man somit eine Aluminiumoxidschicht 9 zwischen dem Siliziumnitridfilm 5 und der zweiten Aluminiumleiterschicht 7. Dieser Aluminiumoxidfilm 9 wirkt als Diffusionssperre. Hierdurch kann eine Diffusion der zweiten Aluminiumleiterschicht 7 in die Siliziumnitridschicht 5 verhindert werden. Somit wird auch jeglicher Kurzschluß zwischen der ersten Aluminiumleiterschicht 4 und der zweiten Aluminiumleitcrschicht 7 verhindert.
Bei dieser Ausführungsform wird ein Abhebeverfahren zur Entfernung des Aluminiumoxidfilms im Bereich des Kontaktdurchgangs verwendet. Es ist jedoch auch möglich, den Aluminiumoxidfilm selektiv zu entfernen, und zwar mit einem Gemisch von Chromtrioxid und Phosphorsäure nach Ausbildung des Photolack-Musters mit einem herkömmlichen Photogravurverfahren. Der Aluminiumoxidfilm kann ferner durch Sputtern eines Aluminiumoxidtargets mit einem Inertgas, wie Argon, ausgebildet werden oder durch Oxidation eines Aluminiumfilms durch anodische Oxidation nach Ausbildung des Aluminiumfilms.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Patentanspruch:
    Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht bei einer Mehrebenenverdrahtung einer Halbleiteranordnung, bei dem auf einer zuvor durch chemische Dampfabscheidung gebildeten Isolierschicht aus Siliziumnitrid eine sauerstoffhaltige Diffusionssperre ausgebildet wird und bei dem sodann auf diese die aluminiumha'tige Leiterschicht aufgebracht wird, dadurch gekennzeichnet, daß als sauerstoffhaltige Diffusionssperre eine Schicht aus Siliziumoxynitrid (5') oder aus Aluminiumoxid (9) aufgebracht wird.
DE3033513A 1979-10-09 1980-09-05 Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht Expired DE3033513C2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP13037879A JPS5654053A (en) 1979-10-09 1979-10-09 Formation of multilayer wiring
JP13913679A JPS596063B2 (ja) 1979-10-25 1979-10-25 多層配線の形成方法

Publications (2)

Publication Number Publication Date
DE3033513A1 DE3033513A1 (de) 1981-04-30
DE3033513C2 true DE3033513C2 (de) 1985-02-21

Family

ID=26465520

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3033513A Expired DE3033513C2 (de) 1979-10-09 1980-09-05 Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht

Country Status (2)

Country Link
US (1) US4381595A (de)
DE (1) DE3033513C2 (de)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57176746A (en) * 1981-04-21 1982-10-30 Nippon Telegr & Teleph Corp <Ntt> Semiconductor integrated circuit and manufacture thereof
DE3206421A1 (de) * 1982-02-23 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von schichten aus hochschmelzenden metallen bzw. metallverbindungen durch abscheidung aus der dampfphase
DE3228399A1 (de) * 1982-07-29 1984-02-02 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen einer monolithisch integrierten schaltung
US4502207A (en) * 1982-12-21 1985-03-05 Toshiba Shibaura Denki Kabushiki Kaisha Wiring material for semiconductor device and method for forming wiring pattern therewith
JPS59198734A (ja) * 1983-04-25 1984-11-10 Mitsubishi Electric Corp 多層配線構造
JPH0799739B2 (ja) * 1985-02-20 1995-10-25 三菱電機株式会社 金属薄膜の形成方法
US4789645A (en) * 1987-04-20 1988-12-06 Eaton Corporation Method for fabrication of monolithic integrated circuits
GB2206540B (en) * 1987-06-30 1991-03-27 British Aerospace Aperture forming method
US4837183A (en) * 1988-05-02 1989-06-06 Motorola Inc. Semiconductor device metallization process
JPH02237135A (ja) * 1989-03-10 1990-09-19 Fujitsu Ltd 半導体装置の製造方法
US5128279A (en) * 1990-03-05 1992-07-07 Vlsi Technology, Inc. Charge neutralization using silicon-enriched oxide layer
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
US5385868A (en) * 1994-07-05 1995-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Upward plug process for metal via holes
US6001420A (en) 1996-09-23 1999-12-14 Applied Materials, Inc. Semi-selective chemical vapor deposition
US6175145B1 (en) * 1997-07-26 2001-01-16 Samsung Electronics Co., Ltd. Method of making a fuse in a semiconductor device and a semiconductor device having a fuse
US5981395A (en) * 1997-10-18 1999-11-09 United Microelectronics Corp. Method of fabricating an unlanded metal via of multi-level interconnection
US6235650B1 (en) 1997-12-29 2001-05-22 Vanguard International Semiconductor Corporation Method for improved semiconductor device reliability
US6797620B2 (en) * 2002-04-16 2004-09-28 Applied Materials, Inc. Method and apparatus for improved electroplating fill of an aperture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756685A (fr) * 1969-09-25 1971-03-25 Motorola Inc Procede pour empecher une reaction chimique entre l'aluminium et le bioxyde de silicium dans un dispositif
US3751292A (en) * 1971-08-20 1973-08-07 Motorola Inc Multilayer metallization system
US3803705A (en) * 1972-05-22 1974-04-16 Litton Systems Inc Method of forming a mnos memory device
US3771218A (en) * 1972-07-13 1973-11-13 Ibm Process for fabricating passivated transistors
US3844831A (en) * 1972-10-27 1974-10-29 Ibm Forming a compact multilevel interconnection metallurgy system for semi-conductor devices
JPS51111069A (en) * 1975-03-26 1976-10-01 Hitachi Ltd Semiconductor device
JPS5279679A (en) * 1975-12-26 1977-07-04 Toshiba Corp Semiconductor memory device
US4121241A (en) * 1977-01-03 1978-10-17 Raytheon Company Multilayer interconnected structure for semiconductor integrated circuit
IT1097967B (it) * 1977-07-18 1985-08-31 Mostek Corp Procedimnto e struttura per l'incrocio di segnali di informazione in un dispositivo a circuito integrato
US4206472A (en) * 1977-12-27 1980-06-03 International Business Machines Corporation Thin film structures and method for fabricating same
JPS5643742A (en) * 1979-09-17 1981-04-22 Mitsubishi Electric Corp Manufacture of semiconductor

Also Published As

Publication number Publication date
US4381595A (en) 1983-05-03
DE3033513A1 (de) 1981-04-30

Similar Documents

Publication Publication Date Title
DE3033513C2 (de) Verfahren zur Herstellung einer aluminiumhaltigen Leiterschicht
DE3339957C2 (de)
DE4400200C2 (de) Halbleitervorrichtung mit verbesserter Verdrahtungsstruktur und Verfahren zu ihrer Herstellung
DE3311635C2 (de)
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE1903961B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrer Herstellung
DE1967363C2 (de)
DE19620022A1 (de) Verfahren zur Herstellung einer Diffusionssperrmetallschicht in einer Halbleitervorrichtung
DE3901114A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE4010618A1 (de) Halbleitervorrichtung und verfahren zu ihrer herstellung
DE2300813C3 (de) Verfahren zum Herstellen eines verbesserten Dünnschicht-Kondensators
EP0012220A1 (de) Verfahren zur Herstellung eines Schottky-Kontakts mit selbstjustierter Schutzringzone
DE3123213A1 (de) Hybridschaltung mit integrierten kondensatoren und widerstaenden und verfahren zu ihrer herstellung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE2132034A1 (de) Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern
EP1661168B1 (de) Herstellungsverfahren für eine Integrierte Schaltungsanordnung mit Kondensator
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
EP0177845A1 (de) Integrierter Schaltkreis mit Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
DE10314534A1 (de) Metallfilm-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10327618B4 (de) Verfahren zur Ausbildung von Aluminiummetallverdrahtungen
DE3112215A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE10161286A1 (de) Integriertes Halbleiterprodukt mit Metall-Isolator-Metall-Kondensator
DE3301479A1 (de) Verfahren zum herstellen eines halbleiterelementes

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8339 Ceased/non-payment of the annual fee