DE3103615A1 - Verfahren zur erzeugung von extremen feinstrukturen - Google Patents
Verfahren zur erzeugung von extremen feinstrukturenInfo
- Publication number
- DE3103615A1 DE3103615A1 DE19813103615 DE3103615A DE3103615A1 DE 3103615 A1 DE3103615 A1 DE 3103615A1 DE 19813103615 DE19813103615 DE 19813103615 DE 3103615 A DE3103615 A DE 3103615A DE 3103615 A1 DE3103615 A1 DE 3103615A1
- Authority
- DE
- Germany
- Prior art keywords
- layer
- titanium
- deposited
- layers
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/951—Lift-off
Description
SIEMENS AKTIENGESELLSCHAFT U Unser Zeichen Berlin und München * " VPA 81 P * C "' t DE
Verfahren zur Erzeugung von extremen Feinstrukturen
Die Erfindung betrifft ein Verfahren zur Erzeugung von
extremen Feinstrukturen auf Substraten und von Masken mit extremen Feinstrukturen.
Feinstrukturen auf Halbleiterscheiben werden fotolithografisch häufig mittels Abhebetechnik hergestellt, da
sich die üblichen anderen Ätzverfahren wegen der auftretenden Unterätzung zur Herstellung von Feinstrukturen
gewöhnlich nicht eignen. Bei der Herstellung von Feinstrukturen, die Dimensionen kleiner als 1 /um aufweisen,
stört jedoch-die Beugung des bei fotolithografischen
Verfahren verwendeten UV-Lichts. Durch Übergang zu kurzwelligerem
Licht wie Röntgenlicht oder Elektronenstrahlen
läßt sich diese Grenze der Technik zwar überwinden. Diese Technik ist Jedoch sehr teuer und aufwendig, weshalb
sie zur Massenherstellung von Halbleiterbauelementen im allgemeinen nicht verwendet wird.
Aufgabe der vorliegenden Erfindung ist es daher,, ein
Verfahren anzugeben, mit dem sich Kontaktstrukturen oder Masken auf Substraten technisch einfach und billig abscheiden
lassen mit kleinsten Strukturdimensionen von 0,1 /um bis 1 /um, wobei gleichzeitig der elektrische
Widerstand, der' erzeugten Kontaktstrukturen möglichst gering,
d. h. der Metallquerschnitt möglichst groß ist.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß auf einem Substrat mindestens eine strukturierte Maske
abgeschieden wird und mindestens eine Materialabschei-
Kus 1 Dx / 27.01.1981
ϊ
VPA 81 P 1 0 1 ί DE
dung vorgenommen wird, bei der Materie unter einem bestimmten
Winkel auf bzw. in der strukturierten Maske abgeschieden wird.
Wird eine relativ dicke strukturierte Maske, wie das z. B. bei einer Fotolackmaske der Fall ist, mit einer
solchen Feinheit abgeschieden, daß die von der Maske gebildeten Lücken Dimensionen der Größenordnung von 1 /um
aufweisen, und wird anschließend eine Materie-Abscheidung unter einem bestimmten Winkel auf dieser Maske vorgenommen,
so ergeben sich Materie-Abscheidungen innerhalb der Maskenvertiefungen, die von den Fotolackrändern
her nur einen Teil der Vertiefungen überdecken, während wegen der Schattenbildung ein Teil der Vertiefungen zum
jeweils anderen Fotolackrand hin von Materie freibleibt. Diese in den Fotolacklücken erzeugte zweite· Maske kann
anschließend entweder .als Maske zur Erzeugung von Kontakten dienen oder aber es kann mittels dieser zweiten
Maske eine dritte Maske in ähnlicher Weise wie die zweite Maske abgeschieden werden. Diese Methode kann mehrfach
wiederholt werden. Durch die in den Lücken der Fotolackmaske abgeschiedene Maske lassen sich somit Maskenlücken
erzeugen, die sicher kleiner sind als 1 /Um. Insbesondere lassen sich dadurch sowohl Maskenlücken wie
2-5 auch Kontaktstrukturen mit 0,1 /um bis 1 /um Breite herstellen.
Ein nachfolgendes Bedampfen mit Kontaktmaterial erzeugt ausreichend hohe Strukturen, so. daß der sich ergebende
Leitbahnwiderstand möglichst gering ist.
Verglichen mit dem Aufwand, den Röntgenstrahltechniken
bzw. Elektronenstrahltechniken zur Erzeugung derartiger Strukturen erfordern, ist der Aufwand des erfindungsgemäßen
Verfahrens verschwindend gering.
Es ist vorteilhaft, daß das Substrat ein Halbleitersubstrat ist, das mit einer oder mehreren Schichten verse-
hen sein kann, und daß zu der Materialabscheidung ein zur Maskenherstellung geeignetes Material und/oder ein
Kontaktmaterial verwendet wird. In der Halbleitertechnik sind vornehmlich Halbleitersubstrate mit Kontaktschichten
zu versehen. Die Beschichtung eines Halbleitersubstrats mit einer oder mehreren Schichten vor der Anbringung
von Kontaktstrukturen ist oftmals für das Herstellungsverfahren vorteilhaft. Das erfindungsgemäße Verfahren
beschränkt sich jedoch nicht auf die Verwendung von HalbleiterSubstraten.
Es ist auch erfinderisch, daß auf einer Halbleitersubstratoberfläche
eine Isolatorschicht, z. B. bestehend aus Si,N, und/oder SiO9 und/oder SiO und/oder Al5O7., abgeschieden
wird,
daß darüber in an sich bekannter Weise eine Fotolackschicht abgeschieden und mittels Fototechnik strukturiert
wird,
daß in· und auf die Fotolackmaske unter einem bestimmten geeigneten Winkel ätzresistentes Material, z. B. bestehend aus Titan (Ti), abgeschieden wird, daß danach eine Ätzung, z. B. mittels Plasmaätzung, derjenigen Teile der Isolatorschicht erfolgt, die durch Schattenwirkung infolge der gerichteten Abscheidung von ätzresistentem Material nicht bedeckt sind,
daß in· und auf die Fotolackmaske unter einem bestimmten geeigneten Winkel ätzresistentes Material, z. B. bestehend aus Titan (Ti), abgeschieden wird, daß danach eine Ätzung, z. B. mittels Plasmaätzung, derjenigen Teile der Isolatorschicht erfolgt, die durch Schattenwirkung infolge der gerichteten Abscheidung von ätzresistentem Material nicht bedeckt sind,
daß anschließend auf die von Isolatormaterial freigeätzte Halbleiteroberfläche Kontaktmaterial, z. B. mittels
Aufdampfen, abgeschieden wird,
daß anschließend z. B. mittels Abhebetechnik die Foto^- lackschichten sowie die darauf befindlichen Kontaktmaterialschichten entfernt werden. Mit diesem erfindungsgemäßen Verfahren können Halbleiterscheiben insbesondere bestehend aus Galliumarsenid (GaAs) z. B. mit linienförrnigen Metallkontakten von einer Breite von 0,1 /um bis 1 /um versehen werden, die z. B. als Gates für Feldeffekttransistoren verwendet werden können. Der elektri-
daß anschließend z. B. mittels Abhebetechnik die Foto^- lackschichten sowie die darauf befindlichen Kontaktmaterialschichten entfernt werden. Mit diesem erfindungsgemäßen Verfahren können Halbleiterscheiben insbesondere bestehend aus Galliumarsenid (GaAs) z. B. mit linienförrnigen Metallkontakten von einer Breite von 0,1 /um bis 1 /um versehen werden, die z. B. als Gates für Feldeffekttransistoren verwendet werden können. Der elektri-
-'f-~ VPA 81 P \ni 1 οε
sehe Widerstand der Metallkontakte ist wegen der großen
Querschnittsfläche in vorteilhafter Weise, gering.
Es ist auch erfinderisch, daß auf eine Halbleiteroberfläche
Schichten z. B. bestehend aus einer ersten Titanschicht und einer Schicht aus ätzbarem Material wie Kupfer
oder eine Schicht bestehend aus einem veraschbaren Material wie Lack aufgebracht, werden,
daß darüber eine Schicht, z. B. bestehend aus einer zweiten Titanschicht, abgeschieden wird,
daß darüber eine Fotolackmaske in an sich bekannter Weise abgeschieden wird,
daß danach in den von der Fotolackmaske freigelegten Teilen die zweite Titanschicht, z. B. mittels Ätzung,
entfernt wird,
daß danach eine dritte Titanschicht unter einem bestimmten Winkel in und auf der Fotolackmaske abgeschieden wird,
daß danach die freiliegenden Teile derjenigen Schicht entfernt werden, die sich unterhalb der dritten Titanschicht
befinden, wobei im Falle einer Kupferschicht eine Sputterätzung möglich ist, im Falle einer Lackschicht
eine Veraschung erfolgen kann,
daß danach Kontaktmaterial auf die freigelegte Halbleiteroberfläche
bzw. auf die Oberfläche der ersten Titanschicht, z. B. mittels Aufdampfen, abgeschieden wird,
daß anschließend z. B. mittels Abhebetechnik Fotolackschichten sowie die darauf befindlichen Kontaktmaterialschichten
entfernt werden,
daß danach die zweite Titanschicht mittels Titanätze abgeätzt wird,
daß danach die zweite Titanschicht mittels Titanätze abgeätzt wird,
daß danach bei einer auf dem Halbleiterkörper angebrachten Lackschicht diese abgelöst bzw. verascht wird, oder
daß bei einer verwendeten ersten Titanschicht und einer Kupferschicht auf der Halbleiteroberfläche zunächst die
Kupferschicht z. B. mittels Sputtern entfernt wird und
anschließend die erste Titanschicht z. B. mittels Titanätze
abgeätzt wird.
Auch mit dieser Ausgestaltung des erfindungsgemäßen Verfahrens lassen sich insbesondere auf Galliumarsenid
(GaAs)-Halbleitersubstraten sehr feine linienförmige Metallkontakte von einer Breite von 0,1 /um bis 1 /um erzeugen.
Auch für andere Halbleitersubstrate sind die erfindungs-• gemäßen Verfahren brauchbar.
Nach dem erfindungsgemäöen Verfahren sind in vorteilhafter
Weise gut'produzierbare Linienkontakte mit Breiten von 0,1 /um bis 1 /um herstellbar.' Insbesondere lassen
sich hiernach rauscharme Galliumarsenid(GaAs)-Feldeffekttransistoren
mit kleinen Gateiängeh fertigen.
Nachfolgend wird die Erfindung an Hand der Zeichnung und von Ausführungsbeispielen näher erläutert.
Es zeigen:
Fig. 1 bis 3 ein erstes Ausführungsbeispiel nach dem erfindungsgemäßen
Verfahren, Fig. 4 bis -8 ein zweites Ausführungsbeispiel nach dem
erfindungsgemäßen Verfahren.
Fig. 1 zeigt ein Substrat 1, das einseitig mit einer
Halbleiterschicht 2 versehen ist. Diese weist an der Oberfläche 20 eine stark dotierte Schicht 22 auf, wodurch
eine gute Kontaktierung von darauf vorgesehenen Kontakten gewährleistet wird. Auf der Halbleiterschicht
2 ist eine Isolatorschicht 3, z. B. bestehend aus Si,N^
und/oder SiOp und/oder SiO und/oder AIgO,, abgeschieden.
Auf der Isolatorschicht 3 ist eine Fotolackmaske 4 abgeschieden.
In den Lücken 5 der Fotolackmaske 4 wird unter einem Winkel oCein ätzresistentes Material, z. B. Titan
VPA 81 P 1 ° 1 1 DE
(Ti), abgeschieden, so daß sich innerhalb der Lücken 5 die Schichten 6 bilden. Wegen der Anwendung einer gerichteten
Bedampfung bedeckt die Schicht 6 nicht die gesamte Isolatorschicht 3 in der Lücke 5f sondern erzeugt
im Schattenbereich zwischen der. Fotolackmaske 4 und der
Schicht 6 eine Lücke 7- Außer der Schicht 6 bilden sich bei der Abscheidung von ätzresistentem Material Schichten
8 auf der Fotolackmaske 4.
In den folgenden Fig. 2 bis 8 sind gleiche Gegenstände
aus Fig. 1 mit gleichen Bezugszeichen versehen und werden nicht nochmals erläutert.
Fig. 2 zeigt eine Anordnung wie Fig. 1, bei der innerhalb
der Lücke 7 die darunter liegende Isolatorschicht,3 weggeätzt ist. Bei dieser Ätzung sind auch Teile der
Halbleiterschicht 2 entfernt, weshalb sich in der Halbleiterschicht 2 innerhalb der Lücke 7 eine Versenkung
ausgebildet hat.
.
.
Fig. 3 stellt eine Anordnung nach Fig. 2 dar, bei der Kontakte 10 durch eine ganzflächige Bedampfung der Anordnung
nach Fig. 2 in den Versenkungen 9 und gegebenenfalls auch auf den Schichten 6 entstanden sind. Die Fotolackmaske
4 nach Fig. 2 mit darauf befindlichen Schichten 8 wurden entfernt, was z. B. mittels Abhebetechnik
nach der Abscheidung der Kontakte 10 erfolgen kann.
Bei Fig. 4 ist im Gegensatz zu Fig. 1 auf■ die Halbleiterschicht
2 eine erste Titanschicht 11 und auf diese wiederum eine Kupferschicht 12 und darüber wiederum eine
zweite Titanschicht· 13 aufgebracht. Auf der zweiten Titanschicht 13 befindet sich eine Fotolackmaske 4, die
Lücken 5 aufweist.
'. 'VV. '[ 31036Ί5 . YO-
ι:
81 P
Fig. 5 unterscheidet sich von Fig. 4 dadurch, daß die
Teile der zweiten Titanschicht 13 in den Lücken 5 der Fotolackmaske 4z. B. mittels Ätzen entfernt wurden und
eine gerichtete Titanabscheidung unter einem Winkel o{
gegen die Scheibensenkrechte vorgenommen wurde, so daß sich innerhalb der Lücken 5 der Fotolackmaske 4 eine
dritte Titanschicht 16 bzw. auf der Fotolackmaske 4 eine
dritte Titanschicht 18 bildet. Die Richtung der dritten Titanabscheidung ist durch den Pfeil 19 angedeutet. Im
Schattenbereich der gerichteten Abscheidung entstehen die Lücken 7.
In Fig. 6 sind gegenüber Fig. 5 die unterhalb der Lücke 7 liegenden Teile der Kupferschicht 12 und der ersten
Titanschicht 11 z. B. mittels Ätzen entfernt, so daß die Lücke 7 bis hinunter zur Halbleiterschicht 2 reicht. Die
Ätzung kann, falls erwünscht, so.durchgeführt werden,
daß auch Teile der.Halbleiterschicht 2 mit entfernt werden,
wie das in Fig. 2 beschrieben wurde, womit versenkte Kontakte·hergestellt werden können.
In Fig. 7 sind auf der Halbleiterschicht 2 innerhalb der
Lücke 7 Kontakte 21 z. B. mittels Aufdampfen abgeschieden. Bei dieser Abscheidung bildet sich gleichzeitig
oberhalb der Fotolackmaske 4 bzw. auf den dritten Titanschichten 16 bzw. 18 eine Kontaktschicht 23·
In Fig. 8 sind alle Schichten oberhalb der Halbleiterschicht 2 mit Ausnahme der Kontakte 21 entfernt. Dabei
können die dritten Titanschichten 18 und Kontaktschichten
23 auf der Fotolackmaske 4z. B. mittels Quellen und
Abheben der Fotolackmaske 4 (Abhebetechnik) entfernt werden. Anschließend kann die zweite Titanschicht 13 sowie
die dritte Titanschicht 16 aus den Lücken der Fotolackmaske 4 mittels Ätzen entfernt werden. Ebenso kann
VPA 81 P I C Π DE·
die Kupferschicht 12 und die erste Titanschicht 11 ζ. Β. mittels verschiedener Ätzverfahren abgetragen werden.
Falls bei den Kontakten 21 eine Titanschicht erwünscht ist oder zumindest nicht stört, kann die erste Titanschicht
11 innerhalb der Lücke 7 bei Fig. 6 erhalten bleiben und es kann darüber die Abscheidung der Kontakte
21 vorgenommen werden.
Das in den Fig. 4 bis 8 beschriebene Ausführungsbeispiel
• des erfindungsgemäßen Verfahrens kann auch so variiert werden, daß anstelle der ersten Titanschicht 11 und der
Kupferschicht 12 eine Lackschicht abgeschieden wird. Bei der Verwendung von Lackschichten können dann anstelle
von Ätzungen auch Veraschungen vorgenommen werden.
Die Kontakte 10 und 21 können z. B. als Titan-Platin-Gold-Kontakte
oder als Molybdän-Gold-Kontakte oder als Wolfram-Gold-Kontakte oder als Titan-Wolfram-Molybdän-Gold-Kontakte
ausgebildet sein.
Zur Herstellung von Galliumarsenid-Feldeffekttransistoren nach dem in den Fig. 1 bis 3 dargestellten Verfahren
wird ein semiisolierendes Galliumarsenid-Substrat mit
einer stark dotierten Kontaktschicht und mit einer darunter gelegenen schwächer dotierten aktiven Schicht, erzeugt
durch Epitaxie oder Ionenimplantation, versehen. Die Begrenzung der leitfähigen Schichten kann mittels'
einer Fotolackmaske und Mesaätzung erfolgen. Im Fall der Implantation können auch die Teile der Oberfläche des
semiisolierenden Substrats, die isolierend bleiben sollen, zuvor mit Fotolack abgedeckt werden. Zum Ausheilen
der implantierten Schicht wird eine Schicht von z. B. 200 mn Si ,N/. aufgesputtert. Auch im Fall der Epitaxie
wird eine ähnliche isolierende Schicht aufgebracht. Mittels Fototechnik wird an denjenigen Stellen, an denen
Source und Drain angebracht werden, zunächst die Si^Nr-Schicht
z. B. mittels Ätzung im CF,-Plasma entfernt und anschließend ohmsche Kontakte aufgebracht und anlegiert.
Eine nachfolgende Fototechnik, die, wie in Fig. 1 dargestellt, Lücken 5 von einer Breite von ca. 1 /um als
Gatestreifen sowie zugehörige Leitungsbahnen freiläßt, wird einer gerichteten Titanbedampfung ausgesetzt. Der
Einfallwinkel οι der gerichteten Titanbedampfung gegen
die Scheibensenkrechte beträgt vorzugsweise 10° bis 20°; die Bedampfung erfolgt in einer Schichtdicke von ca.
10 nm. Durch diese gerichtete Bedampfung bilden sich im Schattenbereich der Fotolackkanten zwischen gewissen Fotolackkanten
und der aufgedampften Titanschicht Lücken 7, wie in Fig. 1 dargestellt, mit einer Breite von ca.
0»3 /um aus. In den Lücken 7 ist die Si,N,-Schicht nicht
von der aufgedampften Titanschicht bedeckt und kann deshalb z. B. mittels eines CF^-Plasmas weggeätzt werden.
Anschließend kann in der Lücke 7 die stark dotierte Kontaktschicht 22 mit weggeätzt werden, so daß sich die in
den Fig. 2 und 3 dargestellten Versenkungen 9 ergeben. Bei einer nachfolgenden Kontaktabscheidung bilden sich
die in Fig. 3 dargestellten Kontakte 10 aus, wenn anschließend an die Kontaktabscheidung die Fotolackschicht
und darüber befindliche Kontaktschichten mittels Abhebetechnik entfernt werden. Die so erzeugten Kontakte 10
bilden Gates für die hiernach erzeugten Feldeffekttransistoren von einer Gatelänge von 0,1 /um bis 1 /um.
Hiernach gefertigte Feldeffekttransistoren haben den Vorteil, sehr schmale Gatestreifen, nämlich von 0,1 /um
bis 1 /um Breite aufzuweisen und haben zugleich den Vorteil, versenkte Gates aufzuweisen.
Das Wegätzen der stark dotierten Schicht 22 unterhalb der Gates bewirkt in vorteilhafter Weise ausreichend
große Eindringtiefen der am Gate .angelegten elektrischen
81 P 101 IDE
Felder, während die gute Kontaktgabe unterhalb der Source- und Drainkontakte und der geringe Schichtwiderstand
zwischen Source, Gate und Drain erhalten bleiben.
Sind die Titanschichten 6 aus Fig. 2 bei der Herstellung der Kontakte 10 unerwünscht, so können diese auch vor
der Kontaktabscheidung entfernt werden.
Als Isolatorschicht 3 lassen sich neben dem oben Genannten auch andere wie etwa SiO, S102 oder Al2O, verwenden.
Die Verwendung von Titan bei der gerichteten Bedampfung ist nicht zwingend. Es lassen sich vielmehr auch andere
ätzresistente Materialien verwenden.
15
Zur Herstellung des Gatekontakts 10 kommen z. B. Aluminium
und/oder Titan und/oder Platin und/oder Gold und/oder Wolfram und/oder Gold in Frage.
Durch das beschriebene Verfahren lassen sich in vorteilhafter Weise rauscharme Galliumarsenid-Feldeffekttransistoren
erzeugen.
Das beschriebene Verfahren ist auf die Herstellung von Galliumarsenid-Feldeffekttransistören durchaus nicht beschränkt.
In entsprechender Weise können schmale Schlitze in Schichten erzeugt werden, die als Aufdampfmasken
dienen, um beliebige Strukturen von 0,1 /um bis 1 /um Breite und einigen /um Höhe herzustellen.
30
In den Fig. 4 bis 8 ist ein weiteres Ausführungsbeispiel zur Herstellung sehr feiner, aber andererseits hoher
Kontakte auf einem Halbleitersubstrat dargestellt. Dazu wird eine Anordnung nach Fig. 4 mittels eines ätzresistenten
Materials wie z. B. Titan gerichtet bedampft, und die Bedampfungsrichtung kann vorzugsweise mit der
Scheibensenkrechten einen Winkel ck = 10° bis 20° bil-
den. Dadurch entstehen, wie in Fig. 5 dargestellt, in
den Lücken 5 der Fotolackmaske die dritten Titanschichten 16, die wegen der gerichteten Bedampfung wiederum
eine Lücke 7 aufweisen. Der unterhalb der Lücke 7 gelegene Teil der Kupferschicht 12 wird z. B. mittels Sputterätzung
entfernt, so daß eine Anordnung, wie in Fig. 6 dargestellt, resultiert. Wird anstelle der ersten Titanschicht
11 und der Kupferschicht 12 eine Lackschicht verwendet, so kann der Teil der Lackschicht unterhalb
der Lücke 7 durch Veraschen entfernt werden.
Auf der so freigelegten Oberfläche der Halbleiterschicht 2 können dann in an sich bekannter Weise Kontakte aufgebracht
werden, die wegen der Feinheit der Lücke 7 Breiten von 0,1 /um bis 1 /um aufweisen (vgl. Fig. 7). Nach
Entfernen der übrigen auf der Halbleiteroberfläche aufgebrachten Schichten, z. B. Entfernen der Fotolackmaske
4 und darauf angebrachter Metallschichten mittels Abhebetechnik,
Entfernen der zweiten Titanschicht 13 und der dritten Titanschicht 16, z. B. mit einer stark verdünnten
Mischung.von Flußsäure und Salpetersäure, Entfernen
der Kupferschicht 12 mittels Sputterätzen und Entfernen der restlichen Titanschicht 11 mit der angeführten Ti-Ätze
bzw. Entfernen der Lackschicht, die anstelle der Kupferschicht und der ersten Titanschicht aufgebracht
sein kann, mittels Veraschen, bleiben schließlich die feinen angebrachten Kontakte 21 auf der Halbleiterschicht
2 in gewünschter Weise stehen, während alle anderen Schichten entfernt sind. Ähnlich, wie im Ausführungsbeispiel
nach den Fig. 1 bis 3, können auch bei dem Ausführungsbeispiel nach den Fig. 4 bis 8 die Kontakte
21 als versenkte Kontakte auf der Halbleiterschicht 2 angebracht sein, wenn in diese vor der Kontaktabscheidung
Versenkungen eingeätzt werden.
Das erfindungsgemäße Verfahren beschränkt sich nicht allein
auf die Herstellung von Feldeffekttransistoren. Es
m 81 P 1 G I i DE
kann vielmehr auch bei der Herstellung einer Gunnlogik oder allgemein bei Verdrahtungen mit sehr feinen Strukturen
zwischen 0,1 /um bis 1 /um verwendet werden.
8 Figuren
5 Patentansprüche
. 46 ·♦
Leerseite
Claims (5)
- VPA 81 P.I 0 ί 1 OEPatentansprücheiy Verfahren zur Erzeugung von extremen Feinstrukturen und von Masken mit extremen Feinstrukturen auf Substraten, dadurch gekennzeichnet, daß auf einem Substrat mindestens eine, strukturierte Maske abgeschieden wird und mindestens eine Materialabscheidung vorgenommen wird, bei der Materie unter einem bestimmten Winkel auf bzw. in der strukturierten Maske abgeschieden wird.
- 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Substrat ein Halbleitersubstrat ist, das mit einer oder mehreren Schichten versehen sein kann.
- 3. Verfahren nach einem der Ansprüche 1 und/oder 2, dadurch gekennzeichnet, daß zu der Materialabscheidung ein zur Maskenherstellung geeignetes Material und/oder ein Kontaktmaterial verwendet wird.
- 4. Verfahren nach mindestens einem der Ansprüche 1 bis 3» dadurch gekennzeichnet, daß auf einer Halbleitersubstratoberfläche eine Isolatorschicht, z. B. bestehend aus Si,N^ und/oder SiO2 und/oder SiO und/oder Al2O,, abgeschieden wird, daß darüber in an sich bekannter Weise eine Fotolackschicht abgeschieden und mittels Fototechnik strukturiert wird,daß in und auf die Fotolackmaske unter einem bestimmten geeigneten Winkel ätzresistentes Material, z. B. bestehend aus Titan (Ti), abgeschieden wird, daß danach eine Ätzung, z. B. mittels Plasmaätzung, derjenigen Teile der Isolatorschicht erfolgt, die durch Schattenwirkung infolge der gerichteten Abscheidung von ätzresistentern Material nicht bedeckt sind,W VPA 81 P Ό M OE daß anschließend auf die von Isolatormaterial freigeätzte Halbleiteroberfläche Kontaktniaterial, z. B. mittels Aufdampfen, abgeschieden wird, daß anschließend z. B. mittels Abhebetechnik die Fotolackschichten sowie die darauf befindlichen Kontaktmaterialschichten entfernt werden.
- 5. Verfahren nach mindestens einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß auf eine Halbleiteroberfläche Schichten z. B. bestehend aus einer ersten Titanschicht und einer Schicht aus ätzbarem Material wie Kupfer oder eine Schicht bestehend aus einem veraschbarem Material wie Lack aufgebracht werden,daß darüber eine Schicht, z. B. bestehend aus einer zweiten Titanschicht., abgeschieden wird, daß darüber eine Fotolackmaske -in.an sich bekannter Weise abgeschieden wird,
daß danach in den von.der Fotolackmaske freigelegten Teilen die zweite Titanschicht, z. B. mittels Ätzung, entfernt wird,daß danach eine dritte Titanschicht unter einem bestimmten Winkel in und auf der Fotolackmaske abgeschieden wird, daß danach die freiliegenden Teile derjenigen Schicht.entfernt werden, die sich unterhalb der dritten Titanschicht befinden,, wobei im Falle einer Kupferschicht eine Sputterätzung möglich ist, im Falle einer Lackschicht ' eine Veraschung erfolgen kann,
daß danach Kontaktmaterial auf die freigelegte Halbleiteroberfläche bzw. auf die Oberfläche der ersten Titanschicht, z. B. mittels Aufdampfen, abgeschieden wird, daß anschließend z. B. mittels Abhebetechnik Fotolackschichten sowie die darauf befindlichen Kontaktmaterialschichten entfernt werden,daß danach die zweite Titanschicht mittels Titanätze abgeätzt wird,'~ VPA 81 P '■ ^1OEdaß danach bei einer auf dem Halbleiterkörper angebrachten Lackschicht diese abgelöst bzw. verascht wird, oder · daß bei einer verwendeten ersten Titanschicht und einer Kupferschicht auf der Halbleiteroberfläche zunächst die Kupferschicht z. B. mittels Sputtern entfernt wird und anschließend die erste Titanschicht z. B. mittels Titanätze abgeätzt wird..
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813103615 DE3103615A1 (de) | 1981-02-03 | 1981-02-03 | Verfahren zur erzeugung von extremen feinstrukturen |
DE8181108138T DE3175038D1 (en) | 1981-02-03 | 1981-10-09 | Method of producing extremely fine features |
EP81108138A EP0057254B1 (de) | 1981-02-03 | 1981-10-09 | Verfahren zur Erzeugung von extremen Feinstrukturen |
JP57015454A JPS57147240A (en) | 1981-02-03 | 1982-02-02 | Method of producing extrefine structure |
US06/514,857 US4529686A (en) | 1981-02-03 | 1983-07-18 | Method for the manufacture of extremely fine structures |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813103615 DE3103615A1 (de) | 1981-02-03 | 1981-02-03 | Verfahren zur erzeugung von extremen feinstrukturen |
Publications (1)
Publication Number | Publication Date |
---|---|
DE3103615A1 true DE3103615A1 (de) | 1982-09-09 |
Family
ID=6123940
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19813103615 Withdrawn DE3103615A1 (de) | 1981-02-03 | 1981-02-03 | Verfahren zur erzeugung von extremen feinstrukturen |
DE8181108138T Expired DE3175038D1 (en) | 1981-02-03 | 1981-10-09 | Method of producing extremely fine features |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE8181108138T Expired DE3175038D1 (en) | 1981-02-03 | 1981-10-09 | Method of producing extremely fine features |
Country Status (4)
Country | Link |
---|---|
US (1) | US4529686A (de) |
EP (1) | EP0057254B1 (de) |
JP (1) | JPS57147240A (de) |
DE (2) | DE3103615A1 (de) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3727825A1 (de) * | 1987-08-20 | 1989-03-02 | Siemens Ag | Serienverschaltetes duennschichtsolarmodul aus kristallinem silizium |
DE3727826A1 (de) * | 1987-08-20 | 1989-03-02 | Siemens Ag | Serienverschaltetes duennschicht-solarmodul aus kristallinem silizium |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0082588A3 (de) * | 1981-11-02 | 1983-10-26 | Konica Corporation | Photolithographische Elemente zur Herstellung von Metallbildern |
US4532532A (en) * | 1982-12-30 | 1985-07-30 | International Business Machines Corporation | Submicron conductor manufacturing |
JPS59124172A (ja) * | 1982-12-30 | 1984-07-18 | インタ−ナシヨナル ビジネス マシ−ンズ コ−ポレ−シヨン | Fet製造方法 |
US4542577A (en) * | 1982-12-30 | 1985-09-24 | International Business Machines Corporation | Submicron conductor manufacturing |
IT1185964B (it) * | 1985-10-01 | 1987-11-18 | Sgs Microelettronica Spa | Procedimento e relativa apparecchiatura per realizzare contatti metallo-semiconduttore di tipo ohmico |
US4687730A (en) * | 1985-10-30 | 1987-08-18 | Rca Corporation | Lift-off technique for producing metal pattern using single photoresist processing and oblique angle metal deposition |
US4679311A (en) * | 1985-12-12 | 1987-07-14 | Allied Corporation | Method of fabricating self-aligned field-effect transistor having t-shaped gate electrode, sub-micron gate length and variable drain to gate spacing |
US4737828A (en) * | 1986-03-17 | 1988-04-12 | General Electric Company | Method for gate electrode fabrication and symmetrical and non-symmetrical self-aligned inlay transistors made therefrom |
US4707218A (en) * | 1986-10-28 | 1987-11-17 | International Business Machines Corporation | Lithographic image size reduction |
JPH03245527A (ja) * | 1990-02-23 | 1991-11-01 | Rohm Co Ltd | 微細加工方法 |
AU5681194A (en) * | 1993-01-21 | 1994-08-15 | Sematech, Inc. | Phase shifting mask structure with multilayer optical coating for improved transmission |
US5418095A (en) * | 1993-01-21 | 1995-05-23 | Sematech, Inc. | Method of fabricating phase shifters with absorbing/attenuating sidewalls using an additive process |
US5411824A (en) * | 1993-01-21 | 1995-05-02 | Sematech, Inc. | Phase shifting mask structure with absorbing/attenuating sidewalls for improved imaging |
US6331680B1 (en) | 1996-08-07 | 2001-12-18 | Visteon Global Technologies, Inc. | Multilayer electrical interconnection device and method of making same |
US6194268B1 (en) * | 1998-10-30 | 2001-02-27 | International Business Machines Corporation | Printing sublithographic images using a shadow mandrel and off-axis exposure |
EP1357602A1 (de) * | 2002-03-19 | 2003-10-29 | Scheuten Glasgroep | Selbstjustierende Serienverschaltung von Dünnschichten und Verfahren zur Herstellung |
KR100738056B1 (ko) * | 2005-05-18 | 2007-07-12 | 삼성에스디아이 주식회사 | Fed의 제조방법 |
US20070134943A2 (en) * | 2006-04-02 | 2007-06-14 | Dunnrowicz Clarence J | Subtractive - Additive Edge Defined Lithography |
WO2009029302A2 (en) * | 2007-05-08 | 2009-03-05 | University Of Washington | Shadow edge lithography for nanoscale patterning and manufacturing |
KR101437924B1 (ko) * | 2010-01-22 | 2014-09-11 | 한국생명공학연구원 | 경사 증착을 이용한 리소그래피 방법 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3387360A (en) * | 1965-04-01 | 1968-06-11 | Sony Corp | Method of making a semiconductor device |
US3567508A (en) * | 1968-10-31 | 1971-03-02 | Gen Electric | Low temperature-high vacuum contact formation process |
US4218532A (en) * | 1977-10-13 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Photolithographic technique for depositing thin films |
-
1981
- 1981-02-03 DE DE19813103615 patent/DE3103615A1/de not_active Withdrawn
- 1981-10-09 DE DE8181108138T patent/DE3175038D1/de not_active Expired
- 1981-10-09 EP EP81108138A patent/EP0057254B1/de not_active Expired
-
1982
- 1982-02-02 JP JP57015454A patent/JPS57147240A/ja active Granted
-
1983
- 1983-07-18 US US06/514,857 patent/US4529686A/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3727825A1 (de) * | 1987-08-20 | 1989-03-02 | Siemens Ag | Serienverschaltetes duennschichtsolarmodul aus kristallinem silizium |
DE3727826A1 (de) * | 1987-08-20 | 1989-03-02 | Siemens Ag | Serienverschaltetes duennschicht-solarmodul aus kristallinem silizium |
Also Published As
Publication number | Publication date |
---|---|
EP0057254A3 (en) | 1982-09-01 |
JPS57147240A (en) | 1982-09-11 |
US4529686A (en) | 1985-07-16 |
JPH0136250B2 (de) | 1989-07-31 |
EP0057254B1 (de) | 1986-07-30 |
DE3175038D1 (en) | 1986-09-04 |
EP0057254A2 (de) | 1982-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0057254B1 (de) | Verfahren zur Erzeugung von extremen Feinstrukturen | |
DE2624832C3 (de) | Verfahren zum Herstellen von Lackmustern | |
DE3130122C2 (de) | ||
DE2536718C3 (de) | Verfahren zur Herstellung geätzter Strukturen in Festkörperoberflächen durch Ionenätzung und Bestrahlungsmaske zur Verwendung in diesem Verfahren | |
DE3706127C2 (de) | ||
DE3939319C2 (de) | Verfahren zum Herstellen eines asymmetrischen Feldeffekttransistors | |
DE3340563C2 (de) | Schichtkondensator und Verfahren zur Herstellung desselben | |
DE2429026A1 (de) | Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens | |
DE2754396A1 (de) | Verfahren zum herstellen von duennfilmmustern | |
DE3043289C2 (de) | ||
DE3933965C2 (de) | ||
DE4138842A1 (de) | Gateelektrode einer halbleitervorrichtung und verfahren zu deren herstellung | |
EP0002669A1 (de) | Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern | |
DE3046856C2 (de) | ||
DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
EP0222738A2 (de) | Verfahren zur Herstellung einer Transmissionsmaske | |
DE19935825A1 (de) | Elektronische Vorrichtung und Verfahren zur Herstellung dieser elektronischen Vorrichtung | |
EP0001038B1 (de) | Herstellung einer Siliciummaske und ihre Verwendung | |
DE2132034A1 (de) | Verfahren zur Herstellung von Zwischenverbindungen fuer elektrische Baueinheiten auf Festkoerpern | |
DE2556038A1 (de) | Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen | |
DE2504500A1 (de) | Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind | |
DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
DE3226097A1 (de) | Duennfilm-transistor und verfahren zu dessen herstellung | |
EP0003733B1 (de) | Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge | |
DE3232174A1 (de) | Verfahren zum herstellen einer freitragenden abstandsmaske |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8140 | Disposal/non-payment of the annual fee for main application |