DE3115550A1 - Verfahren und schaltungsanordnung zum verarbeiten eines digitalen signals, insbesondere eines digitalen bildsignals - Google Patents

Description

Verfahren und Schaltungsanordnung zum Verarbeiten eines digitalen Signals, insbesondere einesdigitalen Bildsignals

Die Erfindung bezieht sich auf ein Verfahren und ein Schaltungsanordnung zur Verarbeitung von digitalen Signalen und insbesondere zur Ermittlung und Korrektur von Fehlern in digitalen Signalen, die auf einem digitalen Bildbandaufzeichnungsgerät aufgezeichnet und von diesem wiedergegeben werden.

Seit kurzem sind digitale Verfahren für die übertragung und Aufzeichnung von Video- bzw. Bildsignalen eingesetzt worden. So ist insbesondere ein Bildbandaufzeichnungsgerät mit rotierender Kopfanordnung dazu verwendet worden, Videosignale als PCM-Signale auf einem Magnetband aufzuzeichnen. Bei der Wiedergabe durch die rotierende Kopfanordnung wurden dann die als Impulscode aufgezeichneten Videosignale demoduliert. In einem solchen Fall sind die digitalen Videosignale im allgemeinen in Blöcken gruppiert, wobei jeder Block eine bestimmte Anzahl von Bits aufweist. Auf die Wiedergabe hin wird jeder Block der wiedergegebenen digitalen Videosignale verarbeitet.

Wenn jedoch ein pulscodemoduliertes Videosignal aufgezeichnet und anschließend wiedergegeben wird, besteht die Möglichkeit, daß die wiedergegebenen Videosignale zufällige Fehler enthalten können, die durch verschiedene Rauscharten, wie durch das Kopfrauschen, Bandrauschen und Verstärkerrauschen sowie durch Burstfehler (Signalaussetzer) hervorgerufen sind, die sich durch Staub oder fehlerhafte Stellen auf der Magnetbandoberfläche ergeben. Es dürfte sicher einzusehen sein, daß solche Fehler die Qualität der Bildwiedergabe ernsthaft verschlechtern-Um dieses Problem zu minimieren, sind Fehlerkorrekturcodes bei der Codierung der PCM-Signale vor dem Aufzeichnen auf dem Band angewandt worden. So können beispielsweise Paritätswörter nach jeweils einer bestimmten Anzahl von Videodatenblöcken hinzugefügt werden, und solche Paritätswörter werden dann während der Wiedergabe in einem Fehlerdetektorbetrieb ausgenutzt. Durch Anwendung derartiger Fehlerkorrekturcodes können die wiedergegebenen fehlerhaften PCM-Signale korrigiert oder kompensiert werden, so daß die zuvor erwähnte Verschlechterung bei der Bildwiedergabe vermieden ist. Es sei darauf hingewiesen, daß die Genauigkeit der Fehlerdetektor/Fehlerkorrekturoperation umso größer ist, je mehr Fehlerkorrekturcodewörter verwendet werden. Es ist jedoch ebenfalls wünschenswert, bei der Erzielung einer derartigen Fehlerkorrektur die Redundanz oder die Anzahl der Fehlerkorrektur-Bits soweit wie möglich zu reduzieren, um den Bandbereich zu vergrößern, der für die Aufzeichnung von Daten ausgenutzt werden kann.

Wenn die Anzahl der Fehler zu hoch wird, so daß die Fehlerkorrekturfähigkeit des Fehlerkorrekturcodes überschritten ist, wird überdies anstatt einer Fehlerkorrekturoperation eine Fehlerverdeckungsoperatxon angewandt. Die Fehlerverdeckungsoperatxon kann beispielsweise dadurch ausgeführt werden, daß die fehlerhaften Daten durch Bilddaten ersetzt werden, die ihnen etwa gleich sind. In diesem Zusammenhang wird ein Teilbildspeicher

- 15 -

vorgesehen,der zur Speicherung von aufeinanderfolgenden Bilddaten-Teilbildern dient. Außerdem wird ein Adressensignal jedem Bilddaten- bzw. Videodaten-Block hinzugefügt, um die Bilddatenblöcke in dein Teilbildspeicher zu adressieren. Wenn die Bewegungsgeschwindigkeit des Magnetbandes während der Wiedergabe höher ist als während der Aufnahme, wird die Rotationsanordnung bzw. der Rotationskopf derart versch-QjDen, daß eine bestimmte Anzahl von Spuren übersprungen wird, beispielsweise jede zweite Spur. Während der Wiedergabe mit einer geringeren Geschwindigkeit als der Aufnahmegeschwindigkeit tastet der Rotationskopf dieselbe Spur mehr als einmal ab und springt dann auf die nächst benachbarte Spur über. Infolgedessen sind die wiedergebenen Bilddaten nicht von fortlaufender Natur. In diesem Zusammenhang sei angemerkt, daß die Adressensignale der wiedergegebenen Bilddaten dazu ausgenutzt werden, die Bildinformation in dem Teilbildspeicher unter bestimmten Adressen einzuschreiben, so daß ein kontinuierliches Bild erhalten wird.

Wenn die zuvor erwähnt Fehlerverdeckungsoperation mit einem digitalen Farbbildsignal angewandt wird, dann kann die Phase des Farbhilfsträgers an der Verbindungsstelle zwischen den ursprünglichen fehlerhaften Bilddaten und den substituierten Bilddaten invertiert sein. Im Falle eines NTSC-Systems unterscheidet sich die Phase des Farbhilfsträgers zwischen entsprechenden Teilen aufeinanderfolgender Bilder, insbesondere um ff/2. Es dürfte daher einzusehen sein, daß dann, wenn Bilddaten eines Bildes durch die Bildinformation eines aufeinanderfolgenden Bildes ersetzt werden, die Phase des Farbhilfsträgers der substituierten Bildinformation invertiert sein muß, damit eine kontinuierliche Phasenbeziehung des Hilfsträgers erzielt wird. Diese Vorgänge sind deutlicher an anderer Stelle näher erläutert (si&e US-Patentanmeldung, Serial No. 06/194 830 vom 7. Oktober 1980). In diesem Zusammenhang ist vorge-

schlagen worden, ein Identifikationssignal den Bilddaten hinzuzufügen, um das Bild bzw. Vollbild, das Teilbild und die Zeile zu kennzeichnen, zu der die Bildinformation gehört. Wenn jedoch ein Fehler in dem Identxfxkationssignal auftritt, kann eine dertige Phasenumkehrung nicht ohne weiteres vorgenommen werden.

Um überdies jeglichen durch einen Aussetzer hervorgerufenen Fehler genau zu korrigieren, ist bereits vorgeschlagen worden, einen nochweLiETen Fehlerkorrekturcode dem Bilddatensignal hinzuzufügen, um jeglichen in jedem Bilddatenblock hervorgerufenen Fehler genau zu ermitteln und zu korrigieren. In einem solchen Fall ist es wünschenswert, einen Code mit einer hohen Fähigkeit der Fehlerermittlung und Fehlerkorrektur zu verwenden, während dieser Code gleichzeitig eine geringe Redundanz haben soll.

Der Erfindung liegt demgemäß die Aufgabe zugrunde, ein Verfahren und eine Schaltungsanordnung zur Verarbeitung eines digitalen Signals zu schaffen, wobei die bei dem Stand der Technik vorhandenen, oben beschriebenen Schwierigkeiten vermieden sein sollen.

Darüber hinaus sollen zur Verarbeitung eines digitalen Video- bzw. Bildsignals ein Verfahren und eine Schaltungsanordnung geschaffen werden, die insbesondere geeignet sind für eine genaue Ermittlung und Korrektur von Fehlern in dem Bildsignal, ohne daß dessen Redundanz erhöht wird.

überdies sollen zur Aufzeichnung eines digitalen Bildsignals ein Verfahren oder eine Schaltungsanordnung geschaffen werden, die Fehler während spezieller Wiedergabebetriebsarten eines digitalen Bildbandgeräts genau überdecken.

Schließlich sollen zur Verarbeitung eines digitalen Signals

» « * * ♦ * fr Λ O 9

- 17 -

ein Verfahren und eine Schaltungsanordnung geschaffen werden, die eine höhere IfehlßreradtüungsfäMg^eit als bisher bekannte Verfahren und Schaltungsanordnungen mit sich bringen. Gelöst wird die vorstehend aufgezeigte Aufgabe durch die in den'Patentansprüchen erfaßte Erfindung.

Gemäß einem Aspekt ■ der Erfindung umfaßt ein Verfahren zur Verarbeitung eines digitalen Signals, welches eine Vielzahl von N-Bit-Wörtern aufweist, die in einem Code auftreten, der aus einer Vielzahl von M-Bit-Wörtern entsprechend einer vorbestimmten Abbildungsfunktion umgesetzt ist, folgende Verfahrensschritte: Jedes Wort der N-Bit-Wörter wird in ein entsprechendes M-Bit-Wort in Übereinstimmung mit der Abbildungsfunktion wieder umgesetzt, wobei die Vielzahl der wieder umgesetzten M-Bit-Wörter eine Dateneinheit für jeweils eine bestimmte Anzahl von Wörtern bildet; es wird festgestellt, ob irgendeines der M-Bit-Wörter einen Fehler enthält, indem das betreffende Wort ausfällt, die Abbildungsfunktion während der erneuten Umsetzung zu erfüllen; es wird festgelegt, daß jede Dateneinheit fehlerhaft ist, die ein einen Fehler aufweisendes M-Bit-Wort enthält.

Gemäß einem weiteren Aspekt der Erfindung umfaßt ein Verfahren zur Verarbeitung eines digitalen Signals folgende Verfahrensschritte: ein analoges Signal wird mit einer bestimmten Frequenz abgetastet; das abgetastete Signal wird in eine digitale Form umgesetzt. Es werden Datenblöcke mit jeweils einer bestimmten Anzahl von Bits aus dem digitalen Signal gebildet; jedem Datenblock wird zu dessen Identifizierung ein Identifikationssignal hinzugefügt; jedem der Identifikationssignale wird ein Fehlerkorrektursignal hinzugefügt.

Gemäß einem noch weiteren Aspekt der Erfindung umfaßt ein Verfahren zur Verarbeitung eines digitalen Signals folgende

Verfahrensschritte: Es wird ein analoges Signal mit einer bestimmten Frequenz abgetastet; das abgetastete Signal wird in eine digitale Form umgesetzt; es werden Datenwörter mit jeweils m Bits gebildet; jeweils η Datenwörtern werden zwei PrüfWörter P und Q hinzugefügt, wobei jedes Prüfwort m Bits aufweist und wobei die Prüfwörter entsprechend folgenden Gleichungen gebildet werden:

+ ^T~^2w _n-i + ··· + T"^(n-1)w₂ +

p = T¹W_n + T²W_n-1 +....

wobei T ¹, T ², ...T ⁽ⁿ~¹⁾, τ"^η ₇ T¹, T², ...T¹¹"¹, Tⁿ einzelne von 0 verschiedene Elemente eines Galois-Feldes (2 ) sind.

Darüber hinaus ist eine Schaltungsanordnung zur Durchführung der zuvor beschriebenen Verfahren gemäß der Erfindung geschaffen.

Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm einen Aufzeichnungsbereich eines die Erfindung verkörpernden digitalen Bildbandaufzeichnungsgerätes;

Fig. 2 zeigt in einem Blockdiagramm einen Wiedergabeteil eines die Erfindung verkörpernden digitalen Bildbandaufzeichnungsgerätes;

Fig. 3A

und 3B zeigen schematisch Diagramme, auf die im Zuge der Erläuterung der Digitalisierung und der Codeanordnung eines Bildsignals eingegangen werden wird, das für die Verwendung in einem digitalen Bildbandaufzeichnungsgerät gemäß der Erfindung verwendet wird;

Fig. 4 zeigt schematisch eine Draufsicht eines Aufzeichnungsspurmusters, welches in dem Aufzeichnungsteil gemäß Fig. 1 aufgezeichnet wird;

Fig. 5 zeigt in einem Blockdiagramm eine Ausführungsform eines Fehlerkorrekturcodierers gemäß der Erfindung, der in dem Aufzeichnungsteil gemäß Fig. 1 verwendet werden kann;

Fig. 6 zeigt ein Diagramm, auf das im Zuge der Erläuterung der Digitalisierungs- und Codeanordnung eines Bildsignals für die Verwendung in einem digitalen Bildbandgerät gemäß der Erfindung eingegangen werden wird;

Fig. 7 zeigt in einem Blockdiagramm eine Ausführungsform eines Identifikationssignal-Prüfwortgenerators gemäß der Erfindung für die Verwendung in dem Aufzeichnungsteil gemäß Fig. 1;

Fig. 8 zeigt in einem detaillierten Blockdiagramm einen Teil des Wiedergabebereichs der in Fig. 2 dargestellten Schaltungsanordnung gemäß der Erfindung;

Fig. 9 zeigt eine schematische Darstellung, auf die im Zuge der Erläuterung der Untersetzung eines Blocks der digitalen Bildinformation eingegangen wird;

Fig. 10 zeigt in einem Blockdiagramm eine Ausführungsform einer Prüfwort-Fehlerkorrekturanordnung gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 8;

Fig. 11 zeigt in einem Blockdiagramm eine Ausführungsform einer Paritätsfehlerkorrekturanordnung gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 8;

Fig. 12 zeigt eine schematische Darstellung, die zur Erläuterung der Arbeitsweise der Paritätsfehlerkorrekturanordnung gemäß Fig. 11 herangezogen wird;

Fig. 13 zeigt in einem Blockdiagramm eine Ausführungsform einer ein Wiedergabesignal verarbeitenden Verarbeitungsanordnung gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 8.

Nunmehr werden die bevorzugten Ausführungsformen der Erfindung näher erläutert. Um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen, werden zunächst die Bedingungen für die digitale Aufzeichnung eines NTSC-Farbbildsignals beschrieben. Da ein Vollbild 525 Zeilen umfaßt, beträgt die Anzahl der für ein erstes (drittes) und für ein zweites (viertes) Teilbild ausgewählten Zeilen insbesondere 262 bzw. 263. In dem ersten Teilbild sind ein Vertikalbzw. Bildsychronisierimpuls und ein Horizontal- bzw. Zeilensynchronisierimpuls in Phase miteinander, und das Teilbild, in welchem diese Impulse außer Phase sind, wird als zweites Teilbild betrachtet.

Die Anzahl der abgetasteten Bildelemente in jeder Zeilenperiode (H) variiert überdies mit der benutzten Abtastfrequenz (f„) . Da die Farbhilfsträgerfrequenz (f_S(-J das

O. 1

115550

455/2-fache der Zeilenfrequenz (f_H) beträgt, ist die Anzahl der abgetasteten Bildelemente in einer Zeilenperiode bei einer Abtastfrequenz von f_ = 4 f_gc gegeben mit 910 Abtastungen (Fig. 3A). Darüber hinaus beträgt die Anzahl der Abtastungen in dem effektiven Bildbereich oder Teil jeder Zeilenperiode 768; der übrige Teil der jeweiligen Zeilenperiode bildet das Zeilenaustastintervall/ welches ein Zeilensynchronisiersignal und ein Burstsignal enthält.

Nunmehr sei auf die Zeichnungen näher eingegangen, und zwar zunächst auf Fig. 1, in der ein Aufzeichnungsbereich bzw. Aufzeichnungsteil eines digitalen Bildband-Aufzeichnungsgerätes bzw. Bildbandgerätes gemäß der Erfindung gezeigt ist. Dieses Gerät weist einen Eingangsanschluß 1 auf, dem ein aufzuzeichnendes NTSC-Farbbildsignal zugeführt wird. Das Farbbildsignal gelangt von dem Eingangsanschluß zu einem Multiplexer 2 hin, in welchem der digitalisierte wirksame Bereich des Farbbildsignals in jeder Halbzeilenperiode (-^- H) auf zwei Kanäle aufgeteilt wird. Die Daten der beiden Kanäle werden in derselben Art und Weise verarbeitet. Die Daten in einem der Kanäle werden als Aufzeichnungssignal gewonnen, nachdem sie nacheinander einer Zeitbasis-Kompressionsschaltung 3a, einem Eahlerkorrekturcodierer 4a, einem Aufzeichnungsprozessor 5a, einem Multiplexer 6 und Aufzeichnungsverstärkern 7a und 7b zugeführt sind. Die Daten in dem anderen Kanal werden ebenfalls durch dieselbe Anordnung verarbeitet, d.h. durch eine Zeitbasis-Kompressionsschaltung 3b, einen Ifehüerkorrekturcodierer 4b, einen Aufzeichnungsprozessor 5b, den Multiplexer 6 und Aufzeichnungsverstärkern 7c und 7d. Die Ausgangssignale der Verstärker 7a bis 7d werden über Ausgangsanschlüsse 8a bis 8d an vier Rotationsköpfe bzw. rotierende Köpfe (nicht dargestellt) abgegeben, die schräg über ein Magnetband 10 laufen, wie dies in Fig. 4 angedeutet ist. Es dürfte einzusehen sein, daß jeder Abtastvorgang durch die vier rotierenden Köpfe dazu führt, daß

ein Teilbild der Videoinforination in einer von vier parallelen Spuren 9a bis 9d aufgezeichnet wird.

Nunmehr wird unter Bezugnahme auf Fig. 3A und 3B die Codeanordnung für die Aufzeichnungssignale beschrieben werden, die von den vier rotierenden Köpfen bereitgestellt werden. Wie in Fig. 3A gezeigt, umfaßt jede Halb -Zeilenperiode an wirksamer Video- bzw. Bildinformation 384 Abtastproben. Die Halb -Zeilenperiode der Bildinformation wird in vier Blöcke mit jeweils 96 Abtastproben aufgeteilt. Jeder Block wird an den Ausgangsanschlüssen 8a bis 8d des Aufzeichnungsteiles gemäß Fig. 1 abgegeben. Die Zeitkompressionsschaltung 3 des jeweiligen Kanals komprimiert das Bildsignal so, daß eine Datenaustastperiode je Bildinformationsblock erhalten wird, in die ein Synchronisiersignal, ein Identifizierungssignal und Fehlerkörrekturwörter eingefügt werden können. Dies ist insbesondere in Fig. 3B veranschaulicht, gemäß der jeder Block des codierten, digitalen Signals (Bilddaten oder Paritätsdaten) aus einem Blocksynchronisiersignal (SYNC) dreier Abtastproben, einem Identifikationssignal (ID), einem Adressensignal (AD) für zwei Abtastproben, IdentifikationssignalprüfWörtern P₁ und Q₁ für zwei Abtastproben und anschließenden 96 Bildinformationsproben sowie BilddatenprüfWörtern P₂ und Q₂ für vier Abtastproben besteht. Das Blocksynchronisiersignal wird für die Kennzeichnung des Anfangs eines Blockes ausgenutzt, woraufhin die Identifikations- und Adressensignale, die Informationsdaten und die Prüfwörter extrahiert werden können. Das Identifikationssignal ID kennzeichnet den Kanal (die Spur), das Vollbild, das Teilbild und die Zeile,zu der die Informationsdaten des Blockes gehören. Außerdem erfolgt eine Kennzeichnung darüber, ob solche Informationsdaten geradzahlig oder ungeradzahlig sind. Das Adressensignal AD stellt die Adresse des betreffenden Blockes dar, d.h. die Lage der Bilddaten in dem jeweiligen Teilbild. Die Prüfwörter stellen einen Fehlerkorrekturcode dar, der zur Ermittlung von Fehlern in den Daten der

ft · ft · ♦ · I» A * *

• f- # A ·

- 23 -

betreffenden Blöcke ausgenutzt wird.

In Fig. 6 ist die Codeanordnung für die in der jeweiligen Spur aufgezeichneten Bilddaten veranschulicht. Die Anzahl der das jeweilige Teilbild bildenden Horizontalzeilen beträgt insbesondere 262,5 H. Demgemäß wird die Anzahl der wirksamen Bildzeilen in einer Teilbildperiode mit 256 H ausgewählt, allerdings mit Ausnahme der Bildsynchronisierperiode. Da jede Zeilenperiode aus acht Blöcken besteht, besteht jedes Teilbildintervall aus 2048 (= 256 χ 8) Blöcken, wobei 2048/4 oder 512 Blöcke in jeder Spur je Teilbild aufgezeichnet sind. Gemäß Fig. 6 legt jedes Bezugszeichen Bi (i = 1*^594) einen Block fest, auf den durch ein Adressensignal AD Bezug genommen wird. Zwei Blöcke bilden dabei eine Informationszeile pro Spur. Die Bilddaten für die jeweilige Spur sind sequentiell in einer 32 χ 16-Matrixform angeordnet. Außerdem sind Paritätsdaten in Verbindung mit der horizontalen Richtung bzw. der vertikalen Richtung der Bilddaten in der Matrix vorhanden. Die Paritätsdaten für die horizontale Richtung sind insbesondere in den Spalten 17 und 18 der Matrix angegeben, und die Paritätsdaten für die vertikale Richtung sind in der Reihe 33 unten positioniert. In den 17. und 18. Spalten der Blöcke sind in der 33. Reihe die horizontalen Paritätsdaten für die vertikalen Paritätsdaten untergebracht.

Die Paritätsdaten für die horizontale Richtung sind aus abwechselnden Blöcken der die betreffende Matrixreihe bildenden 16 Blöcke gebildet. In der ersten Reihe ist beispielsweise der Paritätsblock Z~B₁₇_7 durch die Modulo-2-Addition gebildet:

·. ©Z~^B ₁₃_7 ©Z~^B ₁₅_7 = Z~^Bi7-

(D

In der obigen Gleichung bedeutet (Bi) lediglich die Daten des betreffenden Blockes Bi. In diesem Falle werden die zu den betreffenden Blöcken gehörenden Abtastproben in einer parallelen 8-Bit-Form berechnet. In entsprechender Weise wird durch eine Modulo-2-Addition:

/~^B2-7 Θ Z~^B4-7 Θ Z~^B6-7 0 · - · θ /"B₁4_7 Θ Z~^B-| ₆-7 = /"B

(2)

der Paritätsblock / B₁„_/ gebildet. Die Paritätsdaten werden in entsprechender Weise für jede der 2". bis 32. Reihe in der horizontalen Richtung gebildet. Eine Verbesserung der Fehlerkorrekturfähigkeit ergibt sich aus der Tatsache, daß die Paritätsdaten nicht nur durch Daten der in einer Reihe enthaltenen 16 Blöcke gebildet werden, sondern auch durch die Daten der abwechselnden Blöcke, die in der Reihe positioniert sind.

Die Paritätsdaten für die vertikale Richtung werden durch die Daten von 32 Blöcken in jedem der 1. bis 16. Spalten der Blöcke gebildet. In der 1. Spalte wird der Paritätsblock /~B₅₇₇_7 durch die Modulo-2-Addition gebildet:

Z ^Βι_/Θ Z ^B ₁₉_7@ L "B₃₇ J© ... ©Z B₅₄₁_/@/ ^B559_7 = Z^-B₅₇₇

In diesem Falle werden die zu den betreffenden Blöcken gehörenden Abtastproben in einer parallelen 8-Bit-Form berechnet.

- 25 -

Zurückkommend auf Fig- 1 sei bemerkt, daß die Zeitbasis-Kompressionsschaltung 3a oder 3b in dem jeweiligen Kanal die Bilddaten komprimiert und eine Datenaustastperiode bereitstellt, in der das Blocksynchronisiersignal, die Identifikations- und Adressensignale sowie die Prüfcodes je Bilddatenblock eingefügt werden, der 96 Abtastproben umfaßt. Zur gleichen Zeit werden Datenaustastperioden bereitgestellt, in die die Blöcke der Paritätsdaten eingefügt werden. Das Ausgangssignal der Zeitbasis-Kompressionsschaltung 3a oder 3b des jeweiligen Kanals wird dem Fehlerkorrekturcodierer 4a oder 4b zugeführt, in welchem die Paritätsdaten für die horizontale Richtung und die vertikale Richtung sowie die PrüfWörter für den jeweiligen Block erzeugt werden. Eine Ausführungsform eines Fehlerkorrekturcodes gemäß der vorliegenden Erfindung ist in Fig. 5 gezeigt. Diese Ausführungsform umfaßt einen Zeilen-Paritätsgenerator 22, einen Bild-Paritätsgenerator 23 und einen Multiplexer 24. Jeder dieser Einrichtungen wird das Ausgangssignal von der entsprechenden Zeitbasis-Kompressionsschaltung 3a oder 3b zugeführt. Der Zeilen- bzw. Horizontal-Paritätsgenerator 32 und der Bild- bzw. Vertikal-Paritätsgenerator 23 erzeugen aus jedem 1/4-Teilbild der Videodaten Zeilen- bzw. Bild-Paritätsdaten. Derartige Paritätsdaten werden außerdem dem Multiplexer 24 zugeführt. Das Ausgangssignal des Multiplexers 24 wird einem Prüfwort-P«- Generator 25 für die Bilddaten, einem Prüfwort-Q₂-Generator 26 füi^die Bilddaten und einem Multiplexer 27 zugeführt. Die Ausgangssignale der Generatoren 25 und 26 werden ebenfalls dem Multiplexer 27 zugeführt, der die DatenprüfWörter P₂ und Q₂ zu den Bild- bzw. Videodaten und den Paritätsdaten in der aus Fig. 3B ersichtlichen Form zuaddiert und dessen Ausgangssignal das Ausgangssignal des Fehlerkorrekturcodierers 4a oder 4b darstellt.

Das Blocksynchronisiersignal sowie die Identifikations- und Adressensignale werden sodann den Bild- und Paritätsdaten in dem Aufzeichnungsprozessor 5a oder 5b des jeweiligen Kanals

hinzuaddiert. Das Adressensignal AD stellt die zuvor erwähnte Zahl (i) des Blockes dar. Ferner ist in jedem Aufzeichnungsprozessor 5a oder 5b ein Codierer vorgesehen, der eine Blockcodierung vornimmt, gemäß der die Anzahl der Bits einer Probe von 8 auf 10 umgesetzt wird. Außerdem ist ein Parallel-Serienwandler vorgesehen, der den parallelen 10-Bit-Code in einen Seriencode umsetzt. Wie an anderer Stelle näher ausgeführt (siehe US-Patentanmeldung, Serial No. 06/171 481 vom 23.7.8o) erfolgt die

Blockcodierung so, daß 2 -Codes, deren Gleichspannungspegel nahe O liegen, aus 2 -Codes von 10-Bit-Wörtern ausgewählt werden, wobei die Anordnung so getroffen ist, daß eine 1-zu-1-Beziehung zu den ursprünglichen 8-Bit-Codes vorhanden ist. Durch die zuvor erwähnten Maßnahmen wird der Gleichspannungspegel des Aufzeichnungssignals so nah wie möglich bei O gelegt, was bedeutet, daß "O" und "1" so oft wie möglich einander abwechseln. Eine derartige Blockcodierung wird dazu ausgenutzt, eine Verschlechterung der übertragungssignalform auf der Wiedergabeseite durch eine weitgehend gleichstromfreie Übertragung zu vermeiden. Da die in dem Identifikationssignal ID des jeweiligen Blockes enthaltene Information für die Verarbeitung in dem Wiedergabesystem wichtig ist, erzeugt darüber hinaus jeder Aufzeichnungsprozessor 5a oder 5b ferner Identifikationssignal-Prüfcodes P- und Q^ und fügt diese Codes dem jeweiligen Block hinzu, wie dies in Fig. 3B veranschaulicht ist.

Die Ausgangssignale der Aufzeichnungsprozessoren 5a und 5b werden dem Multiplexer 6 zugeführt, in welchem sie auf vier Kanäle über Aufzeichnungsverstärker 7a bis 7d verteilt werden, um an den Ausgangsanschlüssen 8a bis 8d abgegeben zu werden, wie dies oben erläutert worden ist. An den Ausgangsanschlüssen 8a bis 8d sind vier rotierende Köpfe angeschlossen, beispielsweise rotierende Wandler. Dabei hat eine Abtastung durch die vier Köpfe die Wirkung der Aufzeichnung von vier parallelen Spuren 9a bis 9d, die

1 5 5 G ü

- 27 -

schräg auf dem Magnetband 10 verlaufen und die ein Videoinformations-Teilbild bilden.

Nunmehr sei auf Fig. 2 Bezug genommen, gemäß der ein Wiedergabeteil eines die Erfindung verkörpernden digitalen Bildbandgerätes vier Eingangsanschlüsse 11a bis 11d aufweist, die zur Aufnahme des von den vier rotierenden Köpfen wiedergegebenen digitalen Bildsignalen dienen. Beim Wiedergabeoder Abspielbetrieb des digitalen Bildbandgerätes gemäß der Erfindung werden die wiedergegebenen Bilddatensignale insbesondere von den vier rotierenden Köpfen erhalten, welche die Spuren 9 a bis 9ä abtasten. Diese wiedergegebenen Bilddatensignale werden über Wiedergabeverstärker 12a bis 12d an Wiedergabeprozessoren 13a bis 13d abgegeben. Diese zuletzt erwähnten Wiedergabeprozessoren führen eine Signalformungsoperation aus, setzen die seriell auftretenden Daten in eine Parallelform um und leiten von den Daten die Blocksynchronisations-, Identifikations(ID)- und Adressen(AD)-Signale sowie die Prüfcodes ab. Ferner wird eine Blockdecodierung oder eine Umsetzung der 10-Bit-Daten in 8-Bit-Daten vorgenommen. Darüber hinaus wird bei jeder Blockdecodieroperation in jedem 96 Abtastproben umfassenden Datenblock eine Fehlerermittelung auf jeweils 24 Abtastproben vorgenommen. Die AusgangsSignale der Wiedergabeprozessoren 13a bis 13d werden dann an Zeitbasis-Korrektureinrichtungen 14a bis 14d abgegeben, in denen jeglicher Zeitbasisfehler in den Daten beseitigt wird.

Die Daten des jeweiligen Kanals von den Zeitbasis-Korrektureinrichtungen 14a bis 14d werden dann über einen Multiplexer 15 und eine Austauscheinrichtung 16 an Fehlerkorrekturdecoder 17a und 17b abgegeben. Die Ausgangssignale der Zeitbasis-Korrektureinrichtungen 14a bis 14d werden dabei insbesondere zunächst dem Multiplexer 15 zugeführt, in welchem die vier Ausgangssignale in zwei Kanälen neu zusammengefügt werden. Die Austauscheinrichtung 16 wirkt dabei in der Weise,

daß die gemischten Daten von dem Multiplexer 15 her in ihre richtige Reihenfolge wiedergebracht werden. Mit anderen Worten ausgedrückt heißtdies, daß bei einer gewöhnlichen Wiedergabeoperation, bei der die rotierenden Köpfe die Aufzeichnungsspuren auf dem Magnetband getreu bzw. zuverlässig abtasten, oder bei der Zeitlupen- oder Standbildwiedergabe, bei der die rotierenden Köpfe in der Einstellung derart gesteuert werden, daß sie den Aufzeichnungsspuren richtig folgen, werden Signale lediglich von denjenigen Spuren wiedergegeben, die den vier rotierenden Köpfen entsprechen. Während der Wiedergabe mit hoher Geschwindigkeit, bei der die Laufgeschwindigkeit des Magnetbandes mehrere zehn Mal so hoch ist wie die gewöhnliche Geschwindigkeit, ist die Neigung der Abtastrichtung der Köpfe verschieden von der Neigung der Aufzeichnungsspuren, wie dies in Fig. 4 durch gestrichtelte Linien 9¹ angedeutet ist, so daß jeder Kopf eine Vielzahl von Aufzeichnungsspuren während der jeweiligen Abtastung abtastet. Infolge dessen sind die von den verschiedenen Spuren wiedergegebenen Signale miteinander vermischt. In einem solchen Fall identifiziert die Austauscheinrichtung 16 die richtigen Kanäle der wiedergebeiien Signale, und zwar unter Heranziehung der Spuridentifikationssignale, und gibt die wiedergegebenen Signale an die Fehlerkorrekturdecoder 17a und 17b und insbesondere an die richtigen Adressen in den zugehörigen Speichern für den jeweiligen Kanal ab. Im Falle der Wiedergabe der normalen Wiedergabegeschwindigkeiten werden die Daten von dem Multiplexer 15 lediglich durch die Austauscheinrichtung 16 zu den entsprechenden Fehlerkorrekturdecodern hin geleitet. Die Austauscheinrichtung 16 ist außerdem an ihrer Eingangsseite mit Decodern versehen, durch die Fehler in dem Identifikationssignal ID korrigiert werden, indem die Identifikationssignal-PrüfWörter P₁ und Q₁ ausgenutzt werden (Fig. 3B).

Jeder Fehlerkorrekturdecoder 17 a und .17b enthält Fehler-

detektor- und Korrekturschaltungen, die die Zeilen- und Bild-Paritätsdaten sowie die verschiedenen Datenprüfwörter P₂ und Q₂ ausnutzen. Es sei darauf hingewiesen, daß während der Wiedergabe mit hoher Geschwindigkeit keine Fehlerermittlung und Fehlerkorrektur durch Heranziehung der Zeilen- und Bild-Paritätsdaten durchgeführt werden, obwohl Fehler in den entsprechenden Identifikationssignalen in der Austauscheinrichtung 16 korrigiert werden. Die Fehlerkorrekturdecoder 17a und 17b weisen jeweils einen Teilbildspeicher auf. Wenn nichtkorrigierbare Daten wiedergegeben werden, d.h. Daten mit zu vielen Fehlern, dann werden die an die Fehlerkorrekturdecoder 17a und 17b abgebenen Daten nicht in die Teilbildspeicher eingeschrieben, sondern vielmehr werden die Daten, die den nichtkorrigierbaren Daten um ein Teilbild vorangegangen sind, in einem Interpolations- oder Überdeckungsprozeß ausgenutzt. Die Daten von dem jeweiligen Fehlerkorrekturdecoder 17a und 17b werden an Zeitbasis-Dehnerschaltungen 18a und 18b abgegeben, in denen die Daten auf die ursprüngliche Übertragungsrate zurückgebracht und dann einem gemeinsamen Multiplexer 19 zugeführt werden. Der Multiplexer dient dazu, die wiedergebenen Daten der beiden Kanäle in einen einzigen Kanal zurückzuführen, der seinerseits zu einem Signalprozessor 20 hinführt, von dem ein wiedergegebenes Farbbildsignal an einem Ausgangsanschluß 21 bereitgestellt wird. Der Signalprozessor 20 bewirkt, wie dies nachstehend noch beschrieben werden wird, eine Trennung der Leuchtdichtekomponenten und der Farbartkomponenten von dem Farbbildsignals mittels eines digitalen Filters, um die Phase des Farbhilfsträgers der Farbartkomponenten während einer Überdeckungsoperation durch Verwendung der Identifikationssignale ID zu korrigieren. Darüber hinaus wird das digitale Farbbildsignal in ein analoges Farbbildsignal mittels eines (nicht dargestellten) Digitial-Analog-Wandlers umgesetzt.

Wie zuvor erläutert werden Datenprüfwörter P„ und Q» jedem Bilddatenblock hinzuaddiert, wie dies in Fig. 3B angedeutet

ist. Dieser Bilddatenblock umfaßt ferner 96 Datenproben oder 48 Datenwörter W₁

W _₁,W

₁, W₂»«.W_4fi. Wenn η Wörter W₁, W„... in einem Block enthalten sind, wobei jedes Wort aus ir. Bits besteht, dann können generell zwei Prüfwörter Q und P mit jeweils m Bits erzeugt und dem Block durch Heranziehen der folgenden Parxtätsprüfmatrxx H hinzuaddiert werden:

H =

τ⁰ ο τ'¹ τ"² ... τ-^(η-^1} T"ⁿ

ο τ⁰ τ¹ τ² ■ .... τ*"¹ τ^η

wobei T und 0 durch m χ m - Gleichheits- bzw. Null-Matrizen sind und wobei T ,T ,...T~ⁿ,T ,T ,...Tⁿ~ ,Tⁿ einzelne, von 0 verschiedene Elemente in einem Galois-Feld GF (2^m) sind. "Additions"- und "Multiplikations"-Operationen werden durch eine Modulo-2-Operation in dem Galois-Feld GF (2^m) ausgeführt.

Eine nicht-reduzierbare Generator-Polynominial-Gleichung G(x) des Ausmaßes m über dem Galois-Feld GF (2) wird wie folgt ausgedrückt:

G(X) =

Aus dem obigen Generator-Polynom G(x) kann eine m χ m Generatormatrix T wie folgt erhalten werden:

T =

0 O O g₀

1 O O _9ι

O 1 O g₂

O O

Wenn G(χ) ein einfaches, nicht-reduzierbares Polynom ist, dann wird ein Galois-Feld GF (2 ) mit 2 einzelnen, von O verschiedenen Elementen erhalten. Wenn das Generatorpolynom G(x) ein nicht-einfaches, nicht-reduzierbares Polynom ist, dann beträgt die Anzahl der Elemente in dem Galois-Feld GF (2^m) weniger als 2^m. Die Anzahl η der Wörter W₁,W,...W in jedem Block wird überdies als ganzzahlig ausgewählt, wobei die betreffende ganze Zahl nicht größer ist als die Anzahl der einzelnen von O verschiedenen Elementen in dem Galois-Feld GF (2^m). Aus diesen n-Wörtern in jedem Block werden zwei PrüfWörter Q und P wie folgt gebildet:

+ τ

P= £ τ

- i = 1 ^T

TO

= τ W_n + τ

,n+l-i

+ ... + T"⁽ⁿ"^1}w₂ + τ ⁿ

(7)

(8)

Demgemäß werden die digitalisierten Bilddaten seriell in der Folge W,. ,W^...W , P und Q übertragen, wie dies speziell in Fig. 3B veranschaulicht ist.

Im folgenden werden eine Fehlerermittlungsoperation und eine Fehlerkorrekturoperation während der Wiedergabe unter Ausnutzung der zuvor erwähnten Prüfwörter Q und P beschrieben. Dazu sei angenommen, daß die empfangenen digitalen Signale W₁, P und Q wie folgt aufgebaut sind:

W₁ = W₁ + e_± · _; (9)

P -'= P + e_p · ■.-■■■ ..'..(10) Q = Q + e_q · (11) ,

wobei e.., e und e Fehlermuster sind, die in den Wörtern W., P und Q enthalten sind. Sodann kann ein Block der wiedergegebenen digitalen Signale durch einen Zeilenvektor (oder eine Matrix) wie folgt angegeben werden:

V= (Q, P, W_n, W_n-1, ... , W₂, W₁) . (12)

Wenn der Zeilen- bzw. Reihenvektor oder die Matrix V trans-

T poniert wird, erhält man eine transponierte Matrix V , und nach Multiplikation mittels der Paritätsprüfmatrix H gemäß der Gleichung (4) werden Syndrome S.. und S„ wie folgt gebildet:

• Λ * · tr ft

- 33 -

= H V

Die Gleichungen (14) und (15) können in der nachstehend angegebenen Weise umgeschrieben werden, wobei lediglich die Fehlermuster in den neu gebildeten Gleichungen enthalten sind:

^si-, ⁺ J ι

Demgemäß werden die Syndrome S. und S₂ dazu herangezogen, die Fehlerermittelungs- und Fehlerkorrekturoperation auszuführen.

Die Fehlerermittelungs-und Fehlerkorrekturoperation läuft im übrigen insbesondere wie folgt ab. Wenn kein Fehler in den Daten- oder Prüfwörtern W. vorhanden ist, dann ist e. = e = e = O. Damit ergibt sich aus den Gleichungen (16) und (17) :

S₁ = S„ = O (18) .

Wenn entweder in dem Prüfwort P oder in dem Prüfwort Q ein Fehler vorhanden ist, jedoch kein Fehler in irgendeinem Datenwort existiert, dann ist e. =0, und es gilt:

or

- 0

= o

(19)

Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn lediglich ein Syndrom S₁ oder S₂ gleich 0 wird, ein Fehler in dem Prüfwort P oder Q existiert. In einem solchen Fall ist eine Korrektur der PrüfWörter unmöglich. Da jedoch das übertragene Datenwort W. richtig ist, besteht keine Notwendigkeit dafür, irgendeine Korrektur- oder Überdeckungsoperation vorzusehen.

Wenn ein Fehler in lediglich einem Datenwort W. ind der (i)th-Position innerhalb eines Blockes vorhanden ist, gilt e = e = 0 und e- ^ 0. In diesem Falle reduzieren sich die Gleichungen (16) und (17) auf eine wesentlich einfachere Form:

(20) (21)

Durch Umstellen der Terme der Gleichungen (20) und (21) kann die folgende Gleichung erhalten werden:

= T

-(n+l-i)

h' ^ei

(22)

Wenn i sequentiell in der Reihenfolge 1,2,3...(n-1), η ausgetauscht wird, dann kann der Wert für i, bei der die Gleichung (22) erfüllt ist, gefunden werden. Mit anderen Worten ausgedrückt heißt dies, daß bei dem Wert für i, bei dem die Gleichung (22) erfüllt ist, die Pehlerposition i des fehlerhaften Wortes und das Fehlermuster e. bestimmt werden können, um eine Pehlerkorrekturoperation durch Heranziehen der Anordnung gemäß der Gleichung (9) auszuführen.

In dem Fall, daß mehr als ein Datenwort, z.B. zwei Datenwörter in einem Block einen Fehler enthalten, daß aber keine Fehler in den PrüfWörtern Q und P vorhanden sind, gilt e = e = O, e. ^O und e. ψ 0. In einem solchen Fall können die Gleichungen (16) und (17) wie folgt reduziert werden:

Die Gleichungen (23) und (24) können dadurch vereinfacht werden, daß beide Seiten der Gleichung (23) mit Tⁿ mult pliziert werden und daß beide Seiten der Gleichung (24) mit T~⁽ⁿ multipliziert werden. Dadurch erhält man folgende Gleichungen:

Tⁿ⁺¹ S₁ = S* = T¹ e_± + T^j _ej ....(25)

_{S2 =} s* _{= T}-i _{e± + T}-J _e ....(26)

Durch Ausführen verschiedener Operationen und durch Kombinieren der Gleichungen (25) und (26) kann die folgende Gleichung erhalten werden:

_1 * ΐ * -i-T " -fi— ii . ....(27).

T ^L S₁ + T¹ S₂ = (T^{1 3} + T ^V1 -V) e..

Durch Umordnen der Terme der Gleichung (27) kann eine Gleichung für das Fehlermuster e. -.erhalten werden:

e. . _(T(i-J) + τ-«¹-^)-¹* (T^-1S* + T¹ S₂)

In entsprechender Weise kann durch Ausführen verschiedener Operationen und Kombinieren der Gleichungen (25) und (26) die folgende neue Gleichung erhalten werden:

T^--^sT + T^ S Ü = (T¹"³ + TZ^--¹Je. (29)

12 ί . ι

Durch Umordnung der Terme der Gleichung (29) kann eine Gleichung für das Fehlermuster e. erhalten werden:

e. = (τ^~^ +T (¹^') ¹X (T^--³S₁ + T-¹ S«) (30)

Es dürfte einzusehen sein, daß dann, wenn beide Syndrome S₁ und S„ nicht gleich O sind, ein Fehler in zumindest einem digitalen Wort innerhalb eines Blockes existiert. Da die Gleichung (30) die Beziehung der Gleichung (22) nicht erfüllt, was dem Fall entspricht, daß ein Fehler in lediglich einem Wort existiert, enthalten zwei oder

- 37

mehr Wörter in dem Block einen Fehler. Da Fehler in mehr als einem Wort gemäß der vorliegenden Erfindung praktisch nichtkorrigierbar sind, wird festgelegt, daß der gesamte Block nicht-korrigierbar ist, und daß eine Überdeckungsoperation ausgeführt wird. Es sei jedoch darauf hingewiesen, daß dann, wenn dieFehlerpositionen i und j ermittelt werden können, beispielsweise durch Verwendung eines Zeigers, die Fehlermuster e. und e. aus den Gleichungen (28) und (30) erhalten werden können, so daß fehlerhafte Wörter W. und W. korrigiert werden können.

Im folgenden wird der Fall erläutert werden, gemäß dem Fehlermuster in verschiedenen Positionen (i ^ j) einander gleich sind. Dies ist jedoch ein besonderer Fall des oben erläuterten 2-Wort-Fehlerfalles. In diesem Falle gelten insbesondere die Beziehungen e =e = O, e. ^ O, e. ^ 0 und e. = e.. Ferner gelten wie bei den Gleichungen (23) und (24) die Beziehungen S. φ 0 und S₂ j* O. In diesem Falle weist jedoch der Fehlerkorrekturcode eine hohe Fehlerermittlungsfähigkeit auf, so daß die fehlerhaften Wörter W. und W. korrigiert werden können.

Durch Verwendung der obigen Anordnungen kann ohne weiteres bestimmt werden, ob fehlerhafte Wörter in dem jeweiligen Block korrigiert werden können und - falls dies nicht der Fall ist - ob eine Überdeckungsoperation ausgeführt werden sollte.

Als Beispiel für die obige Operation zur Erzeugung der Identifikationssignal-PrüfWörter P- und Q₁ kann das folgende Generator-Polynom G₁(x) benutzt werden:

G₁(X) = x⁸ + x⁴ + x³ + χ + 1 ₍₃₁₎.

1 · β

• *

- 38 -

Das Generator-Polynom G₁(χ) kann dann dazu herangezogen werden, eine Generatormatrix T₁ festzulegen, wie sie nachstehend angegeben ist und die dazu herangezogen wird, die Identifikationssignal-Prüfwörter P₁ und Q₁ zu erhalten:

00000001 10000001 01000000 00100001 O_xO 0 10 0 0 1 ooooiooo 00000100 00000010

(32)

Bei Bilddaten, die 38 Wörter mit einer Länge von 16 Bit je Block aufweisen, kann das folgende Generator-Polynom G„(x) beispielsweise für die Erzeugung der Prüfwörter P₂ und Q₂ herangezogen werden:

G₂(X) = x

(33)

Das Generator-Polynom G2(x) wird dann dazu herangezogen, eine Generatormatrix T₂ für die Verwendung bei der Erzeugung der PrüfWörter P₂ und Q₂ zu definieren.

Wie zuvor erläutert, werden die Identifikations-ID- und Adressen-AD-Signale jedem Block in den Aufzeichnungsprozessoren 5a und 5b hinzuaddiert. Diese Prozessoren erzeugen außerdem die Prüfwörter P^ und Q₃, wie sie in Fig. 3B angedeutet sind, und dienenzur Ermittlung und Korrektur von Fehlern in dem Identifikatiossignal ID.

Demgemäß enthält jeder Aufzeichnungsprozessor 5a und 5b einen Prüfwort-P--Generator und einen Prüfwort-Q^-Generator. Diese Generatoren wirken in derselben Art und Weise wie der Prüfwort-P--Generator 25 bzw. der Prüfwort-Q₂-Generator 26, also wie die Prüfwortgeneratoren, die zuvor im Zusammenhang mit Fig. 5 erläutert worden sind. Gemäß einer Ausführungsform des Prüfwort-P--Generators, die verwendet werden kann, ist insbesondere gemäß Fig. 7 eine Verriegelungsschaltung vorgesehen, die aufeinanderfolgend 8~Bit~Wörter parallel aufnimmt. Eine T₁-(Generatormatrix)-Betriebsschaltung 29 erhält das Ausgangssignal der Verriegelungsschaltung 28 zugeführt und gibt ihrerseits ein Ausgangssignal an eine Verriegelungsschaltung 30 ebenfalls des Prüfwort-P--Generators ab. Das Ausgangssignal der T--Betriebsschaltung 29 wirkt als Ausgangssignal des Prüfwort-P--Generators. Das Ausgangssignal der Verriegelungsschaltung 30 wird dann an die T--Betriebsschaltung 29 zurückgekoppelt. Demgemäß arbeitet die T--Betriebsschaltung 29 auf die Ausgangssignale der Verriegelungsschaltungen 28 und 30 hin, und zwar in Übereinstimmung mit der oben beschriebenen Generatormatrix T-. Die T--Betriebsschaltung 29 ist insbesondere mit Modulo-2-Addierern, d.h. mit Exlusiv-ODER-Gliedern versehen, die in einer solchen Konfiguration angeschlossen sind, welche den Postitionen des Auftretens von 1en in der zuvor erwähnten Generatormatrix T- entsprechen. Das Identifikationssignal ID besteht generell aus zwei Wörtern W- und W₂- Damit wird im Betrieb zu dem Zeitpunkt, zu dem das erste Wort W- an die Verriegelungsschaltung 28 abgegeben wird, die Verriegelungsschaltung 30 gelöscht sein. Das Wort W- wird dann von der Verriegelungsschaltung 28 an die T--Betriebsschaltung 29 abgegeben, und das Ausgangssignal T- W- von der Betriebsschaltung 29 her wird in der Verriegelungsschaltung 30 gespeichert. Wenn das nächste Wort W- an die Verriegelungsschaltung 28 abgegeben wird, wird das Ausgangssignal T- W- von der Verriegelungsschaltung 30 ebenfalls an die T--Betriebsschaltung 29 abgegeben. Demgemäß erzeugt die ^-Betriebsschaltung 29 ein

Ausgangssignal T.. W₂ + T₁. W₁, welches an die Verriegelungsschaltung 30 abgegeben wird. Die Verriegelungsschaltung 28 wird dann gelöscht, und das Ausgangssignal der Verriegelungsschaltung 30 wird der T₁-Betriebsschaltung 29 zurückgekoppelt,

12 um das Prüfwort P₁ in der Form T- W₂ + T₁ W₁ abzuleiten. In entsprechender Weise wird das Prüfwort Q₁ erzeugt, indem

-1

eine einer Generatormatrix Tu entsprechende Betriebsschaltung verwendet wird. Ferner sind ein Prüfwort-P₂-Generator sowie ein Prüfwort-Q~-Generator 26 in den Fehlerkorrekturcodierern 4a und 4b mit Betriebsschaltungen entsprechend der in Fig. 7 gezeigten Betriebsschaltung versehen, und zwar in Übereinstimmung mit dem zuvor erwähnten Generator-Polynom G₂(x). Demgemäß werden Prüfwörter P-, Q₁, P₂ und Q₂ erzeugt, und in jedem Block gemäß Fig. 3B eingefügt, und zwar für die Verwendung in dem Wiedergabeteil gemäß Fig. 2, damit Fehler in jedem Bildinformationsblock ermittelt und korrigiert werden können.

Nunmehr sei auf Fig. 8 Bezug genommen, in der in weiteren Einzelheiten ein Kanal eines Bereiches des Wiedergabeteiles gemäßFig. 2 für die Verwendung bei der Ausführung einer Fehlerermittlungs- und Fehlerkorrekturoperation veranschaulicht ist. Dabei sind die Multiplexer 15 und 19 der Kürze der Beschreibung halber weggelassen worden. Die von einem der Verstärker von 12a bis 12d wiedergegebenen Daten werden insbesondere einem der Wiedergabeprozessoren 13a bis 13d zugeführt, in denen die 10 Bit umfassenden Datenproben in eine parallele Form umgesetzt werden, und zwar durch einen Serien-Parallel-Wandler 31. Sodann werden die betreffenden Daten einem ROM-Festwertspeicher 32 zugeführt, der ebenfalls in dem jeweiligen Wiedergabeprozessor 13 enthalten ist. In dem. ROM-Speicher 32 wird eine Umsetzoperation vom 10-Bit-. Format in das 8-Bit-Format vorgenommen. Der ROM-Speicher 32 wirkt dabei insbesondere in der Weise, daß die 10-Bit-Codewörter in 8-Bit-Codewörter umgesetzt werden, und zwar in Übereinstimmung mit einer bestimmten Aufzeichnungs-

funktion, wie dies an anderer Stelle näher beschrieben ist (siehe beispielsweise US-Patentanmeldung, Serial No. 06/171 vom 23.7.1980). Wie an der erwähnten anderen Stelle beschrieben, ist die Blockcodierung so getroffen, daß 2 -Codes, deren Gleichspannungspegel nahe 0 liegen, aus den 2 -Codes der 10-Bit-Wörter ausgewählt werden, wobei die Anordnung so getroffen ist, daß eine 1-zu-1-Beziehung zu den ursprünglichen 8-Bit-Codes vorhanden ist. Durch die zuvor erwähnte Maßnahme wird der Gleichspannungspegel des Aufzeichnungssignals so nahe wie möglich bei 0 bewegt, was bedeutet, daß "0" und "1" so oft wie möglich einander abwechseln. Mit anderen Worten ausgedrückt heißt dies, daß die Anzahl aufeinanderfolgender "0"- oder !¹IV-Bits auf ein Minimum begrenzt ist. Es dürfte einzusehen sein, daß bei einer derartigen Aufzeichnungsfunktion verschiedene

10

10-Bit-Wörter von den 2 möglichen Kombinationen in dem Aufzeichnungsteil gemäß Fig. 1 bei der entsprechenden 8-zu-10-Bit-Umsetzoperation nicht ausgewählt worden sind. Wenn demgemäß ein Wort derartiger 10-Bit-Wörter, die nicht ausgewählt worden waren, wiedergegeben wird, dann sind die wiedergegebenen Daten fehlerhaft. Bei einer derartigen Anordnung beträgt die Wahrscheinlichkeit der Fehlerermittlung etwa 75 %, während dieWahrscheinlichkeit dafür, daß ein Fehler ausbleibt oder durchgeht, 25 % beträgt. Mit anderen Worten ausgedrückt heißt dies, daß die Wahrscheinlichkeit des Nichterkennens eines Fehlers in jedem Wort noch relativ hoch ist. Gemäß der vorliegenden Erfindung wird daher vorgeschlagen, eine Vielzahl η von Wörtern in einer Einheit unterzubringen, bzw. zu gruppieren, beispielsweise 1/4 eines Blockes. Wenn dann ein Wort in der betreffenden Einheit als einen Fehler enthaltend ermittelt wird, wird die gesamte Einheit als fehlerhaft betrachtet. Demgemäß wird die Wahrscheinlichkeit des Nichterkennens oder Durchlassens eines Fehlers der Einheit zu (1/4)ⁿ, was extrem niedrig ist. Es dürfte einzusehen sein, daß die Wahrscheinlichkeit des Auffindens eines Fehlers in der Einheit umso höher ist, je mehr Wörter in der jeweiligen Einheit vorhanden sind. Gemäß der vorliegenden Erfindung

enthält jeder Bilddatenblock 96 Abtastproben (48 Wörter), wie dies in Fig. 3B angedeutet ist. Jeder Block ist ferner in vier gleiche Einheiten von 24 Abtastproben (12 Wörter) für die Verwendung bei der Fehlerermittlungsoperation unterteilt. Wenn somit irgendeine der 24 Proben in der jeweiligen Einheit einen Fehler aufweist, werden sämtliche 24 Probendaten in der betreffenden Einheit als fehlerhaft betrachtet.

Nunmehr sei auf Fig. 8 zurückgekommen, gemäß der der ROM-Speicher 32 des jeweiligen Wiedergabeprozessors 13 ein Fehlersignal EM erzeugt, welches mit einem Verknüpfungspegel "1" dann auftritt, wenn eine der 24 Proben in einer Einheit einen Fehler enthält. Das betreffende Signal tritt mit einem Verknüpfungspegel "0" hingegen dann auf, wenn kein Fehler in irgendeinem Wort einer Einheit vorhanden ist. Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn eines der 10-Bit-Wörter der wiedergegebenen Daten nicht einem der 10-Bit-Wörter entspricht, die zuvor durch die Abbildungsfunktion ausgewählt worden sind, ein Fehlersignal EM mit einem Verknüpfungspegel "1" auftritt. Darüber hinaus erzeugtjeder ROM-Speicher 32 ein zweites Fehlersignal ES, welches das Vorhandensein eines Fehlers in der jeweiligen Probe anzeigt und welches weitgehend in derselben Art und Weise wie das Fehlersignal EM wirkt. Die Fehlersignale EM und ES werden zusammen mit den umgesetzten 8-Bit-Daten über die entsprechende Zeitbasis-Korrektureinrichtung 14a bis 14d der Austauscheinrichtung 16 zugeführt. Die Austauscheinrichtung 16 enthält eine ID/AD-Fehlerkorrektureinrichtung 33 für die Korrektur von Fehlern in dem Identifikationssignal ID und dem Adressensignal AD des jeweiligen Blockes, wozu die Prüfwörter P^ und Q₁ herangezogen werden. Wie zuvor erläutert, ist die Beschreibung des Multiplexers 15 in Fig. 8 weggelassen worden, und zwar lediglich der Kürze der Beschreibung halber.

- 43

Von der Austauscheinrichtung 16 werden die 8-Bit-Daten und das Fehlersignal EM an den entsprechenden Fehlerkorrekturdecoder 17a oder 17b abgegeben, und das Fehlersignal ES von der Austauscheinrichtung 16 wird an einen Fehlerzähler 34 abgegeben. Dieser Zähler wirkt in der Weise, daß dieAnzahl der fehlerhaften Proben ermittelt wird, die in dem jeweiligen Block enthalten sind. Der Fehlerzähler 34 erzeugt demgemäß ein Fehlersignal EH, welches mit einem Verknüpfungspegel "O" dann auftritt, wenn die Anzahl der einen Fehler enthaltenden Proben die Korrekturfähigkeit des Systems überschreitet, d.h. dann, wenn zwei oder mehr Wörter in einem Block einen Fehler aufweisen. Das Fehlersignal EH tritt mit einem Verknüpfungspegel "1" dann auf, wenn das System durch die Ausnutzung der DatenprüfWörter P₂ und Q₂ imstande ist, die Fehler zu korrigieren.

Jeder Fehlerkorrekturdecoder 17a oder 17b weist eine Prüfwort-Fehlerkorrektureinrichtung 35 auf, die eine Fehlerfeststellungs- und Fehlerkorrekturoperation je Block ausführt, indem DatenprüfWörter P₂ und Q₂ verwendet werden. Das Fehlersignal EH von dem Fehlerzähler 34 her wird zusammen mit den Daten von der Austauscheinrichtung 16 an die Prüfwort-Fehlerkorrektureinrichtung 35 abgegeben, wodurch eine Fehlerkorrekturoperation unter Ausnutzung der Datenprüfwörter P₂ und Q₂ ausgeführt wird, wenn das Fehlersignal EH mit einem Verknüpfungspegel "1" auftritt. Wenn das Fehlersignal EH mit dem Verknüpfungspegel "0" auftritt, dann erzeugt der Prüfwortfehlergenerator 35 ein Fehlersignal EB, welches zusammen mit dem Fehlersignal EM von der Austauscheinrichtun 16 her einem FehlerSignalmischer 37 zugeführt wird. Es sei darauf hingewiesen, daß das Fehlersignal EM mit dem Verknüpfungspegel "0" dann auftritt, wenn festgestellt ist, daß eine Einheit korrigierbar ist. Das betreffende Signal tritt hingegen mit einem Verknüpfungspegel "1" dann auf, wenn bestimmt ist, daß die Einheit nichtkorrigierbar ist. Demgemäß er-

zeugt der Fehlersignalmischer auf das Auftreten der Fehlersignale EM und EB hin ein Fehlersignal EK, welches mit einem Verknüpfungspegel "1" auf jede 24 Proben umfassende Einheit hin auftritt, die nicht korrigierbar ist. Darüber hinaus leitet die Prüfwort-Fehlerkorrektureinrichtung die nichtkorrigierten Daten weiter, wenn das Fehlersignal EH mit einem Verknüpfungspegel "0" auftritt.

Das Fehlersignal EK-von dem Fehlersignalmischer 37 her und die Daten - ob korrigiert oder nicht-korrigiert - von der Prüfwort-Fehlerkorrektureinrichtung 35 her werden einer Paritäts-Fehlerkorrektureinrichtung 36 zugeführt, die eine Fehlerkorrekturoperation durch Heranziehen der Zeilen- und Bildparitätsdaten ausführt. Wenn ein Fehlersignal EK von dem Fehlersignalmischer 37 anzeigt, daß die Einheit der der Paritätsfehlerkorrektureinrichtung 36 zugeführten Daten korrigierbar ist, dann führt die Paritäts-Fehlerkorrektureinrichtung 36 insbesondere die zuvor erwähnte Fehlerkorrekturoperation aus, wozu die Zeilen- und Bild-Paritätsdaten ausgenutzt werden.

Wenn jedoch das Fehlersignal EK anzeigt, daß die Einheit nicht-korrigierbar ist, dann nimmt die Paritäts-Fehler^v korrektureinrichtung 36 die nicht-korrigierten Daten von der Prüfwort-Fehlerkorrektureinrichtung 35 her auf und führt eine Interpolations- oder Verdeckungsoperation aus, wozu die Daten aus dem vorhergehenden Teilbild herangezogen werden. Die Patitäts-Fehlerkorrektureinrichtung überträgt die Daten, ob interpoliert, korrigiert oder unverändert, als ob kein Fehler vorhanden wäre, und zwar zusammen mit einem Interpolationssignal EP, welches anzeigt, ob die abgegebenen Ausgangsdaten interpoliert sind. Die Übertragung erfolgt über die Zeitbasis-Dehnungsschaltung 18 zu dem Signalprozessor 20 hin. In dem Fall, daß eine Interpolationsoperation ausgeführt worden ist, wird eine entsprechende Einheit aus dem die fehlerhafte Einheit enthaltenden Teilbild unmittelbar vorangehenden

ρ (Γ · ·

- 45 -

Teilbild verwendet bzw. als Substitutionseinheit benutzt. In einem solchen Fall stellt der Signalprozessor 20 sicher, daß die Phase des Farbhilfsträgers der interpolierten Daten erforderlichenfalls umgewandelt wird in eine Phase, die mit einer Bezugsphase übereinstimmt.

Nunmehr sei auf Fig. 10 Bezug genommen, in der in einem detaillierten Diagramm eine Ausführungsform der Fehlerkorrektureinrichtung 35 gemäß der Erfindung veranschaulicht ist, die mit den Fehlerkorrekturdecodern 17a und 17b gemäß Fig. 2 und 8 verwendet werden kann. Wie dargestellt, werden die Bilddaten für einen Block, das sind die 48 Wörter mit jeweils 16 Bits umfassenden Daten, zusammen mit den Prüfwort- und Paritätsdaten den Syndromgeneratoren 37 und 38 sowie einem Pufferspeicher 39 zugeführt. Der Syndromgenerator 37 erzeugt ein Syndrom SDQ-Signal (oder S--Signal, wie es zuvor erläutert worden ist) aus jedem der 48 Wörter der Bilddaten und aus dem Prüfwort Q„ des jeweiligen Blockes. In entsprechender Weise erzeugt der Syndromgenerator 38 ein Syndrom-SDP-Signal (oder S₂-Signal, wie es zuvor erläutert worden ist), und zwar auf jedes der 48 Wörter der Bilddaten und auf das Prüfwort P~ in dem jeweiligen Block hin. Die Syndromsignale SDQ (oder S-) und SDP (oder S₃) werden entsprechend den Gleichungen (14) und (15) gebildet. Die betreffenden Generatoren sind von entsprechendem Aufbau, wie der in Fig. 7 dargestellte Prüfwort-P.-Generator. Wenn demgemäß ein Fehler in lediglich einem Datenwort des jeweiligen Blockes existiert, d.h. im (i)-ten Wort, dann sind die Syndromsignale SDQ und SDP durch die Gleichungen (20) und (21) ausgedrückt, bei denen es sich um vereinfachte Versionen der Gleichungen (14) bzw. (15) handelt. Um die durch die Gleichung (22) angegebene Operation auszuführen, wird das Syndromsignal SDQ einer ^-Betriebsschaltung 40 zugeführt,

in der das betreffende Signal mit Tⁿ multipliziert wird, um

i—1

in ein Syndromsignal T e. umgesetzt zu werden. In entsprechender Weise wird das Syndromsignal SDP einer T~ⁿ-Betriebsschaltung 41 zugeführt, in der das betreffende Signal mit

T ⁿ multipliziert und in ein Syndromsignal T ^x e. umgesetzt wird. Da eine Periode für einen Block erforderlich ist, um diese Syndromsignale zu erzeugen,wirkt der Pufferspeicher 39 als Verzögerungseinrichtung für die Verzögerung der aufgenommenen Daten um eine solche Zeitspanne.

Das Ausgangssignal von der ^-Betriebsschaltung 40 wird einer Verriegelungsschaltung 43 zugeführt, die eine Rückkoppelungsschleife mit einer T~ -Betriebsschaltung 42 aufweist. Das Ausgangssignal der Betriebsschaltung 41 wird in entsprechender Weise einer Verriegelungsschaltung 45 zugeführt, die eine Rückkoppelungsschleife mit einer T -Betriebsschaltung 44 umfaßt. Nachdem die Ausgangssignale der BetriebsSchaltungen 40 und 41 an die betreffenden Verriegelungsschaltungen 43 und 45 abgesetzt sind, werden die Ausgangssignale der Verriegelungsschaltungen 43 und 45 über Betriebs- bzw. Operationsschaltungen 42 bzw. 44 den Eingängen der betreffenden Verriegelungsschaltungen 43 und

45 zurückgeleitet, und die neuen Daten werden in diesen Schaltungen verriegelt. Während jeder Rückkoppelungsoperation werden die Ausgangssignale der Verriegelungsschaltungen 43 und 45 miteinander in einer Vergleicherschaltung 46 verglichen, um die Korrespondenz zwischen den betreffenden Signalen zu ermitteln. Wenn beispielsweise das (i)-te Wort W. einen Fehler aufweist, erzeugt die Vergleicherschaltung

46 ein Identitäts-Ausgangssignal zum (i)-ten Zeitpunkt. Zu einem derartigen Zeitpunkt stellen die AusgangsSignaIe der Verriegelungsschaltungen 43 und 45 das Fehlermuster e. dar. Das Ausgangssignal der Verriegelungsschaltung 45 während der jeweiligen Rückkopplungsoperation wird außerdem einer Fehlerkorrekturschaltung 45 zugeführt, und zwar zusammen mit dem Ausgangssignal des Pufferspeichers 39. Wenn ein einen Fehler enthaltendes Wort durch die Verriegelungsschaltung 45 erzeugt wird, kann demgemäß die Fehlerkorrekturschaltung 47 eine Fehlerkorrekturoperation durch die Modulo-2-Summierung W. + e. EW. für das betreffende Wort ausführen.

Ein Multiplexer 48 erhält das Ausgangssignal der Fehlerkorrekturschaltung 47 und das Ausgangssignal des Pufferspeichers 39 zugeführt. Er wirkt in der Weise, daß er eines der Datenausgangssignale als Datenausgangssignal der Prüfwort-Fehlerkorrektureinrichtung 35 auswählt, und zwar auf die Ausführung der Vergleichsoperation durch die Vergleicherschaltung 46. Wenn die Vergleicherschaltung 46 einen korrigierbaren Fehler in einem der Wörter eines Blockes feststellt, gibt sie insbesondere ein Identitätssignal an den Multiplexer 48 ab, der das korrigierte Datenausgangssignal von der Fehlerkorrektur schaltung 47 auswählt. Wenn kein Fehler durch die Vergleicherschaltung 46 ermittelt wird oder wenn die Fehler nicht-korrigierbar sind, wählt der Multiplexer 48 das Datenausgangssignal von dem Datenpuffer 39 her aus.

Die Ausgangssignale der Verriegelungsschaltungen 43 und 45 werden ferner an Vergleicherschaltungen 49 bzw. 50 abgegeben, um festzustellen, ob das von ihnen gelieferte Syndromsignal einen O-Wert aufweist. In diesem Zusammenhang sei angemerkt, daß die Vergleicherschaltungen 49 und 50 außerdem ein Eingangssignal mit einem Verknüpfungspegel "0" zugeführt erhalten. Die Vergleicherschaltungen 49 und 50 geben ein Ausgangssignal mit einem Verknüpfungswert "0" dann ab, wenn die Syndromsignale von den Verriegelungsschaltungen 43 bzw. 45 keinen "0"-Wert aufweisen. Die Ausgangssignale der Vergleicherschaltungen 49 und 50 werden den entsprechenden Eingängen eines NOR-Gliedes 51 zugeführt, welches ein Verknüpfungssignal 1 nur dann abgibt, wenn ein Fehler in einem Block existiert, d.h. dann wenn die Ausgangssignale der Verriegelungsschaltungen 43 und 45 beide nicht 0 sind. Das Ausgangssignal des NOR-Gliedes 51 wird einer Verriegelungsschaltung 52 zugeführt, die ihrerseits das zuvor erwähnte Fehlersignal EB erzeugt. Das Identitäts-Ausgangssignal der Vergleicherschaltung 46, d.h. dasjenige Ausgangssignal, welches anzeigt, daß ein Fehler existiert, wird ebenfalls

an die Verriegelungsschaltung 52 abgegeben, um diese zu löschen. Darüber hinaus enthält die Prüfwort-Fehlerkorrektureinrichtung 35 ein UND-Glied 53, dem das Ausgangssignal des NOR-Gliedes 51 sowie das Fehlersignal EH von dem Fehlerzähler 34 zugeführt werden. Es sei daran erinnert, daß das Fehlersignal EH als Verknüpfungssignal "O" dann auftritt, wenn die Daten in einem Block nicht-korrigierbar sind, d.h. dann, wenn zwei oder mehr Fehler enthaltende Worte in dem Block vorhanden sind. Das UND-Glied 53 erzeugt daher ein Ausgangsignal "1" nur dann, wenn das Fehlersignal EH als Verknüpfungssignal "1" auftritt. Dadurch wird angezeigt, daß weniger als zwei Fehler in dem Block vorhanden sind. Die Abgabe des betreffenden Signals erfolgt im übrigen nur dann, wenn das Ausgangssignal des NOR-Gliedes 51 ein Verknüpfungssignal "1" ist. Dadurch wird angezeigt, daß ein Fehler in dem Block existiert. Mit anderen Worten ausgedrückt heißt dies, daß das UND-Glied 53 ein Ausgangssignal "1" nur dann erzeugt, wenn ein Fehler in dem Block vorhanden ist. Das Ausgangssignal des UND-Gliedes 53 wird der Vergleicherschaltung 46 zugeführt, um denselben Betriebsvorgang lediglich dann ablaufen zu lassen, wenn das betreffende Ausgangssignal diese UND-Gliedes 53 ein Verknüpfungssignal "1" ist. Demgemäß gibt die Vergleicherschaltung 46 das Identitätssignal an den Multiplexer 48 für die Auswahl des Datenausgangssignal von der Fehlerkorrekturschaltung 46 nur dann ab, wenn ein Fehler in dem Block enthalten ist. Wenn mehr als ein Fehler in dem Block vorhanden ist oder wenn kein Fehler in dem Block existiert, ist die Vergleicherschaltung 46 tatsächlich nicht in Betrieb, so daß der Multiplexer 48 das Datenausgangssignal von dem Pufferspeicher 39 auswählt.

Darüber hinaus wird - wie dies oben erläutert worden ist dann, wenn beide Syndromsignale von den Verriegelungsschaltungen 43 und 45 her nicht gleich 0 sind, von dem NOR-Glied 51 ein Verknüpfungssignal "1" abgegeben, welches

- 49 -

über die Verriegelungsschaltung 52 als Fehlersignal EB abgegeben wird. Wenn lediglich ein Fehler in dem Block vorhanden ist, erzeugt somit das NOR-Glied 51 ein Verknüpfungssignal "1", welches an die Verriegelungsschaltung 52 abgegeben wird. Zu diesem Zeitpunkt löscht jedoch die Vergleicherschaltung 46 die Verriegelungsschaltung 52, so daß ein Verknüpfungssignal "O" als Fehlersignal EB erzeugt wird. Lediglich dann, wenn die Daten nicht-korrigierbar sind, tritt das Fehlersignal EB als Verknüpfungssignal "1" auf. Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn zwei oder mehr Fehler vorhanden sind, das NOR-Glied 51 ein Verknüpfungssignal "1" erzeugt und an die Verriegelungsschaltung 52 abgibt und daß die Vergleicherschaltung 46 dabei nicht betriebsfähig ist und die Verriegelungsschaltung 52 nicht löscht.

Nunmehr sei auf Fig. 11 Bezug genommen, in der eine Ausführungsform der Paritätsfehlerkorrektureinrichtung 36 veranschaulicht ist, die in dem Wiedergabeteil gemäß Fig. 2 und 8 verwendet werden kann. Wie gezeigt, werden die Daten von der Prüfwort-Fehlerkorrektureinrichtung einem Horizontal- oder Zeilen-Syndromsignal-Generator und einem Zeilen-Pufferspeicher 55 zugeführt. Das Fehlersignal EK von dem Fehlersignalmischer 37 her wird einer Fehlerentschexdungsschaltung 56 zugeführt, die in der Weise wirkt, daß bestimmt wird, ob die Daten in der jeweiligen Einheit auf der Grundlage der Zeilen-Paritätsdaten korrigierbar sind. Der Zeilen-Syndromsignal-Generator 54 erzeugt ein Zeilen-Syndromsignal SDH, welches durch die Modulo-2-Bildung von acht abwechselnden Datenblöcken in einer Zeile und dem entsprechenden einen Zeilen-Paritätsblock gebildet wird, wie dies in Fig. 6 veranschaulicht ist. Da eine Datenreihe bzw. Datenzeile abgegeben werden muß, um das Zeilen-Syndromsignal SDH zu bilden, bewirkt der Zeilen-Pufferspeicher 54 eine Verzögerung der Eingangsdaten um eine solche Zeitspanne. Das Syndromsignal SDH, die Daten von dem Zeilenpufferspeicher 55 und das Ausgangssignal der Zeilen-Entscheidungsschaltung

56 werden alle einer Fehlerkorrekturschaltung 57 zugeführt. Wenn die Zeilen-Enscheidungsschaltung 56 feststellt bzw. festlegt, daß der Fehler in der Einheit korrigierbar ist, dann gibt die betreffende Schaltung ein Verknüpfungssignal "0" an die Fehlerkorrekturschaltung 57 ab, die eine Modulo-2-Suiranierungsoperation mit den Daten von dem Zeilen-Pufferspeicher 55 und mit dem Zeilen-Synchromsignal SDH des Zeilen-Syndromgenerators 54 vornimmt. Wenn die Zeilen-Entscheidungsschaltung 56 feststellt, daß der Fehler nichtkorrigierbar ist, gibt sie ein Verknüpfungssignal "1" an die Fehlerkorrekturschaltung 57 ab, die lediglich die Da-

ten von dem Zeilen-Pufferspeicher 55 weiterleitet.

Die Daten von der Fehlerkorrekturschaltung 57 her werden einem RAM-Speicher 58 mit wahlfreiem Zugriff, einem Unterbzw. Hilfsspeicher 59 und dem Bild-Syndromsignal-Generator

60 zugeführt. Zur gleichen Zeit gibt die Fehlerkorrekturschaltung 57 ein Fehlersignal EHO ab, welches als Verknüpfungssignal "0" dann auftritt, wenn eine Korrektur auf der Grundlage der Zeilen-Paritätsdaten vorgenommen worden ist, und welches als Verknüpfungssignal "1" dann auftritt, wenn kein Fehler vorhanden ist oder wenn der Fehler nicht-korrigierbar ist. Das betreffende Signal

¹^ wird an eine Vertikal- bzw. Bild-Entscheidungsschaltung

61 abgegeben, die ihrerseits ein Ausgangssignal in Übereinstimmung mit dem Fehlersignal EHO erzeugt. So erzeugt die Bild-Entscheidungsschaltung 61 beispielsweise ein Ausgangsignal, welches anzeigt, daß eine korrekturoperation ausgeführt werden sollte, wenn das Fehlersignal EHO als Verknüpfungssignal "0" auftritt. Wenn eine Fehlerkorrekturoperation auszuführen ist, erzeugt der Bild-Syndromsignal-Generator ein Bild-Syndromsignal SDV, welches zusammen mit dem Ausgangssignal des Unterspeichers und dem Ausgangssignal der Bild-Entscheidungsschaltung 61 an eine Fehlerkorrekturschaltung 62 abgegeben wird, in der eine Fehlerkorrekturoperation mit Hilfe der Bild-Paritätsdaten ausgeführt wird. Wenn die Daten keinen Fehler ent-

• «a

Ί5550

- 51 -

halten oder wenn die Fehler nicht korrigierbar sind, gibt die Bild-Entscheidungsschaltung 61 ein geeignetes Signal an die Fehlerkorrekturschaltung 62 ab, die Daten aus dem RAM-Speicher 58 liest. Wenn die Fehler als nicht-korrigierbare Fehler bestimmt worden sind, erzeugt die Fehlerkorrekturschaltung 62 ein Interpolationssignal EP, um anzuzeigen, daß eine Interpolationsoperation ausgeführt worden ist. Wenn eine Korekturoperation ausgeführt wird bzw. ist, tritt das Interpolationssignal EP als Verknüpfungssignal "0" auf, wodurch angezeigt wird, daß keine Interpolationsoperation ausgeführt worden ist.

Im Hinblick auf die zuletzt erwähnte Operation durch die Paritäts-Fehlerkorrektureinrichtung 36 sei insbesondere darauf hingewiesen, daß der RAM-Speicher 58 eine Speicherkapazität von 1/4 eines Teilbildes der Daten aufweist, die aus den Blöcken B1 bis B594 (Fig.6) ausgewählt sind. Das Einschreiben von Daten in den RAM-Speicher 58 wird durch das Adressensignal AD und durch das Identifikationssignal ID für jeweils 24 Proben festgelegt, d.h. für jede Dateneinheit. Die Daten werden in den Unterspeicher 59 in derselben Art und Weise eingeschrieben. Eine (nicht dargestellte) Speichersteuerschaltung wirkt auf das Auftreten des Fehlersignals EHO in der Weise, daß sie einen Fehler enthaltende Daten in den ünterspeicher 59 einschreiben läßt, während das Einschreiben derselben Daten in den RAM-Speicher 58 verhindert wird. Demgemäß weist der Unterspeicher 59 eine Speicherkapazität von einer horizontalen Datenreihe auf, d.h. für 18 Blöcke (Fig. 6). Die Adresse für die in den Unterspeicher 59 eingeschriebenen Daten wird als Fehlerkennzeichen eines Bits gespeichert. Wenn die Bild-Entscheidungsschaltung 61 festlegt bzw. bestimmt, daß die Dateneinheit einen korrigierbaren Fehler enthält, dann werden die aus dem Unterspeicher 59 ausgelesenen Daten an die Fehlerkorrekturschaltung 62 abgegeben, in der sie mittels des Bild-Syndromsignals SDV korrigiert werden. Wenn jedoch bezüglich solcher Fehler entschieden wird,

• ·

- 52 -

daß sie nicht-korrigierbar sind, dann wird das letzte in dem RAM-Speicher 58 gespeicherte Datensignal als interpoliertes Datensignal dafür gesetzt bzw. substituiert.

Es dürfte einzusehen sein,daß das Fehlersignal EHO für jede 24 Proben umfassende Einheit erzeugt wird und daß demgemäß das Ausgangssignal der Bild-Entscheidungsschaltung 61 ebenfalls auf jede 24 Proben umfassende Einheit erzeugt wird. Zuweilen kommt es jedoch vor, daß ein Datenblock eine Einheit von 24 Proben enthalten kann, die _w einen Fehler aufweisen,und daß eine weitere Einheit von 24 Proben keinen Fehler oder Fehler aufweist, die nicht korrigierbar sind. In einem solchen Fall wird die 24 Proben umfassende Einheit, welche korrigierbare Fehler aufweist, in den Unterspeicher 59 eingeschrieben, nicht aber in den RAM-Speicher 58. Die Einheit der 24 Proben, welche korrigierbare Fehler enthält, wird dann aus dem Unterspeicher 59 ausgelesen und in der Fehlerkorrekturschaltung 62 korrigiert, während die Einheit mit den 24 Proben, die beispielsweise nicht-korrigierbare Fehler enthalten, als interpolierte Daten aus dem RAM-Speicher 58 abgeleitet bzw. erhalten wird. Wenn ein vollständiger Block von vier Einheiten in der Fehlerkorrekturschaltung 62 korrigiert ist, wird das Identifikationssignal ID von dem Unterspeicher 59 der jeweiligen Einheit hinzugefügt. Wenn jedoch der Fehler oder die Fehler in dem Block nicht korrigiert werden können, d.h. dann wenn sich ein Interpolationsprozess ergibt, wird das Identifikationssignal ID von dem RAM-Speicher 58 der jeweiligen nicht-korrigierbaren Einheit hinzugefügt. Darüber hinaus wird dann, wenn sich eine Interpolationsoperation ergibt, ein Interpolationssignal EP als Verknüpfungssignal "1" und zu allen anderen Zeitpunkten als Verknüpfungssignal "0" auftreten. Demgemäß dürfte einzusehen sein, daß die Fehlerkorrekturoperation in der Paritäts-Fehlerkorrekturschaltung 36 auf jeweils 24 Proben (12 Wörter) umfassende Einheiten hin aus-

.:3Ί löbbU

- 53 -

geführt wird, wobei vier Einheiten einen Block in dem jeweiligen Kanal bilden. Wie in Fig. 12 veranschaulicht, wird der Zeilen-Paritätsblock B17 durch 8 Blöcke (B1,B3... B15) ausgeführt. Wenn die Fehlerkorrekturoperation auf den gesamten Block hin ausgeführt würde, würde ein Fehler in zwei oder mehr Blöcken eine Fehlerkorrektur unmöglich machen. Da jedoch jeder der Blöcke in vier 24-Proben-Einheiten unterteilt ist und eine Fehlerkorrektur je Einheit erfolgt, können die Zeilen-Paritätsdaten in dem Block B17 dazu herangezogen werden, maximal 4 Blöcke zu korrigieren, die Fehler enthalten. Wie beispielsweise durch die X-Markierungen in den entsprechenden Blöcken veranschaulicht, können Fehler in der ersten Einheit des Blockes B1, der zweiten Einheit des Blockes B7, der dritten Einheit des Blockes B11 und der vierten Einheit des B15 ermittelt werden. Da die betreffenden Stellen der Einheiten in den Blöcken sich nicht überlappen, was bedeutet, daß nicht zwei Blöcke einen Fehler in der ersten Einheit enthalten, können die vier 24-Proben-Einheiten des Zeilen-Paritätsblockes B17 dazu herangezogen werden, die Fehler in den betreffenden Einheiten der Blöcke B1, B7, B11 und B15 zu korrigieren. Dieselbe Analyse kann bezüglich der Bild-Paritätsdaten vorgenommen werden, bezüglich welcher für die erste Spalte veranschaulicht ist, daß Fehler in der·ersten Einheit des Blockes B1, der zweiten Einheit des Blockes B559, der dritten Einheit des Blockes B55 und der vierten Einheit des Blockes B5O5 enthalten sind. Wenn keine anderen Fehler in der ersten Spalte der Blöcke vorhanden sind, kann der Bild-bzw. Vertikal-Paritätsblock B577 dazu herangezogen werden, die vier Fehler zu korrigieren, die in den betreffenden Blöcken B1, B55, B5O5 und B559 enthalten sind.

Bevor mit einer Beschreibung des Signalprozessors 20 fortgefahren wird, folgt zunächst eine kurze Erläuterung

des NTSC-Systems.In dem NTSC-System, wie es zuvor erläutert worden ist/ besteht jedes Vollbild aus 525 Zeilen, die in zwei Teilbilder unterteilt sind, so daß das erste Teilbild 262 Zeilen umfaßt, während das zweite Teilbild 263 Zeilen bzw. Datenzeilen umfaßt. Darüber hinaus wird die Phase des Farbhilfsträger zwischen entsprechenden Zeilen benachbarter Vollbilder invertiert. Wenn die Daten des entsprechenden Teilbildes eines benachbarten Vollbildes durch interpolierte Daten anstelle nichtkorrigierbarer Daten ersetzt werden, ergibt sich demgemäß eine Invertierung des Parbhilfsträgers. Demgemäß muß während der Wiedergabe jede Phaseninvertierung des Parbhilfsträgers zwischen aufeinanderfolgend wiedergegebenen Blöcken (oder Einheiten) ermittelt und unverzüglich korrigiert werden. Es sei jedoch darauf hingewiesen, daß dies lediglich den Chrominanz- bzw. Farbartteils des Bildsignals betrifft, der den Farbhilfsträger aufweist. Es ist daher lediglich erforderlich, den Chrominanzteil des digitalen Bildsignals zu korrigieren, anstatt das gesamte Bildsignal. Demgemäß ist es wünschenswert, den Chrominanzteil des Bildsignals von dem Leuchtdichteteil abzutrennen, um die Phaseninvertierung des abgetrennten Chrominanzteiles -.zu korrigieren und sodann die abgetrennten Chrominanz- und Leuchtdichteteile wieder zu kombinieren.

Nunmehr sei auf Fig. 13 Bezug genommen, in der eine Ausführungsform des Signalprozessors 20 gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 2 und 8 veranschaulicht ist. Wie gezeigt, werden die das Identifikationssignal ID enthaltenden Bilddaten von der Paritätsi-'iihlorkorrektureinrichtung 36 an einen Multiplexer 63 sowie an eine Leuchtdichte-Farbart-(Y/C)-Trennschaltung 64 abgegeben. Das Leuchtdichte-(Y)-Signal wird von der Y/C-Abtrennschaltung 64 einem Addierer 65 zugeführt. Das Farbart-(C)-Signal wird von der Y/C-Abtrennschaltung 64 über einen Phaseninverter 66 dem Addierer 65 zugeführt, dessen Ausgangssignal dann an den Multiplexer 63 abgegeben wird. Es sei daher darauf hingewiesen, daß die direkt an den Multiplexer

von der Paritäts-Fehlerkorrektureinrichtung 36 abgegebenen Daten einen Hilfsträger mit einer Phasenlage aufweisen, während die von dem Addierer 65 abgegebenen Daten einen Hilfsträger aufweisen, dessen Phasenlage invertiert ist in bezug auf die zuvor erwähnten Daten. Der Multiplexer 6 wählt nun eines der ihm zugeführten Dateneingangssignale aus, um ausgangsseitig ein wiedergegebenes Bildsignal mit einer korrigierten Hilfsträger-Phasenbeziehung abzugeben. Der Multiplexer 63 wird insbesondere durch ein Ausgangssignal eines UND-Gliedes 67 derart gesteuert, daß die Eingangsdaten von der Paritäts-Fehlerkorrektureinrichtung 36 dann ausgewählt werden, wenn das von dem UND-Glied 67 abgegebene Ausgangssignal mit einem Verknüpfungspegel "0" auftritt. Hingegen werden die Daten von dem Addierer 65 dann ausgewählt, wenn das Ausgangssignal des UND-Gliedes 67 mit einem Verknüpfungspegel "1" auftritt.

In diesem Zusammenhang sei noch angemerkt, daß der Signalprozessor 20 einen Identifikations-(ID)-Speicher 68 aufweist, dem das Identifikationssignal (ID) zugeführt wird, welches jeder 24 -Proben-Einheit in jedem Eingangsdatenblock hinzugefügt ist. Der ID-Speicher 68 gibt ein Ausgangssignal FL ab, welches anzeigt, ob die eingespeicherte 24-Proben-Einheit von einem ungeradzahligen oder geradzahligen Bild (Vollbild) stammt. Der betreffende Speicher gibt das Ausgangssignal FL an einen Eingang eines Exklusiv-ODER-Gliedes 71 ab. Außerdem gibt ein Haupttaktgenerator 69 ein Haupttaktsignal an einen Steuersignalgenerator ab, der seinerseits ein Ausgangssignal RFL als Bezugssignal abgibt, um eine Anzeige dafür zu liefern, ob die Daten von einem ungeradzahligen oder geradzahligen Bild vorliegen sollten. Dieses Signal wird einem weiteren Eingang des Exklusiv-ODER-Gliedes 71 zugeführt. Darüber hinaus sei darauf hingewiesen, daß der Steuersignalgenerator außerdem verschiedene Zeitsteuersignale und Steuersignale erzeugt, die zur Steuerung des Betriebs des Wiedergabeteile gemäß Fig. 2 herangezogen werden, und zwar von den Lese-

56 -

seiten der Zeitbasis-Korrektureinrichtungen 14a bis 14d zu dem Ausgangsanschluß 21 hin. Es dürfte daher einzusehen sein, daß das Exklusiv-ODER-Glied 71 ein Verknüpfungssignal "O" dann erzeugt/ wenn die Phaeenbeziehung zwischen der erwünschten Bezugsphase des Hilfsträgers und der tatsächlichen Phase des Hilfsträgers der jeweiligen 24-Proben-Einheit in Koizidenz ist . Das Ausgangssignal des Exklusiv-ODER-Gliedes 71 wird einem Eingang des UND-Gliedes 67 zugeführt, dessen anderem Eingang das Interpolationssignal EP von der Paritäts-Fehlerkorrektureinrichtung 36 her zugeführt wird. Das Interpolationssignal EP ist, wie erinnerlich, ein Verknüpfungssignal "1" für das Auftreten von interpolierten Daten der jeweiligen 24-Proben-Einheit; das betreffende Signal tritt als Verknüpfungssignal "0" dann auf, wenn keine Interpolationsoperation sich ergeben hat. Demgemäß ist dann, wenn keine Interpolationsoperation aufgetreten ist, die Phasenlage des Farbhilfsträger des Datensignals automatisch richtig. Zu einem derartigen Zeitpunkt tritt das Interpolationssignal EP als Verknüpfungssignal "0" auf. Ein Verknüpfungssignal "0" wird dem Multiplexer 63 für die Auswahl der Daten von der Paritäts-Fehlerkorrektureinrichtung 36 her zugeführt. Wenn andererseits eine 24-Proben-Einheit aus interpolierten Daten besteht, tritt das Interpolationssignal EP als Verknüpfungssignal "1" auf. Wenn zu einem solchen Zeitpunkt das Ausgangssignal FL von dem ID-Speicher 68 her mit dem Bezugssignal FRL übereinstimmt, um anzuzeigen, daß die Phasenlage des Hilfsträgers der betreffenden 24-Probe-Einheit richtig ist, gibt das Exklusiv-ODER-Glied 71 ein Verknüpfungssignal "0" an das UND-Glied 67 ab. Da in diesem Zusammenhang die Phasenlage des .Hilfsträgers richtig ist, wählt der Multiplexer 63 wieder die Daten von der Paritätsfehler-Korrektureinrichtung 36 aus. Wenn jedoch während des Interpolationsvorgangs die Phasenlage des Farbhilfsträgers invertiert worden ist, tritt keine Koinzidenz zwischen den Signalen FL und RFL auf, wodurch das UND-Glied 67 ein Verknüpfungssignal "1" an den Multiplexer 63 abgibt, der daraufhin die Daten von dem

5550

- 57 -

Addierer 65 auswählt. Da die Daten von dem Addierer 65 einen invertierten Farbhilfsträger aufweisen, erzeugt der Multiplexer 63 einen Hilfsträger mit einer durchlaufenden Phasenbeziehung.

Es dürfte einzusehen sein, daß bei speziellen Wiedergabe-Betriebsarten, wie während der Zeitraffer-Wiedergabe, die verschiedenen Spuren 9a bis 9d von den rotierenden Köpfen auf einer Abtastbahn 9¹ erfaßt bzw. abgetastet werden können, wie dies in Fig. 4 durch gestrichelte Linien angedeutet ist. Wenn das Bildsignal in dem Wiedergabeteil gemäß Fig. 2 verarbeitet wird, wird jeglicher Fehler in dem Identifikationssignal ID (Fig. 3B) korrigiert werden, beispielsweise mit Hilfe der Identifikationssignal-Prüfwörter P₁ und Q-, während Fehler in einer 24-Proben-Einheit nicht korrigiert werden können, da sie zu zahlreich sind. In einem solchen Falle werden Interpolationsdaten von dem RAM-Speicher 58 als nichtkorrigierbare 24-Proben-Einheit bereitgestellt, so daß fortlaufende Bild- bzw. Videodaten erzeugt werden. Da das Identifikationssignal ID stets richtig ist, kann somit jeglicher Fehler in der Phasenlage des Hilfsträgers in dem Signalprozessor 20 korrigiert werden, wie dies zuvor erläutert worden ist, wobei das Interpolationssignal EP stets als Verknüpfungssignal "1" auftritt, wodurch angezeigt wird, daß die 24-Proben-Einheit interpolierte Daten enthält.

Somit wird gemäß der vorliegenden Erfindung die Ermittlung des Code-Umsetzvorgangs zur Durchführung der Fehlerkorrekturoperation ausgenutzt. Dies führt selbstverständlich zu einer Herabsetzung der Redundanz. Wenn gemäß der vorliegenden Erfindung ein Wort ermittelt wird, welches einen Fehler aufweist, dann wird überdies die gesamte Einheit, die das fehlerhafte Wort enthält, als fehlerhaft betrachtet, wodurch die Wahrscheinlichkeit der Ermittlung eines Fehlers verbessert ist. Da die Fehlerermittlungs-

operation für jede Einheit oder für 1/4-Block der Bilddaten ausgeführt wird, indem Zeilen- und Bild-Paritätsdaten ausgenutzt werden, kann überdies eine genaue Korrektur und Verdeckung über eine Datenlänge vorgenommen werden, die kürzer ist als ein Block. Auf diese Art und Weise können sowohl Burstfehler als auch zufällige Fehler wirksam korrigiert werden. Es sei ferner darauf hingewiesen, daß durch die vorliegende Erfindung die Redundanz in der Pehlerermittlungsoperation im Vergleich zu bekannten Verfahren wirksam herabgesetzt wird, bei denen Daten in eine Vielzahl von kleinen Einheiten aufgeteilt sind, deren jeder ein Fehlerdetektor/Korrekturcode angehängt ist. Darüber hinaus bringt die vorliegende Erfindung ein hohes Maß an Detektor/Korrekturfähigkeit mit sich, da jedem Datenblock ein anderer Fehlerdetektor/Korrekturcode angefügt sind, das sind die Prüfwörter P₂ und Q₂. Dies erfolgt selbstverständlich zusätzlich zu den Zeilen- und Bild-Paritätsdaten. Schließlich kann eine wirksamere Signalverarbeitungsoperation ausgeführt werden, und zwar insbesondere in den Spezialwiedergabe-Betriebsarten, bei denen eine Fehlerverdeckungsoperation ausgeführt werden kann, da ein Fehlerkorrekturcode ebenfalls dem jeweiligen Identifikationssignal ID hinzugefügt ist.

Es dürfte ferner einzusehen sein, daß verschiedene Modifikationen im Rahmen der Erfindung vorgenommen werden können. So ist das obige System zwar unter Bezugnahme auf ein e-zu-IO-Blockcode/Codierungssystem erläutert worden, obwohl auch andere Blockcodierungssysteme verwendet werden können. So kann beispielsweise eine 3PM-System angewandt werden, in welchem 3-Bit-Wörter in 6-Bit-Wörter umgesetzt werden, wobei die minimale Zeitspanne zwischen den übergängen von "O"-Bits und "1"-Bits relativ lang ist und wobei die maximale Zeitspanne zwischen den Übergängen von "O"-Bits und "1"-Bits relativ kurz ist. Beträgt somit

·· . . . . - . v.vJ ι I ^J vJ vJ U

- 59 -

die maximale Zeitspanne zwischen den Übergängen 6T, wenn eine Zeitspanne zwischen den übergängen das Intervall von 6T überschreitet, dann können die Daten als einen Fehler enthaltend betrachtet werden. In entsprechender Weise wird in einem MFM-Codierungssystem, bei dem die maximale Zeitspanne zwischen den Übergängen 2T beträgt, eine Fehlerermittlung in derselben Art und Weise durchgeführt. Darüber hinaus ist die vorliegende Erfindung auch bei einem anderen System als bei dem NTSC-System anwendbar. So ist die vorliegende Erfindung ebenfalls zur Aufzeichnung und/oder Wiedergabe von digitalen Farbbildsignalen in einem PAL-System anwendbar. Darüber hinaus kann die vorliegende Erfindung auch in Verbindung mit einem digitalen Tonsignal angewandt.bzw. ausgenutzt werden.

I Der Patentanwalt

Claims (31)

1. 31155¹⁷O

   Dipl.-Ing. H. MITSCHERLICH D-8060 MBMCWEN 22

   Dipl.-Ing. K. GUNSCHMANN Steinsdorfstraße 10

   r. ,», i/nöDcn 'S* (085) '29 66 84

   Dr.rer. nat. W. KORBER ^ö

   Dipl.-I ng. J. SCHMIDT-EVERS

   PATENTANWÄLTE 16. April 1981

   SONY CORPOEATION

   7-35, Kitashinagawa 6-chome,

   Shinagawa-ku

   Tokyo / Japan

   Patentansprüche

   Verfahren zum Verarbeiten eines aus einer Vielzahl von N-Bit-Wörtern bestehenden digitalen Signals, dessen Wörter im Code aus einer Vielzahl von M-Bit-Wörtern entsprechend einer bestimmten Abbildungsfunktion umgesetzt werden, dadurch gekennzeichnet, daß jedes der N-Bit-Wörter in Übereinstimmung mit der betreffenden Abbildungsfunktion in eines der M-Bit-Wörter wieder umgesetzt wird, daß aus der Vielzahl der wieder umgesetzten M-Bit-Wörter eine Dateneinheit auf jeweils eine bestimmte Anzahl von Wörtern gebildet wird,

   daß festgestellt wird, ob irgendeines der M-Bit-Wörter einen Fehler aufweist, indem der betreffenden Abbildungsfunktion während der erneuten Umsetzung nicht genügt wird,

   und daß jede Dateneinheit, die ein einen Fehler aufweisendes M-Bit-Wort enthält, als fehlerhaft bestimmt wird.
2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Anzahl der Bits in dem jeweiligen N-Bit-Wort größer als die Anzahl der Bits in dem jeweiligen M-Bit-Wort gewählt wird.
3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß die Anzahl der Bits in jedem N-Bit-Wort gleich gewählt wird und daß die Anzahl der Bits in jedem M-Bit-Wort gleich 8 gewählt wird.
4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß bestimmt wird, ob jede fehlerhafte Dateneinheit korrigierbar ist,und daß diese Bestimmung auf der Grundlage der Anzahl der M-Bit-Wörter vorgenommen wird, die einen Fehler in der jeweiligen Dateneinheit aufweisen.
5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß eine Überdeckung der jeweiligen fehlerhaften Dateneinheit, die als nicht korrigierbar bestimmt worden ist, dadurch vorgenommen wird, daß diese Dateneinheit durch eine andere Dateneinheit ersetzt wird.
6. 6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß als digitales Signal ein digitales Bildsignal mit aufeinanderfolgenden Teilbildintervallen verwendet wird, deren jedes eine Vielzahl von Dateneinheiten aufweist,und daß jede weitere Dateneinheit aus dem unmittelbar vorangehenden Teilbildintervall an die Stelle desjenigen Teilbildintervalls gesetzt wird, welches als die fehlerhafte Dateneinheit enthaltendes Teilbildintervall zu überdecken ist.
7. 7. Verfahrennach Anspruch 4, dadurch gekennzeichnet, daß zumindest ein Fehlerkorrekturwort dem wieder umgesetzten

   digitalen Signal nach jeweils einer bestimmten Anzahl von M-Bit-Wörtern hinzugefügt wird und daß Fehler in den betreffenden M-Bit-Wörtern mittels zumindest eines Fehlerkorrekturwortes korrigiert werden.
8. 8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß zwei Fehlerkorrekturwörter jeweils einer bestimmten Anzahl von Dateneinheiten der M-Bit-Wörter hinzugefügt werden und daß der Fehler in dem jeweiligen M-Bit-Wort mittels zumindest eines der Fehlerkorrekturwörter korrigiert wird, die der Dateneinheit zugehörig sind, zu der das fehlerhafte Wort gehört.
9. 9. Verfahren zum Verarbeiten eines digitalen Signals, insbesondere nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß ein analoges Signal mit einer bestimmten Frequenz abgetastet wird, daß das abgetastete Signal in eine digitale Form umgesetzt wird, daß auf jeweils eine bestimmte Anzahl von Bits des digitalen Signals hin ein Datenblock gebildet wird, daß jedem Datenblock ein Identifikationssignal zu dessen Identifizierung zugefügt wird und daß ein Fehlerkorrektursignal jedem der Identifikationssignale hinzugefügt wird.
10. 10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß festgestellt wird, ob das jeweilige Identifikationssignal einen Fehler enthält, und daß jeglicher in dem jeweiligen Identifikationssignal ermittelter Fehler mittels des hinzugefügten entsprechenden Fehlerkorrektursignal korrigiert wird.
11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß als digitales Signal ein digitales Farbvideosignal mit einer Leuchtdichtekomponente und einer Chrominanz-

    komponente mit einem Farbhilfsträger verwendet wird, daß jeder Datenblock in eine Vielzahl von Dateneinheiten aufgeteilt wird, daß das Identifikationssignal des jeweiligen Datenblocks jedem der darin enthaltenen Dateneinheiten hinzuaddiert wird, daß festgestellt wird, ob Fehler in der jeweiligen Dateneinheit vorhanden sind, daß bestimmt wird, ob die in der jeweiligen Dateneinheit ermittelten Fehler korrigierbar sind, daß die Fehler in der jeweiligen Dateneinheit, die als nichtkorrigierbar bestimmt worden sind, dadurch überdeckt bzw. unterdrückt werden, daß sie durch eine zugehörige Dateneinheit ersetzt werden, daß der zugehörigen Dateneinheit ein Identifikationssignal von ihrem entsprechenden Datenblock hinzugefügt wird, daß das Identifikationssignal von der jeweiligen überdeckten bzw. unterdrückten und nicht überdeckten bzw. nicht unterdrückten Dateneinheit mit einem Bezugs-Identifikationssignal verglichen wird, und daß die Phasenlage des Farbhilfsträgers in einer Dateneinheit in dem Fall invertiert wird, daß dessen hinzugefügtes Identifikationssignal abweicht von einer bestimmten Vergleichsbeziehung in bezug auf das Bezugs-Identifikationssignal.
12. 12. Verfahren zum Verarbeiten eines digitalen Signals, insbesondere nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß ein analoges Signal mit einer bestimmten Frequenz abgetastet wird, daß das abgetastete Signal in eine digitale Form umgesetzt wird, daß ein Datenwort mit jeweils m Bits gebildet wird und daß jeweils η Datenwörtern zwei PrüfWörter P und Q hinzugefügt werden, die jeweils m Bits aufweisen und die entsprechend folgenden Gleichungen gebildet werden:

    Q = T^-1W_n + T^-2W_n-1 + ... + T~^ⁿ"~¹'W₂ + T^-11W₁

    P = T¹W + T²W ,+....+ T^¹W₀ + TⁿW, η η-± λ ι

    — 5 —

    wobei T~\ T"²,...T"⁽ⁿ"¹⁾, Τ~^η, T¹, Τ²,...Τ^η"¹, Τ^η einzelne, von O verschiedene Elemente eines Galois-Feldes (2^m) sind.
13. 13. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12 und Verarbeitung eines digitalen Signals, bestehend aus einer Vielzahl von N-Bit-Wörter, die im Code aus einer Vielzahl von M-Bit-Wörtern, entsprechend einer vorbestimmten Abbildungsfunktion umgesetzt worden sind, dadurch gekennzeichnet, daß eine Wiederumsetzungseinrichtung vorgesehen ist, welche jedes der N-Bit-Wörter in ein entsprechendes der M-Bit-Wörter gemäß der genannten Abbildungsfunktion wieder umsetzt, wobei die Vielzahl der wieder umgesetzten M-Bit-Wörter eine Dateneinheit für jeweils eine bestimmte Anzahl von Wörtern bildet, daß eine Detektoreinrichtung vorgesehen ist, die feststellt, ob irgend eines der M-Bit-Wörter einen Fehler aufweist, wozu festgestellt wird, ob die Abbildungsfunktion bei der Wiederumsetzung durch die Umsetzungseinrichtung erfüllt ist, und daß eine erste Entscheidungseinrichtung vorgesehen ist, die die jeweilige Dateneinheit, welche ein einen Fehler aufweisendes M-Bit-Wort enthält, als fehlerhaft bestimmt.
14. 14. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß die Anzahl der Bits in jedem N-Bit-Wort größer ist als die Anzahl der Bits in jedem M-Bit-Wort.
15. 15. Schaltungsanordnung nach Anspruch 14, dadurch gekennzeichnet, daß die Anzahl der Bits in jedem N-Bit-Wort gleich 10 ist und daß die Anzahl der Bits in jedem M-Bit-Wort gleich 8 ist.
16. 16. Schaltungsanordnung nach Anspruch 13, dadurch gekennzeichnet, daß eine zweite Entscheidungseinrichtung vor-

    gesehen ist, die bestimmt, ob die jeweilige fehlerhafte Dateneinheit korrigierbar ist₅und die diese Entscheidung auf der Grundlage der Anzahl der M-Bit-Wörter vornimmt, welche einen Fehler in der jeweiligen Dateneinheit enthalten.
17. 17. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß eine Überdeckungs- bzw. Unterdrückungseinrichtung vorgesehen ist, welche jede fehlerhafte Dateneinheit unterdrückt bzw. überdeckt, die als nichtkorrigierbar bestimmt worden ist, indem die betreffende Einheit durch eine andere Dateneinheit ersetzt wird.
18. 18. Schaltungsanordnung nach Anspruch 17, dadurch gekennzeichnet, daß das digitale Signal ein digitales Bildsignal mit aufeinanderfolgenden Teilbildintervallen ist, deren jedes eine Vielzahl von Dateneinheiten aufweist, und daß jede weitere Dateneinheit aus dem unmittelbar vorangehenden Teilbildintervall an die Stelle des zu überdeckenden bzw. zu unterdrückenden Teilbildintervalls mit der fehlerhaften Dateneinheit setzbar ist.
19. 19. Schaltungsanordnung nach Anspruch 16, dadurch gekennzeichnet, daß zumindest ein Fehlerkorrekturwort dem wieder-umgesetzten digitalen Signal nach jeweils einer bestimmten Anzahl von M-Bit-Wörtern hinzuaddiert ist und daß eine Korrektureinrichtung vorgesehen ist, welche Fehler in den M-Bit-Wörtern[mittels des zumindest einen Fehlerkorrekturwortes zu korrigieren gestattet.
20. 20. Schaltungsanordnung nach Anspruch 19, dadurch gekennzeichnet, daß jeweils einer bestimmten Anzahl von Dateneinheiten der M-Bit-Wörter zwei Fehlerkorrekturwörter hinzugefügt werden und daß die Korrektureinrichtung den Fehler in jedem M-Bit-Wort mittels zumin-

    ■« ·

    dest eines der Fehlerkorrekturwörter zu korrigieren gestattet, die der Dateneinheit zugehörig sind, zu der das fehlerhafte Wort gehört.
21. 21. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12 und Verarbeitung eine digitalen Signals, dadurch gekennzeichnet, daß eine Abtasteinrichtung vorgesehen ist,die ein analoges Signal mit einer bestimmten Frequenz abzutasten gestattet, daß eine Umsetzeinrichtung vorgesehen ist, die das abgetastete Signal in eine digitale Form umsetzt, daß eine Datenblockbildungs-Einrichtung vorgesehen ist, die auf jeweils eine bestimmte Anzahl von Bits des digitalen Signals hin einen Datenblock bildet, daß eine erste Addierereinrichtung vorgesehen ist, die ein Identifikationssignal dem jeweiligen Datenblock zu dessen Identifizierung hinzufügt, und daß eine zweite Addierereinrichtung vorgesehen ist, die den Identifikationssignalen jeweils ein Fehlerkorrektursignal hinzufügt.
22. 22. Schaltungsanordnung nach Anspruch 21, dadurch gekennzeichnet, daß eine Aufnahmeeinrichtung vorgesehen ist, die das digitale Signal mit den hinzugefügten Identifikations- und Korrektursignalen aufnimmt und die eine Detektoreinrichtung aufweist, mittels welcher feststellbar ist, ob das jeweilige Identifikationssignal einen Fehler aufweist, und daß eine Korrektureinrichtung vorgesehen ist, die jeglichen in dem jeweiligen Identifikationssignal festgestellten Fehler-, mittels des hinzugefügten entsprechenden Fehlerkorrektursignals zu korrigieren gestattet.
23. 23. Schaltungsanordnung nach Anspruch 22, dadurch gekennzeichnet, daß das digitale Signal ein digitales Farbsignal mit einer Leuchtdichtekomponente und einer Farb-

    • · · · * — β —

    artkomponente mit einem Farbhilfstrager ist, daß die Aufnahmeeinrichtung eine Teilereinrichtung aufweist, die jeden Datenblock in eine Vielzahl von Dateneinheiten unterteilt, daß eine dritte Addierereinrichtung vorgesehen ist, die das Identifikationssignal von dem jeweiligen Block der jeweiligen darin enthaltenden Dateneinheit hinzuaddiert, daß eine zweite Detektoreinrichtung vorgesehen ist, die festzustellen gestattet, ob Fehler in der jeweiligen Dateneinheit enthalten sind, daß eine Entscheidungsexnrichtung vorgesehen ist, die bestimmt, ob in der jeweiligen Dateneinheit ermittelte Fehler korrigierbar sind, daß eine Überdeckungsbzw. Unterdrückungseinrichtung vorgesehen ist, die Fehler in der jeweiligen Dateneinheit zu überdecken bzw. unterdrücken gestattet, welche als nichtkorrigierbar anzusehen sind, wozu die betreffende Dateneinheit durch eine zugehörige Dateneinheit ersetzt wird, daß die zugehörige Dateneinheit ein Identifikationssignal von ihrem entsprechenden Datenblock erhält, dem das Signal hinzugefügt ist, daß eine Vergleichereinrichtung vorgesehen ist, die das Identifikationssignal von der jeweiligen überdeckten bzw. unterdrückten und nichtüberdeckten bzw. nichtUnterdrückten Dateneinheit mit einem Bezugs-Identifikationssignal vergleicht, und daß eine Phaseninvertierungseinrichtung vorgesehen ist, welche die Phase des Farbhilfsträgers in einer Dateneinheit in dem Fall invertiert,daß das dieser hinzugefügte Identifikationssignal eine bestimmte Vergleichsbeziehung zu dem Bezugs-Identifikationssignal nicht zu erfüllen vermag.
24. 24. Schaltungsanordnung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12, dadurch gekennzeichnet, daß eine Abtasteinrichtung vorgesehen ist, die ein analoges Signal mit einer bestimmten Frequenz

    abtastet, daß eine Umsetzeinrichtung vorgesehen ist, die das abgetastete Signal in eine digitale Form umsetzt, daß eine Datenwortbildungseinrichtung vorgesehen ist, die jeweils m Bits zu einem Datenwort bildet, und daß eine Addierereinrichtung vorgesehen ist, die zwei Prüfwörter P und Q zu jeweils η Daten-Wörtern hinzuaddiert, wobei jedes Prüfwort m Bits aufweist und wobei die betreffenden Prüfwörter entsprechenden folgenden Gleichungen gebildet sind:

    Q = T^-1W + T~²W .+...+ T"⁽ⁿ"^1}W₂ + t'%

    « η n-i ^ -¹-

    1 2

    P = TW +TW , +
    η η—χ

    wobei T~¹, T-²,...T"⁽ⁿ-¹⁾, T"ⁿ, T¹, T², ...Tⁿ"\ Tⁿ einzelne, von O verschiedene Elemente eines Galois-Feldes (2^m) sind.
25. 25. Schaltungsanordnung nach Anspruch 24, dadurch gekennzeichnet, daß erste und zweite Prüfwort-Erzeugungseinrichtungen vorgesehen sind, welche die beiden Prüfwörter P und Q als Funktion bestimmter erster bzw. zweiter Generator-polynome erzeugen.
26. 26. Schaltungsanordnung nach Anspruch 25, dadurch gekennzeichnet, daß die beiden Prüfwort-Erzeugungseinrichtungen jeweils eine erste Verriegelungseinrichtung für die serielle Aufnahme der Datenwörter und die Erzeugung eines Ausgangssignals sowie zweite Verriegelungseinrichtungen aufweisen, die ein Ausgangssignal erzeugen, und daß eine Betriebseinrichtung vorgesehen ist, welche auf die Ausgangssignale der beiden Verriegelungseinrichtungen in Übereinstimmung mit dem betreffenden Generatorpolynomen hin derart arbeitet, daß ein Aus-

    • t *

    • «♦*

    - 10 -

    gangssignal an die zweite Verriegelungseinrichtung abgebbar ist.
27. 27. Schaltungsanordnung nach Anspruch 24, dadurch gekennzeichnet, daß eine Aufnahmeeinrichtung vorgesehen ist, welche das digitale Signal mit den diesem hinzugefügten Prüfwörter P und Q aufnimmt und welche eine Detektore.inrichtung aufweist, die jegliche Fehler in den aufgenommenen Datenwörtern festzustellen gestattet,und daß eine Korrektureinrichtung vorgesehen ist, die zumindest einige der in den empfangenen Datenwörtern ermittelten Fehler zu korrigieren gestattet.
28. 28. Schaltungsanordnung nach Anspruch 27, dadurch gekennzeichnet, daß die Korrektureinrichtung eine erste Syndromgeneratoreinrichtung enthält, die ein erstes Syndromsignal auf jedes erste Prüfwort P und dessen zugehörige η Datenwörter hin erzeugt, daß eine zweite Syndromgeneratoreinrichtung vorgesehen ist, die ein zweites Syndromsignal auf jedes zweite Prüfwort P und dessen zugehörige η Datenwörter hin erzeugt, daß eine erste Syndromsignal-Betriebseinrichtung vorgesehen ist, die auf das erste Syndromsignal hin entsprechend einer bestimmten Funktion arbeitet und die daraufhin ein Ausgangssignal erzeugt, daß eine zweite Syndromsignal-Betriebseinrichtung vorgesehen ist, die auf das zweite Syndromsignal hin entsprechend einer bestimmten Funktion arbeitet und daraufhin ein Ausgangssignal erzeugt, daß eine Vergleichereinrichtung vorgesehen ist, welche die Ausgangssignale der beiden Syndrombetriebseinrichtungen miteinander vergleicht und festzustellen gestattet, ob ein Fehler in dem jeweiligen Datenwort vorhanden ist, woraufhin ein Ausgangssignal erzeugbar ist,und daß eine Fehlerkorrekturschaltung vorgesehen ist, welche Fehler in den Datenwörtern dann zu korrigieren gestattet ,wenn die Ver-

    gleichereinrichtung das Vorliegen eines Fehlers in einem Datenwort anzeigt.
29. 29. Schaltungsanordnung nach Anspruch 28, dadurch gekennzeichnet, daß die Korrektureinrichtung ferner eine Vergleichersteuereinrichtung enthält, durch die bestimmbar ist, ob jedes der η Datenwörter zumindest einen Fehler enthält und ob zumindest der jeweilige eine Fehler korrigierbar ist,und daß die betreffende Einrichtung den Betrieb der Vergleichereinrichtung in dem Fall sperrt, daß bestimmt ist, daß keine Fehler in einer Gruppe von n^Datenwörtern vorhanden sind oder daß der zumindest eine Fehler in einer Gruppe von η Datenwörtern nicht korrigierbar ist.
30. 30. Schaltungsanordnung nach Anspruch 29, dadurch gekennzeichnet, daß die Korrektureinrichtung ferner eine | Speichereinrichtung für die Speicherung jedes der η j Datenwörter aufweist, daß eine Multiplexer-Einrichtung I vorgesehen ist, die als Ausgangssignal das Ausgangs- \ signal der Speichereinrichtung oder das Ausgangssignal der Fehlerkorrekturschaltung auf Steuerung durch die

    i Vergleichereinrichtung hin auswählt, derart, daß das ;

    Ausgangssignal der Speichereinrichtung in dem Fall ausgewählt ist, daß keine Fehler in einer Gruppe von η Datenwörter oder zumindest ein Fehler in einer Gruppe von η Datenwörtern vorhanden ist und daß festgestellt ist, daß keine Korrektur vornehmbar ist, während das Ausgangssignal der Fehlerkorrektureinrichtung in dem Fall ausgewählt ist, daß zumindest ein Fehler in einer Gruppe von n-Datenwörtern vorhanden ist und daß festgestellt ist, daß eine Korrektur vornehmbar ist.
31. 31. Schaltungsanordnung nach Anspruch 29, dadurch gekennzeichnet, daß eine Zählereinrichtung vorgesehen ist, welche die Anzahl der in jeder Gruppe von η Datenwörtern

    enthaltenen' Fehler zählt und welche daraufhin ein Zählerausgangssignal erzeugt, daß die Vergleichersteuereinrichtung eine erste Syndromsignal-Vergleichereinrichtung enthält, welche festzustellen gestattet, ob das Ausgangssignal der ersten Syndromsignal-Betriebseinrichtung ein Verknüpfungssignal "0" ist und welche daraufhin ein Ausgangssignal erzeugt, daß eine zweite Syndromsignal-Vergleichereinrichtung vorgesehen ist, durch die feststellbar ist, ob das Ausgangssignal der zweiten Syndromsignal-Betriebseinrichtung ein Verknüpfungssignal "0" ist und durch die daraufhin ein Ausgangssignal erzeugbar ist, daß eine Verknüpfungseinrichtung vorgesehen ist, die auf die Ausgangssignale der ersten Syndromsignal-Vergleichereinrichtung und der zweiten Syndromsignal-Vergleichereinrichtung und auf das Zählerausgangssignal hin ein Vergleicher-Sperrsignal erzeugt, und daß durch das betreffende Vergleicher-Sperrsignal der Betrieb der Vergleichereinrichtung in dem Fall gesperrt ist, daß keine Fehler in einer Gruppe von n- Datenwörtern oder zumindest ein Fehler in einer Gruppe von η 'Datenwörtern vorhanden ist, der nichtkorrigierbar ist.