DE3115550C2 - Verfahren und Schaltungsanordnungen zum Aufzeichnen bzw. zur Wiedergabe eines Digitalsignals sowie Anwendung des Verfahrens und der Schaltungsanordnung - Google Patents

Description

Die Erfindung betrifft ein Verfahren und eine Schaltungsanordnung zum Aufzeichnen eines aus einer Abfolge von N-Bit-Worten bestehenden Digitalsignals sowie ein Verfahren und eine Schaltungsanordnung zur Wiedergabe eines derart aufgezeichneten Digitalsignals sowie ferner Anwendungen hiervon.

Bei der Wiedergabe von auf einem Aufzeichnungsträger aufgezeichneten Digitalsignalen kann es zu weiter unten näher erläuterten Fehlern kommen. Um solche Fehler erkennen und nach Möglichkeit auch korrigieren zu können, ist es üblich, bei der Aufzeichnung eine Codierung durchzuführen sowie Prüfsymbole hinzuzufügen, wobei es bei der Wiedergabe unter rechnerischer Auswertung der wiedergewonnenen Prüfworte und der wiedergewonnenen decodierten Digitalsignale möglich ist, auf das Vorliegen von Fehlern zu schließen, ferner möglich ist, festzustellen ob ein Fehler oder mehrere Fehler vorliegen, und schließlich möglich ist, jedenfalls einzelne Fehler zu korrigieren.

Eine typische Art einer Codierung ist das Zuordnen eines Datenwortes mit M-Bit zu einem neuen Datenwort mit M-Bit entsprechend einer festen Zuordnungstabelle, wobei M größer als N ist (vgl. IEEE trans., Vol. MAG-13, September 1977, S. 100 202 bis 100 204).

Einzelheiten der Vorgehensweise beim Aufzeichnen und Wiedergeben und die dabei auftretenden Probleme werden im folgenden an Hand einer besonderen Anwendung ausführlich diskutiert.

Seit kurzem sind digitale Verfahren für die Übertragung und Aufzeichnung von Video- bzw. Bildsignalen eingesetzt worden. So hat die Anmelderin insbesondere ein Bildbandaufzeichnungsgerät mit rotierender Kopfanordnung dazu verwendet, Videosignale als PCM-Signale auf einem Magnetband aufzuzeichnen. Bei der Wiedergabe durch die rotierende Kopfanordnung wurden dann die als Impulscode aufgezeichneten Videosignale demoduliert. In einem solchen Fall sind die digitalen Videosignale in Form von Datenworten im allgemeinen in Datenblöcken gruppiert, wobei jeder Datenblock eine bestimmte Anzahl von Bits aufweist. Bei der Wiedergabe wird jeder Datenblock der wiedergegebenen digitalen Videosignale verarbeitet.

Wenn jedoch ein pulscodemoduliertes Videosignal aufgezeichnet und anschließend wiederegeben wird, besteht die Möglichkeit, dass die wiedergegebenen Videosignale zufällige Fehler enthalten, die durch verschiedene Rauscharten, wie durch das Kopfrauschen, Bandrauschen und Verstärkerrauschen hervorgerufen sind, sowie Burstfehler (Signalaussetzer) enthalten, die sich durch Staub oder fehlerhafte Stellen auf der Magnetbandoberfläche ergeben. Solche Fehler verschlechtern die Qualität der Bildwiedergabe ernsthaft. Um dieses Problem zu minimieren, werden Fehlererfassungs- und -korrekturcodes bei der Codierung der PCM-Signale vor dem Aufzeichnen auf das Band genutzt. Beispielsweise werden Paritätsworte nach jeweils einer bestimmten Anzahl von Videodatenblöcken hinzugefügt, und solche Paritätsworte werden dann bei der Wiedergabe zur Fehlererkennung ausgenutzt. Durch Anwendung derartiger Fehlerkorrekturcodes können wiedergegebene fehlerhafte PCM-Signale korrigiert werden, so dass die zuvor erwähnte Verschlechterung bei der Bildwiedergabe vermieden ist. Die Genauigkeit der Fehlererkennung und Fehlerkorrektur ist umso größer, je mehr Fehlererkennungs- und -korrekturworte verwendet werden. Es ist jedoch ebenfalls wünschenswert, bei der Erzielung einer derartigen Fehlerkorrektur die Redundanz, also die Anzahl der Prüfwort-Bits soweit wie möglich zu reduzieren, um den Bandbereich zu vergrößern, der für die Aufzeichnung von Informations-Daten ausgenutzt werden kann.

Wenn die Anzahl der Fehler zu hoch wird, so dass die Fehlerkorrekturfähigkeit des Fehlererfassungs- und -korrekturcodes überschritten ist, wird dann eine Fehlerüberdeckung angewandt. Bei der Fehlerüberdeckung werden die nicht- korrigierbaren fehlerhaften Datenworte oder -blöcke durch Bilddaten ersetzt, die den korrekten Daten etwa gleich sind. In diesem Zusammenhang wird ein Teilbildspeicher vorgesehen, der zur Speicherung von aufeinanderfolgenden Bilddaten-Teilbildern dient. Außerdem wird ein Adressensignal jedem Bilddaten- bzw. Videodaten-Block hinzugefügt, um die Bilddatenblöcke in dem Teilbildspeicher zu adressieren.

Wenn die Bewegungsgeschwindigkeit des Magnetbandes als Aufzeichnungsträger während der Wiedergabe höher ist als während der Aufzeichnung, wird die Rotationsanordnung bzw. der Rotationskopf derart verschoben, dass eine bestimmte Anzahl von Spuren übersprungen wird, beispielsweise jede zweite Spur. Während der Wiedergabe mit einer geringeren Geschwindigkeit als der Aufnahmegeschwindigkeit tastet der Rotationskopf dieselbe Spur mehr als einmal ab und springt dann auf die nächst benachbarte Spur über. Infolgedessen sind die wiedergegebenen Bilddaten nicht von fortlaufender Natur. Die Adressensignale der wiedergegebenen Bilddaten werden hier dazu ausgenutzt, die Bildinformation in dem Teilbildspeicher unter bestimmten Adressen einzuschreiben, so dass ein kontinuierliches Bild erhalten wird.

Wenn die zuvor erwähnte Fehlerüberdeckung bei einem digitalen Farbbildsignal angewandt wird, kann die Phase des Farbhilfsträgers an der Verbindungsstelle zwischen den ursprünglichen fehlerhaften Bilddaten und den substituierten Bilddaten invertiert sein. Im Falle eines NTSC-Systems unterscheidet sich die Phase des Farbhilfsträgers zwischen entsprechenden Teilen aufeinanderfolgender Bilder insbesondere um π/2. Wenn Bilddaten eines Bildes durch die Bildinformation eines benachbarten Bildes ersetzt werden, muß also die Phase des Farbhilfsträgers der substituierten Bildinformation invertiert sein, damit eine kontinuierliche Phasenbeziehung des Hilfsträgers erzielt wird. Diese Vorgänge sind deutlicher an anderer Stelle näher erläutert (vgl. nicht vorveröffentlichte US-A-4429334). In diesem Zusammenhang ist vorgeschlagen worden, ein Identifikationssignal den Bilddaten hinzuzufügen, um das Bild bzw. Vollbild, das Teilbild und die Zeile zu kennzeichnen, zu der die Bildinformation gehört. Wenn jedoch ein Fehler in dem Identifikationssignal auftritt, kann eine derartige Phasenumkehrung nicht ohne weiteres vorgenommen werden.

Um überdies einen Burtfehler korrigieren zu können, ist bereits vorgeschlagen worden, noch einen weiteren Fehlererfassungs- und -korrekturcode dem Bilddatensignal hinzuzufügen, um jeglichen in jedem Bilddatenblock vorhandenen Fehler genau zu erfassen und zu korrigieren. In einem solchen Fall ist es wünschenswert, einen Code mit einer hohen Fähigkeit der Fehlerermittlung und Fehlerkorrektur zu verwenden, während dieser Code gleichzeitig eine geringe Redundanz haben soll.

Insbesondere letztere Vorgehensweise ist offensichtlich sehr aufwendig insbesondere wenn die Vorgehensweise auf Farbvideosignale bzw. Bildsignale angewendet werden soll.

Demgemäß ist es Aufgabe der vorliegenden Erfindung, ein Verfahren zum Aufzeichnen sowie ein Verfahren zur Wiedergabe eines derart aufgezeichneten Digitalsignals anzugeben sowie entsprechende Schaltungsanordnungen anzugeben, mittels denen ohne große Redundanz eine genaue Ermittlung und möglichst auch eine Korrektur von Fehlern in dem Digitalsignal möglich ist. Die Verfahren und die Schaltungsanordnungen sollen sich insbesondere für eine Anwendung auf Farbvideosignale und Bildsignale eignen.

Die Erfindung wird bei einem Verfahren zur Aufzeichnung eines aus einer Abfolge von M-Bit-Worten bestehenden Digitalsignals durch die Merkmale des Anspruchs 1 sowie bei einem Verfahren zur Wiedergabe eines derartig aufgezeichneten Digitalsignals durch die Merkmale des Anspruches 2 gelöst.

Eine Schaltungsanordnung für die Aufzeichnung ist im Anspruch 5 angegeben, eine Schaltungsanordnung zur Durchführung der Wiedergabe ist im Anpruch 6 angegeben.

Die Erfindung wird durch die Merkmale der Unteransprüche weitergebildet. Die Anwendungen sind in den Ansprüchen 9 und 10 gekennzeichnet.

Die erfindungsgemäße Vorgehensweise erlaubt eine höhere Fehlerermittlungsfähigkeit als herkömmliche Vorgehensweisen mit einstufiger Codierung. Dies wird durch eine Kombination von Maßnahmen erreicht. In einem ersten Schritt wird mittels einer festen Zuordnungstabelle die Anzahl der Bits der Datenworte und somit die Redundanz erhöht. In einem zweiten Schritt werden die Datenworte zu Datenblöcken zusammengefaßt und die Datenblöcke werden mit einem Identifikationssignal gekennzeichnet. Sowohl für das Identifikationssignal als auch für die Datenworte werden separate Prüfworte erzeugt. Dies erlaubt ein getrenntes Vorgehen bei der Fehlererkennung und gegebenenfalls der Fehlerkorrektur während der Wiedergabe der Identifikationssignale und der Datenworte.

Anhand von Zeichnungen wird die Erfindung nachstehend an Ausführungsbeispielen näher erläutert.

Fig. 1 zeigt in einem Blockdiagramm einen Aufzeichnungsbereich eines die Erfindung verkörpernden digitalen Bildbandaufzeinungsgerätes;

Fig. 2 zeigt in einem Blockdiagramm einen Wiedergabeteil eines die Erfindung verkörpernden digitalen Bildbandaufzeichnungsgerätes;

Fig. 3A und 3B zeigen schematisch Diagramme, auf die im Zuge der Erläuterung der Digitalisierung und der Codeanordnung eines Bildsignals eingegangen wird, das für die Verwendung in einem digitalen Bildbandaufzeichnungsgerät gemäß der Erfindung verwendet wird;

Fig. 4 zeigt schematisch eine Draufsicht eines Auf­ zeichnungsspurmusters, welches in dem Aufzeich­ nungsteil gemäß Fig. 1 aufgezeichnet wird;

Fig. 5 zeigt in einem Blockdiagramm eine Ausführungs­ form eines Fehlererfassungs- und -korrekturcodierers gemäß der Erfindung, der in dem Aufzeichnungsteil gemäß Fig. 1 verwendet werden kann;

Fig. 6 zeigt ein Diagramm, auf das im Zuge der Erläute­ rung der Digitalisierungs- und Codeanordnung eines Bildsignals für die Verwendung in einem digitalen Bildbandgerät gemäß der Erfindung eingegangen wird;

Fig. 7 zeigt in einem Blockdiagramm eine Ausführungs­ form eines Identifikationssignal-Prüfwortgene­ rators gemäß der Erfindung für die Verwendung in dem Aufzeichnungsteil gemäß Fig. 1;

Fig. 8 zeigt in einem detaillierten Blockdiagramm einen Teil des Wiedergabebereichs der in Fig. 2 dar­ gestellten Schaltungsanordnung gemäß der Erfin­ dung;

Fig. 9 zeigt eine schematische Darstellung, auf die im Zuge der Erläuterung der Untersetzung eines Blocks der digitalen Bildinformation eingegangen wird;

Fig. 10 zeigt in einem Blockdiagramm eine Ausführungsform einer Prüfwort-Fehlererfassungs- und -korrekturanordnung gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 8;

Fig. 11 zeigt in einem Blockdiagramm eine Ausführungsform einer Paritätsfehlererfassungs- und -korrekturanordnung gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 8;

Fig. 12 zeigt eine schematische Darstellung, die zur Er­ läuterung der Arbeitsweise der Paritätsfehlererfassungs- und -korrekturanordnung gemäß Fig. 11 herangezogen wird;

Fig. 13 zeigt in einem Blockdiagramm eine Ausführungsform einer ein Wiedergabesignal verarbeitenden Anordnung gemäß der Erfindung für die Ver­ wendung in dem Wiedergabeteil gemäß Fig. 8.

Nunmehr werden bevorzugte Ausführungsformen der Er­ findung näher erläutert. Um ein besseres Verständnis der vorliegenden Erfindung zu ermöglichen, werden zunächst die Bedingungen für die digitale Aufzeichnung eines NTSC- Farbbildsignals beschrieben. Da ein Vollbild 525 Zeilen umfaßt, beträgt die Anzahl der für ein erstes (drittes) und für ein zweites (viertes) Teilbild ausgewählten Zeilen insbesondere 262 bzw. 263. In dem ersten Teilbild seien ein Vertikal- bzw. Bildsychronisierimpuls und ein Horizontal- bzw. Zeilensynchronisierimpuls in Phase miteinander, und das Teilbild, in welchem diese Impulse außer Phase sind, wird als zweites Teilbild betrachtet.

Die Anzahl der abgetasteten Bildelemente in jeder Zeilen­ periode (H) variiert überdies mit der benutzten Abtast­ frequenz (f_S). Da die Farbhilfsträgerfrequenz (f_SC) das 455/2-fache der Zeilenfrequenz (f_H) beträgt, ist die Anzahl der abgetasteten Bildelemente in einer Zeilenperiode bei einer Abtastfrequenz von f_S = 4f_SC gegeben mit 910 Abtastun­ gen (Fig. 3A). Darüber hinaus beträgt die Anzahl der Abtastun­ gen in dem effektiven Bildbereich oder Teil jeder Zeilen­ periode 768; der übrige Teil der jeweiligen Zeilenperiode bildet das Zeilenaustastintervall, welches ein Zeilen­ synchronisiersignal und ein Burstsignal enthält.

Nunmehr sei auf die Zeichnungen näher eingegangen, und zwar zunächst auf Fig. 1, in der ein Aufzeichnungsbereich bzw. Aufzeichnungsteil eines digitalen Bildband-Aufzeich­ nungsgerätes bzw. Bildbandgerätes gemäß der Erfindung ge­ zeigt ist. Dieses Gerät weist einen Eingangsanschluß 1 auf, dem ein aufzuzeichnendes NTSC-Farbbildsignal zugeführt wird. Das Farbbildsignal gelangt von dem Eingangsanschluß 1 zu einem Multiplexer 2 hin, in welchem der digitalisierte wirksame Bereich des Farbbildsignals in jeder Halbzeilen­ periode (1/2 H) auf zwei Kanäle aufgeteilt wird. Die Daten der beiden Kanäle werden in derselben Art und Weise ver­ arbeitet. Die Daten in einem der Kanäle werden als Auf­ zeichnungssignal gewonnen, nachdem sie nacheinander einer Zeitbasis-Kompressionsschaltung 3a, einem Fehlerkorrektur­ codierer 4a, einem Aufzeichnungsprozessor 5a, einem Multi­ plexer 6 und Aufzeichnungsverstärkern 7a und 7b zuge­ führt sind. Die Daten in dem anderen Kanal werden ebenfalls durch dieselbe Anordnung verarbeitet, d. h. durch eine Zeitbasis-Kompressionsschaltung 3b, einen Fehlerkorrektur­ codierer 4b, einen Aufzeichnungsprozessor 5b, den Multi­ plexer 6 und Aufzeichnungsverstärkern 7c und 7d. Die Aus­ gangssignale der Verstärker 7a bis 7d werden über Aus­ gangsanschlüsse 8a bis 8d an vier Rotationsköpfe bzw. rotierende Köpfe (nicht dargestellt) abgegeben, die schräg über ein Magnetband 10 laufen, wie dies in Fig. 4 ange­ deutet ist. Es dürfte einzusehen sein, daß jeder Abtast­ vorgang durch die vier rotierenden Köpfe dazu führt, daß ein Teilbild der Videoinformation in einer von vier paralle­ len Spuren 9a bis 9d aufgezeichnet wird.

Nunmehr wird unter Bezugnahme auf Fig. 3A und 3B die Code­ anordnung für die Aufzeichnungssignale beschrieben werden, die von den vier rotierenden Köpfen bereitgestellt werden. Wie in Fig. 3A gezeigt, umfaßt jede Halb-Zeilenperiode an wirksamer Video- bzw. Bildinformation 384 Abtastproben. Die Halb-Zeilenperiode der Bildinformation wird in vier Blöcke mit jeweils 96 Abtastproben aufgeteilt. Jeder Block wird an den Ausgangsanschlüssen 8a bis 8d des Aufzeichnungs­ teiles gemäß Fig. 1 abgegeben. Die Zeitkompressionsschaltung 3 des jeweiligen Kanals komprimiert das Bildsignal so, daß eine Datenaustastperiode je Bildinformationsblock erhalten wird, in die ein Synchronisiersignal, ein Identifizierungs­ signal und Fehlerkorrekturwörter eingefügt werden können. Dies ist insbesondere in Fig. 3B veranschaulicht, gemäß der jeder Block des codierten, digitalen Signals (Bilddaten oder Paritätsdaten) aus einem Blocksynchronisiersignal (SYNC) dreier Abtastproben, einem Identifikationssignal (ID), einem Adressensignal (AD) für zwei Abtastproben, Identifikations­ signalprüfwörtern P₁ und Q₁ für zwei Abtastproben und an­ schließenden 96 Bildinformationsproben sowie Bilddaten­ prüfwörtern P₂ und Q₂ für vier Abtastproben besteht. Das Blocksynchronisiersignal wird für die Kennzeichnung des Anfangs eines Blockes ausgenutzt, woraufhin die Identifika­ tions- und Adressensignale, die Informationsdaten und die Prüfwörter extrahiert werden können. Das Identifikations­ signal ID kennzeichnet den Kanal (die Spur), das Vollbild, das Teilbild und die Zeile, zu der die Informationsdaten des Blockes gehören. Außerdem erfolgt eine Kennzeichnung darüber, ob solche Informationsdaten geradzahlig oder ungeradzahlig sind. Das Adressensignal AD stellt die Adresse des betreffen­ den Blockes dar, d. h. die Lage der Bilddaten in dem jeweili­ gen Teilbild. Die Prüfwörter stellen einen Fehlerkorrektur­ code dar, der zur Ermittlung von Fehlern in den Daten der betreffenden Blöcke ausgenutzt wird.

In Fig. 6 ist die Codeanordnung für die in der jeweiligen Spur aufgezeichneten Bilddaten veranschaulicht. Die Anzahl der das jeweilige Teilbild bildenden Horizontalzeilen be­ trägt insbesondere 262,5 H. Demgemäß wird die Anzahl der wirksamen Bildzeilen in einer Teilbildperiode mit 256 H aus­ gewählt, allerdings mit Ausnahme der Bildsynchronisier­ periode. Da jede Zeilenperiode aus acht Blöcken besteht, besteht jedes Teilbildintervall aus 2048 (= 256 × 8) Blöcken, wobei 2048/4 oder 512 Blöcke in jeder Spur je Teilbild aufgezeichnet sind. Gemäß Fig. 6 legt jedes Bezugszeichen Bi (i = 1~594) einen Block fest, auf den durch ein Adressensignal AD Bezug genommen wird. Zwei Blöcke bilden dabei eine Informationszeile pro Spur. Die Bilddaten für die jeweilige Spur sind sequentiell in einer 32 × 16-Matrixform angeordnet. Außerdem sind Pari­ tätsdaten in Verbindung mit der horizontalen Richtung bzw. der vertikalen Richtung der Bilddaten in der Matrix vorhanden. Die Paritätsdaten für die horizontale Richtung sind insbesondere in den Spalten 17 und 18 der Matrix an­ gegeben, und die Paritätsdaten für die vertikale Richtung sind in der Reihe 33 unten positioniert. In den 17. und 18. Spalten der Blöcke sind in der 33. Reihe die horizontalen Paritätsdaten für die vertikalen Paritätsdaten unterge­ bracht.

Die Paritätsdaten für die horizontale Richtung sind aus abwechselnden Blöcken der die betreffende Matrixreihe bildenden 16 Blöcke gebildet. In der ersten Reihe ist beispielsweise der Paritätsblock [B_17-] durch die Modulo- 2-Addition gebildet:

[B₁] ⊕ [B₃] ⊕ [B₅] ⊕ . . . ⊕ [B₁₃] ⊕ [B₁₅] = [B₁₇] (1)

In der obigen Gleichung bedeutet (Bi) lediglich die Daten des betreffenden Blockes Bi. In diesem Falle werden die zu den betreffenden Blöcken gehörenden Abtastproben in einer parallelen 8-Bit-Form berechnet. In entsprechender Weise wird durch eine Modulo-2-Addition:

[B₂] ⊕ [B₄] ⊕ [B₆] ⊕ . . . ⊕ [B₁₄] ⊕ [B₁₆] = [B₁₈] (2)

der Paritätsblock [B₁₈] gebildet. Die Paritätsdaten wer­ den in entsprechender Weise für jede der 2. bis 32. Reihe in der horizontalen Richtung gebildet. Eine Verbesserung der Fehlerkorrekturfähigkeit ergibt sich aus der Tatsache, daß die Paritätsdaten nicht nur durch Daten der in einer Reihe enthaltenen 16 Blöcke gebildet werden, sondern auch durch die Daten der abwechselnden Blöcke, die in der Reihe positioniert sind.

Die Paritätsdaten für die vertikale Richtung werden durch die Daten von 32 Blöcken in jedem der 1. bis 16. Spalten der Blöcke gebildet. In der 1. Spalte wird der Paritäts­ block [B₅₇₇] durch die Modulo-2-Addition gebildet:

[B₁] ⊕ [B₁₉] ⊕ [B₃₇] ⊕ . . . ⊕ [B₅₄₁] ⊕ [B₅₅₉] = [B₅₇₇] (3)

In diesem Falle werden die zu den betreffenden Blöcken ge­ hörenden Abtastproben in einer parallelen 8-Bit-Form be­ rechnet.

Zurückkommend auf Fig. 1 sei bemerkt, daß die Zeitbasis- Kompressionsschaltung 3a oder 3b in dem jeweiligen Kanal die Bilddaten komprimiert und eine Datenaustastperiode bereitstellt, in der das Blocksynchronisiersignal, die Identifikations- und Adressensignale sowie die Prüfcodes je Bilddatenblock eingefügt werden, der 96 Abtastproben umfaßt. Zur gleichen Zeit werden Datenaustastperioden be­ reitgestellt, in die die Blöcke der Paritätsdaten einge­ fügt werden. Das Ausgangssignal der Zeitbasis-Kompressions­ schaltung 3a oder 3b des jeweiligen Kanals wird dem Fehler­ korrekturcodierer 4a oder 4b zugeführt, in welchem die Paritätsdaten für die horizontale Richtung und die ver­ tikale Richtung sowie die Prüfwörter für den jeweiligen Block erzeugt werden. Eine Ausführungsform eines Fehler­ korrekturcodierers gemäß der vorliegenden Erfindung ist in Fig. 5 gezeigt. Diese Ausführungsform umfaßt einen Zeilen- Paritätsgenerator 22, einen Bild-Paritätsgenerator 23 und einen Multiplexer 24. Jeder dieser Einrichtungen wird das Ausgangssignal von der entsprechenden Zeitbasis-Kompressions­ schaltung 3a oder 3b zugeführt. Der Zeilen- bzw. Horizontal- Paritätsgenerator 22 und der Bild- bzw. Vertikal-Paritäts­ generator 23 erzeugen aus jedem 1/4-Teilbild der Videodaten Zeilen- bzw. Bild-Paritätsdaten. Derartige Paritätsdaten werden außerdem dem Multiplexer 24 zugeführt. Das Aus­ gangssignal des Multiplexers 24 wird einem Prüfwort-P₂- Generator 25 für die Bilddaten, einem Prüfwort-Q₂-Generator 26 für die Bilddaten und einem Multiplexer 27 zugeführt. Die Ausgangssignale der Generatoren 25 und 26 werden ebenfalls dem Multiplexer 27 zugeführt, der die Datenprüfwörter P₂ und Q₂ zu den Bild- bzw. Videodaten und den Paritätsdaten in der aus Fig. 3B ersichtlichen Form zuaddiert und dessen Ausgangssignal das Ausgangssignal des Fehlerkorrekturcodierers 4a oder 4b darstellt.

Das Blocksynchronisiersignal sowie die Identifikations- und Adressensignale werden sodann den Bild- und Paritätsdaten in dem Aufzeichnungsprozessor 5a oder 5b des jeweiligen Kanals hinzuaddiert. Das Adressensignal AD stellt die zuvor er­ wähnte Zahl (1) des Blockes dar. Ferner ist in jedem Auf­ zeichnungsprozessor 5a oder 5b ein Codierer vorgesehen, der eine Blockcodierung vornimmt, gemäß der die Anzahl der Bits einer Probe von 8 auf 10 umgesetzt wird. Außer­ dem ist ein Parallel-Serienwandler vorgesehen, der den parallelen 10-Bit-Code in einen Seriencode umsetzt. Wie an anderer Stelle näher ausgeführt (vgl. nicht vorveröffentlichte US-A-4387364) erfolgt die Blockcodierung so, daß 2⁸-Codes, deren Gleichspannungs­ pegel nahe 0 liegen, aus 2¹⁰-Codes von 10-Bit-Wörtern ausgewählt werden, wobei die Anordnung so getroffen ist, daß eine 1-zu-1-Beziehung zu den ursprünglichen 8-Bit- Codes vorhanden ist. Durch die zuvor erwähnten Maßnahmen wird der Gleichspannungspegel des Aufzeichnungssignals so nah wie möglich bei 0 gelegt, was bedeutet, daß "0" und "1" so oft wie möglich einander abwechseln. Eine der­ artige Blockcodierung wird dazu ausgenutzt, eine Ver­ schlechterung der Übertragungssignalform auf der Wieder­ gabeseite durch eine weitgehend gleichstromfreie Über­ tragung zu vermeiden. Da die in dem Identifikationssignal ID des jeweiligen Blockes enthaltene Information für die Verarbeitung in dem Wiedergabesystem wichtig ist, erzeugt darüber hinaus jeder Aufzeichnungsprozessor 5a oder 5b ferner Identifikationssignal-Prüfcodes P₁ und Q₁ und fügt diese Codes dem jeweiligen Block hinzu, wie dies in Fig. 3B veranschaulicht ist.

Die Ausgangssignale der Aufzeichnungsprozessoren 5a und 5b werden dem Multiplexer 6 zugeführt, in welchem sie auf vier Kanäle über Aufzeichnungsverstärker 7a bis 7d ver­ teilt werden, um an den Ausgangsanschlüssen 8a bis 8d abgegeben zu werden, wie dies oben erläutert worden ist. An den Ausgangsanschlüssen 8a bis 8d sind vier rotierende Köpfe angeschlossen, beispielsweise rotierende Wandler. Dabei hat eine Abtastung durch die vier Köpfe die Wirkung der Aufzeichnung von vier parallelen Spuren 9a bis 9d, die schräg auf dem Magnetband 10 verlaufen und die ein Video­ informations-Teilbild bilden.

Nunmehr sei auf Fig. 2 Bezug genommen, gemäß der ein Wieder­ gabeteil eines die Erfindung verkörpernden digitalen Bild­ bandgerätes vier Eingangsanschlüsse 11a bis 11d aufweist, die zur Aufnahme des von den vier rotierenden Köpfen wie­ dergegebenen digitalen Bildsignalen dienen. Beim Wiedergabe- oder Abspielbetrieb des digitalen Bildbandgerätes gemäß der Erfindung werden die wiedergegebenen Bilddatensignale ins­ besondere von den vier rotierenden Köpfen erhalten, welche die Spuren 9a bis 9d abtasten. Diese wiedergegebenen Bild­ datensignale werden über Wiedergabeverstärker 12a bis 12d an Wiedergabeprozessoren 13a bis 13d abgegeben. Diese zuletzt erwähnten Wiedergabeprozessoren führen eine Signalformungs­ operation aus, setzen die seriell auftretenden Daten in eine Parallelform um und leiten von den Daten die Block­ synchronisations-, Identifikations(ID)- und Adressen(AD)-Sig­ nale sowie die Prüfcodes ab. Ferner wird eine Blockdecodie­ rung oder eine Umsetzung der 10-Bit-Daten in 8-Bit-Daten vorgenommen. Darüber hinaus wird bei jeder Blockdecodier­ operation in jedem 96 Abtastproben umfassenden Datenblock eine Fehlerermittelung auf jeweils 24 Abtastproben vorge­ nommen. Die Ausgangssignale der Wiedergabeprozessoren 13a bis 13d werden dann an Zeitbasis-Korrektureinrichtungen 14a bis 14d abgegeben, in denen jeglicher Zeitbasisfehler in den Daten beseitigt wird.

Die Daten des jeweiligen Kanals von den Zeitbasis-Korrektur­ einrichtungen 14a bis 14d werden dann über einen Multiplexer 15 und eine Austauscheinrichtung 16 an Fehlerkorrekturdecoder 17a und 17b abgegeben. Die Ausgangssignale der Zeitbasis- Korrektureinrichtungen 14a bis 14d werden dabei insbeson­ dere zunächst dem Multiplexer 15 zugeführt, in welchem die vier Ausgangssignale in zwei Kanälen neu zusammengefügt wer­ den. Die Austauscheinrichtung 16 wirkt dabei in der Weise, daß die gemischten Daten von dem Multiplexer 15 her wieder in ihre richtige Reihenfolge gebracht werden. Mit an­ deren Worten ausgedrückt heißt dies, daß bei einer gewöhn­ lichen Wiedergabeoperation, bei der die rotierenden Köpfe die Aufzeichnungsspuren auf dem Magnetband getreu bzw. zu­ verlässig abtasten, oder bei der Zeitlupen- oder Standbild­ wiedergabe, bei der die rotierenden Köpfe in der Ein­ stellung derart gesteuert werden, daß sie den Aufzeichnungs­ spuren richtig folgen, Signale lediglich von den­ jenigen Spuren wiedergegeben werden, die den vier rotierenden Köpfen entsprechen. Während der Wiedergabe mit hoher Ge­ schwindigkeit, bei der die Laufgeschwindigkeit des Magnet­ bandes mehrere zehn Mal so hoch ist wie die gewöhnliche Geschwindigkeit, ist die Neigung der Abtastrichtung der Köpfe verschieden von der Neigung der Aufzeichnungs­ spuren, wie dies in Fig. 4 durch gestrichelte Linien 9' angedeutet ist, so daß jeder Kopf eine Vielzahl von Auf­ zeichnungsspuren während der jeweiligen Abtastung abtastet. Infolge dessen sind die von den verschiedenen Spuren wie­ dergegebenen Signale miteinander vermischt. In einem sol­ chen Fall identifiziert die Austauscheinrichtung 16 die richtigen Kanäle der wiedergebenen Signale, und zwar unter Heranziehung der Spuridentifikationssignale, und gibt die wiedergegebenen Signale an die Fehlerkorrekturdecoder 17a und 17b und insbesondere an die richtigen Adressen in den zugehörigen Speichern für den jeweiligen Kanal ab. Im Falle der Wiedergabe mit normalen Wiedergabegeschwindig­ keiten werden die Daten von dem Multiplexer 15 lediglich durch die Austauscheinrichtung 16 zu den entsprechenden Fehlerkorrekturdecodern hin geleitet. Die Austauscheinrich­ tung 16 ist außerdem an ihrer Eingangsseite mit Decodern versehen, durch die Fehler in dem Identifikationssignal ID korrigiert werden, indem die Identifikationssignal- Prüfwörter P₁ und Q₁ ausgenutzt werden (Fig. 3B).

Jeder Fehlerkorrekturdecoder 17a und 17b enthält Fehlerdetektor- und Korrekturschaltungen, die die Zeilen- und Bild-Paritätsdaten sowie die verschiedenen Datenprüfwörter P₂ und Q₂ ausnutzen. Es sei darauf hingewiesen, daß während der Wiedergabe mit hoher Geschwindigkeit keine Fehlerer­ mittlung und Fehlerkorrektur durch Heranziehung der Zeilen- und Bild-Paritätsdaten durchgeführt werden, ob­ wohl Fehler in den entsprechenden Identifikationssignalen in der Austauscheinrichtung 16 korrigiert werden. Die Fehlerkorrekturdecoder 17a und 17b weisen jeweils einen Teilbildspeicher auf. Wenn nichtkorrigierbare Daten wie­ dergegeben werden, d. h. Daten mit zu vielen Fehlern, dann werden die an die Fehlerkorrekturdecoder 17a und 17b ab­ gebenen Daten nicht in die Teilbildspeicher eingeschrie­ ben, sondern vielmehr werden die Daten, die den nicht- korrigierbaren Daten um ein Teilbild vorangegangen sind, in einem Interpolations- oder Überdeckungsprozeß ausge­ nutzt. Die Daten von dem jeweiligen Fehlerkorrekturde­ coder 17a und 17b werden an Zeitbasis-Dehnerschaltungen 18a und 18b abgegeben, in denen die Daten auf die ursprüng­ liche Übertragungsrate zurückgebracht und dann einem gemein­ samen Multiplexer 19 zugeführt werden. Der Multiplexer 19 dient dazu, die wiedergebenen Daten der beiden Kanäle in einen einzigen Kanal zurückzuführen, der seinerseits zu einem Signalprozessor 20 hinführt, von dem ein wiederge­ gebenes Farbbildsignal an einem Ausgangsanschluß 21 bereit­ gestellt wird. Der Signalprozessor 20 bewirkt, wie dies nachstehend noch beschrieben werden wird, eine Trennung der Leuchtdichtekomponenten und der Farbartkomponenten von dem Farbbildsignalen mittels eines digitalen Filters, um die Phase des Farbhilfsträgers der Farbartkomponenten während einer Überdeckungsoperation durch Verwendung der Identifikationssignale ID zu korrigieren. Darüber hinaus wird das digitale Farbbildsignal in ein analoges Farbbild­ signal mittels eines (nicht dargestellten) Digitial-Analog- Wandlers umgesetzt.

Wie zuvor erläutert werden Datenprüfwörter P₂ und Q₂ jedem Bilddatenblock hinzuaddiert, wie dies in Fig. 3B angedeutet ist. Dieser Bilddatenblock umfaßt ferner 96 Datenproben oder 48 Datenwörter W₁, W₂ . . . W₄₈. Wenn n Wörter W₁, W₂ . . . W_n-1, W_n in einem Block enthalten sind, wobei jedes Wort aus m Bits besteht, dann können generell zwei Prüfwörter Q und P mit jeweils m Bits erzeugt und dem Block durch Heranziehen der folgenden Paritätsprüfmatrix H hinzuaddiert werden:

wobei T⁰ und 0 durch mxm-Gleichheits- bzw. Null-Matrizen sind und wobei T^-1, T^-2, . . . T^-n, T¹, T², . . . T^n-1, Tⁿ einzelne, von 0 verschiedene Elemente in einem Galois-Feld GF (2 ^m) sind. "Additions"- und "Multiplikations"-Operationen werden durch eine Modulo-2-Operation in dem Galois-Feld GF(2 ^m) ausge­ führt.

Eine nicht-reduzierbare Generator-Polynominial-Gleichung G(x) des Ausmaßes m über dem Galois-Feld GF(2) wird wie folgt ausgedrückt:

G(x) = g₀ + g₁x + . . . + g_m-1x^m-1 + g_mx^m (5).

Aus dem obigen Generator-Polynom G(x) kann eine mxm- Generatormatrix T wie folgt erhalten werden:

Wenn G(x) ein einfaches, nicht-reduzierbares Polynom ist, dann wird ein Galois-Feld GF(2^m) mit 2^m-1 einzelnen, von 0 verschiedenen Elementen erhalten. Wenn das Generator­ polynom G(x) ein nicht-einfaches, nicht-reduzierbares Poly­ nom ist, dann beträgt die Anzahl der Elemente in dem Galois-Feld GF (2^m) weniger als 2^m. Die Anzahl n der Wörter W₁, W₂ . . . W_n in jedem Block wird überdies als ganz­ zahlig ausgewählt, wobei die betreffende ganze Zahl nicht größer ist als die Anzahl der einzelnen von 0 verschiedenen Elementen in dem Galois-Feld GF(2^m). Aus diesen n-Wörtern in jedem Block werden zwei Prüfwörter Q und P wie folgt ge­ bildet:

Demgemäß werden die digitalisierten Bilddaten seriell in der Folge W₁, W₂ . . . W_n, P und Q übertragen, wie dies speziell in Fig. 3B veranschaulicht ist.

Im folgenden werden eine Fehlerermittlungsoperation und eine Fehlerkorrekturoperation während der Wiedergabe unter Ausnutzung der zuvor erwähnten Prüfwörter Q und P beschrie­ ben. Dazu sei angenommen, daß die empfangenen digitalen Signale W_i, P und Q wie folgt aufgebaut sind:

W_i = W_i + e_i (9)

P = P + e_p (10)

Q = Q + e_q (11),

wobei, e_i, e_p und e_q Fehlermuster sind, die in den Wörtern W_i, P und Q enthalten sind. Sodann kann ein Block der wiedergegebenen digitalen Signale durch einen Zeilenvektor (oder eine Matrix) wie folgt angegeben werden:

V = (Q, P, W_n, W_n-1, . . ., W₂, W₁) (12).

Wenn der Zeilen- bzw. Reihenvektor oder die Matrix V trans­ poniert wird, erhält man eine transponierte Matrix V^T, und nach Multiplikation mittels der Paritätsprüfmatrix H gemäß der Gleichung (4) werden Syndrome S₁ und S₂ wie folgt ge­ bildet:

Die Gleichungen (14) und (15) können in der nachstehend angegebenen Weise umgeschrieben werden, wobei lediglich die Fehlermuster in den neu gebildeten Gleichungen ent­ halten sind:

Demgemäß werden die Syndrome S₁ und S₂ dazu herangezogen, die Fehlerermittelungs- und Fehlerkorrekturoperation aus­ zuführen.

Die Fehlerermittelungs- und Fehlerkorrekturoperation läuft im übrigen insbesondere wie folgt ab. Wenn kein Fehler in den Daten- oder Prüfwörtern W_i vorhanden ist, dann ist e_i = e_p = e_q = 0. Damit ergibt sich aus den Gleichungen (16) und (17):

S₁ = S₂ = 0 (18).

Wenn entweder in dem Prüfwort P oder in dem Prüfwort Q ein Fehler vorhanden ist, jedoch kein Fehler in irgendeinem Datenwort existiert, dann ist e_i = 0, und es gilt:

Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn lediglich ein Syndrom S₁ oder S₂ gleich 0 wird, ein Fehler in dem Prüfwort P oder Q existiert. In einem solchen Fall ist eine Korrektur der Prüfwörter unmöglich. Da jedoch das übertragene Datenwort W_i richtig ist, besteht keine Notwen­ digkeit dafür, irgendeine Korrektur- oder Überdeckungs­ operation vorzusehen.

Wenn ein Fehler in lediglich einem Datenwort W_i in der (i)-ten Position innerhalb eines Blockes vorhanden ist, gilt e_p = e_q = 0 und e_i ≠ 0. In diesem Falle reduzieren sich die Gleichun­ gen (16) und (17) auf eine wesentlich einfachere Form:

S₁ = T^-(n+1-i)e_i (20)

S₂ = T^(n+1-i)e_i (21).

Durch Umstellen der Terme der Gleichungen (20) und (21) kann die folgende Gleichung erhalten werden:

T^n+1-iS₁ = T^-(n+1-i)S₂ = e_i (22).

Wenn i sequentiell in der Reihenfolge 1, 2, 3, . . . (n - 1), n ausgetauscht wird, dann kann der Wert für i, bei der die Gleichung (22) erfüllt ist, gefunden werden. Mit anderen Worten ausgedrückt heißt dies, daß bei dem Wert für i, bei dem die Gleichung (22) erfüllt ist, die Fehlerposition i des fehlerhaften Wortes und das Fehlermuster e_i bestimmt werden können, um eine Fehlerkorrekturoperation durch Heran­ ziehen der Anordnung gemäß der Gleichung (9) auszuführen.

In dem Fall, daß mehr als ein Datenwort, z. B. zwei Daten­ wörter in einem Block einen Fehler enthalten, daß aber keine Fehler in den Prüfwörtern Q und P vorhanden sind, gilt e_p = e_q = 0, e_i ≠ 0 und e_j ≠ 0. In einem solchen Fall können die Gleichungen (16) und (17) wie folgt reduziert werden:

S₁ = T^-(n+1-i)e_i + T^-(n+1-j)e_j (23)

S₂ = T^n+1-ie_i + T^n+1-je_j (24).

Die Gleichungen (23) und (24) können dadurch vereinfacht werden, daß beide Seiten der Gleichung (23) mit Tⁿ⁺¹ multi­ pliziert werden und daß beide Seiten der Gleichung (24) mit T^-(n+1) multipliziert werden. Dadurch erhält man fol­ gende Gleichungen:

Tⁿ⁺¹S₁ = S *|1 = Tⁱe_i + T^je_j (25)

T^-(n+1)S₂ = S *|2 = T^-ie_i + T^-je_j (26).

Durch Ausführen verschiedener Operationen und durch Kombinie­ ren der Gleichungen (25) und (26) kann die folgende Gleichung erhalten werden:

T^-1S *|1 + TⁱS *|2 = (T^i-j + T^-(i-j))e_j (27).

Durch Umordnen der Terme der Gleichung (27) kann eine Glei­ chung für das Fehlermuster e_j erhalten werden:

e_j = (T^(i-j) + T^-(i-j))^-1x(T^-iS *|1 + TⁱS *|2) (28).

In entsprechender Weise kann durch Ausführen verschiedener Operationen und Kombinieren der Gleichungen (25) und (26) die folgende neue Gleichung erhalten werden:

T^-jS *|1 + T^jS *|2 = (T^i-j + T^-(i-j))e_i (29).

Durch Umordnung der Terme der Gleichung (29) kann eine Gleichung für das Fehlermuster e_i erhalten werden:

e_i = (T(^i-j) + T^-(^i-j))^-1x(T^-jS *|1 + T^jS *|2) (30).

Es dürfte einzusehen sein, daß dann, wenn beide Syndrome S₁ und S₂ nicht gleich 0 sind, ein Fehler in zumindest einem digitalen Wort innerhalb eines Blockes existiert. Da die Gleichung (30) die Beziehung der Gleichung (22) nicht erfüllt, was dem Fall entspricht, daß ein Fehler in lediglich einem Wort existiert, enthalten zwei oder mehr Wörter in dem Block einen Fehler. Da Fehler in mehr als einem Wort gemäß der vorliegenden Erfindung praktisch nicht- korrigierbar sind, wird festgelegt, daß der gesamte Block nicht-korrigierbar ist, und daß eine Überdeckungsoperation ausgeführt wird. Es sei jedoch darauf hingewiesen, daß dann, wenn die Fehlerpositionen i und j ermittelt werden können, beispielsweise durch Verwendung eines Zeigers, die Fehler­ muster e_i und e_j aus den Gleichungen (28) und (30) erhal­ ten werden können, so daß fehlerhafte Wörter W_i und W_j korrigiert werden können.

Im folgenden wird der Fall erläutert werden, gemäß dem Fehler­ muster in verschiedenen Positionen (i ≠ j) einander gleich sind. Dies ist jedoch ein besonderer Fall des oben erläuter­ ten 2-Wort-Fehlerfalles. In diesem Falle gelten insbesondere die Beziehungen e_p = e_q = 0, e_i ≠ 0, e_j ≠ 0, und e_i = e_j. Ferner gelten wie bei den Gleichungen (23) und (24) die Be­ ziehungen S₁ ≠ 0 und S₂ ≠ 0. In diesem Falle weist jedoch der Fehlerkorrekturcode eine hohe Fehlerermittlungsfähigkeit auf, so daß die fehlerhaften Wörter W_i und W_j korrigiert werden können.

Durch Verwendung der obigen Anordnungen kann ohne weiteres bestimmt werden, ob fehlerhafte Wörter in dem jeweiligen Block korrigiert werden können und - falls dies nicht der Fall ist - ob eine Überdeckungsoperation ausgeführt werden sollte.

Als Beispiel für die obige Operation zur Erzeugung der Identifikationssignal-Prüfwörter P₁ und Q₁ kann das folgende Generator-Polynom G₁(x) benutzt werden:

G₁(x) = x⁸ + x⁴ + x³ + x + 1 (31).

Das Generator-Polynom G₁(x) kann dann dazu herangezogen wer­ den, eine Generatormatrix T₁ festzulegen, wie sie nachstehend angegeben ist und die dazu herangezogen wird, die Identifi­ kationssignal-Prüfwörter P₁ und Q₁ zu erhalten:

Bei Bilddaten, die 38 Wörter mit einer Länge von 16 Bit je Block aufweisen, kann das folgende Generator-Polynom G₂(x) beispielsweise für die Erzeugung der Prüfwörter P₂ und Q₂ herangezogen werden:

G₂(x) = x¹⁶ + x¹⁵ + x⁸ + x² + 1 (33).

Das Generator-Polynom G₂(x) wird dann dazu herangezogen, eine Generatormatrix T₂ für die Verwendung bei der Erzeugung der Prüfwörter P₂ und Q₂ zu definieren.

Wie zuvor erläutert, werden die Identifikations-ID- und Adressen-AD-Signale jedem Block in den Aufzeichnungs­ prozessoren 5a und 5b hinzuaddiert. Diese Prozessoren erzeugen außerdem die Prüfwörter P₁ und Q₂, wie sie in Fig. 3B angedeutet sind, und dienen zur Ermittlung und Korrektur von Fehlern in dem Identifikatiossignal ID.

Demgemäß enthält jeder Aufzeichnungsprozessor 5a und 5b einen Prüfwort-P₁-Generator und einen Prüfwort-Q₁-Generator. Diese Generatoren wirken in derselben Art und Weise wie der Prüfwort-P₂-Generator 25 bzw. der Prüfwort-Q₂-Generator 26, also wie die Prüfwortgeneratoren, die zuvor im Zusammenhang mit Fig. 5 erläutert worden sind. Gemäß einer Ausführungs­ form des Prüfwort-P₁-Generators, die verwendet werden kann, ist insbesondere gemäß Fig. 7 eine Verriegelungsschaltung 28 vorgesehen, die aufeinanderfolgend 8-Bit-Wörter parallel aufnimmt. Eine T₁-(Generatormatrix)-Betriebsschaltung 29 erhält das Ausgangssignal der Verriegelungsschaltung 28 zu­ geführt und gibt ihrerseits ein Ausgangssignal an eine Ver­ riegelungsschaltung 30 ebenfalls des Prüfwort-P₁-Generators ab. Das Ausgangssignal der T₁-Betriebsschaltung 29 wirkt als Ausgangssignal des Prüfwort-P₁-Generators. Das Ausgangs­ signal der Verriegelungsschaltung 30 wird dann an die T₁- Betriebsschaltung 29 zurückgekoppelt. Demgemäß arbeitet die T₁-Betriebsschaltung 29 auf die Ausgangssignale der Verrie­ gelungsschaltungen 28 und 30 hin, und zwar in Übereinstimmung mit der oben beschriebenen Generatormatrix T₁. Die T₁-Be­ triebsschaltung 29 ist insbesondere mit Modulo-2-Addierern, d. h. mit Exlusiv-ODER-Gliedern versehen, die in einer sol­ chen Konfiguration angeschlossen sind, welche den Positionen des Auftretens von len in der zuvor erwähnten Generatormatrix T₁ entsprechen. Das Identifikationssignal ID besteht generell aus zwei Wörtern W₁ und W₂. Damit wird im Betrieb zu dem Zeitpunkt, zu dem das erste Wort W₁ an die Verriegelungs­ schaltung 28 abgegeben wird, die Verriegelungsschaltung 30 gelöscht sein. Das Wort W₁ wird dann von der Verriegelungs­ schaltung 28 an die T₁-Betriebsschaltung 29 abgegeben, und das Ausgangssignal T₁ ⁰W₁ von der Betriebsschaltung 29 her wird in der Verriegelungsschaltung 30 gespeichert. Wenn das nächste Wort W₂ an die Verriegelungsschaltung 28 abgegeben wird, wird das Ausgangssignal T₁ ⁰W₁ von der Verriegelungs­ schaltung 30 ebenfalls an die T₁-Betriebsschaltung 29 ab­ gegeben. Demgemäß erzeugt die T₁-Betriebsschaltung 29 ein Ausgangssignal T₁ ⁰W₂ + T₁ ¹W₁, welches an die Verriegelungs­ schaltung 30 abgegeben wird. Die Verriegelungsschaltung 28 wird dann gelöscht, und das Ausgangssignal der Verriegelungs­ schaltung 30 wird der T₁-Betriebsschaltung 29 zurückgekoppelt, um das Prüfwort P₁ in der Form T₁ ¹W₂ + T₁ ²W₁ abzuleiten. In entsprechender Weise wird das Prüfwort Q₁ erzeugt, indem eine einer Generatormatrix T₁ ^-1 entsprechende Betriebsschal­ tung verwendet wird. Ferner sind ein Prüfwort-P₂-Generator 25 sowie ein Prüfwort-Q₂-Generator 26 in den Fehlerkorrektur­ codierern 4a und 4b mit Betriebsschaltungen entsprechend der in Fig. 7 gezeigten Betriebsschaltung versehen, und zwar in Übereinstimmung mit dem zuvor erwähnten Generator-Polynom G₂(x). Demgemäß werden Prüfwörter P₁, Q₁, P₂ und Q₂ erzeugt, und in jedem Block gemäß Fig. 3B eingefügt, und zwar für die Verwendung in dem Wiedergabeteil gemäß Fig. 2, damit Fehler in jedem Bildinformationsblock ermittelt und korrigiert wer­ den können.

Nunmehr sei auf Fig. 8 Bezug genommen, in der in weiteren Einzelheiten ein Kanal eines Bereiches des Wiedergabeteiles gemäß Fig. 2 für die Verwendung bei der Ausführung einer Fehlerermittlungs- und Fehlerkorrekturoperation veranschau­ licht ist. Dabei sind die Multiplexer 15 und 19 der Kürze der Beschreibung halber weggelassen worden. Die von einem der Verstärker von 12a bis 12d wiedergegebenen Daten werden insbesondere einem der Wiedergabeprozessoren 13a bis 13d zugeführt, in denen die 10 Bit umfassenden Datenproben in eine parallele Form umgesetzt werden, und zwar durch einen Serien-Parallel-Wandler 31. Sodann werden die betreffenden Daten einem ROM-Festwertspeicher 32 zugeführt, der ebenfalls in dem jeweiligen Wiedergabeprozessor 13 enthalten ist. In dem ROM-Speicher 32 wird eine Umsetzoperation vom 10-Bit- Format in das 8-Bit-Format vorgenommen. Der ROM-Speicher 32 wirkt dabei insbesondere in der Weise, daß die 10-Bit- Codewörter in 8-Bit-Codewörter umgesetzt werden, und zwar in Übereinstimmung mit einer bestimmten Aufzeichnungsfunktion, wie dies an anderer Stelle näher beschrieben ist (siehe beispielsweise die obengenannte US-A-4387364). Wie an der erwähnten anderen Stelle beschrie­ ben, ist die Blockcodierung so getroffen, daß 2⁸-Codes, deren Gleichspannungspegel nahe 0 liegen, aus den 2¹⁰-Codes der 10-Bit-Wörter ausgewählt werden, wobei die Anordnung so ge­ troffen ist, daß eine 1-zu-1-Beziehung zu den ursprünglichen 8-Bit-Codes vorhanden ist. Durch die zuvor erwähnte Maßnahme wird der Gleichspannungspegel des Aufzeichnungssignals so nahe wie möglich bei 0 bewegt, was bedeutet, daß "0" und "1" so oft wie möglich einander abwechseln. Mit anderen Worten ausgedrückt heißt dies, daß die Anzahl aufeinanderfolgender "0"- oder "1"- Bits auf ein Minimum begrenzt ist. Es dürfte einzusehen sein, daß bei einer derartigen Aufzeichnungsfunktion verschiedene 10-Bit-Wörter von den 2¹⁰ möglichen Kombinationen in dem Aufzeichnungsteil gemäß Fig. 1 bei der entsprechenden 8-zu-10- Bit-Umsetzoperation nicht ausgewählt worden sind. Wenn demge­ mäß ein Wort derartiger 10-Bit-Wörter, die nicht ausgewählt worden waren, wiedergegeben wird, dann sind die wiedergege­ benen Daten fehlerhaft. Bei einer derartigen Anordnung be­ trägt die Wahrscheinlichkeit der Fehlerermittlung etwa 75%, während die Wahrscheinlichkeit dafür, daß ein Fehler ausbleibt oder durchgeht, 25% beträgt. Mit anderen Worten ausgedrückt heißt dies, daß die Wahrscheinlichkeit des Nichterkennens eines Fehlers in jedem Wort noch relativ hoch ist. Gemäß der vorliegenden Erfindung wird daher vorgeschlagen, eine Viel­ zahl n von Wörtern in einer Einheit unterzubringen, bzw. zu gruppieren, beispielsweise 1/4 eines Blockes. Wenn dann ein Wort in der betreffenden Einheit als einen Fehler enthaltend ermittelt wird, wird die gesamte Einheit als fehlerhaft be­ trachtet. Demgemäß wird die Wahrscheinlichkeit des Nicht­ erkennens oder Durchlassens eines Fehlers der Einheit zu (1/4)ⁿ, was extrem niedrig ist. Es dürfte einzusehen sein, daß die Wahrscheinlichkeit des Auffindens eines Fehlers in der Einheit umso höher ist, je mehr Wörter in der jeweiligen Einheit vorhanden sind. Gemäß der vorliegenden Erfindung enthält jeder Bilddatenblock 96 Abtastproben (48 Wörter), wie dies in Fig. 3B angedeutet ist. Jeder Block ist ferner in vier gleiche Einheiten von 24 Abtastproben (12 Wörter) für die Verwendung bei der Fehlerermittlungsoperation unter­ teilt. Wenn somit irgendeine der 24 Proben in der jeweili­ gen Einheit einen Fehler aufweist, werden sämtliche 24 Pro­ bendaten in der betreffenden Einheit als fehlerhaft be­ trachtet.

Nunmehr sei auf Fig. 8 zurückgekommen, gemäß der der ROM- Speicher 32 des jeweiligen Wiedergabeprozessors 13 ein Fehlersignal EM erzeugt, welches mit einem Verknüpfungs­ pegel "1" dann auftritt, wenn eine der 24 Proben in einer Einheit einen Fehler enthält. Das betreffende Signal tritt mit einem Verknüpfungspegel "0" hingegen dann auf, wenn kein Fehler in irgendeinem Wort einer Einheit vorhan­ den ist. Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn eines der 10-Bit-Wörter der wiedergegebenen Daten nicht einem der 10-Bit-Wörter entspricht, die zu­ vor durch die Abbildungsfunktion ausgewählt worden sind, ein Fehlersignal EM mit einem Verknüpfungspegel "1" auftritt. Darüber hinaus erzeugt jeder ROM-Speicher 32 ein zweites Fehlersignal Es, welches das Vorhandensein eines Fehlers in der jeweiligen Probe anzeigt und welches weitgehend in derselben Art und Weise wie das Fehlersignal EM wirkt. Die Fehlersignale EM und ES werden zusammen mit den umge­ setzten 8-Bit-Daten über die entsprechende Zeitbasis- Korrektureinrichtung 14a bis 14d der Austauscheinrichtung 16 zugeführt. Die Austauscheinrichtung 16 enthält eine ID/AD-Fehlerkorrektureinrichtung 33 für die Korrektur von Fehlern in dem Identifikationssignal ID und dem Adressen­ signal AD des jeweiligen Blockes, wozu die Prüfwörter P₁ und Q₁ herangezogen werden. Wie zuvor erläutert, ist die Beschreibung des Multiplexers 15 in Fig. 8 weggelassen worden, und zwar lediglich der Kürze der Beschreibung halber.

Von der Austauscheinrichtung 16 werden die 8-Bit-Daten und das Fehlersignal EM an den entsprechenden Fehlerkorrektur­ decoder 17a oder 17b abgegeben, und das Fehlersignal ES von der Austauscheinrichtung 16 wird an einen Fehlerzähler 34 abgegeben. Dieser Zähler wirkt in der Weise, daß die An­ zahl der fehlerhaften Proben ermittelt wird, die in dem jeweiligen Block enthalten sind. Der Fehlerzähler 34 er­ zeugt demgemäß ein Fehlersignal EH, welches mit einem Verknüpfungspegel "0" dann auftritt, wenn die Anzahl der einen Fehler enthaltenden Proben die Korrekturfähigkeit des Systems überschreitet, d. h. dann, wenn zwei oder mehr Wörter in einem Block einen Fehler aufweisen. Das Fehler­ signal EH tritt mit einem Verknüpfungspegel "1" dann auf, wenn das System durch die Ausnutzung der Datenprüfwörter P₂ und Q₂ imstande ist, die Fehler zu korrigieren.

Jeder Fehlerkorrekturdecoder 17a oder 17b weist eine Prüf­ wort-Fehlerkorrektureinrichtung 35 auf, die eine Fehler­ feststellungs- und Fehlerkorrekturoperation je Block aus­ führt, indem Datenprüfwörter P₂ und Q₂ verwendet werden. Das Fehlersignal EH von dem Fehlerzähler 34 her wird zu­ sammen mit den Daten von der Austauscheinrichtung 16 an die Prüfwort-Fehlerkorrektureinrichtung 35 abgegeben, wodurch eine Fehlerkorrekturoperation unter Ausnutzung der Datenprüfwörter P₂ und Q₂ ausgeführt wird, wenn das Fehlersignal EH mit einem Verknüpfungspegel "1" auf­ tritt. Wenn das Fehlersignal EH mit dem Verknüpfungs­ pegel "0" auftritt, dann erzeugt der Prüfwortfehler­ generator 35 ein Fehlersignal EB, welches zusammen mit dem Fehlersignal EM von der Austauscheinrichtung 16 her einem Fehlersignalmischer 37 zugeführt wird. Es sei darauf hin­ gewiesen, daß das Fehlersignal EM mit dem Verknüpfungspegel "0" dann auftritt, wenn festgestellt ist, daß eine Einheit korrigierbar ist. Das betreffende Signal tritt hingegen mit einem Verknüpfungspegel "1" dann auf, wenn bestimmt ist, daß die Einheit nichtkorrigierbar ist. Demgemäß erzeugt der Fehlersignalmischer auf das Auftreten der Fehler­ signale EM und EB hin ein Fehlersignal EK, welches mit einem Verknüpfungspegel "1" auf jede 24 Proben umfassende Einheit hin auftritt, die nicht-korrigierbar ist. Darüber hinaus leitet die Prüfwort-Fehlerkorrektureinrichtung 35 die nichtkorrigierten Daten weiter, wenn das Fehlersignal EH mit einem Verknüpfungspegel "0" auftritt.

Das Fehlersignal EK von dem Fehlersignalmischer 37 her und die Daten - ob korrigiert oder nicht-korrigiert - von der Prüfwort-Fehlerkorrektureinrichtung 35 her werden einer Paritäts-Fehlerkorrektureinrichtung 36 zugeführt, die eine Fehlerkorrekturoperation durch Heranziehen der Zeilen- und Bildparitätsdaten ausführt. Wenn ein Fehlersignal EK von dem Fehlersignalmischer 37 anzeigt, daß die Einheit der der Paritätsfehlerkorrektureinrichtung 36 zugeführten Daten korrigierbar ist, dann führt die Paritäts-Fehlerkorrek­ tureinrichtung 36 insbesondere die zuvor erwähnte Fehler­ korrekturoperation aus, wozu die Zeilen- und Bild-Paritäts­ daten ausgenutzt werden.

Wenn jedoch das Fehlersignal EK anzeigt, daß die Einheit nicht-korrigierbar ist, dann nimmt die Paritäts-Fehler­ korrektureinrichtung 36 die nicht-korrigierten Daten von der Prüfwort-Fehlerkorrektureinrichtung 35 her auf und führt eine Interpolations- oder Verdeckungsoperation aus, wozu die Daten aus dem vorhergehenden Teilbild herange­ zogen werden. Die Paritäts-Fehlerkorrektureinrichtung 36 überträgt die Daten, ob interpoliert, korrigiert oder un­ verändert, als ob kein Fehler vorhanden wäre, und zwar zusammen mit einem Interpolationssignal EP, welches an­ zeigt, ob die abgegebenen Ausgangsdaten interpoliert sind. Die Übertragung erfolgt über die Zeitbasis-Dehnungs­ schaltung 18 zu dem Signalprozessor 20 hin. In dem Fall, daß eine Interpolationsoperation ausgeführt worden ist, wird eine entsprechende Einheit aus dem die fehlerhafte Einheit enthaltenden Teilbild unmittelbar vorangehenden Teilbild verwendet bzw. als Substitutionseinheit benutzt. In einem solchen Fall stellt der Signalprozessor 20 sicher, daß die Phase des Farbhilfsträgers der interpolierten Daten erforderlichenfalls umgewandelt wird in eine Phase, die mit einer Bezugsphase übereinstimmt.

Nunmehr sei auf Fig. 10 Bezug genommen, in der in einem detaillierten Diagramm eine Ausführungsform der Fehler­ korrektureinrichtung 35 gemäß der Erfindung veranschau­ licht ist, die mit den Fehlerkorrekturdecodern 17a und 17b gemäß Fig. 2 und 8 verwendet werden kann. Wie dargestellt, werden die Bilddaten für einen Block, das sind die 48 Wör­ ter mit jeweils 16 Bits umfassenden Daten, zusammen mit den Prüfwort- und Paritätsdaten den Syndromgeneratoren 37 und 38 sowie einem Pufferspeicher 39 zugeführt. Der Syndrom­ generator 37 erzeugt ein Syndrom SDQ-Signal (oder S₁-Signal, wie es zuvor erläutert worden ist) aus jedem der 48 Wörter der Bilddaten und aus dem Prüfwort Q₂ des jeweiligen Blockes. In entsprechender Weise erzeugt der Syndromgenera­ tor 38 ein Syndrom-SDP-Signal (oder S₂-Signal, wie es zuvor erläutert worden ist), und zwar auf jedes der 48 Wörter der Bilddaten und auf das Prüfwort P₂ in dem jeweiligen Block hin. Die Syndromsignale SDQ (oder S₁) und SDP (oder S₂) werden entsprechend den Gleichungen (14) und (15) gebildet. Die betreffenden Generatoren sind von entsprechendem Aufbau, wie der in Fig. 7 dargestellte Prüfwort-P₁-Generator. Wenn demgemäß ein Fehler in lediglich einem Datenwort des je­ weiligen Blockes existiert, d. h. im (i)-ten Wort, dann sind die Syndromsignale SDQ und SDP durch die Gleichungen (20) und (21) ausgedrückt, bei denen es sich um vereinfachte Versionen der Gleichungen (14) bzw. (15) handelt. Um die durch die Gleichung (22) angegebene Operation auszuführen, wird das Syndromsignal SDQ einer Tⁿ-Betriebsschaltung 40 zugeführt, in der das betreffende Signal mit Tⁿ multipliziert wird, um in ein Syndromsignal T^i-1e_i umgesetzt zu werden. In entspre­ chender Weise wird das Syndromsignal SDP einer T^-n-Betriebs­ schaltung 41 zugeführt, in der das betreffende Signal mit T^-n multipliziert und in ein Syndromsignal T^1-ie_i umge­ setzt wird. Da eine Periode für einen Block erforderlich ist, um diese Syndromsignale zu erzeugen, wirkt der Puffer­ speicher 39 als Verzögerungseinrichtung für die Verzöge­ rung der aufgenommenen Daten um eine solche Zeitspanne.

Das Ausgangssignal von der Tⁿ-Betriebsschaltung 40 wird einer Verriegelungsschaltung 43 zugeführt, die eine Rück­ koppelungsschleife mit einer T^-1-Betriebsschaltung 42 auf­ weist. Das Ausgangssignal der Betriebsschaltung 41 wird in entsprechender Weise einer Verriegelungsschaltung 45 zuge­ führt, die eine Rückkoppelungsschleife mit einer T¹-Be­ triebsschaltung 44 umfaßt. Nachdem die Ausgangssignale der Betriebsschaltungen 40 und 41 an die betreffenden Verriegelungsschaltungen 43 und 45 abgesetzt sind, werden die Ausgangssignale der Verriegelungsschaltungen 43 und 45 über Betriebs- bzw. Operationsschaltungen 42 bzw. 44 den Eingängen der betreffenden Verriegelungsschaltungen 43 und 45 zurückgeleitet, und die neuen Daten werden in diesen Schaltungen verriegelt. Während jeder Rückkoppelungsopera­ tion werden die Ausgangssignale der Verriegelungsschaltun­ gen 43 und 45 miteinander in einer Vergleicherschaltung 46 verglichen, um die Korrespondenz zwischen den betreffenden Signalen zu ermitteln. Wenn beispielsweise das (i)-te Wort W_i einen Fehler aufweist, erzeugt die Vergleicherschaltung 46 ein Identitäts-Ausgangssignal zum (i)-ten Zeitpunkt. Zu einem derartigen Zeitpunkt stellen die Ausgangssignale der Verriegelungsschaltungen 43 und 45 das Fehlermuster e_i dar. Das Ausgangssignal der Verriegelungsschaltung 45 während der jeweiligen Rückkopplungsoperation wird außerdem einer Fehlerkorrekturschaltung 47 zugeführt, und zwar zusammen mit dem Ausgangssignal des Pufferspeichers 39. Wenn ein einen Fehler enthaltendes Wort durch die Verriegelungs­ schaltung 45 erzeugt wird, kann demgemäß die Fehlerkorrek­ turschaltung 47 eine Fehlerkorrekturoperation durch die Modulo-2-Summierung W_i + e_iEW_i für das betreffende Wort ausführen.

Ein Multiplexer 48 erhält das Ausgangssignal der Fehler­ korrekturschaltung 47 und das Ausgangssignal des Puffer­ speichers 39 zugeführt. Er wirkt in der Weise, daß er eines der Datenausgangssignale als Datenausgangssignal der Prüfwort-Fehlerkorrektureinrichtung 35 auswählt, und zwar auf die Ausführung der Vergleichsoperation durch die Vergleicherschaltung 46. Wenn die Vergleicherschaltung 46 einen korrigierbaren Fehler in einem der Wörter eines Blockes feststellt, gibt sie insbesondere ein Identitätssignal an den Multiplexer 48 ab, der das korrigierte Datenausgangs­ signal von der Fehlerkorrekturschaltung 47 auswählt. Wenn kein Fehler durch die Vergleicherschaltung 46 ermittelt wird oder wenn die Fehler nicht-korrigierbar sind, wählt der Multiplexer 48 das Datenausgangssignal von dem Daten­ puffer 39 her aus.

Die Ausgangssignale der Verriegelungsschaltungen 43 und 45 werden ferner an Vergleicherschaltungen 49 bzw. 50 abge­ geben, um festzustellen, ob das von ihnen gelieferte Syndrom­ signal einen 0-Wert aufweist. In diesem Zusammenhang sei an­ gemerkt, daß die Vergleicherschaltungen 49 und 50 außerdem ein Eingangssignal mit einem Verknüpfungspegel "0" zugeführt erhalten. Die Vergleicherschaltungen 49 und 50 geben ein Ausgangssignal mit einem Verknüpfungswert "0" dann ab, wenn die Syndromsignale von den Verriegelungsschaltungen 43 bzw. 45 keinen "0"-Wert aufweisen. Die Ausgangssignale der Ver­ gleicherschaltungen 49 und 50 werden den entsprechenden Eingängen eines NOR-Gliedes 51 zugeführt, welches ein Ver­ knüpfungssignal 1 nur dann abgibt, wenn ein Fehler in einem Block existiert, d. h. dann wenn die Ausgangssignale der Verriegelungsschaltungen 43 und 45 beide nicht 0 sind. Das Ausgangssignal des NOR-Gliedes 51 wird einer Verriegelungs­ schaltung 52 zugeführt, die ihrerseits das zuvor erwähnte Fehlersignal EB erzeugt. Das Identitäts-Ausgangssignal der Vergleicherschaltung 46, d. h. dasjenige Ausgangssignal, welches anzeigt, daß ein Fehler existiert, wird ebenfalls an die Verriegelungsschaltung 52 abgegeben, um diese zu löschen. Darüber hinaus enthält die Prüfwort-Fehlerkorrek­ tureinrichtung 35 ein UND-Glied 53, dem das Ausgangssignal des NOR-Gliedes 51 sowie das Fehlersignal EH von dem Fehler­ zähler 34 zugeführt werden. Es sei daran erinnert, daß das Fehlersignal EH als Verknüpfungssignal "0" dann auftritt, wenn die Daten in einem Block nicht-korrigierbar sind, d. h. dann, wenn zwei oder mehr Fehler enthaltende Worte in dem Block vorhanden sind. Das UND-Glied 53 erzeugt daher ein Ausgangsignal "1" nur dann, wenn das Fehlersignal EH als Verknüpfungssignal "1" auftritt. Dadurch wird angezeigt, daß weniger als zwei Fehler in dem Block vorhanden sind. Die Abgabe des betreffenden Signals erfolgt im übrigen nur dann, wenn das Ausgangssignal des NOR-Gliedes 51 ein Verknüpfungssignal "1" ist. Dadurch wird angezeigt, daß ein Fehler in dem Block existiert. Mit anderen Worten aus­ gedrückt heißt dies, daß das UND-Glied 53 ein Ausgangs­ signal "1" nur dann erzeugt, wenn nur ein Fehler in dem Block vorhanden ist. Das Ausgangssignal des UND-Gliedes 53 wird der Vergleicherschaltung 46 zugeführt, um denselben Be­ triebsvorgang lediglich dann ablaufen zu lassen, wenn das betreffende Ausgangssignal diese UND-Gliedes 53 ein Ver­ knüpfungssignal "1" ist. Demgemäß gibt die Vergleicher­ schaltung 46 das Identitätssignal an den Multiplexer 48 für die Auswahl des Datenausgangssignal von der Fehler­ korrekturschaltung 46 nur dann ab, wenn nur ein Fehler in dem Block enthalten ist. Wenn mehr als ein Fehler in dem Block vorhanden ist oder wenn kein Fehler in dem Block existiert, ist die Vergleicherschaltung 46 tatsächlich nicht in Be­ trieb, so daß der Multiplexer 48 das Datenausgangssignal von dem Pufferspeicher 39 auswählt.

Darüber hinaus wird - wie dies oben erläutert worden ist - dann, wenn beide Syndromsignale von den Verriegelungs­ schaltungen 43 und 45 her nicht gleich 0 sind, von dem NOR-Glied 51 ein Verknüpfungssignal "1" abgegeben, welches über die Verriegelungsschaltung 52 als Fehlersignal EB ab­ gegeben wird. Wenn lediglich ein Fehler in dem Block vor­ handen ist, erzeugt somit das NOR-Glied 51 ein Verknüpfungs­ signal "1", welches an die Verriegelungsschaltung 52 abge­ geben wird. Zu diesem Zeitpunkt löscht jedoch die Verglei­ cherschaltung 46 die Verriegelungsschaltung 52, so daß ein Verknüpfungssignal "0" als Fehlersignal EB erzeugt wird. Lediglich dann, wenn die Daten nicht-korrigierbar sind, tritt das Fehlersignal EB als Verknüpfungssignal "1" auf. Mit anderen Worten ausgedrückt heißt dies, daß dann, wenn zwei oder mehr Fehler vorhanden sind, das NOR-Glied 51 ein Verknüpfungssignal "1" erzeugt und an die Verriege­ lungsschaltung 52 abgibt und daß die Vergleicherschaltung 46 dabei nicht betriebsfähig ist und die Verriegelungs­ schaltung 52 nicht löscht.

Nunmehr sei auf Fig. 11 Bezug genommen, in der eine Aus­ führungsform der Paritätsfehlerkorrektureinrichtung 36 veranschaulicht ist, die in dem Wiedergabeteil gemäß Fig. 2 und 8 verwendet werden kann. Wie gezeigt, werden die Daten von der Prüfwort-Fehlerkorrektureinrichtung 35 einem Horizontal- oder Zeilen-Syndromsignal-Generator 54 und einem Zeilen-Pufferspeicher 55 zugeführt. Das Fehler­ signal EK von dem Fehlersignalmischer 37 her wird einer Fehlerentscheidungsschaltung 56 zugeführt, die in der Weise wirkt, daß bestimmt wird, ob die Daten in der je­ weiligen Einheit auf der Grundlage der Zeilen-Paritäts­ daten korrigierbar sind. Der Zeilen-Syndromsignal- Generator 54 erzeugt ein Zeilen-Syndromsignal SDH, wel­ ches durch die Modulo-2-Bildung von acht abwechselnden Datenblöcken in einer Zeile und dem entsprechenden einen Zeilen-Paritätsblock gebildet wird, wie dies in Fig. 6 veranschaulicht ist. Da eine Datenreihe bzw. Datenzeile abgegeben werden muß, um das Zeilen-Syndromsignal SDH zu bilden, bewirkt der Zeilen-Pufferspeicher 54 eine Ver­ zögerung der Eingangsdaten um eine solche Zeitspanne. Das Syndromsignal SDH, die Daten von dem Zeilenpufferspeicher 55 und das Ausgangssignal der Zeilen-Entscheidungsschaltung 56 werden alle einer Fehlerkorrekturschaltung 57 zugeführt. Wenn die Zeilen-Entscheidungsschaltung 56 feststellt bzw. festlegt, daß der Fehler in der Einheit korrigierbar ist, dann gibt die betreffende Schaltung ein Verknüpfungssignal "0" an die Fehlerkorrekturschaltung 57 ab, die eine Modulo- 2-Summierungsoperation mit den Daten von dem Zeilen-Puffer­ speicher 55 und mit dem Zeilen-Synchromsignal SDH des Zeilen-Syndromgenerators 54 vornimmt. Wenn die Zeilen- Entscheidungsschaltung 56 feststellt, daß der Fehler nicht- korrigierbar ist, gibt sie ein Verknüpfungssignal "1" an die Fehlerkorrekturschaltung 57 ab, die lediglich die Da­ ten von dem Zeilen-Pufferspeicher 55 weiterleitet.

Die Daten von der Fehlerkorrekturschaltung 57 her werden einem RAM-Speicher 58 mit wahlfreiem Zugriff, einem Unter- bzw. Hilfsspeicher 59 und dem Bild-Syndromsignal-Generator 60 zugeführt. Zur gleichen Zeit gibt die Fehlerkorrektur­ schaltung 57 ein Fehlersignal EHO ab, welches als Ver­ knüpfungssignal "0" dann auftritt, wenn eine Korrektur auf der Grundlage der Zeilen-Paritätsdaten vorgenommen worden ist, und welches als Verknüpfungssignal "1" dann auftritt, wenn kein Fehler vorhanden ist oder wenn der Fehler nicht-korrigierbar ist. Das betreffende Signal wird an eine Vertikal- bzw. Bild-Entscheidungsschaltung 61 abgegeben, die ihrerseits ein Ausgangssignal in Über­ einstimmung mit dem Fehlersignal EHO erzeugt. So erzeugt die Bild-Entscheidungsschaltung 61 beispielsweise ein Ausgangsignal, welches anzeigt, daß eine Korrekturopera­ tion ausgeführt werden sollte, wenn das Fehlersignal EHO als Verknüpfungssignal "0" auftritt. Wenn eine Fehler­ korrekturoperation auszuführen ist, erzeugt der Bild- Syndromsignal-Generator ein Bild-Syndromsignal SDV, wel­ ches zusammen mit dem Ausgangssignal des Unterspeichers 59 und dem Ausgangssignal der Bild-Entscheidungsschaltung 61 an eine Fehlerkorrekturschaltung 62 abgegeben wird, in der eine Fehlerkorrekturoperation mit Hilfe der Bild-Paritäts­ daten ausgeführt wird. Wenn die Daten keinen Fehler enthalten oder wenn die Fehler nicht-korrigierbar sind, gibt die Bild-Entscheidungsschaltung 61 ein geeignetes Signal an die Fehlerkorrekturschaltung 62 ab, die Daten aus dem RAM-Speicher 58 liest. Wenn die Fehler als nicht-korri­ gierbare Fehler bestimmt worden sind, erzeugt die Fehler­ korrekturschaltung 62 ein Interpolationssignal EP, um an­ zuzeigen, daß eine Interpolationsoperation ausgeführt worden ist. Wenn eine Korekturoperation ausgeführt wird bzw. ist, tritt das Interpolationssignal EP als Verknüpfungs­ signal "0" auf, wodurch angezeigt wird, daß keine Interpola­ tionsoperation ausgeführt worden ist.

Im Hinblick auf die zuletzt erwähnte Operation durch die Paritäts-Fehlerkorrektureinrichtung 36 sei insbesondere darauf hingewiesen, daß der RAM-Speicher 58 eine Speicher­ kapazität von 1/4 eines Teilbildes der Daten aufweist, die aus den Blöcken B1 bis B594 (Fig. 6) ausgewählt sind. Das Einschreiben von Daten in den RAM-Speicher 58 wird durch das Adressensignal AD und durch das Identifikations­ signal ID für jeweils 24 Proben festgelegt, d. h. für jede Dateneinheit. Die Daten werden in den Unterspeicher 59 in derselben Art und Weise eingeschrieben. Eine (nicht dargestellte) Speichersteuerschaltung wirkt auf das Auf­ treten des Fehlersignals EHO in der Weise, daß sie einen Fehler enthaltende Daten in den Unterspeicher 59 einschrei­ ben läßt, während das Einschreiben derselben Daten in den RAM-Speicher 58 verhindert wird. Demgemäß weist der Unter­ speicher 59 eine Speicherkapazität von einer horizontalen Datenreihe auf, d. h. für 18 Blöcke (Fig. 6). Die Adresse für die in den Unterspeicher 59 eingeschriebenen Daten wird als Fehlerkennzeichen eines Bits gespeichert. Wenn die Bild-Entscheidungsschaltung 61 festlegt bzw. bestimmt, daß die Dateneinheit einen korrigierbaren Fehler enthält, dann werden die aus dem Unterspeicher 59 ausgelesenen Daten an die Fehlerkorrekturschaltung 62 abgegeben, in der sie mittels des Bild-Syndromsignals SDV korrigiert werden. Wenn jedoch bezüglich solcher Fehler entschieden wird, daß sie nicht-korrigierbar sind, dann wird das letzte in dem RAM-Speicher 58 gespeicherte Datensignal als interpo­ liertes Datensignal dafür gesetzt bzw. substituiert.

Es dürfte einzusehen sein, daß das Fehlersignal EHO für jede 24 Proben umfassende Einheit erzeugt wird und daß demgemäß das Ausgangssignal der Bild-Entscheidungsschal­ tung 61 ebenfalls auf jede 24 Proben umfassende Einheit erzeugt wird. Zuweilen kommt es jedoch vor, daß ein Daten­ block eine Einheit von 24 Proben enthalten kann, die einen Fehler aufweisen, und daß eine weitere Einheit von 24 Proben keinen Fehler oder Fehler aufweist, die nicht-korrigierbar sind. In einem solchen Fall wird die 24 Proben umfassende Einheit, welche korrigierbare Fehler aufweist, in den Unterspeicher 59 eingeschrieben, nicht aber in den RAM-Speicher 58. Die Einheit der 24 Proben, welche korrigierbare Fehler enthält, wird dann aus dem Unterspeicher 59 ausgelesen und in der Fehlerkorrektur­ schaltung 62 korrigiert, während die Einheit mit den 24 Proben, die beispielsweise nicht-korrigierbare Fehler ent­ halten, als interpolierte Daten aus dem RAM-Speicher 58 abgeleitet bzw. erhalten wird. Wenn ein vollständiger Block von vier Einheiten in der Fehlerkorrekturschaltung 62 korrigiert ist, wird das Identifikationssignal ID von dem Unterspeicher 59 der jeweiligen Einheit hinzugefügt. Wenn jedoch der Fehler oder die Fehler in dem Block nicht- korrigiert werden können, d. h. dann wenn sich ein Inter­ polationsprozess ergibt, wird das Identifikationssignal ID von dem RAM-Speicher 58 der jeweiligen nicht-korrigierbaren Einheit hinzugefügt. Darüber hinaus wird dann, wenn sich eine Interpolationsoperation ergibt, ein Interpolations­ signal EP als Verknüpfungssignal "1" und zu allen anderen Zeitpunkten als Verknüpfungssignal "0" auftreten. Demge­ mäß dürfte einzusehen sein, daß die Fehlerkorrekturopera­ tion in der Paritäts-Fehlerkorrekturschaltung 36 auf je­ weils 24 Proben (12 Wörter) umfassende Einheiten hin ausgeführt wird, wobei vier Einheiten einen Block in dem je­ weiligen Kanal bilden. Wie in Fig. 12 veranschaulicht, wird der Zeilen-Paritätsblock B17 durch 8 Blöcke (B1, B3 . . . B15) ausgeführt. Wenn die Fehlerkorrekturoperation auf den gesamten Block hin ausgeführt würde, würde ein Fehler in zwei oder mehr Blöcken eine Fehlerkorrektur unmöglich machen. Da jedoch jeder der Blöcke in vier 24-Proben-Ein­ heiten unterteilt ist und eine Fehlerkorrektur je Einheit erfolgt, können die Zeilen-Paritätsdaten in dem Block B17 dazu herangezogen werden, maximal 4 Blöcke zu korrigieren, die Fehler enthalten. Wie beispielsweise durch die X-Mar­ kierungen in den entsprechenden Blöcken veranschaulicht, können Fehler in der ersten Einheit des Blockes B1, der zweiten Einheit des Blockes B7, der dritten Einheit des Blockes B11 und der vierten Einheit des B15 ermittelt werden. Da die betreffenden Stellen der Einheiten in den Blöcken sich nicht überlappen, was bedeutet, daß nicht zwei Blöcke einen Fehler in der ersten Einheit enthalten, können die vier 24-Proben-Einheiten des Zeilen- Paritätsblockes B17 dazu herangezogen werden, die Fehler in den betreffenden Einheiten der Blöcke B1, B7, B11 und B15 zu korrigieren. Dieselbe Analyse kann bezüglich der Bild-Paritätsdaten vorgenommen werden, bezüglich welcher für die erste Spalte veranschaulicht ist, daß Fehler in der ersten Einheit des Blockes B1, der zweiten Einheit des Blockes B559, der dritten Einheit des Blockes B55 und der vierten Einheit des Blockes B505 enthalten sind. Wenn keine anderen Fehler in der ersten Spalte der Blöcke vorhanden sind, kann der Bild- bzw. Vertikal-Paritätsblock B577 dazu herangezogen werden, die vier Fehler zu korri­ gieren, die in den betreffenden Blöcken B1, B55, B505 und B559 enthalten sind.

Bevor mit einer Beschreibung des Signalprozessors 20 fortgefahren wird, folgt zunächst eine kurze Erläuterung des NTSC-Systems. In dem NTSC-System, wie es zuvor erläutert worden ist, besteht jedes Vollbild aus 525 Zeilen, die in zwei Teilbilder unterteilt sind, so daß das erste Teilbild 262 Zeilen umfaßt, während das zweite Teilbild 263 Zeilen bzw. Datenzeilen umfaßt. Darüber hinaus wird die Phase des Farbhilfsträger zwischen entsprechenden Zeilen benachbarter Vollbilder invertiert. Wenn die Daten des entsprechenden Teilbildes eines benachbarten Vollbildes durch interpolierte Daten anstelle nichtkorrigierbarer Daten ersetzt werden, ergibt sich demgemäß eine Invertierung des Farbhilfsträgers. Demgemäß muß während der Wiedergabe jede Phaseninvertierung des Farbhilfsträgers zwischen aufeinanderfolgend wiedergege­ benen Blöcken (oder Einheiten) ermittelt und unverzüglich korrigiert werden. Es sei jedoch darauf hingewiesen, daß dies lediglich den Chrominanz- bzw. Farbartteils des Bild­ signals betrifft, der den Farbhilfsträger aufweist. Es ist daher lediglich erforderlich, den Chrominanzteil des digi­ talen Bildsignals zu korrigieren, anstatt das gesamte Bild­ signal. Demgemäß ist es wünschenswert, den Chrominanzteil des Bildsignals von dem Leuchtdichteteil abzutrennen, um die Phaseninvertierung des abgetrennten Chrominanzteiles zu korrigieren und sodann die abgetrennten Chrominanz- und Leuchtdichteteile wieder zu kombinieren.

Nunmehr sei auf Fig. 13 Bezug genommen, in der eine Aus­ führungsform des Signalprozessors 20 gemäß der Erfindung für die Verwendung in dem Wiedergabeteil gemäß Fig. 2 und 8 veranschaulicht ist. Wie gezeigt, werden die das Identi­ fikationssignal ID enthaltenden Bilddaten von der Paritäts- Fehlerkorrektureinrichtung 36 an einen Multiplexer 63 sowie an eine Leuchtdichte-Farbart-(Y/C)-Trennschaltung 64 abge­ geben. Das Leuchtdichte-(Y)-Signal wird von der Y/C-Ab­ trennschaltung 64 einem Addierer 65 zugeführt. Das Farbart- (C)-Signal wird von der Y/C-Abtrennschaltung 64 über einen Phaseninverter 66 dem Addierer 65 zugeführt, dessen Ausgangs­ signal dann an den Multiplexer 63 abgegeben wird. Es sei da­ her darauf hingewiesen, daß die direkt an den Multiplexer 63 von der Paritäts-Fehlerkorrektureinrichtung 36 abgegebenen Daten einen Hilfsträger mit einer Phasenlage aufweisen, während die von dem Addierer 65 abgegebenen Daten einen Hilfsträger aufweisen, dessen Phasenlage invertiert ist in bezug auf die zuvor erwähnten Daten. Der Multiplexer 63 wählt nun eines der ihm zugeführten Dateneingangssignale aus, um ausgangsseitig ein wiedergegebenes Bildsignal mit einer korrigierten Hilfsträger-Phasenbeziehung abzugeben. Der Multiplexer 63 wird insbesondere durch ein Ausgangs­ signal eines UND-Gliedes 67 derart gesteuert, daß die Eingangsdaten von der Paritäts-Fehlerkorrektureinrichtung 36 dann ausgewählt werden, wenn das von dem UND-Glied 67 abgegebene Ausgangssignal mit einem Verknüpfungspegel "0" auftritt. Hingegen werden die Daten von dem Addierer 65 dann ausgewählt, wenn das Ausgangssignal des UND-Gliedes 67 mit einem Verknüpfungspegel "1" auftritt.

In diesem Zusammenhang sei noch angemerkt, daß der Signal­ prozessor 20 einen Identifikations-(ID)-Speicher 68 auf­ weist, dem das Identifikationssignal (ID) zugeführt wird, welches jeder 24-Proben-Einheit in jedem Eingangsdaten­ block hinzugefügt ist. Der ID-Speicher 68 gibt ein Aus­ gangssignal FL ab, welches anzeigt, ob die eingespeicherte 24-Proben-Einheit von einem ungeradzahligen oder gerad­ zahligen Bild (Vollbild) stammt. Der betreffende Speicher gibt das Ausgangssignal FL an einen Eingang eines Exklusiv- ODER-Gliedes 71 ab. Außerdem gibt ein Haupttaktgenerator 69 ein Haupttaktsignal an einen Steuersignalgenerator ab, der seinerseits ein Ausgangssignal RFL als Bezugssignal abgibt, um eine Anzeige dafür zu liefern, ob die Daten von einem ungeradzahligen oder geradzahligen Bild vorliegen sollten. Dieses Signal wird einem weiteren Eingang des Exklusiv-ODER-Gliedes 71 zugeführt. Darüber hinaus sei darauf hingewiesen, daß der Steuersignalgenerator außer­ dem verschiedene Zeitsteuersignale und Steuersignale er­ zeugt, die zur Steuerung des Betriebs des Wiedergabeteile gemäß Fig. 2 herangezogen werden, und zwar von den Leseseiten der Zeitbasis-Korrektureinrichtungen 14a bis 14d zu dem Ausgangsanschluß 21 hin. Es dürfte daher einzusehen sein, daß das Exklusiv-ODER-Glied 71 ein Verknüpfungssignal "0" dann erzeugt, wenn die Phasenbeziehung zwischen der er­ wünschten Bezugsphase des Hilfsträgers und der tatsächli­ chen Phase des Hilfsträgers der jeweiligen 24-Proben-Einheit in Koizidenz ist. Das Ausgangssignal des Exklusiv-ODER- Gliedes 71 wird einem Eingang des UND-Gliedes 67 zugeführt, dessen anderem Eingang das Interpolationssignal EP von der Paritäts-Fehlerkorrektureinrichtung 36 her zugeführt wird. Das Interpolationssignal EP ist, wie erinnerlich, ein Ver­ knüpfungssignal "1" für das Auftreten von interpolierten Daten der jeweiligen 24-Proben-Einheit; das betreffende Signal tritt als Verknüpfungssignal "0" dann auf, wenn keine Interpolationsoperation sich ergeben hat. Demgemäß ist dann, wenn keine Interpolationsoperation aufgetreten ist, die Phasenlage des Farbhilfsträger des Datensignals automatisch richtig. Zu einem derartigen Zeitpunkt tritt das Interpolationssignal EP als Verknüpfungssignal "0" auf. Ein Verknüpfungssignal "0" wird dem Multiplexer 63 für die Auswahl der Daten von der Paritäts-Fehlerkorrektur­ einrichtung 36 her zugeführt. Wenn andererseits eine 24- Proben-Einheit aus interpolierten Daten besteht, tritt das Interpolationssignal EP als Verknüpfungssignal "1" auf. Wenn zu einem solchen Zeitpunkt das Ausgangssignal FL von dem ID-Speicher 68 her mit dem Bezugssignal FRL übereinstimmt, um anzuzeigen, daß die Phasenlage des Hilfsträgers der be­ treffenden 24-Probe-Einheit richtig ist, gibt das Exklusiv- ODER-Glied 71 ein Verknüpfungssignal "0" an das UND-Glied 67 ab. Da in diesem Zusammenhang die Phasenlage des Hilfs­ trägers richtig ist, wählt der Multiplexer 63 wieder die Daten von der Paritätsfehler-Korrektureinrichtung 36 aus. Wenn jedoch während des Interpolationsvorgangs die Phasen­ lage des Farbhilfsträgers invertiert worden ist, tritt keine Koinzidenz zwischen den Signalen FL und RFL auf, wodurch das UND-Glied 67 ein Verknüpfungssignal "1" an den Multiplexer 63 abgibt, der daraufhin die Daten von dem Addierer 65 auswählt. Da die Daten von dem Addierer 65 einen invertierten Farbhilfsträger aufweisen, erzeugt der Multiplexer 63 einen Hilfsträger mit einer durchlau­ fenden Phasenbeziehung.

Es dürfte einzusehen sein, daß bei speziellen Wiedergabe- Betriebsarten, wie während der Zeitraffer-Wiedergabe, die verschiedenen Spuren 9a bis 9d von den rotierenden Köpfen auf einer Abtastbahn 9' erfaßt bzw. abgetastet werden können, wie dies in Fig. 4 durch gestrichelte Linien angedeutet ist. Wenn das Bildsignal in dem Wieder­ gabeteil gemäß Fig. 2 verarbeitet wird, wird jeglicher Fehler in dem Identifikationssignal ID (Fig. 3B) korri­ giert werden, beispielsweise mit Hilfe der Identifikations­ signal-Prüfwörter P₁ und Q₁, während Fehler in einer 24- Proben-Einheit nicht korrigiert werden können, da sie zu zahlreich sind. In einem solchen Falle werden Interpola­ tionsdaten von dem RAM-Speicher 58 als nichtkorrigierbare 24-Proben-Einheit bereitgestellt, so daß fortlaufende Bild- bzw. Videodaten erzeugt werden. Da das Identifika­ tionssignal ID stets richtig ist, kann somit jeglicher Fehler in der Phasenlage des Hilfsträgers in dem Signal­ prozessor 20 korrigiert werden, wie dies zuvor erläutert worden ist, wobei das Interpolationssignal EP stets als Verknüpfungssignal "1" auftritt, wodurch angezeigt wird, daß die 24-Proben-Einheit interpolierte Daten enthält.

Somit wird gemäß der vorliegenden Erfindung die Ermittlung des Code-Umsetzvorgangs zur Durchführung der Fehlerkorrektur­ operation ausgenutzt. Dies führt selbstverständlich zu einer Herabsetzung der Redundanz. Wenn gemäß der vorlie­ genden Erfindung ein Wort ermittelt wird, welches einen Fehler aufweist, dann wird überdies die gesamte Einheit, die das fehlerhafte Wort enthält, als fehlerhaft be­ trachtet, wodurch die Wahrscheinlichkeit der Ermittlung eines Fehlers verbessert ist. Da die Fehlerermittlungsoperation für jede Einheit oder für 1/4-Block der Bild­ daten ausgeführt wird, indem Zeilen- und Bild-Paritäts­ daten ausgenutzt werden, kann überdies eine genaue Korrektur und Verdeckung über eine Datenlänge vorge­ nommen werden, die kürzer ist als ein Block. Auf diese Art und Weise können sowohl Burstfehler als auch zu­ fällige Fehler wirksam korrigiert werden. Es sei ferner darauf hingewiesen, daß durch die vorliegende Erfindung die Redundanz in der Fehlerermittlungsoperation im Ver­ gleich zu bekannten Verfahren wirksam herabgesetzt wird, bei denen Daten in eine Vielzahl von kleinen Einheiten aufgeteilt sind, deren jeder ein Fehlerdetektor/Korrek­ turcode angehängt ist. Darüber hinaus bringt die vor­ liegende Erfindung ein hohes Maß an Detektor/Korrektur­ fähigkeit mit sich, da jedem Datenblock ein anderer Fehler­ detektor/Korrekturcode angefügt sind, das sind die Prüf­ wörter P₂ und Q₂. Dies erfolgt selbstverständlich zusätz­ lich zu den Zeilen- und Bild-Paritätsdaten. Schließlich kann eine wirksamere Signalverarbeitungsoperation ausge­ führt werden, und zwar insbesondere in den Spezialwieder­ gabe-Betriebsarten, bei denen eine Fehlerverdeckungsopera­ tion ausgeführt werden kann, da ein Fehlerkorrekturcode ebenfalls dem jeweiligen Identifikationssignal ID hinzu­ gefügt ist.

Es dürfte ferner einzusehen sein, daß verschiedene Modifi­ kationen im Rahmen der Erfindung vorgenommen werden können. So ist das obige System zwar unter Bezugnahme auf ein 8-zu-10-Blockcode/Codierungssystem erläutert worden, ob­ wohl auch andere Blockcodierungssysteme verwendet werden können. So kann beispielsweise eine 3PM-System angewandt werden, in welchem 3-Bit-Wörter in 6-Bit-Wörter umgesetzt werden, wobei die minimale Zeitspanne zwischen den Über­ gängen von "0"-Bits und "1"-Bits relativ lang ist und wo­ bei die maximale Zeitspanne zwischen den Übergängen von "0"-Bits und "1"-Bits relativ kurz ist. Beträgt somit die maximale Zeitspanne zwischen den Übergängen 6T, wenn eine Zeitspanne zwischen den Übergängen das Intervall von 6T überschreitet, dann können die Daten als einen Fehler enthaltend betrachtet werden. In entsprechender Weise wird in einem MFM-Codierungssystem, bei dem die maximale Zeitspanne zwischen den Übergängen 2T beträgt, eine Fehler­ ermittlung in derselben Art und Weise durchgeführt. Darüber hinaus ist die vorliegende Erfindung auch bei einem anderen System als bei dem NTSC-System anwendbar. So ist die vor­ liegende Erfindung ebenfalls zur Aufzeichnung und/oder Wiedergabe von digitalen Farbbildsignalen in einem PAL- System anwendbar. Darüber hinaus k 00247 00070 552 001000280000000200012000285910013600040 0002003115550 00004 00128ann die vorliegende Erfindung auch in Verbindung mit einem digitalen Tonsignal angewandt bzw. ausgenutzt werden.

Claims (11)

1. Verfahren zum Aufzeichnen eines aus einer Abfolge von N-Bit-Worten bestehenden Digitalsignals mit folgenden Schritten:

• - Zuordnen eines jeden N-Bit-Datenwortes zu einem M-Bit-Datenwort entsprechend einer festen Zuordnungstabelle, wobei M größer als N ist.
• - Gruppieren der M-Bit-Datenworte zu Datenblöcken,
• - Erzeugen von Identifikations-Worten (AD, ID) für jeden Datenblock
• - blockweises Erzeugen von ersten Prüfworten (P₁, Q₁) für die Identifikations-Worte (AD, ID) und von zweiten Prüfworten (P₂, Q₂) für die Datenworte entsprechend folgenden Gleichungen
  Q = T^-1W_n + T^-2W_n-1 + . . . + T^-(n-1)W₂ + T^-nW₁
  P = T¹W_n + T²W_n-1 + . . . + T^n-1W₂ + TⁿW₁
  wobei T^-1, T^-2 . . . T^-(n-1), T^-n, T¹, T² . . . T^n-1, Tⁿ von Null verschiedene Elemente eines Galois-Feldes (2^m) und W₁ . . . W_n die Datenworte bzw. die Identifikations-Worte des betreffenden Datenblocks sind, und
• - Hinzufügen der Prüfworte (P₁, Q₁; P₂, Q₂) zu jedem Datenblock.

2. Verfahren zur Wiedergabe eines mit dem Verfahren nach Anspruch 1 aufgezeichneten Digitalsignals mit folgenden Schritten:

• - Rück-Zuordnen eines jeden M-Bit-Datenwortes zu einem N-Bit-Datenwort entsprechend der Rekursion der Zuordnungstabelle,
• - Feststellen, ob Fehler in der Weise auftreten, daß bestimmte der M-Bit-Datenworte in der Zuordnungstabelle nicht enthalten sind,
• - Bilden von Unterblöcken für jeden Datenblock,
• - Feststellen und Korrigieren von Fehlern in den Identifikations-Worten (AD, ID) mittels der ersten Prüfworte (P₁, Q₁),

Feststellen für jeden Unterblock mittles der zweiten Prüfworte (P₂, Q₂), ob die in dem betreffenden Unterblock enthaltenen Datenworte fehlerhaft sind,
Feststellen für jeden fehlerhaften Unterblock mittels der zweiten Prüfworte (P₂, Q₂), ob die in dem betreffenden Unterblock enthaltenen fehlerhaften Datenworte korrigierbar sind, und
Korrigieren der als korrigierbar festgestellten Datenworte mittels der zweiten Prüfworte (P₂, Q₂) und Überdecken der nicht korrigierbaren Datenworte.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass M = 10 und N = 8.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Prüfworte (P₁Q₁, P₂Q₂)ebenfalls M-Bit-Datenworte sind.

5. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 1 gekennzeichnet durch eine Prozessoranordnung (4a, 5a, 4b, 5b; 22 bis 27),
die auf eine Zuordnungstabelle zugreift und für jedes eingangsseitige N-Bit- Datenwort aus der Zuordnungstabelle ein M-Bit-Datenwort eindeutig zuordnet wobei M größer als N ist,
die für jeden aus einer Gruppe von Datenworten gebildeten Datenblock Identifikations-Worte (AD, ID) erzeugt,
die für jedes Identifikations-Wort die ersten Prüfworte (P₁Q₁) und für jeden Datenblock die zweiten Prüfworte (P₂Q₂) blockweise erzeugt und
die die erzeugten ersten und zweiten Prüfworte (P₁Q₁P₂Q₂) zu jedem Datenblock hinzufügt.

6. Schaltungsanordnung zur Durchführung des Verfahrens nach Anspruch 2 gekennzeichnet durch eine Prozessoranordnung (13a bis 13b, 16, 17a 17b; 28 bis 30),
die prüft, ob in den in dem Unterblock enthaltenen Datenworten Fehler vorliegen und gegebenenfalls korrigierbar sind und die im gegebenen Fall die Korrektur vornimmt,
die Datenworte, die als richtig oder korrigiert beurteilt sind, sowohl ausgibt als auch in einem Zwischenspeicher speichert,
die auf eine Zuordnungstabelle Zugriff hat und für jedes eingangsseitige M-Bit- Datenwort entsprechend der Rekursion der Zuordnungstabelle ein N-Bit-Datenwort eindeutig zuordnet,
die falls einem M-Bit-Datenwort ein N-Bit-Datenwort aus der Zuordnungstabelle nicht zugeordnet werden kann, einen Fehler dieses M-Bit-Datenwortes anzeigt,
die das einem Datenblock zugeordneten Identifikationswort (AD, ID) und die entsprechenden ersten Prüfworte (P₁Q₁) extrahiert und durch Prüfung feststellt, ob Fehler vorhanden und gegebenenfalls korrigierbar sind und die gegebenenfalls die Korrektur vornimmt,
die für jeden eingangsseitigen Datenblock Unterblöcke bildet,
die die zweiten Prüfworte (P₂Q₂) aus jedem Unterblock extrahiert und durch Prüfung feststellt, ob Fehler vorhanden und gegebenenfalls korrigierbar sind und die gegebenenfalls die Korrektur vornimmt, und
die falls sie beurteilt, dass nicht korrigierbare Fehler vorliegen, die Überdeckung durch Auslesen eines zwischengespeicherten früheren Datenwortes veranlaßt.

7. Schaltungsanordnung Anspruch nach Anspruch 5 oder 6 dadurch gekennzeichnet, dass M = 10 und N = 8.

8. Schaltungsanordnung nach Anspruch 6 oder Anspruch 7, soweit auf Anspruch 6 bezogen, dadurch gekennzeichnet, dass die Prozessoranordnung (13a bis 13d, 16, 17a, 17b; 28 bis 30) feststellt, wieviel M-Bit-Worte eines Unterblocks in der Zuordnungstabelle nicht enthalten sind und für den Fall, dass deren Anzahl einen Schwellenwert überschreitet, feststellt, dass alle Datenworte des Unterblocks nicht korrigierbar sind und die Überdeckung aller Datenworte dieses Unterblocks veranlaßt.

9. Schaltungsanordnung nach einem der Ansprüche 6 bis 8, soweit auf Anspruch 6 bezogen, dadurch gekennzeichnet, dass die Prozessoranordnung zur Erfassung und Korrektur eines Fehlers aufweist
einen ersten Syndromsignalgenerator (38), der ein erstes Syndromsignal (LDP) aus einem (P) der empfangenen Prüfworte (PQ) und dem zugehörigen Datenwort bzw. Unterblock erzeugt,
einen zweiten Syndromsignalgenerator (37), der ein zweites Syndromsignal (SDQ) aus dem anderen (Q) der empfangenen Prüfworte (P, Q) und dem zugehörigen Datenwort bzw. Unterblock erzeugt,
eine Entscheidungseinrichtung (49, 50, 51), die feststellt, ob eines oder beide Syndromsignale "0" sind oder nicht und beurteilt, dass kein Fehler vorliegt, wenn beide Syndromsignale "0" sind, ein korrigierbarer Fehler vorliegt, wenn nur eines der Syndromsignale ≠ "0" ist, und ein nicht korrigierbarer Fehler vorliegt wenn beide Syndromsignale ≠ "0" sind, und entsprechende Steuersignale abgibt, wobei
eine Fehlerkorrektureinrichtung (33, 47) Fehler in dem zugeführten Datenwort bzw. Unterblock korrigiert, wenn nur ein Fehler vorliegt und
eine Überdeckungsschaltung mit einem Zwischenspeicher, in dem ein fehlerfreies oder korrigiertes Datenwort bzw. ein fehlerfreier oder korrigierter Unterblock zwischengespeichert ist, die das zwischengespeicherte Datenwort bzw. den zwischengespeicherten Unterblock ausgibt, wenn ein nicht korrigierbarer Fehler vorliegt.

10. Anwendung des Verfahrens nach einem der Ansprüche 1 bis 4 bzw. der Schaltungsanordnung nach einem der Anprüche 5 bis 9,
bei der das Digitalsignal bei der Aufzeichnung aus einem digitalen Bildsignal mit aufeinanderfolgenden Teilbildintervallen mit einer Vielzahl von Datenworten abgeleitet ist und
bei der Durchführung der Überdeckung das zu überdeckende Datenwort das entsprechende Datenwort im unmittelbar vorhergehenden Teilbildintervall ersetzt wird.

11. Anwendung des Verfahrens nach einem der Anprüche 1 bis 4 oder der Schaltungsanordnung nach einem der Anprüche 5 bis 9,
bei der das Digitalsignal bei der Aufzeichung aus einem Farbvideosignal mit einer Leuchtdichtekomponente und einer Farbartkomponente mit einem Farbhilfsträger abgeleitet ist und
bei der Durchführung einer Überdeckung die Phasenlage des Farbartsignals in dem entsprechenden für die Überdeckung herangezogenen Datenworten invertiert wird sofern eine vorgegebene Beziehung des zugehörigen Identifikatonsworts (AD, ID) mit einem Bezugs-Identifikationswort nicht erfüllt ist.